JP2010212468A - インダクタ装置及びその製造方法 - Google Patents

インダクタ装置及びその製造方法 Download PDF

Info

Publication number
JP2010212468A
JP2010212468A JP2009057414A JP2009057414A JP2010212468A JP 2010212468 A JP2010212468 A JP 2010212468A JP 2009057414 A JP2009057414 A JP 2009057414A JP 2009057414 A JP2009057414 A JP 2009057414A JP 2010212468 A JP2010212468 A JP 2010212468A
Authority
JP
Japan
Prior art keywords
layer
pattern layer
planar coil
insulating layer
magnetic pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009057414A
Other languages
English (en)
Other versions
JP2010212468A5 (ja
JP5339974B2 (ja
Inventor
Naohiro Mashino
直寛 真篠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009057414A priority Critical patent/JP5339974B2/ja
Priority to US12/708,829 priority patent/US8004382B2/en
Publication of JP2010212468A publication Critical patent/JP2010212468A/ja
Publication of JP2010212468A5 publication Critical patent/JP2010212468A5/ja
Application granted granted Critical
Publication of JP5339974B2 publication Critical patent/JP5339974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/008Electric or magnetic shielding of printed inductances
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • Y10T29/49073Electromagnet, transformer or inductor by assembling coil and core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】信頼性の高いインダクタ素子を内蔵させて形成できるインダクタ装置を提供する。
【解決手段】スリットSが設けられてパターン化された第1磁性体パターン層32と、第1磁性体パターン層32の上に形成された下側絶縁層22と、下側絶縁層22の上に形成された平面コイル層40,42と、平面コイル層40,42の上に形成された上側絶縁層26と、上側絶縁層26の上に形成され、スリットSが設けられてパターン化された第2磁性体パターン層36とを含み、第1磁性体パターン層32及び第2磁性体パターン層36は、平面コイル層40,42に対して直交して配置されている。
【選択図】図12

Description

本発明はインダクタ装置及びその製造方法に係り、さらに詳しくは、配線基板などに平面型のインダクタが形成された構造を含むインダクタ装置及びその製造方法に関する。
従来、各種の電子機器の高周波回路などに使用されるインダクタがある。インダクタの構造としては、電線を巻いた巻線型や平面上に渦巻状のコイル導体を形成した平面型などがある。
特許文献1には、平面型磁気素子が開示されており、隣接するコイル導体間の溝部が1以上の溝アスペクト比を有する平面コイルに絶縁体層及び磁性体層を積層して構成することが記載されている。
特許文献2〜5には、インダクタにおいて、磁性層にスリットを設けることにより、高周波損失を低減することが記載されている。さらに詳しくは、特許文献2には、磁性体層に、その屈曲部から外周方向へ広がる略くの字形状のスリットを設けることが開示されている。特許文献3には、磁性薄膜のスリットをコイル導体が延びる方向と平行に設けることが開示されている。
また、特許文献6には、軟磁気特性を有する微細パターンめっき膜を無電解めっきで形成する方法において、パターン部分に均質的な無電解めっき膜を形成するように電解めっき浴に微量の有機安定剤を添加すると共に、めっき浴中の不純物を除去し、かつ連続的に適度の攪拌を行う方法が記載されている。
特開2001−102235号公報 特開2008−10695号公報 特開平6−132131号公報 特開平11−354323号公報 特開2008−205179号公報 特開2002−80973号公報
配線基板に巻線型のインダクタ部品を実装する場合は、高さと実装面積をある程度確保する必要があるため、小型化が制約されてしまう。また、そのようなインダクタ部品は価格が比較的高いため、製造コストの上昇を招くおそれがある。
さらには、インダクタ部品を高周波化に対応させるためには、空芯構造を要するなどの特殊な構造が必要になることから、専用部品を設計するためのコストがかかってしまう。
この対策として、電子機器の小型化及びコスト低減を図るため、配線基板にインダクタ素子を作り込む方法がある。しかしながら、この方法では、インダクタ素子からEMI(不要輻射)ノイズが放出されたり、インダクタ素子の十分な特性が得られない問題があり、信頼性が必ずしも十分ではない。
このため、所望の特性を有する信頼性の高いインダクタ素子を配線基板に作り込む技術が切望されている。
本発明は以上の課題を鑑みて創作されたものであり、信頼性の高いインダクタ素子を内蔵させて形成できるインダクタ装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明はインダクタ装置に係り、スリットが設けられてパターン化された第1磁性体パターン層と、前記第1磁性体パターン層の上に形成された下側絶縁層と、前記下側絶縁層の上に形成された平面コイル層と、前記平面コイル層の上に形成された上側絶縁層と、前記上側絶縁層の上に形成され、スリットが設けられてパターン化された第2磁性体パターン層とを有し、前記第1磁性体パターン層及び前記第2磁性体パターン層は、前記平面コイル層に対して直交して配置されていることを特徴とする。
本発明のインダクタ装置では、平面コイル層の上下側に第1、第2磁性体パターン層(NiCo層など)が配置されており、第1、第2磁性体パターン層はそれらの間にスリットが設けられてパターン化されている。
これにより、プリント配線板などに適用する場合にEMIノイズが低減されて高い信頼性を確保できると共に、インダクタンスを増大させることができる。さらに、第1、第2磁性体パターン層は平面コイル層と直交して配置されているので、直交していない場合よりも渦電流の発生を抑制することができる。
また、本発明のインダクタ装置では、基板などに薄膜プロセスによってインダクタ素子を作り込むので、高さの高いインダクタ部品を実装する場合より薄型化を図ることができる。また、平面コイル層を積層できるので、インダクタ部品を実装する場合より実装面積を縮小することが可能である。
また、高周波回路に適用する場合であっても、高周波用に特別に設計されるインダクタ部品を使用する必要がないので、製造コストを低減することができる。
本発明の好適な態様では、磁性体パターン層は、フォトリソグラフィでパターン化された触媒金属含侵樹脂パターン層の上に無電解めっきによって選択的に形成される。
このような手法を採用することにより、エッチングしにくい膜特性を有する磁性体層をエッチングすることなく、触媒金属含侵樹脂パターン層の上に無電解めっきによって任意の膜厚のパターン化された磁性体パターン層を容易に形成することができる。
以上説明したように、本発明のインダクタ装置では、信頼性の高いインダクタ素子を内蔵させて形成できる。
図1は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その1)である。 図2は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その2)である。 図3は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その3)である。 図4は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その4)である。 図5は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その5)である。 図6は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その6)である。 図7は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その7)である。 図8は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その8)である。 図9は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その9)である。 図10は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その10)である。 図11は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その11)である。 図12は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図(その1)である。 図13(a)〜(d)は本発明の第2実施形態のインダクタ装置の製造方法を示す断面図(その1)である。 図14(a)及び(b)は本発明の第2実施形態のインダクタ装置の製造方法を示す断面図(その2)である。 図15は本発明の第2実施形態のインダクタ装置の上面側の平面コイル層とホールの様子を示す平面図である。 図16は図14(b)のインダクタ装置を上側からみた平面図である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図1〜図12は本発明の第1実施形態のインダクタ装置の製造方法を示す平面図及び断面図である。図1〜図12において、上側が平面図であり、下側が断面図である。
第1実施形態のインダクタ装置の製造方法では、図1に示すように、まず、基板10の上に第1絶縁層20を形成する。第1絶縁層20は、エポキシ樹脂やポリイミド樹脂から形成され、その膜厚は20〜200μmに設定される。第1絶縁層20は、基板10の上に樹脂フィルムを貼着するか、あるいは液状樹脂を塗布することによって形成される。
基板10は、好適には配線層を備えた配線基板であり、後述するように基板10の上方に配線層に接続されるインダクタ素子が作り込まれる。
次いで、図2に示すように、第1絶縁層20の上に膜厚が2〜20μm(好適には5μm程度)の感光性の触媒金属含侵樹脂層30aを形成する。触媒金属含侵樹脂層30aは、エポキシ樹脂などに無電解めっきの触媒として機能するパラジウムなどが分散されて構成される。
触媒金属含侵樹脂層30aの形成方法としては、パラジウムが含侵された液状樹脂を塗布するか、あるいはパラジウムが含侵された樹脂フィルムを貼着する方法がある。
続いて、図3に示すように、触媒金属含侵樹脂層30aに対してフォトマスクを介して露光した後に、それを現像する。これにより、触媒金属含侵樹脂層30aがパターン化されて第1触媒金属含侵樹脂パターン層30が得られる。
第1触媒金属含侵樹脂パターン層30は、それらの間にスリットSが設けられてパターン化されている。基板10の横方向の両側では、第1触媒金属含侵樹脂パターン層30がその長手方向が横方向を向いた状態で並んで配置される。また、配線基板10の縦方向の両側では、第1触媒金属含侵樹脂パターン層30がその長手方向が縦方向を向いた状態で並んで配置される。
そして、基板10の中心部には第1触媒金属含侵樹脂パターン層30が配置されておらず、四角状に第1絶縁層20が一括して露出した状態となっている。
このようにして、第1触媒金属含侵樹脂パターン層30は、中心部を取り囲むように長手方向が横方向及び縦方向を向いて並んで配置され、それらの間にスリットSが設けられて相互分離されている。なお、スリットSが設けられた状態で、複数の第1触媒金属含侵樹脂パターン層30が連結部によって繋がっていてもよい。
続いて、図4に示すように、酸素プラズマなどのプラズマ処理により第1触媒金属含侵樹脂パターン層30をその厚みの途中までエッチングする。第1触媒金属含侵樹脂パターン層30の膜厚が5μmの場合は、4μm程度になるまで第1触媒金属含侵樹脂パターン層30がハーフエッチングされる。
これにより、第1触媒金属含侵樹脂パターン30の表層部において触媒金属(パラジウム)の表面密度を高くすることができ、無電解めっきに適した表面となる。
さらに、図5に示すように、第1触媒金属含侵樹脂パターン層30の上に、触媒金属(パラジウム)による触媒作用に基づく無電解めっきによって、第1ニッケル(Ni)コバルト(Co)パターン層32(磁性体パターン層)を形成する。
このとき、第1触媒金属含侵樹脂パターン層30のみに第1NiCoパターン層32が選択的に形成される。これにより、第1触媒金属含侵樹脂パターン層30と同じパターンで第1NiCoパターン層32が形成される。
第1NiCoパターン層32の膜厚は5μm程度に設定される。また、第1NiCoパターン層32のCoの含有率は20〜80%に設定される。NiCo層は高い透磁率(μ=5000)を有するので、本実施形態に好適に使用することができるが、他の磁性材料を使用することも可能である。
一般的に、NiCo層はエッチングしにくい膜特性を有するため、エッチングによる加工では、厚膜の第1NiCoパターン層32を微細なパターンで形成することは困難を極める。
しかしながら、上記した手法を採用することにより、NiCo層をエッチングすることなく、第1触媒金属含侵樹脂パターン層30の上に無電解めっきによって任意の膜厚のパターン化された第1NiCoパターン層32を容易に形成することができる。
さらに、第1NiCoパターン層32のパターン精度は、フォトリソグラフィで形成される第1触媒金属含侵樹脂パターン層30で決まるので、微細パターンを形成することも可能である(例えば、ライン:スペース=30:30μm〜50:50μm)。
しかも、無電解めっきのシード層となる第1触媒金属含侵樹脂パターン層30は薄膜(2〜20μm)で形成できるので、後の製造プロセスに段差による悪影響を及ぼすおそれもない。
次いで、図6に示すように、第1絶縁層20及び第1NiCoパターン層32の上に、第1絶縁層20と同様な形成方法により第2絶縁層22(下側絶縁層)を形成する。図6の平面図では第2絶縁層22が透視的に示されている。
続いて、図7に示すように、第2絶縁層22の上に膜厚が5〜30μmの第1平面コイル層40(インダクタパターン)を形成する。図7の平面図においても、第2絶縁層22が透視的に示されている。
第1平面コイル層40は中心部に配置されたパッド部40aとパッド部40aから渦巻状に外側に延在するコイル部40bによって構成される。本実施形態では、第1平面コイル層40のコイル部40bは時計回転方向に巻かれて形成され、その外形は四角形に設定される。
前述したように、第1NiCoパターン層32はその長手方向が基板10の横方向及び縦方向を向いて配置されているので、四角形に巻かれた第1平面コイル層40に対して直交して配置される。つまり、図7の部分拡大図に示すように、第1平面コイル層40のコイル部40bと第1NiCoパターン層32とが交差する部分の交差角度θが90°に設定される。
第1平面コイル層40は、例えばセミアディティブ法によって形成される。詳しく説明すると、第2絶縁層22の上に銅などからなるシード層(不図示)を形成した後に、第1平面コイル層40が配置される部分に開口部が設けられためっきレジスト(不図示)を形成する。
その後に、シード層をめっき給電経路に利用する電解めっきによってめっきレジストの開口部に銅などからなる金属パターン層を形成する。さらに、めっきレジストを除去した後に、金属パターン層をマスクにしてシード層をエッチングする。
第1平面コイル層40は、基板10に内蔵される銅などの配線層と同時に形成され、コイル部40bの外側末端が所定の配線層に繋がって形成される。
続いて、図8に示すように、第2絶縁層22及び第1平面コイル層40の上に第1絶縁層20と同様な形成方法により第3絶縁層24(中間絶縁層)を形成する。図8の平面図では、第3絶縁層24は透視的に示されている。
次いで、図9に示すように、第3絶縁層24をレーザ加工することにより、第1平面コイル層40のパッド部40aに到達する深さのビアホールVHを形成する。図9においても、平面図では第3絶縁層24が透視的に示されている。
続いて、図10に示すように、第1平面コイル層40と同様な形成方法により、第3絶縁層24の上に第2平面コイル層42(インダクタパターン)を形成する。第2平面コイル層42は中心部に配置されたパッド部42aとパッド部42aから渦巻状に外側に延在するコイル部42bによって構成される。第2平面コイル層42のコイル部42bの巻き方向は、前述した第1平面コイル層40と逆で反時計回転方向となっている。
また、第2平面コイル層42は、前述した第1平面コイル層40と同様に、四角形で巻かれており、第1Ni・Coパターン層32に対して直交して配置される。
そして、第2平面コイル層42のパッド部42aがビアホールVH(ビア導体)を介して第1平面コイル層40のパッド部40aに電気接続されている。第2平面コイル層42においても、内蔵される銅などの配線層と同時に形成され、コイル部42bの外側末端が所定の配線層に繋がって形成される。
このようにして、第1、第2平面コイル層40,42がビアホールVH(ビア導体)を介して相互に接続された状態で積層される。
本実施形態では、2つの平面コイル層40,42を積層する形態を例示するが、交互にコイルの巻き方向が逆になるように絶縁層を介して平面コイル層をn層(nは2以上の整数)の任意の積層数で積層することができる。あるいは、平面コイル層を1層のみとしてもよい。
次いで、図11に示すように、第3絶縁層24及び第2平面コイル層42の上に、第1絶縁層20と同様な形成方法により第4絶縁層26(上側絶縁層)を形成する。図11の平面図では、第4絶縁層26が透視的に示されている。
続いて、図12に示すように、前述した図3及び図4と同様な形成方法によって、第4絶縁層26の上に第2触媒金属含侵樹脂パターン層34を形成し、それをプラズマ処理によってハーフエッチングする。
第2触媒金属含侵樹脂パターン層34は、第1触媒金属含侵樹脂パターン層30と同一パターンで形成される。さらに、第2触媒金属含侵樹脂パターン層34上に無電解めっきによって第2NiCoパターン層36(磁性体パターン層)を選択的に形成する。
第2NiCoパターン層36は第2平面コイル層42のコイル部42bに直交して配置される。つまり、図12の部分拡大図に示すように、第2NiCoパターン層36と第2平面コイル層42のコイル部42bとが交差する部分の交差角度θは90°に設定される。また、第2NiCoパターン層36が第1平面コイル層40に対しても直交して配置されることはもちろんである。
以上により、第1実施形態のインダクタ装置1が得られる。
図12に示すように、第1実施形態のインダクタ装置1では、基板10の上に第1絶縁層20が形成されている。第1絶縁層20の上には第1触媒金属含侵樹脂パターン層30とその上に無電解めっきによって同一パターンで形成された第1NiCoパターン層32が形成されている。
基板10の横方向の両側に配置された第1NiCoパターン層32は、それらの間にスリットSが設けられた状態でその長手方向が横方向を向いて並んで形成されている(図5参照)。また、基板10の縦方向の両側に配置された第1NiCoパターン層32は、それらの間にスリットSが設けられた状態でその長手方向が縦向を向いて並んで形成されている(図5参照)。
さらに、第1NiCoパターン層32及び第1絶縁層20の上には第2絶縁層22(下側絶縁層)が形成されている。第2絶縁層22の上にはパッド部40aとそれに繋がって時計回転方向に巻かれたコイル部40bとによって構成される第1平面コイル層40が形成されている。第1平面小コイル層40のコイル部40bは四角形で巻かれて配置されている。
これにより、第1平面コイル層40と第1NiCoパターン層32とが直交して配置されている(図7参照)。
第1平面コイル層40及び第2絶縁層22の上には第3絶縁層24(中間絶縁層)が形成されている。第3絶縁層24には第1平面コイル40のパッド部40aに到達するビアホールVHが形成されている。
さらに、第3絶縁層24の上には、パッド部42aとそれに繋がって反時計回転方向に巻かれたコイル部42bとによって構成される第2平面コイル層42が形成されている。第2平面コイル層42のパッド部42aはビアホールVH(ビア導体)を介して第1平面コイル層40のパッド部40aに電気的に接続されている。第2平面コイル層42のコイル部42bは四角形に巻かれて配置されている。
さらに、第2平面コイル層42及び第3絶縁層24の上には第4絶縁層26(上側絶縁層)が形成されている。第4絶縁層26の上には第2触媒金属含侵樹脂パターン層34とその上に無電解めっきによって同一パターンで形成された第2NiCoパターン層36が形成されている。第2NiCoパターン層36は第1NiCoパターン層32と同一パターンでスリットSが設けられてパターン化されている。
これにより、第1、第2平面コイル層40,42と第2NiCoパターン層36とが直交して配置されている。
このようにして、第1NiCoパターン層32、第1、第2平面コイル層40,42、及び第2NiCoパターン層36が絶縁層22,24,26を介して積層されてインダクタ素子2が構成される。
第1実施形態のインダクタ装置1では、第1、第2平面コイル層40,42の上下側に、第1、第2NiCoパターン層32,36がそれぞれ配置されている。これにより、プリント配線板などに適用する場合にEMIノイズが低減されて高い信頼性が得られると共に、インダクタ素子2のインダクタンスを増大させることができる。
また、第1、第2NiCoパターン層32,36は間にスリットSが設けられてパターン化されているので、NiCo層を全面に形成する場合よりも渦電流の発生を抑制することができる。渦電流が発生すると、インダクタの効率が低下し、十分な性能を奏することができなくなるため、渦電流を抑制することは重要である。
しかも、第1、第2NiCoパターン層32,36は第1、第2平面コイル層40,42と直交して配置されているので、直交していない場合よりも渦電流の発生をさらに抑制することができる。
渦電流は、第1、第2平面コイル層40,42に流した電流の方向に対して横切るように流れる。このため、第1、第2平面コイル層40,42と直交するように、間にスリットが設けられた第1、第2NiCoパターン層32,36を配置することにより効率よく渦電流の発生を抑制することができる。
また、第1、第2平面コイル層40,42に電流を流すことによって発生する磁界は流す電流の向きに対して直角方向に発生する。このため、第1、第2平面コイル層40,42と直交するように、間にスリットが設けられた第1、第2NiCoパターン層32,36を配置することは磁界の発生の妨げにならないという観点からも都合がよい。
また、本実施形態のインダクタ装置1では、基板10(プリント配線板など)に薄膜プロセスによってインダクタ素子2を作り込むので、高さの高いインダクタ部品を実装する場合より薄型化を図ることができる。また、平面コイル層を積層できるので、インダクタ部品を実装する場合より実装面積を縮小することが可能である。
また、高周波回路に適用する場合であっても、高周波用に特別に設計されるインダクタ部品を使用する必要がないので、製造コストを低減することができる。
本実施形態では、第1、第2平面コイル層40,42の巻き形状を四角形に配置して、第1、第2NiCoパターン層32,36をそれらに直交させる例を示している。
他の形態としては、第1、第2平面コイル層40,42の巻き形状が、五角形、六角形、七角形、八角形などの四角形以上の多角形、又は円形状に設定されるようにしてもよい。この場合は、第1、第2平面コイル層40,42の巻き形状に合わせて、第1、第2NiCoパターン層32,36が第1、第2平面コイル層40,42に直交するように配置が調整される。他の形態においても同様な効果を奏する。
(第2の実施の形態)
図13〜図16は本発明の第2実施形態のインダクタ装置の製造方法を示す断面図である。第2実施形態の特徴は、絶縁層にホールを設けることによって、上下に配置された第1、第2NiCoパターン層を部分的に近づけることにより、磁気結合を増大させることにある。
第2実施形態のインダクタ装置の製造方法では、図13(a)に示すように、まず、厚みが100〜150μmの絶縁基板50(中間絶縁層)を用意し、ドリル加工などによって絶縁基板50に厚み方向に貫通するスルーホールTHを形成する。
次いで、図13(b)に示すように、めっき法に基づいて、絶縁基板50の両面側に銅などからなる第1、第2平面コイル層40,42をそれぞれ形成する。下面側の第1平面コイル層40と上面側の第2平面コイル層42とは、スルーホールTHの側面に形成されたビア導体41に繋がって形成され、ビア導体41を介して相互接続されている。
図15の平面図に示すように、絶縁基板50の上面側の第2平面コイル層42は、巻き形状が八角形状になって反時計回転方向に巻かれて形成される。下面側の第1平面コイル層40は、第2平面コイル層42の巻き方向と逆方向に八角形状で巻かれて形成される。第1、第2平面コイル層40,42は、第1実施形態と同様に、内蔵される銅などの配線層と同時に形成され、外側末端が所定の配線層に繋がって形成される。
続いて、図13(c)に示すように、絶縁基板50の両面に樹脂フィルムを貼着するなどして、第1平面コイル層40を被覆する第1絶縁層60(下側絶縁層)と、第2平面コイル層42を被覆す第2絶縁層62(上側絶縁層)をそれぞれ形成する。このとき、絶縁基板50のスルーホールTHは第1、第2絶縁層60,62によって埋め込まれる。
次いで、図13(d)に示すように、第1実施形態の図3及び図4と同様な方法によって、絶縁基板50の下面側の第1絶縁層60の上に、第1触媒金属含侵樹脂パターン層30を形成し、それをプラズマ処理によってハーフエッチングする。さらに、第1触媒金属含侵樹脂パターン層30の上に無電解めっきによって第1NiCoパターン層32(磁性体パターン層)を選択的に形成する。
第1NiCoパターン層32は八角形状の第1、第2平面コイル層40,42に対して直交して配置される。
その後に、図14(a)に示すように、第2絶縁層62、絶縁基板50、第1絶縁層60及び第1触媒金属含侵樹脂パターン層30をレーザ加工することにより、第1NiCoパターン層32に到達するホールHを形成する。図15の平面図に示すように、ホールHは、第1、第2平面コイル層40,42の中心部(絶縁基板50のスルーホールTH内)に複数配置されると共に、外側周縁部にリング状に並んで配置される。
次いで、図14(b)に示すように、第1実施形態の図3及び図4と同様な方法によって、絶縁基板50の上面側の第2絶縁層62上及びホールHの内面に、第2触媒金属含侵樹脂パターン層34を形成し、それをプラズマ処理によってハーフエッチングする。さらに、第2触媒金属含侵樹脂パターン層34の上に無電解めっきによって第2NiCoパターン層36(磁性体パターン層)を選択的に形成する。
第2NiCoパターン層36は、八角形状の第1、第2平面コイル層40,42に対して直交して配置される。
以上により、第2実施形態のインダクタ内蔵素子基板1aが得られる。
図14(b)に示すように、第2実施形態のインダクタ内蔵素子基板1aでは、最下に、第1触媒金属含侵樹脂パターン層30とその下に同一パターンで配置された第1NiCoパターン層32とが形成されている。第1触媒金属含侵樹脂パターン層30の上には第1絶縁層60(下側絶縁層)が形成されている。
第1絶縁層60の上には、スルーホールTHが設けられた絶縁基板50(中間絶縁層)が形成されている。絶縁基板50の両面側には、スルーホールTHの側面に形成されたビア導体41を介して相互接続された第1、第2平面コイル層40,42がそれぞれ形成されている。
図15を加えて参照すると、第2平面コイル層42は巻き形状が八角形状になった構造を有する。特に図示しないが、第1平面コイル層40も八角形状になって巻かれた構造を有し、第2平面コイル層42と逆方向に巻かれている。
絶縁基板50の上面側には、第2平面コイル層42を被覆する第2絶縁層62(上側絶縁層)が形成されている。絶縁基板50のスルーホールTHは、第1、第2絶縁層60,62によって埋め込まれている。
さらに、第2絶縁層62、絶縁基板50、第1絶縁層60及び第1触媒金属含侵樹脂パターン層30には、第1NiCoパターン層32に到達するホールHが形成されている。そして、第2絶縁層62上及びホールHの内面には、第2触媒金属含侵樹脂パターン層34とその上に同一パターンで配置された第2NiCoパターン層36とが形成されている。
図16には、図14(b)の構造体を上側からにみた平面図が示されている。図16に示すように、第2NiCoパターン層36は八角形状の第2平面コイル層42の上に、内部に設けられたスリットSが直交して配置されてパターン化されている。
つまり、第2NiCoパターン層36は、内部にスリットSが設けられた状態で1つの層として繋がって形成され、第2平面コイル層42の中心部及び外側周縁部にパターンが延在して配置される。
前述した下面側の第1NiCoパターン層32においても、第2NiCoパターン層36と同様なパターンで形成される。
図14(b)において、ホールHの底面に注目すると(部分拡大図)、第2NiCoパターン層36と第1NiCoパターン層32との間に薄膜の第2触媒金属含侵樹脂パターン層34が介在している。つまり、第2NiCoパターン層36と第1NiCoパターン層32との間には第1触媒金属含侵樹脂パターン層34からなる第1絶縁ギャップAが設けられている。
この第1絶縁ギャップAの距離(厚み)は、第1平面コイル層40の下面と第1NiCoパターン層32の上面との間の第2絶縁ギャップB(第1絶縁層60と第1触媒金属含侵樹脂パターン層30のトータル膜厚)の距離(厚み)よりも短く(薄く)設定されている。
第2実施形態のインダクタ装置1aは第1実施形態と同様な効果を奏する。これに加えて以下の効果を奏する。
インダクタの磁気結合を優位にする要因としては、1番目に、距離が最も短い場所での結合が優先され、2番目に透磁率が高い材料との結合が優先される。
従って、第1、第2平面コイル層40,42の周辺に生じる磁界がスムーズに回るようにするためには、第1、第2平面コイル層40,42の周辺を覆うように第1、第2NiCoパターン層32,36を形成すればよい(図16)。
これと同時に、ホールHを形成することにより、第1、第2平面コイル層40,42同士の距離(第1絶縁ギャップA)が第1平面コイル層40と第1NiCoパターン層32との間の距離(第2絶縁ギャップB)よりも短くなるように設定すればよい(図14(b))。
これにより、磁気抵抗が小さくなって、上下面側の磁気結合が大きくなると同時に、第1、第2NiCoパターン層32,36の間に第1絶縁ギャップAが存在することで磁気飽和しにくい構造となる。
本実施形態と違って、ホールH内において第1、第2NiCoパターン層32,36の間の距離(第1絶縁ギャップA)がゼロに設定される場合は、磁気飽和が起こりやすくなる。
また、ホールHを形成しない場合は、第1、第2NiCoパターン層32,36同士の距離は、第1、第2触媒金属含侵樹脂パターン層30,34、第1、第2絶縁層60,62及び絶縁基板50のトータル膜厚(図14(b)の第3絶縁ギャップC)となって大きくなってしまう。このため、一定以上の高い透磁率を有する磁性体層を使用する必要があり、磁性体層の材料が限定されてしまう。
なお、図16の例では、第1、第2平面コイル層40,42の外側周縁部の全体にリング状に第1、第2NiCoパターン層32,36を配置しているが、四隅部にホールHをまとめて配置し、四隅部に三角状の第1、第2NiCoパターン層32,36を延在させもよい。
また、図16の例では、平面コイル層40,42の中心部と外側周縁部にホールHが配置され、第1、第2NiCoパターン層32,36が平面コイル層40,42の中心部と外側周縁部に延在して配置されている。
この形態に限定されることなく、平面コイル層40,42以外の任意の領域にホールHを配置することができ、第1、第2NiCoパターン層32,36が第1絶縁ギャップAを介して部分的に接近している構造を形成すればよい。
また、ホールHは必ずしも第1NiCoパターン層32に到達している必要はなく、前述した図14(b)の第1絶縁ギャップAが第2絶縁ギャップBより短くなるように、ホールHが第1絶縁層60の厚みの途中まで形成されていてもよい。
また、前述した第1実施形態のインダクタ装置1に同様なホールHを形成して同様な構造としてもよい。この場合、前述した第1実施形態において、第1、第2平面コイル層40,42のパッド部40a,40bが省略され、パッド部40a,40bに対応する大きな径のビアホールVHの側面にビア導体が設けられて、第1、第2平面コイル層40,42が相互接続される。
1,1a…インダクタ基板、2,…インダクタ素子、10…基板、20,22,24,26,60、62…絶縁層、30a…第1触媒金属含侵樹脂層、30…第1触媒金属含侵樹脂パターン層、32…第1NiCoパターン層(磁性体パターン層)、34…第2触媒金属含侵樹脂パターン層、36…第2NiCoパターン層(磁性体パターン層)、40…第1平面コイル層、40a,42a…パッド部、40b,42b…コイル部、41…ビア導体、42…第2平面コイル層、A,B,C…絶縁ギャップ、TH…スルーホール、VH…ビアホール、H…ホール、S…スリット。

Claims (8)

  1. スリットが設けられてパターン化された第1磁性体パターン層と、
    前記第1磁性体パターン層の上に形成された下側絶縁層と、
    前記下側絶縁層の上に形成された平面コイル層と、
    前記平面コイル層の上に形成された上側絶縁層と、
    前記上側絶縁層の上に形成され、スリットが設けられてパターン化された第2磁性体パターン層とを有し、
    前記第1磁性体パターン層及び前記第2磁性体パターン層は、前記平面コイル層に対して直交して配置されていることを特徴とするインダクタ装置。
  2. 前記第1磁性体パターン層及び前記第2磁性体パターン層は、触媒金属含侵樹脂パターン層の上に無電解めっきによって形成されたニッケルコバルト層からなることを特徴とする請求項1に記載のインダクタ装置。
  3. 前記第1磁性体パターン層は基板の上に形成されていることを特徴とする請求項1又は2に記載のインダクタ装置。
  4. 前記平面コイル層は中間絶縁層を介してn層(nは2以上の整数)で積層されており、上下の前記平面コイル層は前記中間絶縁層に形成されたビア導体によって電気的に接続されていることを特徴とする請求項1又は2に記載のインダクタ装置。
  5. 前記平面コイル層は、巻き形状が、四角形以上の多角形又は円形状よりなることを特徴とする請求項1又は2に記載のインダクタ装置。
  6. 前記平面コイル層を除く領域に、前記上側絶縁層の上面から深さ方向に形成されたホールをさらに有し、
    前記第2磁性体パターン層は、前記平面コイル層の領域から延在した状態で前記上側絶縁層上と前記ホールの内面とに形成されており、
    前記ホールの底部に配置された前記第2磁性体パターン層と前記第1磁性体パターン層との間に設けられた第1絶縁ギャップは、前記平面コイル層と前記第1磁性体パターン層との間に設けられた第2絶縁ギャップより短く設定されていることを特徴とする請求項4に記載のインダクタ装置。
  7. 基板の上に、スリットが設けられてパターン化された第1磁性体パターン層を形成する工程と、
    前記第1磁性体パターン層の上に下側絶縁層を形成する工程と、
    前記下側絶縁層の上に平面コイル層を形成する工程と、
    前記平面コイル層の上に上側絶縁層を形成する工程と、
    前記上側絶縁層の上に、スリットが設けられてパターン化された第2磁性体パターン層を形成する工程とを有し、
    前記第1磁性体パターン層及び前記第2磁性体パターン層は、前記平面コイルに対して直交して配置されることを特徴とするインダクタ装置の製造方法。
  8. 前記第1磁性体パターン層を形成する工程、及び前記第2磁性体パターン層を形成する工程は、
    無電解めっき用のパターン化された触媒金属含侵樹脂パターン層を形成する工程と、
    前記触媒金属含侵樹脂パターン層の上に、前記無電解めっきにより前記磁性体パターン層を選択的に形成する工程とをそれぞれ含むことを特とする請求項7に記載のインダクタ装置の製造方法。
JP2009057414A 2009-03-11 2009-03-11 インダクタ装置及びその製造方法 Active JP5339974B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009057414A JP5339974B2 (ja) 2009-03-11 2009-03-11 インダクタ装置及びその製造方法
US12/708,829 US8004382B2 (en) 2009-03-11 2010-02-19 Inductor device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009057414A JP5339974B2 (ja) 2009-03-11 2009-03-11 インダクタ装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010212468A true JP2010212468A (ja) 2010-09-24
JP2010212468A5 JP2010212468A5 (ja) 2012-02-23
JP5339974B2 JP5339974B2 (ja) 2013-11-13

Family

ID=42730219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009057414A Active JP5339974B2 (ja) 2009-03-11 2009-03-11 インダクタ装置及びその製造方法

Country Status (2)

Country Link
US (1) US8004382B2 (ja)
JP (1) JP5339974B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035818A1 (ja) * 2014-09-03 2016-03-10 ローム株式会社 磁性構造体、インダクタンス素子およびその製造方法、電極内蔵基板およびその製造方法、インターポーザ、シールド基板およびモジュール
WO2023191568A1 (ko) * 2022-03-30 2023-10-05 스템코 주식회사 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6283158B2 (ja) * 2012-04-12 2018-02-21 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
KR20140011693A (ko) * 2012-07-18 2014-01-29 삼성전기주식회사 파워 인덕터용 자성체 모듈, 파워 인덕터 및 그 제조 방법
KR101771749B1 (ko) * 2012-12-28 2017-08-25 삼성전기주식회사 인덕터
KR20140094324A (ko) * 2013-01-22 2014-07-30 삼성전기주식회사 공통모드필터 및 이의 제조방법
KR20160037652A (ko) * 2014-09-29 2016-04-06 엘지이노텍 주식회사 무선 전력 송신 장치 및 무선 전력 수신 장치
JP2021136310A (ja) * 2020-02-26 2021-09-13 株式会社村田製作所 インダクタ部品

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132131A (ja) * 1992-10-15 1994-05-13 Fuji Electric Co Ltd 薄膜形磁気誘導素子
JPH0765650A (ja) * 1993-08-31 1995-03-10 Kyocera Corp 透明導電膜上の金属電極層およびその製造方法
WO1998050956A1 (en) * 1997-05-02 1998-11-12 The Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
JP2000269035A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 平面磁気素子
JP2001102235A (ja) * 1990-05-31 2001-04-13 Toshiba Corp 平面型磁気素子及びその製造方法
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
JP2004519844A (ja) * 2000-12-19 2004-07-02 アセロス コミュニケーションズ インク. セグメント化された導電性平面を有するプレーナインダクタ
US20040195650A1 (en) * 2003-04-04 2004-10-07 Tsung-Ju Yang High-Q inductor device with a shielding pattern embedded in a substrate
US20050248431A1 (en) * 2004-05-05 2005-11-10 Atmel Germany Gmbh Method for producing a spiral inductance on a substrate, and a device fabricated according to such a method
US20060038257A1 (en) * 2004-08-19 2006-02-23 Noritaka Anzai Semiconductor device which includes an inductor therein and a manufacturing method thereof
US20070052062A1 (en) * 2005-08-23 2007-03-08 International Business Machines Corporation Vertical lc tank device
JP2007123352A (ja) * 2005-10-25 2007-05-17 Tdk Corp コモンモードフィルタ
JP2008010697A (ja) * 2006-06-30 2008-01-17 Matsushita Electric Ind Co Ltd インダクタンス部品
US20080136574A1 (en) * 2006-12-11 2008-06-12 Industrial Technology Research Institute Embedded inductor devices and fabrication methods thereof
WO2010140297A1 (ja) * 2009-06-04 2010-12-09 日本電気株式会社 半導体装置及び信号伝達方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4117878C2 (de) 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
JPH11354323A (ja) 1998-06-05 1999-12-24 Mitsubishi Electric Corp インダクタ
DE19945855A1 (de) * 1999-09-24 2001-03-29 Bosch Gmbh Robert Mikrospule
JP4811543B2 (ja) 2000-09-08 2011-11-09 学校法人早稲田大学 微細パターンの作製方法
KR20070073998A (ko) * 2002-03-05 2007-07-10 히다치 가세고교 가부시끼가이샤 수지 부착 금속박, 금속 피복 적층판, 그를 이용한 프린트배선판 및 그의 제조 방법
US7375609B2 (en) * 2003-09-29 2008-05-20 Tamura Corporation Multilayer laminated circuit board
JP2008010695A (ja) 2006-06-30 2008-01-17 Matsushita Electric Ind Co Ltd インダクタンス部品
JP4336996B2 (ja) * 2006-10-03 2009-09-30 セイコーエプソン株式会社 めっき基板の製造方法
JP2008205179A (ja) 2007-02-20 2008-09-04 Tdk Corp 薄膜磁気デバイス

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102235A (ja) * 1990-05-31 2001-04-13 Toshiba Corp 平面型磁気素子及びその製造方法
JPH06132131A (ja) * 1992-10-15 1994-05-13 Fuji Electric Co Ltd 薄膜形磁気誘導素子
JPH0765650A (ja) * 1993-08-31 1995-03-10 Kyocera Corp 透明導電膜上の金属電極層およびその製造方法
WO1998050956A1 (en) * 1997-05-02 1998-11-12 The Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
JP2000269035A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 平面磁気素子
JP2004519844A (ja) * 2000-12-19 2004-07-02 アセロス コミュニケーションズ インク. セグメント化された導電性平面を有するプレーナインダクタ
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US20040195650A1 (en) * 2003-04-04 2004-10-07 Tsung-Ju Yang High-Q inductor device with a shielding pattern embedded in a substrate
US20050248431A1 (en) * 2004-05-05 2005-11-10 Atmel Germany Gmbh Method for producing a spiral inductance on a substrate, and a device fabricated according to such a method
US20060038257A1 (en) * 2004-08-19 2006-02-23 Noritaka Anzai Semiconductor device which includes an inductor therein and a manufacturing method thereof
US20070052062A1 (en) * 2005-08-23 2007-03-08 International Business Machines Corporation Vertical lc tank device
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
JP2007123352A (ja) * 2005-10-25 2007-05-17 Tdk Corp コモンモードフィルタ
JP2008010697A (ja) * 2006-06-30 2008-01-17 Matsushita Electric Ind Co Ltd インダクタンス部品
US20080136574A1 (en) * 2006-12-11 2008-06-12 Industrial Technology Research Institute Embedded inductor devices and fabrication methods thereof
WO2010140297A1 (ja) * 2009-06-04 2010-12-09 日本電気株式会社 半導体装置及び信号伝達方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035818A1 (ja) * 2014-09-03 2016-03-10 ローム株式会社 磁性構造体、インダクタンス素子およびその製造方法、電極内蔵基板およびその製造方法、インターポーザ、シールド基板およびモジュール
WO2023191568A1 (ko) * 2022-03-30 2023-10-05 스템코 주식회사 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
JP5339974B2 (ja) 2013-11-13
US8004382B2 (en) 2011-08-23
US20100231344A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP5339974B2 (ja) インダクタ装置及びその製造方法
JP6562363B2 (ja) 多層導電性パターンインダクタ及びその製造方法
US20210125766A1 (en) Coil electronic component and method of manufacturing the same
JP6912976B2 (ja) インダクタ部品
JP6520875B2 (ja) インダクタ部品およびインダクタ部品内蔵基板
JP6238456B2 (ja) チップ電子部品及びその実装基板
JP6024243B2 (ja) コイル部品及びその製造方法
TWI303836B (en) Coil component
KR101862409B1 (ko) 칩 인덕터 및 칩 인덕터 제조방법
KR101719908B1 (ko) 코일 전자부품 및 그 제조방법
JP2019134141A (ja) インダクタ部品およびその製造方法
KR102122929B1 (ko) 칩 전자부품 및 그 실장기판
JP5113025B2 (ja) コイル構造体及びその製造方法
JP5932916B2 (ja) インダクター及びその製造方法
JP2016195245A (ja) コイル電子部品及びその製造方法
KR102016490B1 (ko) 코일 부품
CN106992056B (zh) 线圈部件
JP2008147297A (ja) 超小型電力変換装置
JP2022137293A (ja) インダクタ
JP2013105756A (ja) 基板内蔵用電子部品および部品内蔵型基板
JP6819395B2 (ja) コイル部品
JP7334558B2 (ja) インダクタ部品
JP2013098539A (ja) インダクタ
JP2003282328A (ja) 薄型磁性素子及びその製造方法並びにそれを用いた電源モジュール
JP7411590B2 (ja) インダクタ部品およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130806

R150 Certificate of patent or registration of utility model

Ref document number: 5339974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150