WO2017161647A1 - 一种用于制造显示面板的方法、显示面板以及显示装置 - Google Patents

一种用于制造显示面板的方法、显示面板以及显示装置 Download PDF

Info

Publication number
WO2017161647A1
WO2017161647A1 PCT/CN2016/081519 CN2016081519W WO2017161647A1 WO 2017161647 A1 WO2017161647 A1 WO 2017161647A1 CN 2016081519 W CN2016081519 W CN 2016081519W WO 2017161647 A1 WO2017161647 A1 WO 2017161647A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
layer
display panel
metal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/081519
Other languages
English (en)
French (fr)
Inventor
徐海峰
史大为
王文涛
杨璐
王子峰
司晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US15/526,048 priority Critical patent/US10290659B2/en
Publication of WO2017161647A1 publication Critical patent/WO2017161647A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a method for manufacturing a display panel, a display panel, and a display device.
  • a transparent oxide layer such as ITO as a common electrode often needs to be connected to a source/drain (S/D) electrode layer. Connected to pass signals.
  • the common electrode transmits a common voltage signal (Vcom) during the display phase and transmits the touch signal during the touch phase.
  • Vcom common voltage signal
  • LTPS low temperature polysilicon
  • Embodiments of the present invention provide a method for manufacturing a display panel, which can effectively solve the problem of an increase in contact resistance between conductive wirings due to the presence of interface oxide.
  • One aspect of the present invention provides a method for manufacturing a display panel, comprising:
  • a conductive layer is formed on the exposed surface of the first metal layer.
  • the second metal layer has a thickness of 500 to 1000 angstroms.
  • the method further includes patterning the first metal layer to form a source/drain electrode layer, and the conductive layer serves as a common electrode in a display phase and as a touch electrode in a touch phase.
  • an isolation layer is formed on the second metal layer and the isolation layer is patterned to form an opening exposing the portion of the second metal.
  • the oxidizing includes oxygen exposure of the second metal layer after the opening is formed.
  • the oxygen exposure comprises at least one of the following:
  • removing the oxide includes removing the oxide at a bottom of the opening to expose a top surface of the first metal layer.
  • the oxide layer is removed by wet etching using the spacer layer as a protective layer.
  • the conductive layer is formed on a top surface of the isolation layer, on the sidewall of the opening, and on the exposed top surface of the first metal layer.
  • the first metal layer comprises a Ti/Al/Ti stack or a Mo/Al/Mo stack
  • the second metal layer comprises Al or Ag
  • the conductive layer comprises a transparent conductive layer.
  • the first metal layer comprises a Ti/Al/Ti stack and the second metal layer comprises Al, wherein the first metal layer and the second metal layer are successively deposited by sequentially depositing Ti, Al, Ti Formed by an Al layer.
  • the transparent conductive layer comprises ITO.
  • the separator layer comprises a resin.
  • the oxide is removed by a dilute sulfuric acid solution.
  • Another aspect of the present invention provides a display panel comprising:
  • a second metal layer formed on the first metal layer, wherein the second metal layer has an opening exposing a top surface of the first metal layer;
  • a conductive layer located in the opening and on the top surface of the first metal layer.
  • the second metal layer has a thickness of 500 to 1000 angstroms.
  • the first metal layer includes a source/drain electrode layer, and the conductive layer serves as a common electrode in the display phase and as a touch electrode in the touch phase.
  • an isolation layer on the second metal layer is further included, wherein the isolation layer has another opening that is aligned with the opening of the second metal layer.
  • the conductive layer is located on a top surface of the isolation layer, the other opening of the isolation layer and a sidewall of the opening of the second metal layer, and the first metal layer Exposed on the top surface.
  • the first metal layer comprises a Ti/Al/Ti stack or a Mo/Al/Mo stack
  • the second metal layer comprises Al or Ag
  • the conductive layer comprises a transparent conductive layer.
  • the first metal layer comprises a Ti/Al/Ti stack and the second metal layer comprises Al.
  • the transparent conductive layer comprises ITO.
  • the separator layer comprises a resin.
  • Yet another aspect of the present invention provides a display device including the above display panel.
  • Figure 1 shows a block diagram of an embedded display panel
  • FIG. 2 illustrates a method of fabricating a display panel in accordance with an embodiment of the present invention.
  • the terms “a”, “the”, “the” The terms “comprising,” “comprising,” “comprising,” “comprising,”
  • the terms “upper”, “lower”, “left”, “right”, “vertical”, “horizontal”, “top”, “bottom” and Its derivatives should relate to inventions.
  • the terms “overlay”, “on top of”, “positioned on” or “positioned on top of” mean that a first element, such as a first structure, exists in a second element, such as a second structure. Above, wherein an intermediate element such as an interface structure may exist between the first element and the second element.
  • the common electrode layer may comprise any transparent conductive material, preferably comprising ITO.
  • the S/D electrode layer comprises any conductive metal, preferably comprising a Ti/Al/Ti stack or a Mo/Al/Mo stack. The inventors have found through the test that there is contact resistance between the common electrode layer and the S/D electrode layer, and the contact resistance may make the S/D electrode layer not be used as the transmitting electrode of the transparent conductive layer to which the touch metal line is connected. Potentially adverse effects on the display panel.
  • the processing is caused and it is difficult to remove.
  • the Ti metal located at the uppermost layer has an oxidation risk in the plasma environment or an oxygen exposure in which the high temperature is switched to a low temperature or the like to form titanium oxide.
  • the titanium oxide adheres to the surface of the Ti/Al/Ti stack and is water-insoluble, and can be removed only by hot concentrated sulfuric acid, which can seriously damage the surrounding structure and even cause the entire product to be scrapped.
  • embodiments of the present invention provide a method for manufacturing a display panel, comprising: forming a first metal layer on a substrate; forming a second metal layer on the first metal layer; oxidizing a portion of the second metal layer to form an oxide extending to a surface of the first metal layer; removing the oxide to expose a surface of the first metal layer; and forming a conductive layer on the exposed surface of the first metal layer.
  • the above oxidation may include any oxygen exposure process after forming the second metal layer. It can be understood that the present invention does not have any limitation on the material of the second metal layer as the sacrificial layer, including any metal or alloy, as long as the oxide of the second metal layer can be easily removed and the removal does not cause the performance of the display panel. Bad effects, or only minor effects.
  • FIG. 2 illustrates a method of fabricating a display panel in accordance with an embodiment of the present invention.
  • the first metal layer serves as a source/drain electrode layer of the display panel
  • the conductive layer is a transparent conductive layer such as ITO formed on the source/drain electrode layer.
  • the transparent conductive serves as a common electrode in the display phase to provide a common voltage (V com ), and as a touch electrode in the touch phase.
  • a source/drain electrode layer 3 is formed on a substrate 1 including a pre-process layer 2 before forming a source/drain electrode layer, the source/drain electrode layer 3
  • a Ti/Al/Ti laminate or a Mo/Al/Mo laminate is included, preferably a Ti/Al/Ti laminate.
  • Basic 1 is any transparent substrate including, but not limited to, glass, PMMA, PET, and PC.
  • the source/drain electrode layers can be formed using film formation processes well known in the art including, but not limited to, evaporation and sputtering. In FIG.
  • the source/drain electrode layer 3 is shown using a Ti/Al/Ti stack in which layer 3a is a Ti layer and layer 3b is an Al layer. Accordingly, in the case of a Mo/Al/Mo laminate, the layer 3a is a Mo layer.
  • a sacrificial protective metal layer is further formed on the source/drain electrode layer 3 as the second metal layer 4, and the second metal layer 4 may be Al or Ag.
  • Al is preferably used as the second metal layer 4.
  • the source/drain electrode layer 3 and the second metal layer 4 may be formed by different film forming steps or continuously formed in the same film forming step. Preferably, the same The combination of the first and second metal layers is patterned to form a source/drain electrode layer.
  • the present invention in the case where a Ti/Al/Ti stack is used as the source/drain electrode layer 3 and Al is used as the second metal layer 4, Ti, Al, Ti may be successively continued.
  • the source/drain electrode layer 3 and the second metal 4 are formed in synchronization with the Al layer.
  • the present invention is not particularly limited in the thickness of the second metal layer 4 as long as the second metal layer can protect the underlying metal layer from oxidation.
  • the second metal layer has a thickness of 500 to 1000 angstroms.
  • a barrier layer 5 is formed on the second metal layer 4 by a process well known in the art, and the spacer layer 5 comprises any insulating material, preferably a resin.
  • the isolation layer is patterned by exposure and development to form an opening exposing a portion of the second metal layer 4.
  • the portion is oxidized due to exposure to an environment containing oxygen (i.e., oxygen exposure). That is, according to the solution of the present invention, it is not necessary to intentionally oxidize the exposed portion of the second metal layer 4, which oxidation process can be performed spontaneously, for example, in the LTPS process.
  • oxygen exposure includes, but is not limited to, at least one of the following: a step of transferring a substrate between processes, an annealing step for curing the isolation layer after patterning the isolation layer, and a pair before forming the conductive layer
  • the ashing step performed by the barrier layer.
  • the ashing step can roughen the surface of the separator to increase the adhesion strength of the conductive layer to be formed and prevent peeling.
  • the entire exposed portion of the second metal layer 4 is converted into an oxide, and in the case where the second metal layer is Al, the oxide is Al 2 O 3 .
  • the source/drain electrode layer 3 and the second metal 4 may be subjected to a well-known patterning process in the art before the isolation layer 5 is formed. Patterning is performed to obtain a desired electrode shape, for example, a mask is first formed, and then portions of the source/drain electrode layer 3 and the second metal 4 to be removed are removed by an etching process such as dry or wet etching.
  • the oxide of the second metal layer 4 at the bottom of the opening is removed to expose the top surface of the second metal 4 sidewall and the source/drain layer 3.
  • the isolation layer 5 is annealed to cure or harden the isolation layer prior to etching to better resist corrosion of the etchant.
  • an etchant for ITO may be employed, and a dilute sulfuric acid solvent is preferably used as an etchant for wet etching.
  • the second metal layer 4 is Al, it is preferable to remove Al 2 O 3 using a dilute sulfuric acid solution.
  • a conductive layer 6 is formed on the top surface of the isolation layer 5 and on the sidewalls and bottom surface of the opening.
  • the conductive layer 6 can be formed by a sputtering method such as magnetron sputtering. Thereby, good electrical contact is formed between the conductive layer 6 and the source/drain electrode layer 3, thereby improving the performance of the display panel.
  • the display panel manufacturing method of the present invention can effectively eliminate interfacial oxide between metal wirings and reduce contact resistance.
  • the present invention also provides a display panel comprising: a first metal layer 3 formed on the substrate 1; a second metal layer 4 formed on the first metal layer 3, wherein the second metal layer has the exposed first metal An opening of a top surface of the layer; and a conductive layer 6 located in the opening and on a top surface of the first metal layer 3.
  • the second metal layer 4 preferably has a thickness of 500 to 1000 angstroms.
  • the first metal layer 3 comprises a source/drain electrode layer
  • the conductive layer 6 serves as a common electrode in the display phase and as a touch electrode in the touch phase.
  • the display panel further comprises a spacer layer 5 on the second metal layer 4, wherein the spacer layer preferably comprises a resin material.
  • the isolation layer 5 has another opening that is aligned with the opening of the second metal layer 4.
  • the conductive layer 6 is on the top surface of the spacer layer 5, the other opening of the spacer layer 5 and the sidewalls of the opening of the second metal layer 4, and the exposed top surface of the first metal layer 3.
  • the first metal layer 3 comprises a Ti/Al/Ti stack or a Mo/Al/Mo stack
  • the second metal 4 layer comprises Al or Ag
  • the conductive layer 6 comprises a transparent conductive layer, for example ITO.
  • the first metal layer 3 comprises a Ti/Al/Ti stack and the second metal 4 layer comprises Al.
  • inventions of the present invention also provide a display device including the above display panel.
  • the display device includes, but is not limited to, a mobile phone, a tablet computer, a television, a display, a notebook computer, a digital photo frame, a navigator, and the like, or any product or component having a display function.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

一种用于制造显示面板的方法、显示面板以及显示装置，该方法包括：在基板（1）上形成第一金属层（3）；在所述第一金属层（3）上形成第二金属层（4）；氧化所述第二金属层（4）的一部分以形成延伸到所述第一金属层（3）的表面的氧化物；去除所述氧化物以暴露所述第一金属层（3）的所述表面；以及在所述第一金属层（3）的暴露的所述表面上形成导电层（6）。

Description

一种用于制造显示面板的方法、显示面板以及显示装置
相关申请的交叉引用
本申请要求于2016年03月22日递交的中国专利申请第201610165425.7号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。
技术领域
本发明涉及显示技术领域，特别地，涉及一种用于制造显示面板的方法、显示面板以及显示装置。
背景技术
TFT-LCD现有显示产品阵列设计中，尤其是嵌入式(full in Cell)触控产品，作为公共电极的诸如ITO的透明氧化物层经常需要与源极/漏极(S/D)电极层相连接以传递信号。在分时驱动时，该公共电极在显示阶段传递公共电压信号(Vcom)并在触控阶段传递触控信号。然而，低温多晶硅(LTPS)工艺中S/D材料所采用的导电材料与公共电极层之间的接触电阻过大，从而劣化显示面板的显示和触控性能。
发明内容
本发明的实施例提供了一种用于制造显示面板方法，能够有效解决导电布线之间由于界面氧化物的存在所导致的接触电阻增高的问题。
本发明的一个方面提供了一种用于制造显示面板的方法，包括：
在基板上形成第一金属层；
在所述第一金属层上形成第二金属层；
氧化所述第二金属层的一部分以形成延伸到所述第一金属层的表面的氧化物；
去除所述氧化物以暴露所述第一金属层的所述表面；以及
在所述第一金属层的暴露的所述表面上形成导电层。
进一步地，所述第二金属层具有500到1000埃的厚度。
进一步地，还包括构图所述第一金属层以形成源极/漏极电极层，以及所述导电层在显示阶段作为公共电极且在触控阶段作为触控电极。
进一步地，在所述氧化之前，在所述第二金属层上形成隔离层并构图所述隔离层以形成暴露所述第二金属的所述部分的开口。
进一步地，所述氧化包括在形成所述开口之后的所述第二金属层的氧暴露。
进一步地，所述氧暴露包括下列中的至少一种：
在工序间转移所述基板的步骤；
构图所述隔离层之后的退火步骤；以及
在形成所述导电层之前的所述隔离层的灰化步骤。
进一步地，去除所述氧化物包括去除位于所述开口的底部处的所述氧化物以暴露所述第一金属层的顶表面。
进一步地，使用所述隔离层作为保护层，通过湿法蚀刻来去除所述氧化物。
进一步地，所述导电层形成在所述隔离层的顶表面上、所述开口的所述侧壁上和所述第一金属层的暴露的所述顶表面上。
进一步地，所述第一金属层包括Ti/Al/Ti叠层或Mo/Al/Mo叠层，所述第二金属层包括Al或Ag，以及所述导电层包括透明导电层。
进一步地，所述第一金属层包括Ti/Al/Ti叠层以及所述第二金属层包括Al，其中所述第一金属层和所述第二金属层通过依次连续沉积Ti、Al、Ti、Al层而形成。
进一步地，所述透明导电层包括ITO。
进一步地，所述隔离层包括树脂。
进一步地，通过稀硫酸溶液去除所述氧化物。
本发明的另一方面提供了一种显示面板，包括：
在基板上形成的第一金属层；
在所述第一金属层上形成的第二金属层，其中所述第二金属层具有暴露所述第一金属层的顶表面的开口；以及
位于所述开口中且在所述第一金属层的所述顶表面上的导电层。
进一步地，所述第二金属层具有500到1000埃的厚度。
进一步地，所述第一金属层包括源极/漏极电极层，以及所述导电层在显示阶段作为公共电极且在触控阶段作为触控电极。
进一步地，还包括在所述第二金属层上的隔离层，其中所述隔离层具有另一开口，所述另一开口与所述第二金属层的所述开口对准。
进一步地，所述导电层位于所述隔离层的顶表面上、所述隔离层的所述另一开口和所述第二金属层的所述开口的侧壁上以及所述第一金属层的暴露的所述顶表面上。
进一步地，所述第一金属层包括Ti/Al/Ti叠层或Mo/Al/Mo叠层，所述第二金属层包括Al或Ag，以及所述导电层包括透明导电层。
进一步地，所述第一金属层包括Ti/Al/Ti叠层以及所述第二金属层包括Al。
进一步地，所述透明导电层包括ITO。
进一步地，所述隔离层包括树脂。
本发明的又一方面提供一种显示装置，其包括上述的显示面板。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：
图1示出了一种嵌入式显示面板的结构图；以及
图2示出了根据本发明的实施例的显示面板的制造方法。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将接合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
当介绍本发明的元素及其实施例时，用语“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素。用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素。出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及发明。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。
图1示出了一种嵌入式显示面板的结构图，在其中公共电极层通过形成在隔离材料中的过孔与S/D电极层电连接。该公共电极层可以包括任何的透明导电材料，优选地包括ITO。S/D电极层包括任何导电金属，优选地包括Ti/Al/Ti叠层或Mo/Al/Mo叠层。发明人经测试发现该公共电极层与S/D电极层之间存在接触电阻，该接触电阻可能使S/D电极层不能够作为触控金属线所连接的透明导电层的发送电极使用，因此对显示面板具有潜在的不利影响。为此，发明人进行大量研究，研究表明发该接触电阻与S/D电极层与公共电极层之间存在的氧化物有关，并且进一步发现该氧化物是由形成S/D电极层之后的后续处理导致的，并且难以去除。例如，在使用Ti/Al/Ti金属叠层制造S/D电极层时，位于最上层的Ti金属在等离子体环境或高温切换到低温等的氧暴露情况下具有氧化风险，形成氧化钛。该氧化钛附着在Ti/Al/Ti叠层的表面且是非水溶性的，只有通过热浓硫酸才能够去除，而该处理会严重损坏周边结构，甚至使得整个产品报废。
针对上述问题，本发明的实施例提供了一种用于制造显示面板的方法，包括：在基板上形成第一金属层；在第一金属层上形成第二金属层；氧化 第二金属层的一部分以形成延伸到第一金属层的表面的氧化物；去除该氧化物以暴露第一金属层的表面；以及在第一金属层的暴露的表面上形成导电层。通过该方法，采用第一金属作为用于潜在氧化的牺牲层材料，能够有效防止在第一金属层的表面上形成氧化物，进而减少第一金属层与随后形成的导电层之间的接触电阻。根据本发明的实施例，上述氧化可包括形成第二金属层之后的任何氧暴露过程。可以理解，本发明对于作为牺牲层的第二金属层的材料没有任何限制，包括任何金属或合金，只要第二金属层的氧化物能够容易地被去除并该去除不会对显示面板的性能造成不良影响，或仅具有较小的影响。
下面将参考附图描述本发明的显示面板制造方法的一个实施例。
图2示出了根据本发明的实施例的一种显示面板的制造方法。在该方法中，第一金属层作为显示面板的源极/漏极电极层，并且导电层为形成在源极/漏极电极层上的诸如ITO的透明导电层。根据本发明的实施例，优选地，在分时驱动显示面板时，该透明导电在显示阶段作为公共电极以提供公共电压(Vcom)，并且在触控阶段作为触控电极。
如图2所示，在步骤S1期间，在包括形成源极/漏极电极层之前的前工序层2的基板1上形成源极/漏极电极层3，该源极/漏极电极层3包括Ti/Al/Ti叠层或Mo/Al/Mo叠层，优选为Ti/Al/Ti叠层。基本1为可以任何透明基板，包括但不限于，玻璃、PMMA、PET和PC。可以采用本领域公知的膜形成工艺来形成源极/漏极电极层，包括但不限于，蒸发和溅射。在图2中，源极/漏极电极层3被示出采用Ti/Al/Ti叠层，其中层3a为Ti层且层3b为Al层。相应地，在采用Mo/Al/Mo叠层的情况下，层3a为Mo层。
此外，在步骤S1期间，进一步在源极/漏极电极层3上形成牺牲性保护金属层作为第二金属层4，该第二金属层4可以为Al或Ag。在采用Ti/Al/Ti叠层作为源极/漏极电极层的情况下，优选采用Al作为第二金属层4。根据本发明的实施例，源极/漏极电极层3和第二金属层4可以通过不同的膜形成步骤形成，或者在同一膜形成步骤中连续形成。优选地，可同 时构图第一和第二金属层的组合以形成源极/漏极电极层。优选地，根据本发明的实施例，在采用Ti/Al/Ti叠层作为源极/漏极电极层3并采用Al作为第二金属层4的情况下，可以通过依次连续Ti、Al、Ti和Al层以同步形成源极/漏极电极层3和第二金属4。此外，本发明对第二金属层4的厚度没有特别的限制，只要第二金属层能够保护下伏金属层不被氧化。优选地，第二金属层具有500到1000埃的厚度。
接下来，在步骤S2期间，通过本领域公知的工艺在第二金属层4上形成隔离层5，隔离层5包括任何的绝缘材料，优选为树脂。之后，通过曝光和显影对隔离层进行构图，以形成暴露第二金属层4的一部分的开口。根据本发明的实施例，在第二金属层4的一部分被暴露之后，该部分由于会暴露到含有氧的环境(即，氧暴露)而被氧化。也就是，根据本发明的方案，不需要特意地将第二金属层4的暴露部分氧化，该氧化过程例如可以在LTPS工艺中自发完成。根据本发明的实施例，氧暴露包括但不限于下列中的至少一种：在工序间转移基板的步骤、构图隔离层之后进行的用于固化隔离层的退火步骤以及在形成导电层之前的对隔离层进行的灰化步骤。其中该灰化步骤能够粗糙化隔离层的表面，以增加将形成的导电层的粘附强度，防止剥脱。经过氧化，第二金属层4的整个暴露部分被转化为氧化物，在第二金属层为Al情况下，该氧化物为Al2O3。
注意，虽然图2并未示出，但本领域的技术人员可以理解，在形成隔离层5之前，可以通过本领域的公知的构图工艺对源极/漏极电极层3和第二金属4进行构图以获得希望的电极形状，例如首先形成掩模，之后采用诸如干法或湿法蚀刻的蚀刻工艺去除源极/漏极电极层3和第二金属4的需要去除的部分。
接下来，在步骤S3期间，去除位于开口底部的第二金属层4的氧化物以暴露第二金属4侧壁和源极/漏极层3的顶表面。根据本发明的实施例，优选地，使用隔离层5作为保护层，通过湿法蚀刻来去除氧化物。优选地，在蚀刻之前，对隔离层5进行退火处理以固化或坚膜隔离层，以更好地耐受蚀刻剂的腐蚀。根据本发明的实施例，可以采用用于ITO的蚀刻剂，优 选采用稀硫酸溶剂作为湿法蚀刻的蚀刻剂。特别地，在第二金属层4为Al时，使用稀硫酸溶液去除Al2O3是优选的。
接下来，在步骤S4期间，在隔离层5的顶表面上以及开口的侧壁和底表面上形成导电层6。根据本发明的实施例，导电层6可通过诸如磁控溅射的溅射方法形成。由此，导电层6与源极/漏极电极层3之间形成良好的电接触，从而改善显示面板的性能。
总之，本发明的显示面板制造方法能够有效消除金属布线之间的界面氧化物，减小接触电阻。
本发明的还提供了一种显示面板，包括：在基板1上形成的第一金属层3；在第一金属层3上形成的第二金属层4，其中第二金属层具有暴露第一金属层的顶表面的开口；以及位于该开口中且在第一金属层3的顶表面上的导电层6。
根据本发明的实施例，该第二金属层4优选具有500到1000埃的厚度。
根据本发明的实施例，该第一金属层3包括源极/漏极电极层，以及导电层6在显示阶段作为公共电极且在触控阶段作为触控电极。
根据本发明的实施例，该显示面板还包括在第二金属层4上的隔离层5，其中，隔离层优选包括树脂材料。进一步地，该隔离层5具有另一开口，该另一开口与第二金属层4的开口对准。导电层6位于隔离层5的顶表面上、隔离层5的另一开口和第二金属层4的开口的侧壁上以及第一金属层3的暴露的顶表面上。
根据本发明的实施例，第一金属层3包括Ti/Al/Ti叠层或Mo/Al/Mo叠层，第二金属4层包括Al或Ag，以及导电层6包括透明导电层，例如，ITO。优选地，第一金属层3包括Ti/Al/Ti叠层且第二金属4层包括Al。
相应地，本发明的实施例还提供一种显示装置，其包括上述的显示面板。该显示装置包括但不限于：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
已经描述了某特定实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本发明的范围。事实上，本文所描述的新颖实施例可以以各种 其它形式来实施；此外，可在不脱离本发明的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本发明范围和精神内的此类形式或者修改。

Claims (24)

  1. 一种用于制造显示面板的方法，包括：
    在基板上形成第一金属层；
    在所述第一金属层上形成第二金属层；
    氧化所述第二金属层的一部分以形成延伸到所述第一金属层的表面的氧化物；
    去除所述氧化物以暴露所述第一金属层的所述表面；以及
    在所述第一金属层的暴露的所述表面上形成导电层。
  2. 根据权利要求1所述的方法，其中，所述第二金属层具有500到1000埃的厚度。
  3. 根据权利要求1所述的方法，其中，还包括构图所述第一金属层以形成源极/漏极电极层，以及所述导电层在显示阶段作为公共电极且在触控阶段作为触控电极。
  4. 根据权利要求3所述的方法，其中，在所述氧化之前，在所述第二金属层上形成隔离层并构图所述隔离层以形成暴露所述第二金属的所述部分的开口。
  5. 根据权利要求4所述的方法，其中，所述氧化包括在形成所述开口之后的所述第二金属层的氧暴露。
  6. 根据权利要求5所述的方法，其中，所述氧暴露包括下列中的至少一种：
    在工序间转移所述基板的步骤；
    构图所述隔离层之后的退火步骤；以及
    在形成所述导电层之前的所述隔离层的灰化步骤。
  7. 根据权利要求4所述的方法，其中，去除所述氧化物包括去除位于所述开口的底部处的所述氧化物以暴露所述第一金属层的顶表面。
  8. 根据权利要求7所述的方法，其中，使用所述隔离层作为保护层，通过湿法蚀刻来去除所述氧化物。
  9. 根据权利要求7所述的方法，其中，所述导电层被形成在所述隔离 层的顶表面上、所述开口的所述侧壁上和所述第一金属层的暴露的所述顶表面上。
  10. 根据权利要求1或9所述的方法，其中，所述第一金属层包括Ti/Al/Ti叠层或Mo/Al/Mo叠层，所述第二金属层包括Al或Ag，以及所述导电层包括透明导电层。
  11. 根据权利要求10所述的方法，其中，所述第一金属层包括Ti/Al/Ti叠层以及所述第二金属层包括Al，其中所述第一金属层和所述第二金属层通过依次连续沉积Ti、Al、Ti、Al层而形成。
  12. 根据权利要求10所述的方法，其中，所述透明导电层包括ITO。
  13. 根据权利要求4所述的方法，其中，所述隔离层包括树脂。
  14. 根据权利要求1或11所述的方法，其中，通过稀硫酸溶液去除所述氧化物。
  15. 一种显示面板，包括：
    在基板上形成的第一金属层；
    在所述第一金属层上形成的第二金属层，其中所述第二金属层具有暴露所述第一金属层的顶表面的开口；以及
    位于所述开口中且在所述第一金属层的所述顶表面上的导电层。
  16. 根据权利要求15所述的显示面板，其中，所述第二金属层具有500到1000埃的厚度。
  17. 根据权利要求15所述的显示面板，其中，所述第一金属层包括源极/漏极电极层，以及所述导电层在显示阶段作为公共电极且在触控阶段作为触控电极。
  18. 根据权利要求15所述的显示面板，其中，还包括在所述第二金属层上的隔离层，其中所述隔离层具有另一开口，所述另一开口与所述第二金属层的所述开口对准。
  19. 根据权利要求18所述的显示面板，其中，所述导电层位于所述隔离层的顶表面上、所述隔离层的所述另一开口和所述第二金属层的所述开口的侧壁上以及所述第一金属层的暴露的所述顶表面上。
  20. 根据权利要求15或18所述的显示面板，其中，所述第一金属层包括Ti/Al/Ti叠层或Mo/Al/Mo叠层，所述第二金属层包括Al或Ag，以及所述导电层包括透明导电层。
  21. 根据权利要求20所述的显示面板，其中，所述第一金属层包括Ti/Al/Ti叠层以及所述第二金属层包括Al。
  22. 根据权利要求21所述的显示面板，其中，所述透明导电层包括ITO。
  23. 根据权利要求18所述的显示面板，其中，所述隔离层包括树脂。
  24. 一种显示装置，其中，包括权利要求15-23中任一项所述的显示面板。
PCT/CN2016/081519 2016-03-22 2016-05-10 一种用于制造显示面板的方法、显示面板以及显示装置 Ceased WO2017161647A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/526,048 US10290659B2 (en) 2016-03-22 2016-05-10 Methods for manufacturing display panels having reduced contact resistance, display panels and display devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610165425.7A CN105789219B (zh) 2016-03-22 2016-03-22 一种用于制造显示面板的方法、显示面板以及显示装置
CN201610165425.7 2016-03-22

Publications (1)

Publication Number Publication Date
WO2017161647A1 true WO2017161647A1 (zh) 2017-09-28

Family

ID=56390598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/081519 Ceased WO2017161647A1 (zh) 2016-03-22 2016-05-10 一种用于制造显示面板的方法、显示面板以及显示装置

Country Status (3)

Country Link
US (1) US10290659B2 (zh)
CN (1) CN105789219B (zh)
WO (1) WO2017161647A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106200077A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种触控面板及其制作方法
CN106155420A (zh) 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种触控面板及其制作方法
CN107482020A (zh) * 2017-08-21 2017-12-15 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN112558800B (zh) * 2019-09-25 2024-01-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN111613634B (zh) * 2020-05-26 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板
CN115000081B (zh) * 2022-04-07 2025-11-21 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板
CN117677892A (zh) * 2022-05-11 2024-03-08 京东方科技集团股份有限公司 显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109796A1 (en) * 2001-02-09 2002-08-15 Prime View International Co., Ltd., Metal contact structure and method for thin film transistor array in liquid crystal display
US20100176394A1 (en) * 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Thin film transistor and flat panel display device having the same
CN102881653A (zh) * 2012-09-28 2013-01-16 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
CN103578984A (zh) * 2012-07-26 2014-02-12 瀚宇彩晶股份有限公司 半导体元件及其制造方法
CN103811417A (zh) * 2012-11-08 2014-05-21 瀚宇彩晶股份有限公司 像素结构的制作方法
CN105161620A (zh) * 2015-07-10 2015-12-16 广州奥翼电子科技有限公司 一种有机半导体元件结构与其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289648A (ja) * 1985-06-17 1986-12-19 Matsushita Electronics Corp 半導体装置の製造方法
US6445004B1 (en) * 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
JP5370843B2 (ja) * 2009-09-30 2013-12-18 カシオ計算機株式会社 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器
JP5798626B2 (ja) 2011-08-03 2015-10-21 パナソニック株式会社 表示パネル装置及びその製造方法
CN103077943B (zh) 2012-10-26 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103064207A (zh) 2013-01-11 2013-04-24 信利半导体有限公司 一种导电引线及其制作方法
CN104716144B (zh) * 2015-03-06 2018-02-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104850268B (zh) * 2015-06-10 2018-02-06 京东方科技集团股份有限公司 一种触控显示面板、触控显示装置及制作方法
CN104992925B (zh) * 2015-07-13 2019-02-22 合肥鑫晟光电科技有限公司 导电过孔结构、阵列基板和显示装置的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109796A1 (en) * 2001-02-09 2002-08-15 Prime View International Co., Ltd., Metal contact structure and method for thin film transistor array in liquid crystal display
US20100176394A1 (en) * 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Thin film transistor and flat panel display device having the same
CN103578984A (zh) * 2012-07-26 2014-02-12 瀚宇彩晶股份有限公司 半导体元件及其制造方法
CN102881653A (zh) * 2012-09-28 2013-01-16 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
CN103811417A (zh) * 2012-11-08 2014-05-21 瀚宇彩晶股份有限公司 像素结构的制作方法
CN105161620A (zh) * 2015-07-10 2015-12-16 广州奥翼电子科技有限公司 一种有机半导体元件结构与其制作方法

Also Published As

Publication number Publication date
US20180166473A1 (en) 2018-06-14
CN105789219A (zh) 2016-07-20
CN105789219B (zh) 2018-07-27
US10290659B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
WO2017161647A1 (zh) 一种用于制造显示面板的方法、显示面板以及显示装置
CN104992925B (zh) 导电过孔结构、阵列基板和显示装置的制作方法
US9741751B2 (en) Array substrate fabricating method
WO2017185838A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
WO2018157814A1 (zh) 触控屏的制作方法、触控屏和显示装置
JP6129313B2 (ja) 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置
WO2016169355A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
CN110349978A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
WO2017193710A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN103578984B (zh) 半导体元件及其制造方法
WO2016192476A1 (zh) 一种阵列基板及其制备方法、显示装置
CN105529274B (zh) 薄膜晶体管的制作方法、阵列基板和显示装置
TWI546850B (zh) 顯示面板之製備方法
CN104392991A (zh) 一种阵列基板及其制备方法、显示装置
CN104576760A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108682692A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
CN108711548B (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
CN110647256A (zh) 一种In-cell触控面板的制造方法
CN106449519B (zh) 一种薄膜晶体管及制作方法、显示装置
CN107490911A (zh) 阵列基板及其制作方法和显示面板
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法
CN111383998B (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15526048

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16895000

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16895000

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 25.04.2019)

122 Ep: pct application non-entry in european phase

Ref document number: 16895000

Country of ref document: EP

Kind code of ref document: A1