CN107490911A - 阵列基板及其制作方法和显示面板 - Google Patents

阵列基板及其制作方法和显示面板 Download PDF

Info

Publication number
CN107490911A
CN107490911A CN201710697586.5A CN201710697586A CN107490911A CN 107490911 A CN107490911 A CN 107490911A CN 201710697586 A CN201710697586 A CN 201710697586A CN 107490911 A CN107490911 A CN 107490911A
Authority
CN
China
Prior art keywords
layer
articulamentum
electrode
photoresistance
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710697586.5A
Other languages
English (en)
Other versions
CN107490911B (zh
Inventor
孙明剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201710697586.5A priority Critical patent/CN107490911B/zh
Publication of CN107490911A publication Critical patent/CN107490911A/zh
Application granted granted Critical
Publication of CN107490911B publication Critical patent/CN107490911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板,包括依次层叠设置于基板上的漏极、第一绝缘层、平坦层、第一电极层、连接层、第二绝缘层和第二电极层，第二绝缘层上设有第二导通孔，连接层与漏极电性连接，第二电极层通过第二导通孔与连接层电性连接。本发明的阵列基板的第二电极层通过连接层与漏极信号导通，避免了阵列基板出现盲孔的问题。本发明还涉及一种阵列基板的制作方法及显示面板。

Description

阵列基板及其制作方法和显示面板
技术领域
本发明涉及液晶显示技术领域，特别涉及一种阵列基板及其制作方法和显示面板。
背景技术
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，LCD) 等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)，其中，液晶显示面板由彩膜基板、阵列基板、夹于彩膜基板与阵列基板之间的液晶组成。
图1是现有的阵列基板的结构示意图。如图1所示，阵列基板200 包括依次层叠设置于基板20上的栅极21、栅极绝缘层22、有源层23、源极24a、漏极24b、第一绝缘层25、平坦层26、公共电极27、第二绝缘层28和像素电极29。第一绝缘层25和平坦层26上设有露出漏极24b 的导通孔201，像素电极29通过导通孔201与漏极24b接触。
图2是制作阵列基板时的一个流程示意图。如图2所示，由于平坦层26的厚度较大，因此导通孔201比较深，在制作公共电极27的过程中，具有一定流动性的光阻20a会在导通孔201内堆积，导通孔201内的光阻20a厚度要大于其它区域光阻20a的厚度，其它区域经过曝光、显影后能够正常形成光阻图案，但导通孔201内无法通过曝光、显影完全去除堆积的光阻20a，而残留在导通孔201内的光阻20a会使得阵列基板200出现盲孔。为了解决此问题，现有的解决方法是通过加大平坦层26的导通孔201尺寸，保证曝光、显影时能够去除堆积的光阻20a，但是此种方法会减少单个像素显示区域的面积，进而降低开口率，带来穿透率损失，需要通过加亮背光增加功耗来弥补。
发明内容
本发明的目的在于，提供了一种阵列基板，显示面板的第二电极层通过连接层与漏极信号导通，避免了阵列基板出现盲孔的问题。
本发明解决其技术问题是采用以下的技术方案来实现的。
一种阵列基板,包括依次层叠设置于基板上的漏极、第一绝缘层、平坦层、第一电极层、连接层、第二绝缘层和第二电极层，第二绝缘层上设有第二导通孔，连接层与漏极电性连接，第二电极层通过第二导通孔与连接层电性连接。
在本发明的较佳实施例中，上述第一绝缘层和平坦层上设有第一导通孔，连接层通过第一导通孔与漏极电性连接。
在本发明的较佳实施例中，上述连接层包括第一部分和第二部分，该第一部分设置在第一导通孔内,并与漏极电性连接,第二部分设置于第一导通孔外,第二电极层通过第二导通孔与第二部分电性连接。
在本发明的较佳实施例中，上述第一电极层和连接层是导电材料通过一道光罩制程一次形成。
在本发明的较佳实施例中，上述第一电极层与连接层位于同一层。
本发明的另一目的在于，提供了一种阵列基板的制作方法，显示面板的第二电极层通过连接层与漏极信号导通，避免了阵列基板出现盲孔的问题。
一种阵列基板的制作方法，该制作方法的步骤包括：
提供基板，在基板上依次形成漏极、第一绝缘层、平坦层、第一电极层、连接层、第二绝缘层和第二电极层，其中，第二绝缘层上设有第二导通孔，连接层与漏极电性连接，第二电极层通过第二导通孔与连接层电性连接。
在本发明的较佳实施例中，上述第一绝缘层和平坦层上设有第一导通孔，在第一绝缘层上形成平坦层后的步骤包括：
在平坦层上设置透明导电材料层，之后在透明导电材料层上涂布光阻层，通过曝光、显影形成光阻层图案，之后以形成的光阻图案为遮罩对透明导电材料层进行蚀刻以形成第一电极层和连接层；去除光阻层的步骤包括首先利用剥离液去除光阻层，之后利用氧等离子体灰化法去除第一导通孔内的残留光阻。
在本发明的较佳实施例中，在平坦层上形成第一电极层和连接层后的步骤包括：
在第一电极层和连接层上设置绝缘材料层，之后在绝缘材料层上涂布光阻层，通过曝光、显影形成光阻层图案，之后以形成的光阻图案为遮罩对绝缘材料层进行蚀刻以形成第二绝缘层；去除光阻层的步骤包括首先利用剥离液去除光阻层，之后利用氧等离子体灰化法去除第一导通孔内的残留光阻。
在本发明的较佳实施例中，在第一电极层和连接层上形成第二绝缘层后的步骤包括：
在第二绝缘层上设置透明导电材料层，之后在透明导电材料层上涂布光阻层，通过曝光、显影形成光阻层图案，之后以形成的光阻图案为遮罩对透明导电材料层进行蚀刻以形成第二电极层；除光阻层的步骤包括首先利用剥离液去除光阻层，之后利用氧等离子体灰化法去除第一导通孔内的残留光阻。
本发明的目的在于，提供了一种显示面板，显示面板的第二电极层通过连接层与漏极信号导通，避免了阵列基板出现盲孔的问题。
一种显示面板，包括上述的阵列基板。
本发明的阵列基板包括依次层叠设置于基板上的漏极、第一绝缘层、平坦层、第一电极层、连接层、第二绝缘层和第二电极层，第二绝缘层上设有第二导通孔，连接层与漏极电性连接，第二电极层通过第二导通孔与连接层电性连接。因此，本发明的阵列基板的第二电极层通过连接层与漏极信号导通，避免了阵列基板出现盲孔的问题。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明。
附图说明
图1是现有的阵列基板的结构示意图。
图2是制作阵列基板时的一个流程示意图。
图3是本发明的阵列基板的部分剖视结构示意图。
图4a至图4k是本发明的阵列基板的制作方法的流程示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板和阵列基板的制作方法以及显示面板的具体实施方式、结构、特征及其功效，详细说明如下:
有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
图3是本发明的阵列基板的部分剖视结构示意图。如图3所示，在本实施例中，阵列基板100包括依次层叠设置于基板10上的栅极11、栅极绝缘层12、有源层13、源极14a、漏极14b、第一绝缘层15、平坦层16、第一电极层17a、连接层17b、第二绝缘层18和第二电极层19。
第一绝缘层15和平坦层16上设置有第一导通孔101，源极14a的一部分可从第一导通孔101中露出。
连接层17b包括第一部分171b和第二部分172b，连接层17b的第一部分171b设置于第一导通孔101中，第一部分171b通过第一导通孔 101与漏极14b电性连接；连接层17b的第二部分172b设置于第一导通孔101之外。在本实施例中，第一电极层17a与连接层17b彼此分隔位于同一层，即第一电极层17a没有与连接层17b电性连接。在本实施例中，第一电极层17a与连接层17b是导电材料通过一道光罩制程一次形成，但并不以此为限。
第二绝缘层18上设有第二导通孔102，连接层17b的第二部分172b 可部分从第二导通孔102中露出。在本实施例中，第二导通孔102位于第一导通孔101之外。
第二电极层19通过第二导通孔102与连接层17b的第二部分172b 电性连接，数据信号经过漏极14b之后通过连接层17b导入第二电极层 19。在本实施例中，第一电极层17a为公共电极，第二电极层19为像素电极。
具体地，基板10为透明的玻璃板。
栅极11、源极14a、漏极14b的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合，其中源极14a和漏极14b的材料优选为铜。
栅极绝缘层12为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
有源层13由铟镓锌氧化物(IGZO)或者其它半导体材料制成；第一电极层17a、连接层17b和第二电极层19均为氧化铟锡(ITO)。
图4a至图4k是本发明的阵列基板的制作方法的流程示意图。请参照图4a至图4k，本发明的阵列基板的制作方法的步骤包括：
步骤一，在基板10上，利用第一道光罩制程形成栅极11，然后在基板10上形成栅极绝缘层12并覆盖于栅极11上。
具体地，在透明基板10上，利用镀膜工序形成金属层，然后在金属层上涂布光阻层，并以第一道光罩图案对金属层上的光阻层进行曝光、显影，形成光阻层图案，然后以形成的光阻层图案为遮罩对金属层进行蚀刻以形成栅极11，之后利用剥离液去除涂布的光阻层。接着，再利用镀膜工序形成一栅极绝缘层12并覆盖于栅极11上，如图4a所示。
在本实施例中，栅极11的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu) 中的一种或多种的堆栈组合，其中源极14a和漏极14b的材料优选为铜；栅极绝缘层12为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
步骤二，利用第二道光罩制程在栅极绝缘层12上形成有源层13。
具体地，利用镀膜工序在栅极绝缘层12上形成一层半导体材料层，然后在半导体材料层上涂布光阻层，并以第二道光罩图案对半导体材料层上的光阻层进行曝光、显影，形成光阻层图案，然后以形成的光阻层图案为遮罩对半导体材料层进行蚀刻以形成图案化的有源层13，之后利用剥离液去除涂布的光阻层，如图4b所示。
在本实施例中，有源层13由铟镓锌氧化物(IGZO)或者其它半导体材料制成。
步骤三，利用第三道光罩制程在有源层13上形成源极14a和漏极 14b。
具体地，利用镀膜工序在有源层13上形成金属层，然后在金属层上涂布光阻层，并以第三道光罩图案对金属层上的光阻层进行曝光、显影，形成光阻层图案，然后以形成的光阻层图案为遮罩对金属层进行蚀刻以形成源极14a和漏极14b，之后利用剥离液去除涂布的光阻层，如图4c所示。
在本实施例中，源极14a和漏极14b彼此分隔位于同一层，并设置于栅极11和有源层13的上面，且与部分有源层13电性连接，以使部分的有源层13从源极14a与漏极14b之间露出。
步骤四，利用第四道光罩制程在源极14a和漏极14b上形成第一绝缘层15。
具体地，利用镀膜工序在源极14a和漏极14b上形成绝缘材料层，然后在绝缘材料层上涂布光阻层，并以第四道光罩图案对绝缘材料层上的光阻层进行曝光、显影，形成光阻层图案，然后以形成的光阻层图案为遮罩对绝缘材料层进行蚀刻以实现图案化的第一绝缘层15以及设置在第一绝缘层15上的第一开口，之后利用剥离液去除涂布的光阻层，如图4d所示。
步骤五，利用第五道光罩制程在第一绝缘层15上形成平坦层16。
具体地，先在第一绝缘层15上利用涂布工序形成正性光阻层，并以第五道光罩图案对正性光阻层进行曝光、显影，形成光阻层图案，以实现图案化的平坦层16以及与第一开口对应的第二开口，其中第一开口和第二开口组合形成第一导通孔101，如图4e所示。
步骤六，利用第六道光罩制程在平坦层16上形成第一电极层17a 和连接层17b。
具体地，利用镀膜工序在平坦层16上形成透明导电材料层，然后在透明导电材料层上涂布光阻层，并以第六道光罩图案对透明导电材料层上的光阻层进行曝光、显影，形成光阻层图案，然后以形成的光阻层图案为遮罩对透明导电材料层进行蚀刻以形成第一电极层17a和连接层 17b，接着利用剥离液去除涂布的光阻层，之后利用氧(O2)等离子体灰化法去除第一导通孔101内的残留光阻10a，如图4f和图4g所示。
在本实施例中，连接层17b包括第一部分171b和第二部分172b，连接层17b的第一部分171b设置于第一导通孔101中，第一部分171b 通过第一导通孔101与漏极14b电性连接；连接层17b的第二部分172b 设置于第一导通孔101之外。第一电极层17a与连接层17b彼此分隔位于同一层，即第一电极层17a没有与连接层17b电性连接。
步骤七，利用第七道光罩制程在第一电极层17a和连接层17b上形成第二绝缘层18。
具体地，利用镀膜工序在第一电极层17a和连接层17b上形成绝缘材料层，然后在绝缘材料层上涂布光阻层，并以第七道光罩图案对绝缘材料层上的光阻层进行曝光、显影，形成光阻层图案，然后以形成的光阻层图案为遮罩对绝缘材料层进行蚀刻以实现图案化的第二绝缘层18 以及设置在第二绝缘层18上的第二导通孔102，接着利用剥离液去除涂布的光阻层，之后利用氧(O2)等离子体灰化法去除第一导通孔101内的残留光阻10a，如图4h和图4i所示。
步骤八：利用第八道光罩制程在第二绝缘层18上形成第二电极层 19。
具体地，利用镀膜工序在第二绝缘层18上形成透明导电材料层，然后在透明导电材料层上涂布光阻层，并以第八道光罩图案对透明导电材料层上的光阻层进行曝光、显影，形成光阻层图案，然后以形成的光阻层图案为遮罩对透明导电材料层进行蚀刻以形成第二电极层19，接着利用剥离液去除涂布的光阻层，之后利用氧(O2)等离子体灰化法去除第一导通孔101内的残留光阻10a，如图4j和图4k所示。
值得一提的是，上述步骤四和步骤五可合并为一步，即在源极14a 和漏极14b上层叠形成绝缘材料层，然后利用一道光罩制程在绝缘材料层上形成平坦层16，再利用图案化的平坦层16作为光阻遮罩层对绝缘材料层进行蚀刻，形成第一绝缘层15，在平坦层16相应开口处形成贯通第一绝缘层15和平坦层16的第一导通孔101。
具体地，先在源极14a和漏极14b上利用镀膜工序形成绝缘材料层，接下来在绝缘材料层上利用涂布工序形成一层正性光阻层，并利用一道光罩图案对正性光阻层进行曝光显影以实现其图案化，然后以图案化的平坦层16为遮罩对绝缘材料层进行蚀刻，以形成第一绝缘层15以及贯通第一绝缘层15与平坦层16的第一导通孔101。
本发明的阵列基板100包括依次层叠设置于基板10上的有源层13、源极14a、漏极14b、第一绝缘层15、平坦层16、第一电极层17a、连接层17b、第二绝缘层18和第二电极层19，第二绝缘层18上设有第二导通孔102，连接层17b与漏极14b电性连接，第二电极层19通过第二导通孔102与连接层17b的第二部分172b电性连接。因此，本发明的阵列基板100的第二电极层19通过连接层17b与漏极14b信号导通，避免了阵列基板100出现盲孔的问题。而且，本发明的阵列基板100采用氧(O2)等离子体灰化法去除第一导通孔101内的残留光阻10a，无需增大第一导通孔101的尺寸即可去除残余光阻10a，不会降低开口率和穿透率的损失，降低了功耗。此外，本发明的阵列基板的制作方法采用现有技术，不会增加过多成本。
本发明还涉及一种显示面板，该显示面板包括上述的阵列基板 100，关于显示面板的其它结构可以参见现有技术，在此不再赘述。
以上结合附图详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (10)

1.一种阵列基板,其特征在于,包括依次层叠设置于基板(10)上的漏极(14b)、第一绝缘层(15)、平坦层(16)、第一电极层(17a)、连接层(17b)、第二绝缘层(18)和第二电极层(19)，该第二绝缘层(18)上设有第二导通孔(102)，该连接层(17b)与该漏极(14b)电性连接，该第二电极层(19)通过该第二导通孔(102)与该连接层(17b)电性连接。
2.如权利要求1所述的阵列基板,其特征在于,该第一绝缘层(15)和该平坦层(16)上设有第一导通孔(101)，该连接层(17b)通过该第一导通孔(101)与该漏极(14b)电性连接。
3.如权利要求2所述的阵列基板,其特征在于,该连接层(17b)包括第一部分(171b)和第二部分(172b)，该第一部分(171b)设置在该第一导通孔(101)内,并与该漏极(14b)电性连接,该第二部分(172b)设置于该第一导通孔(101)外,该第二电极层(19)通过该第二导通孔(102)与该第二部分(172b)电性连接。
4.如权利要求1所述的阵列基板,其特征在于,该第一电极层(17a)和该连接层(17b)是导电材料通过一道光罩制程一次形成。
5.如权利要求1所述的阵列基板,其特征在于,该第一电极层(17a)与该连接层(17b)位于同一层。
6.一种阵列基板的制作方法，其特征在于，该制作方法的步骤包括：
提供基板(10)，在该基板(10)上依次形成漏极(14b)、第一绝缘层(15)、平坦层(16)、第一电极层(17a)、连接层(17b)、第二绝缘层(18)和第二电极层(19)，其中，该第二绝缘层(18)上设有第二导通孔(102)，该连接层(17b)与该漏极(14b)电性连接，该第二电极层(19)通过该第二导通孔(102)与该连接层(17b)电性连接。
7.如权利要求6所述的阵列基板的制作方法，其特征在于，该第一绝缘层(15)和该平坦层(16)上设有第一导通孔(101)，在该第一绝缘层(15)上形成该平坦层(16)后的步骤包括：
在该平坦层(16)上设置透明导电材料层，之后在透明导电材料层上涂布光阻层，通过曝光、显影形成光阻层图案，之后以形成的光阻图案为遮罩对透明导电材料层进行蚀刻以形成该第一电极层(17a)和该连接层(17b)；去除光阻层的步骤包括首先利用剥离液去除光阻层，之后利用氧等离子体灰化法去除该第一导通孔(101)内的残留光阻(10a)。
8.如权利要求7所述的阵列基板的制作方法，其特征在于，在该平坦层(16)上形成该第一电极层(17a)和该连接层(17b)后的步骤包括：
在该第一电极层(17a)和该连接层(17b)上设置绝缘材料层，之后在绝缘材料层上涂布光阻层，通过曝光、显影形成光阻层图案，之后以形成的光阻图案为遮罩对绝缘材料层进行蚀刻以形成该第二绝缘层(18)；去除光阻层的步骤包括首先利用剥离液去除光阻层，之后利用氧等离子体灰化法去除该第一导通孔(101)内的残留光阻(10a)。
9.如权利要求7所述的阵列基板的制作方法，其特征在于，在该第一电极层(17a)和该连接层(17b)上形成该第二绝缘层(18)后的步骤包括：
在该第二绝缘层(18)上设置透明导电材料层，之后在透明导电材料层上涂布光阻层，通过曝光、显影形成光阻层图案，之后以形成的光阻图案为遮罩对透明导电材料层进行蚀刻以形成该第二电极层(19)；去除光阻层的步骤包括首先利用剥离液去除光阻层，之后利用氧等离子体灰化法去除该第一导通孔(101)内的残留光阻(10a)。
10.一种显示面板，其特征在于，包括权利要求1至5任意一项所述的阵列基板。
CN201710697586.5A 2017-08-15 2017-08-15 阵列基板及其制作方法和显示面板 Active CN107490911B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710697586.5A CN107490911B (zh) 2017-08-15 2017-08-15 阵列基板及其制作方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710697586.5A CN107490911B (zh) 2017-08-15 2017-08-15 阵列基板及其制作方法和显示面板

Publications (2)

Publication Number Publication Date
CN107490911A true CN107490911A (zh) 2017-12-19
CN107490911B CN107490911B (zh) 2021-07-13

Family

ID=60645278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710697586.5A Active CN107490911B (zh) 2017-08-15 2017-08-15 阵列基板及其制作方法和显示面板

Country Status (1)

Country Link
CN (1) CN107490911B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148481A (zh) * 2018-08-21 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050142860A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Method for fabricating metal wirings of semiconductor device
CN103226286A (zh) * 2013-04-24 2013-07-31 京东方科技集团股份有限公司 一种光屏障玻璃的制备方法
CN104617039A (zh) * 2015-01-27 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104950490A (zh) * 2015-07-07 2015-09-30 友达光电股份有限公司 一种薄膜晶体管液晶显示装置及其制造方法
CN105116655A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制造方法
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN106229294A (zh) * 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种tft基板的制作方法
CN106292035A (zh) * 2016-09-22 2017-01-04 京东方科技集团股份有限公司 压感显示面板及其制造方法、压感显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050142860A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Method for fabricating metal wirings of semiconductor device
CN103226286A (zh) * 2013-04-24 2013-07-31 京东方科技集团股份有限公司 一种光屏障玻璃的制备方法
CN104617039A (zh) * 2015-01-27 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104950490A (zh) * 2015-07-07 2015-09-30 友达光电股份有限公司 一种薄膜晶体管液晶显示装置及其制造方法
CN105116655A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制造方法
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN106229294A (zh) * 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种tft基板的制作方法
CN106292035A (zh) * 2016-09-22 2017-01-04 京东方科技集团股份有限公司 压感显示面板及其制造方法、压感显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148481A (zh) * 2018-08-21 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板及其制作方法
CN109148481B (zh) * 2018-08-21 2020-09-01 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板及其制作方法

Also Published As

Publication number Publication date
CN107490911B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN105895581B (zh) Tft基板的制作方法
CN100449388C (zh) 液晶显示器件及其制造方法
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
WO2016045241A1 (zh) 阵列基板及其制作方法、显示装置
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
CN104201152A (zh) 制作显示面板的方法
CN104793416B (zh) 一种阵列基板及其制作方法和显示面板
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN108649016A (zh) 阵列基板的制作方法
US10204928B2 (en) Display substrate, liquid crystal display panel and display apparatus having the same, and fabricating method thereof
CN106298646B (zh) Tft基板的制作方法
CN104238823A (zh) 一种触控显示面板及其制备方法、触控显示装置
CN109360828A (zh) 显示基板及其制造方法、显示装置
CN107132710A (zh) 一种阵列基板及其制备方法、显示面板
CN105655359A (zh) Tft基板的制作方法
CN103928475A (zh) Tft阵列基板、显示面板及其制作方法
CN109524419A (zh) Tft阵列基板的制作方法
WO2017198048A1 (en) Pixel unit, array substrate, and display device, and fabrication methods thereof
CN105679714A (zh) 阵列基板及其制作方法
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN101021658B (zh) 液晶显示面板的半导体结构及其制作方法
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
CN109616443A (zh) 阵列基板的制作方法及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Applicant after: Kunshan Longteng Au Optronics Co

Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Applicant before: Kunshan Longteng Optronics Co., Ltd.

GR01 Patent grant
GR01 Patent grant