CN109148481A - 一种柔性阵列基板及其制作方法 - Google Patents
一种柔性阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN109148481A CN109148481A CN201810951332.6A CN201810951332A CN109148481A CN 109148481 A CN109148481 A CN 109148481A CN 201810951332 A CN201810951332 A CN 201810951332A CN 109148481 A CN109148481 A CN 109148481A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- insulating layer
- array substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 125
- 239000012044 organic layer Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004080 punching Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供一种柔性阵列基板及其制作方法,该制作方法包括:在第二栅极、未被第二栅极覆盖的第一栅极绝缘层上形成有机层;对所述有机层进行图案化处理,以形成两个阻隔孔;在所述有机层上和所述阻隔孔内形成层间绝缘层,对所述层间绝缘层进行图案化处理,以形成两个过孔;在所述过孔内以及所述层间绝缘层上形成第一金属层,对所述第一金属层进行图案化处理,形成源极和漏极;在所述源极、所述漏极以及未被所述源极、所述漏极覆盖的层间绝缘层上形成平坦层。本发明的柔性阵列基板及其制作方法,能够防止平坦层发生脱落。
Description
【技术领域】
本发明涉及显示技术领域,特别是涉及一种柔性阵列基板及其制作方法。
【背景技术】
如图1所示,现有的柔性阵列基板包括柔性衬底11、缓冲层12、沟道13、第一栅极绝缘层14、第一栅极15、第二栅极绝缘层16、第二栅极17、层间绝缘层18、有机层19、第二金属层20以及平坦层21,在制程过程中需要对第二金属层20进行曝光、显影、蚀刻,以形成源极和漏极,但是由于在蚀刻过程中会对有机层19造成损伤,使得有机层19的表面特征发生异常,导致平坦层容易发生脱落。
因此,有必要提供一种柔性阵列基板及其制作方法,以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种柔性阵列基板及其制作方法,能够防止平坦层发生脱落。
为解决上述技术问题,本发明提供一种柔性阵列基板的制作方法,其包括:
制备柔性衬底;
在所述柔性衬底上制作沟道;
在所述沟道上制作第一栅极;
在所述第一栅极上制作第一栅极绝缘层;
在所述第一栅极绝缘层上制作第二栅极;
在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上形成有机层;
对所述有机层进行图案化处理,以形成两个阻隔孔;
在所述有机层上和所述阻隔孔内形成层间绝缘层,对所述层间绝缘层进行图案化处理,以形成两个过孔;
在所述过孔内以及所述层间绝缘层上形成第一金属层,对所述第一金属层进行图案化处理,形成源极和漏极;
在所述源极、所述漏极以及未被所述源极、所述漏极覆盖的层间绝缘层上形成平坦层。
在本发明的柔性阵列基板的制作方法中,所述在所述第一栅极绝缘层上制作第二栅极的步骤之后,以及在所述第二栅极、未被第二栅极覆盖的第一栅极绝缘层形成有机层的步骤之前,所述方法还包括:
在所述第一栅极绝缘层上形成缓冲孔,所述缓冲孔从所述第一栅极绝缘层延伸到所述柔性衬底的上表面。
在本发明的柔性阵列基板的制作方法中,所述在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上形成有机层的步骤包括:
在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上以及所述缓冲孔内形成有机层。
在本发明的柔性阵列基板的制作方法中,所述柔性阵列基板包括多条金属走线,所述缓冲孔在所述柔性衬底上的投影与所述沟道、所述第一栅极、所述第二栅极、所述源极、所述漏极以及所述金属走线在所述衬底基板上的投影的位置不重叠。
在本发明的柔性阵列基板的制作方法中,所述在所述第一栅极绝缘层上形成缓冲孔的步骤包括:
通过蚀刻工艺在所述第一栅极绝缘层上形成缓冲孔。
在本发明的柔性阵列基板的制作方法中,所述阻隔孔的位置与所述过孔的位置对应。
在本发明的柔性阵列基板的制作方法中,所述有机层的材料为光阻材料。
本发明还提供一种柔性阵列基板,其包括:
柔性衬底;
设置在所述柔性衬底上的沟道;
设置在所述沟道上的第一栅极;
设置在所述第一栅极上的第一栅极绝缘层;
设置在所述第一栅极绝缘层上的第二栅极;
设置在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上的有机层;所述有机层上设置有两个阻隔孔;
设置在所述有机层上以及所述阻隔孔内的层间绝缘层,所述层间绝缘层上设置有两个过孔;
设置在所述过孔内以及所述层间绝缘层上的第一金属层,所述第一金属层包括源极和漏极;
设置在所述源极、所述漏极以及未被所述源极、所述漏极覆盖的层间绝缘层上的平坦层。
在本发明的柔性阵列基板中,所述第一栅极绝缘层上设置有缓冲孔,所述缓冲孔从所述第一栅极绝缘层延伸到所述柔性衬底的上表面。
在本发明的柔性阵列基板中,所述有机层设置在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上以及所述缓冲孔内。
本发明的柔性阵列基板及其制作方法,通过在设置有阻隔孔的有机层上制作层间绝缘层,且层间绝缘层位于阻隔孔内,之后再在层间绝缘层上制作第一金属层,从而防止在对第一金属层进行蚀刻以形成源极和漏极过程中对有机层造成损伤,进而避免平坦层发生脱落。
【附图说明】
图1为现有柔性阵列基板的结构示意图;
图2为本发明柔性阵列基板的结构示意图;
图3为本发明柔性阵列基板的制作方法第七步的结构示意图;
图4为本发明柔性阵列基板的制作方法第八步的结构示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是以相同标号表示。
请参照图2,图2为本发明柔性阵列基板的结构示意图。
如图2所示,本发明的柔性阵列基板包括的制作方法包括:
S201、在所述柔性衬底上依次制作沟道、栅极绝缘层;
先在玻璃基板上制作柔性衬底11,如图2所示,之后在柔性衬底11上形成缓冲层12,在缓冲层12上形成有源层,并通过光罩制程对该有源层进行图案化处理形成沟道13。具体地,通过一掩膜板对该有源层进行曝光显影以形成沟道13。之后,在沟道上形成一栅极绝缘层14。
S202、在所述栅极绝缘层上制作第一栅极;
在栅极绝缘层14上先形成一金属层,再通过一掩膜板对该金属层进行图案化处理形成第一栅极15。
S203、在所述第一栅极上制作第一栅极绝缘层;
例如,在第一栅极15上制作第一栅极绝缘层16。
S204、在所述第一栅极绝缘层上制作第二栅极;
在第一栅绝缘层16上形成另一金属层,再通过一掩膜板对该金属层进行图案化处理,以使形成第二栅极17。其中,所述第二栅极17与所述第一栅极15的位置对应。所述第一栅极15和第二栅极17的材料都为Mo。
优选地,为了可以对阵列基板的显示区域进行弯折,所述方法还包括:在显示区域形成缓冲孔,具体如下:
S205、在所述第一栅极绝缘层上形成缓冲孔,所述缓冲孔从所述第一栅极绝缘层延伸到所述柔性衬底的上表面。
例如,在所述第一栅极绝缘层16上形成缓冲孔301,所述缓冲孔301从所述第一栅极绝缘层16延伸到所述柔性衬底11的上表面。所述缓冲孔301用于对阵列基板的显示区域进行弯折。
在一实施方式中,具体是通过蚀刻工艺在所述第一栅极绝缘层16上形成缓冲孔301。比如通过干刻工艺在所述第一栅极绝缘层16上形成缓冲孔301。
所述柔性阵列基板包括多条金属走线(图中未示出),比如为数据线、扫描线、公共电极线、电源线等。所述缓冲孔301在所述柔性衬底11上的投影与所述沟道13、所述第一栅极15、所述第二栅极17、所述源极331、所述漏极332以及所述金属走线在所述衬底基板上的投影的位置不重叠。也即在柔性阵列基板的非走线区域设置所述缓冲孔301。
S206、在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上形成有机层;
例如,在所述第二栅极17、未被所述第二栅极17覆盖的第一栅极绝缘层16上形成有机层31。其中所述有机层31的材料为光阻材料。
优选地,该步骤可以具体包括:
S2061、在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上以及所述缓冲孔内形成有机层。
例如,在所述第二栅极17、未被所述第二栅极17覆盖的第一栅极绝缘层16上以及所述缓冲孔301内形成有机层31。
S207、对所述有机层进行图案化处理,以形成两个阻隔孔。
例如,如图3所示,对所述有机层31进行图案化处理,以形成两个阻隔孔311、312。其中两个所述阻隔孔的位置分别与源极和漏极的位置对应。结合图4,换句话讲,所述阻隔孔311、312与图4中所述过孔302、303的位置对应。
S208、在所述有机层上和所述阻隔孔内形成层间绝缘层,对所述层间绝缘层进行图案化处理,以形成两个过孔;
如图4所示,例如,在所述有机层31上和两个阻隔孔311、312内形成层间绝缘层32,对所述层间绝缘层32进行图案化处理,以形成两个过孔302、303;
结合图2,具体对层间绝缘层32进行曝光、显影以及蚀刻形成两个过孔302、303,源极331通过其中一个过孔302与沟道13连接,漏极332通过另外一个过孔303与沟道13连接。
S209、在所述过孔内以及所述层间绝缘层上形成第一金属层,对所述第一金属层进行图案化处理,形成源极和漏极;
返回图2,在两个过孔302、303以及层间绝缘层32上形成第一金属层33,对所述第一金属层33进行图案化处理,形成源极331和漏极332。所述第一金属层33的截面结构为Ti/Al/Ti。
S210、在所述源极、所述漏极以及未被所述源极、所述漏极覆盖的层间绝缘层上形成平坦层。
例如,返回图2,在所述源极331、所述漏极332以及未被所述源极331、所述漏极332覆盖的层间绝缘层32上形成平坦层34。
由于本发明在有机层上形成阻隔孔,之后在有机层上和阻隔孔内形成层间绝缘层,再在层间绝缘层上形成源极和漏极对应的金属层,使得对该金属层进行蚀刻形成源极和漏极时避免损坏有机层,从而防止平坦层发生脱落。
本发明还提供一种柔性阵列基板,如图2所示,所述柔性阵列基板包括柔性衬底11、缓冲层12、沟道13、栅极绝缘层14、第一栅极15、第一栅极绝缘层16、第二栅极17、有机层31、层间绝缘层32、第一金属层33、平坦层34。
沟道13设置在缓冲层12上,第一栅极15设置在栅极绝缘层14上,第一栅极绝缘层16设置在所述第一栅极15上;第二栅极17设置在第一栅极绝缘层16上,有机层31设置在所述第二栅极17、未被所述第二栅极17覆盖的第一栅极绝缘层16上;结合图3和4,所述有机层31上设置有两个阻隔孔311、312;
层间绝缘层32设置在所述有机层31上以及所述阻隔孔311、312内,所述层间绝缘层32上设置有两个过孔302、303;源极331通过其中一个过孔302与沟道13连接,漏极332通过另外一个过孔303与沟道13连接。
第一金属层33设置在所述过孔302、303内以及所述层间绝缘层32上,所述第一金属层33包括源极331和漏极332;
平坦层34设置在所述源极331、所述漏极332以及未被所述源极331、所述漏极332覆盖的层间绝缘层32上。
所述第一栅极绝缘层16上设置有缓冲孔301,所述缓冲孔301从所述第一栅极绝缘层16延伸到所述柔性衬底11的上表面。所述缓冲孔301用于对阵列基板的显示区域进行弯折。
所述柔性阵列基板包括多条金属走线(图中未示出),所述缓冲孔301在所述柔性衬底11上的投影与所述沟道13、所述第一栅极15、所述第二栅极17、所述源极331、所述漏极332以及所述金属走线在所述衬底基板上的投影的位置不重叠。也即在柔性阵列基板的非走线区域设置所述缓冲孔301。
所述有机层31设置在所述第二栅极17、未被所述第二栅极17覆盖的第一栅极绝缘层16上以及所述缓冲孔301内。
本发明的柔性阵列基板及其制作方法,通过在设置有阻隔孔的有机层上制作层间绝缘层,且层间绝缘层位于阻隔孔内,之后再在层间绝缘层上制作第一金属层,从而防止在对第一金属层进行蚀刻形成源极和漏极过程中对有机层造成损伤,进而避免平坦层发生脱落。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种柔性阵列基板的制作方法,其包括:
制备柔性衬底;
在所述柔性衬底上制作沟道;
在所述沟道上制作第一栅极;
在所述第一栅极上制作第一栅极绝缘层;
在所述第一栅极绝缘层上制作第二栅极;
在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上形成有机层;
对所述有机层进行图案化处理,以形成两个阻隔孔;
在所述有机层上和所述阻隔孔内形成层间绝缘层,对所述层间绝缘层进行图案化处理,以形成两个过孔;
在所述过孔内以及所述层间绝缘层上形成第一金属层,对所述第一金属层进行图案化处理,形成源极和漏极;
在所述源极、所述漏极以及未被所述源极、所述漏极覆盖的层间绝缘层上形成平坦层。
2.根据权利要求1所述的柔性阵列基板的制作方法,其特征在于,所述在所述第一栅极绝缘层上制作第二栅极的步骤之后,以及在所述第二栅极、未被第二栅极覆盖的第一栅极绝缘层形成有机层的步骤之前,所述方法还包括:
在所述第一栅极绝缘层上形成缓冲孔,所述缓冲孔从所述第一栅极绝缘层延伸到所述柔性衬底的上表面。
3.根据权利要求2所述的柔性阵列基板的制作方法,其特征在于,所述在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上形成有机层的步骤包括:
在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上以及所述缓冲孔内形成有机层。
4.根据权利要求2所述的柔性阵列基板的制作方法,其特征在于,所述柔性阵列基板包括多条金属走线,所述缓冲孔在所述柔性衬底上的投影与所述沟道、所述第一栅极、所述第二栅极、所述源极、所述漏极以及所述金属走线在所述衬底基板上的投影的位置不重叠。
5.根据权利要求2所述的柔性阵列基板的制作方法,其特征在于,所述在所述第一栅极绝缘层上形成缓冲孔的步骤包括:
通过蚀刻工艺在所述第一栅极绝缘层上形成缓冲孔。
6.根据权利要求1所述的柔性阵列基板的制作方法,其特征在于,
所述阻隔孔的位置与所述过孔的位置对应。
7.根据权利要求1所述的柔性阵列基板的制作方法,其特征在于,所述有机层的材料为光阻材料。
8.一种柔性阵列基板,其特征在于,包括
柔性衬底;
设置在所述柔性衬底上的沟道;
设置在所述沟道上的第一栅极;
设置在所述第一栅极上的第一栅极绝缘层;
设置在所述第一栅极绝缘层上的第二栅极;
设置在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上的有机层;所述有机层上设置有两个阻隔孔;
设置在所述有机层上以及所述阻隔孔内的层间绝缘层,所述层间绝缘层上设置有两个过孔;
设置在所述过孔内以及所述层间绝缘层上的第一金属层,所述第一金属层包括源极和漏极;
设置在所述源极、所述漏极以及未被所述源极、所述漏极覆盖的层间绝缘层上的平坦层。
9.根据权利要求8所述的柔性阵列基板,其特征在于,所述第一栅极绝缘层上设置有缓冲孔,所述缓冲孔从所述第一栅极绝缘层延伸到所述柔性衬底的上表面。
10.根据权利要求9所述的柔性阵列基板,其特征在于,所述有机层设置在所述第二栅极、未被所述第二栅极覆盖的第一栅极绝缘层上以及所述缓冲孔内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810951332.6A CN109148481B (zh) | 2018-08-21 | 2018-08-21 | 一种柔性阵列基板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810951332.6A CN109148481B (zh) | 2018-08-21 | 2018-08-21 | 一种柔性阵列基板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109148481A true CN109148481A (zh) | 2019-01-04 |
CN109148481B CN109148481B (zh) | 2020-09-01 |
Family
ID=64790299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810951332.6A Active CN109148481B (zh) | 2018-08-21 | 2018-08-21 | 一种柔性阵列基板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109148481B (zh) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050158981A1 (en) * | 2004-01-19 | 2005-07-21 | Shih-Chang Chang | Method of fabricating display panel |
CN1708198A (zh) * | 2004-05-28 | 2005-12-14 | 三星Sdi株式会社 | 有机发光装置及其制造方法 |
CN1717132A (zh) * | 2004-06-30 | 2006-01-04 | 三星Sdi株式会社 | 具有改进的通孔的有机发光显示器 |
KR20060122223A (ko) * | 2005-05-26 | 2006-11-30 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 및 그 제조 방법 |
CN101354513A (zh) * | 2007-07-26 | 2009-01-28 | 爱普生映像元器件有限公司 | 液晶显示装置及其制造方法 |
CN101378071A (zh) * | 2007-08-29 | 2009-03-04 | 株式会社日立显示器 | 有机el显示装置 |
CN103151304A (zh) * | 2012-11-02 | 2013-06-12 | 友达光电股份有限公司 | 显示面板的阵列基板及其制作方法 |
JP2013131613A (ja) * | 2011-12-21 | 2013-07-04 | Toppan Printing Co Ltd | カラー固体撮像素子の製造方法 |
CN103489824A (zh) * | 2013-09-05 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法与显示装置 |
CN106960850A (zh) * | 2016-01-11 | 2017-07-18 | 三星显示有限公司 | 包括薄膜晶体管阵列面板的显示装置及其制造方法 |
CN107482020A (zh) * | 2017-08-21 | 2017-12-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
CN107490911A (zh) * | 2017-08-15 | 2017-12-19 | 昆山龙腾光电有限公司 | 阵列基板及其制作方法和显示面板 |
CN107564941A (zh) * | 2017-07-25 | 2018-01-09 | 武汉华星光电半导体显示技术有限公司 | 柔性oled阵列基板及其制作方法 |
-
2018
- 2018-08-21 CN CN201810951332.6A patent/CN109148481B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050158981A1 (en) * | 2004-01-19 | 2005-07-21 | Shih-Chang Chang | Method of fabricating display panel |
CN1708198A (zh) * | 2004-05-28 | 2005-12-14 | 三星Sdi株式会社 | 有机发光装置及其制造方法 |
CN1717132A (zh) * | 2004-06-30 | 2006-01-04 | 三星Sdi株式会社 | 具有改进的通孔的有机发光显示器 |
KR20060122223A (ko) * | 2005-05-26 | 2006-11-30 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 및 그 제조 방법 |
CN101354513A (zh) * | 2007-07-26 | 2009-01-28 | 爱普生映像元器件有限公司 | 液晶显示装置及其制造方法 |
CN101378071A (zh) * | 2007-08-29 | 2009-03-04 | 株式会社日立显示器 | 有机el显示装置 |
JP2013131613A (ja) * | 2011-12-21 | 2013-07-04 | Toppan Printing Co Ltd | カラー固体撮像素子の製造方法 |
CN103151304A (zh) * | 2012-11-02 | 2013-06-12 | 友达光电股份有限公司 | 显示面板的阵列基板及其制作方法 |
CN103489824A (zh) * | 2013-09-05 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法与显示装置 |
CN106960850A (zh) * | 2016-01-11 | 2017-07-18 | 三星显示有限公司 | 包括薄膜晶体管阵列面板的显示装置及其制造方法 |
CN107564941A (zh) * | 2017-07-25 | 2018-01-09 | 武汉华星光电半导体显示技术有限公司 | 柔性oled阵列基板及其制作方法 |
CN107490911A (zh) * | 2017-08-15 | 2017-12-19 | 昆山龙腾光电有限公司 | 阵列基板及其制作方法和显示面板 |
CN107482020A (zh) * | 2017-08-21 | 2017-12-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109148481B (zh) | 2020-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
CN109065583A (zh) | 柔性显示面板的制造方法及柔性显示面板 | |
JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
US11139316B2 (en) | LTPS array substrate and method for manufacturing same | |
WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
CN105158955B (zh) | 一种显示面板及其制作方法 | |
WO2017202115A1 (zh) | 薄膜晶体管及其制作方法、衬底基板及显示装置 | |
CN106935546B (zh) | 阵列基板的制备方法、阵列基板、显示面板和显示装置 | |
CN109065551A (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
CN109712993A (zh) | 阵列基板及制造方法及显示装置 | |
CN108649036A (zh) | 一种阵列基板及其制作方法 | |
CN103915450B (zh) | 一种阵列基板、制作方法及显示装置 | |
CN105047611A (zh) | 阵列基板及其制作方法、显示装置 | |
CN107910351A (zh) | Tft基板的制作方法 | |
WO2014005348A1 (zh) | 一种阵列基板的制作方法、阵列基板和液晶显示装置 | |
CN108364960A (zh) | 一种阵列基板、显示面板、显示装置及制备方法 | |
CN109148481A (zh) | 一种柔性阵列基板及其制作方法 | |
CN103472640A (zh) | 液晶显示面板及其制造方法 | |
WO2016070820A1 (zh) | 阵列基板、显示装置及阵列基板的制作方法 | |
CN109817577A (zh) | 一种阵列基板以及一种有机发光显示装置的制备方法 | |
CN104576401B (zh) | 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板 | |
CN106887468B (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
CN109103140B (zh) | 一种阵列基板的制作方法 | |
CN109659323A (zh) | 一种显示面板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |