CN106960850A - 包括薄膜晶体管阵列面板的显示装置及其制造方法 - Google Patents

包括薄膜晶体管阵列面板的显示装置及其制造方法 Download PDF

Info

Publication number
CN106960850A
CN106960850A CN201710019900.4A CN201710019900A CN106960850A CN 106960850 A CN106960850 A CN 106960850A CN 201710019900 A CN201710019900 A CN 201710019900A CN 106960850 A CN106960850 A CN 106960850A
Authority
CN
China
Prior art keywords
insulating barrier
hole
cap rock
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710019900.4A
Other languages
English (en)
Other versions
CN106960850B (zh
Inventor
徐泰安
裴水斌
丁有光
赵炫珉
崔新逸
崔溱桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106960850A publication Critical patent/CN106960850A/zh
Application granted granted Critical
Publication of CN106960850B publication Critical patent/CN106960850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B1/00—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means
    • B05B1/14—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means with multiple outlet openings; with strainers in or outside the outlet opening
    • B05B1/18—Roses; Shower heads
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H23/00—Percussion or vibration massage, e.g. using supersonic vibration; Suction-vibration massage; Massage with moving diaphragms
    • A61H23/04—Percussion or vibration massage, e.g. using supersonic vibration; Suction-vibration massage; Massage with moving diaphragms with hydraulic or pneumatic drive
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H39/00—Devices for locating or stimulating specific reflex points of the body for physical therapy, e.g. acupuncture
    • A61H39/04—Devices for pressing such points, e.g. Shiatsu or Acupressure
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H9/00—Pneumatic or hydraulic massage
    • A61H9/0021—Hydraulic massage
    • A61H9/0028—Hand-held devices for spraying and removing liquid while moved on the skin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B3/00—Spraying or sprinkling apparatus with moving outlet elements or moving deflecting elements
    • B05B3/14—Spraying or sprinkling apparatus with moving outlet elements or moving deflecting elements with oscillating elements; with intermittent operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • A—HUMAN NECESSITIES
    • A46—BRUSHWARE
    • A46B—BRUSHES
    • A46B2200/00—Brushes characterized by their functions, uses or applications
    • A46B2200/10—For human or animal care
    • A46B2200/1006—Brushes for cleaning the hand or the human body
    • A—HUMAN NECESSITIES
    • A46—BRUSHWARE
    • A46B—BRUSHES
    • A46B2200/00—Brushes characterized by their functions, uses or applications
    • A46B2200/10—For human or animal care
    • A46B2200/102—Brush specifically designed for massaging the skin or scalp
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H2201/00—Characteristics of apparatus not provided for in the preceding codes
    • A61H2201/12—Driving means
    • A61H2201/1253—Driving means driven by a human being, e.g. hand driven

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Rehabilitation Therapy (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Epidemiology (AREA)
  • Animal Behavior & Ethology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Pain & Pain Management (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)

Abstract

公开了一种包括TFT阵列面板的显示装置及其制造方法。所述显示装置的TFT阵列面板包括：第一基底；第一电极，设置在第一基底上；第一绝缘层，包括第一孔，第一绝缘层设置在第一电极上；第二绝缘层，设置在第一绝缘层上并且包括与第一孔对应的第二孔；以及盖层，包括第一内部部分，盖层设置在形成第二孔的内侧表面上，其中，第一内部部分的设置在第二孔中的端部与第一电极分开。

Description

包括薄膜晶体管阵列面板的显示装置及其制造方法
本申请要求于2016年1月11日在韩国知识产权局提交的第10-2016-0003082号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种包括薄膜晶体管阵列面板的显示装置及其制造方法。
背景技术
包括在诸如显示装置的各种电子装置中的晶体管包括被提供栅极信号的栅电极、被提供电压的源电极、面对源电极的漏电极以及电连接到源电极和漏电极的半导体。
当晶体管是包括设置在基底上的多个薄膜的薄膜晶体管(TFT)时，绝缘层设置在TFT的电极层之间和TFT上。这样的绝缘层可以包括无机绝缘材料和有机绝缘材料中的至少一种。设置在TFT的电极层之间的绝缘层通常包括无机绝缘材料。
对于将要从信号线或诸如另一TFT的电子元件提供电压或者将电压传输到信号线或诸如另一TFT的电子元件的TFT的每个电极，设置在TFT的电极层之间或TFT上的绝缘层包括用于连接设置在彼此不同的层处的电极的接触孔。
在该背景技术部分中公开的以上信息仅用于增强对发明的背景的理解，因此，它可能包含不构成在本国已被本领域普通技术人员所知晓的现有技术的信息。
发明内容
在设置在TFT的电极之间的绝缘层中形成接触孔的制造工艺中，如果相对于基底设置在TFT上以覆盖TFT的绝缘层的材料的至少一部分与设置在TFT的电极之间的绝缘层的材料不同，那么覆盖TFT的绝缘层的一部分也被去除以暴露TFT的电极。因此，在TFT的暴露的电极上会剩余一层。这样的剩余层增大了接触孔处的接触电阻，导致TFT的特性的劣化。另外，如果覆盖TFT的绝缘层的一部分变薄，那么会暴露TFT的电极并且会发生短路。
具体地，在覆盖TFF的绝缘层包括有机绝缘材料的情况下，由有机材料的剩余层产生的影响会更加严重。
因此，本公开的实施例旨在防止在TFT阵列面板的制造工艺期间设置在TFT上的绝缘层的损失，特别是包括有机绝缘材料的绝缘层的损失，因此，以防止在绝缘层的接触孔处的接触电阻的增大和TFT的特性的劣化。
本公开的实施例还旨在防止在相对于TFT上的绝缘层的上方和下方设置的电极之间的短路。
实施例提供了一种包括TFT阵列面板的显示装置，TFT阵列面板包括：第一基底；第一电极，设置在第一基底上；第一绝缘层，包括第一孔，第一绝缘层设置在第一电极上；第二绝缘层，设置在第一绝缘层上并且包括与第一孔对应的第二孔；以及盖层，包括第一内部部分，盖层设置在形成第二孔的内侧表面上，其中，第一内部部分的设置在第二孔中的端部与第一电极分开。
第二孔的平面尺寸可以大于第一孔的平面尺寸。
盖层可以包括设置在第二绝缘层的上表面上并且与第一内部部分连接的上部部分。
TFT阵列面板还可以包括设置在盖层上并且通过第一孔和第二孔与第一电极连接的导体。
上部部分包括与导体叠置的至少一部分以及不与导体叠置的部分。
TFT阵列面板还可以包括设置在第一绝缘层与第二绝缘层之间并且包括与第一孔和第二孔对应的第三孔的第三绝缘层以及设置在第一绝缘层和第三绝缘层之间的第二电极，其中，第三绝缘层还包括设置在第二电极上的第四孔，其中，第二绝缘层还包括与第四孔对应的第五孔，其中，盖层还包括位于形成第五孔的内侧表面上的第二内部部分。
盖层可以包括设置在第二绝缘层的上表面上的切口。
第一内部部分的设置在第二孔中的厚度可以不均匀。
第二绝缘层的形成第二孔的内侧表面可以包括其上设置有第一内部部分的第一表面和面对第一表面的第二表面，其中，盖层可以不设置在第二表面上。
第一内部部分的厚度可以在更接近于第一基底处更薄。
盖层还可以包括设置在第二绝缘层的上表面上并且与第一内部部分连接的上部部分。
TFT阵列面板还可以包括设置在盖层上并且通过第一孔与第一电极连接的导体，其中，导体覆盖上部部分的上表面。
盖层可以不设置在第一绝缘层的形成第一孔的内侧表面上。
实施例提供了一种用于制造包括TFT阵列面板的显示装置的方法，所述方法包括：在第一基底上形成第一电极；在第一电极上形成第一绝缘层；在第一绝缘层上形成第二绝缘层；在第二绝缘层中形成第一孔；在第二绝缘层上形成盖层；去除盖层的设置在第一孔中的一部分；以及通过去除与盖层的在第一孔中的去除部分对应的第一绝缘层，形成与第一孔对应的第二孔。
用于形成第一孔的光掩模和用于去除盖层的设置在第一孔中的部分的光掩模可以相同。
在去除盖层的设置在第一孔中的部分时使用的光掩模可以包括具有彼此不同的透射率的三个区域。
在去除盖层的设置在第一孔中的部分时，可以形成使第二绝缘层的上表面暴露的切口。
在第二绝缘层的形成第一孔的内侧表面上形成的盖层的厚度可以不均匀。
第二绝缘层的形成第一孔的内侧表面可以包括其上不形成有盖层的部分。
在第二绝缘层的内侧表面上形成的盖层的厚度可以在更接近于第一基底处可以更薄。
所述方法还可以包括形成通过第一孔和第二孔与第一电极连接的导体。
可以去除盖层的一部分，使得第二绝缘层的上表面暴露。
附图说明
图1和图2均是根据实施例的显示装置的TFT阵列面板的剖视图，
图3至图7均是顺序地示出根据实施例的显示装置的TFT阵列面板的制造方法的工艺的剖视图，
图8和图9均是根据实施例的显示装置的TFT阵列面板的剖视图，
图10至图15均是顺序地示出图8或图9中示出的显示装置的TFT阵列面板的制造方法的工艺的剖视图，
图16和图17均是根据实施例的显示装置的TFT阵列面板的剖视图，
图18至图23均是顺序地示出图16或图17中示出的显示装置的TFT阵列面板的制造方法的工艺的剖视图，
图24和图25均是根据实施例的显示装置的TFT阵列面板的剖视图，
图26至图29均是顺序地示出图24或图25中示出的显示装置的TFT阵列面板的制造方法的工艺的剖视图。
具体实施方式
在下文中将参照其中示出特定实施例的附图更加充分地描述本公开。如本领域技术人员将意识到的，在不脱离本发明的精神或范围的情况下，可以以各种方式修改所描述的实施例。
在附图中，为了清楚起见，可以夸大层、膜、面板和区域等的厚度。同样的附图标记在整个说明书中通常指示同样的元件。将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在另一元件上或者也可以存在中间元件。相反，当元件被称为“直接在”另一元件“上”时，则不存在中间元件。
贯穿此说明书和权利要求书，当描述元件(要素)“结合”到另一元件(要素)时，该元件(要素)可以“直接结合”到所述另一元件(要素)或者通过第三元件(要素)“电结合”到所述另一元件(要素)。另外，除非明确地相反描述，否则词语“包括”、“包含”及其变形将被理解为意味着包括所陈述的元件(要素)，但是并不排除任何其它元件(要素)。
现在，将参照图1和图2描述根据实施例的显示装置的薄膜晶体管(TFT)阵列面板。
图1和图2均是根据实施例的显示装置的TFT阵列面板的剖视图。
根据实施例的TFT阵列面板1是可以在诸如以显示装置为例的电子装置中包括的面板。TFT阵列面板1包括设置在包括绝缘材料的第一基底110上的多个薄膜晶体管。在一些实施例中，TFT阵列面板1可以是柔性面板。
这里，与图1和图2中示出的第一基底110的剖面平行且在图1和图2中沿上方向的方向将被称为剖面方向，沿剖面方向观察到的结构或视图将被称为剖面结构或剖视图。这里，可以观察到第一基底110的主表面所沿的方向将被称为平面方向，沿平面方向观察到的结构或视图将被称为平面结构或平面图。当描述剖视图中的堆叠的结构时，组成元件设置在另一元件上的描述在这里意味着所述组成元件沿剖面方向设置在所述另一组成元件上。
第一基底110可以包括诸如以塑料和玻璃为例的绝缘材料。
第二基底111可以设置在第一基底110上。第二基底111可以是包括诸如以聚酰亚胺(PI)为例的材料的柔性基底。
可以在一些实施例中省略第一基底110和第二基底111中的任何一个。例如，如果TFT阵列面板1具有柔性，使得TFT阵列面板1可以弯曲或弯折，则可以省略第一基底110。
缓冲层112可以设置在第二基底111上。缓冲层112可以防止杂质从第一基底110或第二基底111流入到设置在缓冲层112上的元件(例如，流入到包括在TFT中的半导体)，如下所述，使得缓冲层112可以保护半导体并改善TFT的特性。
缓冲层112可以包括诸如以氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO3)或氧化钇(Y2O3)为例的无机绝缘材料。缓冲层112可以是单层或者两个层或更多个层的多层。图1和图2描绘了缓冲层112是单层的示例。与图1和图2不同，可以去除缓冲层112的一部分。可选择地，可以省略缓冲层112。
多个TFT TR1和TR2以及第一导体126设置在缓冲层112上。
TFT TR1包括栅电极125a、半导体131a、源电极133a、漏电极135a以及设置在半导体131a与栅电极125a之间的第一绝缘层140a。TFT TR2包括栅电极125b、半导体131b、源电极133b、漏电极135b以及设置在半导体131b与栅电极125b之间的第一绝缘层140a。
第一绝缘层140a可以包括诸如以氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)为例的无机绝缘材料。第一绝缘层140a可以是单层或者两个层或更多个层的多层。
在平面图中，半导体131a和131b分别与栅电极125a和125b叠置，使第一绝缘层140a置于它们之间，在图1和图2中示出的剖视图中，半导体131a和131b分别对应于栅电极125a和125b设置。TFT TR1和TR2的沟道分别形成在半导体131a和131b中的每个中。
根据实施例，在TFT TR1中，源电极133a和漏电极135a相对于半导体131a设置在其背对侧处并彼此分开；在TFT TR2中，源电极133b和漏电极135b相对于半导体131b设置在其背对侧处并彼此分开。源电极133a和133b以及漏电极135a和135b可以与半导体131a和131b设置在同一层处，并且可以与相应的半导体131a和131b直接连接。然而，实施例不限于此，源电极133a和133b以及漏电极135a和135b可以设置在与半导体131a和131b不同的层处，并且可以分别电连接到半导体131a和131b。
在源电极133a和133b以及漏电极135a和135b与半导体131a和131b设置在同一层的情况下，源电极133a和133b、漏电极135a和135b以及半导体131a和131b可以包括相同的材料，例如，相同的氧化物。包括在半导体131a和131b、源电极133a和133b以及漏电极135a和135b中的氧化物可以包括诸如以锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)为例的金属或者诸如以锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)为例的金属的组合的氧化物。
作为导体的源电极133a和133b以及漏电极135a和135b的载流子浓度大于半导体131a和131b的载流子浓度。
源电极133a和133b以及漏电极135a和135b可以包括包含在形成TFTTR1和TR2的沟道的半导体131a和131b中的氧化物半导体的还原材料。与包括在半导体131a和131b中的氧化物半导体一起，源电极133a和133b以及漏电极135a和135b还可以包括氟(F)、氢(H)和硫(S)中的至少一种。可以通过使用诸如以等离子体处理为例的方法使氧化物半导体导电来形成这样的源电极133a和133b以及漏电极135a和135b。例如，氧化物半导体可以在腔中利用包括氟(F)、氢(H)和硫(S)中的至少一种的气体来掺杂，使得可以形成根据实施例的源电极133a和133b以及漏电极135a和135b。
源电极133a和133b、漏电极135a和135b以及半导体131a和131b的这样的结构是示例，TFT的结构不限于此。
源电极133a和133b、漏电极135a和135b以及半导体131a和131b设置在第一绝缘层140a与缓冲层112之间，栅电极125a和125b可以设置在第一绝缘层140a上方。可选择地，栅电极125a和125b可以设置在半导体131a和131b与第一基底110之间的层处。
在一些实施例中，第一导体126可以与栅电极125a和125b设置在同一层处。
第二绝缘层140b相对于第一基底110设置在TFT TR1和TR2以及第一导体126上方。第二绝缘层140b可以包括诸如以氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)为例的无机绝缘材料，并且可以是单层或者两个层或更多个层的多层。
第二导体127可以设置在第二绝缘层140b上。第二导体127可以包括与栅电极125b叠置的部分，使第二绝缘层140b置于它们之间。可以在一些实施例中省略第二导体127。在这样的实施例中，也可以省略第二绝缘层140b。
第三绝缘层160相对于第一基底110设置在第二绝缘层140b和第二导体127上。第三绝缘层160可以包括有机材料。如果第三绝缘层160包括有机材料，则可以减少在弯曲TFT阵列面板1时对第三绝缘层160的损坏，从而可以改善TFT阵列面板1的柔性。
第三绝缘层160、第二绝缘层140b和第一绝缘层140a包括设置在TFTTR1和TR2的电极中的至少一个上的接触孔Cnt1和Cnt2、以及设置在第一导体126或第二导体127上的接触孔Cnt3。图1和图2示出接触孔Cnt1设置在TFT TR1的源电极133a上、接触孔Cnt2设置在TFTTR1的漏电极135a上以及接触孔Cnt3设置在第一导体126上的示例，但是其上设置有第三绝缘层160、第二绝缘层140b和第一绝缘层140a的接触孔Cnt1、Cnt2和Cnt3的电极不限于此，可以存在设置在第三绝缘层160与缓冲层112之间的各种不同的电极。
接触孔Cnt1包括位于第一绝缘层140a和第二绝缘层140b中的孔143、以及与孔143对应并对准的孔163。接触孔Cnt2包括位于第一绝缘层140a和第二绝缘层140b中的孔145、以及与孔145对应并对准的孔165。接触孔Cnt3包括位于第二绝缘层140b中的孔146、以及与孔146对应并对准的孔166。
第三绝缘层160的孔163在平面图中的平面尺寸可以大于第一绝缘层140a和第二绝缘层140b在接触孔Cnt1处的孔143的平面尺寸。第三绝缘层160的孔165的平面尺寸可以大于第一绝缘层140a和第二绝缘层140b在接触孔Cnt2处的孔145的平面尺寸。第三绝缘层160的孔166的平面尺寸可以大于第二绝缘层140b在接触孔Cnt3处的孔146的平面尺寸。然而，第三绝缘层160的孔163、165和166的平面尺寸不限于此，可以分别与第一绝缘层140a和第二绝缘层140b的与第三绝缘层160的各个孔163、165和166对应的孔143、145和146的平面尺寸相似或小于该尺寸。
盖层150设置在第三绝缘层160的上表面或侧表面上。第三绝缘层160的上表面可以是与第一基底110的主表面基本上平行的表面。第三绝缘层160的侧表面包括限定孔163、165和166的内侧表面。
盖层150包括设置在限定第三绝缘层160的孔163、165和166的内侧表面上的内部部分153、155和156。在接触孔Cnt1、Cnt2和Cnt3中，内部部分153、155和156设置在限定第三绝缘层160的孔163、165和166的内侧表面上，接触内侧表面，并且不设置在限定第一绝缘层140a和第二绝缘层140b的孔143、145和146的内侧表面上。因此，设置在接触孔Cnt1、Cnt2和Cnt3中的内部部分153、155和156的端部与其上设置有接触孔Cnt1、Cnt2和Cnt3的电极133a和135a以及第一导体126分开，分开距离可以与第一绝缘层140a和第二绝缘层140b的沿剖面方向的厚度相似或者大于此厚度。
盖层150的内部部分153、155和156可以设置在限定第三绝缘层160的孔163、165和166的内侧表面的整个区域上，但实施例不限于此，内部部分153、155和156可以设置在限定第三绝缘层160的孔163、165和166的内侧表面的一部分上。
参照图1和图2，盖层150的内部部分153和155的下端部的边缘可以与第一绝缘层140a和第二绝缘层140b的设置在内部部分153和155的下端部的边缘的下方的孔143和145的边缘对准，盖层150的内部部分156的下端部的边缘可以与第二绝缘层140b的设置在内部部分156的下端部的边缘的下方的孔146的边缘对准。盖层150的内部部分153、155和156以及第一绝缘层140a和第二绝缘层140b的孔143、145和146的内表面可以一起形成接触孔Cnt1、Cnt2和Cnt3。
盖层150可以包括设置在第三绝缘层160的上表面上并且与内部部分153、155和156连接的上部部分。上部部分可以与相邻的内部部分153、155和156连接。
盖层150的材料不被具体地限制，而是可以包括例如无机绝缘材料或金属。在盖层150包括无机绝缘材料的实施例中，盖层150的无机绝缘材料的刻蚀率可以与第一绝缘层140a和第二绝缘层140b的绝缘材料的刻蚀率不同。
根据TFT TR1的功能或类型，可以省略接触孔Cnt1和接触孔Cnt2中的至少一个，并且根据TFT TR2的功能或类型，可以在第三绝缘层160、第二绝缘层140b和第一绝缘层140a中形成设置在TFT TR2的电极上的接触孔(未示出)。
多个数据导体173、175和176设置在盖层150上。数据导体173通过接触孔Cnt1与TFT TR1的源电极133a电连接，数据导体175通过接触孔Cnt2与TFT TR1的漏电极135a电连接，数据导体176通过接触孔Cnt3与第一导体126电连接。
根据图1中示出的实施例，盖层150可以包括不被数据导体173、175和176覆盖的表面。在这种情况下，由数据导体173、175和176包括的材料可以与由盖层150包括的材料不同。具体地，数据导体173、175和176可以包括刻蚀率与盖层150的材料的刻蚀率不同的材料。盖层150可以覆盖第三绝缘层160的除了接触孔Cnt1、Cnt2和Cnt3的内表面之外的上表面。
根据图2中示出的实施例，盖层150与数据导体173、175和176可以一起暴露第三绝缘层160的上表面。在这种情况下，数据导体173、175和176以及盖层150可以包括具有彼此相似的刻蚀率的材料。在盖层150具有导电性的情况下，盖层150可以与数据导体173、175和176中的每个一起形成电极。
钝化层(未示出)可以设置在数据导体173、175和176上。
现在，将参照图3至图7以及图1和图2描述根据实施例的显示装置的TFT阵列面板的制造方法。
图3至图7均是顺序地示出根据实施例的显示装置的TFT阵列面板的制造方法的工艺的剖视图。
首先，参照图3，在第一基底110上形成第二基底111，通过使用诸如以化学气相沉积(CVD)为例的方法在第二基底111上沉积诸如以氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO3)或氧化钇(Y2O3)为例的无机绝缘材料来形成缓冲层112。
然后，在缓冲层112上沉积半导体材料层并将其图案化以形成半导体层(未示出)。例如，半导体材料可以包括诸如氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)或氧化铟锌锡(IZTO)等的氧化物半导体材料，但不限于此。在形成半导体层之后，通过还原半导体层的一部分或者用杂质掺杂半导体层的一部分，半导体层的一部分可以变成源电极133a和133b以及漏电极135a和135b。半导体层的尚未变成源电极133a和133b以及漏电极135a和135b的剩余部分形成半导体131a和131b。
接下来，通过沉积诸如以氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)为例的无机绝缘材料，在具有半导体层的情况下在第一基底110上形成第一绝缘层140a。
然后，在第一绝缘层140a上沉积诸如以金属为例的导电材料，以形成导电层，将导电层图案化以形成栅电极125a和125b以及第一导体126。
随后，可以使用诸如热处理或等离子体处理的方法处理在平面图中没有被栅电极125a和125b覆盖的半导体层，以形成源电极133a和133b以及漏电极135a和135b。在这种情况下，可以省略在形成第一绝缘层140a之前还原半导体层的一部分或者用杂质掺杂半导体层的一部分的步骤。
然后通过在第一基底110上沉积诸如以氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)为例的无机绝缘材料来形成第二绝缘层140b。
然后，在第二绝缘层140b上沉积诸如金属的导电材料以形成导电层，将导电层图案化以形成第二导体127。
然后，在第二绝缘层140b和第二导体127上沉积绝缘材料，以形成第三绝缘层160。第三绝缘层160可以包括有机材料并且具有光敏性。
参照图4，通过使用诸如以光刻为例的工艺将第三绝缘层160图案化，在第三绝缘层160中形成多个孔163、165和166。孔163对应于源电极133a，孔165对应于漏电极135a，孔166对应于第一导体126。
当源电极133a、漏电极135a和第一导体126上的接触孔的目标尺寸与如图4中由虚线所示的虚拟接触孔Cnt_V相似时，第三绝缘层160的孔163、165和166的平面尺寸可以稍大于虚拟接触孔Cnt_V的平面尺寸。为此，在暴露于光之后，在显影工艺中，可以将第三绝缘层160过度显影，直至形成比虚拟接触孔Cnt_V的平面尺寸略大的孔163、165和166
参照图5，在第三绝缘层160上通过使用诸如以溅射法为例的方法沉积无机绝缘材料或者诸如金属的导电材料，以形成盖层150。
参照图6，使用诸如光刻的方法将盖层150图案化，以去除盖层150的设置在第三绝缘层160的孔163、165和166中的部分。盖层150的去除部分大体上对应于虚拟接触孔Cnt_V，并且可以是具有设置在孔163、165和166中的盖层150中面向图5中的上方向的表面的部分。这样，形成了设置在第三绝缘层160的内侧表面上且与孔163、165和166中的内侧表面接触的内部部分153、155和156，并且暴露第二绝缘层140b的与孔163、165和166对应的上表面的至少一部分。
在去除设置在第三绝缘层160的孔163、165和166中的盖层150的一部分的工艺中使用的光掩模可以是在通过将第三绝缘层160图案化来形成多个孔163、165和166的工艺中使用的相同的光掩模。
接下来，参照图7，通过使用诸如以干蚀刻为例的方法来去除第一绝缘层140a和第二绝缘层140b的不被图案化的盖层150覆盖的部分，以形成暴露TFT TR1和TR2的至少一个电极的孔143和孔145以及暴露第一导体126或第二导体127的孔146。在这个工艺中，图案化的盖层150可以用作对于第一绝缘层140a和第二绝缘层140b的蚀刻掩模。
这样，盖层150的内部部分153、155和156以及第一绝缘层140a和第二绝缘层140b的孔143、145和146一起形成暴露TFT TR1和TR2的至少一个电极以及第一导体126或第二导体127的接触孔Cnt1、Cnt2和Cnt3。
在第一绝缘层140a和第二绝缘层140b的蚀刻工艺中使用的蚀刻气体的对于盖层150的刻蚀率与对于第一绝缘层140a和第二绝缘层140b的刻蚀率之间的差异可以相当地大。这样，可以在第一绝缘层140a和第二绝缘层140b的蚀刻工艺期间保留盖层150的大部分。
因此，在用于形成接触孔Cnt1、Cnt2和Cnt3的第一绝缘层140a和第二绝缘层140b的蚀刻工艺期间，第三绝缘层160的大部分由于被盖层150覆盖而可以被保护免受蚀刻。因此，包括在第三绝缘层160中的诸如以当第三绝缘层160包括有机材料时第三绝缘层160的有机材料为例的材料可以在第一绝缘层140a和第二绝缘层140b的蚀刻工艺期间不被去除。因此，可以防止由被接触孔Cnt1、Cnt2和Cnt3暴露的电极上的有机材料产生剩余层。因此，可以防止在接触孔Cnt1、Cnt2和Cnt3处的接触电阻的增大，并且可以防止TFT TR1和TR2的特性的劣化。
由于在第一绝缘层140a和第二绝缘层140b的蚀刻工艺期间不损坏或损失第三绝缘层160，所以可以保持第三绝缘层160的足够的厚度。因此，可以防止诸如第二导体127的最靠近第三绝缘层160的上表面的导体暴露于外部，从而可以防止在第二导体127与在后续工艺中将要形成在第三绝缘层160上的导体之间的电连接和短路。
由于因为第三绝缘层160的光刻工艺中的曝光技术的局限性，在第三绝缘层160的最大厚度方面存在限制，所以在去除第三绝缘层160时在分别设置在第三绝缘层160上和下方的不同导体之间会容易地产生短路。然而，根据实施例，在最大厚度方面具有这样的限制的第三绝缘层160被盖层150保护，因此防止被去除，因此可以防止分别设置在第三绝缘层160上和下方的不同导体之间的短路。
可以在第一绝缘层140a和第二绝缘层140b的蚀刻工艺之后执行使用诸如以氧气为例的气体的灰化工艺。即使在这样的灰化工艺中，由于盖层150覆盖第三绝缘层160的大部分，所以可以防止第三绝缘层160的损失以及由第三绝缘层160的材料组成的剩余层的形成。
接下来，参照图1和图2，在盖层150上沉积诸如金属的导电材料，然后将导电材料图案化以形成多个数据导体173、175和176。如上所述，通过盖层150防止由第三绝缘层160的材料在电极133a和135a或第一导体126上形成剩余层，其中，数据导体173、175和176接触为与电极133a和135a或第一导体126电连接。因此，可以防止在数据导体173或175与电极133a或135a之间或者在数据导体176与第一导体126之间的接触电阻的增大。
参照图1，在数据导体173、175和176的图案化期间，可以不去除而保留盖层150。在这样的实施例中，盖层150可以包括无机绝缘材料。
参照图2，在数据导体173、175和176的图案化中，盖层150也可以与数据导体173、175和176一起被去除和图案化。在这样的实施例中，盖层150可以包括诸如金属的导电材料。
这样，在第一基底110上形成所有的层之后，可以使第一基底110脱落。
现在，将参照图8和图9描述根据实施例的显示装置的TFT阵列面板。如在先前描述的实施例中，同样的附图标记指示同样的元件，并且将省略相同的描述，且将集中于差异，在下文中如此适用。
图8和图9均是根据实施例的TFT阵列面板的剖视图。
图8和图9中示出的根据实施例的TFT阵列面板1与图1和图2中示出的实施例几乎相同，但是盖层150的形状可以不同。盖层150不存在于第三绝缘层160的上表面的整个区域上，而是被部分地去除以被图案化。具体地，盖层150围绕接触孔Cnt1、Cnt2和Cnt3中的每个限制地形成，使得盖层150的分别与不同的接触孔Cnt1、Cnt2和Cnt3对应的部分可以彼此分开。
具体地，参照图9，盖层150可以包括设置在第三绝缘层160的上表面上并且设置在相邻的接触孔Cnt1、Cnt2和Cnt3之间的多个切口158。
参照图8，盖层150可以包括暴露的且不被数据导体173、175和176覆盖的表面。在这样的实施例中，由数据导体173、175和176包括的材料可以与由盖层150包括的材料不同。数据导体173、175和176以及盖层150可以包括刻蚀率彼此不同的材料。
参照图9，数据导体173、175和176以及盖层150可以一起暴露第三绝缘层160。在盖层150具有导电性的情况下，盖层150与数据导体173、175和176一起可以形成电极。
现在，将参照图10至图15以及图8和图9描述根据实施例的TFT阵列面板的制造方法。
图10至图15均是顺序地示出图8或图9中示出的TFT阵列面板的制造方法的工艺的剖视图。
由于根据实施例的用于TFT阵列面板的制造方法与根据之前描述的实施例的制造方法大部分相同，因此这里将主要描述差异。
首先，参照图10，在执行如先前描述的图3至图5中示出的步骤之后，通过在盖层150上沉积诸如光致抗蚀剂的光敏材料形成光敏层50。然后，在光敏层50上方设置光掩模80，然后光敏层50经由光掩模80暴露于光。
光掩模80可以包括具有彼此不同的透射率的至少三个区域。例如，在光敏层50具有去除未被曝光的部分的负光敏性的情况下，光掩模80的透明区T对应于光敏层50的应当是最厚的部分，光掩模80的半透明区H对应于光敏层50的应当是比最厚部分薄的部分，光掩模80的不透明部O对应于光敏层50的应当是被去除的部分。光掩模80的半透明区H对应于第三绝缘层160的孔163、165和166。光掩模80的透射率按照透明区T、半透明区H和不透明部O的次序顺序地减小。半透明区H是仅一部分的光可以通过其透射的部分，并可以具有狭缝、诸如以栅格为例的图案或者用于控制光的透射程度的半透明膜。
在光敏材料具有正光敏性的情况下，光掩模80的透射率相对于负光敏性的情况是相反的。
接下来，参照图11，显影经由光掩模80暴露于光的光敏层50，去除光敏层50的与光掩模80的不透明部O对应的部分，并保留光敏层50的与透明区T和半透明区H对应的部分，以形成光敏层图案50'。光敏层图案50'包括与半透明区H对应的第一部50a和与透明区T对应的第二部50b，第一部50a的沿剖面方向的厚度小于第二部50b的沿剖面方向的厚度。第一部50a与第三绝缘层160的孔163、165和166中的每个对应地设置。第一部50a的平面宽度可以小于第三绝缘层160的孔163、165和166中的每个的平面宽度。
参照图12，通过诸如使用光敏层图案50'作为蚀刻掩模的蚀刻的方法去除盖层150，以形成多个切口158。通过盖层150的切口158暴露第三绝缘层160的上表面。切口158可以包括设置在第三绝缘层160的相邻的孔163、165和166之间的部分。
接下来，参照图12和图13，去除光敏层图案50'的第一部50a以留下第二部50b。第二部50b的沿剖面方向的厚度可以变得更薄。通过去除第一部50a，暴露盖层150的设置在第三绝缘层160的孔163、165和166中的部分。盖层150的在第三绝缘层160的孔163、165和166中的暴露部分的平面尺寸可以小于第三绝缘层160的孔163、165和166中的每个的平面尺寸。在盖层150的设置在孔163、165和166中的部分中，可以暴露最靠近第一基底110的部分或者具有与第一基底110的表面基本上平行的表面的部分。
接下来，参照图14，使用第二部50b作为蚀刻掩模来去除暴露的盖层150。因此，去除盖层150的设置在第三绝缘层160的孔163、165和166中的部分，从而暴露第二绝缘层140b，并且形成设置在孔163、165和166中的设置在第三绝缘层160的内侧表面上且与第三绝缘层160的内侧表面接触的内部部分153、155和156。
暴露的第二绝缘层140b设置在第三绝缘层160的孔163、165和166中，并且可以具有比第三绝缘层160的对应的孔163、165和166的平面尺寸小的尺寸，但是不限于此。
参照图15，通过使用诸如蚀刻的方法去除第一绝缘层140a和第二绝缘层140b的不被图案化的盖层150覆盖的部分，以形成暴露TFT TR1和TR2的至少一个电极的孔143和孔145以及暴露第一导体126或第二导体127的孔146。图15示出孔146暴露第一导体126的示例。
盖层150的内部部分153、155和156与第一绝缘层140a和第二绝缘层140b的孔143、145和146一起形成暴露TFT TR1和TR2的至少一个电极以及第一导体126的接触孔Cnt1、Cnt2和Cnt3。
这样，在用于形成接触孔Cnt1、Cnt2和Cnt3的第一绝缘层140a和第二绝缘层140b的蚀刻工艺期间，因为在第一绝缘层140a和第二绝缘层140b被蚀刻的部分周围设置的第三绝缘层160被盖层150覆盖，所以可以保护第三绝缘层160免受蚀刻。
可以在第一绝缘层140a和第二绝缘层140b的蚀刻工艺之后执行使用诸如以氧气为例的气体的灰化工艺。即使在这样的灰化工艺中，由于盖层150覆盖第三绝缘层160的大部分，所以可以防止第三绝缘层160的损失以及包括第三绝缘层160的材料的剩余层的形成。
接下来，参照图8和图9，在盖层150上沉积诸如金属的导电材料，然后将导电材料图案化，以形成多个数据导体173、175和176。参照图8，在数据导体173、175和176的图案化期间，可以不去除而保留未被数据导体173、175和176覆盖而被暴露的盖层150。在这种情况下，盖层150可以包括无机绝缘材料。参照图9，在数据导体173、175和176的图案化的步骤中，也可以去除盖层150。在这种情况下，盖层150可以包括诸如金属的导电材料。
现在，将参照图16和图17描述根据实施例的显示装置的TFT阵列面板。
图16和图17均是根据实施例的TFT阵列面板的剖视图。
图16和图17中示出的根据实施例的TFT阵列面板1与图1和图2中示出的实施例几乎相同，但是TFT TR1和TR2的结构可以不同。
绝缘体141a和141b可以设置在TFT TR1和TR2的半导体131a和131b与栅电极125a和125b之间，绝缘体141c设置在第一导体126与缓冲层112之间，并且在平面图中相邻的绝缘体141a、141b和141c彼此分开。
绝缘体141a、141b和141c中的每个的平面形状可以与相应地叠置的栅电极125a和125b或第一导体126的平面形状相同。也就是说，绝缘体141a、141b和141c的上表面的边缘可以与栅电极125a和125b或第一导体126的下表面的边缘基本上平行。两个边缘基本上彼此平行意味着两个边缘彼此对齐或者即使不彼此对齐也以预定的距离基本上彼此平行。
根据一些实施例，半导体131a和131b的平面形状可以与绝缘体141a和141b的平面形状基本上相同。半导体131a和131b的上表面的边缘可以与直接设置在半导体131a和131b上的绝缘体141a和141b的下表面的边缘基本上平行。
绝缘体141a和141b覆盖相应的半导体131a和131b的大部分。
根据图16中示出的实施例，与图1中示出的实施例相似，可以不去除而保留覆盖第三绝缘层160的上表面的盖层150。
根据图17中示出的实施例，与图2中示出的实施例相似，盖层150与数据导体173、175和176一起可以暴露第三绝缘层160的上表面。在盖层150具有导电性的情况下，盖层150可以与数据导体173、175和176一起形成电极。
现在，将参照图18至图23以及图16和图17描述根据实施例的显示装置的TFT阵列面板的制造方法。
图18至图23均是顺序地示出在图16或图17中示出的TFT阵列面板的制造方法的工艺的剖面图。
首先，参照图18，与有关图3至图7的描述相似，在第一基底110上顺序地形成第二基底111和缓冲层112，然后在缓冲层112上沉积半导体材料层并将其图案化以形成半导体层130。半导体材料层可以包括氧化物半导体材料。
接下来，通过沉积诸如以氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)为例的无机绝缘材料，在具有半导体层130的情况下在第一基底110上形成第一绝缘层140a。
然后在第一绝缘层140a上沉积诸如金属的导电材料以形成导电层，在导电层上形成诸如光致抗蚀剂的光敏层，通过使用光掩模对光敏层的曝光工艺形成光敏层图案60。使用光敏层图案60作为掩模，用诸如蚀刻的方法去除被光敏层图案60暴露的导电层，以形成栅电极125a和125b以及第一导体126。
参照图19和图20，使用光敏层图案60作为掩模，然后用诸如蚀刻的方法去除第一绝缘层140a，以形成多个绝缘体141a、141b和141c。在这种情况下，可以使用干法蚀刻法蚀刻第一绝缘层140a。参照图20，在形成多个绝缘体141a、141b和141c的工艺期间，被绝缘体141a、141b和141c覆盖的半导体层130由于包括在蚀刻气体中的元素的掺杂效应而保留为半导体131a和131b，半导体层130的其余部分改变为具有导电性从而可以形成源电极133a和133b以及漏电极135a和135b。
在绝缘体141a、141b和141c的这样的图案化工艺期间或者在绝缘体141a、141b和141c的形成工艺之后，使用半导体层130作为掩模蚀刻缓冲层112，使得可以如由图20中的缓冲层中的虚线所示的使缓冲层112图案化。
不被绝缘体141a、141b和141c覆盖而被暴露的半导体层130可以被额外地处理以形成源电极133a和133b以及漏电极135a和135b。处理方法可以包括在用于还原的气氛中的热处理或者使用诸如氢气(H2)的气体等离子的等离子体处理。
然后，去除光敏层图案60。可以在对半导体层130进行处理之前执行去除光敏层图案60。
接下来，参照图21，在其上形成有栅电极125a和125b以及第一导体126的第一基底110上形成第二绝缘层140b，然后在第二绝缘层140b上沉积诸如金属的导电材料以形成导电层，并将导电层图案化以形成第二导体127。然后，在第二绝缘层140b和第二导体127上沉积绝缘材料以形成第三绝缘层160，并且将第三绝缘层160图案化以形成多个孔163、165和166。
参照图22，在图案化的第三绝缘层160上形成盖层150，然后将盖层150图案化以去除设置在第三绝缘层160的孔163、165和166中的部分。在这个工艺中，在盖层150中，可以保留设置在形成第三绝缘层160的孔163、165和166的内侧表面上的内部部分153、155和156。第二绝缘层140b的设置在第三绝缘层160的孔163、165和166中的部分被去除的盖层150暴露。
参照图23，蚀刻不被盖层150覆盖而被暴露的第二绝缘层140b，以形成暴露TFTTR1和TR2的至少一个电极的孔143和孔145以及暴露第一导体126或第二导体127的孔146。由于下面的工艺与先前描述的实施例中的相同，所以省略对下面的工艺的详细描述。
现在，将参照图24和图25描述根据实施例的显示装置的TFT阵列面板。
图24和图25均是根据实施例的TFT阵列面板的剖视图。
图24和图25中示出的根据实施例的TFT阵列面板1与先前描述的实施例几乎相同，但是盖层150可以不同。如图24和图25中示出的TFT TR1和TR2的结构被描述为与图16和图17中示出的实施例中的TFT TR1和TR2的结构相同，但是不限于此，因为可以改变TFT TR1和TR2的结构。
根据本实施例的盖层150包括设置在第三绝缘层160的孔163、165和166的内侧表面上并与内侧表面接触的内部部分150b。内部部分150b仅设置在形成第三绝缘层160的孔163、165和166的内侧表面上，并且基本上不设置在形成第二绝缘层140b的孔143、145和146的内侧表面上。
盖层150还可以包括设置在第三绝缘层160的上表面上的上部部分150a。上部部分150a与相邻的内部部分150b连接。
第三绝缘层160的孔163、165和166中的内部部分150b的沉积厚度可以不是均匀的，而是根据其位置而变化。
具体地，第三绝缘层160的孔163、165和166中的内部部分150b的沉积厚度可以根据平面位置而不同，并且可以在平面图中是不对称的。例如，盖层150的内部部分150b可以仅形成在第三绝缘层160的孔163、165和166中的每个的内侧表面的一部分上。当第三绝缘层160的孔163、165和166中的每个的内侧表面具有彼此面对的第一表面163a、165a和166a和第二表面163b、165b和166b时，盖层150不形成在第一表面163a、165a和166a上，但是盖层150的内部部分150b形成在第二表面163b、165b和166b上。沉积厚度意味着在与其上形成有盖层150的第三绝缘层160的表面垂直的方向上的厚度。
盖层150的内部部分150b的沉积厚度可以根据在接触孔Cnt1、Cnt2和Cnt3中的深度而不同。如图24和图25中所示，盖层150的内部部分150b的沉积厚度可以在更接近第一基底110处变得更薄。
上部部分150a的沉积厚度可以大于或等于内部部分150b的最大沉积厚度。
这样，根据本实施例，盖层150的设置在接触孔Cnt1、Cnt2和Cnt3中的内部部分150b在平面图中和/或在剖视图中不均匀。在平面图中，内部部分150b仅形成在第三绝缘层160的孔163、165和166的内侧表面的一部分上，并且内部部分150b的沉积厚度在剖视图中不恒定。
图24示出未被数据导体173、175和176覆盖的盖层150设置在第三绝缘层160上的示例，图25示出数据导体173、175和176与盖层150一起暴露第三绝缘层160的上表面的示例。在图25的实施例的情况下，盖层150的设置在第三绝缘层160的上表面上的几乎整个的上表面可以被数据导体173、175和176叠置。
现在，将参照图26至图29以及图24和图25描述根据实施例的显示装置的TFT阵列面板的制造方法。
图26至图29均是顺序地示出在图24或图25中示出的TFT阵列面板的制造方法的工艺的剖视图。
首先，参照图26，执行如先前描述的图18至图21中所示出的步骤。
然后，参照图27和图28，将第一基底110倾斜使得第一基底110的平面可以相对于参考方向Ref形成角A，然后使用诸如以溅射法为例的方法来沉积用于盖层的材料。在这个工艺中，如图27中所示，用于盖层的材料到来主要所沿的方向可以与参考方向Ref形成大约80度至大约100度的角或者大约直角。参照图28，如果与第一基底110的表面平行的方向被称作第一方向D1，并且与第一基底110的表面垂直的方向被称作第二方向D2，那么由用于盖层的材料到来主要所沿的方向与第二方向D2形成的角可以等于角A。
角A可以是大约60度至大约70度，但是不限于此，角A可以是大于0度且小于大约90度的合适的角。合适的角可以意味着在形成盖层150时用于盖层的材料不沉积在第二绝缘层140b的被第三绝缘层160的孔163、165和166暴露的上表面上的角。在这个工艺中，可以在被第三绝缘层160的孔163、165和166暴露的第二绝缘层140b上沉积少量用于盖层的材料，但是在下面的工艺中，沉积角度应当是在保持盖层150的同时可以充分地蚀刻被第三绝缘层160的孔163、165和166暴露的第二绝缘层140b的角度处。
由于角A大于0度，因此与第一基底110的表面垂直的方向与用于盖层的材料的被溅射且主要到来的方向彼此不平行。
用于盖层的材料可以包括诸如以氧化硅(SiOx)和氮化硅(SiNx)等为例的无机绝缘材料或者金属。
因此，在第一基底110上形成盖层150，所述盖层150包括沉积在第三绝缘层160的上表面上的上部部分150a和沉积在第三绝缘层160的孔163、165和166的内侧表面上的内部部分150b。
由于在使第一基底110倾斜的同时沉积用于盖层的材料，所以仅在第三绝缘层160的孔163、165和166的内侧表面的一部分上形成盖层150的内部部分150b，在相对的表面的至少一部分上不形成盖层150。另外，由于用于盖层的到达材料的量根据在第三绝缘层160的孔163、165和166中的深度而变化，所以盖层150的内部部分150b的沉积厚度可以根据在第三绝缘层160的孔163、165和166中的深度而不同。内部部分150b的沉积厚度可以在更接近第三绝缘层160的孔163、165和166中的第一基底110处更薄。另外，上部部分150a的沉积厚度可以大于或等于内部部分150b的最大沉积厚度。
接下来，参照图29，通过诸如蚀刻的方法去除盖层150以及未被第三绝缘层160覆盖而暴露的第二绝缘层140b，以形成暴露TFT TR1和TR2的至少一个电极的孔143和孔145以及暴露第一导体126或第二导体127的孔146。这样，形成接触孔Cnt1、Cnt2和Cnt3。在这个工艺中，也蚀刻盖层150的一部分，使得盖层150的厚度可以更薄。
根据本实施例，由于在用于形成接触孔Cnt1、Cnt2和Cnt3的第二绝缘层140b的蚀刻工艺期间，在第二绝缘层140b的被蚀刻的部分的周围的第三绝缘层160的大部分被盖层150覆盖，所以可以不去除由第三绝缘层160包括的材料，具体地，当第三绝缘层160包括有机材料时第三绝缘层160的有机材料。因此，可以防止通过第三绝缘层160的材料在由接触孔Cnt1、Cnt2和Cnt3暴露的电极上产生剩余的层。因此，可以防止在接触孔Cnt1、Cnt2和Cnt3处的接触电阻的增大，并且可以防止TFT TR1和TR2的特性的劣化。
另外，用于形成盖层150的额外的图案化工艺不是必须的，使得制造工艺可以更加简单，并且可以进一步减少制造时间和成本。
由于在第二绝缘层140b的蚀刻工艺期间不损坏或损失第三绝缘层160，所以可以防止在第三绝缘层160的上表面与第二导体127的最接近于第三绝缘层160的上表面的上表面之间的厚度W更薄。因此，可以防止在第二导体127与将要形成在第三绝缘层160上的导体之间的电连接和短路。
后续工艺可以与先前描述的根据各种实施例的制造方法相同。
根据实施例的显示装置可以包括如上所述的各种实施例的TFT阵列面板，显示装置的制造方法可以包括根据如上所述的实施例的TFT阵列面板的制造方法的工艺。显示装置可以是液晶显示器、有机发光显示器等中的一种。有机发光显示器可以包括发光二极管、电连接到发光二极管的驱动TFT以及连接到驱动TFT的至少一个开关TFT，其中，驱动TFT可以具有如各种实施例的TFT TR1的结构，所述至少一个开关TFT可以具有如各种实施例的TFT TR1或TFT TR2的结构。
虽然已经结合特定实施例描述了此发明，但是将理解的是，发明不限于公开的实施例，而是相反，意图覆盖包括在权利要求的精神和范围内的各种修改和等同布置。

Claims (21)

1.一种包括薄膜晶体管阵列面板的显示装置，所述显示装置包括：
第一基底；
第一电极，设置在所述第一基底上；
第一绝缘层，包括第一孔，所述第一绝缘层设置在所述第一电极上；
第二绝缘层，设置在所述第一绝缘层上并且包括与所述第一孔对应的第二孔；以及
盖层，包括第一内部部分，所述盖层设置在形成所述第二孔的内侧表面上，
其中，所述第一内部部分的设置在所述第二孔中的端部与所述第一电极分开。
2.根据权利要求1所述的显示装置，其中：
所述第二孔的平面尺寸大于所述第一孔的平面尺寸。
3.根据权利要求2所述的显示装置，其中：
所述盖层包括设置在所述第二绝缘层的上表面上并且与所述第一内部部分连接的上部部分。
4.根据权利要求3所述的显示装置，所述显示装置还包括：
导体，设置在所述盖层上并且通过所述第一孔和所述第二孔与所述第一电极连接。
5.根据权利要求4所述的显示装置，其中：
所述上部部分包括与所述导体叠置的至少一部分以及不与所述导体叠置的部分。
6.根据权利要求5所述的显示装置，所述显示装置还包括：
第三绝缘层，设置在所述第一绝缘层与所述第二绝缘层之间，并且包括与所述第一孔和所述第二孔对应的第三孔；以及
第二电极，设置在所述第一绝缘层和所述第三绝缘层之间，
其中，所述第三绝缘层还包括设置在所述第二电极上的第四孔，
其中，所述第二绝缘层还包括与所述第四孔对应的第五孔，
其中，所述盖层还包括位于形成所述第五孔的内侧表面上的第二内部部分。
7.根据权利要求5所述的显示装置，其中：
所述盖层包括设置在所述第二绝缘层的上表面上的切口。
8.根据权利要求1所述的显示装置，其中：
所述第一内部部分的设置在所述第二孔中的厚度不均匀。
9.根据权利要求8所述的显示装置，其中：
所述第二绝缘层的形成所述第二孔的所述内侧表面包括其上设置有所述第一内部部分的第一表面和面对所述第一表面的第二表面，
其中，所述盖层不设置在所述第二表面上。
10.根据权利要求8所述的显示装置，其中：
所述第一内部部分的厚度在更接近于所述第一基底处更薄。
11.根据权利要求9所述的显示装置，其中：
所述盖层还包括设置在所述第二绝缘层的上表面上并且与所述第一内部部分连接的上部部分。
12.根据权利要求11所述的显示装置，所述显示装置还包括：
导体，设置在所述盖层上并且通过所述第一孔与所述第一电极连接，
其中，所述导体覆盖所述上部部分的上表面。
13.根据权利要求1所述的显示装置，其中：
所述盖层不设置在所述第一绝缘层的形成所述第一孔的内侧表面上。
14.一种用于制造包括薄膜晶体管阵列面板的显示装置的方法，所述方法包括：
在第一基底上形成第一电极；
在所述第一电极上形成第一绝缘层；
在所述第一绝缘层上形成第二绝缘层；
在所述第二绝缘层中形成第一孔；
在所述第二绝缘层上形成盖层；
去除所述盖层的设置在所述第一孔中的一部分；以及
通过去除与所述盖层的在所述第一孔中的去除部分对应的所述第一绝缘层形成与所述第一孔对应的第二孔。
15.根据权利要求14所述的方法，其中：
用于形成所述第一孔的光掩模和用于去除所述盖层的设置在所述第一孔中的所述部分的光掩模是相同的。
16.根据权利要求14所述的方法，其中：
在去除所述盖层的设置在所述第一孔中的所述部分时使用的光掩模包括具有彼此不同的透射率的三个区域，
其中，在去除所述盖层的设置在所述第一孔中的所述部分时，形成使所述第二绝缘层的上表面暴露的切口。
17.根据权利要求14所述的方法，其中：
在所述第二绝缘层的形成所述第一孔的内侧表面上形成的所述盖层的厚度不均匀。
18.根据权利要求17所述的方法，其中：
所述第二绝缘层的形成所述第一孔的所述内侧表面包括其上不形成有所述盖层的部分。
19.根据权利要求18所述的方法，其中：
在所述第二绝缘层的所述内侧表面上形成的所述盖层的厚度在更接近于所述第一基底处更薄。
20.根据权利要求14所述的方法，所述方法还包括：
形成通过所述第一孔和所述第二孔与所述第一电极连接的导体。
21.根据权利要求20所述的方法，其中：
去除所述盖层的一部分，使得所述第二绝缘层的上表面暴露。
CN201710019900.4A 2016-01-11 2017-01-11 包括薄膜晶体管阵列面板的显示装置及其制造方法 Active CN106960850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160003082A KR102622266B1 (ko) 2016-01-11 2016-01-11 박막 트랜지스터 어레이 패널 및 그 제조 방법
KR10-2016-0003082 2016-01-11

Publications (2)

Publication Number Publication Date
CN106960850A true CN106960850A (zh) 2017-07-18
CN106960850B CN106960850B (zh) 2023-05-23

Family

ID=59275887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710019900.4A Active CN106960850B (zh) 2016-01-11 2017-01-11 包括薄膜晶体管阵列面板的显示装置及其制造方法

Country Status (3)

Country Link
US (1) US9978777B2 (zh)
KR (1) KR102622266B1 (zh)
CN (1) CN106960850B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148481A (zh) * 2018-08-21 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板及其制作方法
WO2019041885A1 (zh) * 2017-08-31 2019-03-07 昆山国显光电有限公司 一种柔性显示器件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085600A (zh) * 2018-01-25 2019-08-02 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法、tft阵列基板及其制备方法
CN109300947B (zh) * 2018-09-28 2021-09-07 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076452A1 (en) * 2001-10-22 2003-04-24 Samsung Electronics Co., Ltd. Contact for semiconductor and display devices
KR20060018397A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR20060028072A (ko) * 2004-09-24 2006-03-29 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US20140054592A1 (en) * 2012-07-25 2014-02-27 Shanghai Tianma Micro-electronics Co., Ltd. Tft-lcd array substrate
US20150053987A1 (en) * 2013-08-23 2015-02-26 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20150069378A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US20150206932A1 (en) * 2014-01-20 2015-07-23 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
US20150357356A1 (en) * 2014-06-10 2015-12-10 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243284B1 (ko) 1997-02-27 2000-03-02 윤종용 반도체장치의 콘택홀 형성방법
KR100799463B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20030055125A (ko) * 2001-12-24 2003-07-02 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
US7115913B2 (en) * 2002-03-27 2006-10-03 Tfpd Corporation Array substrate used for a display device and a method of making the same
KR20040061206A (ko) 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR101012491B1 (ko) 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101098274B1 (ko) 2004-12-20 2011-12-26 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성방법
JP4946003B2 (ja) * 2005-10-26 2012-06-06 セイコーエプソン株式会社 電気光学装置、および電気光学装置の製造方法
US8840726B2 (en) 2011-06-08 2014-09-23 Asm Technology Singapore Pte Ltd Apparatus for thin-film deposition
KR101979369B1 (ko) 2011-08-02 2019-05-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101808533B1 (ko) 2011-08-02 2017-12-13 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그의 제조방법
KR102103958B1 (ko) 2013-05-29 2020-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20150027434A (ko) 2013-09-03 2015-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102136790B1 (ko) 2013-11-15 2020-07-23 삼성디스플레이 주식회사 플렉서블 디스플레이 장치와, 이의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076452A1 (en) * 2001-10-22 2003-04-24 Samsung Electronics Co., Ltd. Contact for semiconductor and display devices
KR20060018397A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR20060028072A (ko) * 2004-09-24 2006-03-29 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US20140054592A1 (en) * 2012-07-25 2014-02-27 Shanghai Tianma Micro-electronics Co., Ltd. Tft-lcd array substrate
US20150053987A1 (en) * 2013-08-23 2015-02-26 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20150069378A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US20150206932A1 (en) * 2014-01-20 2015-07-23 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
US20150357356A1 (en) * 2014-06-10 2015-12-10 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041885A1 (zh) * 2017-08-31 2019-03-07 昆山国显光电有限公司 一种柔性显示器件及其制造方法
US10796613B2 (en) 2017-08-31 2020-10-06 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Flexible display device and manufacturing method therefor
CN109148481A (zh) * 2018-08-21 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板及其制作方法

Also Published As

Publication number Publication date
KR20170084386A (ko) 2017-07-20
KR102622266B1 (ko) 2024-01-08
CN106960850B (zh) 2023-05-23
US9978777B2 (en) 2018-05-22
US20170200747A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
CN103456793B (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103081079B (zh) 半导体装置及其制造方法
CN101764091B (zh) 半导体设备及其制造方法
EP2800140A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
CN103403873A (zh) 偏移电极tft结构
KR101533098B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9219085B2 (en) Thin film transistor display panel and manufacturing method thereof
CN106960850A (zh) 包括薄膜晶体管阵列面板的显示装置及其制造方法
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US10340392B2 (en) Semiconductor device including mark portion and production method for same
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
CN108807556A (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
CN109166864A (zh) 阵列基板及其制造方法、显示面板
CN109166865A (zh) 阵列基板及其制造方法、显示面板
KR20140031671A (ko) 박막 트랜지스터 및 그 제조 방법
CN108336092A (zh) 晶体管阵列面板
CN104078468B (zh) 薄膜晶体管阵列面板
CN104952934A (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
CN107768447A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
JP2017535961A (ja) 薄膜トランジスタ基板の製造方法及び製造装置
CN109148535A (zh) 阵列基板及其制造方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant