WO2017154388A1 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
WO2017154388A1
WO2017154388A1 PCT/JP2017/002385 JP2017002385W WO2017154388A1 WO 2017154388 A1 WO2017154388 A1 WO 2017154388A1 JP 2017002385 W JP2017002385 W JP 2017002385W WO 2017154388 A1 WO2017154388 A1 WO 2017154388A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
block
photoelectric conversion
signal processing
pixel block
Prior art date
Application number
PCT/JP2017/002385
Other languages
English (en)
French (fr)
Inventor
祐弥 三好
管野　透
Original Assignee
株式会社リコー
祐弥 三好
管野　透
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社リコー, 祐弥 三好, 管野　透 filed Critical 株式会社リコー
Priority to JP2018504046A priority Critical patent/JP6579259B2/ja
Priority to CN201780015353.0A priority patent/CN108702474B/zh
Priority to EP17762734.6A priority patent/EP3429191B1/en
Publication of WO2017154388A1 publication Critical patent/WO2017154388A1/ja
Priority to US16/112,032 priority patent/US10582142B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present invention relates to a photoelectric conversion device.
  • a photoelectric conversion device includes a pixel block in which a pixel including a photoelectric conversion element that performs photoelectric conversion according to incident light and a charge-voltage conversion unit that converts photoelectrically converted charge into voltage is two-dimensionally arranged, and the pixel block And a plurality of signal processings for processing the signal output from.
  • CMOS Complementary Metal Oxide Semiconductor
  • Such a photoelectric conversion device is used as an imaging device (image sensor) in various imaging devices such as a video camera, a digital camera, and a copying machine.
  • the image sensor mounted on the imaging device is restricted in the layout area of the substrate on which the image sensor can be arranged while noise reduction is desired to achieve high image quality.
  • Patent Document 1 discloses a configuration in which horizontal transfer bus lines intersect on a column AD circuit, and suppresses an increase in layout area while reducing noise caused by crosstalk from the column AD circuit to the horizontal transfer bus line. A configuration to be made is proposed.
  • an object of the present invention is to provide a photoelectric conversion device capable of reducing the size in the short direction.
  • a horizontally long photoelectric conversion device is a pixel block in which a plurality of pixels are arranged, and a signal output from the pixel block is processed.
  • a plurality of signal processing blocks arranged in parallel in the short direction of the photoelectric conversion device, a power supply voltage supply block for supplying a power supply voltage to the pixel block and the plurality of signal processing blocks, and electrodes connected to the power supply voltage supply block And a pad,
  • Each of the plurality of pixels includes a charge-voltage conversion unit including a photoelectric conversion element that performs photoelectric conversion according to incident light and an amplifier that converts the photoelectrically converted charge into a voltage
  • a predetermined number of pixels are set as one column which is a group of signal processing units, and a plurality of the columns are arranged in parallel in the longitudinal direction of the photoelectric conversion device,
  • a plurality of vertical power supply wirings are provided to enable the power supply voltage output from the power supply voltage supply block to be supplied from
  • the size in the lateral direction can be reduced in the photoelectric conversion device.
  • FIG. 2 is a detailed view in a pixel block of the photoelectric conversion device of FIG. 1.
  • FIG. 4 is a circuit diagram in a case where switches and amplifiers in the pixel block of FIG. 3 are configured by transistors.
  • the photoelectric conversion apparatus which concerns on 2nd Embodiment of this invention.
  • the specific circuit diagram in case a signal processing block is a cyclic A / D converter.
  • FIG. 1 shows a photoelectric conversion device according to the first embodiment of the present invention.
  • the photoelectric conversion device of the present invention functions as a CMOS sensor used in various imaging devices such as a video camera, a digital camera, and a copying machine.
  • the photoelectric conversion device 1 shown in FIG. 1 includes a pixel block 10, signal processing blocks 20A to 20Z, a power supply voltage supply block 30, and an electrode pad 40.
  • pixels (Pixels) that convert the incident light amount into pixel signals are two-dimensionally arranged.
  • the signal processing blocks 20A to 20Z process the signal output from the pixel block 10.
  • the plurality of signal processing blocks 20A to 20Z are arranged (parallel) side by side in the lateral direction of the photoelectric conversion device 1.
  • the power supply voltage supply block 30 supplies a power supply voltage to each of these blocks.
  • the electrode pad 40 supplies a power supply voltage to the power supply voltage supply block 30.
  • the photoelectric conversion device to which the present invention is applied has a horizontally long rectangular shape having a pair of long sides and a pair of short sides.
  • the pixel block 10, the signal processing blocks 20A to 20Z, the power supply voltage supply block 30, and the electrode pad 40 are arranged in order from the top to the bottom in the short side direction (vertical direction in FIG. 1). Yes.
  • the power supply voltage output from the power supply voltage supply block 30 can be fed to the plurality of columns (PU1 to PUn) of the pixel block 10 in the short side direction (short direction, vertical direction in FIG. 1) of the photoelectric conversion device 1.
  • a plurality of vertical feed lines VL1 to VLn are provided.
  • the column indicates a minimum unit of a signal processing system in which a plurality of photoelectric conversion elements are grouped (a group of signal processing units: ProcessingProcessUnit).
  • a system for processing six photoelectric conversion elements two pixels each of R (red), G (green), and B (blue) is one column.
  • the number per column is not limited to six, and may be other numbers.
  • a plurality of columns PU1 to PUn which are signal processing units set in this way, are arranged side by side (in parallel) in the long side direction (left and right direction in FIG. 1) of the photoelectric conversion device 1.
  • a plurality of lateral power feeds that enable the power source voltage output from the power source voltage supply block 30 to be fed to the pixel block 10 and the plurality of signal processing blocks 20A to 20Z in the long side direction (longitudinal direction) of the photoelectric conversion device 1.
  • a wiring HL is provided.
  • the vertical power supply wiring VL extending in the short direction and transmitting the power supply voltage from the power supply voltage supply block 30 are connected to the horizontal power supply wiring HL extending in the longitudinal direction.
  • lateral power feeding means power feeding (power feeding from the longitudinal direction to each block) in the longitudinal direction (left-right direction in FIG. 1) of the photoelectric conversion device, and vertical power feeding is a short direction (see FIG. 1) of the photoelectric conversion device. 1 (up and down direction of 1) means power supply (power supply from the short direction to each block).
  • both vertical power supply and horizontal power supply are performed in a mesh shape with all the wirings.
  • FIG. 2 shows a photoelectric conversion device according to a comparative example.
  • power is fed only by lateral power feeding.
  • the longitudinal direction of the photoelectric conversion device is limited by the number of installed photoelectric conversion elements and the size per photoelectric conversion element. Specifically, in order to reduce the size in the longitudinal direction, the number of mounted photoelectric conversion elements is reduced or the size of one photoelectric conversion element is reduced.
  • the aspect ratio of “longitudinal direction: short direction” may range from 10: 1 to sometimes 100: 1.
  • the required wiring metal width B ( ⁇ m) is “B ( ⁇ m)> D ( ⁇ m) ⁇ C ( ⁇ / ⁇ ) / A ( ⁇ m)”
  • the required wiring metal width is proportional to the length in the longitudinal direction of the photoelectric conversion device.
  • the present invention adopts a configuration in which vertical feeding and lateral feeding are used together as shown in FIG. Specifically, the power supply voltage supply block 30 and the electrode pad 40 are arranged below the signal processing blocks 20A to 20Z, and from there, the pixel block 10 and the plurality of signal processing blocks 20A to 20Z are vertically fed for each column. Vertical power supply and horizontal power supply are used in combination.
  • FIG. 3 is a detailed view inside the pixel block 10 of the photoelectric conversion device of FIG.
  • RE, RO, GE, GO, BE, and BO configured by six pixels 11 and six analog memories are described as one column PUx.
  • the number is not limited to this number.
  • RE and RO indicate two pixel units in which a red (R) transmissive color filter is provided above the light receiving element.
  • GE and GO indicate two pixel units provided with a green (G) transmissive color filter.
  • BE and BO represent two pixel units provided with a blue (B) transmissive color filter.
  • the pixel units RE, RO, GE, GO, BE, and BO include a pixel 11 and an analog memory 12.
  • the internal configuration of the pixel unit will be described below using the pixel unit RO, but the configuration is the same for other pixel units.
  • the pixel is an active pixel sensor that performs charge-voltage conversion and amplification in the circuit.
  • the pixel 11 includes a photoelectric conversion element PD, a float diffusion region FD, and the like.
  • the photoelectric conversion element (light receiving element) PD accumulates charges generated by the incidence of light.
  • the float diffusion region FD functions as a charge-voltage converter that performs charge-voltage conversion by transferring the charge to a junction stray capacitance in the pixel 11 when reading out the charge.
  • the anode of the photoelectric conversion element PD is connected to the ground voltage, and the cathode of the photoelectric conversion element PD is connected to one end of the transfer switch SW1.
  • the other end of the transfer switch SW1 is connected to the first amplifier AMP1 and the reset switch SW2.
  • a region to which the transfer switch SW1, the first amplifier AMP1, and the reset switch SW2 are connected is referred to as a float diffusion region FD.
  • One end of the first amplifier AMP1 is connected to the current source 13.
  • a drive signal Vrd that is a reset voltage is applied to the other end of the reset switch SW2 that is not connected to the transfer switch SW1 and the first amplifier AMP1.
  • a color filter and a microlens are formed on the photoelectric conversion element PD.
  • These transfer switch SW1, reset switch SW2, photoelectric conversion element PD, first amplifier AMP1, color filter, and microlens are collectively referred to as a pixel. Note that the microlens may not be formed.
  • the provision of the analog memory 12 makes it possible to temporarily store signals, and any order of R / G / B signal levels and reset levels stored in the analog memory (for example, R reset level ⁇ signal level ⁇ G Can be read at a reset level of.
  • the pixel selection switch SW6, capacitance selection switches SW4 and SW5, capacitors C1 and C2, and memory write selection switch SW3 shown in FIG. 3 are collectively referred to as an analog memory.
  • capacitance selection switches SW4 and SW5 are connected to one ends of capacitors C1 and C2, respectively.
  • the other ends of the capacitors C1 and C2 are connected to a predetermined memory reference voltage Vm.
  • One end of the first amplifier AMP1 in the pixel 11 is connected to the first current source 13, and via the memory write selection switch SW3, selection switches SW4 and SW5 for selecting the capacitors C1 and C2. Are connected to a pixel selection switch SW6 for selecting a pixel.
  • the pixel selection switches SW6 of the plurality of analog memories 12 are connected to the second amplifier 15 and the second current source 14.
  • a column signal processing unit 16 is connected to the second amplifier 15.
  • the power supply for the first amplifier AMP1 and the power supply for the second amplifier 15 use vertical power supply (for example, power supply 2 in FIG. 5).
  • the reset voltage Vrd applied to the reset switch SW2 of each pixel 11, the first current source 13, and the second current source 14 use lateral power feeding (power feeding 1 in FIG. 5).
  • the memory reference voltage Vm connected to the capacitors C1 and C2 of the analog memory 12 may be generated by being drawn from the ground terminal, or a lateral power supply (power supply 1 in FIG. 5) may be used.
  • the configuration in which both the vertical power supply and the horizontal power supply are used in one column can reduce the width of the horizontal power supply wiring HL, thereby reducing the size of the photoelectric conversion device in the short direction. it can. Therefore, the number of chips removed per wafer is increased and the cost can be reduced.
  • FIG. 4 is a circuit diagram in the case where the switches and amplifiers in the pixel block of FIG. 3 are configured by transistors.
  • each of the switches SW1 to SW6 is composed of one transistor (Tr).
  • the circuit for realizing the configuration of FIG. 3 may be a CMOS switch using Nch-Tr and Pch-Tr in consideration of transistor ON resistance and charge injection.
  • a switch may be configured with Pch-Tr. For example, when the reset voltage Vrd is high, the potential of the memory write selection transistor SW3 is also high, so that the ON resistance can be lowered by using a Pch type switch rather than an Nch type.
  • MOS capacitors As the capacitors C1 and C2 in consideration of area efficiency.
  • the capacitors C1 and C2 use Nch type MOS transistors (MOS capacitors). It is preferable to do this.
  • the memory reference voltage Vm at one end of the capacitors C1 and C2 may be shared with the ground voltage of other circuits. However, if the memory reference voltage Vm fluctuates, the voltage fluctuation directly appears in the output depending on the timing. Therefore, it is more preferable to separate the memory reference voltage Vm from the ground voltage of other circuits.
  • FIG. 4 shows an example in which the second amplifier 15 is configured by one Nch type MOS transistor.
  • the back gate of a transistor (referred to as a second amplification transistor) 15 constituting the second amplifying unit is normally connected to the source in consideration of the back gate effect, but this is a trade-off with the area, and the back gate There may be cases where the gate is not connected.
  • a Pch type can also be configured.
  • the current flowing through the transistor (referred to as the first amplification transistor) AMP1 and the second amplification transistor 15 constituting the first amplification unit can be varied.
  • the size of the second amplifying transistor 15 common in the column does not affect the conversion gain as much as the first amplifying transistor AMP1. Therefore, considering the noise characteristics (flicker noise, thermal noise, RTS noise, etc.), it is preferable that the second amplification transistor 15 is as large as possible. Further, the size of the second amplification transistor 15 has little influence on the size of the entire chip. Therefore, the second amplifying transistor 15 is preferably larger than the first amplifying transistor AMP1.
  • the first current source 13 and the second current source 14 are composed of a plurality of transistors.
  • the power supply for the first amplification transistor AMP1 and the power supply for the second amplification transistor 15 use vertical power supply (power supply 2) (see FIG. 5).
  • the reset voltage Vrd applied to the reset transistor SW2 of each pixel 11, the first current source 13, and the second current source 14 use lateral power feeding (power feeding 1).
  • FIG. 5 shows a photoelectric conversion device according to the second embodiment of the present invention.
  • vertical power feeding is performed from the power supply voltage supply block 30 to another block (alternately with the pixel block 10 and the plurality of signal processing blocks 20A to 20Z) for each column.
  • the pixel block 10 and each of the plurality of signal processing blocks 20A to 20Z are supplied with power via different vertical power supply wirings VL for each column.
  • the power supply voltage is supplied to the pixel block 10 via a vertical power supply wiring (vertical power supply wiring for pixel block) VL1 (VL1 (p)) corresponding to columns (for example, columns PU1 and Pn) in a predetermined column.
  • a vertical power supply wiring (vertical power supply wiring for signal processing block) VL2 (corresponding to a column (for example, columns PU2, PUn-1) different from the predetermined column (PU1)).
  • the power supply voltage is supplied via VL2 (p)).
  • VLx (p) for example, VL1 (p), VLn (p)
  • VLx (s) for example, VL2 (s), VLn-1 (s)
  • VLx (s) for example, VL2 (s), VLn-1 (s)
  • the vertical power supply and the horizontal power supply are not shared in a mesh shape between the pixel block 10 and the signal processing blocks 20A to 20Z. Since the lateral power feeding is performed independently via another wiring, noise interference does not affect each other, and noise interference during power feeding can be further reduced as compared with the first embodiment.
  • the signal processing block 20A is a noise source
  • the noise may directly cause the power of the pixel block 10 to shake.
  • the wiring resistance between the pixel block 10 and the power supply voltage supply block 30 is 200 ⁇
  • the wiring resistance between the signal processing block 20A and the power supply voltage supply block 30 is 150 ⁇
  • the signal processing block 20A and the pixel block 10 are connected.
  • the wiring resistance of the path through which the noise propagates is 50 ⁇ in the configuration of FIG.
  • the image quality can be further improved by supplying the power through the wiring in which the noise and the pixel block are independent.
  • bypass capacitor for connecting the power supply line and the ground (terminal) is arranged in the power supply voltage supply block 30 for the purpose of avoiding fluctuations in the voltage of the DC power supply when the circuit operates. May be.
  • the noise with respect to the power source in the signal processing blocks 20A to 20Z is designed to be suppressed to within 1 LSB (least significant bit) equivalent in terms of 10-bit output.
  • the pixel block 10 When the pixel block 10 is mounted via the power source shared by the 1 LSB noise, it may appear as 1 LSB noise in the output of the pixel block 10 as it is. Usually, since the signal output from the pixel block 10 may apply a gain of about 10 times, the noise which was originally 1LSB becomes 10LSB.
  • the wiring resistance is set so that the noise can be suppressed to 1/10, that is, the cut-off frequency is 1/10.
  • the wiring resistance from the pixel block 10 to the power supply voltage supply block 30 is Y ( ⁇ ) and the wiring resistance from the signal processing blocks 20A to 20Z to the power supply voltage supply block 30 is Z ( ⁇ ), “Z + Y> 10 * If the wiring resistance satisfies (YZ) ”, the influence on the image is reduced.
  • the noise is 1 LSB or less in terms of 10 bits, and the influence on the image is reduced.
  • 0.1 LSB is obtained in terms of 10-bit output and the influence on the image is eliminated. That is, Z + Y> 100 * (Y ⁇ Z) may be satisfied. With this setting, the noise becomes 0.1 LSB or less in terms of 10 bits, and the influence on the image is almost eliminated.
  • FIG. 6 shows a photoelectric conversion device when a plurality (30A, 30B) of power supply voltage supply blocks 30 are provided. As shown in FIG. 6, the number of power supply voltage supply blocks 30 is not necessarily one.
  • the power supply block corresponding to the power supply source corresponding to each type of the power supply destination block that is, each of the pixel block 10 and the signal processing block 20 (20A to 20Z).
  • 30A and 30B can be separated. Therefore, it becomes difficult to be affected by the difference in power supply voltage value, and it is possible to further prevent noise from being mixed during power feeding.
  • FIG. 7 shows a photoelectric conversion device when there are a plurality of electrode pads 40. As shown in FIG. 7, the number of the electrode pads 40 and the power supply voltage supply block 30 is not necessarily one.
  • the power source of the supply source to be supplied for each type of the power supply destination block that is, the pixel block 10 and the signal processing block 20 (20A to 20Z).
  • the supply blocks 30A and 30B and the electrode pads 40A and 40B can be separated. Therefore, it becomes difficult to be affected by the difference in power supply voltage value, and it is possible to further prevent noise from being mixed during power feeding.
  • FIG. 8 shows a schematic diagram of a power feeding method in the pixel block 10.
  • the photoelectric conversion device of the present invention is assumed to be mounted on one chip.
  • the photoelectric conversion element PD in the pixel 11 is affected by the stress (stress), and the image characteristics may be deteriorated. There is sex.
  • a blank area B that does not include the pixel 11 is disposed above the pixel area A that includes the pixel 11 including the photoelectric conversion element PD as illustrated in FIG. And the pixel area A may be separated from the chip edge CE.
  • the vertical power supply signal traverses the pixel 11 and the aperture of the pixel becomes narrow and sensitivity is lowered.
  • horizontal power supply (power supply 1 using HL1) is provided to the block (margin region B) arranged above the pixel region A including the pixel 11, and vertical power supply (VL1) is provided to the block (margin region C) below the pixel. It is effective to separate the power supply method (using the wiring HL2) and the power supply method.
  • the pixel block 10 at least a portion closer to the power supply voltage supply block 30 than the plurality of pixels 11 is vertically fed using the vertical feed wiring VL ⁇ b> 1, and at least a plurality of pixels 11 are separated from the power supply voltage supply block 30.
  • the portion is fed using the lateral feed wiring HL1.
  • the signal passing through the vertical power supply wiring VL1 can secure the aperture of the pixel and the photoelectric sensitivity without traversing the pixel.
  • FIG. 9 is a specific example in the case where only lateral power feeding is used for the noise source.
  • 9A shows a photoelectric conversion device
  • FIG. 9B is an enlarged view of the signal processing block A
  • FIG. 9C shows an example in which the signal processing block is configured by a cyclic A / D converter. Show.
  • the vertical power supply is performed by supplying the power supply voltage from the power supply voltage supply block 30 to both the signal processing blocks 20A to 20Z and the pixel block 10 through the common vertical power supply wiring VL. Power is being supplied.
  • the noise source when the sensitive circuit 21 and the noise source 22 are separated from each other in the signal processing block 20A, the noise source is set to perform only lateral power feeding. That is, vertical power feeding is not performed on the noise sources of the signal processing blocks 20A to 20Z.
  • the power supply 3 using the horizontal power supply wiring HL3 is used as the noise source 22, and the power supply using the vertical power supply wiring VL2 is used. 4 is used in the sensitive circuit 21 that is easily affected by noise.
  • FIG. 10 shows a specific circuit diagram when the signal processing block is a cyclic A / D converter.
  • the control logic 26 and the D / A converter (DAC) 23 are noise sources 22, capacitors Cin1, Cin2, Cout, switches SW10 to SW40, amplifiers 24 and the comparator 25 correspond to the sensitive circuit 21.
  • the capacitors Cin1, Cin2, Cout, the switches SW10 to SW40, and the amplifier 24 function as switched capacitors.
  • This circuit is a general cyclic A / D converter.
  • the input signal from the block arranged in the upper stage input to the switch SW10 is sampled and held by the switches SW10 to SW40, and the voltage is converted by repeating the comparison and amplification. Assume that digital data is output to the lower stage.
  • the amplifier 24 and the comparator 25 in the switched capacitor which are sensitive elements, use the vertical power supply (power supply 4) for power supply.
  • the DAC 23 and the control logic 26 have a signal level that swings from GND to the power supply voltage, so that noise easily occurs during transmission and becomes a noise source. Therefore, the DAC 23 and the control logic 26 are separated from the power supply of other highly sensitive elements.
  • the lateral power supply HL power supply 3
  • the vertical power supply is used for the purpose of reducing the wiring resistance.
  • the reference voltage used for the clock and the amplifier can be supplied using the vertical wiring by the same means.
  • the present invention has been described based on each embodiment, but the present invention is not limited to the requirements shown in the above embodiment. With respect to these points, the gist of the present invention can be changed without departing from the scope of the present invention, and can be appropriately determined according to the application form.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

短手方向のサイズを縮小できる光電変換装置を実現する。横長の長方形形状の光電変換装置（１）であって、複数の画素が配置された画素ブロック（１０）と；画素ブロックから出力された信号を処理する複数の信号処理ブロック（２０）と；画素ブロック及び複数の信号処理ブロックへ電源電圧を供給する電源電圧供給ブロック（３０）と；電源電圧供給ブロックに接続される電極パッド（４０）と；を備えており、複数の画素（１１）の夫々は、入射光に応じて光電変換を行う光電変換素子および光電変換された電荷を電圧に変換する増幅器を含む電荷電圧変換部（ＦＤ）を備える。画素ブロックでは、所定の数毎の画素が一纏りの信号処理単位である１つのカラム（ＰＵ）として設定され、複数の該カラムが当該光電変換装置の長手方向に並列されており、電源電圧供給ブロックから出力される電源電圧を短手方向から画素ブロックの複数のカラム毎へ給電可能にする複数の縦給電配線（ＶＬ）が設けられ、電源電圧供給ブロックから出力される電源電圧を長手方向から画素ブロック及び複数の信号処理ブロックへ給電可能にする複数の横給電配線（ＨＬ）が設けられ、縦給電配線と横給電配線とは接続されている。

Description

光電変換装置
　本発明は、光電変換装置に関する。
　光電変換装置は、入射光に応じて光電変換を行う光電変換素子及び光電変換された電荷を電圧に変換する電荷電圧変換部を備える画素が、二次元に配置された画素ブロックと、該画素ブロックから出力された信号を処理する複数の信号処理とで構成されている。このような構成は、一体化するのに有利なＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）により形成されている。
　このような光電変換装置は、撮像素子（イメージセンサ）として、ビデオカメラやデジタルカメラ、複写機等、さまざまな撮像機器に用いられている。ここで、撮像機器に搭載するイメージセンサは、高画質化を達成するべくノイズ低減が望まれつつ、イメージセンサが配置できる基板のレイアウト面積の制約がある。
　例えば、特許文献１には、水平転送バスラインがカラムＡＤ回路上を交差する構成で、レイアウト面積の増加を抑制しつつ、カラムＡＤ回路から水平転送バスラインへのクロストークによるノイズの発生を低減させる構成が提案されている。
　上記特許文献１のように、横長の光電変換装置に対して、横給電のみで給電を行おうとすると、ＩＲドロップ対策で、電源・ＧＮＤ領域をとらざるをえず、幅の広い配線導線（メタル）での給電が必要になる。つまり、光電変換装置の短手方向のサイズが大きくなり、１ウェハあたりのチップの取れ数が少なくなることに起因して、１チップ当たりの製造コストが増加してしまう。
　そこで、本発明は、上記事情に鑑み、短手方向のサイズが縮小できる光電変換装置を提供することを目的とする。
　上記課題を解決するため、本発明の一態様では、横長の長方形形状の光電変換装置であって、複数の画素が配置された画素ブロックと、前記画素ブロックから出力された信号を処理する、当該光電変換装置の短手方向に並列された複数の信号処理ブロックと、前記画素ブロック及び前記複数の信号処理ブロックへ電源電圧を供給する電源電圧供給ブロックと、前記電源電圧供給ブロックに接続される電極パッドと、を備えており、
前記複数の画素の夫々は、入射光に応じて光電変換を行う光電変換素子および光電変換された電荷を電圧に変換する増幅器を含む電荷電圧変換部を備え、
前記画素ブロックでは、所定の数毎の画素が一纏りの信号処理単位である１つのカラムとして設定され、複数の該カラムが当該光電変換装置の長手方向に並列されており、
前記電源電圧供給ブロックから出力される前記電源電圧を、前記短手方向から、前記画素ブロックの複数のカラム毎へ給電可能にする、複数の縦給電配線が設けられ、前記電源電圧供給ブロックから出力される前記電源電圧を、前記長手方向から、前記画素ブロック及び前記複数の信号処理ブロックへ、給電可能である、複数の横給電配線が設けられ、前記縦給電配線と前記横給電配線とは接続されていることを特徴とする
光電変換装置を提供する。
　一態様によれば、光電変換装置において、短手方向のサイズを縮小することができる。
本発明の第１実施形態に係る光電変換装置。 比較例に係る光電変換装置。 図１の光電変換装置の画素ブロック内の詳細図。 図３の画素ブロック内のスイッチや増幅器をトランジスタで構成した場合の回路図。 本発明の第２実施形態に係る光電変換装置。 電源電圧供給ブロックが複数設けられる場合の光電変換装置。 電極パッドが複数ある場合の光電変換装置。 画素ブロック内の給電方法の概略図。 ノイズ源に対しては横給電のみを利用した場合の概略図。 信号処理ブロックがサイクリック型Ａ／Ｄコンバータである場合の具体的な回路図。
　以下、図面を参照して本発明を実施するための形態について説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付し、重複する説明を省略する。
　＜第１実施形態＞
　図１は、本発明の第１実施形態に係る光電変換装置を示す。本発明の光電変換装置は、例えば、ビデオカメラやデジタルカメラ、複写機等、さまざまな撮像機器に用いられる、ＣＭＯＳセンサとして機能する。
　図１に示す光電変換装置１は、画素ブロック１０と、信号処理ブロック２０Ａ～２０Ｚと、電源電圧供給ブロック３０と、電極パッド４０とを備える。
　画素ブロック１０では、入射光量を画素信号に変換する画素（Pixel）が二次元に配置されている。
　信号処理ブロック２０Ａ～２０Ｚは、画素ブロック１０から出力された信号を処理する。複数の信号処理ブロック２０Ａ～２０Ｚは、光電変換装置１の短手方向に並んで配列（並列）されている。
　電源電圧供給ブロック３０は、これらの各ブロックへ電源電圧を供給する。電極パッド４０は、電源電圧供給ブロック３０に電源電圧を給電する。
　また、本発明が適用される光電変換装置は、１対の長辺と１対の短辺とを備えた横長の長方形形状である。光電変換装置１において、画素ブロック１０、信号処理ブロック２０Ａ～２０Ｚ、電源電圧供給ブロック３０、電極パッド４０は、順に上から下に短辺方向に（図１の上下方向に）並んで配置されている。
　電源電圧供給ブロック３０から出力される電源電圧を、画素ブロック１０の複数のカラム（ＰＵ１～ＰＵｎ）毎へ光電変換装置１の短辺方向（短手方向、図１の上下方向）に、給電可能にする、複数の縦給電配線ＶＬ１～ＶＬｎが設けられている。
　本明細書において、カラムとは、複数の光電変換素子を一纏めにした信号処理系統の最小単位（一纏りの信号処理単位：Processing Unit）を示す。本願では６個（Ｒ（赤），Ｇ（緑），Ｂ（青）の各２画素）の光電変換素子を処理する系統を１カラムとしている。なお、１カラム当たりの個数は、６個に限定されず、他の数であってもよい。
　画素ブロック１０では、光電変換装置１の長辺方向（図１の左右方向）に、このように設定された信号処理単位であるカラムＰＵ１～ＰＵｎが、複数並んで配列（並列）されている。
　電源電圧供給ブロック３０から出力される電源電圧を、画素ブロック１０及び複数の信号処理ブロック２０Ａ～２０Ｚへ、光電変換装置１の長辺方向（長手方向）に、給電可能にする、複数の横給電配線ＨＬが設けられている。
　そして、電源電圧供給ブロック３０からの電源電圧を伝送する、短手方向に延伸する縦給電配線ＶＬと、長手方向に延伸する横給電配線ＨＬとは接続されている。
　本明細書において、横給電は光電変換装置の長手方向（図１の左右方向）の給電（長手方向から各ブロックへの給電）を意味し、縦給電は、光電変換装置の短手方向（図１の上下方向）の給電（短手方向から各ブロックへの給電）を意味する。
　図１に示す本発明の第１実施形態では、全ての配線で、メッシュ状に縦給電及び横給電の両方を行っている。
　＜比較例＞
　図２は、比較例に係る光電変換装置を示す。この比較例では、横長の光電変換装置において、横給電のみで給電を行っている。
　ここで、光電変換装置の長手方向は、光電変換素子の搭載数と光電変換素子１つあたりのサイズで律速している。詳しくは、長手方向のサイズを小さくするには、光電変換素子の搭載数を減らす又は一つあたりの光電変換素子のサイズを小さくすることになる。
　しかし、光電変換素子の搭載数を減らすと解像度の低下を招き、光電変換素子を小さくすると感度低下を招く恐れがあるため、光電変換装置の長手方向のサイズを小さくすることは難しい。
　そのため、光電変換装置の面積を減らすためには短手方向のサイズを縮小することは重要である。例えば、長手方向のサイズを変えずに全体のサイズを縮小するため、「長手方向：短手方向」のアスペクト比は１０：１から、ときには１００：１に及ぶこともある。
　図２に示すように、光電変換装置に対して、横給電のみで給電を行おうとすると、電源配線上に生じるＩＲ積の電圧降下であるＩＲドロップが大きく発生する。
　そのため、ＩＲドロップを考慮して、幅の広い（光電変換装置の短手方向の長さが広い）配線導線（配線メタル）での給電が必要になる。例えば、ＩＲドロップを考慮した目標の抵抗値がＡ（Ω）、シート抵抗がＣ（Ω／□）（ohm per square）、光電変換装置の長手方向の長さがＤ（μｍ）だとした場合、必要なメタル幅Ｂ（μｍ）は、
「Ｂ（μｍ）　＞　Ｄ（μｍ）×Ｃ（Ω／□）／Ａ（μｍ）」
となり、必要な配線メタル幅は光電変換装置の長手方向の長さに比例する。
　言い換えると、図２の比較例の構成では、長手方向の長さが長いほど、配線メタルの幅を広くする必要があり、光電変換装置の短手方向の長さが長くなる。
　そこで、短手方向の長さを短くするため、本発明では図１のように、縦給電と横給電とを併用する構成を採用する。詳しくは、電源電圧供給ブロック３０と電極パッド４０を信号処理ブロック２０Ａ～２０Ｚの下部に配置し、そこから画素ブロック１０や複数の信号処理ブロック２０Ａ～２０Ｚに対して１カラムごとに縦給電を行い、縦給電と横給電とを併用する。
　この構成では縦給電配線ＶＬの一本あたりの配線抵抗がＦ（Ω）であったとしても、カラム数がＥ（本）あれば、合成抵抗はＦ／Ｅとなりカラム数の分だけ大きく抵抗値を下げることができる。図１では、比較的容易に合成抵抗を下げられる縦給電を併用する構成であるため、横給電の抵抗値を大きくすることが可能、言い換えれば、横給電配線ＨＬの給電用配線の幅を狭くすることができるため、光電変換装置の短手方向のサイズを縮小できる。よって、１ウェハあたりのチップのとれ数が多くなりコストダウンが可能となる。
　＜画素ブロック＞
　下記、画素ブロック内のカラムの構成について説明する。図３は、図１の光電変換装置の画素ブロック１０内の詳細図である。
　図３では、６個の画素１１と６個のアナログメモリで構成された６つの画素ユニットＲＥ，ＲＯ，ＧＥ，ＧＯ，ＢＥ，ＢＯを１つのカラムＰＵｘとして説明するが、処理単位となるカラムの数は、この数に限定するものではない。ここで、ＲＥ，ＲＯは赤色（Ｒ）透過のカラーフィルターが受光素子上部に設けられる２つの画素ユニットを示す。ＧＥ，ＧＯは緑色（Ｇ）透過のカラーフィルターが設けられる２つの画素ユニットを示す。ＢＥ，ＢＯは青色（Ｂ）透過のカラーフィルターが設けられる２つの画素ユニットを示す。
　画素ユニットＲＥ，ＲＯ，ＧＥ，ＧＯ，ＢＥ，ＢＯは、画素１１と、アナログメモリ１２とを備える。下記、画素ユニットＲＯを用いて、画素ユニット内部の構成の説明をするが、他の画素ユニットでも構成は同様とする。
　画素（画素回路）は、回路内で電荷‐電圧変換と増幅を行う、アクティブピクセルセンサである。画素１１は光電変換素子ＰＤやフロートディフュージョン領域ＦＤ等を備える。光電変換素子（受光素子）ＰＤは、光の入射によって発生した電荷を蓄積する。フロートディフュージョン領域ＦＤは、電荷を読み出したときに、画素１１内の接合浮遊容量へ転送して電荷‐電圧変換を行う電荷電圧変換部として機能する。
　画素１１において、光電変換素子ＰＤのアノードは接地電圧に接続され、光電変換素子ＰＤのカソードは転送スイッチＳＷ１の一端に接続される。転送スイッチＳＷ１の他端は、第一の増幅器ＡＭＰ１、及びリセットスイッチＳＷ２に接続される。
　ここで、転送スイッチＳＷ１と、第一の増幅器ＡＭＰ１と、リセットスイッチＳＷ２が接続される領域をフロートディフュージョン領域ＦＤとする。第１の増幅器ＡＭＰ１の一端は、電流源１３へ接続されている。
　リセットスイッチＳＷ２の、転送スイッチＳＷ１及び第一の増幅器ＡＭＰ１と接続していない他端にはリセット電圧である駆動信号Ｖｒｄが印加される。
　図には記載していないが、光電変換素子ＰＤ上部にはカラーフィルターやマイクロレンズが形成される。これら、転送スイッチＳＷ１、リセットスイッチＳＷ２、光電変換素子ＰＤ、第一の増幅器ＡＭＰ１、カラーフィルター、及びマイクロレンズをあわせて画素とよぶ。なお、マイクロレンズは形成しなくてもよい場合もある。
　アナログメモリ１２を設けることで、信号の一時記憶が可能になり、アナログメモリに蓄積されたＲ／Ｇ／Ｂの信号レベルやリセットレベルの任意の順番（例えば、Ｒのリセットレベル⇒信号レベル⇒Ｇのリセットレベル⇒・・・）での読み出しが可能となる。
　図３に示す、画素選択スイッチＳＷ６、容量選択スイッチＳＷ４，ＳＷ５、コンデンサＣ１，Ｃ２、及びメモリ書き込み選択スイッチＳＷ３をあわせてアナログメモリと呼ぶ。
　アナログメモリ１２では、容量選択スイッチＳＷ４，ＳＷ５はそれぞれコンデンサＣ１，Ｃ２の一端に接続されている。コンデンサＣ１，Ｃ２の他端は、所定のメモリ基準電圧Ｖｍに接続されている。
　画素１１内の第１の増幅器ＡＭＰ１の一端は、第１の電流源１３に接続されているとともに、メモリ書き込み選択スイッチＳＷ３を介して、コンデンサＣ１，Ｃ２を選択するための選択スイッチＳＷ４，ＳＷ５と、画素を選択するための画素選択スイッチＳＷ６に接続されている。
　複数のアナログメモリ１２（図では６個）の画素選択スイッチＳＷ６は、第２の増幅器１５、及び第２の電流源１４に接続される。また、第２の増幅器１５には、カラム信号処理部１６が接続されている。
　同じチップを多様な製品で使用する場合、ある製品では画像特性を優先し、ある製品では消費電流を優先するといったことがある。そのため、第１の増幅器ＡＭＰ１や第２の増幅器１５に流す電流を可変できるようなシステムにしておくと好適である。
　図３において、第１の増幅器ＡＭＰ１のための電源及び第２の増幅器１５のための電源は、縦給電（例えば、図５の給電２）を使用する。
　一方、各画素１１のリセットスイッチＳＷ２に印加されるリセット電圧Ｖｒｄ、第１の電流源１３、及び第２の電流源１４は、横給電（図５の給電１）を使用する。
　アナログメモリ１２のコンデンサＣ１，Ｃ２に接続される、メモリ基準電圧Ｖｍはグランド端子から引き込んで生成する、あるいは、横給電（図５の給電１）を使用してもよい。
　このように、１カラム内においても縦給電と横給電とを併用する構成とすることで、横給電配線ＨＬの配線幅を狭くすることができるため、光電変換装置の短手方向のサイズを縮小できる。よって、１ウェハあたりのチップのとれ数が多くなりコストダウンが可能となる。
　＜画素ブロックの詳細＞
　図４に、図３の画素ブロック内のスイッチや増幅器をトランジスタで構成した場合の回路図を示す。
　図４に示す構成では、スイッチＳＷ１～ＳＷ６を夫々１つのトランジスタ（Ｔｒ）で構成している。なお、図３の構成を実現する回路として、トランジスタのＯＮ抵抗や、チャージインジェクションを考慮してＮｃｈ型－ＴｒとＰｃｈ型－Ｔｒを利用したＣＭＯＳ－スイッチでもよい。また、電位によってはＰｃｈ型－Ｔｒで、スイッチを構成してもよい。例えば、リセット電圧Ｖｒｄが高い場合、メモリ書き込み選択トランジスタＳＷ３の電位も高くなるため、Ｎｃｈ型よりはＰｃｈ型のスイッチを使用した方がＯＮ抵抗を低くすることができる。
　アナログメモリ１２において、コンデンサの容量Ｃ１，Ｃ２は面積効率を考慮するとＭＯＳ容量を使用するのが好ましい。特に、容量Ｃ１，Ｃ２の容量選択スイッチＳＷ４，ＳＷ５側にかかる電圧は接地側の電圧よりも電源電圧側に近いレベルとなるため、容量Ｃ１，Ｃ２はＮｃｈ型のＭＯＳトランジスタ（ＭＯＳ容量）を使用するのが好ましい。
　ＭＯＳ容量の両端の電位差が、必ずしも酸化膜容量を維持できるほど大きいとは限らないため、デプレッション型のＭＯＳ容量を使用するのが好ましい。
　容量Ｃ１，Ｃ２の一端のメモリ基準電圧Ｖｍは、その他の回路の接地電圧と共通にしてもよい。しかし、このメモリ基準電圧Ｖｍが揺れると、タイミングによっては電圧の揺れがダイレクトに出力にも現れてしまうため、メモリ基準電圧Ｖｍとその他の回路の接地電圧とを分ける方がより好ましい。
　図４では、第２の増幅器１５について、Ｎｃｈ型のＭＯＳトランジスタ１つで構成した例を示している。なお、第２の増幅部を構成するトランジスタ（第２の増幅トランジスタと称する）１５のバックゲートはバックゲート効果を考慮するとソースにつなぐのが通常は好ましいが、面積とのトレードオフになり、バックゲートにつながない場合もありうる。ここでは、Ｎｃｈ型のＭＯＳトランジスタについて説明したが、Ｐｃｈ型でも構成可能である。
　同じチップを多様な製品で使用する場合、ある製品では画像特性を優先し、ある製品では消費電流を優先するといったことがある。そのため、第１の増幅部を構成するトランジスタ（第１の増幅トランジスタと称する）ＡＭＰ１や、第２の増幅トランジスタ１５に流す電流を可変できるようにしておくのが好ましい。
　各画素１１内において、第１の増幅トランジスタＡＭＰ１のサイズを大きくしすぎるとＦＤ領域にぶらさがる容量が大きくなり、電荷・電圧変換ゲインの低下をまねくため（Ｖ＝Ｑ／Ｃにより）、第１の増幅トランジスタＡＭＰ１を大きくできない。
　一方、カラム内で共通の第２の増幅トランジスタ１５のサイズについては、第１の増幅トランジスタＡＭＰ１ほど変換ゲインへの影響はない。そのため、ノイズ特性（フリッカノイズ、熱雑音、ＲＴＳノイズ等）を考慮するとできるだけ、第２の増幅トランジスタ１５は大きい方が好適である。また、第２の増幅トランジスタ１５のサイズは、チップ全体のサイズへの影響も少ない。よって、第２の増幅トランジスタ１５は第１の増幅トランジスタＡＭＰ１よりも大きいサイズのものを使用するのが好ましい。
　また、第１の電流源１３及び第２の電流源１４は複数のトランジスタで構成されている。
　図４において、第１の増幅トランジスタＡＭＰ１のための電源および第２の増幅トランジスタ１５のための電源は、縦給電（給電２）を使用する（図５参照）。
　一方、各画素１１のリセットトランジスタＳＷ２に印加されるリセット電圧Ｖｒｄ、第１の電流源１３、及び第２の電流源１４は、横給電（給電１）を使用する。
　このように、用途に応じて縦給電と横給電とを使い分けることで、配線に伴うノイズを抑制することができる。
　＜第２実施形態＞
　図５は、本発明の第２実施形態に係る光電変換装置を示す。
　本実施形態において、電源電圧供給ブロック３０から１カラムごとに、別のブロックへ（画素ブロック１０と、複数の信号処理ブロック２０Ａ～２０Ｚと交互に）、縦給電を行っている。即ち、画素ブロック１０と、複数の信号処理ブロック２０Ａ～２０Ｚの夫々のブロックとは、カラム毎に、異なる縦給電配線ＶＬを介して給電される。
　例えば、画素ブロック１０へは、所定の列のカラム（例えば、カラムＰＵ１，Ｐｎ）に対応する縦給電配線（画素ブロック用縦給電配線）ＶＬ１（ＶＬ１（ｐ））を介して電源電圧が供給される。一方、信号処理ブロック２０Ａ～２０Ｚへは、前記所定のカラム（ＰＵ１）とは異なるカラム（例えば、カラムＰＵ２，ＰＵｎ－１）に対応する縦給電配線（信号処理部ブロック用縦給電配線）ＶＬ２（ＶＬ２（ｐ））を介して電源電圧が供給される。
　即ち、複数の縦給電ＶＬ１～ＶＬｎにおいて、予め、画素ブロック１０に給電するもの（ＶＬｘ（ｐ）（例えば、ＶＬ１（ｐ），ＶＬｎ（ｐ））と、複数の信号処理ブロック２０Ａ～２０Ｚの夫々のブロックに給電するもの（ＶＬｘ（ｓ）（例えば、ＶＬ２（ｓ），ＶＬｎ－１（ｓ））とを、予め分けておく。これにより、画素ブロック１０と、複数の信号処理ブロック２０Ａ～２０Ｚとは、カラム毎に、異なる縦給電配線ＶＬｘ（ｐ），ＶＬｘ（ｓ）を介して給電される。
　このように配置することで、図１に示すように画素ブロック１０と信号処理ブロック２０Ａ～２０Ｚとの間で縦給電及び横給電をメッシュ状に共有せずに、本実施形態では、縦給電と横給電とを独立して別の配線を介して行うので、ノイズが相互に影響することなく、第１実施形態よりも、給電の際のノイズの干渉がさらに削減可能となる。
　例えば、信号処理ブロック２０Ａがノイズ源の場合、そのブロック２０Ａと画素ブロック１０で電源を共有していると、そのノイズがそのまま画素ブロック１０の電源の揺れとなってしまうおそれがあった。
　仮に、縦給電配線ＶＬにおいて、画素ブロック１０と電源電圧供給ブロック３０との配線抵抗を２００Ω、信号処理ブロック２０Ａと電源電圧供給ブロック３０との配線抵抗を１５０Ω、信号処理ブロック２０Ａと画素ブロック１０の配線抵抗が５０Ωの場合、図１の構成ではノイズが伝搬する経路の配線抵抗は５０Ωであった。
　一方、本実施形態のように、１カラムごとに縦給電を行うブロックを変えると、ノイズが伝搬する経路の配線抵抗は３５０Ωとなる。よって抵抗値は３５０／５０倍＝７倍となり、カットオフ周波数が１／７となる。よって、ノイズが１／７となる。
　このように、ノイズと画素のブロックが独立した配線で電源が供給されることで、画像品質をさらに向上させることができる。
　さらに、この電源電圧供給ブロック３０に、回路が動作する際に直流電源の電圧が変動するのを避けることを目的として、電源線とグランド（端子）とを接続するバイパスコンデンサ（パスコン）を配置してもよい。
　このように、パスコンを設けることにより、各ブロック間に発生するノイズを、一層低減させることができる。
　ここで、ノイズを制御するための具体的な構成例について説明する。
本光電変換装置をＣＭＯＳセンサとして光電検出に用いる場合など、信号処理ブロック２０Ａ～２０Ｚ内での電源に対するノイズは、１０ｂｉｔ出力換算で１ＬＳＢ（least significant bit）相当以内に抑えるように設計している。
　この１ＬＳＢのノイズが共有した電源を介して画素ブロック１０に乗ると、そのまま画素ブロック１０の出力に１ＬＳＢのノイズとして見えることがある。通常、画素ブロック１０から出力された信号は１０倍程度のゲインをかけることがあるため、もともと１ＬＳＢだったノイズが１０ＬＳＢになる。
　つまり、ゲイン相当分を考慮して、ノイズを１／１０に抑えられるような、即ち、カットオフ周波数を１／１０にするような、配線抵抗を設定する。詳しくは、画素ブロック１０から電源電圧供給ブロック３０までの配線抵抗をＹ（Ω）、信号処理ブロック２０Ａ～２０Ｚから電源電圧供給ブロック３０までの配線抵抗をＺ（Ω）として、「Ｚ＋Ｙ＞１０＊（Ｙ－Ｚ）」を満たす配線抵抗とすると、画像への影響は少なくなる。詳しくは、この設定だと、１０ｂｉｔ換算で１ＬＳＢ以下のノイズとなり、画像への影響が少なくなるとわかる。
　さらに、より好ましくは、１／１００までノイズを低減させると（カットオフ周波数を１／１００にすると）１０ｂｉｔ出力換算で０．１ＬＳＢとなり画像への影響はなくなる。つまり、Ｚ＋Ｙ＞１００＊（Ｙ－Ｚ）を満たせばよい。この設定だと、１０ｂｉｔ換算で０．１ＬＳＢ以下のノイズとなり画像への影響がほぼなくなる。
　下記、第３～第５実施形態においても、第２実施形態で用いた、１カラムごとに別のブロックへ縦給電を実施する方法を適用して説明する。
　＜第３実施形態＞
　図６は、電源電圧供給ブロック３０が複数（３０Ａ，３０Ｂ）設けられる場合の光電変換装置を示す。図６に示すように、必ずしも電源電圧供給ブロック３０は１つである必要はない。
　このように、２以上の電源供給ブロックを設けると、給電先のブロックの種類ごとに、即ち、画素ブロック１０、信号処理ブロック２０（２０Ａ～２０Ｚ）の夫々に、対応する給電元の電源供給ブロック３０Ａ，３０Ｂを分離できる。そのため電源電圧値の違いによる影響を受けにくくなり、給電の際のノイズの混入をさらに防止することができる。
　＜第４実施形態＞
図７は、電極パッド４０が複数ある場合の光電変換装置を示す。図７に示すように、必ずしも電極パッド４０や電源電圧供給ブロック３０は１つである必要はない。
　さらに、２以上の電極パッドを設けて夫々電源を供給すると、給電先のブロックの種類ごとに、即ち、画素ブロック１０と、信号処理ブロック２０（２０Ａ～２０Ｚ）とで、供給する供給元の電源供給ブロック３０Ａ，３０Ｂ及び電極パッド４０Ａ，４０Ｂを分離できる。そのため、電源電圧値の違いによる影響を受けにくくなり、給電の際のノイズの混入をさらに防止することができる。
　＜第５実施形態＞
　図８は、画素ブロック１０内の給電方法の概略図を示す。
　本発明の光電変換装置は、１つのチップに搭載することが前提とされている。１チップに搭載した場合、（ａ）に示すように、チップエッジＣＥから画素までの距離が近いとストレス（応力）の影響を画素１１内の光電変換素子ＰＤが受け、画像特性が劣化する可能性がある。
　そのため、図８の（ｂ）に示すように、画素ブロック１０内において、図３に示すような光電変換素子ＰＤを備える画素１１を含む画素領域Ａの上部に、画素１１を含まない余白領域Ｂを配置し、チップエッジＣＥから画素領域Ａを離した構成にする場合がある。
　この時、電源電圧供給ブロック３０から余白領域Ｂへ縦給電にて電源電圧を供給しようとすると、その縦給電信号は画素１１を横断することになり画素の開口が狭くなり感度が下がる。
　そのため、画素１１を含む画素領域Ａより上側に配置されたブロック（余白領域Ｂ）には横給電（ＨＬ１を用いる給電１）、画素より下部のブロック（余白領域Ｃ）には、縦給電（ＶＬ１を用いる給電２（配線ＨＬ２を使用））と給電方法を分離すると有効である。
　即ち、画素ブロック１０において、少なくとも複数の画素１１よりも電源電圧供給ブロック３０に近接した部分について縦給電配線ＶＬ１を用いて縦給電し、少なくとも複数の画素１１よりも電源電圧供給ブロック３０から離間した部分を、横給電配線ＨＬ１を用いて給電する。
　この設定により、縦給電配線ＶＬ１を通る信号は画素を横断することなく、画素の開口を確保し、光電感度を確保することができる。
　＜第６実施形態＞
　図９は、ノイズ源に対しては横給電のみを利用した場合の具体例である。図９において、（ａ）は光電変換装置を示し、（ｂ）は信号処理ブロックＡの拡大図であり、（ｃ）は信号処理ブロックをサイクリック型Ａ／Ｄコンバータで構成した場合の例を示す。
　上記、図１に示す本発明の基本構成では、縦給電は電源電圧供給ブロック３０からの電源電圧を、共通する縦給電配線ＶＬを介して、信号処理ブロック２０Ａ～２０Ｚ及び画素ブロック１０の両方へ給電している。
　しかし、本実施形態では、信号処理ブロック２０Ａ内において、センシティブ回路２１と、ノイズ源２２とが分離して構成されている場合に、ノイズ源には、横給電のみの実施するように設定する。即ち、信号処理ブロック２０Ａ～２０Ｚのノイズ源に対して、縦給電は実施しない。
　詳しくは、図９の（ａ）、（ｂ）に示すように、一例として、信号処理ブロック２０Ａにおいて、横給電配線ＨＬ３を用いる給電３をノイズ源２２に使用し、縦給電配線ＶＬ２を用いる給電４を、ノイズの影響を受けやすいセンシティブ回路２１に使用している。
　この給電方法について、具体的な例を用いて説明する。図１０に、信号処理ブロックがサイクリック型Ａ／Ｄコンバータである場合の具体的な回路図を示す。
　信号処理ブロック２０Ａが、サイクリック型のＡ／Ｄコンバータ（ＡＤＣ）の場合はコントロールロジック２６やＤ／Ａコンバータ（ＤＡＣ）２３はノイズ源２２、キャパシタＣｉｎ１，Ｃｉｎ２，ＣｏｕｔやスイッチＳＷ１０～ＳＷ４０、アンプ２４や、コンパレータ２５はセンシティブ回路２１に該当する。なお、キャパシタＣｉｎ１，Ｃｉｎ２，Ｃｏｕｔ、スイッチＳＷ１０～ＳＷ４０、及びアンプ２４は、スイッチトキャパシタとして機能する。
　本回路は一般的なサイクリックＡ／Ｄコンバータである。例えば、スイッチＳＷ１０へ入力された、１つ上の段に配置されたブロックからの入力信号を、スイッチＳＷ１０～ＳＷ４０でサンプリングやホールドを行い、比較と増幅を繰り返すことで、電圧の変換を行い、下の段へデジタルデータを出力するものとする。
　本回路では、感受性の高い素子である、スイッチトキャパシタ内のアンプ２４と、コンパレータ２５は、給電に縦給電（給電４）を利用する。
　一方、ＤＡＣ２３やコントロールロジック２６は、信号レベルがＧＮＤから電源電圧まで振幅するため、伝送の際に、ノイズが乗りやすく、ノイズ源となるため、他の感受性が高い素子の給電とは分離するように、横給電ＨＬ（給電３）を利用する。
　上記の説明では、配線抵抗を下げる目的で縦給電を利用したが、同様の手段で電源電圧以外にも、クロックやアンプに用いる基準電圧等も、縦配線を用いて供給することができる。
　以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
　本出願は、２０１６年３月１０日に日本国特許庁に出願された特願２０１６－０４７４５６号に基づく優先権を主張するものであり、特願２０１６－０４７４５６号の全内容を本出願に援用する。
　１　光電変換装置
　１０　画素ブロック
　２０　信号処理ブロック
　３０　電源電圧供給ブロック
　４０，４０Ａ，４０Ｂ　電極パッド
　ＰＵ１，ＰＵ２，，，ＰＵｘ，ＰＵｎ　カラム
　ＲＥ，ＲＯ　赤色画素ユニット
　ＧＥ，ＧＯ　緑色画素ユニット
　ＢＥ，ＢＯ　緑色画素ユニット
　１１　画素
　ＰＤ　光電変換素子
　ＳＷ１　リセットスイッチ、リセットトランジスタ
　ＳＷ２　転送スイッチ、転送トランジスタ
　ＡＭＰ１　第１の増幅器、第１の増幅トランジスタ
　ＦＤ　フロートディフュージョン領域（電荷電圧変換部）
　１２　アナログメモリ
　ＳＷ３　メモリ書き込み選択スイッチ、メモリ書き込み選択トランジスタ
　ＳＷ４，ＳＷ５　容量選択スイッチ、容量選択トランジスタ
　ＳＷ６　画素選択スイッチ、画素選択トランジスタ
　Ｃ１，Ｃ２　コンデンサ（容量），トランジスタ容量
　１３　第１の電流源
　１４　第２の電流源
　１５　第２の増幅器，第２の増幅トランジスタ
　１６　カラム信号処理部
　Ｖｒｄ　リセット電圧、リセットドレイン電圧
　Ｖｍ　メモリ基準電圧
　Ａ　画素領域
　Ｂ，Ｃ　余白領域
　２０Ａ　サイクリックＡ／Ｄコンバータ
　２１　センシティブ回路
　２２　ノイズ源
　２３　Ｄ／Ａコンバータ（ＤＡＣ）
　２５　コントロールロジック
　ＨＬ　横給電配線
　ＶＬ（ＶＬ１～ＶＬｎ）　縦給電配線
　ＶＬｘ（ｐ）　画素ブロック用縦給電配線
　ＶＬｘ（ｓ）　信号処理ブロック用縦給電配線
日本国特開２００９－２００５４６号公報

Claims (8)

  1. 　横長の長方形形状の光電変換装置であって、
    　複数の画素が配置された画素ブロックと、
    　前記画素ブロックから出力された信号を処理する、当該光電変換装置の短手方向に並列された複数の信号処理ブロックと、
    　前記画素ブロック及び前記複数の信号処理ブロックへ電源電圧を供給する電源電圧供給ブロックと、
    　前記電源電圧供給ブロックに接続される電極パッドと、を備えており、
    　前記複数の画素の夫々は、入射光に応じて光電変換を行う光電変換素子および光電変換された電荷を電圧に変換する増幅器を含む電荷電圧変換部を備え、
    　前記画素ブロックでは、所定の数毎の画素が一纏りの信号処理単位である１つのカラムとして設定され、複数の該カラムが当該光電変換装置の長手方向に並列されており、
    　前記電源電圧供給ブロックから出力される前記電源電圧を、前記短手方向から、前記画素ブロックの複数のカラム毎へ給電可能にする、複数の縦給電配線が設けられ、
    　前記電源電圧供給ブロックから出力される前記電源電圧を、前記長手方向から、前記画素ブロック及び前記複数の信号処理ブロックへ給電可能にする、複数の横給電配線が設けられ、
    　前記縦給電配線と前記横給電配線とは接続されていることを特徴とする
    　光電変換装置。
  2. 　前記画素ブロックと、前記複数の信号処理ブロックの夫々のブロックとは、カラム毎に、異なる縦給電配線を介して給電される、
    　請求項１に記載の光電変換装置。
  3. 　前記画素ブロックから前記電源電圧供給ブロックまでの前記縦給電配線の配線抵抗をＹ（Ω）、前記短手方向に並列される複数の信号処理ブロックのうち、前記画素ブロックに最も近接して配置される信号処理ブロックから、前記電源電圧供給ブロックまでの前記縦給電配線の配線抵抗をＺ（Ω）とした際、「Ｚ＋Ｙ＞１０＊（Ｙ－Ｚ）」を満たすように配置する、
    　請求項２に記載の光電変換装置。
  4. 　前記画素ブロックから前記電源電圧供給ブロックまでの前記縦給電配線の配線抵抗をＹ（Ω）、前記短手方向に並列される複数の信号処理ブロックのうち、前記画素ブロックに最も近接して配置される信号処理ブロックから、前記電源電圧供給ブロックまでの前記縦給電配線の配線抵抗をＺ（Ω）とした際、「Ｚ＋Ｙ＞１００＊（Ｙ－Ｚ）」を満たすように配置する、
    　請求項２に記載の光電変換装置。
  5. 　前記画素ブロックにおいて、前記複数の画素よりも、前記電源電圧供給ブロックから離れた部分に素子が配置される場合、
    　前記画素ブロックにおいて、少なくとも前記複数の画素よりも前記電源電圧供給ブロックに近接した部分について前記縦給電配線を用いて給電し、少なくとも前記複数の画素よりも前記電源電圧供給ブロックに離間した部分を、前記横給電配線を用いて給電する、
    　請求項１乃至４のいずれか一項に記載の光電変換装置。
  6. 　前記各カラムにおいて、前記複数の画素には、夫々アナログメモリが接続され、前記複数のアナログメモリに共通して１つの電流源、及び１つの第２の増幅器に接続されており、前記複数の画素にある夫々の第１の増幅器への給電、前記光電変換素子への接地、前記電流源、及び前記第２の増幅器を、前記横給電配線を用いて給電する、
    　請求項５に記載の光電変換装置。
  7. 　前記複数の信号処理ブロックの少なくとも１つの信号処理ブロックはサイクリック型Ａ／Ｄコンバータであり、該サイクリック型Ａ／Ｄコンバータ内において、Ｄ／Ａコンバータとコントロールロジックの電源は横給電、その他の素子の電源は縦給電である、
    　請求項１乃至６のいずれか一項に記載の光電変換装置。
  8. 　電源電圧供給ブロックの、前記電源電圧供給ブロックに近接する部分は、バイパスコンデンサを配置する、
    　請求項１乃至７のいずれか一項に記載の光電変換装置。
PCT/JP2017/002385 2016-03-10 2017-01-24 光電変換装置 WO2017154388A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018504046A JP6579259B2 (ja) 2016-03-10 2017-01-24 光電変換装置
CN201780015353.0A CN108702474B (zh) 2016-03-10 2017-01-24 光电转换设备
EP17762734.6A EP3429191B1 (en) 2016-03-10 2017-01-24 Photoelectric conversion device
US16/112,032 US10582142B2 (en) 2016-03-10 2018-08-24 Photoelectric conversion device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-047456 2016-03-10
JP2016047456 2016-03-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/112,032 Continuation US10582142B2 (en) 2016-03-10 2018-08-24 Photoelectric conversion device

Publications (1)

Publication Number Publication Date
WO2017154388A1 true WO2017154388A1 (ja) 2017-09-14

Family

ID=59789083

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/002385 WO2017154388A1 (ja) 2016-03-10 2017-01-24 光電変換装置

Country Status (5)

Country Link
US (1) US10582142B2 (ja)
EP (1) EP3429191B1 (ja)
JP (1) JP6579259B2 (ja)
CN (1) CN108702474B (ja)
WO (1) WO2017154388A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019146130A (ja) * 2018-02-23 2019-08-29 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
US11424276B2 (en) 2019-07-31 2022-08-23 Ricoh Company, Ltd. Photoelectric conversion device, image reading device and image forming apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469781B1 (en) * 2018-12-06 2019-11-05 BAE Systems Imaging Solutions Inc. Power distribution network adapted for imaging arrays
JP7322552B2 (ja) * 2019-07-01 2023-08-08 株式会社リコー 光電変換装置、ラインセンサ、画像読取装置、及び画像形成装置
JP7447591B2 (ja) 2020-03-18 2024-03-12 株式会社リコー 光電変換装置、画像読取装置、画像形成装置、及び撮像システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260790A (ja) * 2004-03-15 2005-09-22 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP2009130679A (ja) * 2007-11-26 2009-06-11 Sony Corp 固体撮像素子、固体撮像素子の駆動方法および撮像装置
WO2013099266A1 (ja) * 2011-12-28 2013-07-04 株式会社ニコン 撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334920A (ja) * 1993-03-23 1994-12-02 Nippon Hoso Kyokai <Nhk> 固体撮像素子とその駆動方法
JP4307322B2 (ja) * 2004-05-18 2009-08-05 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
KR20060091157A (ko) * 2005-02-14 2006-08-18 매그나칩 반도체 유한회사 전원라인의 전압 감소를 방지할 수 있는 이미지센서 및 이미지센서의 전원라인 배치 방법
JP2009200546A (ja) 2008-02-19 2009-09-03 Sony Corp 固体撮像装置
JP5408954B2 (ja) * 2008-10-17 2014-02-05 キヤノン株式会社 撮像装置、及び撮像システム
JP5426220B2 (ja) * 2009-04-13 2014-02-26 株式会社東芝 電源ノイズ除去回路
JP2012065106A (ja) 2010-09-15 2012-03-29 Ricoh Co Ltd 画像信号処理装置、画像読み取り装置、及び画像信号処理方法
JP6053505B2 (ja) * 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
JP2015128221A (ja) 2013-12-27 2015-07-09 株式会社リコー Ａ／ｄ変換装置、イメージセンサ装置、及び半導体装置
US9967501B2 (en) * 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP6492991B2 (ja) 2015-06-08 2019-04-03 株式会社リコー 固体撮像装置
JP6736906B2 (ja) 2016-02-18 2020-08-05 株式会社リコー 固体撮像装置及び画像読み取り装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260790A (ja) * 2004-03-15 2005-09-22 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP2009130679A (ja) * 2007-11-26 2009-06-11 Sony Corp 固体撮像素子、固体撮像素子の駆動方法および撮像装置
WO2013099266A1 (ja) * 2011-12-28 2013-07-04 株式会社ニコン 撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3429191A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019146130A (ja) * 2018-02-23 2019-08-29 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
JP7159568B2 (ja) 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
US11424276B2 (en) 2019-07-31 2022-08-23 Ricoh Company, Ltd. Photoelectric conversion device, image reading device and image forming apparatus

Also Published As

Publication number Publication date
EP3429191A1 (en) 2019-01-16
EP3429191B1 (en) 2019-12-18
CN108702474B (zh) 2021-01-12
JPWO2017154388A1 (ja) 2019-01-10
US10582142B2 (en) 2020-03-03
US20180367749A1 (en) 2018-12-20
EP3429191A4 (en) 2019-01-16
CN108702474A (zh) 2018-10-23
JP6579259B2 (ja) 2019-09-25

Similar Documents

Publication Publication Date Title
JP6579259B2 (ja) 光電変換装置
US20230156364A1 (en) Image pickup device that is provided with peripheral circuits to prevent chip area from being increased, and image pickup apparatus
US9787933B2 (en) Solid-state imaging device and electronic apparatus
US10217785B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
US9621832B2 (en) Solid-state image sensor and camera
JP6188281B2 (ja) 光電変換装置
US8937672B2 (en) Solid-state image sensor and camera
US10868057B2 (en) Solid-state imaging device
CN106068562B (zh) 固态成像器件及成像装置
US11742376B2 (en) Image sensor and image capture device
JP2018207100A (ja) 撮像装置
US10566375B2 (en) Stacked-die image sensors with shielding
US10397501B2 (en) Solid-state image sensor and imaging apparatus
JP2008263072A (ja) 固体撮像装置
JP2006210468A (ja) 固体撮像装置
JP7115067B2 (ja) 固体撮像素子及び撮像システム
US8174088B2 (en) Solid state imaging device
CN117459847A (zh) 固体摄像元件和电子设备
JP2015015768A (ja) 固体撮像装置およびカメラ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018504046

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017762734

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017762734

Country of ref document: EP

Effective date: 20181010

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17762734

Country of ref document: EP

Kind code of ref document: A1