WO2017086113A1 - スイッチ回路及び電源システム - Google Patents

スイッチ回路及び電源システム Download PDF

Info

Publication number
WO2017086113A1
WO2017086113A1 PCT/JP2016/081826 JP2016081826W WO2017086113A1 WO 2017086113 A1 WO2017086113 A1 WO 2017086113A1 JP 2016081826 W JP2016081826 W JP 2016081826W WO 2017086113 A1 WO2017086113 A1 WO 2017086113A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
main transistor
voltage
electrode
main
Prior art date
Application number
PCT/JP2016/081826
Other languages
English (en)
French (fr)
Inventor
佑典 矢野
克馬 塚本
Original Assignee
株式会社オートネットワーク技術研究所
住友電装株式会社
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社 filed Critical 株式会社オートネットワーク技術研究所
Priority to JP2016574296A priority Critical patent/JP6388039B2/ja
Priority to DE112016005269.3T priority patent/DE112016005269T5/de
Priority to US15/772,175 priority patent/US10944392B2/en
Priority to CN201680066660.7A priority patent/CN108292919B/zh
Publication of WO2017086113A1 publication Critical patent/WO2017086113A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60RVEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • H03K17/122Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009AC switches, i.e. delivering AC power to a load

Definitions

  • the present invention relates to a switch circuit and a power supply system.
  • This application claims priority based on Japanese Patent Application No. 2015-224625 filed on Nov. 17, 2015, and incorporates all the content described in the Japanese application.
  • the switch circuit described in Patent Document 1 has an NPN-type bipolar transistor.
  • the bipolar transistor In the bipolar transistor, the bipolar transistor is turned on or off by adjusting the voltage of the base electrode with reference to the potential of the emitter electrode. When the voltage of the base electrode with respect to the potential of the emitter electrode becomes a certain voltage or more, the bipolar transistor is turned on, and a current can flow between the collector electrode and the emitter electrode of the bipolar transistor. When the voltage of the base electrode with respect to the potential of the emitter electrode becomes less than a certain voltage, the bipolar transistor is turned off and no current flows between the collector electrode and the emitter electrode of the bipolar transistor. When the bipolar transistor is on, the resistance value between the collector electrode and the emitter electrode is smaller as the voltage of the base electrode with respect to the potential of the emitter electrode is higher.
  • a switch circuit is a switch circuit for a vehicle, and includes a first electrode, a second electrode, and a control electrode, and is in accordance with a voltage between the control electrode and the second electrode. And a transistor circuit including a first main transistor that switches on / off between the first electrode and the second electrode, and is connected between both ends of the transistor circuit, and the applied voltage is equal to or lower than a first predetermined voltage. And a sub-transistor provided between the control electrode and the second electrode of the first main transistor and turned on when the first main transistor is turned off.
  • a power supply system includes the above-described switch circuit and two power storage devices each having a positive electrode connected to the switch circuit.
  • FIG. 1 is a schematic diagram illustrating a configuration of a power supply system in Embodiment 1.
  • FIG. 6 is a schematic diagram illustrating a part of a switch circuit according to a second embodiment.
  • FIG. 6 is a schematic diagram illustrating a part of a switch circuit in a third embodiment.
  • FIG. 6 is a schematic diagram illustrating a part of a switch circuit in a fourth embodiment.
  • FIG. 10 is a schematic diagram illustrating a part of a switch circuit according to a fifth embodiment.
  • FIG. 10 is a schematic diagram illustrating a part of a switch circuit according to a sixth embodiment. It is the schematic which shows an example of the timing chart of a switch circuit.
  • FIG. 10 is a schematic diagram illustrating a part of a switch circuit in a seventh embodiment.
  • FIG. 10 is a schematic diagram of a power supply system in an eighth embodiment. It is explanatory drawing of operation
  • the positive electrode of the power storage device is connected to the collector electrode of the bipolar transistor, the emitter electrode of the bipolar transistor is connected to one end of the load, the negative electrode of the power storage device, The end is grounded.
  • the bipolar transistor when the bipolar transistor is turned on, the power storage device supplies power to the load via the bipolar transistor, and when the bipolar transistor is turned off, power supply from the power storage device to the load is stopped.
  • the bipolar transistor When the bipolar transistor is turned on, the voltage of the base electrode with respect to the potential of the emitter electrode is increased by increasing the voltage of the base electrode of the bipolar transistor with respect to the ground potential. When the bipolar transistor is turned off, the voltage of the base electrode with respect to the potential of the emitter electrode is lowered by lowering the voltage of the base electrode of the bipolar transistor with respect to the ground potential.
  • the wiring connecting the bipolar transistor and the load has an inductance component (hereinafter referred to as wiring inductance). While the bipolar transistor is on, a current flows through the wiring, and energy is stored in the wiring inductance.
  • the wiring inductance reduces the voltage of the emitter electrode with reference to the ground potential in order to maintain the current flowing through the wiring, and maintains the voltage of the base electrode with reference to the potential of the emitter electrode at a certain voltage or higher.
  • current flows through the bipolar transistor, and the energy stored in the wiring inductance is released.
  • this energy becomes zero, the voltage of the base electrode with respect to the potential of the emitter electrode becomes less than a certain voltage, and the bipolar transistor is turned off.
  • an object of the present application is to provide a switch circuit that generates a small amount of heat when the transistor is turned off and a power supply system including the switch circuit.
  • a switch circuit is a switch circuit for a vehicle, and includes a first electrode, a second electrode, and a control electrode, and is provided between the control electrode and the second electrode.
  • a transistor circuit including a first main transistor that switches on / off between the first electrode and the second electrode in accordance with a voltage, and a voltage applied to the first voltage applied to both ends of the transistor circuit.
  • a first surge protection device that maintains a predetermined voltage or less, and a sub-transistor that is provided between the control electrode and the second electrode of the first main transistor and that is turned on when the first main transistor is turned off.
  • the first main transistor when the voltage of the control electrode with reference to the potential of the second electrode is equal to or higher than a certain voltage, the first main transistor is turned on, and the control electrode with reference to the potential of the second electrode Is less than a certain voltage, the first main transistor is turned off.
  • the first main transistor is turned off by lowering the voltage of the control electrode of the first main transistor with reference to a fixed potential, for example, the ground potential, the sub-transistor is turned on, so that the potential of the second electrode is used as a reference.
  • the voltage of the control electrode is maintained below a certain voltage, and the first main transistor is maintained off.
  • the turn-off when the turn-off is performed, the amount of heat generated in the first main transistor is small.
  • the voltage of the first electrode with respect to the fixed potential increases due to the wiring inductance of the wiring connected to the first electrode and the second electrode, and the fixed potential is reduced.
  • the voltage of the second electrode used as a reference decreases.
  • the first surge protection device since the first surge protection device is connected across the transistor circuit, the voltage applied across the first main transistor is maintained at or below the first predetermined voltage.
  • the transistor circuit includes a second main transistor connected to the first electrode or the second electrode of the first main transistor, and the first main transistor and The second main transistor is turned on or off at the same time.
  • the second main transistor is connected to the first main transistor, and the first main transistor and the second main transistor are turned on or turned off simultaneously.
  • the first main transistor and the second main transistor are FETs (Field-Effect-Transistor)
  • a diode is formed between the first electrode and the second electrode for each of the first main transistor and the second main transistor.
  • the first main transistor and the second main transistor can be connected so that the anodes or cathodes of the diodes of the first main transistor and the second main transistor are connected to each other. In this case, if the first main transistor and the second main transistor are off, no current flows through the diodes of the first main transistor and the second main transistor.
  • a switch circuit includes a cutoff switch connected between the transistor circuit and the first surge protection device.
  • the cutoff switch when the cutoff switch is OFF, no current flows through the first surge protection device.
  • a large current may flow when the positive electrode of one power storage device is erroneously connected to the negative electrode of the other power storage device via a transistor circuit.
  • the first main transistor and the cutoff switch are off, no large current flows through the first surge protection device 1.
  • the cutoff switch is turned on before the first main transistor is turned on, and after a predetermined period has elapsed since the first main transistor is turned off, A switch control unit for turning off the cutoff switch is provided.
  • the cutoff switch is turned on before the first main transistor is turned on, and the cutoff switch is turned off after a lapse of a predetermined period since the first main transistor is turned off.
  • the protective device works properly.
  • a switch circuit is connected between the transistor circuit and the first surge protection device, and a second surge protection device that maintains an applied voltage below a second predetermined voltage; A connection node between the first main transistor and the second main transistor, and a protection transistor connected between the connection node between the first surge protection device and the second surge protection device.
  • each of the first main transistor and the second main transistor is an FET, for example, a diode is formed between the first electrode and the second electrode of each of the first main transistor and the second main transistor. ing. At this time, the anode (or cathode) of one diode is connected to the anode (or cathode) of the other diode. For this reason, when the first main transistor and the second main transistor are off, no current flows through the two diodes. When the protection transistor is off, no current flows through the first surge protection device or the second surge protection device unless the voltage across the transistor circuit is the sum of the first predetermined voltage and the second predetermined voltage. . Therefore, as long as the first main transistor and the protection transistor are off, even if the electrode of the power storage device connected to the transistor circuit is wrong, the first surge protection device and the second surge protection device are greatly affected. No current flows.
  • a current flows through the first surge protection device or the second surge protection device when a voltage equal to or higher than the first predetermined voltage or the second predetermined voltage is applied across the transistor circuit. . At this time, a current flows through a diode formed in the first main transistor or the second main transistor.
  • the protection transistor is turned on before the first main transistor and the second main transistor are turned on, and the first main transistor and the second main transistor are turned off. And a switch control unit that turns off the protection transistor after a predetermined period has elapsed.
  • the protection transistor is turned on before the first main transistor and the second main transistor are turned on, and after a predetermined period has elapsed since the first main transistor and the second main transistor are turned off. Turn off the protection transistor. Thereby, the first surge protection device and the second surge protection device act appropriately.
  • a power supply system includes the above-described switch circuit and two power storage devices each having a positive electrode connected to the switch circuit.
  • one power storage device supplies power to the other power storage device via the switch circuit, and the other power storage device is charged.
  • the switch circuit since the sub-transistor is provided, the amount of heat generated in the first main transistor when the first main transistor is turned on is small.
  • FIG. 1 is a schematic diagram illustrating a configuration of a power supply system 100 according to the first embodiment.
  • the power supply system 100 is mounted on a vehicle.
  • the power supply system 100 has a switch circuit 110 with a surge protection function.
  • the switch circuit 110 with a surge protection function includes paths PS1 and PS2, a first main transistor Tr1, a second main transistor Tr2, a sub-transistor Tr3, and a first surge protection device 1.
  • Routes PS1 and PS2 are connected in parallel with each other.
  • the first main transistor Tr1 and the second main transistor Tr2 are provided on the path PS1 and are connected in series with each other.
  • the first main transistor Tr1 and the second main transistor Tr2 are N-channel FETs, and their forward directions are opposite to each other.
  • the first main transistor Tr1 includes a drain electrode (first electrode), a source electrode (second electrode), and a gate electrode (control electrode).
  • the first main transistor Tr1 switches on / off of the drain electrode and the source electrode according to a control voltage between the gate electrode and the source electrode.
  • the forward direction of the first main transistor Tr1 is a direction from the drain electrode to the source electrode. Therefore, the drain electrode is an upstream electrode in the forward direction of the first main transistor Tr1.
  • the second main transistor Tr2 has the same configuration as the first main transistor Tr1.
  • the first main transistor Tr1 and the second main transistor Tr2 function as a transistor circuit.
  • each of the first main transistor Tr1 and the second main transistor Tr2 a current can flow between the drain electrode and the source electrode when the voltage of the gate electrode with respect to the potential of the source electrode is a positive positive voltage or more. is there.
  • each of the first main transistor Tr1 and the second main transistor Tr2 is on. The higher the voltage of the gate electrode relative to the potential of the source electrode, the smaller the resistance value between the drain electrode and the source electrode.
  • when the voltage of the gate electrode with respect to the potential of the source electrode is less than a certain positive voltage, current does not flow between the drain electrode and the source electrode. Absent.
  • each of the first main transistor Tr1 and the second main transistor Tr2 is off.
  • the constant voltage of the first main transistor Tr1 is substantially equal to the constant voltage of the second main transistor Tr2.
  • the source electrodes of the first main transistor Tr1 and the second main transistor Tr2 are connected to each other, and the gate electrodes of the first main transistor Tr1 and the second main transistor Tr2 are connected to the drive circuit 2 via gate resistors R1 and R2, respectively.
  • a common output terminal 21 is connected.
  • Each of the gate resistors R1 and R2 can suppress, for example, oscillation of a voltage applied to the gate electrodes of the first main transistor Tr1 and the second main transistor Tr2.
  • diodes D1 and D2 are connected in parallel to the first main transistor Tr1 and the second main transistor Tr2, respectively.
  • the forward direction of the diode D1 is opposite to the forward direction of the first main transistor Tr1, and the forward direction of the diode D2 is opposite to the forward direction of the second main transistor Tr2.
  • the first main transistor Tr1, the second main transistor Tr2, and the diodes D1 and D2 constitute a so-called bidirectional switch.
  • Each of the diodes D1 and D2 is a parasitic diode of the first main transistor Tr1 and the second main transistor Tr2.
  • the cathodes of the diodes D1 and D2 are connected to the drain electrodes of the first main transistor Tr1 and the second main transistor Tr2, and the anodes of the diodes D1 and D2 are connected to the source electrodes of the first main transistor Tr1 and the second main transistor Tr2. Has been. Accordingly, since the anodes of the diodes D1 and D2 are connected to each other, no current flows through the diodes D1 and D2 when the first main transistor Tr1 and the second main transistor Tr2 are off.
  • the sub-transistor Tr3 is an NPN bipolar transistor.
  • the sub-transistor Tr3 is provided between the gate electrode and the source electrode of each of the first main transistor Tr1 and the second main transistor Tr2.
  • the collector electrode of the sub-transistor Tr3 is connected to the gate electrodes of the first main transistor Tr1 and the second main transistor Tr2 via the gate resistors R1 and R2, respectively, and the emitter electrode of the sub-transistor Tr3 is the first electrode. It is connected to the source electrodes of the main transistor Tr1 and the second main transistor Tr2.
  • a resistor R3 is provided between the base electrode and the emitter electrode of the sub-transistor Tr3. Further, the base electrode of the sub-transistor Tr3 is grounded via the resistor R4 and the diode D3.
  • the forward direction of the diode D3 is a direction toward the base electrode of the sub-transistor Tr3. Accordingly, the base electrode of the sub-transistor Tr3 is connected to one end of the resistor R4, the cathode of the diode D3 is connected to the other end of the resistor R4, and the anode of the diode D3 is grounded.
  • the sub-transistor Tr3 when the voltage of the base electrode with reference to the potential of the emitter electrode is a positive constant voltage or more, a current can flow between the collector electrode and the emitter electrode. At this time, the sub-transistor Tr3 is on. The higher the voltage of the base electrode relative to the potential of the emitter electrode, the smaller the resistance value between the collector electrode and the emitter electrode. Further, in the sub-transistor Tr3, when the voltage of the base electrode with respect to the potential of the emitter electrode is less than a positive constant voltage, no current flows between the collector electrode and the emitter electrode. At this time, the sub-transistor Tr3 is off.
  • the sub-transistor Tr3 is turned on or off according to the voltage of the base electrode with reference to the potential of the emitter electrode.
  • the constant voltage related to the turn-on and turn-off of the sub-transistor Tr3 is sufficiently lower than the constant voltage related to the turn-on and turn-off of the first main transistor Tr1, and is sufficiently lower than the constant voltage related to the turn-on and turn-off of the second main transistor Tr2. .
  • the sub-transistor Tr3 is turned on when the first main transistor Tr1 and the second main transistor Tr2 are turned off. More specifically, the sub-transistor Tr3 is turned on from the start to the completion of the turn-off of the first main transistor Tr1 and the second main transistor Tr2. The turn-on speed of the sub-transistor Tr3 is faster than the turn-off speed of the first main transistor Tr1 and the second main transistor Tr2 when the sub-transistor Tr3 is not provided.
  • the drive circuit 2 operates by receiving a power supply voltage from the DC power supply E1. For example, the drive circuit 2 receives a switch signal from the outside and outputs a control voltage to the gate electrodes of the first main transistor Tr1 and the second main transistor Tr2. As a result, the first main transistor Tr1 and the second main transistor Tr2 are switched on / off.
  • the drive circuit 2 is grounded.
  • the drive circuit 2 raises the voltage of the gate electrode with respect to the potential of the source electrode by raising the voltage of the gate electrode with respect to the ground potential for each of the first main transistor Tr1 and the second main transistor Tr2. .
  • the first main transistor Tr1 and the second main transistor Tr2 are turned on.
  • the drive circuit 2 reduces the voltage of the gate electrode with respect to the ground potential for each of the first main transistor Tr1 and the second main transistor Tr2, thereby reducing the voltage of the gate electrode with respect to the potential of the source electrode. Reduce.
  • the first main transistor Tr1 and the second main transistor Tr2 are turned off.
  • the drive circuit 2 simultaneously turns on and off the first main transistor Tr1 and the second main transistor Tr2.
  • “simultaneously” does not only mean that the turn-on and turn-off timings coincide completely, but also means that the turn-on and turn-off timings substantially coincide.
  • the first surge protection device 1 is provided on the path PS2, and is connected in parallel to the series circuit of the first main transistor Tr1 and the second main transistor Tr2.
  • the first surge protection device 1 is a so-called surge absorber, which is an element that allows a current to flow when a voltage applied to the first surge protection device 1 exceeds a predetermined value (hereinafter also referred to as a breakdown voltage).
  • a surge absorber silicon surge absorber
  • the breakdown voltage of the first surge protection device 1 is, for example, about 18 [V].
  • the voltage across the first surge protection device 1 is maintained below the breakdown voltage.
  • the breakdown voltage is higher than the difference value between the terminal voltages of the first power storage device 31 and the second power storage device 32.
  • the first surge protection device 1 there is a configuration in which two Zener diodes are connected in series.
  • the cathode of one Zener diode is connected to the cathode of the other Zener diode, or the anode of one Zener diode is connected to the anode of the other Zener diode.
  • the breakdown voltages of the two Zener diodes are substantially the same.
  • the positive electrode of the first power storage device 31 is connected to the drain electrode of the first main transistor Tr1
  • the positive electrode of the second power storage device 32 is connected to the drain electrode of the second main transistor Tr2.
  • the negative electrodes of the first power storage device 31 and the second power storage device 32 are both grounded.
  • the voltage of the 1st electrical storage apparatus 31 and the 2nd electrical storage apparatus 32 is about 14 [V] in a full charge state, for example.
  • the first power storage device 31 and the second power storage device 32 are also mounted on the vehicle.
  • the drain electrode of the first main transistor Tr1 is connected to the connector 41, and one end of the wiring L1 is connected to the connector 41.
  • the other end of the wiring L1 is connected to the positive electrode of the first power storage device 31.
  • the drain electrode of the second main transistor Tr2 is connected to the connector 42, and one end of the wiring L2 is connected to the connector 42.
  • the other end of the wiring L ⁇ b> 2 is connected to the positive electrode of the second power storage device 32.
  • the wirings L1 and L2 are wire harnesses, for example.
  • the wiring resistance and wiring inductance of the wirings L1 and L2 are equivalently shown.
  • the wiring resistance is a resistance component of the wiring L1 or the wiring L2
  • the wiring inductance is an inductance component of the wiring L1 or the wiring L2.
  • the vehicle is provided with a large number of loads (not shown).
  • these loads are connected to the connector 41 or the connector 42. These loads receive the power supply voltage from at least one of the first power storage device 31 and the second power storage device 32.
  • the multiple loads described above receive the power supply voltage from one of the first power storage device 31 or the second power storage device 32. Further, when the first main transistor Tr1 and the second main transistor Tr2 are on, power is supplied from one power storage device of the first power storage device 31 and the second power storage device 32 to the other power storage device, and the other power storage device is stored. The device is charged. When the first main transistor Tr1 and the second main transistor Tr2 are off, power is supplied from the first power storage device 31 to the load connected to the connector 41, and the second is connected to the load connected to the connector 42. Electric power is supplied from the power storage device 32.
  • FIG. 2 is an explanatory diagram of the operation of the switch circuit 110 in which the first surge protection device 1 and the sub-transistor Tr3 are not provided.
  • FIG. 2 shows the transition of the voltages of the gate electrode and the source electrode of the first main transistor Tr1 and the second main transistor Tr2, and the transition of the voltage between the gate and the source of the first main transistor Tr1 and the second main transistor Tr2.
  • the transition of the current flowing through the first main transistor Tr1 and the second main transistor Tr2 is shown. In these transitions, time is shown on the horizontal axis.
  • the voltages of the gate electrode and the source electrode shown in FIG. 2 are voltages based on the ground potential.
  • the voltage between the gate and the source is a gate voltage based on the potential of the source electrode.
  • the drive circuit 2 turns on the first main transistor Tr1 and the second main transistor Tr2 by adjusting the voltage of the gate electrode to a preset voltage.
  • the voltage of the source electrode substantially matches the terminal voltage of the first power storage device 31 with the ground potential as a reference.
  • the resistance values of the first main transistor Tr1 and the second main transistor Tr2 are small, and the voltage is passed through the wiring L1, the first main transistor Tr1, the second main transistor Tr2, and the wiring L2.
  • current flows from the first power storage device 31 to the second power storage device 32. While the first main transistor Tr1 and the second main transistor Tr2 are on, energy is stored in the wiring inductances of the wirings L1 and L2.
  • the drive circuit 2 adjusts the voltage of the gate electrode from the set voltage to, for example, zero [V] in order to turn off the first main transistor Tr1 and the second main transistor Tr2.
  • the wiring inductance of the wiring L1 increases the voltage of the connector 41 with respect to the ground potential in order to maintain the magnitude of the current flowing through the wiring L1.
  • the wiring inductance of the wiring L2 maintains the magnitude of the current flowing through the wiring L2, so that the connector 42 with reference to the ground potential is used. Reduce the voltage. Thereby, the voltage of the source electrode also decreases.
  • the wiring inductance of the wiring L2 decreases the voltage of the source electrode until the voltage between the gate and the source becomes a positive constant voltage or more. As a result, the first main transistor Tr1 and the second main transistor Tr2 are kept on. As a result, current continues to flow through the first main transistor Tr1 and the second main transistor Tr2, and energy stored in the wiring inductances of the wirings L1 and L2 is released. Until the energy stored in the wiring inductance of the wiring L2 becomes zero, the voltage between the gate and the source is maintained at a constant voltage, and the current flowing through the first main transistor Tr1 and the second main transistor Tr2 has a constant slope. descend.
  • FIG. 3 is an explanatory diagram of the operation of the switch circuit 110 provided with the first surge protection device 1 and the sub-transistor Tr3.
  • FIG. 3 as in FIG. 2, the transition of the voltages of the gate electrode and the source electrode of the first main transistor Tr1 and the second main transistor Tr2, and the gate and source of the first main transistor Tr1 and the second main transistor Tr2 are shown. The transition of the voltage between them and the transition of the current flowing through the first main transistor Tr1 and the second main transistor Tr2 are shown.
  • the drive circuit 2 adjusts the voltage of the gate electrode to the set voltage, thereby setting the first main transistor Tr1 and the second main transistor Tr2 Turned on. While the first main transistor Tr1 and the second main transistor Tr2 are on, energy is stored in the wiring inductances of the wirings L1 and L2. When the first main transistor Tr1 and the second main transistor Tr2 are on, the voltage of the emitter electrode of the sub-transistor Tr3 with respect to the ground potential is the terminal voltage of the first power storage device 31 with respect to the ground potential. They are approximately the same and are positive voltages. Therefore, no current flows through the resistor R3 due to the action of the diode D3.
  • the voltage of the base electrode with reference to the potential of the emitter electrode is zero [V], which is less than a positive constant voltage. Therefore, when the first main transistor Tr1 and the second main transistor Tr2 are on, the sub-transistor Tr3 is off.
  • the drive circuit 2 adjusts the voltage of the gate electrode from, for example, zero [V] to turn off the first main transistor Tr1 and the second main transistor Tr2, the wiring inductance of the wiring L1 is equal to the ground potential. And the wiring inductance of the wiring L2 lowers the voltage of the connector 42 based on the ground potential and lowers the voltage of the source electrode.
  • the voltage of the emitter electrode of the sub-transistor Tr3 with respect to the ground potential is lowered.
  • the voltage of the emitter electrode of the sub-transistor Tr3 with respect to the ground potential becomes a negative voltage and the absolute value of this voltage exceeds a certain value, the current flows in the order of the diode D3 and the resistors R4 and R3. A voltage drop occurs at R3.
  • a voltage difference is generated between the emitter electrode and the base electrode of the sub-transistor Tr3.
  • the voltage of the emitter electrode of the sub-transistor Tr3 with respect to the ground potential decreases, the current flowing through the resistor R3 increases, and the width of the voltage drop of the resistor R3 increases.
  • the voltage of the base electrode rises with reference to the potential of the emitter electrode.
  • the constant voltage related to the turn-off of the sub-transistor Tr3 is sufficiently lower than the constant voltage related to the turn-off of the first main transistor Tr1 and the second main transistor Tr2. For this reason, when the voltage of the source electrode decreases, first, the sub-transistor Tr3 is turned on. Then, current flows in the order of the sub-transistor Tr3, the diode D2, and the wiring L2 from the output terminal 21 of the drive circuit 2, and energy stored in the wiring inductance of the wiring L2 is released. While the energy stored in the wiring inductance of the wiring L2 is released, the voltage of the base electrode with respect to the potential of the emitter electrode is low in the sub-transistor Tr3.
  • the resistance value between the collector and the emitter in the sub-transistor Tr3 Is big.
  • the power consumed by the sub-transistor Tr3 is small and the temperature rise of the sub-transistor Tr3 is small.
  • the first main transistor Tr1 and the second main transistor Tr2 are kept off, and the first main transistor Tr1 and the second main transistor Tr2 are turned off.
  • the flowing current is zero [A].
  • the voltage of the source electrode becomes zero [V]
  • the voltage between the gate and the source becomes zero [V].
  • the first main transistor Tr1 and the second main transistor Tr2 are not turned on, and the first main transistor Tr1 and the second main transistor Tr2 are kept off.
  • the voltage of the source electrode becomes zero [V]
  • the voltage of the emitter electrode of the sub-transistor Tr3 with reference to the ground potential becomes zero [V], so that the sub-transistor Tr3 is turned off.
  • FIG. 4 is another explanatory diagram of the operation of the switch circuit 110 provided with the first surge protection device 1 and the sub-transistor Tr3.
  • FIG. 4 shows the transition of the voltage between the gate and the source shown in FIG.
  • FIG. 4 further shows the transition of the voltage between the connectors 41 and 42 and the transition of the current flowing through the first surge protection device 1. Even in these transitions, time is shown on the horizontal axis.
  • the voltage between the connectors 41 and 42 is the voltage of the connector 41 based on the potential of the connector 42.
  • the voltage between the connectors 41 and 42 is substantially zero [V].
  • the voltage between the gate and the source is lowered and the first main transistor Tr1 and the second main transistor Tr2 are turned off, as described above, the voltage of the connector 41 with respect to the ground potential rises, and the ground potential becomes the reference.
  • the voltage of the connected connector 42 decreases. For this reason, the voltage between the connectors 41 and 42 increases.
  • the voltage between the connectors 41 and 42 reaches the breakdown voltage of the first surge protection device 1, a current flows in the order of the wiring L1, the first surge protection device 1, and the wiring L2, and is stored in the wiring inductance of the wirings L1 and L2. Energy is consumed.
  • the voltage between the connectors 41 and 42 is maintained at the breakdown voltage, and the current flowing through the first surge protection device 1 decreases with a constant slope.
  • the voltage between the connectors 41 and 42 is obtained by subtracting the terminal voltage of the second power storage device 32 from the terminal voltage of the first power storage device 31. Is maintained at the voltage calculated by
  • the drive circuit 2 turns on the first main transistor Tr1 and the second main transistor Tr2 and current flows from the connector 42 to the connector 41, the voltage of the source electrode is that of the second power storage device 32 with respect to the ground potential. It almost matches the terminal voltage. While the first main transistor Tr1 and the second main transistor Tr2 are on, energy is stored in the wiring inductances of the wirings L1 and L2.
  • the drive circuit 2 adjusts the voltage of the gate electrode from, for example, zero [V] to turn off the first main transistor Tr1 and the second main transistor Tr2, the wiring inductance of the wiring L2 flows to the wiring L2.
  • the voltage of the connector 42 with respect to the ground potential is increased.
  • the wiring inductance of the wiring L1 maintains the magnitude of the current flowing through the wiring L1, and thus the connector 41 with the ground potential as a reference. Reduce the voltage. Thereby, the voltage of the source electrode also decreases.
  • the wiring inductance of the wiring L1 lowers the voltage of the source electrode until the voltage between the gate and the source becomes a positive constant voltage or more. As a result, the first main transistor Tr1 and the second main transistor Tr2 are kept on. As a result, current continues to flow through the first main transistor Tr1 and the second main transistor Tr2, and energy stored in the wiring inductances of the wirings L1 and L2 is released. Until the energy stored in the wiring inductance of the wiring L1 becomes zero, the voltage between the gate and the source is maintained at a constant voltage, and the current flowing through the first main transistor Tr1 and the second main transistor Tr2 has a constant slope. descend. When the energy stored in the wiring inductance of the wiring L1 becomes zero, the voltage of the source electrode becomes zero [V]. As a result, the gate-source voltage becomes zero [V], and the first main transistor Tr1 and the second main transistor Tr2 are turned off.
  • the voltage of the emitter electrode of the sub-transistor Tr3 with respect to the ground potential is substantially equal to the terminal voltage of the second power storage device 32 with respect to the ground potential.
  • the voltage is positive. Therefore, no current flows through the resistor R3, and in the sub-transistor Tr3, the voltage of the base electrode with reference to the potential of the emitter electrode is zero [V], which is less than a positive constant voltage.
  • the sub-transistor Tr3 is off.
  • the drive circuit 2 adjusts the voltage of the gate electrode from the set voltage to, for example, zero [V] in order to turn off the first main transistor Tr1 and the second main transistor Tr2, the wiring inductance of the wiring L2 is equal to the ground potential. And the wiring inductance of the wiring L1 lowers the voltage of the connector 41 based on the ground potential and lowers the voltage of the source electrode.
  • the voltage of the source electrode decreases, the voltage of the emitter electrode of the subtransistor Tr3 with respect to the ground potential decreases, and the subtransistor Tr3 is turned on.
  • the first main transistor Tr1 and the second main transistor Tr2 are kept off. After the energy stored in the wiring inductance of the wiring L1 becomes zero, the gate-source voltage becomes zero [V], and the first main transistor Tr1 and the second main transistor Tr2 are kept off. Further, when the voltage of the source electrode becomes zero [V], the sub-transistor Tr3 is turned off.
  • the absolute value of the voltage between the connectors 41 and 42 is maintained at the breakdown voltage, and the current flowing through the first surge protection device 1 has a constant slope. descend.
  • the absolute value of the voltage between the connectors 41 and 42 is the terminal voltage of the first power storage device 31 from the terminal voltage of the second power storage device 32. The voltage calculated by subtraction is maintained.
  • the driving circuit 2 turns off the first main transistor Tr1 and the second main transistor Tr2, the sub-transistor Tr3 is turned on, so that the voltage between the gate and the source is maintained below a certain voltage, and the first main transistor Tr1 is turned on.
  • the transistor Tr1 and the second main transistor Tr2 are kept off.
  • the first surge protection device 1 is connected between the drain electrodes of the first main transistor Tr1 and the second main transistor Tr2, it is applied between both ends of the first main transistor Tr1 and the second main transistor Tr2. The voltage is maintained below the breakdown voltage.
  • FIG. 5 is a schematic diagram showing a part of the switch circuit 110 according to the second embodiment.
  • the first main transistor Tr1 and the first surge protection device 1 are provided on the paths PS1 and PS2, respectively, and are connected in parallel to each other.
  • the first surge protection device 1 does not need to be compatible with both directions, and may be a one-way surge protection device.
  • the voltage of the first surge protection device 1 exceeds the breakdown voltage
  • the first surge protection device 1 is turned on.
  • the unidirectional first surge protection device 1 may be connected in parallel to each of the first main transistor Tr1 and the second main transistor Tr2.
  • the breakdown voltage exceeds the terminal voltage of the first power storage device 31.
  • the first main transistor Tr1 functions as a transistor circuit.
  • the first surge protection device 1 has a Zener diode, and the cathode and anode of the Zener diode are connected to the drain electrode and the source electrode of the first main transistor Tr1.
  • the first surge protection device 1 when the cathode voltage relative to the anode potential becomes the breakdown voltage, the current flows from the cathode to the anode, and the voltage between the drain and the source of the first main transistor Tr1 is less than the breakdown voltage.
  • the drain electrode of the first main transistor Tr1 is connected to the connector 41, and the source electrode of the first main transistor Tr1 is connected to the connector 42 and the emitter electrode of the sub-transistor Tr3.
  • the switch circuit 110 according to the second embodiment configured as described above has the same effect as the switch circuit 110 according to the first embodiment.
  • no current flows from the connector 42 to the connector 41.
  • the second main transistor Tr2 and the resistor R2 are not provided.
  • the number of first main transistors Tr1 may be two or more.
  • the differences of the third embodiment from the second embodiment will be described. Since the other configuration except the configuration described later is the same as that of the second embodiment, the same reference numerals are given and detailed description thereof is omitted.
  • FIG. 6 is a schematic diagram illustrating a part of the switch circuit 110 according to the third embodiment.
  • a plurality of paths PS1 are provided, and each path PS1 is connected in parallel to the path PS2.
  • a first main transistor Tr1 is provided on each path PS1. That is, the plurality of first main transistors Tr1 are connected in parallel to each other.
  • the first surge protection device 1 is connected in parallel to the plurality of first main transistors Tr1.
  • the number of first surge protection devices 1 is smaller than the number of first main transistors Tr1, for example, and is one in the illustration of FIG.
  • the plurality of first main transistors Tr1 function as transistor circuits.
  • the output terminal 21 of the drive circuit 2 is connected to the gate electrode of each of the plurality of first main transistors Tr1 via the resistor R1.
  • the drive circuit 2 simultaneously turns on and turns off the plurality of first main transistors Tr1.
  • “simultaneously” does not only mean that the turn-on and turn-off timings coincide completely, but also means that the turn-on and turn-off timings substantially coincide.
  • a diode D1 is connected between the drain electrode and the source electrode of each of the plurality of first main transistors Tr1.
  • the switch circuit 110 according to the third embodiment configured as described above has the same effect as the switch circuit 110 according to the second embodiment.
  • the first main transistor Tr1 is not limited to an N-channel FET, but may be an NPN bipolar transistor or an IGBT (Insulated Gate Bipolar Transistor).
  • the number of series circuits of the first main transistor Tr1 and the second main transistor Tr2 may be two or more.
  • the differences of the fourth embodiment from the first embodiment will be described. Since the other configuration except the configuration to be described later is the same as that of the first embodiment, the same reference numerals are given and detailed description thereof is omitted.
  • FIG. 7 is a schematic diagram illustrating a part of the switch circuit 110 according to the fourth embodiment.
  • a plurality of paths PS1 are provided, and each path PS1 is connected in parallel to the path PS2.
  • a first main transistor Tr1 and a second main transistor Tr2 connected in series with each other are provided on each path PS1. That is, a plurality of series circuits including the first main transistor Tr1 and the second main transistor Tr2 are connected in parallel to each other.
  • the first surge protection device 1 is connected in parallel to the plurality of series circuits.
  • the number of the first surge protection devices 1 is smaller than the number of the series circuits, and is one in the illustration of FIG.
  • the plurality of first main transistors Tr1 and the plurality of second main transistors Tr2 function as transistor circuits.
  • a diode D1 is connected between the drain electrode and the source electrode of each first main transistor Tr1.
  • a diode D2 is connected between the drain electrode and the source electrode of each second main transistor Tr2.
  • the source electrode of each of the plurality of first main transistors Tr1 is connected to the emitter electrode of the sub-transistor Tr3.
  • the output terminal 21 of the drive circuit 2 is connected to the gate electrode of each of the plurality of first main transistors Tr1 via the resistor R1, and to the gate electrode of each of the plurality of second main transistors Tr2 via the resistor R2. It is connected.
  • the drive circuit 2 simultaneously turns on and turns off all the first main transistors Tr1 and all the second main transistors Tr2.
  • “simultaneously” does not only mean that the turn-on and turn-off timings coincide completely, but also means that the turn-on and turn-off timings substantially coincide.
  • the switch circuit 110 according to the fourth embodiment configured as described above has the same effect as the switch circuit 110 according to the first embodiment.
  • the number of each of the first main transistor Tr1 and the second main transistor Tr2 is not limited to one.
  • the differences of the fifth embodiment from the first embodiment will be described. Since the other configuration except the configuration to be described later is the same as that of the first embodiment, the same reference numerals are given and detailed description thereof is omitted.
  • FIG. 8 is a schematic diagram illustrating a part of the switch circuit 110 according to the fifth embodiment.
  • the switch circuit 110 includes a plurality of first main transistors Tr1 and a plurality of second main transistors Tr2.
  • a plurality of first main transistors Tr1 are connected in parallel, and a plurality of second main transistors Tr2 are connected in parallel.
  • a diode D1 is connected between the drain electrode and the source electrode of each first main transistor Tr1.
  • a diode D2 is connected between the drain electrode and the source electrode of each second main transistor Tr2.
  • the plurality of first main transistors Tr1 and the plurality of second main transistors Tr2 function as transistor circuits.
  • a first surge protection device 1a is connected between the drain electrode and the source electrode of the first main transistor Tr1.
  • the first surge protection device 1a has a Zener diode, and the cathode and the anode of the Zener diode are connected to the drain electrode and the source electrode of the first main transistor Tr1, respectively.
  • the first surge protection device 1b is connected between the drain electrode and the source electrode of the second main transistor Tr2.
  • the first surge protection device 1b also has a Zener diode, and the cathode and anode of the Zener diode are connected to the drain electrode and the source electrode of the second main transistor Tr2.
  • Zener diode of the first surge protection device 1a when the cathode voltage relative to the anode potential becomes the breakdown voltage, a current flows from the cathode to the anode.
  • a current flows from the anode of the Zener diode of the first surge protection device 1a through at least one of the plurality of diodes D2 and the first surge protection device 1b.
  • the Zener diode of the first surge protection device 1b when the cathode voltage with respect to the anode potential becomes the breakdown voltage, a current flows from the cathode to the anode.
  • the breakdown voltage of each of the first surge protection devices 1a and 1b exceeds the difference value between the terminal voltages of the first power storage device 31 and the second power storage device 32.
  • the drive circuit 2 simultaneously turns on and turns off all the first main transistors Tr1 and all the second main transistors Tr2.
  • “simultaneously” does not only mean that the turn-on and turn-off timings coincide completely, but also means that the turn-on and turn-off timings substantially coincide.
  • the switch circuit 110 according to the fifth embodiment configured as described above has the same effects as the switch circuit 110 according to the first embodiment.
  • the number of first main transistors Tr1 may be the same as or different from the number of second main transistors Tr2.
  • the number of first main transistors Tr1 may be 1 and the number of second main transistors Tr2 may be 2 or more. Further, the number of second main transistors Tr2 may be 1, and the number of first main transistors Tr1 may be 2 or more.
  • the worker may erroneously connect the first power storage device 31 and the second power storage device 32.
  • the positive electrode and the negative electrode of the second power storage device 32 may be connected in reverse. That is, the negative electrode of the second power storage device 32 is connected to the connector 42, and the positive electrode of the second power storage device 32 is grounded.
  • a reverse connection state such a state in which the first power storage device 31 or the second power storage device 32 is connected with the positive electrode and the negative electrode reversed is also referred to as a reverse connection state.
  • the sum of the voltage of the first power storage device 31 and the voltage of the second power storage device 32 is applied to the first surge protection device 1.
  • the voltage of the first power storage device 31 and the second power storage device 32 is 14 [V]
  • a voltage of 28 [V] is applied to the first surge protection device 1.
  • the breakdown voltage of the first surge protection device 1 is set to be larger than this sum, it is possible to prevent a current from flowing during the operation even if the second power storage device 32 is erroneously connected as described above.
  • increasing the breakdown voltage of the first surge protection device 1 is not preferable because it increases the voltage generated in the first main transistor Tr1 and the second main transistor Tr2.
  • the sixth embodiment it is intended to prevent a current due to an incorrect connection while suppressing an increase in the breakdown voltage of the first surge protection device 1.
  • the points of the sixth embodiment different from the first embodiment will be described. Since the other configuration except the configuration to be described later is the same as that of the first embodiment, the same reference numerals are given and detailed description thereof is omitted.
  • FIG. 9 is a schematic diagram illustrating a part of the switch circuit 110 according to the sixth embodiment.
  • the switch circuit 110 with a surge protection function in FIG. 9 further includes a cutoff switch S1 that is a bidirectional switch, as compared with the first embodiment.
  • the cutoff switch S1 is connected in series with the first surge protection device 1 in the path PS2. That is, the series circuit of the first main transistor Tr1 and the second main transistor Tr2 is connected in parallel to the series circuit of the first surge protection device 1 and the cutoff switch S1.
  • the first main transistor Tr1 and the second main transistor Tr2 function as transistor circuits.
  • the cutoff switch S1 includes cutoff transistors Tr4 and Tr5.
  • the cutoff transistors Tr4 and Tr5 are connected in series with each other and their forward directions are opposite to each other.
  • the cutoff transistors Tr4 and Tr5 are N channel type FETs. Further, diodes D4 and D5 are connected in parallel to the cutoff transistors Tr4 and Tr5, respectively.
  • the forward directions of the cutoff transistor Tr4 and the diode D4 are opposite to each other, and the forward directions of the cutoff transistor Tr5 and the diode D5 are opposite to each other.
  • the drain electrode of the cutoff transistor Tr4 is connected to one end of the first surge protection device 1 on the connector 42 side, and the source electrode of the cutoff transistor Tr4 is connected to the source electrode of the cutoff transistor Tr5.
  • the drain electrode of the cutoff transistor Tr5 is connected to the drain electrode of the second main transistor Tr2.
  • the diodes D4 and D5 are parasitic diodes of the cutoff transistors Tr4 and Tr5, respectively.
  • the diode D4 the cathode is connected to the drain electrode of the cutoff transistor Tr4, and the anode is connected to the source electrode of the cutoff transistor Tr4.
  • the diode D5 the cathode is connected to the drain electrode of the cutoff transistor Tr5, and the anode is connected to the source electrode of the cutoff transistor Tr5.
  • the drain electrode of the cutoff transistor Tr4 may be connected to the drain electrode of the cutoff transistor Tr5.
  • the source electrode of the cutoff transistor Tr4 is connected to one end on the connector 42 side of the first surge protection device 1
  • the source electrode of the cutoff transistor Tr5 is connected to the drain electrode of the second main transistor Tr2.
  • the cutoff switch S1 should just be connected to the 1st surge protection device 1 in series. For this reason, the cutoff switch S1 may be connected to one end of the first surge protection device 1 on the connector 41 side.
  • each of the cutoff transistors Tr4 and Tr5 is on when the voltage of the gate electrode with reference to the potential of the source electrode is a positive constant voltage or more.
  • each of the cutoff transistors Tr4 and Tr5 is turned off when the voltage of the gate electrode based on the potential of the source electrode is less than a positive constant voltage, like the first main transistor Tr1 and the second main transistor Tr2. .
  • the constant voltage of the cutoff transistor Tr4 is substantially equal to the constant voltage of the cutoff transistor Tr5.
  • the switch circuit 110 further includes a switch control unit 6, and the switch control unit 6 is connected to the gate electrodes of the cutoff transistors Tr4 and Tr5.
  • the switch control unit 6 adjusts the voltage of the gate electrode with respect to the potential of the source electrode for each of the cutoff transistors Tr4 and Tr5. As a result, the switch control unit 6 turns on and off the cutoff transistors Tr4 and Tr5.
  • the switch controller 6 turns on the cutoff switch S1 by simultaneously turning on the cutoff transistors Tr4 and Tr5, and turns off the cutoff switch S1 by simultaneously turning off the cutoff transistors Tr4 and Tr5.
  • “simultaneously” does not only mean that the turn-on and turn-off timings coincide completely, but also means that the turn-on and turn-off timings substantially coincide.
  • the first surge protection device 1 having a smaller breakdown voltage can be used.
  • the breakdown voltage of the first surge protection device 1 may be the same breakdown voltage as in the first embodiment.
  • the breakdown voltage of each of the first surge protection device 1 and the second surge protection device 11 exceeds the difference value between the first power storage device 31 and the second power storage device 32.
  • the voltage applied to the series circuit of the first main transistor Tr1 and the second main transistor Tr2 is the cutoff switch S1 and the first switch. It is also applied to the series circuit of the surge protection device 1. At this time, the voltage applied to the series circuit of the first main transistor Tr1 and the second main transistor Tr2 is divided into the cutoff switch S1 and the first surge protection device 1. Therefore, since the voltage applied to the first surge protection device 1 is low, the first surge protection device 1 or the cutoff switch S1 is not burned out.
  • the switch control unit 6 turns on the cutoff switch S1 before turning off the first main transistor Tr1 and the second main transistor Tr2. That is, the first main transistor Tr1 and the second main transistor Tr2 are turned off with the cutoff switch S1 turned on. Thereby, when the first main transistor Tr1 and the second main transistor Tr2 are turned off, the first surge protection device 1 functions appropriately.
  • the cut-off switch S1 may be always turned on thereafter, or may be turned off in response to the ignition of the vehicle being turned off. However, in order to keep the cutoff switch S1 on, the switch controller 6 needs to output a control voltage. Here, the cutoff switch S1 is normally off. Electric power can be consumed by the output of the control voltage. Therefore, in a state where the first main transistor Tr1 and the second main transistor Tr2 are turned off, the cutoff switch S1 may also be turned off. That is, the switch controller 6 may turn off the cutoff switch S1 after a predetermined period T1 after the first main transistor Tr1 and the second main transistor Tr2 are turned off.
  • FIG. 10 shows an example of a timing chart of the first main transistor Tr1 and the cutoff switch S1.
  • the predetermined period T1 may be set as follows. That is, a period sufficient for the current flowing through the first surge protection device 1 to reach zero may be adopted as the predetermined period T1.
  • the switch control unit 6 may turn off the cutoff switch S1 after the current flowing through the first surge protection device 1 reaches zero. About this period, it can obtain
  • the switch circuit 110 according to the sixth embodiment configured as described above has the same effect as the switch circuit 110 according to the first embodiment.
  • Each of the cutoff transistors Tr4 and Tr5 is not limited to an N channel type FET, and may be a P channel type FET. In this case, each of the cutoff transistors Tr4 and Tr5 is on when the voltage of the gate electrode relative to the potential of the source electrode is less than a constant negative voltage. Further, each of the cutoff transistors Tr4 and Tr5 is off when the voltage of the gate electrode with respect to the potential of the source electrode is equal to or higher than a certain negative voltage. Further, the configuration of the cutoff switch S1 may be a configuration using a bipolar transistor or a relay contact or the like instead of the cutoff transistors Tr4 and Tr5.
  • FIG. 11 is a schematic diagram illustrating a part of the switch circuit 110 according to the seventh embodiment.
  • the points of the seventh embodiment different from the first embodiment will be described. Since the other configuration except the configuration to be described later is the same as that of the first embodiment, the same reference numerals are given and detailed description thereof is omitted.
  • the 11 is further provided with the second surge protection device 11 as compared with the first embodiment.
  • the second surge protection device 11 is connected in series with the first surge protection device 1 in the path PS2. That is, the series circuit of the first surge protection device 1 and the second surge protection device 11 is connected in parallel to the series circuit of the first main transistor Tr1 and the second main transistor Tr2.
  • the first main transistor Tr1 and the second main transistor Tr2 function as transistor circuits.
  • the 11 is further provided with a protection transistor Tr6 and a diode D6 as compared with the first embodiment.
  • the protection transistor Tr6 is connected between a connection node P1 between the first main transistor Tr1 and the second main transistor Tr2 and a connection node P2 between the first surge protection device 1 and the second surge protection device 11.
  • a diode D6 is connected in parallel to the protection transistor Tr6.
  • the forward direction of the diode D6 is opposite to the forward direction of the protection transistor Tr6. In the illustration of FIG. 11, the forward direction of the protection transistor Tr6 is a direction from the connection point P2 toward the connection point P1.
  • the protection transistor Tr6 is an N-channel FET.
  • the first main transistor Tr1, the protection transistor Tr6, and the diodes D1, D6 form a bidirectional switch
  • the second main transistor Tr2, the protection transistor Tr6, and the diodes D2, D6 form a bidirectional switch.
  • the diode D6 is a parasitic diode of the protection transistor Tr6.
  • the source electrode of the protection transistor Tr6 is connected to the source electrode of each of the first main transistor Tr1 and the second main transistor Tr2, and the drain electrode of the protection transistor Tr6 is one end on the connector 42 side of the first surge protection device 1. And one end of the second surge protection device 11. The other end of the second surge protection device 11 is connected to the drain electrode of the second main transistor Tr2.
  • the diode D6 the cathode is connected to the drain of the protection transistor Tr6, and the anode is connected to the source of the protection transistor Tr6.
  • the second surge protection device 11 is configured in the same manner as the first surge protection device 1.
  • the protection transistor Tr6 is on when the voltage of the gate electrode with respect to the potential of the source electrode is equal to or higher than a positive constant voltage. Similarly to the first main transistor Tr1 and the second main transistor Tr2, the protection transistor Tr6 is off when the voltage of the gate electrode with respect to the potential of the source electrode is less than a certain positive voltage.
  • the switch circuit 110 further includes a switch control unit 61, and the switch control unit 61 is connected to the gate electrode of the protection transistor Tr6.
  • the switch control unit 61 adjusts the voltage of the gate electrode with respect to the potential of the source electrode for the protection transistor Tr6. As a result, the switch control unit 61 turns on and off the protection transistor Tr6.
  • the first power storage device 31 or the second power storage device 32 is connected in a state where the first main transistor Tr1, the second main transistor Tr2, and the protection transistor Tr6 are off.
  • the voltage applied to the series circuit of the first main transistor Tr1 and the second main transistor Tr2 is the sum of the breakdown voltages of the first surge protection device 1 and the second surge protection device 11, the first surge transistor No current flows through the protection device 1 and the second surge protection device 11. Therefore, as long as the first main transistor Tr1, the second main transistor Tr2, and the protection transistor Tr6 are off, the first surge protection device 1 and the second surge protection device 11 even if the power supply system 100 is in the reverse connection state. A large current does not flow through.
  • the voltage applied to the series circuit of the first main transistor Tr1 and the second main transistor Tr2 is divided by the first surge protection device 1 and the second surge protection device 11. Therefore, since the voltage applied to the first surge protection device 1 and the second surge protection device 11 is low, the first surge protection device 1 or the second surge protection device 11 will not burn out.
  • the protection transistor Tr6 When the protection transistor Tr6 is on, when the voltage of the drain electrode of the first main transistor Tr1 with respect to the potential of the drain electrode of the second main transistor Tr2 becomes the breakdown voltage of the first surge protection device 1, A current flows in the order of the first surge protection device 1, the protection transistor Tr6, and the diode D2. In the same case, when the voltage of the drain electrode of the second main transistor Tr2 with respect to the potential of the drain electrode of the first main transistor Tr1 becomes the breakdown voltage of the second surge protection device 11, the current becomes the second surge protection. The device 11 flows in the order of the protection transistor Tr6 and the diode D1. Therefore, for example, as the first surge protection device 1 and the second surge protection device 11, a surge protection device having a breakdown voltage similar to that of the first embodiment can be adopted.
  • the switch control unit 61 turns on the protection transistor Tr6 before turning off the first main transistor Tr1 and the second main transistor Tr2. That is, the first main transistor Tr1 and the second main transistor Tr2 can be turned off with the protection transistor Tr6 turned on. Thereby, when the first main transistor Tr1 and the second main transistor Tr2 are turned off, the first surge protection device 1 and the second surge protection device 11 function appropriately.
  • the switch circuit 110 in the seventh embodiment has the same effect as the switch circuit 110 in the first embodiment.
  • the protection transistor Tr6 may be kept on after being turned on, or may be turned off in response to the ignition of the vehicle being turned off. However, in order to keep the protection transistor Tr6 on, the switch controller 61 needs to output a control voltage. Here, the protection transistor Tr6 is normally off. Electric power can be consumed by the output of the control voltage. Therefore, similarly to the cutoff switch S1, the protection transistor Tr6 may be turned off after a predetermined period after the first main transistor Tr1 and the second main transistor Tr2 are turned off.
  • the switch control unit 61 may turn off the protection transistor Tr6 after the current flowing through the first surge protection device 1 and the second surge protection device 11 becomes zero. Thereby, the switching loss of the protection transistor Tr6 can be reduced.
  • the protection transistor Tr6 may function as a switch, and thus may be a bipolar transistor or an IGBT.
  • the drain electrode of the first main transistor Tr1 is connected to the drain electrode of the second main transistor Tr2.
  • the connection between the first main transistor Tr1 and the second main transistor Tr2 is not limited to such a connection.
  • the points of the eighth embodiment different from the first embodiment will be described. Since the other configuration except the configuration to be described later is the same as that of the first embodiment, the same reference numerals are given and detailed description thereof is omitted.
  • FIG. 12 is a schematic diagram of the power supply system 100 according to the eighth embodiment.
  • the drain electrode of the first main transistor Tr1 is connected to the drain electrode of the second main transistor Tr2.
  • the source electrodes of the first main transistor Tr1 and the second main transistor Tr2 are connected to the connectors 41 and 42, respectively.
  • the cathode of the diode D1 is connected to the cathode of the diode D2, and the anodes of the diodes D1 and D2 are connected to the connectors 41 and 42, respectively.
  • the first surge protection device 1 is connected between the connectors 41 and 42.
  • the emitter electrode of the sub-transistor Tr3 is connected to the source electrode of the second main transistor Tr2.
  • the cathodes of the diodes D1 and D2 are connected to each other, no current flows through the diodes D1 and D2 when the first main transistor Tr1 and the second main transistor Tr2 are off.
  • the first main transistor Tr1 and the second main transistor Tr2 function as transistor circuits.
  • the switch circuit 110 further includes a sub-transistor Tr7, a diode D7, and resistors R5 and R6.
  • the sub-transistor Tr7 is an NPN type bipolar transistor.
  • the emitter electrode is connected to the source electrode of the first main transistor Tr1
  • the collector electrode is connected to the gate electrode of the first main transistor Tr1 through the resistor R1, and Tr2 through the resistor R2.
  • a resistor R5 is connected between the emitter electrode and the base electrode of the sub-transistor Tr3.
  • One end of a resistor R6 is further connected to the base electrode of the sub-transistor Tr3, and the other end of the resistor R6 is connected to the cathode of the diode D7.
  • the anode of the diode D7 is grounded.
  • the sub-transistor Tr7 is on when the voltage of the base electrode with reference to the potential of the emitter electrode is equal to or higher than a certain positive voltage. Similarly to the sub-transistor Tr3, the sub-transistor Tr7 is off when the voltage of the base electrode with respect to the potential of the emitter electrode is less than a certain positive voltage. The sub-transistor Tr7 is turned on or off according to the voltage of the base electrode with reference to the potential of the emitter electrode.
  • the constant voltage related to the turn-on and turn-off of the sub-transistor Tr7 is also sufficiently lower than the constant voltage related to the turn-on and turn-off of the first main transistor Tr1, and sufficiently lower than the constant voltage related to the turn-on and turn-off of the second main transistor Tr2. .
  • the sub-transistor Tr3 When current flows from the connector 41 to the connector 42, when the first main transistor Tr1 and the second main transistor Tr2 are turned off, the sub-transistor Tr3 operates in the same manner as in the first embodiment, and the gate of the second main transistor Tr2 The voltage between the sources changes in the same way as the voltage between the gate and the source shown in FIG. Therefore, after the first main transistor Tr1 and the second main transistor Tr2 are turned off, the second main transistor Tr2 is maintained off.
  • FIG. 13 is an explanatory diagram of the operation of the switch circuit 110.
  • FIG. 13 shows the transition of the voltage of the gate electrode and the source electrode of the first main transistor Tr1 and the transition of the voltage between the gate and the source of the first main transistor Tr1. In these transitions, time is shown on the horizontal axis.
  • the voltages of the gate electrode and the source electrode shown in FIG. 13 are voltages based on the ground potential.
  • the voltage between the gate and the source is a gate voltage based on the potential of the source electrode.
  • the voltage of the connector 41 with respect to the ground potential is substantially equal to the terminal voltage of the first power storage device 31. It is in agreement and is a positive voltage. Therefore, no current flows through the resistor R5 due to the action of the diode D7. As a result, in the sub-transistor Tr7, the voltage of the base electrode with reference to the potential of the emitter electrode is zero [V], which is less than a positive constant voltage. Therefore, when the first main transistor Tr1 and the second main transistor Tr2 are on, the sub-transistor Tr7 is off.
  • the drive circuit 2 adjusts the voltage of the gate electrode from the set voltage to, for example, zero [V] in order to turn off the first main transistor Tr1 and the second main transistor Tr2.
  • the wiring inductance of the wiring L1 increases the voltage of the connector 41 with respect to the ground potential until the voltage between the connectors 41 and 42 becomes the breakdown voltage of the first surge protection device 1. At this time, the voltage of the emitter electrode of the sub-transistor Tr7 with respect to the ground potential is still a positive voltage, and the sub-transistor Tr7 is kept off.
  • the first surge protection device 1 operates in the same manner as in the first embodiment. Therefore, when the first main transistor Tr1 and the second main transistor Tr2 are turned off, a current flows through the first surge protection device 1 until the energy stored in the wirings L1 and L2 becomes zero. This current decreases with a constant slope. When the energy stored in the wirings L1 and L2 becomes zero, the voltage of the source electrode of the first main transistor Tr1 decreases to the terminal voltage of the first power storage device 31 with respect to the ground potential, and the first main transistor The voltage between the gate and source of Tr1 rises. At this time, the voltage between the gate and the source is still negative, and the absolute value of this voltage substantially matches the terminal voltage of the first power storage device 31 with respect to the ground potential.
  • the operation of the switch circuit 110 when current flows from the connector 42 to the connector 41 is the same as the operation of the switch circuit 110 when current flows from the connector 41 to the connector 42.
  • the sub-transistor Tr7 is a sub-transistor when current is flowing from the connector 41 to the connector 42. Acts the same as Tr3. Therefore, after the first main transistor Tr1 and the second main transistor Tr2 are turned off, the first main transistor Tr1 is kept off.
  • the diode D7 and the resistors R5 and R6 correspond to the diode D3 and the resistors R3 and R4, respectively.
  • the voltage of the connector 42 with respect to the ground potential is substantially equal to the terminal voltage of the second power storage device 32, and is positive Is the voltage. Therefore, no current flows through the resistor R3 due to the action of the diode D3.
  • the voltage of the base electrode with reference to the potential of the emitter electrode is zero [V], which is less than a positive constant voltage. Therefore, when the first main transistor Tr1 and the second main transistor Tr2 are on, the sub-transistor Tr7 is off.
  • the drive circuit 2 adjusts the voltage of the gate electrode from the set voltage to, for example, zero [V] in order to turn off the first main transistor Tr1 and the second main transistor Tr2.
  • the wiring inductance of the wiring L2 increases the voltage of the connector 42 with respect to the ground potential until the absolute value of the voltage between the connectors 41 and 42 becomes the breakdown voltage of the first surge protection device 1. At this time, the voltage of the emitter electrode of the sub-transistor Tr3 with respect to the ground potential is still a positive voltage, and the sub-transistor Tr3 is kept off.
  • the voltages of the gate electrodes of the first main transistor Tr1 and the second main transistor Tr2 are adjusted from the set voltage to zero [V], the voltage of the source electrode of the second main transistor Tr2 rises, so that the second main transistor Tr2 The gate-source voltage is negative. For this reason, the voltage between the gate and the source of the second main transistor Tr2 does not become a positive constant voltage or more, and the first main transistor Tr1 is kept off.
  • the voltage between the gate and the source of the second main transistor Tr2 is a gate voltage based on the potential of the source electrode.
  • the first surge protection device 1 operates in the same manner as in the first embodiment. Therefore, when the first main transistor Tr1 and the second main transistor Tr2 are turned off, a current flows through the first surge protection device 1 until the energy stored in the wirings L1 and L2 becomes zero. This current decreases with a constant slope. When the energy stored in the wirings L1 and L2 becomes zero, the voltage of the source electrode of the first main transistor Tr1 decreases to the terminal voltage of the second power storage device 32 with respect to the ground potential, and the second main transistor The voltage between the gate and source of Tr2 increases. At this time, the voltage between the gate and the source is still negative, and the absolute value of this voltage substantially matches the terminal voltage of the second power storage device 32 with respect to the ground potential.
  • the switch circuit 110 according to the eighth embodiment configured as described above has the same effect as the switch circuit 110 according to the first embodiment.
  • a plurality of series circuits including the first main transistor Tr1 and the second main transistor Tr2 may be connected in parallel to each other.
  • the drain electrode of the first main transistor Tr1 is connected to the drain electrode of the second main transistor Tr2.
  • the source electrode of each first main transistor Tr1 is connected to the emitter electrode of the sub-transistor Tr7, and the source electrode of each second main transistor Tr2 is connected to the emitter electrode of the sub-transistor Tr3.
  • a plurality of first main transistors Tr1 may be connected in parallel, or a plurality of second main transistors Tr2 may be connected in parallel.
  • the cutoff switch S1 may be connected to the first surge protection device 1 in series.
  • the second surge protection device 11 is connected between one end of the first surge protection device 1 on the connector 42 side and the source electrode of the second main transistor Tr2 for protection.
  • the transistor Tr6 may be connected between the drain electrodes of the first main transistor Tr1 and the second main transistor Tr2 and one end of the first surge protection device 1 on the connector 42 side.
  • the protection transistor Tr6 is an N-channel FET
  • the drain electrode of the protection transistor Tr6 is connected to the drain electrodes of the first main transistor Tr1 and the second main transistor Tr2, and the source electrode of the protection transistor Tr6 is the first one.
  • One surge protection device 1 is connected to one end of the connector 42 side.
  • the sub-transistor Tr7 is not limited to the NPN bipolar transistor, and may be an N-channel FET.
  • the sub-transistor Tr3 is not limited to an NPN-type bipolar transistor, and may be an N-channel FET.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electronic Switches (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

車両用のスイッチ回路(110)では、第1メイントランジスタ(Tr1)及び第2メイントランジスタ(Tr2)夫々では、ドレイン電極及びゲート電極間のオン/オフが、ゲート電極及びソース電極間の電圧に応じて切り替わる。第1メイントランジスタ(Tr1)及び第2メイントランジスタ(Tr2)夫々のドレイン電極間に第1サージ防護デバイス(1)が接続されている。第1サージ防護デバイス(1)は、第1サージ防護デバイス(1)に印加される電圧を第1所定電圧以下に維持する。第1メイントランジスタ(Tr1)及び第2メイントランジスタ(Tr2)夫々のゲート電極及びソース電極間にサブトランジスタ(Tr3)が設けられている。サブトランジスタ(Tr3)は、第1メイントランジスタ(Tr1)及び第2メイントランジスタ(Tr2)がターンオフした場合にターンオンする。

Description

スイッチ回路及び電源システム
 本発明はスイッチ回路及び電源システムに関する。
 本出願は、2015年11月17日出願の日本出願第2015-224625号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
 特許文献1に記載のスイッチ回路はNPN型のバイポーラトランジスタを有する。バイポーラトランジスタにおいて、エミッタ電極の電位を基準としたベース電極の電圧を調整することによって、このバイポーラトランジスタをターンオン又はターンオフする。エミッタ電極の電位を基準としたベース電極の電圧が一定電圧以上となった場合、バイポーラトランジスタがターンオンし、バイポーラトランジスタのコレクタ電極及びエミッタ電極間に電流が流れるが可能となる。エミッタ電極の電位を基準としたベース電極の電圧が一定電圧未満となった場合、バイポーラトランジスタがターンオフし、バイポーラトランジスタのコレクタ電極及びエミッタ電極間に電流が流れることはない。バイポーラトランジスタがオンである場合において、コレクタ電極及びエミッタ電極間の抵抗値は、エミッタ電極の電位を基準としたベース電極の電圧が高い程小さい。
特開平5-218833号公報
 本発明の一態様に係るスイッチ回路は、車両用のスイッチ回路であって、第1電極と第2電極と制御電極とを有し、前記制御電極と前記第2電極との間の電圧に応じて、前記第1電極と前記第2電極との間のオン/オフが切り替わる第1メイントランジスタを含むトランジスタ回路と、該トランジスタ回路の両端間に接続され、印加される電圧を第1所定電圧以下に維持する第1サージ防護デバイスと、前記第1メイントランジスタの前記制御電極と前記第2電極との間に設けられ、前記第1メイントランジスタがターンオフした場合にターンオンするサブトランジスタとを備える。
 本発明の一態様に係る電源システムは、前述したスイッチ回路と、該スイッチ回路に正極が接続される2つの蓄電装置とを備える。
実施形態1における電源システムの構成を示す概略図である。 第1サージ防護デバイス及びサブトランジスタが設けられていないスイッチ回路の動作の説明図である。 第1サージ防護デバイス及びサブトランジスタが設けられているスイッチ回路の動作の説明図である。 第1サージ防護デバイス及びサブトランジスタが設けられているスイッチ回路の動作の他の説明図である。 実施形態2におけるスイッチ回路の一部を示す概略図である。 実施形態3におけるスイッチ回路の一部を示す概略図である。 実施形態4におけるスイッチ回路の一部を示す概略図である。 実施形態5におけるスイッチ回路の一部を示す概略図である。 実施形態6におけるスイッチ回路の一部を示す概略図である。 スイッチ回路のタイミングチャートの一例を示す概略図である。 実施形態7におけるスイッチ回路の一部を示す概略図である。 実施形態8における電源システムの概略図である。 スイッチ回路の動作の説明図である。
[本発明が解決しようとする課題]
 特許文献1に記載されているスイッチ回路では、例えば、蓄電装置の正極がバイポーラトランジスタのコレクタ電極に接続され、バイポーラトランジスタのエミッタ電極が負荷の一端に接続され、蓄電装置の負極と、負荷の他端とは接地される。この場合において、バイポーラトランジスタがターンオンしたとき、蓄電装置はバイポーラトランジスタを介して負荷に電力を供給し、バイポーラトランジスタがターンオフしたとき、蓄電装置から負荷への電力供給は停止する。
 バイポーラトランジスタをターンオンする場合、接地電位を基準としたバイポーラトランジスタのベース電極の電圧を上昇させることによって、エミッタ電極の電位を基準としたベース電極の電圧を上昇させる。バイポーラトランジスタをターンオフする場合、接地電位を基準としたバイポーラトランジスタのベース電極の電圧を低下させることによって、エミッタ電極の電位を基準としたベース電極の電圧を低下させる。
 バイポーラトランジスタ及び負荷を接続する配線はインダクタンス成分(以下、配線インダクタンスという)を有する。バイポーラトランジスタがオンである間、配線に電流が流れ、配線インダクタンスにエネルギーが蓄えられる。
 バイポーラトランジスタをターンオフするために、接地電位を基準としたバイポーラトランジスタのベースの電圧を低下させた場合、バイポーラトランジスタのコレクタ電極及びエミッタ電極間の抵抗値が上昇し、配線を流れる電流が低下する。このとき、配線インダクタンスは、配線を流れる電流を維持するために、接地電位を基準したエミッタ電極の電圧を低下させ、エミッタ電極の電位を基準としたベース電極の電圧を一定電圧以上に維持する。これにより、バイポーラトランジスタを介して電流が流れ、配線インダクタンスに蓄えられたエネルギーが放出される。このエネルギーがゼロとなった場合、エミッタ電極の電位を基準としたベース電極の電圧は一定電圧未満となり、バイポーラトランジスタはターンオフする。
 配線インダクタンスが接地電位を基準としたエミッタ電極の電圧を一定電圧以上に維持している間、エミッタ電極の電位を基準としたゲート間の電圧は低いので、バイポーラトランジスタのコレクタ電極及びエミッタ電極間の抵抗値は大きい。このため、バイポーラトランジスタで消費される電力が大きく、バイポーラトランジスタから発生する熱量が大きい。従って、バイポーラトランジスタが高温となってバイポーラトランジスタの機能が低下する虞がある。
 そこで、本願では、ターンオフが行われた場合にトランジスタで発生する熱量が小さいスイッチ回路と、該スイッチ回路を備える電源システムとを提供することを目的とする。
[本開示の効果]
 本開示によれば、ターンオフが行われた場合にトランジスタで発生する熱量が小さい。
[本発明の実施形態の説明]
 最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
(1)本発明の一態様に係るスイッチ回路は、車両用のスイッチ回路であって、第1電極と第2電極と制御電極とを有し、前記制御電極と前記第2電極との間の電圧に応じて、前記第1電極と前記第2電極との間のオン/オフが切り替わる第1メイントランジスタを含むトランジスタ回路と、該トランジスタ回路の両端間に接続され、印加される電圧を第1所定電圧以下に維持する第1サージ防護デバイスと、前記第1メイントランジスタの前記制御電極と前記第2電極との間に設けられ、前記第1メイントランジスタがターンオフした場合にターンオンするサブトランジスタとを備える。
 上記の一態様にあっては、例えば、第2電極の電位を基準とした制御電極の電圧が一定電圧以上である場合に第1メイントランジスタはターンオンし、第2電極の電位を基準として制御電極の電圧が一定電圧未満である場合に第1メイントランジスタはターンオフする。固定電位、例えば接地電位を基準とした第1メイントランジスタの制御電極の電圧を低下させることによって、第1メイントランジスタがターンオフした場合、サブトランジスタがターンオンするので、第2電極の電位を基準とした制御電極の電圧が一定電圧未満に維持され、第1メイントランジスタのオフが維持される。結果、ターンオフが行われた場合に第1メイントランジスタで発生する熱量が小さい。
 また、第1メイントランジスタがターンオフした場合、第1電極及び第2電極夫々に接続される配線の配線インダクタンスに起因して、固定電位を基準とした第1電極の電圧が上昇し、固定電位を基準とした第2電極の電圧が低下する。本態様では、トランジスタ回路の両端間に第1サージ防護デバイスが接続されているため、第1メイントランジスタの両端間に印加される電圧は第1所定電圧以下に維持される。
(2)本発明の一態様に係るスイッチ回路では、前記トランジスタ回路は、前記第1メイントランジスタの前記第1電極又は第2電極に接続される第2メイントランジスタを含み、前記第1メイントランジスタ及び第2メイントランジスタは同時にターンオン又はターンオフする。
 上記の一態様にあっては、第1メイントランジスタに第2メイントランジスタが接続され、第1メイントランジスタ及び第2メイントランジスタは同時にターンオン又はターンオフする。例えば、第1メイントランジスタ及び第2メイントランジスタがFET(Field Effect Transistor)である場合、第1メイントランジスタ及び第2メイントランジスタ夫々について、第1電極及び第2電極間にダイオードが形成されている。第1メイントランジスタ及び第2メイントランジスタのダイオードのアノード又はカソードが互いに接続されるように、第1メイントランジスタ及び第2メイントランジスタを接続することが可能である。この場合、第1メイントランジスタ及び第2メイントランジスタがオフであれば、第1メイントランジスタ及び第2メイントランジスタのダイオードを介して電流が流れることはない。
(3)本発明の一態様に係るスイッチ回路は、前記トランジスタ回路及び第1サージ防護デバイス間に接続される遮断スイッチを備える。
 上記の一態様にあっては、遮断スイッチがオフである場合、第1サージ防護デバイスに電流が流れることはない。トランジスタ回路を介して2つの蓄電装置を接続する場合において、トランジスタ回路を介して一方の蓄電装置の正極を他方の蓄電装置の負極に誤って接続したとき、大きな電流が流れる可能性がある。しかし、第1メイントランジスタ及び遮断スイッチがオフであれば、第1サージ防護デバイス1を介して大きな電流が流れることはない。
(4)本発明の一態様に係るスイッチ回路では、前記第1メイントランジスタのターンオンよりも前に前記遮断スイッチをターンオンし、前記第1メイントランジスタがターンオフしてから所定期間が経過した後に、前記遮断スイッチをターンオフするスイッチ制御部を備える。
 上記の一態様にあっては、第1メイントランジスタのターンオンよりも前に遮断スイッチをターンオンし、第1メイントランジスタがターンオフしてから所定期間が経過した後に遮断スイッチをターンオフするので、第1サージ防護デバイスが適切に作用する。
(5)本発明の一態様に係るスイッチ回路は、前記トランジスタ回路及び第1サージ防護デバイスの間に接続され、印加される電圧を第2所定電圧以下に維持する第2サージ防護デバイスと、前記第1メイントランジスタ及び第2メイントランジスタ間の接続ノード、並びに、前記第1サージ防護デバイス及び第2サージ防護デバイス間の接続ノードの間に接続される保護トランジスタとを備える。
 上記の一態様にあっては、第1メイントランジスタ及び第2メイントランジスタ夫々が例えばFETである場合、第1メイントランジスタ及び第2メイントランジスタ夫々の第1電極及び第2電極間にダイオードが形成されている。このとき、一方のダイオードのアノード(又はカソード)は他方のダイオードのアノード(又はカソード)に接続されている。このため、第1メイントランジスタ及び第2メイントランジスタがオフである場合、2つのダイオードを介して電流が流れることはない。保護トランジスタがオフである場合、トランジスタ回路の両端間の電圧が、第1所定電圧及び第2所定電圧の和とならない限り、第1サージ防護デバイス又は第2サージ防護デバイスを電流が流れることはない。従って、第1メイントランジスタ及び保護トランジスタがオフである限り、たとえ、トランジスタ回路に接続する蓄電装置の電極を誤った場合であっても、第1サージ防護デバイス及び第2サージ防護デバイスを介して大きな電流が流れることはない。
 また、保護トランジスタがオンである場合において、トランジスタ回路の両端間に第1所定電圧又は第2所定電圧以上の電圧が印加されたとき、第1サージ防護デバイス又は第2サージ防護デバイスを電流が流れる。このとき、第1メイントランジスタ又は第2メイントランジスタに形成されているダイオードを介して電流が流れる。
(6)本発明の一態様に係るスイッチ回路は、前記第1メイントランジスタ及び第2メイントランジスタのターンオンよりも前に前記保護トランジスタをターンオンし、前記第1メイントランジスタ及び第2メイントランジスタがターンオフしてから所定期間が経過した後に、前記保護トランジスタをターンオフするスイッチ制御部を備える。
 上記の一態様にあっては、第1メイントランジスタ及び第2メイントランジスタのターンオンよりも前に保護トランジスタをターンオンし、第1メイントランジスタ及び第2メイントランジスタをターンオフしてから所定期間が経過した後に保護トランジスタをターンオフする。これにより、第1サージ防護デバイス及び第2サージ防護デバイスは適切に作用する。
(7)本発明の一態様に係る電源システムは、前述したスイッチ回路と、該スイッチ回路に正極が接続される2つの蓄電装置とを備える。
 上記の一態様にあっては、一方の蓄電装置は、スイッチ回路を介して他方の蓄電装置に電力を供給し、他方の蓄電装置は充電される。スイッチ回路では、サブトランジスタが設けられているため、第1メイントランジスタがターンオンした場合に第1メイントランジスタで発生する熱量は小さい。
[本発明の実施形態の詳細]
 本発明の実施形態に係るスイッチ回路及び電源システムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
(実施形態1)
 図1は、実施形態1における電源システム100の構成を示す概略図である。電源システム100は車両に搭載される。電源システム100はサージ防護機能付きのスイッチ回路110を有している。図1の例示では、サージ防護機能付きのスイッチ回路110は経路PS1,PS2、第1メイントランジスタTr1、第2メイントランジスタTr2、サブトランジスタTr3及び第1サージ防護デバイス1を備えている。
 経路PS1,PS2は互いに並列に接続される。第1メイントランジスタTr1及び第2メイントランジスタTr2は、経路PS1の上に設けられて、相互に直列に接続されている。第1メイントランジスタTr1及び第2メイントランジスタTr2はNチャネル型のFETであり、その順方向は互いに逆である。
 第1メイントランジスタTr1はドレイン電極(第1電極)とソース電極(第2電極)とゲート電極(制御電極)とを備えている。第1メイントランジスタTr1はゲート電極とソース電極との間の制御電圧に応じて、ドレイン電極とソース電極とのオン/オフを切り替える。第1メイントランジスタTr1の順方向はドレイン電極からソース電極へと向かう方向である。よってドレイン電極は第1メイントランジスタTr1の順方向の上流側の電極である。第2メイントランジスタTr2も第1メイントランジスタTr1と同様の構成を有する。第1メイントランジスタTr1及び第2メイントランジスタTr2はトランジスタ回路として機能する。
 第1メイントランジスタTr1及び第2メイントランジスタTr2夫々では、ソース電極の電位を基準としたゲート電極の電圧が正の一定電圧以上である場合、ドレイン電極及びソース電極間に電流が流れることが可能である。このとき、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々はオンである。ソース電極の電位を基準としたゲート電極の電圧が高い程、ドレイン電極及びソース電極間の抵抗値は小さい。また、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々では、ソース電極の電位を基準としたゲート電極の電圧が正の一定電圧未満である場合、ドレイン電極及びソース電極間に電流が流れることはない。このとき、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々はオフである。第1メイントランジスタTr1の一定電圧は第2メイントランジスタTr2の一定電圧と略一致している。
 第1メイントランジスタTr1及び第2メイントランジスタTr2のソース電極は互いに接続されており、第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート電極は夫々ゲート抵抗R1,R2を介して、駆動回路2の一つの出力端21に共通して接続されている。ゲート抵抗R1,R2夫々は、例えば第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート電極に印加される電圧の発振を、抑制することができる。
 また図1の例示では、第1メイントランジスタTr1及び第2メイントランジスタTr2には、夫々、ダイオードD1,D2が並列に接続されている。ダイオードD1の順方向は第1メイントランジスタTr1の順方向と反対であり、ダイオードD2の順方向は第2メイントランジスタTr2の順方向と反対である。このような第1メイントランジスタTr1及び第2メイントランジスタTr2及びダイオードD1,D2はいわゆる双方向スイッチを構成する。ダイオードD1,D2夫々は、第1メイントランジスタTr1及び第2メイントランジスタTr2の寄生ダイオードである。ダイオードD1,D2夫々のカソードは第1メイントランジスタTr1及び第2メイントランジスタTr2のドレイン電極に接続され、ダイオードD1,D2夫々のアノードは第1メイントランジスタTr1及び第2メイントランジスタTr2のソース電極に接続されている。従って、ダイオードD1,D2のアノードが互いに接続されているので、第1メイントランジスタTr1及び第2メイントランジスタTr2がオフである場合にダイオードD1,D2を介して電流が流れることはない。
 サブトランジスタTr3はNPN型のバイポーラトランジスタである。サブトランジスタTr3は第1メイントランジスタTr1及び第2メイントランジスタTr2夫々のゲート電極とソース電極との間に設けられている。図1の例示では、サブトランジスタTr3のコレクタ電極が、ゲート抵抗R1,R2夫々を介して第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート電極に接続され、サブトランジスタTr3のエミッタ電極が第1メイントランジスタTr1及び第2メイントランジスタTr2のソース電極に接続される。
 サブトランジスタTr3のベース電極とエミッタ電極との間には、抵抗R3が設けられている。また、サブトランジスタTr3のベース電極は、抵抗R4及びダイオードD3を介して接地される。ダイオードD3の順方向は、サブトランジスタTr3のベース電極へ向かう方向である。従って、サブトランジスタTr3のベース電極は、抵抗R4の一端に接続され、抵抗R4の他端にダイオードD3のカソードが接続され、ダイオードD3のアノードは接地されている。
 サブトランジスタTr3において、エミッタ電極の電位を基準としたベース電極の電圧が正の一定電圧以上である場合、コレクタ電極及びエミッタ電極間を電流が流れることが可能である。このとき、サブトランジスタTr3はオンである。エミッタ電極の電位を基準としたベース電極の電圧が高い程、コレクタ電極及びエミッタ電極間の抵抗値は小さい。また、サブトランジスタTr3において、エミッタ電極の電位を基準としたベース電極の電圧が正の一定電圧未満である場合、コレクタ電極及びエミッタ電極間を電流が流れることはない。このとき、サブトランジスタTr3はオフである。サブトランジスタTr3は、エミッタ電極の電位を基準としたベース電極の電圧に応じてターンオン又はターンオフする。
 サブトランジスタTr3のターンオン及びターンオフに係る一定電圧は、第1メイントランジスタTr1のターンオン及びターンオフに係る一定電圧よりも十分に低く、第2メイントランジスタTr2のターンオン及びターンオフに係る一定電圧よりも十分に低い。
 サブトランジスタTr3は後述するように、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフするときに、ターンオンする。より具体的には、サブトランジスタTr3は第1メイントランジスタTr1及び第2メイントランジスタTr2のターンオフの開始から完了までの間にターンオンする。またサブトランジスタTr3のターンオン速度は、サブトランジスタTr3が設けられていないときの、第1メイントランジスタTr1及び第2メイントランジスタTr2のターンオフ速度よりも速い。
 駆動回路2は直流電源E1から電源電圧を受け取って動作する。駆動回路2は例えば外部からスイッチ信号を受け取って、第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート電極へと制御電圧を出力する。これにより、第1メイントランジスタTr1及び第2メイントランジスタTr2のオン/オフが切り替えられる。
 駆動回路2は接地されている。駆動回路2は、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々について、接地電位を基準としたゲート電極の電圧を上昇させることによって、ソース電極の電位を基準としたゲート電極の電圧を上昇させる。これにより、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオンする。また、駆動回路2は、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々について、接地電位を基準としたゲート電極の電圧を低下させることによって、ソース電極の電位を基準としたゲート電極の電圧を低下させる。これにより、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフする。駆動回路2は、第1メイントランジスタTr1及び第2メイントランジスタTr2のターンオン及びターンオフを同時に行う。ここで、「同時」は、ターンオン及びターンオフを行うタイミングが完全に一致していることだけを意味せず、ターンオン及びターンオフを行うタイミングが実質的に一致していることも意味する。
 第1サージ防護デバイス1は、経路PS2の上に設けられており、第1メイントランジスタTr1及び第2メイントランジスタTr2の直列回路に対して、並列に接続されている。第1サージ防護デバイス1は、自身に印加される電圧が所定値(以下、降伏電圧とも呼ぶ)を超えたときに、電流を流す素子であり、いわゆるサージアブソーバである。第1サージ防護デバイス1としては例えば、半導体で構成されたサージアブソーバ(シリコンサージアブソーバ)、マイクロギャップ式のサージアブソーバ、アレスタ又はバリスタを採用することができる。第1サージ防護デバイス1の降伏電圧は例えば18[V]程度である。第1サージ防護デバイス1の両端間の電圧は降伏電圧以下に維持される。降伏電圧は、第1蓄電装置31及び第2蓄電装置32の端子電圧の差分値よりも高い。
 第1サージ防護デバイス1の他の構成として、2つのツェナーダイオードが直列に接続されている構成がある。この場合、一方のツェナーダイオードのカソードが他方のツェナーダイオードのカソードに接続されているか、又は、一方のツェナーダイオードのアノードが他方のツェナーダイオードのアノードに接続されている。2つのツェナーダイオードの降伏電圧は略一致している。
 図1の例示では、第1メイントランジスタTr1のドレイン電極には、第1蓄電装置31の正極が接続されており、第2メイントランジスタTr2のドレイン電極には、第2蓄電装置32の正極が接続されている。第1蓄電装置31及び第2蓄電装置32の負極はいずれも接地されている。第1蓄電装置31及び第2蓄電装置32の電圧は例えば満充電状態において14[V]程度である。例えば第1蓄電装置31及び第2蓄電装置32も車両に搭載される。
 図1の例示では、第1メイントランジスタTr1のドレイン電極がコネクタ41に接続され、このコネクタ41に配線L1の一端が接続される。配線L1の他端は第1蓄電装置31の正極に接続される。同様に、第2メイントランジスタTr2のドレイン電極がコネクタ42に接続され、このコネクタ42に配線L2の一端が接続される。配線L2の他端は第2蓄電装置32の正極に接続される。配線L1,L2は例えばワイヤハーネスである。図1の例示では、配線L1,L2の配線抵抗及び配線インダクタンスが等価的に示されている。配線抵抗は配線L1又は配線L2の抵抗成分であり、配線インダクタンスは配線L1又は配線L2のインダクタンス成分である。
 また車両には、多数の負荷(不図示)が設けられており、例えばこれらの負荷は、コネクタ41又はコネクタ42に接続される。これらの負荷は第1蓄電装置31及び第2蓄電装置32の少なくとも一方から電源電圧を受け取る。
 具体的には、第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである場合、前述した多数の負荷は、第1蓄電装置31又は第2蓄電装置32の一方から電源電圧を受け取る。更に、第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである場合、第1蓄電装置31及び第2蓄電装置32中の一方の蓄電装置から他方の蓄電装置に電力が供給され、他方の蓄電装置は充電される。第1メイントランジスタTr1及び第2メイントランジスタTr2がオフである場合、コネクタ41に接続されている負荷には第1蓄電装置31から電力が供給され、コネクタ42に接続されている負荷には第2蓄電装置32から電力が供給される。
 次に、動作について説明する。ここでは代表的に、コネクタ41からコネクタ42へと電流が流れる場合について説明する。第1メイントランジスタTr1及び第2メイントランジスタTr2がオンし、かつ、第1蓄電装置31の電圧が第2蓄電装置32の電圧よりも高ければ、第1蓄電装置31から配線L1、第1メイントランジスタTr1、第2メイントランジスタTr2及び配線L2を経由して第2蓄電装置32へ電流が流れる。これにより、第1蓄電装置31を用いて第2蓄電装置32が充電される。
 そして、第1蓄電装置31及び第2蓄電装置32の間を遮断するときには、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフさせる。
 図2は、第1サージ防護デバイス1及びサブトランジスタTr3が設けられていないスイッチ回路110の動作の説明図である。図2には、第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート電極及びソース電極夫々の電圧の推移と、第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート・ソース間の電圧の推移と、第1メイントランジスタTr1及び第2メイントランジスタTr2を流れる電流の推移とが示されている。これらの推移では、横軸に時間が示されている。図2に示すゲート電極及びソース電極夫々の電圧は、接地電位を基準とした電圧である。ゲート・ソース間の電圧は、ソース電極の電位を基準としたゲートの電圧である。
 駆動回路2は、ゲート電極の電圧を、予め設定されている設定電圧に調整することによって、第1メイントランジスタTr1及び第2メイントランジスタTr2をオンにしている。このとき、ソース電極の電圧は、接地電位を基準とした第1蓄電装置31の端子電圧に略一致している。また、ゲート・ソース間の電圧は十分に高いため、第1メイントランジスタTr1及び第2メイントランジスタTr2の抵抗値は小さく、配線L1、第1メイントランジスタTr1、第2メイントランジスタTr2及び配線L2を介して、第1蓄電装置31から第2蓄電装置32に電流が流れている。第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである間、配線L1,L2の配線インダクタンスにエネルギーが蓄えられる。
 駆動回路2は、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフするために、ゲート電極の電圧を、設定電圧から例えばゼロ[V]に調整する。この場合、配線L1の配線インダクタンスは、配線L1に流れている電流の大きさを維持するために、接地電位を基準としたコネクタ41の電圧を上昇させる。また、ゲート電極の電圧が設定電圧からゼロ[V]に調整された場合、配線L2の配線インダクタンスは、配線L2に流れている電流の大きさを維持するため、接地電位を基準としたコネクタ42の電圧を低下させる。これにより、ソース電極の電圧も低下する。
 配線L2の配線インダクタンスは、ゲート・ソース間の電圧が正の一定電圧以上となるまでソース電極の電圧を低下させる。これにより、第1メイントランジスタTr1及び第2メイントランジスタTr2はオンに維持される。結果、第1メイントランジスタTr1及び第2メイントランジスタTr2を介して電流が流れ続け、配線L1,L2の配線インダクタンスに蓄えられているエネルギーが放出される。配線L2の配線インダクタンスに蓄えられているエネルギーがゼロとなるまで、ゲート・ソース間の電圧は一定の電圧に維持され、第1メイントランジスタTr1及び第2メイントランジスタTr2を流れる電流は一定の傾きで低下する。配線L2の配線インダクタンスに蓄えられているエネルギーがゼロとなった場合、ソース電極の電圧がゼロ[V]となる。これにより、ゲート・ソース間の電圧がゼロ[V]となり、第1メイントランジスタTr1及び第2メイントランジスタTr2はターンオフする。当然のことながら、第1メイントランジスタTr1及び第2メイントランジスタTr2がオフである場合、第1メイントランジスタTr1及び第2メイントランジスタTr2に流れる電流はゼロ[A]である。
 配線L2の配線インダクタンスからエネルギーが放出されている間、ゲート・ソース間の電圧は小さいため、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々におけるドレイン・ソース間の抵抗値は大きい。また、第1メイントランジスタTr1及び第2メイントランジスタTr2を介して大きな電流、例えば100[A]を超える電流が流れる。このため、配線L2の配線インダクタンスからエネルギーが放出されている間、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々では大きな電力が消費され、第1メイントランジスタTr1及び第2メイントランジスタTr2の温度が急速に上昇する。第1メイントランジスタTr1及び第2メイントランジスタTr2の温度が高い場合、第1メイントランジスタTr1及び第2メイントランジスタTr2の機能が低下する虞がある。
 図3は、第1サージ防護デバイス1及びサブトランジスタTr3が設けられているスイッチ回路110の動作の説明図である。図3には、図2と同様に、第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート電極及びソース電極夫々の電圧の推移と、第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート・ソース間の電圧の推移と、第1メイントランジスタTr1及び第2メイントランジスタTr2を流れる電流の推移とが示されている。
 駆動回路2は、第1サージ防護デバイス1及びサブトランジスタTr3が設けられていない場合と同様に、ゲート電極の電圧を設定電圧に調整することによって、第1メイントランジスタTr1及び第2メイントランジスタTr2をオンにしている。第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである間、配線L1,L2の配線インダクタンスにエネルギーが蓄えられる。
 また、第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである場合、接地電位を基準としたサブトランジスタTr3のエミッタ電極の電圧は、接地電位を基準とした第1蓄電装置31の端子電圧に略一致しており、正の電圧である。このため、ダイオードD3の作用により、抵抗R3に電流が流れることはない。結果、サブトランジスタTr3において、エミッタ電極の電位を基準としたベース電極の電圧はゼロ[V]であり、正の一定電圧未満である。このため、第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである場合、サブトランジスタTr3はオフである。
 駆動回路2は、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフするために、ゲート電極の電圧を、設定電圧から例えばゼロ[V]に調整した場合、配線L1の配線インダクタンスは、接地電位を基準としたコネクタ41の電圧を上昇させ、配線L2の配線インダクタンスは、接地電位を基準としたコネクタ42の電圧を低下させ、ソース電極の電圧を低下させる。
 ソース電極の電圧が低下した場合、接地電位を基準としたサブトランジスタTr3のエミッタ電極の電圧が低下する。接地電位を基準としたサブトランジスタTr3のエミッタ電極の電圧が負の電圧となり、かつ、この電圧の絶対値が一定値以上となった場合、電流がダイオードD3及び抵抗R4,R3の順に流れ、抵抗R3で電圧降下が生じる。これにより、サブトランジスタTr3のエミッタ電極及びベース電極間に電圧差が発生する。これ以降、接地電位を基準としたサブトランジスタTr3のエミッタ電極の電圧が低下すると共に、抵抗R3に流れる電流が上昇し、抵抗R3の電圧降下の幅が大きくなる。結果、サブトランジスタTr3において、エミッタ電極の電位を基準としたベース電極の電圧が上昇する。
 前述したように、サブトランジスタTr3のターンオフに係る一定電圧は、第1メイントランジスタTr1及び第2メイントランジスタTr2のターンオフに係る一定電圧よりも十分に低い。このため、ソース電極の電圧が低下した場合、まず、サブトランジスタTr3がターンオンする。そして、駆動回路2の出力端21から、サブトランジスタTr3、ダイオードD2及び配線L2の順に電流が流れ、配線L2の配線インダクタンスに蓄えられているエネルギーが放出される。配線L2の配線インダクタンスに蓄えられているエネルギーが放出されている間、サブトランジスタTr3において、エミッタ電極の電位を基準としたベース電極の電圧は低いため、サブトランジスタTr3におけるコレクタ・エミッタ間の抵抗値は大きい。しかし、駆動回路2の出力端21からサブトランジスタTr3を流れる電流は小さいため、サブトランジスタTr3で消費される電力は小さく、サブトランジスタTr3の温度の上昇幅は小さい。
 サブトランジスタTr3がオンである間、ゲート・ソース間の電圧は非常に低いため、第1メイントランジスタTr1及び第2メイントランジスタTr2はオフに維持され、第1メイントランジスタTr1及び第2メイントランジスタTr2を流れる電流はゼロ[A]である。配線L2の配線インダクタンスに蓄えられているエネルギーがゼロになった場合、ソース電極の電圧がゼロ[V]となり、ゲート・ソース間の電圧がゼロ[V]となる。これにより、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオンすることはなく、第1メイントランジスタTr1及び第2メイントランジスタTr2のオフが維持される。また、ソース電極の電圧がゼロ[V]となった場合、接地電位を基準としたサブトランジスタTr3のエミッタ電極の電圧がゼロ[V]となるので、サブトランジスタTr3はターンオフする。
 図4は、第1サージ防護デバイス1及びサブトランジスタTr3が設けられているスイッチ回路110の動作の他の説明図である。図4には、図3で示したゲート・ソース間の電圧の推移が示されている。図4には、更に、コネクタ41,42間の電圧の推移と、第1サージ防護デバイス1を流れる電流の推移とが示されている。これらの推移でも、横軸に時間が示されている。コネクタ41,42間の電圧は、コネクタ42の電位を基準としたコネクタ41の電圧である。
 ゲート・ソース間の電圧が高くて第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである間、コネクタ41,42間の電圧は略ゼロ[V]である。ゲート・ソース間の電圧が低下して第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした場合、前述したように、接地電位を基準としたコネクタ41の電圧が上昇し、接地電位を基準としたコネクタ42の電圧が低下する。このため、コネクタ41,42間の電圧は上昇する。コネクタ41,42間の電圧が第1サージ防護デバイス1の降伏電圧に到達した場合、配線L1、第1サージ防護デバイス1及び配線L2の順に電流が流れ、配線L1,L2の配線インダクタンスに蓄えられているエネルギーが消費される。配線L1,L2の配線インダクタンスに蓄えられているエネルギーがゼロとなるまで、コネクタ41,42間の電圧は降伏電圧に維持され、第1サージ防護デバイス1を流れる電流は一定の傾きで低下する。配線L1,L2の配線インダクタンスに蓄えられているエネルギーがゼロとなった場合、コネクタ41,42間の電圧は、第1蓄電装置31の端子電圧から第2蓄電装置32の端子電圧を減算することによって算出される電圧に維持される。
 コネクタ42からコネクタ41へ電流が流れる場合、第1サージ防護デバイス1及びサブトランジスタTr3が設けられていないスイッチ回路110、並びに、第1サージ防護デバイス1及びサブトランジスタTr3が設けられているスイッチ回路110は、コネクタ42からコネクタ41へ電流が流れる場合と同様に作用する。
 第1メイントランジスタTr1及び第2メイントランジスタTr2がオンであり、かつ、第2蓄電装置32の電圧が第1蓄電装置31の電圧よりも高ければ、第2蓄電装置32から配線L2、第2メイントランジスタTr2、第1メイントランジスタTr1及び配線L1を経由して第1蓄電装置31へ電流が流れる。これにより、第1蓄電装置31は第2蓄電装置32によって充電される。
 以下では、第1サージ防護デバイス1及びサブトランジスタTr3が設けられていないスイッチ回路110について、コネクタ42からコネクタ41へ電流が流れている場合における動作と、コネクタ41からコネクタ42へ電流が流れている場合における動作との違いを説明する。
 駆動回路2が第1メイントランジスタTr1及び第2メイントランジスタTr2をオンにして電流がコネクタ42からコネクタ41へ流れている場合、ソース電極の電圧は、接地電位を基準とした第2蓄電装置32の端子電圧に略一致している。第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである間、配線L1,L2の配線インダクタンスにエネルギーが蓄えられる。
 駆動回路2が第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフするために、ゲート電極の電圧を設定電圧から例えばゼロ[V]に調整した場合、配線L2の配線インダクタンスは、配線L2に流れている電流の大きさを維持するために、接地電位を基準としたコネクタ42の電圧を上昇させる。また、ゲート電極の電圧が設定電圧からゼロ[V]に調整された場合、配線L1の配線インダクタンスは、配線L1に流れている電流の大きさを維持するため、接地電位を基準としたコネクタ41の電圧を低下させる。これにより、ソース電極の電圧も低下する。
 配線L1の配線インダクタンスは、ゲート・ソース間の電圧が正の一定電圧以上となるまで、ソース電極の電圧を低下させる。これにより、第1メイントランジスタTr1及び第2メイントランジスタTr2はオンに維持される。結果、第1メイントランジスタTr1及び第2メイントランジスタTr2を介して電流が流れ続け、配線L1,L2の配線インダクタンスに蓄えられているエネルギーが放出される。配線L1の配線インダクタンスに蓄えられているエネルギーがゼロとなるまで、ゲート・ソース間の電圧は一定の電圧に維持され、第1メイントランジスタTr1及び第2メイントランジスタTr2を流れる電流は一定の傾きで低下する。配線L1の配線インダクタンスに蓄えられているエネルギーがゼロとなった場合、ソース電極の電圧がゼロ[V]となる。これにより、ゲート・ソース間の電圧がゼロ[V]となり、第1メイントランジスタTr1及び第2メイントランジスタTr2はターンオフする。
 配線L1の配線インダクタンスからエネルギーが放出されている間、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々では大きな電力が消費され、第1メイントランジスタTr1及び第2メイントランジスタTr2の温度が急速に上昇する。第1メイントランジスタTr1及び第2メイントランジスタTr2の温度が高い場合、第1メイントランジスタTr1及び第2メイントランジスタTr2の機能が低下する虞がある。
 以下では、第1サージ防護デバイス1及びサブトランジスタTr3が設けられているスイッチ回路110について、コネクタ42からコネクタ41へ電流が流れている場合における動作と、コネクタ41からコネクタ42へ電流が流れている場合における動作との違いを説明する。
 第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである場合、接地電位を基準としたサブトランジスタTr3のエミッタ電極の電圧は、接地電位を基準とした第2蓄電装置32の端子電圧に略一致しており、正の電圧である。このため、抵抗R3に電流が流れず、サブトランジスタTr3において、エミッタ電極の電位を基準としたベース電極の電圧はゼロ[V]であり、正の一定電圧未満である。結果、第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである場合、サブトランジスタTr3はオフである。
 駆動回路2は、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフするために、ゲート電極の電圧を、設定電圧から例えばゼロ[V]に調整した場合、配線L2の配線インダクタンスは、接地電位を基準としたコネクタ42の電圧を上昇させ、配線L1の配線インダクタンスは、接地電位を基準としたコネクタ41の電圧を低下させ、ソース電極の電圧を低下させる。ソース電極の電圧が低下した場合、接地電位を基準としたサブトランジスタTr3のエミッタ電極の電圧が低下し、サブトランジスタTr3がターンオンする。
 そして、駆動回路2の出力端21から、サブトランジスタTr3、ダイオードD1及び配線L1の順に電流が流れ、配線L1の配線インダクタンスに蓄えられているエネルギーが放出される。配線L1の配線インダクタンスに蓄えられているエネルギーが放出されている間、サブトランジスタTr3で消費される電力は小さく、サブトランジスタTr3の温度の上昇幅は小さい。
 サブトランジスタTr3がオンである間、ゲート・ソース間の電圧は非常に低いため、第1メイントランジスタTr1及び第2メイントランジスタTr2はオフに維持される。配線L1の配線インダクタンスに蓄えられているエネルギーがゼロになった後、ゲート・ソース間の電圧がゼロ[V]となり、第1メイントランジスタTr1及び第2メイントランジスタTr2がオフに維持される。また、ソース電極の電圧がゼロ[V]となった場合、サブトランジスタTr3はターンオフする。
 ゲート・ソース間の電圧が低下して第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした場合、前述したように、接地電位を基準としたコネクタ42の電圧が上昇し、接地電位を基準としたコネクタ41の電圧が低下する。このため、コネクタ41,42間の電圧の絶対値は上昇する。コネクタ41,42間の電圧が第1サージ防護デバイス1の降伏電圧に到達した場合、配線L2、第1サージ防護デバイス1及び配線L1の順に電流が流れ、配線L1,L2の配線インダクタンスに蓄えられているエネルギーが消費される。配線L1,L2の配線インダクタンスに蓄えられているエネルギーがゼロとなるまで、コネクタ41,42間の電圧の絶対値は降伏電圧に維持され、第1サージ防護デバイス1を流れる電流は一定の傾きで低下する。配線L1,L2の配線インダクタンスに蓄えられているエネルギーがゼロとなった場合、コネクタ41,42間の電圧の絶対値は、第2蓄電装置32の端子電圧から第1蓄電装置31の端子電圧を減算することによって算出される電圧に維持される。
 以上のように、駆動回路2が第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフした場合、サブトランジスタTr3がターンオンするので、ゲート・ソース間の電圧が一定電圧未満に維持され、第1メイントランジスタTr1及び第2メイントランジスタTr2のオフが維持される。結果、ターンオフが行われた場合に第1メイントランジスタTr1及び第2メイントランジスタTr2で発生する熱量は小さい。また、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々のドレイン電極間に第1サージ防護デバイス1が接続されているので、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々の両端間に印加される電圧は降伏電圧以下に維持される。
(実施形態2)
 実施形態1では、一対の第1メイントランジスタTr1及び第2メイントランジスタTr2が設けられているものの、第1メイントランジスタTr1及び第2メイントランジスタTr2の両方が設けられる必要はない。例えば第2蓄電装置32の替わりに負荷が設けられるときには、第2メイントランジスタTr2は不要である。
 以下では、実施形態2について実施形態1と異なる点を説明する。後述する構成を除く他の構成については実施形態1と同様であるため、同様の符号を付してその詳細な説明を省略する。
 図5は実施形態2におけるスイッチ回路110の一部を示す概略図である。図5の例示では、第1メイントランジスタTr1及び第1サージ防護デバイス1は、夫々経路PS1,PS2の上に設けられており、相互に並列に接続されることになる。またこの場合、第1サージ防護デバイス1は双方向に対応する必要はなく、片方向のサージ防護デバイスであってもよい。そして、第1サージ防護デバイス1の電圧(第1メイントランジスタTr1の順方向電圧)が降伏電圧を超えると、第1サージ防護デバイス1はオンする。なお、第1メイントランジスタTr1及び第2メイントランジスタTr2の夫々に対して、片方向の第1サージ防護デバイス1を並列に接続させてもよい。降伏電圧は、第1蓄電装置31の端子電圧を超えている。実施形態2では第1メイントランジスタTr1がトランジスタ回路として機能する。
 図5の例示では、第1サージ防護デバイス1はツェナーダイオードを有し、このツェナーダイオードのカソード及びアノード夫々は、第1メイントランジスタTr1のドレイン電極及びソース電極に接続されている。第1サージ防護デバイス1では、アノードの電位を基準としたカソードの電圧が降伏電圧となった場合、電流がカソードからアノードへ流れ、第1メイントランジスタTr1のドレイン及びソース間の電圧を降伏電圧以下に維持する。
 第1メイントランジスタTr1のドレイン電極はコネクタ41に接続され、第1メイントランジスタTr1のソース電極は、コネクタ42と、サブトランジスタTr3のエミッタ電極とに接続されている。
 以上のように構成された実施形態2におけるスイッチ回路110は、実施形態1におけるスイッチ回路110と同様の効果を奏する。
 なお、実施形態2におけるスイッチ回路110では、コネクタ42からコネクタ41へ電流が流れることはない。また、実施形態2におけるスイッチ回路110では、第2メイントランジスタTr2及び抵抗R2は設けられていない。
(実施形態3)
 実施形態2において、第1メイントランジスタTr1の数は2以上であってもよい。
 以下では、実施形態3について実施形態2と異なる点を説明する。後述する構成を除く他の構成については実施形態2と同様であるため、同様の符号を付してその詳細な説明を省略する。
 図6は、実施形態3におけるスイッチ回路110の一部を示す概略図である。複数の経路PS1が設けられ、各経路PS1は経路PS2に対して並列に接続されている。各経路PS1の上には第1メイントランジスタTr1が設けられる。つまり、複数の第1メイントランジスタTr1は互いに並列に接続されている。第1サージ防護デバイス1は、この複数の第1メイントランジスタTr1に対して並列に接続される。第1サージ防護デバイス1の個数は例えば第1メイントランジスタTr1の個数よりも少なく、図6の例示では一つである。実施形態3では、複数の第1メイントランジスタTr1がトランジスタ回路として機能する。
 駆動回路2の出力端21は、抵抗R1を介して、複数の第1メイントランジスタTr1夫々のゲート電極に接続されている。駆動回路2は複数の第1メイントランジスタTr1のターンオン及びターンオフを同時に行う。ここで、「同時」は、ターンオン及びターンオフを行うタイミングが完全に一致していることだけを意味せず、ターンオン及びターンオフを行うタイミングが実質的に一致していることも意味する。
 複数の第1メイントランジスタTr1夫々のドレイン電極及びソース電極間にダイオードD1が接続されている。
 以上のように構成された実施形態3におけるスイッチ回路110は、実施形態2におけるスイッチ回路110と同様の効果を奏する。
 実施形態2,3において、第1メイントランジスタTr1は、Nチャネル型のFETに限定されず、NPN型のバイポーラトランジスタ又はIGBT(Insulated Gate Bipolar Transistor)等であってもよい。
(実施形態4)
 実施形態1において、第1メイントランジスタTr1及び第2メイントランジスタTr2の直列回路の数が2以上であってもよい。
 以下では、実施形態4について実施形態1と異なる点を説明する。後述する構成を除く他の構成については実施形態1と同様であるため、同様の符号を付してその詳細な説明を省略する。
 図7は、実施形態4におけるスイッチ回路110の一部を示す概略図である。複数の経路PS1が設けられ、各経路PS1は経路PS2に対して並列に接続されている。各経路PS1の上には互いに直列に接続された第1メイントランジスタTr1及び第2メイントランジスタTr2が設けられる。つまり、第1メイントランジスタTr1及び第2メイントランジスタTr2からなる複数の直列回路が、互いに並列に接続されている。第1サージ防護デバイス1は、この複数の直列回路に対して並列に接続される。第1サージ防護デバイス1の個数は当該直列回路の個数よりも少なく、図7の例示では一つである。実施形態4では、複数の第1メイントランジスタTr1及び複数の第2メイントランジスタTr2がトランジスタ回路として機能する。
 各第1メイントランジスタTr1のドレイン電極及びソース電極間にダイオードD1が接続されている。各第2メイントランジスタTr2のドレイン電極及びソース電極間にダイオードD2が接続されている。複数の第1メイントランジスタTr1夫々のソース電極は、サブトランジスタTr3のエミッタ電極に接続されている。
 駆動回路2の出力端21は、抵抗R1を介して、複数の第1メイントランジスタTr1夫々のゲート電極に接続されると共に、抵抗R2を介して、複数の第2メイントランジスタTr2夫々のゲート電極に接続されている。駆動回路2は全ての第1メイントランジスタTr1及び全ての第2メイントランジスタTr2のターンオン及びターンオフを同時に行う。ここで、「同時」は、ターンオン及びターンオフを行うタイミングが完全に一致していることだけを意味せず、ターンオン及びターンオフを行うタイミングが実質的に一致していることも意味する。
 以上のように構成された実施形態4におけるスイッチ回路110は、実施形態1におけるスイッチ回路110と同様の効果を奏する。
(実施形態5)
 実施形態1において、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々の数は1つに限定されない。
 以下では、実施形態5について実施形態1と異なる点を説明する。後述する構成を除く他の構成については実施形態1と同様であるため、同様の符号を付してその詳細な説明を省略する。
 図8は、実施形態5におけるスイッチ回路110の一部を示す概略図である。このスイッチ回路110は、複数の第1メイントランジスタTr1及び複数の第2メイントランジスタTr2を有する。複数の第1メイントランジスタTr1が並列に接続され、複数の第2メイントランジスタTr2が並列に接続されている。各第1メイントランジスタTr1のドレイン電極及びソース電極間にダイオードD1が接続されている。各第2メイントランジスタTr2のドレイン電極及びソース電極間にダイオードD2が接続されている。実施形態5では、複数の第1メイントランジスタTr1及び複数の第2メイントランジスタTr2はトランジスタ回路として機能する。
 第1メイントランジスタTr1のドレイン電極及びソース電極間には、第1サージ防護デバイス1aが接続されている。図8の例示では、第1サージ防護デバイス1aはツェナーダイオードを有し、このツェナーダイオードのカソード及びアノード夫々は、第1メイントランジスタTr1のドレイン電極及びソース電極に接続されている。
 同様に、第2メイントランジスタTr2のドレイン電極及びソース電極間には、第1サージ防護デバイス1bが接続されている。図8の例示では、第1サージ防護デバイス1bもツェナーダイオードを有し、このツェナーダイオードのカソード及びアノード夫々は、第2メイントランジスタTr2のドレイン電極及びソース電極に接続されている。
 第1サージ防護デバイス1aのツェナーダイオードにおいて、アノードの電位を基準としたカソードの電圧が降伏電圧となった場合、カソードからアノードへ電流が流れる。第1サージ防護デバイス1aのツェナーダイオードのアノードから、複数のダイオードD2及び第1サージ防護デバイス1bの少なくとも1つを介して電流が流れる。
 同様に、第1サージ防護デバイス1bのツェナーダイオードにおいて、アノードの電位を基準としたカソードの電圧が降伏電圧となった場合、カソードからアノードへ電流が流れる。第1サージ防護デバイス1bのツェナーダイオードのアノードから、複数のダイオードD1及び第1サージ防護デバイス1aの少なくとも1つを介して電流が流れる。
 第1サージ防護デバイス1a,1b夫々の降伏電圧は、第1蓄電装置31及び第2蓄電装置32の端子電圧の差分値を超えている。
 駆動回路2は全ての第1メイントランジスタTr1及び全ての第2メイントランジスタTr2のターンオン及びターンオフを同時に行う。ここで、「同時」は、ターンオン及びターンオフを行うタイミングが完全に一致していることだけを意味せず、ターンオン及びターンオフを行うタイミングが実質的に一致していることも意味する。
 以上のように構成された実施形態5におけるスイッチ回路110は、実施形態1におけるスイッチ回路110と同様の効果を奏する。
 なお、実施形態5において、第1メイントランジスタTr1の数は、第2メイントランジスタTr2の数と同じでもよく、異なっていてもよい。また、第1メイントランジスタTr1の数が1であって、第2メイントランジスタTr2の数が2以上であってもよい。更に、第2メイントランジスタTr2の数が1であって、第1メイントランジスタTr1の数が2以上であってもよい。
(実施形態6)
 図1に示すように第1蓄電装置31及び第2蓄電装置32が設けられる場合、作業員は第1蓄電装置31及び第2蓄電装置32を誤って接続する可能性がある。例えば第2蓄電装置32の正極と負極とを逆に接続することがある。つまり第2蓄電装置32の負極がコネクタ42に接続され、第2蓄電装置32の正極が接地される。以下では、このように正極と負極とを逆にして第1蓄電装置31又は第2蓄電装置32を接続する状態を、逆接続状態とも呼ぶ。
 この場合、第1サージ防護デバイス1には、第1蓄電装置31の電圧と、第2蓄電装置32の電圧との和が印加される。例えば第1蓄電装置31及び第2蓄電装置32の電圧が14[V]である場合には、第1サージ防護デバイス1には28[V]の電圧が印加される。第1サージ防護デバイス1の降伏電圧をこの和よりも大きく設定すると、上記のように第2蓄電装置32を誤接続しても、その作業中に電流が流れることを防止できる。しかしながら、第1サージ防護デバイス1の降伏電圧を増大すると、第1メイントランジスタTr1及び第2メイントランジスタTr2に生じる電圧の増大を招くので、好ましくない。
 そこで、実施形態6では、第1サージ防護デバイス1の降伏電圧の増大量を抑制しつつ、誤った接続による電流を防止することを企図する。
 以下では、実施形態6について実施形態1と異なる点を説明する。後述する構成を除く他の構成については実施形態1と同様であるため、同様の符号を付してその詳細な説明を省略する。
 図9は、実施形態6におけるスイッチ回路110の一部を示す概略図である。図9のサージ防護機能付きのスイッチ回路110では、実施形態1と比較して、双方向スイッチである遮断スイッチS1を更に備えている。遮断スイッチS1は経路PS2において第1サージ防護デバイス1に直列に接続されている。つまり、第1メイントランジスタTr1及び第2メイントランジスタTr2の直列回路は、第1サージ防護デバイス1及び遮断スイッチS1の直列回路に並列に接続される。実施形態6では、実施形態1と同様に、第1メイントランジスタTr1及び第2メイントランジスタTr2がトランジスタ回路として機能する。
 図9の例示では、遮断スイッチS1は、遮断トランジスタTr4,Tr5を備えている。遮断トランジスタTr4,Tr5は互いに直列に接続されており、その順方向は互いに反対である。遮断トランジスタTr4,Tr5はNチャネル型のFETである。また、遮断トランジスタTr4,Tr5には、夫々ダイオードD4,D5が並列に接続されている。遮断トランジスタTr4及びダイオードD4の順方向は互いに反対であり、遮断トランジスタTr5及びダイオードD5の順方向は互いに反対である。
 従って、遮断トランジスタTr4のドレイン電極は、第1サージ防護デバイス1のコネクタ42側の一端に接続され、遮断トランジスタTr4のソース電極は、遮断トランジスタTr5のソース電極に接続されている。遮断トランジスタTr5のドレイン電極は第2メイントランジスタTr2のドレイン電極に接続されている。ダイオードD4,D5夫々は、遮断トランジスタTr4,Tr5の寄生ダイオードである。ダイオードD4について、カソードは遮断トランジスタTr4のドレイン電極に接続され、アノードは遮断トランジスタTr4のソース電極に接続されている。ダイオードD5について、カソードは遮断トランジスタTr5のドレイン電極に接続され、アノードは遮断トランジスタTr5のソース電極に接続されている。
 なお、遮断トランジスタTr4のドレイン電極が遮断トランジスタTr5のドレイン電極に接続されてもよい。この場合、遮断トランジスタTr4のソース電極は、第1サージ防護デバイス1のコネクタ42側の一端に接続され、遮断トランジスタTr5のソース電極は第2メイントランジスタTr2のドレイン電極に接続される。また、遮断スイッチS1は第1サージ防護デバイス1に直列に接続されていればよい。このため、遮断スイッチS1は、第1サージ防護デバイス1のコネクタ41側の一端に接続されてもよい。
 遮断トランジスタTr4,Tr5夫々は、第1メイントランジスタTr1及び第2メイントランジスタTr2と同様に、ソース電極の電位を基準としたゲート電極の電圧が正の一定電圧以上である場合、オンである。また、遮断トランジスタTr4,Tr5夫々は、第1メイントランジスタTr1及び第2メイントランジスタTr2と同様に、ソース電極の電位を基準としたゲート電極の電圧が正の一定電圧未満である場合、オフである。遮断トランジスタTr4の一定電圧は遮断トランジスタTr5の一定電圧と略一致している。
 実施形態6におけるスイッチ回路110はスイッチ制御部6を更に有し、スイッチ制御部6は遮断トランジスタTr4,Tr5夫々のゲート電極に接続されている。スイッチ制御部6は、遮断トランジスタTr4,Tr5夫々について、ソース電極の電位を基準としたゲート電極の電圧を調整する。これにより、スイッチ制御部6は遮断トランジスタTr4,Tr5夫々のターンオン及びターンオフを行う。
 スイッチ制御部6は、遮断トランジスタTr4,Tr5を同時にターンオンすることによって、遮断スイッチS1をターンオンし、遮断トランジスタTr4,Tr5を同時にターンオフすることによって、遮断スイッチS1をターンオフする。
 ここで、「同時」は、ターンオン及びターンオフを行うタイミングが完全に一致していることだけを意味せず、ターンオン及びターンオフを行うタイミングが実質的に一致していることも意味する。
 電源システム100が逆接続状態であっても、第1メイントランジスタTr1、第2メイントランジスタTr2及び遮断スイッチS1がオフであれば、第1サージ防護デバイス1を介して大きな電流が流れることはない。よって、より小さな降伏電圧を有する第1サージ防護デバイス1を用いることができる。例えば、第1サージ防護デバイス1の降伏電圧は、実施形態1と同様の降伏電圧であってもよい。第1サージ防護デバイス1及び第2サージ防護デバイス11夫々の降伏電圧は、第1蓄電装置31及び第2蓄電装置32の差分値を超えている。
 また、電源システム100が逆接続状態である場合において、遮断スイッチS1がオフであるとき、第1メイントランジスタTr1及び第2メイントランジスタTr2の直列回路に印加される電圧は、遮断スイッチS1及び第1サージ防護デバイス1の直列回路にも印加される。このとき、第1メイントランジスタTr1及び第2メイントランジスタTr2の直列回路に印加される電圧は、遮断スイッチS1と、第1サージ防護デバイス1とに分圧される。よって、第1サージ防護デバイス1に印加される電圧は低いので、第1サージ防護デバイス1又は遮断スイッチS1が焼損することはない。
 スイッチ制御部6は、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフするまでに、遮断スイッチS1をターンオンする。つまり、遮断スイッチS1をオンした状態で、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフする。これにより、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした際に、第1サージ防護デバイス1は適切に機能する。
 遮断スイッチS1については、以後、常にオンしていてもよいし、あるいは、車両のイグニッションのオフに応じて、オフしてもよい。しかしながら、遮断スイッチS1をオンに維持するためには、スイッチ制御部6は制御電圧を出力する必要がある。ここでは遮断スイッチS1はノーマリオフである。この制御電圧の出力によって、電力を消費し得る。そこで、第1メイントランジスタTr1及び第2メイントランジスタTr2がオフした状態では、遮断スイッチS1もオフしてもよい。つまりスイッチ制御部6は、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフしてから所定期間T1後に、遮断スイッチS1をターンオフしてもよい。図10は、第1メイントランジスタTr1と遮断スイッチS1のタイミングチャートの一例を示している。
 この所定期間T1は次のように設定してもよい。即ち、第1サージ防護デバイス1に流れる電流がゼロに至るのに十分な期間を、所定期間T1として採用してもよい。言い換えれば、スイッチ制御部6は、第1サージ防護デバイス1に流れる電流がゼロに至った後に遮断スイッチS1をターンオフしてもよい。この期間については、例えば実験又はシミュレーションにより、予め求めることができる。このように電流がゼロの状態で遮断スイッチS1をターンオフすることで、遮断スイッチS1のスイッチング損失の発生を回避することができる。
 以上のように構成された実施形態6におけるスイッチ回路110は、実施形態1におけるスイッチ回路110と同様の効果も奏する。
 なお、遮断トランジスタTr4,Tr5夫々は、Nチャネル型のFETに限定されず、Pチャネル型のFETであってもよい。この場合、遮断トランジスタTr4,Tr5夫々は、ソース電極の電位を基準としたゲート電極の電圧が負の一定電圧未満である場合、オンである。また、遮断トランジスタTr4,Tr5夫々は、ソース電極の電位を基準としたゲート電極の電圧が負の一定電圧以上である場合、オフである。
 また、遮断スイッチS1の構成は、遮断トランジスタTr4,Tr5の代わりに、バイポーラトランジスタ又はリレー接点等を用いる構成であってもよい。
(実施形態7)
 図11は、実施形態7におけるスイッチ回路110の一部を示す概略図である。
 以下では、実施形態7について実施形態1と異なる点を説明する。後述する構成を除く他の構成については実施形態1と同様であるため、同様の符号を付してその詳細な説明を省略する。
 図11のサージ防護機能付きのスイッチ回路110には、実施形態1と比較して、第2サージ防護デバイス11が更に設けられている。第2サージ防護デバイス11は経路PS2において第1サージ防護デバイス1に直列に接続されている。つまり、第1サージ防護デバイス1及び第2サージ防護デバイス11の直列回路は、第1メイントランジスタTr1及び第2メイントランジスタTr2の直列回路に並列に接続される。実施形態7では、実施形態1と同様に、第1メイントランジスタTr1及び第2メイントランジスタTr2がトランジスタ回路として機能する。
 図11のサージ防護機能付きのスイッチ回路110には、実施形態1と比較して、保護トランジスタTr6及びダイオードD6が更に設けられている。保護トランジスタTr6は、第1メイントランジスタTr1及び第2メイントランジスタTr2間の接続ノードP1と、第1サージ防護デバイス1及び第2サージ防護デバイス11間の接続ノードP2との間に接続される。保護トランジスタTr6には、ダイオードD6が並列に接続されている。ダイオードD6の順方向は保護トランジスタTr6の順方向とは反対である。図11の例示では、保護トランジスタTr6の順方向は接続点P2から接続点P1へと向かう方向である。保護トランジスタTr6はNチャネル型のFETである。
 このような構成によれば、第1メイントランジスタTr1、保護トランジスタTr6及びダイオードD1,D6が双方向スイッチを形成し、第2メイントランジスタTr2、保護トランジスタTr6及びダイオードD2,D6が双方向スイッチを形成する。ダイオードD6は保護トランジスタTr6の寄生ダイオードである。
 従って、第1メイントランジスタTr1及び第2メイントランジスタTr2夫々のソース電極に保護トランジスタTr6のソース電極が接続されており、保護トランジスタTr6のドレイン電極は、第1サージ防護デバイス1のコネクタ42側の一端と、第2サージ防護デバイス11の一端とに接続されている。第2サージ防護デバイス11の他端は第2メイントランジスタTr2のドレイン電極に接続されている。ダイオードD6について、カソードは保護トランジスタTr6のドレインに接続され、アノードは保護トランジスタTr6のソースに接続されている。第2サージ防護デバイス11は、第1サージ防護デバイス1と同様に構成されている。
 保護トランジスタTr6は、第1メイントランジスタTr1及び第2メイントランジスタTr2と同様に、ソース電極の電位を基準としたゲート電極の電圧が正の一定電圧以上である場合、オンである。また、保護トランジスタTr6は、第1メイントランジスタTr1及び第2メイントランジスタTr2と同様に、ソース電極の電位を基準としたゲート電極の電圧が正の一定電圧未満である場合、オフである。
 実施形態7におけるスイッチ回路110はスイッチ制御部61を更に有し、スイッチ制御部61は保護トランジスタTr6のゲート電極に接続されている。スイッチ制御部61は、保護トランジスタTr6について、ソース電極の電位を基準としたゲート電極の電圧を調整する。これにより、スイッチ制御部61は保護トランジスタTr6のターンオン及びターンオフを行う。
 第1蓄電装置31又は第2蓄電装置32は第1メイントランジスタTr1、第2メイントランジスタTr2及び保護トランジスタTr6がオフである状態で接続される。このとき、第1メイントランジスタTr1及び第2メイントランジスタTr2の直列回路に印加される電圧が、第1サージ防護デバイス1及び第2サージ防護デバイス11夫々の降伏電圧の和とならない限り、第1サージ防護デバイス1及び第2サージ防護デバイス11を介して電流が流れることはない。従って、第1メイントランジスタTr1、第2メイントランジスタTr2及び保護トランジスタTr6がオフである限り、たとえ、電源システム100が逆接続状態であっても、第1サージ防護デバイス1及び第2サージ防護デバイス11を介して大きな電流が流れることはない。また、第1メイントランジスタTr1及び第2メイントランジスタTr2の直列回路に印加される電圧は、第1サージ防護デバイス1及び第2サージ防護デバイス11によって分圧される。よって、第1サージ防護デバイス1及び第2サージ防護デバイス11に印加される電圧は低いので、第1サージ防護デバイス1又は第2サージ防護デバイス11が焼損することはない。
 保護トランジスタTr6がオンである場合においては、第2メイントランジスタTr2のドレイン電極の電位を基準とした第1メイントランジスタTr1のドレイン電極の電圧が第1サージ防護デバイス1の降伏電圧となったとき、電流が第1サージ防護デバイス1、保護トランジスタTr6及びダイオードD2の順に流れる。同様の場合において、第1メイントランジスタTr1のドレイン電極の電位を基準とした第2メイントランジスタTr2のドレイン電極の電圧が第2サージ防護デバイス11の降伏電圧となったとき、電流が第2サージ防護デバイス11、保護トランジスタTr6及びダイオードD1の順に流れる。
 従って、例えば第1サージ防護デバイス1及び第2サージ防護デバイス11として、実施形態1と同様の降伏電圧を有するサージ防護デバイスを採用することができる。
 スイッチ制御部61は、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフするまでに、保護トランジスタTr6をターンオンする。つまり、保護トランジスタTr6をオンした状態で、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフすることができる。これにより、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした際に、第1サージ防護デバイス1及び第2サージ防護デバイス11は適切に機能する。
 電流が第1メイントランジスタTr1及び第2メイントランジスタTr2を介してコネクタ41からコネクタ42へ流れている状態で、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした場合、前述したように、コネクタ42の電位を基準としたコネクタ41の電圧が上昇する。この電圧が第1サージ防護デバイス1の降伏電圧となった場合、コネクタ41から第1サージ防護デバイス1、保護トランジスタTr6及びダイオードD2の順に電流が流れる。
 同様に、電流が第2メイントランジスタTr2及び第1メイントランジスタTr1を介してコネクタ42からコネクタ41へ流れている状態で、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした場合、前述したように、コネクタ41の電位を基準としたコネクタ42の電圧が上昇する。この電圧が第2サージ防護デバイス11の降伏電圧となった場合、コネクタ42から第2サージ防護デバイス11、保護トランジスタTr6及びダイオードD1の順に電流が流れる。
 従って、実施形態7におけるスイッチ回路110は、実施形態1におけるスイッチ回路110と同様の効果を奏する。
 保護トランジスタTr6については、ターンオンが行われた後、オンに維持されていてもよいし、あるいは、車両のイグニッションのオフに応じて、オフしてもよい。しかしながら、保護トランジスタTr6をオンに維持するために、スイッチ制御部61は制御電圧を出力する必要がある。ここでは保護トランジスタTr6はノーマリオフである。この制御電圧の出力によって、電力を消費し得る。そこで、遮断スイッチS1と同様に、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフしてから所定期間後に、保護トランジスタTr6をターンオフしてもよい。
 またスイッチ制御部61は、第1サージ防護デバイス1及び第2サージ防護デバイス11に流れる電流がゼロになった後に、保護トランジスタTr6をターンオフしてもよい。これにより、保護トランジスタTr6のスイッチング損失を低減することができる。
 なお、実施形態7において、保護トランジスタTr6は、スイッチとして機能すればよいため、バイポーラトランジスタ又はIGBT等であってもよい。
(実施形態8)
 実施形態1では、第1メイントランジスタTr1のドレイン電極が第2メイントランジスタTr2のドレイン電極に接続されている。しかしながら、第1メイントランジスタTr1及び第2メイントランジスタTr2の接続はこのような接続に限定されない。
 以下では、実施形態8について実施形態1と異なる点を説明する。後述する構成を除く他の構成については実施形態1と同様であるため、同様の符号を付してその詳細な説明を省略する。
 図12は実施形態8における電源システム100の概略図である。実施形態8におけるスイッチ回路110では、第1メイントランジスタTr1のドレイン電極が第2メイントランジスタTr2のドレイン電極に接続されている。第1メイントランジスタTr1及び第2メイントランジスタTr2夫々のソース電極は、コネクタ41,42に接続されている。ダイオードD1のカソードはダイオードD2のカソードに接続され、ダイオードD1,D2夫々のアノードはコネクタ41,42に接続されている。第1サージ防護デバイス1はコネクタ41,42間に接続されている。サブトランジスタTr3のエミッタ電極は、第2メイントランジスタTr2のソース電極に接続されている。ダイオードD1,D2のカソードが互いに接続されているので、第1メイントランジスタTr1及び第2メイントランジスタTr2がオフである場合にダイオードD1,D2を介して電流が流れることはない。実施形態8では、実施形態1と同様に、第1メイントランジスタTr1及び第2メイントランジスタTr2がトランジスタ回路として機能する。
 スイッチ回路110は、更に、サブトランジスタTr7、ダイオードD7及び抵抗R5,R6を有する。サブトランジスタTr7はNPN型のバイポーラトランジスタである。サブトランジスタTr7について、エミッタ電極は、第1メイントランジスタTr1のソース電極に接続され、コレクタ電極は、抵抗R1を介して第1メイントランジスタTr1のゲート電極に接続されると共に、抵抗R2を介してTr2のゲート電極に接続されている。サブトランジスタTr3のエミッタ電極及びベース電極間に抵抗R5が接続されている。サブトランジスタTr3のベース電極には、更に、抵抗R6の一端が接続され、抵抗R6の他端はダイオードD7のカソードに接続されている。ダイオードD7のアノードは接地されている。
 サブトランジスタTr7は、サブトランジスタTr3と同様に、エミッタ電極の電位を基準としたベース電極の電圧が正の一定電圧以上である場合、オンである。また、サブトランジスタTr7は、サブトランジスタTr3と同様に、エミッタ電極の電位を基準としたベース電極の電圧が正の一定電圧未満である場合、オフである。サブトランジスタTr7は、エミッタ電極の電位を基準としたベース電極の電圧に応じてターンオン又はターンオフする。
 サブトランジスタTr7のターンオン及びターンオフに係る一定電圧も、第1メイントランジスタTr1のターンオン及びターンオフに係る一定電圧よりも十分に低く、第2メイントランジスタTr2のターンオン及びターンオフに係る一定電圧よりも十分に低い。
 コネクタ41からコネクタ42へ電流が流れている場合において、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフしたとき、サブトランジスタTr3は実施形態1と同様に作用し、第2メイントランジスタTr2のゲート・ソース間の電圧は図1に示すゲート・ソース間の電圧と同様に推移する。従って、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした後、第2メイントランジスタTr2のオフは維持される。
 図13はスイッチ回路110の動作の説明図である。図13には、第1メイントランジスタTr1のゲート電極及びソース電極夫々の電圧の推移と、第1メイントランジスタTr1のゲート・ソース間の電圧の推移とが示されている。これらの推移では、横軸に時間が示されている。図13に示すゲート電極及びソース電極夫々の電圧は、接地電位を基準とした電圧である。ゲート・ソース間の電圧は、ソース電極の電位を基準としたゲートの電圧である。
 駆動回路2が実施形態1と同様に第1メイントランジスタTr1及び第2メイントランジスタTr2をオンにしている場合、接地電位を基準としたコネクタ41の電圧は、第1蓄電装置31の端子電圧と略一致しており、正の電圧である。このため、ダイオードD7の作用により、抵抗R5に電流が流れることはない。結果、サブトランジスタTr7においてエミッタ電極の電位を基準としたベース電極の電圧はゼロ[V]であり、正の一定電圧未満である。このため、第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである場合、サブトランジスタTr7はオフである。
 駆動回路2は、実施形態1と同様に、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフするために、ゲート電極の電圧を、設定電圧から例えばゼロ[V]に調整する。配線L1の配線インダクタンスは、接地電位を基準としたコネクタ41の電圧を、コネクタ41,42間の電圧が第1サージ防護デバイス1の降伏電圧となるまで上昇させる。このとき、接地電位を基準としたサブトランジスタTr7のエミッタ電極の電圧は、依然として正の電圧であり、サブトランジスタTr7はオフに維持されている。
 第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート電極の電圧が設定電圧からゼロ[V]に調整された場合、第1メイントランジスタTr1のソース電極の電圧が上昇するため、第1メイントランジスタTr1のゲート・ソース間の電圧は負となる。このため、第1メイントランジスタTr1のゲート・ソース間の電圧が正の一定電圧以上となることはなく、第1メイントランジスタTr1はオフに維持される。
 第1サージ防護デバイス1は実施形態1と同様に作用する。従って、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした場合、配線L1,L2に蓄えられたエネルギーがゼロとなるまで、第1サージ防護デバイス1を介して電流が流れる。この電流は一定の傾きで低下する。配線L1,L2に蓄えられているエネルギーがゼロとなった場合、第1メイントランジスタTr1のソース電極の電圧は接地電位を基準とした第1蓄電装置31の端子電圧まで低下し、第1メイントランジスタTr1のゲート・ソース間の電圧は上昇する。このとき、ゲート・ソース間の電圧は依然として負であり、この電圧の絶対値は、接地電位を基準とした第1蓄電装置31の端子電圧に略一致する。
 コネクタ42からコネクタ41へ電流が流れている場合におけるスイッチ回路110の動作は、コネクタ41からコネクタ42へ電流が流れている場合におけるスイッチ回路110の動作と同様である。コネクタ42からコネクタ41へ電流が流れている場合において、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフしたとき、サブトランジスタTr7は、コネクタ41からコネクタ42へ電流が流れている場合におけるサブトランジスタTr3と同様に作用する。従って、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした後、第1メイントランジスタTr1のオフは維持される。ここで、ダイオードD7及び抵抗R5,R6夫々は、ダイオードD3及び抵抗R3,R4に対応する。
 駆動回路2が第1メイントランジスタTr1及び第2メイントランジスタTr2をオンにしている場合、接地電位を基準としたコネクタ42の電圧は、第2蓄電装置32の端子電圧と略一致しており、正の電圧である。このため、ダイオードD3の作用により、抵抗R3に電流が流れない。結果、サブトランジスタTr3において、エミッタ電極の電位を基準としたベース電極の電圧は、ゼロ[V]であり、正の一定電圧未満である。このため、第1メイントランジスタTr1及び第2メイントランジスタTr2がオンである場合、サブトランジスタTr7はオフである。
 駆動回路2は、第1メイントランジスタTr1及び第2メイントランジスタTr2をターンオフするために、ゲート電極の電圧を、設定電圧から例えばゼロ[V]に調整する。配線L2の配線インダクタンスは、接地電位を基準としたコネクタ42の電圧を、コネクタ41,42間の電圧の絶対値が第1サージ防護デバイス1の降伏電圧となるまで上昇させる。このとき、接地電位を基準としたサブトランジスタTr3のエミッタ電極の電圧は、依然として正の電圧であり、サブトランジスタTr3はオフに維持される。
 第1メイントランジスタTr1及び第2メイントランジスタTr2のゲート電極の電圧が設定電圧からゼロ[V]に調整された場合、第2メイントランジスタTr2のソース電極の電圧が上昇するため、第2メイントランジスタTr2のゲート・ソース間の電圧は負となる。このため、第2メイントランジスタTr2のゲート・ソース間の電圧が正の一定電圧以上となることはなく、第1メイントランジスタTr1はオフに維持される。ここで、第2メイントランジスタTr2のゲート・ソース間の電圧は、ソース電極の電位を基準としたゲートの電圧である。
 第1サージ防護デバイス1は実施形態1と同様に作用する。従って、第1メイントランジスタTr1及び第2メイントランジスタTr2がターンオフした場合、配線L1,L2に蓄えられたエネルギーがゼロとなるまで、第1サージ防護デバイス1を介して電流が流れる。この電流は一定の傾きで低下する。配線L1,L2に蓄えられているエネルギーがゼロとなった場合、第1メイントランジスタTr1のソース電極の電圧は接地電位を基準とした第2蓄電装置32の端子電圧まで低下し、第2メイントランジスタTr2のゲート・ソース間の電圧は上昇する。このとき、ゲート・ソース間の電圧は依然として負であり、この電圧の絶対値は、接地電位を基準とした第2蓄電装置32の端子電圧に略一致する。
 以上のように構成された実施形態8におけるスイッチ回路110は実施形態1におけるスイッチ回路110と同様の効果を奏する。
 なお、実施形態8において、実施形態4のように、第1メイントランジスタTr1及び第2メイントランジスタTr2からなる複数の直列回路が互いに並列に接続されてもよい。この場合、第1メイントランジスタTr1のドレイン電極が第2メイントランジスタTr2のドレイン電極に接続されている。各第1メイントランジスタTr1のソース電極はサブトランジスタTr7のエミッタ電極に接続され、各第2メイントランジスタTr2のソース電極はサブトランジスタTr3のエミッタ電極に接続される。
 また、実施形態8において、実施形態5のように、複数の第1メイントランジスタTr1が並列に接続されてもよいし、複数の第2メイントランジスタTr2が並列に接続されてもよい。更に、実施形態8において、実施形態6のように、遮断スイッチS1が第1サージ防護デバイス1に直列に接続されてもよい。また、実施形態8において、実施形態7のように、第2サージ防護デバイス11が第1サージ防護デバイス1のコネクタ42側の一端と第2メイントランジスタTr2のソース電極との間に接続され、保護トランジスタTr6が第1メイントランジスタTr1及び第2メイントランジスタTr2のドレイン電極と、第1サージ防護デバイス1のコネクタ42側の一端との間に接続されてもよい。この場合において、保護トランジスタTr6がNチャネル型のFETであるとき、保護トランジスタTr6のドレイン電極が第1メイントランジスタTr1及び第2メイントランジスタTr2のドレイン電極に接続され、保護トランジスタTr6のソース電極が第1サージ防護デバイス1のコネクタ42側の一端に接続される。更に、実施形態8において、サブトランジスタTr7は、NPN型のバイポーラトランジスタに限定されず、Nチャネル型のFETであってもよい。
 また、実施形態1-8において、サブトランジスタTr3は、NPN型のバイポーラトランジスタに限定されず、Nチャネル型のFETであってもよい。
 上記各実施形態及び各変形例で説明した各構成は、相互に矛盾しない限り適宜組み合わせることができる。
 以上のようにこの発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
 1,1a,1b 第1サージ防護デバイス
 11 第2サージ防護デバイス
 2 駆動回路
 21 出力端子
 6,61 スイッチ制御部
 31 第1蓄電装置
 32 第2蓄電装置
 41,42 コネクタ
 100 電源システム
 110 スイッチ回路
 D1,D2,・・・,D7 ダイオード
 E1 直流電源
 L1,L2 配線
 P1,P2 接続点
 PS1,PS2 経路
 R1,R2,・・・,R6 抵抗
 S1 遮断スイッチ
 Tr1 第1メイントランジスタ
 Tr2 第2メイントランジスタ
 Tr3 サブトランジスタ
 Tr4,Tr5 遮断トランジスタ
 Tr6 保護トランジスタ

Claims (7)

  1.  車両用のスイッチ回路であって、
     第1電極と第2電極と制御電極とを有し、前記制御電極と前記第2電極との間の電圧に応じて、前記第1電極と前記第2電極との間のオン/オフが切り替わる第1メイントランジスタを含むトランジスタ回路と、
     該トランジスタ回路の両端間に接続され、印加される電圧を第1所定電圧以下に維持する第1サージ防護デバイスと、
     前記第1メイントランジスタの前記制御電極と前記第2電極との間に設けられ、前記第1メイントランジスタがターンオフした場合にターンオンするサブトランジスタと
     を備えるスイッチ回路。
  2.  前記トランジスタ回路は、前記第1メイントランジスタの前記第1電極又は第2電極に接続される第2メイントランジスタを含み、
     前記第1メイントランジスタ及び第2メイントランジスタは同時にターンオン又はターンオフする
     請求項1に記載のスイッチ回路。
  3.  前記トランジスタ回路及び第1サージ防護デバイス間に接続される遮断スイッチを備える
     請求項1又は請求項2に記載のスイッチ回路。
  4.  前記第1メイントランジスタのターンオンよりも前に前記遮断スイッチをターンオンし、前記第1メイントランジスタがターンオフしてから所定期間が経過した後に、前記遮断スイッチをターンオフするスイッチ制御部
     を備える請求項3に記載のスイッチ回路。
  5.  前記トランジスタ回路及び第1サージ防護デバイスの間に接続され、印加される電圧を第2所定電圧以下に維持する第2サージ防護デバイスと、
     前記第1メイントランジスタ及び第2メイントランジスタ間の接続ノード、並びに、前記第1サージ防護デバイス及び第2サージ防護デバイス間の接続ノードの間に接続される保護トランジスタと
     を備える請求項2に記載のスイッチ回路。
  6.  前記第1メイントランジスタ及び第2メイントランジスタのターンオンよりも前に前記保護トランジスタをターンオンし、前記第1メイントランジスタ及び第2メイントランジスタがターンオフしてから所定期間が経過した後に、前記保護トランジスタをターンオフするスイッチ制御部
     を備える請求項5に記載のスイッチ回路。
  7.  請求項1から請求項6のいずれか1つに記載のスイッチ回路と、
     該スイッチ回路に正極が接続される2つの蓄電装置と
     を備える電源システム。
PCT/JP2016/081826 2015-11-17 2016-10-27 スイッチ回路及び電源システム WO2017086113A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016574296A JP6388039B2 (ja) 2015-11-17 2016-10-27 スイッチ回路及び電源システム
DE112016005269.3T DE112016005269T5 (de) 2015-11-17 2016-10-27 Umschaltschaltung und Stromversorgungssystem
US15/772,175 US10944392B2 (en) 2015-11-17 2016-10-27 Switch circuit and power supply system
CN201680066660.7A CN108292919B (zh) 2015-11-17 2016-10-27 开关电路及电源系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015224625 2015-11-17
JP2015-224625 2015-11-17

Publications (1)

Publication Number Publication Date
WO2017086113A1 true WO2017086113A1 (ja) 2017-05-26

Family

ID=58718787

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/081826 WO2017086113A1 (ja) 2015-11-17 2016-10-27 スイッチ回路及び電源システム

Country Status (5)

Country Link
US (1) US10944392B2 (ja)
JP (1) JP6388039B2 (ja)
CN (1) CN108292919B (ja)
DE (1) DE112016005269T5 (ja)
WO (1) WO2017086113A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110230A1 (ja) * 2016-12-15 2018-06-21 三洋電機株式会社 半導体スイッチの制御装置、電源システム
KR20190032092A (ko) * 2017-09-19 2019-03-27 주식회사 엘지화학 Esd 대응이 가능한 저저항 배터리 보호 회로
JP2021093825A (ja) * 2019-12-10 2021-06-17 株式会社Gsユアサ 保護回路及び蓄電装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608624B2 (en) 2017-05-25 2020-03-31 Solaredge Technologies Ltd. Efficient switching circuit
JP7060388B2 (ja) * 2018-02-05 2022-04-26 矢崎総業株式会社 パワー半導体デバイス、及びそのパワー半導体デバイスを備える車両用電源供給システム
KR102699888B1 (ko) 2018-08-22 2024-08-29 엘지이노텍 주식회사 태양광 연계 시스템용 dc-dc 컨버터
DE102019201775A1 (de) * 2019-02-12 2020-08-13 Bühler Motor GmbH Energierückgewinnungsschaltung
EP4333301A1 (en) * 2022-09-02 2024-03-06 HS Elektronik Systeme GmbH Aircraft solid state power controller and aircraft electric power supply system
CN117478472B (zh) * 2023-12-27 2024-03-12 北京安智助航技术有限公司 载波调制电路、助航灯、监控器、通信主机及通信回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000166243A (ja) * 1998-11-19 2000-06-16 Nec Corp 高速ターンオフ同期整流回路及びdc−dcコンバータ
JP2001145333A (ja) * 1999-11-11 2001-05-25 Auto Network Gijutsu Kenkyusho:Kk 車両の給電回路
JP2004092530A (ja) * 2002-08-30 2004-03-25 Toyota Motor Corp 接地不良検出方法及び接地不良検出装置及びエンジンの自動停止制御装置
JP2004229057A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp ゲートドライブ装置
JP2012199763A (ja) * 2011-03-22 2012-10-18 Sanken Electric Co Ltd ゲートドライブ回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809122A (en) * 1987-07-31 1989-02-28 Brunswick Corporation Self-protective fuel pump driver circuit
IT1226438B (it) * 1988-07-05 1991-01-15 Sgs Thomson Microelectronics Circuito elettronico con dispositivo di protezione da variazioni di tensione della batteria di alimentazione.
US5488283A (en) 1993-09-28 1996-01-30 Globe-Union, Inc. Vehicle battery system providing battery back-up and opportunity charging
US5945868A (en) * 1998-01-08 1999-08-31 Motorola, Inc. Power semiconductor device and method for increasing turn-on time of the power semiconductor device
JP3610890B2 (ja) * 1999-09-20 2005-01-19 株式会社デンソー 電気負荷駆動回路
JP2003324966A (ja) * 2002-04-26 2003-11-14 Denso Corp インバータ駆動回路
DE10339689B4 (de) * 2003-08-28 2005-07-28 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einer Spannungsbegrenzungsschaltung und Verfahren zur Ansteuerung eines Lasttransistors
DE10351873B4 (de) * 2003-11-06 2012-07-26 Pilz Gmbh & Co. Kg Vorrichtung und Verfahren zum fehlersicheren Abschalten eines induktiven Verbrauchers
JP5317413B2 (ja) * 2007-02-06 2013-10-16 株式会社東芝 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置
JP2009267015A (ja) * 2008-04-24 2009-11-12 Seiko Epson Corp 半導体装置
KR101313498B1 (ko) * 2008-08-21 2013-10-01 미쓰비시덴키 가부시키가이샤 전력용 반도체 소자의 구동 회로
CN101630912B (zh) * 2009-07-14 2011-09-28 上海富士施乐有限公司 具有电流缓冲、带开/关功能的直流联锁开关控制电路
JP5494498B2 (ja) * 2010-02-03 2014-05-14 株式会社デンソー 車載電源装置
CN101807905B (zh) * 2010-02-11 2012-05-23 西安捷威半导体有限公司 一种耗尽型半导体开关器件的驱动电路及其驱动方法
CN102844973B (zh) * 2010-04-01 2016-01-06 日立汽车系统株式会社 电力转换装置
JP5571013B2 (ja) 2011-02-15 2014-08-13 株式会社東芝 半導体スイッチ、及び電力変換装置
CN102412813B (zh) * 2011-12-16 2014-03-12 湖南工业大学 直流电源延时开关电路
JP6425380B2 (ja) * 2013-12-26 2018-11-21 ローム株式会社 パワー回路およびパワーモジュール
JP6461476B2 (ja) * 2014-02-28 2019-01-30 ローム株式会社 Fet並列回路セルおよび疑似高電圧fetモジュール
JP6436479B2 (ja) 2014-10-21 2018-12-12 古河電池株式会社 リチウムイオン電池用注液部の密閉方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000166243A (ja) * 1998-11-19 2000-06-16 Nec Corp 高速ターンオフ同期整流回路及びdc−dcコンバータ
JP2001145333A (ja) * 1999-11-11 2001-05-25 Auto Network Gijutsu Kenkyusho:Kk 車両の給電回路
JP2004092530A (ja) * 2002-08-30 2004-03-25 Toyota Motor Corp 接地不良検出方法及び接地不良検出装置及びエンジンの自動停止制御装置
JP2004229057A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp ゲートドライブ装置
JP2012199763A (ja) * 2011-03-22 2012-10-18 Sanken Electric Co Ltd ゲートドライブ回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110230A1 (ja) * 2016-12-15 2018-06-21 三洋電機株式会社 半導体スイッチの制御装置、電源システム
US10855271B2 (en) 2016-12-15 2020-12-01 Sanyo Electric Co., Ltd. Control device for semiconductor switch, and electrical power system
KR20190032092A (ko) * 2017-09-19 2019-03-27 주식회사 엘지화학 Esd 대응이 가능한 저저항 배터리 보호 회로
WO2019059616A1 (ko) * 2017-09-19 2019-03-28 주식회사 엘지화학 Esd 대응이 가능한 저저항 배터리 보호 회로
KR102375844B1 (ko) 2017-09-19 2022-03-17 주식회사 엘지에너지솔루션 Esd 대응이 가능한 저저항 배터리 보호 회로
JP2021093825A (ja) * 2019-12-10 2021-06-17 株式会社Gsユアサ 保護回路及び蓄電装置
WO2021117565A1 (ja) * 2019-12-10 2021-06-17 株式会社Gsユアサ 保護回路及び蓄電装置
JP7413745B2 (ja) 2019-12-10 2024-01-16 株式会社Gsユアサ 保護回路及び蓄電装置

Also Published As

Publication number Publication date
CN108292919A (zh) 2018-07-17
CN108292919B (zh) 2022-04-29
DE112016005269T5 (de) 2018-08-16
US10944392B2 (en) 2021-03-09
JPWO2017086113A1 (ja) 2017-11-16
US20180367133A1 (en) 2018-12-20
JP6388039B2 (ja) 2018-09-12

Similar Documents

Publication Publication Date Title
JP6388039B2 (ja) スイッチ回路及び電源システム
US10819228B2 (en) Charge pump capacitor coupled to input, reference voltage for overvoltage
JP7069283B2 (ja) 過電流保護装置
JP5315026B2 (ja) 半導体装置
US9059709B2 (en) Gate drive circuit for transistor
JP5776658B2 (ja) 半導体駆動装置
US8270133B2 (en) Power supply control apparatus
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
US20150131350A1 (en) Electrical power converter
KR20070093863A (ko) 모터 구동 회로
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
JP2014187543A (ja) 半導体装置
JP6891835B2 (ja) 制御装置
JP2012186605A (ja) 電力用半導体素子の駆動保護回路
JP2010028522A (ja) 半導体装置
JP2007088599A (ja) 絶縁ゲート型半導体素子のゲート回路
KR20190015906A (ko) 고장 전류 제한기 및 고장 전류 제한 방법
JP2009095166A (ja) 電圧制御形スイッチングデバイスのゲート駆動装置
KR101431382B1 (ko) 유도성 부하를 갖는 직류 전원 공급단에서의 돌입 전류 제한 회로
JP2013017064A (ja) スイッチング素子の保護回路
WO2020035712A1 (ja) スイッチング回路
US9941686B2 (en) Sensor device
JP6520521B2 (ja) 半導体スイッチ回路及び半導体リレー回路
CN221448094U (zh) 一种电源防反保护电路
WO2018092743A1 (ja) スイッチ回路及び電源装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016574296

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16866115

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 112016005269

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16866115

Country of ref document: EP

Kind code of ref document: A1