KR20190032092A - Esd 대응이 가능한 저저항 배터리 보호 회로 - Google Patents

Abstract

본 발명의 실시 예에 따른 과충전, 과방전, 과전류로부터 배터리를 보호 하는 보호 회로는, 배터리를 구성하고 있는 배터리 셀과 외부 입출력 단 사이에 구비되고, 배터리의 충방전을 제어하는 둘 이상의 제어부를 포함하여 구성되며, 상기 둘 이상의 제어부는 각각 병렬로 연결되어 있을 수 있다.

Description

ESD 대응이 가능한 저저항 배터리 보호 회로{Low-resistance Battery Protection Circuit For Protecting Electrostatic Discharge}

본 발명은 ESD 대응 구성이 구비된 배터리 보호 회로에 관한 것이다.

또한, 본 발명은 저저항으로 설계되는 배터리 보호 회로에 관한 것이다.

근래에 들어서, 노트북, 비디오 카메라, 휴대용 전화기 등과 같은 휴대용 전자 제품의 수요가 급격하게 증대되고, 에너지 저장용 축전지, 로봇, 위성 등의 개발이 본격화됨에 따라, 반복적인 충방전이 가능한 고성능 이차전지에 대한 연구가 활발히 진행되고 있다.

현재 상용화된 이차 전지로는 니켈 카드뮴 전지, 니켈 수소 전지, 니켈 아연 전지, 리튬 이차 전지 등이 있는데, 이 중에서 리튬 이차 전지는 니켈 계열의 이차 전지에 비해 메모리 효과가 거의 일어나지 않아 충 방전이 자유롭고, 자가 방전율이 매우 낮으며 에너지 밀도가 높은 장점으로 각광을 받고 있다.

한편, 최근 배터리와 관련하여 사회적으로 가장 큰 이슈가 되고 있는 것이 배터리의 안전성 문제이다. 노트북이나 휴대폰과 같은 전자제품에 대한 사용 인구가 급격히 증가하고 있고, 배터리의 폭발은 휴대용 전자제품의 파손을 가져올 뿐만 아니라 화재로 연결될 수 있다는 점에서 배터리의 안전성 확보가 시급하다.

이러한 배터리의 안정성 확보를 위해 배터리에는 배터리의 이상상태 감지시 충방전 전류를 차단하여 배터리의 안전성을 확보하는 보호 회로가 사용되고 있다.

도 1은 종래의 보호 회로에 대한 도면이다.

도 1을 참조하여 종래의 보호 회로를 설명하면, 종래의 보호 회로는, 3옴 저항을 가지는 일반적인 FET(11 내지 14)를 사용하여 보호회로를 구성해 왔다. 그러나 이와 같은 일반적인 FET(11 내지 14)를 사용하여 배터리 보호 회로를 설계하는 경우에는 ESD(Electrostatic Discharge)를 대응하기 어려운 문제점이 있었다.

따라서, 본 발명에서는 이러한 문제점을 해결하는 보호 회로를 제언한다.

또한, 본 발명에서는 ESD 대응하는 구성을 구비하면서도, 저저항으로 설계 가능한 배터리 보호 회로를 제안한다.

본 발명은 배터리 보호 회로를 저저항으로 구현하면서도 ESD 대응이 가능한 배터리 보호 회로를 제공한다.

본 발명의 실시 예에 따른 과충전, 과방전, 과전류로부터 배터리를 보호 하는 보호회로는, 배터리를 구성하고 있는 배터리 셀과 외부 입출력 단 사이에 구비되고, 배터리의 충방전을 제어하는 둘 이상의 제어부를 포함하여 구성되며, 상기 둘 이상의 제어부는 각각 병렬로 연결되어 있을 수 있다.

한편, 상기 둘 이상의 제어부 각각은, 배터리의 충전을 제어하는 충전 FET 및 배터리의 방전을 제어하는 방전 FET를 포함하여 구성될 수 있다.

한편, 상기 충전 FET와 방전 FET는 직렬로 연결될 수 있다.

한편, 상기 둘 이상의 제어부 중 적어도 어느 하나는, 충전 FET 및 방전 FET 각각에 제노 다이오드를 병렬로 연결하여 구성될 수 있다.

다른 실시 예로, 상기 둘 이상의 제어부 중 적어도 어느 하나는, 충전 FET 및 방전 FET를 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 구성될 수 있다.

또 다른 실시 예로, 상기 둘 이상이 제어부 중 전체가 아닌 일부의 제어부가 충전 FET 및 방전 FET 각각에 제노 다이오드를 병렬로 연결하여 구성될 수 있다.

또 다른 실시 예로, 상기 둘 이상의 제어부 중 전체가 아닌 일부의 제어부가 충전 FET 및 방전 FET를 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 구성될 수 있다.

본 발명은 ESD 대응이 가능한 저저항 배터리 보호 회로를 구성할 수 있다.

도 1은 종래 기술의 보호 회로의 도면이다.
도 2는 본 발명의 실시 예에 따른 배터리 보호 회로의 계략적인 도면이다.
도 3은 본 발명의 실시 예에 따른 배터리 보호 회로의 세부적인 도면이다.
도 4는 본 발명의 다른 실시 예에 따른 배터리 보호 회로의 세부적인 도면이다.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면부호를 붙였다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예컨대, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~를 위한 단계”를 의미하지 않는다.

본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.

1. 본 발명의 실시 예에 따른 배터리 보호 회로

도 2는 본 발명의 실시 예에 따른 배터리 보호 회로의 구성을 나타낸 도면이다.

이하에서는 도 2를 참조하여 본 발명의 실시 예에 따른 배터리 보호 회로를 설명한다.

본 발명의 실시 예에 따른 배터리 보호 회로는, 배터리의 충방전을 제어하는 둘 이상의 제어부(100)를 포함하여 구성될 수 있으며, 상기 둘 이상의 제어부(100) 각각은 병렬로 연결되어 있을 수 있다.

이와 같이 둘 이상의 제어부(100)를 병렬로 연결하여 배터리 보호 회로를 구하는 이유는, 배터리의 용량 및 배터리의 충방전 전류에 따라서 배터리 보호 회로에 사용되는 FET의 개수가 달라지기 때문이다.

또한, 둘 이상의 제어부(100)를 병렬로 연결하여 배터리 보호 회로를 구성하게 되면, 일부 제어부(100)에 이상이 생기는 경우 나머지 제어부(100)을 통하여 배터리의 충방전 제어가 가능해지므로 배터리의 안정성이 향상될 수 있다.

한편, 상기 둘 이상의 제어부(100)는 배터리의 충전을 제어하는 충전 FET 및 배터리의 방전을 제어하는 방전 FET를 포함하여 구성될 수 있다.

한편, 상기 충전 FET와 방전 FET는 직렬로 연결될 수 있다.

한편, 상기 둘 이상의 제어부(100) 는 배터리 보호 회로의 ESD 대응 구성으로 ESD 보호 구성(110,210)을 더 포함 할 수 있으며, 이러한 구성으로는 제노 다이오드가 사용될 수 있다.

구체적으로, 상기 둘 이상의 제어부(100) 중 적어도 어느 하나는 충전 FET 및 방전 FET 각각에 제노 다이오드를 병렬로 연결하여 구성 되거나, 상기 둘 이상의 제어부 중 전체가 아닌 일부의 제어부가 충전 FET 및 방전 FET 각각에 제노 다이오드를 병렬로 연결하여 구성될 수 있다.

한편, 상술한 충전 FET 및 방전 FET 각각에 제노 다이오드가 병렬로 연결되어 있는 구성 대신에 충전 FET 및 방전 FET를 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 구성될 수도 있다.

한편, 이하에서는 상기 도 3 및 도 4를 참조하여, 둘 이상의 제어부가 2개로 구성되는 경우에 대해서 구체적인 실시 예를 통해서 설명하도록 한다.

도 3은 본 발명의 실시 예에 따른 배터리 보호 회로의 계략적인 도면이고, 도 4는 본 발명의 실시 예에 따른 배터리 보호 회로의 구체적인 도면이다.

이하에서는, 도 3 및 도 4를 참조하여 본 발명의 실시 예에 따른 보호 회로를 설명한다.

도 3 및 도 4를 살펴보면, 상기 2개로 구성되는 제1 제어부(120)및 제2 제어부(120) 각각은 배터리 보호 회로의 ESD 대응을 위한 ESD 보호 구성(110,210)을 포함하여 구성될 수 있다,

보다 구체적으로, 상기 ESD 보호 구성으로는 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 충전 FET(101,201) 및 방전 FET(102,202)를 구성함으로써 형성될 수 있다.

이때, 상기 제노 다이오드와 FET가 하나의 칩으로 통합된 소자의 저항 값은 상술한 종래 기술의 일반적인 FET 보다 통상적으로 큰 저항 값을 가진다. 예컨대, 상기 제노 다이오드와 FET가 하나의 칩으로 통합된 소자의 저항은 4Ω일 수 있다.

이와 같이 제1 제어부(120) 및 제2 제어부(220)각각를 구성하는 충전 FET(101,201)과 방전 FET(201,202) 모두를 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 구성하는 경우, 제노 다이오드를 포함하는 FET가 일반 FET보다 저항 값이 크므로, 배터리 보호 회로의 전체적인 저항이 커질 수 있다.

그런데, 배터리 보호 회로는 배터리 팩 전체의 설계 요건상 보호회로의 저저항 설계가 요구되는 경우가 있어 이를 만족하기 어려운 경우가 발생한다.

즉, 이와 같이 구성된 배터리 보호 회로의 전체 저항은 4Ω으로 산출 되어 일반적인 3Ω의 FET만을 사용하여 구성된 종래의 보호 회로보다 저항 값이 켜져서 배터리 팩의 설계 요건(3Ω 이하)을 만족할 수 없다.

따라서, 배터리 팩의 설계 요건을 만족하는 저저항 설계를 구현하기 위한 다른 다른 실시 예로, 도 5와 같이 배터리 보호 회로를 설계할 수 있다.

보다 구체적으로, 제1 제어부(120) 또는 제2 제어부(220) 중 어느 하나의 제어부에만 제노 다이오드와 FET가 하나의 칩으로 통합된 소자를 충전 FET(101) 및 방전 FET(101)로 사용하여 배터리 보호 회로를 구성할 수 있다.

도 5는 제1 제어부(120)의 충전 FET(101) 및 방전 FET(102)는 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 구성하고 제2 제어부(200)의 충전 FET(203) 및 방전 FET(204)는 저저항 FET로 구성한 실시 예의 도면이다.

한편, 상기 저저항 FET는 통상적인 일반 FET 보다 작은 저항 값을 가지는 FET일 수 있다. 예컨대 상기 저저항 FET의 저항은 2Ω일 수 있다.

도 5와 같이 제1 제어부(120)의 충전 FET(101)와 방전 FET(102)는 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 구성하고, 제2 제어부(220)의 충전 FET(203)와 방전 FET(204)는 저저항 FET로 구성되는 경우, 이래 수식으로 배터리 보호 회로의 저항을 산출할 수 있다.

(수식)

상기 수식으로 산출된 도 5의 배터리 보호 회로의 전제 저항은 2.7Ω이다.

즉, 도 5와 같이 구성된 배터리 보호 회로는 ESD 대응 구성을 가지면서도 배터리 팩의 설계 요건(3Ω 이하)을 만족 시킬 수 있다.

한편, 상술한 본 발명의 실시 예 및 다른 실시 예에서 제노 다이오드와 FET가 하나의 칩으로 통합된 소자는, FET와 제노 다이오드를 병렬로 연결하여 구현할 수도 있다.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.

100 : 제어부
110, 210 : ESD 보호 구성
101,102,201,202 : 제노 다이오드가 포함되어 있는 FET
203, 204, 저저항 FET

Claims (7)

1. 과충전, 과방전, 과전류로부터 배터리를 보호 하는 보호회로에 있어서,
   상기 보호 회로는,
   배터리를 구성하고 있는 배터리 셀과 외부 입출력 단 사이에 구비되고,
   배터리의 충방전을 제어하는 둘 이상의 제어부;
   를 포함하여 구성되며,
   상기 둘 이상의 제어부는 각각 병렬로 연결되어 있는 것을 특징으로 하는 배터리 보호 회로.
   
2. 청구항 1에 있어서,
   상기 둘 이상의 제어부 각각은,
   배터리의 충전을 제어하는 충전 FET; 및
   배터리의 방전을 제어하는 방전 FET;
   를 포함하여 구성되는 것을 특징으로 하는 배터리 보호 회로.
   
3. 청구항 2에 있어서,
   상기 충전 FET와 방전 FET는 직렬로 연결되는 것을 특징으로 하는 배터리 보호 회로.
   
4. 청구항 2에 있어서,
   상기 둘 이상의 제어부 중 적어도 어느 하나는,
   충전 FET 및 방전 FET 각각에 제노 다이오드를 병렬로 연결하여 구성되는 것을 특징으로 하는 배터리 보호 회로.
   
5. 청구항 2에 있어서,
   상기 둘 이상의 제어부 중 적어도 어느 하나는,
   충전 FET 및 방전 FET를 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 구성되는 것을 특징으로 하는 배터리 보호 회로.
   
6. 청구항 2에 있어서,
   상기 둘 이상이 제어부 중 전체가 아닌 일부의 제어부가
   충전 FET 및 방전 FET 각각에 제노 다이오드를 병렬로 연결하여 구성되는 것을 특징으로 하는 배터리 보호 회로.
   
7. 청구항 2에 있어서,
   상기 둘 이상의 제어부 중 전체가 아닌 일부의 제어부가
   충전 FET 및 방전 FET를 제노 다이오드와 FET가 하나의 칩으로 통합된 소자로 구성되는 것을 특징으로 하는 배터리 보호 회로.
   

Images