WO2017073121A1 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
WO2017073121A1
WO2017073121A1 PCT/JP2016/071073 JP2016071073W WO2017073121A1 WO 2017073121 A1 WO2017073121 A1 WO 2017073121A1 JP 2016071073 W JP2016071073 W JP 2016071073W WO 2017073121 A1 WO2017073121 A1 WO 2017073121A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
layer
wiring board
buildup
ultrathin copper
Prior art date
Application number
PCT/JP2016/071073
Other languages
English (en)
French (fr)
Inventor
哲聡 ▲高▼梨
浩人 飯田
Original Assignee
三井金属鉱業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金属鉱業株式会社 filed Critical 三井金属鉱業株式会社
Priority to JP2016565523A priority Critical patent/JP6131395B1/ja
Priority to KR1020187007215A priority patent/KR102039844B1/ko
Priority to CN201680053342.7A priority patent/CN108029202B/zh
Publication of WO2017073121A1 publication Critical patent/WO2017073121A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Definitions

  • the present invention relates to a method for manufacturing a printed wiring board.
  • multilayered printed wiring boards have been widely used.
  • Such a multilayer printed wiring board is used for the purpose of weight reduction and size reduction in many portable electronic devices.
  • the multilayer printed wiring board is required to further reduce the thickness of the interlayer insulating layer and to further reduce the thickness and weight of the wiring board.
  • the coreless buildup method is a method in which insulating layers and wiring layers are alternately stacked (buildup) to form a multilayer without using a so-called core substrate.
  • the coreless buildup method it has been proposed to use a copper foil with a carrier so that the support and the multilayer printed wiring board can be easily peeled off.
  • Patent Document 1 Japanese Patent Application Laid-Open No.
  • an insulating resin layer is attached to a carrier surface of a copper foil with a carrier as a support, and a patterned electrolytic copper is formed on the ultrathin copper layer side of the copper foil with a carrier.
  • a method for manufacturing a package substrate for mounting a semiconductor element which includes forming a first wiring conductor by plating, forming a build-up wiring layer, peeling a support substrate with a carrier, and removing an ultrathin copper layer. ing.
  • a chemical solution for example, an etching solution or a desmear solution used at the time of forming the buildup wiring layer may enter the inside of the interface from the interface end portion between the carrier and the ultrathin copper layer.
  • the chemical solution when the chemical solution enters the inside of the interface, the adhesion between the carrier and the ultrathin copper layer is reduced, and the build-up wiring layer in the middle of manufacture may be peeled off from the support, which may lead to a decrease in yield.
  • a method for manufacturing a printed wiring board includes separating and subjecting a carrier to subtractive processing to form an outermost wiring layer. According to this method, it is possible to block the interface between the ultrathin copper layer and the carrier from the external environment, and to prevent entry from the chemical solution interface when forming the build-up wiring layer.
  • the present inventors have recently manufactured a printed wiring board by a coreless buildup method using a copper foil with a carrier that satisfies a specific condition (the Wc ⁇ Pc described later is 20 to 50 ⁇ m) on the surface of the carrier on the release layer side.
  • a specific condition the Wc ⁇ Pc described later is 20 to 50 ⁇ m
  • Intrusion of the chemical solution can be significantly prevented, and the partial thinning of the ultrathin copper layer in the separation process of the coreless support and the malfunctions caused thereby (for example, partial residue of the ultrathin copper layer on the carrier, It was found that pinhole generation in a thin copper layer and overetching due to the pinhole can be significantly suppressed.
  • the object of the present invention is to prevent the chemical solution from entering the interface between the carrier and the ultrathin copper layer in the build-up wiring layer forming process without requiring area processing of the copper foil with carrier and size control of the prepreg.
  • a printed wiring board manufacturing method A copper foil with a carrier provided with a carrier, a release layer and an ultrathin copper layer in this order, and the average height of the undulation curve element measured in accordance with JIS B0601-2001 on the surface of the carrier on the release layer side
  • a method is provided comprising:
  • peak count Pc is a parameter measured in accordance with JIS B0601-2001 (ISO 4287-1997), and the number of peaks per evaluation length (eg, 0.8 mm) in the contour curve. It is.
  • the “average height Wc of waviness curve elements” is a parameter measured in accordance with JIS B0601-2001 (ISO 4287-1997), and the average height of waviness curve elements in a reference length. Value.
  • ten-point average roughness Rz is a parameter that can be determined in accordance with JIS B0601-1994, and in the reference length roughness curve, the highest peak height from the highest peak to the fifth highest. This is the sum of the average of the depth and the average of the depth of the valley from the deepest valley bottom to the fifth deepest.
  • electrode surface of the carrier refers to the surface on the side that was in contact with the cathode during carrier production.
  • the “deposition surface” of the carrier refers to a surface on which electrolytic copper is deposited during carrier production, that is, a surface not in contact with the cathode (electrolyte surface).
  • the method of the present invention includes (1) a step of preparing a copper foil with a carrier having a predetermined surface profile, and (2) a manufacturing process of a printed wiring board by a coreless buildup method.
  • the manufacturing process of the printed wiring board by the coreless buildup method includes (2a) a step of forming a buildup wiring layer on a carrier or an ultrathin copper layer, and (2b) separating the obtained laminate by a release layer. And (2c) processing the obtained multilayer wiring board.
  • a copper foil with carrier having a predetermined surface profile is prepared.
  • the copper foil with a carrier includes a carrier, a release layer, and an ultrathin copper layer in this order.
  • Wc ⁇ Pc which is the product of the average height Wc of the waviness curve element and the peak count Pc, is 20 to 50 ⁇ m on the surface on the release layer side of the carrier.
  • the above advantageous effect is unexpectedly realized by using a copper foil with a carrier having Wc ⁇ Pc of 20 to 50 ⁇ m on the surface of the carrier on the peeling layer side.
  • the mechanism is not necessarily clear, but is considered as follows. First, since the average height Wc of the waviness curve element is an average value of the waviness curve element height, the higher the value, the larger the waviness, and the more the chemical solution is present at the interface between the carrier and the ultrathin copper layer. The intrusion barrier is thought to increase. This is considered to be because the penetration of the chemical solution is hindered by the peak of the undulation curve.
  • the peak count Pc is the number of peaks per evaluation length in the contour curve, the larger the value, the greater the number of peaks, and thus the interface between the carrier and the ultrathin copper layer is the barrier for the penetration of chemicals. Can be said to increase.
  • Wc ⁇ Pc is 20 ⁇ m or more, the synergistic effect of Wc and Pc can significantly prevent the intrusion of the chemical into the interface between the carrier and the ultrathin copper layer in the build-up wiring layer formation process. It is thought that it became.
  • Wc ⁇ Pc is too large, partial breakage of the ultrathin copper layer is likely to occur in the separation process of the coreless support.
  • the above effect in a specific range of Wc ⁇ Pc of 20 to 50 ⁇ m cannot be realized only by controlling the surface roughness, and is derived from a wavy curve that reflects irregularities of longer wavelength than the contour curve. This is realized for the first time by accumulating Wc with the peak count Pc.
  • Wc ⁇ Pc is 20 to 50 ⁇ m, preferably 23 to 40 ⁇ m, more preferably 26 to 33 ⁇ m on the surface of the carrier on the release layer side.
  • Wc is preferably 0.5 to 1.0 ⁇ m, more preferably 0.55 to 0.95 ⁇ m, still more preferably 0.6 to 0.9 ⁇ m.
  • Pc is preferably 22 to 65, more preferably 30 to 55, and further preferably 32 to 45. Within the preferable range, it is possible to more effectively prevent the chemical solution from entering the interface and the partial breakage of the ultrathin copper layer as described above.
  • the 10-point average roughness Rz measured in accordance with JIS B0601-1994 is 1.5 to 6.5 ⁇ m, more preferably 2.2 to 6.0 ⁇ m on the surface on the release layer side of the carrier. More preferably, it is 2.6 to 5.5 ⁇ m, and more preferably 2.9 to 5.0 ⁇ m. Within such a range, there is an advantage that it is possible to effectively prevent breakage of the ultrathin copper layer while ensuring ease of peeling.
  • the measurement of the ten-point average roughness Rz on the surface of the carrier on the release layer side is typically performed on the carrier surface after the ultrathin copper layer is peeled from the carrier-attached copper foil.
  • the carrier is a foil or layer for supporting the ultrathin copper layer and improving its handleability, and may have a known configuration except that Wc ⁇ Pc on the surface on the peeling layer side is 20 to 50 ⁇ m.
  • Examples of carriers include aluminum foil, copper foil, stainless steel (SUS) foil, resin film, resin film whose surface is metal-coated, resin plate, glass plate, and the like.
  • a copper foil is preferable because the Wc ⁇ Pc value on the surface on the release layer side can be easily controlled by manufacturing conditions and the chemical resistance of the carrier itself can be maintained.
  • the copper foil may be either a rolled copper foil or an electrolytic copper foil, but the carrier is preferably an electrolytic copper foil from the viewpoint of easy control of the Wc ⁇ Pc value on the surface on the release layer side as described above.
  • the thickness of the carrier is typically 250 ⁇ m or less, preferably 12 ⁇ m to 200 ⁇ m.
  • Realization of Wc, Pc, and Rz within the above range on the surface of the carrier is achieved by, for example, treating the electrolytic solution (for example, sulfuric acid copper sulfate solution) with activated carbon by treating the residual additive in the electrolytic solution when the carrier is an electrolytic copper foil.
  • an additive such as glue or gelatin is newly added to the electrolytic solution after the activated carbon treatment, and electrolysis is performed under known conditions to produce an electrolytic copper foil having a thickness of about 10 to 35 ⁇ m. It can carry out preferably by making the deposition surface (electrolyte surface) of the obtained electrolytic copper foil into the surface on the peeling layer side.
  • Formation of a rough surface by such an electrolytic deposition process is particularly effective as a method for adjusting the carrier surface to various profiles.
  • the method of forming the rough surface is not limited to the above-described method, and besides this, formation by chemical etching, physical etching by blasting, or the like can be employed.
  • the ultra-thin copper layer may be a known configuration employed for a copper foil with a carrier for manufacturing a printed wiring board, and is not particularly limited.
  • the ultrathin copper layer may be formed by a wet film formation method such as an electroless copper plating method and an electrolytic copper plating method, a dry film formation method such as sputtering and chemical vapor deposition, or a combination thereof.
  • the preferred thickness of the ultrathin copper layer is 0.1-10.0 ⁇ m.
  • the thickness of the ultrathin copper layer is particularly 0.2 to 7.0 ⁇ m. preferable.
  • the release layer has a function of weakening the peeling strength of the carrier, ensuring the stability of the strength, and further suppressing the interdiffusion that may occur between the carrier and the ultrathin copper layer during press molding at a high temperature. It is.
  • the release layer is generally formed on one side of the carrier, but may be formed on both sides.
  • the release layer may be either an organic release layer or an inorganic release layer. Examples of organic components used in the organic release layer include nitrogen-containing organic compounds, sulfur-containing organic compounds, carboxylic acids and the like. Examples of nitrogen-containing organic compounds include triazole compounds, imidazole compounds, and the like. Among these, triazole compounds are preferred in terms of easy release stability.
  • triazole compounds examples include 1,2,3-benzotriazole, carboxybenzotriazole, N ′, N′-bis (benzotriazolylmethyl) urea, 1H-1,2,4-triazole and 3-amino- And 1H-1,2,4-triazole.
  • sulfur-containing organic compound examples include mercaptobenzothiazole, thiocyanuric acid, 2-benzimidazolethiol and the like.
  • carboxylic acid examples include monocarboxylic acid and dicarboxylic acid.
  • examples of inorganic components used in the inorganic release layer include Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, and a chromate-treated film.
  • the release layer may be formed by bringing a release layer component-containing solution into contact with at least one surface of the carrier and fixing the release layer component to the surface of the carrier.
  • this contact may be performed by immersion in the release layer component-containing solution, spraying of the release layer component-containing solution, flowing down of the release layer component-containing solution, or the like.
  • a method of forming a film of a release layer component such as carbon by a vapor phase method such as vapor deposition or sputtering can be employed.
  • the carrier can be manufactured against the surface of the carrier on the side of the release layer, in which the release layer itself can be thinned to have an excellent effect of chemical penetration into the interface between the carrier and the ultrathin copper layer.
  • the release layer is preferably an organic release layer from the viewpoint of process design that can minimize the change in the surface profile immediately after that.
  • the release layer component may be fixed to the carrier surface by adsorption or drying of the release layer component-containing solution, electrodeposition of the release layer component in the release layer component-containing solution, or the like.
  • the thickness of the release layer is typically 1 nm to 1 ⁇ m, preferably 5 nm to 500 nm, more preferably 6 nm to 100 nm.
  • another functional layer may be provided between the release layer and the carrier and / or ultrathin copper layer.
  • An example of such another functional layer is an auxiliary metal layer.
  • the auxiliary metal layer is preferably made of nickel and / or cobalt. By forming such an auxiliary metal layer on the surface side of the carrier and / or on the surface side of the ultra-thin copper layer, interdiffusion that may occur between the carrier and the ultra-thin copper layer during hot press molding at a high temperature or for a long time. And the stability of the peeling strength of the carrier can be ensured.
  • the thickness of the auxiliary metal layer is preferably 0.001 to 3 ⁇ m.
  • the ultrathin copper layer may be subjected to rust prevention treatment.
  • the rust prevention treatment preferably includes a plating treatment using zinc.
  • the plating treatment using zinc may be either a zinc plating treatment or a zinc alloy plating treatment, and the zinc alloy plating treatment is particularly preferably a zinc-nickel alloy treatment.
  • the zinc-nickel alloy treatment may be a plating treatment containing at least Ni and Zn, and may further contain other elements such as Sn, Cr, and Co.
  • the Ni / Zn adhesion ratio in the zinc-nickel alloy plating is preferably 1.2 to 10, more preferably 2 to 7, and still more preferably 2.7 to 4 in terms of mass ratio.
  • the rust prevention treatment preferably further includes a chromate treatment, and this chromate treatment is more preferably performed on the surface of the plating containing zinc after the plating treatment using zinc.
  • rust prevention property can further be improved.
  • a particularly preferable antirust treatment is a combination of a zinc-nickel alloy plating treatment and a subsequent chromate treatment.
  • the surface of the ultrathin copper layer may be treated with a silane coupling agent to form a silane coupling agent layer.
  • a silane coupling agent layer can be formed by appropriately diluting and applying a silane coupling agent and drying.
  • silane coupling agents include epoxy-functional silane coupling agents such as 4-glycidylbutyltrimethoxysilane and ⁇ -glycidoxypropyltrimethoxysilane, or ⁇ -aminopropyltrimethoxysilane, N- ⁇ (amino Amino functions such as ethyl) ⁇ -aminopropyltrimethoxysilane, N-3- (4- (3-aminopropoxy) butoxy) propyl-3-aminopropyltrimethoxysilane, N-phenyl- ⁇ -aminopropyltrimethoxysilane Silane coupling agent, or mercapto functional silane coupling agent such as ⁇ -mercaptopropyltrimethoxysilane, or olefin functional silane coupling agent such as vinyltrimethoxysilane, vinylphenyltrimethoxysilane, or ⁇ -methacryloxypropyl Trimetoki Acrylic-functional silane coupling
  • the printed wiring board in the method of the present invention is manufactured by the coreless buildup method using the carrier-attached copper foil.
  • Preferred embodiments of the coreless buildup method include an embedded circuit formation method and a carrier / subtractive processing method. Each method is specifically as follows.
  • the embedded circuit forming method includes production of a support by laminating a carrier and a support (for example, prepreg), formation of a pattern circuit on an ultrathin copper layer, formation of a build-up wiring layer, peeling of the support, and ultrathin copper. This is a technique performed through flash etching on the layer.
  • 1A and 1B are process diagrams of this manufacturing method. 1A and 1B are drawn so that the build-up wiring layer 42 is formed by providing the carrier-attached copper foil 10 on one side of the coreless support 18 for simplification of explanation. It is desirable to provide the copper foil 10 with a carrier on both surfaces of the support 18 and form the build-up wiring layer 42 on both surfaces. In the example shown in FIGS.
  • a carrier-attached copper foil 10 provided with a carrier 12, a release layer 14 and an ultrathin copper layer 16 in this order is prepared, and the carrier-attached copper foil 10 is prepreg or the like on the carrier 12 side.
  • the coreless support 18 is laminated.
  • a photoresist pattern 20 is formed on the ultrathin copper layer 16, and a wiring pattern 24 is formed through pattern plating (electrocopper plating) 22 and peeling of the photoresist pattern 20.
  • a pre-stacking process such as a roughening process is performed on the pattern plating to form the first wiring layer 26.
  • the wiring pattern 24 is embedded in the insulating layer 28 so as to form the build-up wiring layer 42.
  • the insulating layer 28 and the carrier-attached copper foil 30 are laminated, the carrier 32 is peeled off, and ultrathin copper is separated by a carbon dioxide laser or the like
  • the layer 36 and the insulating layer 28 immediately below the layer 36 are laser processed.
  • patterning is performed by photoresist processing, electroless copper plating, electrolytic copper plating, photoresist stripping, flash etching, or the like to form the second wiring layer 38, and this patterning is repeated as necessary to repeat the nth wiring layer.
  • n is an integer of 2 or more. Then, the coreless support 18 is peeled off together with the carrier 12, and the ultrathin copper layer 16 exposed on the surface of the wiring pattern 24 is removed by flash etching to obtain a predetermined embedded circuit pattern. Thus, a printed wiring board 46 having a predetermined embedded circuit pattern can be obtained.
  • the ultrathin copper layer 16 is not easily broken when the coreless support 18 is peeled off together with the carrier 12, so that pinholes are formed in the ultrathin copper layer 16 and thereby the wiring pattern 24 is overloaded during flash etching. Problems such as etching can be effectively avoided.
  • the carrier / subtractive processing method includes the production of a support by laminating an ultrathin copper layer and a prepreg, the production of a build-up wiring layer on the carrier, the peeling of the support, the subtractive processing of the carrier (ie, resist formation, etching, And resist stripping).
  • 2A and 2B are process diagrams of this manufacturing method (in FIG. 2A, the same reference numerals as those in FIGS. 1A and 1B are used for members having the same names for convenience of explanation). 2A and 2B are drawn in such a manner that the copper foil 10 with a carrier is provided on one side of the coreless support 18 to form the build-up wiring layer 42 for simplicity of explanation.
  • the copper foil 10 It is desirable to provide the copper foil 10 with a carrier on both surfaces of the support 18 and form the build-up wiring layer 42 on both surfaces.
  • a carrier-attached copper foil 10 provided with a carrier 12, a release layer 14 and an ultrathin copper layer 16 in this order is prepared, and the carrier-attached copper foil 10 is provided on the ultrathin copper layer 16 side.
  • a coreless support 18 such as a prepreg.
  • a second wiring layer 38 patterned through the insulating layer 28 is formed in the same manner as in the example shown in FIGS. 1A and 1B except that the first wiring layer 26 is not yet formed.
  • n-th wiring layer 40 After repeatedly stacking as many as necessary (n-1) layer (n is an integer of 2 or more) as necessary, panel plating for forming the n-th wiring layer 40 (n is an integer of 2 or more) is performed. . Then, the coreless support 18 is peeled off together with the ultrathin copper layer 16 to obtain a multilayer wiring board 44 including a build-up wiring layer 42 at a stage before a predetermined wiring pattern is formed. A pattern of the etching resist 21 is formed on both surfaces of the obtained multilayer wiring board 44 (that is, the surface of the nth wiring layer 40 and the surface of the carrier 12).
  • the multilayer wiring board 44 thus masked with the etching resist 21 is subjected to copper etching and peeling of the etching resist 21 to form the first wiring layer 26 on the surface of the multilayer wiring board 44 opposite to the nth wiring layer 40.
  • a printed wiring board 46 having a predetermined wiring pattern can be obtained.
  • the coreless support 18 is peeled off together with the ultrathin copper layer 16, the ultrathin copper layer 16 is not easily broken, so that partial residue of the ultrathin copper layer on the carrier can be effectively avoided. . Therefore, an additional process such as a cleaning process or a chemical etching process for removing the partial residue can be eliminated, leading to an improvement in manufacturing efficiency and an improvement in the thickness accuracy of the first wiring layer 26.
  • the printed wiring board manufactured by the coreless build-up method can be obtained by (2a) forming the build-up wiring layer 42 on the carrier 12 or the ultrathin copper layer 16 to form the laminate with the build-up wiring layer. (2b) After separating the laminate with the buildup wiring layer by the release layer 14 to obtain the multilayer wiring board 44 including the buildup wiring layer 42, (2c) processing the multilayer wiring board 44 to produce printed wiring This is done by obtaining a plate 46.
  • the method of the present invention allows the carrier-attached copper foil 10 to be applied to one side or both sides of the support 18 (for example, an insulating resin substrate such as a prepreg or a resin sheet) before the build-up wiring layer 42 is formed.
  • the method may further include a step of stacking to form a stacked body.
  • the prepreg is a general term for composite materials in which a base material such as a synthetic resin plate, a glass plate, a glass woven fabric, a glass nonwoven fabric, or paper is impregnated with a synthetic resin.
  • a base material such as a synthetic resin plate, a glass plate, a glass woven fabric, a glass nonwoven fabric, or paper
  • the insulating resin impregnated in the prepreg include epoxy resin, cyanate resin, bismaleimide triazine resin (BT resin), polyphenylene ether resin, phenol resin and the like.
  • the insulating resin that constitutes the resin sheet include insulating resins such as epoxy resins, polyimide resins, and polyester resins.
  • Buildup wiring layer 42 is formed on carrier 12 or ultrathin copper layer 16 to produce a laminate with a buildup wiring layer.
  • the build-up wiring layer 42 is formed on the ultrathin copper layer 16.
  • the insulating layer 28 and the second wiring layer 38 can be formed in order to form the build-up wiring layer 42.
  • the method for forming the build-up layer after the second wiring layer 38 is not particularly limited.
  • Subtractive methods MSAP (modified semi-additive process) methods, SAP (semi-additive) methods, full-additive methods, and the like are available. It can be used.
  • a metal foil typified by a resin layer and a copper foil is bonded together by pressing
  • the panel plating layer and the metal foil are etched in combination with the formation of interlayer conduction means such as via hole formation and panel plating.
  • interlayer conduction means such as via hole formation and panel plating.
  • a wiring pattern can be formed.
  • the buildup wiring layer 42 is formed on the carrier 12.
  • the insulating layer 28 and the second wiring layer 38 may be sequentially formed on the carrier 12 to form the build-up wiring layer 42.
  • the process of forming the build-up wiring layer is performed by removing at least one of a chromate solution and a permanganate solution as a process for removing a resin residue (smear) at the bottom of the via hole that is generated when the via hole is formed with a laser or the like. It is preferable to include the used desmear process.
  • the desmear process is a process in which a swelling process, a chromic acid process or a permanganate process, and a reduction process are performed in this order, and a known wet process can be employed. According to the method of the present invention, it is possible to effectively prevent the chromate or permanganate solution from entering the interface between the carrier and the ultrathin copper layer in this desmear process.
  • chromate is potassium chromate.
  • permanganate examples include sodium permanganate and potassium permanganate.
  • n-th wiring layer 40 (n is an integer of 2 or more) is formed. It is preferable to obtain a laminate. This process may be repeated until a desired number of build-up wiring layers are formed. At this stage, if necessary, solder resist, bumps for mounting such as pillars, and the like may be formed on the outer layer surface. Further, an outer layer wiring pattern may be formed on the outermost layer surface of the build-up wiring layer in a subsequent multilayer wiring board processing step (2c).
  • the multilayer wiring board 44 is processed to obtain a printed wiring board 46.
  • a desired multilayer printed wiring board is processed using the multilayer wiring board 44 obtained in the separation step.
  • Various known methods may be adopted as a processing method from the multilayer wiring board 44 to the multilayer printed wiring board 46.
  • the carrier 12 or the ultrathin copper layer 16 in the outer layer of the multilayer wiring board 44 can be etched to form the outer circuit wiring to obtain a multilayer printed wiring board.
  • the carrier 12 or the ultrathin copper layer 16 in the outer layer of the multilayer wiring board 44 can be completely etched away and used as it is as the multilayer printed wiring board 46.
  • the photoresist is stripped, and then the carrier 12 or the ultrathin copper layer 16. It is also possible to form a multilayer printed wiring board by directly forming an outer layer circuit by a semi-additive method such as flash etching. Further, the carrier 12 or the ultrathin copper layer 16 on the outer layer of the multilayer wiring board 44 is completely removed by etching and the first wiring layer 26 is soft-etched to obtain the first wiring layer 26 having a recess. This can be used as a mounting pad.
  • Examples 1-7 After forming a peeling layer and an ultrathin copper layer in order on the deposition surface side of the carrier, a copper foil with a carrier was prepared by performing a rust prevention treatment and a silane coupling agent treatment. And various evaluation was performed about the obtained copper foil with a carrier.
  • the specific procedure is as follows.
  • auxiliary metal layer Formation of auxiliary metal layer
  • the carrier on which the organic release layer is formed is immersed in a solution containing nickel concentration of 20 g / L prepared using nickel sulfate, liquid temperature is 45 ° C., pH is 3, current density is 5 A / liter. Under the condition of dm 2, an amount of nickel equivalent to a thickness of 0.01 ⁇ m was deposited on the organic release layer. Thus, a nickel layer was formed as an auxiliary metal layer on the organic release layer.
  • Roughening treatment The surface of the ultrathin copper layer thus formed was subjected to a roughening treatment.
  • This roughening treatment includes a baking plating process in which fine copper grains are deposited on an ultrathin copper layer, and a covering plating process for preventing the fine copper grains from falling off.
  • a roughening treatment was performed at an acid density of 25 A / dm 2 using an acidic copper sulfate solution containing a copper concentration of 10 g / L and a sulfuric acid concentration of 120 g / L.
  • electrodeposition was performed using an acidic copper sulfate solution containing a copper concentration of 70 g / L and a sulfuric acid concentration of 120 g / L under smooth plating conditions of a liquid temperature of 40 ° C. and a current density of 15 A / dm 2 .
  • the surface of the roughening treatment layer of the obtained copper foil with a carrier was subjected to a rust prevention treatment comprising zinc-nickel alloy plating treatment and chromate treatment.
  • the surface of the carrier was subjected to a zinc-nickel alloy plating treatment.
  • a chromate treatment was performed on the surface on which the zinc-nickel alloy plating treatment was performed using a 3 g / L aqueous solution of chromic acid under the conditions of pH 10 and a current density of 5 A / dm 2 .
  • Silane coupling agent treatment An aqueous solution containing 2 g / L of ⁇ -glycidoxypropyltrimethoxysilane is adsorbed on the surface of the copper foil with carrier on the side of the ultrathin copper layer, and moisture is evaporated by an electric heater, thereby A coupling agent treatment was performed. At this time, the silane coupling agent treatment was not performed on the carrier side.
  • the carrier is peeled off from the copper foil with a carrier, and using a surface roughness measuring instrument (SE3500, manufactured by Kosaka Laboratory Ltd.), the peak count Pc and the average height Wc of the waviness curve element on the surface of the carrier on the peeling layer side.
  • the ten-point average roughness Rz was measured under the following conditions. The results were as shown in Table 2.
  • a copper clad laminate was produced using the copper foil with carrier, and the amount of chemical erosion on the copper clad laminate was examined.
  • an ultrathin copper layer of a carrier-attached copper foil was laminated on a prepreg (manufactured by Mitsubishi Gas Chemical Co., Ltd., FR-4) and pressed at 185 ° C. for 90 minutes.
  • the end surface of the copper clad laminate thus obtained was cut with a shearing machine.
  • the desmear process using the sodium permanganate solution was implemented with respect to the cut copper clad laminated board.
  • This desmear treatment was performed by sequentially performing the following treatments using the treatment liquid shown below from Rohm & Haas Electronic Materials Co., Ltd.
  • the carrier was peeled from the copper-clad laminate, and the amount of erosion on the surface of the ultrathin copper layer was measured by observing with a microscope. Since the area where the sodium permanganate solution penetrates on the surface of the ultrathin copper layer changes color, the above erosion measurement measures the maximum reachable distance from the edge of the ultrathin copper layer on the surface of the ultrathin copper layer. Was done. The results were as shown in Table 2.
  • a copper clad laminate was prepared using a copper foil with a carrier, and the degree of tearing of the ultrathin copper layer due to carrier peeling was examined.
  • an ultrathin copper layer of a carrier-attached copper foil was laminated on a prepreg (manufactured by Mitsubishi Gas Chemical Co., Ltd., FR-4) and pressed at 185 ° C. for 90 minutes.
  • the carrier was peeled from the copper-clad laminate thus obtained.
  • the ultrathin copper layer was irradiated with a backlight in a dark room, and the number of breaks of the ultrathin copper layer having a length of 5 ⁇ m or more was measured and converted to the number per 1 m 2 .
  • the results were as shown in Table 2.
  • a carrier of copper foil with a carrier was laminated on four prepregs (FR-4, manufactured by Mitsubishi Gas Chemical Co., Ltd.) and pressed at 185 ° C. for 90 minutes to prepare a coreless support. Thereafter, a wiring pattern area (size: 10 mm ⁇ ⁇ 20 pieces) having a line / space (L / S) of 12 ⁇ m / 12 ⁇ m is formed with a photoresist having a thickness of 15 ⁇ m, and electrolytic copper is formed with a thickness of 12 ⁇ m with a copper sulfate plating solution. A plating was formed. Further, using a photoresist stripping solution, the photoresist was stripped at 45 ° C. for 5 minutes to form a copper plating pattern.
  • FR-4 manufactured by Mitsubishi Gas Chemical Co., Ltd.
  • one prepreg (manufactured by Mitsubishi Gas Chemical Co., Ltd., FR-4) was laminated and pressed at 185 ° C. for 90 minutes to form a buildup layer. Then, the said coreless support body was peeled and the buildup wiring board was obtained. The ultrathin copper layer exposed on the surface of the build-up wiring board was sprayed with a sulfuric acid / hydrogen peroxide aqueous solution to remove the ultrathin copper layer by etching. By observing the circuit embedded in the build-up layer in this manner with a 200 ⁇ microscope, the occurrence rate of pieces in which chipping / blank of the wiring pattern occurred was counted. The results were as shown in Table 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

ビルドアップ配線層の形成工程におけるキャリアと極薄銅層との間の界面への薬液の侵入を有意に防ぐことができ、かつ、コアレス支持体の分離工程における極薄銅層の部分的な破れ及びそれにより生じる不具合を有意に抑制することが可能な、プリント配線板の製造方法が提供される。本発明の方法は、キャリアの剥離層側の面において、うねり曲線要素の平均高さＷｃとピークカウントＰｃの積であるＷｃ×Ｐｃが２０～５０μｍである、キャリア付銅箔を用意する工程と、キャリア又は極薄銅層の上にビルドアップ配線層を形成してビルドアップ配線層付積層体を作製する工程と、ビルドアップ配線層付積層体を剥離層で分離してビルドアップ配線層を含む多層配線板を得る工程と、多層配線板を加工してプリント配線板を得る工程とを含む。

Description

プリント配線板の製造方法
　本発明は、プリント配線板の製造方法に関する。
　近年、プリント配線板の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚みの低減、及び配線板としてのより一層の薄型化及び軽量化が要求されている。
　このような要求を満足させる技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア基板を用いることなく、絶縁層と配線層とを交互に積層（ビルドアップ）して多層化する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付銅箔を使用することが提案されている。例えば、特許文献１（特開２００５－１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にパターン電解銅めっきにより第一の配線導体を形成し、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
　ところで、上記のような方法において、キャリア付銅箔と支持体は同じサイズであることから、キャリアと極薄銅層との間の界面端部が外部に露出することになる。このため、ビルドアップ配線層の形成時に使用される薬液（例えばエッチング液やデスミア液）がキャリアと極薄銅層との間の界面端部から界面内部に侵入することがある。このように薬液が界面内部に侵入するとキャリアと極薄銅層との間の密着力が低下して、製造途中のビルドアップ配線層が支持体から剥がれることがあり、歩留まりの低下を招きうる。
　かかる問題に対処したプリント配線板の製造方法として、製品形成用領域の外周に捨て代領域を設けることで、キャリアと極薄銅層との間の界面端部を外部に露出させることなくビルドアップ配線層を形成する手法が提案されている。例えば、特許文献２（特開２０１４－１３０８５６号公報）には、極薄銅層領域がキャリア領域よりも小さいキャリア付銅箔（分離可能金属箔）を準備し、キャリア領域よりも大きいサイズのプリプレグ（支持基板）を準備し、極薄銅層とプリプレグを積層して支持体を形成し、キャリアと同じサイズでビルドアップ配線層を形成し、極薄銅層の内側で積層体を切断した後分離し、キャリアにサブトラクティブ加工を施して最外配線層を形成することを含む、プリント配線板の製造方法が開示されている。この方法によれば、極薄銅層とキャリアとの間の界面を外部環境から遮断して、ビルドアップ配線層形成時の薬液の界面からの侵入を防止することができる。
特開２００５－１０１１３７号公報 特開２０１４－１３０８５６号公報
　しかしながら、特許文献２の方法においては、ｉ）予め極薄銅層領域をキャリア領域よりも小さくなるようにエリア加工されたキャリア付銅箔を作製する必要があること、ｉｉ）極薄銅層領域よりはみ出した領域及びキャリア付銅箔からはみ出したプリプレグ領域が製品対象外の無駄な領域となること、ｉｉｉ）支持体を剥離する前に剥離層を端面に露出すべく積層体４辺を切断する工程が必要となること、といった問題がある。
　本発明者らは、今般、キャリアの剥離層側の面が特定の条件（後述するＷｃ×Ｐｃが２０～５０μｍ）を満たすキャリア付銅箔を用いてコアレスビルドアップ法によるプリント配線板の製造を行うことにより、特許文献２で行われるようなキャリア付銅箔のエリア加工やプリプレグのサイズ制御を要することなく、ビルドアップ配線層の形成工程におけるキャリアと極薄銅層との間の界面への薬液の侵入を有意に防ぐことができ、しかも、コアレス支持体の分離工程における極薄銅層の部分的な破れ及びそれにより生じる不具合（例えば、極薄銅層のキャリアへの部分残渣や、極薄銅層におけるピンホール発生及びそれに起因するオーバーエッチング）を有意に抑制できるとの知見を得た。
　したがって、本発明の目的は、キャリア付銅箔のエリア加工やプリプレグのサイズ制御を要することなく、ビルドアップ配線層の形成工程におけるキャリアと極薄銅層との間の界面への薬液の侵入を有意に防ぐことができ、かつ、コアレス支持体の分離工程における極薄銅層の部分的な破れ及びそれにより生じる不具合を有意に抑制することが可能な、プリント配線板の製造方法を提供することにある。
　本発明の一態様によれば、プリント配線板の製造方法であって、
　キャリア、剥離層及び極薄銅層をこの順に備えたキャリア付銅箔であって、前記キャリアの前記剥離層側の面において、ＪＩＳ　Ｂ０６０１－２００１に準拠して測定されるうねり曲線要素の平均高さＷｃとピークカウントＰｃの積であるＷｃ×Ｐｃが２０～５０μｍである、キャリア付銅箔を用意する工程と、
　前記キャリア又は前記極薄銅層の上にビルドアップ配線層を形成してビルドアップ配線層付積層体を作製する工程と、
　前記ビルドアップ配線層付積層体を前記剥離層で分離して前記ビルドアップ配線層を含む多層配線板を得る工程と、
　前記多層配線板を加工してプリント配線板を得る工程と、
を含む、方法が提供される。
コアレスビルドアップ法の一態様である埋め込み回路形成法の一例における、前半の工程を示す図である。 コアレスビルドアップ法の一態様である埋め込み回路形成法の一例における、図１Ａに示される工程に続く後半の工程を示す。 コアレスビルドアップ法の他の一態様であるキャリア／サブトラクティブ加工法の一例における、前半の工程を示す図である。 コアレスビルドアップ法の他の一態様であるキャリア／サブトラクティブ加工法の一例における、図２Ａに示される工程に続く後半の工程を示す。
　定義
　本発明を特定するために用いられるパラメータの定義を以下に示す。
　本明細書において「ピークカウントＰｃ」とは、ＪＩＳ　Ｂ０６０１－２００１（ＩＳＯ　４２８７－１９９７）に準拠して測定されるパラメータであり、輪郭曲線における評価長さ（例えば０．８ｍｍ）当たりの山の数である。
　本明細書において「うねり曲線要素の平均高さＷｃ」とは、ＪＩＳ　Ｂ０６０１－２００１（ＩＳＯ　４２８７－１９９７）に準拠して測定されるパラメータであり、基準長さにおけるうねり曲線要素の高さの平均値である。
　本明細書において「十点平均粗さＲｚ」とは、ＪＩＳ　Ｂ０６０１－１９９４に準拠して決定されうるパラメータであり、基準長さの粗さ曲線において、最高の山頂から高い順に５番目までの山高さの平均と、最深の谷底から深い順に５番目までの谷深さの平均との和をいう。
　本明細書において、キャリアの「電極面」とはキャリア作製時に陰極と接していた側の面を指す。
　本明細書において、キャリアの「析出面」とはキャリア作製時に電解銅が析出されていく側の面、すなわち陰極と接していない側の面（電解液面）を指す。
　プリント配線板の製造方法
　本発明は、プリント配線板の製造方法に関する。本発明の方法は、（１）所定の表面プロファイルを有するキャリア付銅箔を用意する工程と、（２）コアレスビルドアップ法によるプリント配線板の製造プロセスとを含む。そして、コアレスビルドアップ法によるプリント配線板の製造プロセスは、（２ａ）キャリア又は極薄銅層の上にビルドアップ配線層を形成する工程と、（２ｂ）得られた積層体を剥離層で分離する工程と、（２ｃ）得られた多層配線板を加工する工程とを含む。
（１）キャリア付銅箔の用意
　本発明の方法では、所定の表面プロファイルを有するキャリア付銅箔を用意する。キャリア付銅箔は、キャリア、剥離層及び極薄銅層をこの順に備える。特に、本発明に用いるキャリア付銅箔は、キャリアの剥離層側の面において、うねり曲線要素の平均高さＷｃとピークカウントＰｃの積であるＷｃ×Ｐｃが２０～５０μｍである。キャリアの剥離層側の面においてＷｃ×Ｐｃが２０～５０μｍの範囲内であるキャリア付銅箔を用いてコアレスビルドアップ法によるプリント配線板の製造を行うことにより、特許文献２で行われるようなキャリア付銅箔のエリア加工やプリプレグのサイズ制御を要することなく、ビルドアップ配線層の形成工程におけるキャリアと極薄銅層との間の界面への薬液の侵入を有意に防ぐことができる。その上、コアレス支持体の分離工程において極薄銅層の部分的な破れ及びそれにより生じる不具合（例えば、極薄銅層のキャリアへの部分残渣や、極薄銅層におけるピンホール発生及びそれに起因する配線のオーバーエッチング）を有意に抑制することもできる。
　上記有利な効果は、キャリアの剥離層側の面においてＷｃ×Ｐｃが２０～５０μｍであるキャリア付銅箔を用いることによって、予想外にも実現されるものである。そのメカニズムは必ずしも定かではないが、以下のようなものと考えられる。まず、うねり曲線要素の平均高さＷｃはうねり曲線要素の高さの平均値であるため、その値が高いほどうねりが大きくなり、それだけキャリアと極薄銅層との間の界面には薬液の浸入障壁が大きくなると考えられる。これは薬液の侵入がうねり曲線の山によって妨げられるためと解される。その上、ピークカウントＰｃは輪郭曲線における評価長さ当たりの山の数であるため、その値が大きいほど山が多くなり、それだけキャリアと極薄銅層との間の界面には薬液の浸入障壁が多くなるといえる。そして、Ｗｃ×Ｐｃが２０μｍ以上であると、ＷｃとＰｃの相乗効果により、ビルドアップ配線層の形成工程におけるキャリアと極薄銅層との間の界面への薬液の侵入を有意に防止可能になったものと考えられる。一方で、Ｗｃ×Ｐｃが大きすぎると、コアレス支持体の分離工程において極薄銅層の部分的な破れが生じやすくなり、その結果、極薄銅層のキャリアへの部分残渣や、極薄銅層におけるピンホール発生及びそれに起因するオーバーエッチングが生じやすくなる。これは、Ｗｃ×Ｐｃが大きいほど（特にＷｃが大きいほど）うねりの谷の部分で（電解時の銅の析出挙動に起因して）極薄銅層が薄くなる傾向があり、その薄い部分が脆弱となって部分的に破れやすくなるためと考えらえる。この点、驚くべきことに、Ｗｃ×Ｐｃを５０μｍ以下とすることで、コアレス支持体の分離工程において極薄銅層の部分的な破れ及びそれにより生じる極薄銅層のキャリアへの部分残渣を有意に抑制することができる。いずれにしても、Ｗｃ×Ｐｃが２０～５０μｍという特定の範囲での上記効果は、単なる表面粗さの制御だけでは実現できないものであり、輪郭曲線よりも長波長の凹凸を反映するうねり曲線由来のＷｃをピークカウントＰｃと積算することによって初めて実現されたものである。
　上記観点から、キャリアの剥離層側の面において、Ｗｃ×Ｐｃは２０～５０μｍであり、好ましくは２３～４０μｍであり、より好ましくは２６～３３μｍである。また、キャリアの剥離層側の面において、Ｗｃは０．５～１．０μｍであるのが好ましく、より好ましくは０．５５～０．９５μｍ、さらに好ましくは０．６～０．９μｍである。キャリアの剥離層側の面において、Ｐｃは２２～６５であるのが好ましく、より好ましくは３０～５５、さらに好ましくは３２～４５である。上記好ましい範囲内であると、上述したような界面への薬液の侵入と極薄銅層の部分的な破れをより効果的に防止することができる。
　好ましくは、キャリアの剥離層側の面において、ＪＩＳ　Ｂ０６０１－１９９４に準拠して測定される十点平均粗さＲｚが１．５～６．５μｍであり、より好ましくは２．２～６．０μｍであり、より好ましくは２．６～５．５μｍ、さらに好ましくは２．９～５．０μｍである。このような範囲内であると剥離容易性を確保しながらも、極薄銅層の破れを効果的に防止できるとの利点がある。なお、キャリアの剥離層側の面における十点平均粗さＲｚの測定は、キャリア付銅箔から極薄銅層を引き剥がした後のキャリア表面に対して行われるのが典型的である。
　キャリアは、極薄銅層を支持してそのハンドリング性を向上させるための箔ないし層であり、剥離層側の面におけるＷｃ×Ｐｃが２０～５０μｍであること以外は公知の構成であってよい。キャリアの例としては、アルミニウム箔、銅箔、ステンレス（ＳＵＳ）箔、樹脂フィルム、表面をメタルコーティングした樹脂フィルム、樹脂板、ガラス板等が挙げられる。剥離層側の面におけるＷｃ×Ｐｃ値を製造条件により制御しやすい点、及びキャリア自身の耐薬品性を保持させる点から、好ましくは銅箔である。銅箔は圧延銅箔及び電解銅箔のいずれであってもよいが、上述のとおり剥離層側の面におけるＷｃ×Ｐｃ値を制御しやすい点等から、キャリアは電解銅箔であるのが好ましい。キャリアの厚さは典型的には２５０μｍ以下であり、好ましくは１２μｍ～２００μｍである。
　キャリアの表面における上記範囲内のＷｃ、Ｐｃ及びＲｚの実現は、例えばキャリアが電解銅箔である場合、電解液（例えば硫酸酸性硫酸銅溶液）を活性炭処理して電解液中の残留添加剤を取り除いた後、活性炭処理後の電解液中にニカワ又はゼラチン等の添加剤を新たに添加して公知の条件で電解を行い、厚さ約１０～３５μｍ程度の電解銅箔を製造し、得られた電解銅箔の析出面（電解液面）を剥離層側の面とすることにより好ましく行うことができる。このような電解析出プロセスによる粗面の形成は、キャリア表面を様々なプロファイルに調整する方法として特に有効である。しかしながら、粗面形成の手法は、上記方法に限定されるものではなく、この他にも、化学エッチングによる形成、ブラスト処理等による物理エッチング等も採用されうる。
　極薄銅層は、プリント配線板製造用キャリア付銅箔に採用される公知の構成であってよく特に限定されない。例えば、極薄銅層は、無電解銅めっき法及び電解銅めっき法等の湿式成膜法、スパッタリング及び化学蒸着等の乾式成膜法、又はそれらの組合せにより形成したものであってよい。極薄銅層の好ましい厚さは０．１～１０．０μｍである。例えば、コアレス支持体表面に形成される配線層として、ライン／スペース＝２５μｍ以下／２５μｍ以下の微細回路形成を行うためには、極薄銅層の厚さは０．２～７．０μｍが特に好ましい。
　剥離層は、キャリアの引き剥がし強度を弱くし、該強度の安定性を担保し、さらには高温でのプレス成形時にキャリアと極薄銅層の間で起こりうる相互拡散を抑制する機能を有する層である。剥離層は、キャリアの一方の面に形成されるのが一般的であるが、両面に形成されてもよい。剥離層は、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられ、中でもトリアゾール化合物は剥離性が安定し易い点で好ましい。トリアゾール化合物の例としては、１，２，３－ベンゾトリアゾール、カルボキシベンゾトリアゾール、Ｎ’，Ｎ’－ビス（ベンゾトリアゾリルメチル）ユリア、１Ｈ－１，２，４－トリアゾール及び３－アミノ－１Ｈ－１，２，４－トリアゾール等が挙げられる。硫黄含有有機化合物の例としては、メルカプトベンゾチアゾール、チオシアヌル酸、２－ベンズイミダゾールチオール等が挙げられる。カルボン酸の例としては、モノカルボン酸、ジカルボン酸等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｎｉ、Ｍｏ、Ｃｏ、Ｃｒ、Ｆｅ、Ｔｉ、Ｗ、Ｐ、Ｚｎ、クロメート処理膜等が挙げられる。なお、剥離層の形成はキャリアの少なくとも一方の表面に剥離層成分含有溶液を接触させ、剥離層成分をキャリアの表面に固定されること等により行えばよい。キャリアを剥離層成分含有溶液に接触させる場合、この接触は、剥離層成分含有溶液への浸漬、剥離層成分含有溶液の噴霧、剥離層成分含有溶液の流下等により行えばよい。その他、蒸着やスパッタリング等による気相法で炭素等の剥離層成分を被膜形成する方法も採用可能である。これらの中でも特に、剥離層自体を薄層化してキャリアと極薄銅層との界面への薬液侵入効果が優れたものとできる点、前述したキャリアの剥離層側の表面に対して、キャリア製造直後からの表面プロファイルの変化を極小化できる工程設計上有利な点等から、剥離層は有機剥離層であるのが好ましい。また、剥離層成分のキャリア表面への固定は、剥離層成分含有溶液の吸着や乾燥、剥離層成分含有溶液中の剥離層成分の電着等により行えばよい。剥離層の厚さは、典型的には１ｎｍ～１μｍであり、好ましくは５ｎｍ～５００ｎｍ、より好ましくは６ｎｍ～１００ｎｍである。
　所望により、剥離層とキャリア及び／又は極薄銅層との間に他の機能層を設けてもよい。そのような他の機能層の例としては補助金属層が挙げられる。補助金属層はニッケル及び／又はコバルトからなるのが好ましい。このような補助金属層をキャリアの表面側及び／又は極薄銅層の表面側に形成することで、高温又は長時間の熱間プレス成形時にキャリアと極薄銅層の間で起こりうる相互拡散を抑制し、キャリアの引き剥がし強度の安定性を担保することができる。補助金属層の厚さは、０．００１～３μｍとするのが好ましい。
　所望により、極薄銅層に防錆処理を施してもよい。防錆処理は、亜鉛を用いためっき処理を含むのが好ましい。亜鉛を用いためっき処理は、亜鉛めっき処理及び亜鉛合金めっき処理のいずれであってもよく、亜鉛合金めっき処理は亜鉛－ニッケル合金処理が特に好ましい。亜鉛－ニッケル合金処理は少なくともＮｉ及びＺｎを含むめっき処理であればよく、Ｓｎ、Ｃｒ、Ｃｏ等の他の元素をさらに含んでいてもよい。亜鉛－ニッケル合金めっきにおけるＮｉ／Ｚｎ付着比率は、質量比で、１．２～１０が好ましく、より好ましくは２～７、さらに好ましくは２．７～４である。また、防錆処理はクロメート処理をさらに含むのが好ましく、このクロメート処理は亜鉛を用いためっき処理の後に、亜鉛を含むめっきの表面に行われるのがより好ましい。こうすることで防錆性をさらに向上させることができる。特に好ましい防錆処理は、亜鉛－ニッケル合金めっき処理とその後のクロメート処理との組合せである。
　所望により、極薄銅層の表面にシランカップリング剤処理を施し、シランカップリング剤層を形成してもよい。これにより耐湿性、耐薬品性及び樹脂層等との密着性等を向上することができる。シランカップリング剤層は、シランカップリング剤を適宜希釈して塗布し、乾燥させることにより形成することができる。シランカップリング剤の例としては、４－グリシジルブチルトリメトキシシラン、γ－グリシドキシプロピルトリメトキシシラン等のエポキシ官能性シランカップリング剤、又はγ－アミノプロピルトリメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリメトキシシラン、Ｎ－３－（４－（３－アミノプロポキシ）ブトキシ）プロピル－３－アミノプロピルトリメトキシシラン、Ｎ－フェニル－γ－アミノプロピルトリメトキシシラン等のアミノ官能性シランカップリング剤、又はγ－メルカプトプロピルトリメトキシシラン等のメルカプト官能性シランカップリング剤又はビニルトリメトキシシラン、ビニルフェニルトリメトキシシラン等のオレフィン官能性シランカップリング剤、又はγ－メタクリロキシプロピルトリメトキシシラン等のアクリル官能性シランカップリング剤、又はイミダゾールシラン等のイミダゾール官能性シランカップリング剤、又はトリアジンシラン等のトリアジン官能性シランカップリング剤等が挙げられる。
（２）コアレスビルドアップ法によるプリント配線板の製造
　本発明の方法におけるプリント配線板の製造は、上記キャリア付銅箔を用いたコアレスビルドアップ法により行われる。コアレスビルドアップ法の好ましい態様としては、埋め込み回路形成法と、キャリア／サブトラクティブ加工法等が挙げられる。各方法は具体的には以下のとおりである。
　埋め込み回路形成法は、キャリアと支持体（例えばプリプレグ）の積層による支持体の作製、極薄銅層上へのパターン回路の形成、ビルドアップ配線層の形成、支持体の剥離、及び極薄銅層上のフラッシュエッチングを経て行われる手法である。図１Ａ及び１Ｂにこの製造法の工程図を示す。なお、図１Ａ及び１Ｂに示される態様は説明の簡略化のためにコアレス支持体１８の片面にキャリア付銅箔１０を設けてビルドアップ配線層４２を形成するように描かれているが、コアレス支持体１８の両面にキャリア付銅箔１０を設けて当該両面に対してビルドアップ配線層４２を形成するのが望ましい。図１Ａ及び１Ｂに示される例では、まず、キャリア１２、剥離層１４及び極薄銅層１６をこの順に備えたキャリア付銅箔１０を用意し、キャリア付銅箔１０をキャリア１２側でプリプレグ等のコアレス支持体１８に積層する。次いで、極薄銅層１６にフォトレジストパターン２０を形成し、パターンめっき（電気銅めっき）２２の形成及びフォトレジストパターン２０の剥離を経て配線パターン２４を形成させる。そして、パターンめっきに粗化処理等の積層前処理を施して第１配線層２６とする。次いで、図１Ｂに示されるように、ビルドアップ配線層４２を形成すべく配線パターン２４を絶縁層２８に埋め込まれた構造とする。この積層工程では、絶縁層２８及びキャリア付銅箔３０（キャリア３２、剥離層３４及び極薄銅層３６を備える）を積層し、キャリア３２を剥離し、かつ、炭酸ガスレーザー等により極薄銅層３６及びその直下の絶縁層２８をレーザー加工する。続いて、フォトレジスト加工、無電解銅めっき、電解銅めっき、フォトレジスト剥離及びフラッシュエッチング等によりパターニングを行って第２配線層３８を形成し、このパターニングを必要に応じて繰り返して第ｎ配線層４０（ｎは２以上の整数）まで形成する。そして、コアレス支持体１８をキャリア１２とともに剥離して、配線パターン２４の表面に露出する極薄銅層１６をフラッシュエッチングにより除去して所定の埋め込み回路パターンを得る。こうして所定の埋め込み回路パターンを備えたプリント配線板４６を得ることができる。本態様においては、コアレス支持体１８がキャリア１２とともに剥離される際に極薄銅層１６が破れにくいため、極薄銅層１６におけるピンホールの形成及びそれによるフラッシュエッチング時の配線パターン２４のオーバーエッチングといった不具合を効果的に回避することができる。
　キャリア／サブトラクティブ加工法は、極薄銅層とプリプレグの積層による支持体の作製、キャリア上へのビルドアップ配線層の作製、支持体の剥離、キャリアのサブトラクティブ加工（すなわちレジスト形成、エッチング、及びレジスト剥離）を経て行われる手法である。図２Ａ及び２Ｂにこの製造法の工程図を示す（同図においては説明の便宜上、同一名称の部材には図１Ａ及び１Ｂと同じ符号を用いている）。なお、図２Ａ及び２Ｂに示される態様は説明の簡略化のためにコアレス支持体１８の片面にキャリア付銅箔１０を設けてビルドアップ配線層４２を形成するように描かれているが、コアレス支持体１８の両面にキャリア付銅箔１０を設けて当該両面に対してビルドアップ配線層４２を形成するのが望ましい。図２Ａ及び２Ｂに示される例では、まず、キャリア１２、剥離層１４及び極薄銅層１６をこの順に備えたキャリア付銅箔１０を用意し、キャリア付銅箔１０を極薄銅層１６側でプリプレグ等のコアレス支持体１８に積層する。次いで、第１配線層２６の形成をまだ行わないこと以外は図１Ａ及び１Ｂに示される例と同様にして、絶縁層２８を介してパターニングされた第２配線層３８を形成し、このパターニングを必要に応じて繰り返して図示しない第（ｎ－１）層（ｎは２以上の整数）まで積層した後、第ｎ配線層４０（ｎは２以上の整数）を形成するためのパネルめっきを行う。そして、コアレス支持体１８を極薄銅層１６とともに剥離して、所定の配線パターンが形成される前段階のビルドアップ配線層４２を含む多層配線板４４を得る。得られた多層配線板４４の両面（すなわち第ｎ配線層４０の表面とキャリア１２の表面）にエッチングレジスト２１のパターンを形成する。こうしてエッチングレジスト２１でマスキングされた多層配線板４４に対して、銅エッチング及びエッチングレジスト２１の剥離を行い、多層配線板４４の第ｎ配線層４０と反対側の表面に第１配線層２６を形成させる。こうして所定の配線パターンを備えたプリント配線板４６を得ることができる。本態様においては、コアレス支持体１８が極薄銅層１６とともに剥離される際に極薄銅層１６が破れにくいため、極薄銅層のキャリアへの部分残渣を効果的に回避することができる。そのため、部分残渣を除去する為の洗浄工程や化学エッチング工程などの追加工程を不要にすることができ、製造効率の向上や、第１配線層２６の厚さ精度の向上につながる。
　上記いずれの態様においても、コアレスビルドアップ法によるプリント配線板の製造は、（２ａ）キャリア１２又は極薄銅層１６の上にビルドアップ配線層４２を形成してビルドアップ配線層付積層体を作製し、（２ｂ）ビルドアップ配線層付積層体を剥離層１４で分離してビルドアップ配線層４２を含む多層配線板４４を得た後、（２ｃ）多層配線板４４を加工してプリント配線板４６を得ることにより行われる。また、上述したように、本発明の方法は、ビルドアップ配線層４２の形成前に、キャリア付銅箔１０を支持体１８（例えばプリプレグや樹脂シート等の絶縁樹脂基材）の片面又は両面に積層して積層体を形成する工程をさらに含んでもよいのはいうまでもない。なお、プリプレグとは、合成樹脂板、ガラス板、ガラス織布、ガラス不織布、紙等の基材に合成樹脂を含浸させた複合材料の総称である。プリプレグに含浸される絶縁性樹脂の好ましい例としては、エポキシ樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、ポリフェニレンエーテル樹脂、フェノール樹脂等が挙げられる。また、樹脂シートを構成する絶縁性樹脂の例としては、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂等の絶縁樹脂が挙げられる。以下、（２ａ）～（２ｃ）の各工程について説明する。
（２ａ）ビルドアップ配線層の形成
　キャリア１２又は極薄銅層１６の上にビルドアップ配線層４２を形成してビルドアップ配線層付積層体を作製する。図１Ａ及び１Ｂに示されるような埋め込み回路形成法の場合には、ビルドアップ配線層４２は極薄銅層１６の上に形成される。例えば、極薄銅層１６上に既に形成されている第１配線層２６に加え、絶縁層２８及び第２配線層３８が順に形成されてビルドアップ配線層４２とされうる。第２配線層３８以降のビルドアップ層の形成方法についての工法は特に限定されず、サブトラクティブ法、ＭＳＡＰ（モディファイド・セミ・アディティブ・プロセス）法、ＳＡＰ（セミアディティブ）法、フルアディティブ法等が使用可能である。例えば、樹脂層及び銅箔に代表される金属箔を同時にプレス加工で張り合わせる場合は、ビアホール形成及びパネルめっき等の層間導通手段の形成と組み合わせて、当該パネルめっき層及び金属箔をエッチング加工して、配線パターンを形成することができる。また、極薄銅層１６の表面に樹脂層のみをプレス又はラミネート加工により張り合わせる場合は、その表面にセミアディティブ法で配線パターンを形成することもできる。一方、図２Ａ及び２Ｂに示されるようなキャリア／サブトラクティブ加工法の場合には、ビルドアップ配線層４２はキャリア１２の上に形成される。例えば、キャリア１２上に絶縁層２８及び第２配線層３８が順に形成されてビルドアップ配線層４２とされうる。
　ビルドアップ配線層を形成する工程は、レーザー等でビアホールを形成した際に生じるビアホール底部の樹脂残渣（スミア）を除去する処理として、クロム酸塩溶液及び過マンガン酸塩溶液の少なくともいずれか一方を用いたデスミア工程を含むのが好ましい。デスミア工程は、膨潤処理、クロム酸処理又は過マンガン酸処理、及び還元処理という処理をこの順に行う工程であり、公知の湿式プロセスが採用されうる。本発明の方法によれば、このデスミア工程においてクロム酸塩溶液ないし過マンガン酸塩溶液のキャリアと極薄銅層との間の界面への浸入を効果的に防止することができる。クロム酸塩の例としては、クロム酸カリウムが挙げられる。過マンガン酸塩の例としては、過マンガン酸ナトリウム、過マンガン酸カリウム等が挙げられる。特に、デスミア処理液の環境負荷物質の排出低減、電解再生性などの点から、過マンガン酸塩を用いるのが好ましい。
　上記工程を必要に応じて繰り返して、ビルドアップ配線層付積層体を得る。この工程では樹脂層と配線パターンを含む配線層とを交互に積層配置したビルドアップ配線層を形成して、第ｎ配線層４０（ｎは２以上の整数）まで形成されたビルドアップ配線層付積層体を得るのが好ましい。この工程の繰り返しは所望の層数のビルドアップ配線層が形成されるまで行えばよい。この段階で、必要に応じて、外層面にソルダーレジストや、ピラー等の実装用のバンプ等を形成してもよい。また、ビルドアップ配線層の最外層面は後の多層配線板の加工工程（２ｃ）で外層配線パターンを形成してもよい。
（２ｂ）ビルドアップ配線層付積層体の分離
　ビルドアップ配線層付積層体を剥離層１４で分離してビルドアップ配線層４２を含む多層配線板４４を得る。この分離は、極薄銅層１６及び／又はキャリア１２を引き剥がすことにより行うことができる。
（２ｃ）多層配線板の加工
　多層配線板４４を加工してプリント配線板４６を得る。この工程では、上記分離工程により得られた多層配線板４４を用いて、所望の多層プリント配線板に加工する。多層配線板４４から多層プリント配線板４６への加工方法は公知の種々の方法を採用すればよい。例えば、多層配線板４４の外層にあるキャリア１２又は極薄銅層１６をエッチングして外層回路配線を形成して、多層プリント配線板を得ることができる。また、多層配線板４４の外層にあるキャリア１２又は極薄銅層１６を、完全にエッチング除去し、そのままの状態で多層プリント配線板４６として使用することもできる。また、多層配線板４４の外層にあるキャリア１２又は極薄銅層１６の外表面にフォトレジスト層を形成して電解銅めっきを行い、フォトレジストを剥離した後、キャリア１２又は極薄銅層１６をフラッシュエッチングする等のセミアディティブ法等で外層回路を直接形成する等して多層プリント配線板とすることも可能である。さらに、多層配線板４４の外層にあるキャリア１２又は極薄銅層１６を、完全にエッチング除去するとともに第１配線層２６をソフトエッチングすることで、凹部の形成された第１配線層２６を得て、これを実装用のパッドとなすことも可能である。
　本発明を以下の例によってさらに具体的に説明する。
　例１～７
　キャリアの析出面側に剥離層及び極薄銅層を順に形成した後、防錆処理及びシランカップリング剤処理を行うことで、キャリア付銅箔を作製した。そして、得られたキャリア付銅箔について各種評価を行った。具体的な手順は以下のとおりである。
（１）キャリアの作製
　陰極に算術平均粗さＲａ（ＪＩＳ　Ｂ０６０１－２００１に準拠）が０．２０μｍのチタン製の回転電極を用い、陽極にはＤＳＡ（寸法安定性陽極）を用い、銅電解液として以下の表１に示される組成の硫酸酸性硫酸銅溶液を用いて表１に示される条件で電解製箔を行い、表１に示される厚さの電解銅箔をキャリアとして得た。
Figure JPOXMLDOC01-appb-T000001
  
（２）剥離層の形成
　酸洗処理されたキャリアの析出面を、ＣＢＴＡ（カルボキシベンゾトリアゾール）濃度１ｇ／Ｌ、硫酸濃度１５０ｇ／Ｌ及び銅濃度１０ｇ／ＬのＣＢＴＡ水溶液に、液温３０℃で３０秒間浸漬し、ＣＢＴＡ成分をキャリアの電極面に吸着させた。こうして、キャリアの電極面にＣＢＴＡ層を有機剥離層として形成した。この有機剥離層は、面積重量換算法で測定したところ、厚さは８ｎｍであった。
（３）補助金属層の形成
　有機剥離層が形成されたキャリアを、硫酸ニッケルを用いて作製されたニッケル濃度２０ｇ／Ｌを含む溶液に浸漬して、液温４５℃、ｐＨ３、電流密度５Ａ／ｄｍ２の条件で、厚さ０．０１μｍ相当の付着量のニッケルを有機剥離層上に付着させた。こうして有機剥離層上にニッケル層を補助金属層として形成した。
（４）極薄銅層の形成
　補助金属層が形成されたキャリアを、以下に示される組成の銅溶液に浸漬して、溶液温度５０℃、電流密度５～３０Ａ／ｄｍ２で電解し、厚さ３μｍの極薄銅層を補助金属層上に形成した。
＜溶液の組成＞
‐　銅濃度：６０ｇ／Ｌ
‐　硫酸濃度：２００ｇ／Ｌ
（５）粗化処理
　こうして形成された極薄銅層の表面に粗化処理を行った。この粗化処理は、極薄銅層の上に微細銅粒を析出付着させる焼けめっき工程と、この微細銅粒の脱落を防止するための被せめっき工程とから構成される。焼けめっき工程では、銅濃度１０ｇ／Ｌ及び硫酸濃度１２０ｇ／Ｌを含む酸性硫酸銅溶液を用いて、液温２５℃、電流密度１５Ａ／ｄｍ２で粗化処理を行った。その後の被せめっき工程では、銅濃度７０ｇ／Ｌ及び硫酸濃度１２０ｇ／Ｌを含む酸性硫酸銅溶液を用いて、液温４０℃及び電流密度１５Ａ／ｄｍ２の平滑めっき条件で電着を行った。
（６）防錆処理
　得られたキャリア付銅箔の粗化処理層の表面に、亜鉛－ニッケル合金めっき処理及びクロメート処理からなる防錆処理を行った。まず、亜鉛濃度０．２ｇ／Ｌ、ニッケル濃度２ｇ／Ｌ及びピロリン酸カリウム濃度３００ｇ／Ｌの電解液を用い、液温４０℃、電流密度０．５Ａ／ｄｍ２の条件で、粗化処理層及びキャリアの表面に亜鉛－ニッケル合金めっき処理を行った。次いで、クロム酸３ｇ／Ｌ水溶液を用い、ｐＨ１０、電流密度５Ａ／ｄｍ２の条件で、亜鉛－ニッケル合金めっき処理を行った表面にクロメート処理を行った。
（７）シランカップリング剤処理
　γ－グリシドキシプロピルトリメトキシシラン２ｇ／Ｌ含む水溶液をキャリア付銅箔の極薄銅層側の表面に吸着させ、電熱器により水分を蒸発させることにより、シランカップリング剤処理を行った。このとき、シランカップリング剤処理はキャリア側には行わなかった。
（８）評価
　こうして得られたキャリア付銅箔について、各種特性の評価を以下のとおり行った。
＜表面性状パラメータ＞
　キャリア付銅箔からキャリアを引き剥がし、表面粗さ測定器（ＳＥ３５００、株式会社小坂研究所製）を用いて、キャリアの剥離層側の面における、ピークカウントＰｃ、うねり曲線要素の平均高さＷｃ、及び十点平均粗さＲｚを以下の諸条件にて測定した。結果は表２に示されるとおりであった。
［ピークカウントＰｃ］
‐　準拠規格：ＪＩＳ　Ｂ０６０１－２００１（ＩＳＯ　４２８７－１９９７）
‐　カットオフ値：０．８ｍｍ
‐　評価長さ：０．８ｍｍ
［平均高さＷｃ］
‐　準拠規格：ＪＩＳ　Ｂ０６０１－２００１（ＩＳＯ　４２８７－１９９７）
‐　カットオフ値：ｆｈ　０．８ｍｍ／ｆｌ　８．０ｍｍ
‐　評価長さ：１６ｍｍ
［十点平均粗さＲｚ］
‐　準拠規格：ＪＩＳ　Ｂ０６０１－１９９４
‐　カットオフ値：０．８ｍｍ 
‐　評価長さ：０．８ｍｍ
＜薬液浸食量＞
　キャリア付銅箔を用いて銅張積層板を作製し、銅張積層板に対する薬液浸食量を調べた。まず、キャリア付銅箔の極薄銅層をプリプレグ（三菱瓦斯化学株式会社製、ＦＲ－４）に積層して１８５℃で９０分間プレスした。こうして得られた銅張積層板の端面をシャー切断機で切断した。切断された銅張積層板に対して過マンガン酸ナトリウム溶液を用いたデスミア処理を実施した。
　このデスミア処理は、ローム・アンド・ハース電子材料株式会社の以下に示される処理液を用いて、以下の各処理を順に行うことにより実施した。
［膨潤処理］
‐　処理液：サーキュポジットＭＬＢコンディショナー２１１‐１２０ｍＬ／Ｌ、及びサーキュポジットＺ‐１００ｍＬ／Ｌ
‐　処理条件：７５℃で５分間浸漬
［過マンガン酸処理］
‐　処理液：サーキュポジットＭＬＢプロモーター２１３Ａ‐１１０ｍＬ／Ｌ、及びサーキュポジットＭＬＢプロモーター２１３Ｂ‐１５０ｍＬ／Ｌ
‐　処理条件：８０℃で５分間浸漬
［中和処理］
‐　処理液：サーキュポジットＭＬＢニュートラライザー２１６－２‐２００ｍＬ／Ｌ
‐　処理条件：４５℃で５分間浸漬
　その後、銅張積層板からキャリアを剥離し、極薄銅層表面の浸食量を顕微鏡で観察することにより測定した。極薄銅層表面における過マンガン酸ナトリウム溶液が侵入した領域は変色するため、上記浸食量の測定は、極薄銅層表面における変色領域の極薄銅層端部からの最大到達距離を計測することにより行った。結果は表２に示されるとおりであった。
＜極薄銅層破れ＞
　キャリア付銅箔を用いて銅張積層板を作製し、キャリアの剥離による極薄銅層破れの程度を調べた。まず、キャリア付銅箔の極薄銅層をプリプレグ（三菱瓦斯化学株式会社製、ＦＲ－４）に積層して１８５℃で９０分間プレスした。こうして得られた銅張積層板からキャリアを剥離した。暗室にて極薄銅層にバックライトを照射して、長さ５μｍ以上の極薄銅層の破れの個数を計測して、１ｍ２当たりの個数に換算した。結果は表２に示されるとおりであった。
＜埋込み回路の配線パターンの欠け／えぐれ評価＞
　上記極薄銅層破れに起因するコアレス支持体表面の配線パターン（すなわちビルドアップ配線としての埋込み回路）のオーバーエッチングを調べるべく、埋め込み回路形成法を用いてサンプルの作成及び評価を以下のとおり行った。
　キャリア付銅箔のキャリアを４枚のプリプレグ（三菱ガス化学株式会社製、ＦＲ－４）に積層して１８５℃で９０分間プレスし、コアレス支持体を作成した。その後、厚さ１５μｍのフォトレジストでライン／スペース（Ｌ／Ｓ）が１２μｍ／１２μｍの配線パターンエリア（大きさ１０ｍｍ□×２０ピース）を形成し、硫酸銅めっき液により１２μｍの厚さで電気銅めっきを形成した。さらに、フォトレジスト剥離液を用いて、フォトレジストの剥離を４５℃で５分間行って銅めっきパターンを形成した。次いで、１枚のプリプレグ（三菱ガス化学株式会社製、ＦＲ－４）を積層して１８５℃で９０分間プレスして、ビルドアップ層を形成した。その後、上記コアレス支持体を剥離してビルドアップ配線板を得た。このビルドアップ配線板の表面に露出した極薄銅層に対して、硫酸／過酸化水素水溶液をシャワー噴霧し、極薄銅層をエッチング除去した。このようにしてビルドアップ層に埋め込まれた回路を２００倍の顕微鏡で観察することにより、配線パターンの欠け／えぐれが発生したピース発生率をカウントした。結果は表２に示されるとおりであった。
　結果
　例１～７において得られた評価結果は表２に示されるとおりであった。
Figure JPOXMLDOC01-appb-T000002
  
　表２に示される結果から、キャリアの剥離層側の面においてＷｃ×Ｐｃが２０～５０μｍの範囲内であるキャリア付銅箔を用いることによって、薬液浸食量も極薄銅層破れも有意に低減され、これらにより埋め込み回路の配線パターン不良も有意に低減されていることが分かる。
 

 

Claims (7)

  1. 　プリント配線板の製造方法であって、
    　キャリア、剥離層及び極薄銅層をこの順に備えたキャリア付銅箔であって、前記キャリアの前記剥離層側の面において、ＪＩＳ　Ｂ０６０１－２００１に準拠して測定されるうねり曲線要素の平均高さＷｃとピークカウントＰｃの積であるＷｃ×Ｐｃが２０～５０μｍである、キャリア付銅箔を用意する工程と、
    　前記キャリア又は前記極薄銅層の上にビルドアップ配線層を形成してビルドアップ配線層付積層体を作製する工程と、
    　前記ビルドアップ配線層付積層体を前記剥離層で分離して前記ビルドアップ配線層を含む多層配線板を得る工程と、
    　前記多層配線板を加工してプリント配線板を得る工程と、
    を含む、方法。
  2. 　前記ビルドアップ配線層の形成前に、前記キャリア付銅箔を支持体の片面又は両面に積層して積層体を形成する工程をさらに含む、請求項１に記載の方法。
  3. 　前記キャリアの前記剥離層側の面において、前記Ｗｃが０．５～１．０μｍである、請求項１又は２に記載の方法。
  4. 　前記キャリアの前記剥離層側の面において、前記Ｐｃが２２～６５である、請求項１～３のいずれか一項に記載の方法。
  5. 　前記キャリアの前記剥離層側の面において、ＪＩＳ　Ｂ０６０１－１９９４に準拠して測定される十点平均粗さＲｚが１．５～６．５μｍである、請求項１～４のいずれか一項に記載の方法。
  6. 　前記キャリアの前記剥離層側の面において、前記Ｗｃ×Ｐｃが２６～３０μｍである、請求項１～５のいずれか一項に記載の方法。
  7. 　前記ビルドアップ配線層を形成する工程が、クロム酸塩溶液及び過マンガン酸塩溶液の少なくともいずれか一方を用いたデスミア工程を含む、請求項１～６のいずれか一項に記載の方法。
PCT/JP2016/071073 2015-10-28 2016-07-15 プリント配線板の製造方法 WO2017073121A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016565523A JP6131395B1 (ja) 2015-10-28 2016-07-15 プリント配線板の製造方法
KR1020187007215A KR102039844B1 (ko) 2015-10-28 2016-07-15 프린트 배선판의 제조 방법
CN201680053342.7A CN108029202B (zh) 2015-10-28 2016-07-15 印刷电路板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015211741 2015-10-28
JP2015-211741 2015-10-28

Publications (1)

Publication Number Publication Date
WO2017073121A1 true WO2017073121A1 (ja) 2017-05-04

Family

ID=58630112

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/071073 WO2017073121A1 (ja) 2015-10-28 2016-07-15 プリント配線板の製造方法

Country Status (5)

Country Link
JP (1) JP6131395B1 (ja)
KR (1) KR102039844B1 (ja)
CN (1) CN108029202B (ja)
TW (1) TWI626873B (ja)
WO (1) WO2017073121A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109951969A (zh) * 2017-12-21 2019-06-28 台郡科技股份有限公司 薄型化埋入式线路卷式制造方法
JP2020077811A (ja) * 2018-11-09 2020-05-21 住友ベークライト株式会社 犠牲基板およびコアレス基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110876239B (zh) * 2018-08-31 2022-01-11 庆鼎精密电子（淮安）有限公司 电路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105635A1 (ja) * 2006-03-10 2007-09-20 Mitsui Mining & Smelting Co., Ltd. 表面処理電解銅箔及びその製造方法
JP2014208484A (ja) * 2013-03-29 2014-11-06 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
WO2015040998A1 (ja) * 2013-09-20 2015-03-26 三井金属鉱業株式会社 銅箔、キャリア箔付銅箔及び銅張積層板
WO2015152380A1 (ja) * 2014-04-02 2015-10-08 三井金属鉱業株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、キャリア付銅箔を用いて得られる銅張積層板及びプリント配線板
JP2015227502A (ja) * 2014-05-09 2015-12-17 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器、キャリア付銅箔の製造方法、及び、プリント配線板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
US20090189631A1 (en) * 2006-03-02 2009-07-30 Advantest Corporation Movement apparatus and electronic device test apparatus
JP2014130856A (ja) 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105635A1 (ja) * 2006-03-10 2007-09-20 Mitsui Mining & Smelting Co., Ltd. 表面処理電解銅箔及びその製造方法
JP2014208484A (ja) * 2013-03-29 2014-11-06 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
WO2015040998A1 (ja) * 2013-09-20 2015-03-26 三井金属鉱業株式会社 銅箔、キャリア箔付銅箔及び銅張積層板
WO2015152380A1 (ja) * 2014-04-02 2015-10-08 三井金属鉱業株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、キャリア付銅箔を用いて得られる銅張積層板及びプリント配線板
JP2015227502A (ja) * 2014-05-09 2015-12-17 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器、キャリア付銅箔の製造方法、及び、プリント配線板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109951969A (zh) * 2017-12-21 2019-06-28 台郡科技股份有限公司 薄型化埋入式线路卷式制造方法
CN109951969B (zh) * 2017-12-21 2021-06-29 台郡科技股份有限公司 薄型化埋入式线路卷式制造方法
JP2020077811A (ja) * 2018-11-09 2020-05-21 住友ベークライト株式会社 犠牲基板およびコアレス基板の製造方法

Also Published As

Publication number Publication date
JP6131395B1 (ja) 2017-05-17
JPWO2017073121A1 (ja) 2017-10-26
KR102039844B1 (ko) 2019-11-01
TW201720261A (zh) 2017-06-01
CN108029202B (zh) 2020-01-21
TWI626873B (zh) 2018-06-11
CN108029202A (zh) 2018-05-11
KR20180041167A (ko) 2018-04-23

Similar Documents

Publication Publication Date Title
KR102480377B1 (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
JP6529640B2 (ja) キャリア付極薄銅箔及びその製造方法
CN107923047B (zh) 粗糙化处理铜箔、覆铜层叠板及印刷电路板
WO2017179416A1 (ja) 表面処理銅箔、キャリア付銅箔、並びにそれらを用いた銅張積層板及びプリント配線板の製造方法
JP7453154B2 (ja) 表面処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP6836580B2 (ja) プリント配線板製造用銅箔、キャリア付銅箔及び銅張積層板、並びにそれらを用いたプリント配線板の製造方法
WO2018211951A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP7166335B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2016143484A1 (ja) キャリア付き金属箔及び配線基板の製造方法
JP6131395B1 (ja) プリント配線板の製造方法
JP6836579B2 (ja) プリント配線板の製造方法
JP6975845B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法
WO2016152390A1 (ja) キャリア付極薄銅箔、その製造方法、銅張積層板及びプリント配線板
WO2020195748A1 (ja) プリント配線板用金属箔、キャリア付金属箔及び金属張積層板、並びにそれらを用いたプリント配線板の製造方法
CN116964252A (zh) 带载体铜箔、覆铜层叠板及印刷电路板
KR20140048357A (ko) 레이저 가공용 동박, 이를 채용한 동부착적층판 및 상기 동박의 제조방법

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016565523

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16859358

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20187007215

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16859358

Country of ref document: EP

Kind code of ref document: A1