WO2017038031A1 - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法 Download PDF

Info

Publication number
WO2017038031A1
WO2017038031A1 PCT/JP2016/003740 JP2016003740W WO2017038031A1 WO 2017038031 A1 WO2017038031 A1 WO 2017038031A1 JP 2016003740 W JP2016003740 W JP 2016003740W WO 2017038031 A1 WO2017038031 A1 WO 2017038031A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
acid
light emitting
ohmic electrode
semiconductor layer
Prior art date
Application number
PCT/JP2016/003740
Other languages
English (en)
French (fr)
Inventor
順也 石崎
翔吾 古屋
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN201910880386.2A priority Critical patent/CN110534625B/zh
Priority to CN201680037656.8A priority patent/CN107735870B/zh
Publication of WO2017038031A1 publication Critical patent/WO2017038031A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

Definitions

  • the present invention relates to a light emitting device and a method for manufacturing the same, and in particular, a light emitting device in which a first semiconductor layer, an active layer, a second semiconductor layer, and a window layer supporting substrate are formed on a substrate by epitaxial growth, and an electrode is formed after removing the substrate.
  • the present invention relates to a light emitting element that performs surface roughening on the element and a method for manufacturing the light emitting element.
  • Patent Document 1 discloses a method of forming a rough surface on the surface of a cladding layer by an RIE method having a low reaction rate.
  • the etching rate is high with respect to the cladding layer, and roughening is difficult. Therefore, in the disclosed technology, there is no other way than using RIE (ICP).
  • Patent Document 2 discloses a method of forming a resist pattern by photolithography and using wet etching. In this method, since the region to be etched is limited to the resist opening, it is easy to control the etching rate.
  • the light emitting portion is made of an AlGaInP-based material and the window layer portion is made of a GaAsP-based material.
  • GaAsP is a difficult-to-etch material for wet etching
  • AlGaInP is an easy-to-etch material. Therefore, a material capable of wet etching the AlGaInP-based light emitting portion generally cannot etch the GaAsP-based window layer, and an etching material capable of wet etching the GaAsP-based window layer generally etches the AlGaInP-based light emitting portion extremely.
  • JP 2010-251531 A Patent No. 5245529 Japanese Patent No. 4154731
  • the present invention has been made in view of the above problems, and in a light-emitting element having a light-emitting portion and a window layer / support substrate, a larger area on the surface of the light-emitting portion and the window layer / support substrate is roughened.
  • An object of the present invention is to provide a light emitting device with improved external quantum efficiency.
  • the light emitting element includes a removed portion from which the light emitting portion is removed, a non-removed portion other than the removed portion, a first ohmic electrode provided on a surface of the first semiconductor layer of the non-removed portion, and the removed
  • a second ohmic electrode provided on the surface of the window layer and supporting substrate of the part, At least a part of the surface of the first semiconductor layer and the side surface of the light emitting part is covered with an insulating protective film,
  • the window layer Since the side surface and the back surface of the cum support substrate are roughened, a light emitting device with improved external quantum efficiency can be obtained.
  • the first semiconductor layer has a structure of at least two layers, and the layer on the side subjected to the roughening treatment is made of a material having a smaller Al composition than the layer on the active layer side. It is preferable.
  • the etching depth necessary to obtain the desired rough surface shape is suppressed, and the light emitting element that suppresses the occurrence of chip cracking during wire bonding It can be.
  • the layer on the side subjected to the roughening treatment of the first semiconductor layer is (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 0.6, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1-z As (0 ⁇ z ⁇ 0.3) Consists of
  • the layer on the active layer side of the first semiconductor layer is (Al x Ga 1-x ) y In 1-y P (0.6 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1-z As (0.3 ⁇ z ⁇ 1) It is preferable that it consists of.
  • the etching depth necessary to obtain the desired rough surface shape is suppressed, and the light emitting element that suppresses the occurrence of chip cracking during wire bonding It can be done more reliably.
  • a step of forming a light emitting portion on a substrate by sequentially growing a first semiconductor layer, an active layer, and a second semiconductor layer containing at least Al with a lattice matching material with the substrate by epitaxial growth. And a step of forming a window layer / supporting substrate by epitaxial growth on the light emitting portion with a non-lattice matching material with respect to the substrate, a step of removing the substrate, and a surface of the first semiconductor layer.
  • the side and the back surface of the window layer / support substrate other than the formation portion of the second ohmic electrode in the removal portion on the surface of the window layer / support substrate When roughing separately, Roughening other than the formation part of the second ohmic electrode in the removal part on the surface of the window layer / supporting substrate can be performed before the step of forming the second ohmic electrode.
  • the first semiconductor layer may be formed of a material having a structure having at least two layers, and a layer on which a roughening treatment is performed is made of a material having a smaller Al composition than the layer on the active layer side. preferable.
  • the etching depth necessary to obtain the desired rough surface shape is suppressed, and a light emitting device that suppresses chip cracking during wire bonding is manufactured. can do.
  • the layer on the side subjected to the roughening treatment of the first semiconductor layer (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 0.6, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1-z As (0 ⁇ z ⁇ 0.3) age, A layer on the active layer side of the first semiconductor layer, (Al x Ga 1-x ) y In 1-y P (0.6 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1-z As (0.3 ⁇ z ⁇ 1) It can be.
  • the etching depth necessary to obtain a desired rough surface shape is suppressed, and a light emitting device that suppresses chip cracking during wire bonding is more It can be manufactured reliably.
  • the first roughening treatment step is A mixed solution of an organic acid and an inorganic acid is used, and the organic acid contains at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid includes hydrochloric acid, sulfuric acid, nitric acid, hydrofluoric acid.
  • the side and back surfaces of the window layer / support substrate are roughened except for the formation of the second ohmic electrode in the removal portion on the surface of the window layer / support substrate.
  • a mixed liquid containing an organic acid and an inorganic acid is used, and the organic acid includes at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid includes hydrochloric acid, It is preferable to use a solution containing at least one of sulfuric acid, nitric acid, and hydrofluoric acid and containing iodine.
  • the first roughening treatment step is A mixed solution of an organic acid and an inorganic acid is used, and the organic acid contains at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid includes hydrochloric acid, sulfuric acid, nitric acid, hydrofluoric acid.
  • Roughening other than the formation part of the second ohmic electrode in the removal part on the surface of the window layer and supporting substrate is performed by dry etching by ICP plasma etching containing hydrochloric acid gas,
  • a mixed solution containing an organic acid and an inorganic acid is used, and the organic acid is any of organic acids such as citric acid, malonic acid, formic acid, acetic acid, and tartaric acid.
  • the inorganic acid is used in a solution containing at least one of hydrochloric acid, sulfuric acid, nitric acid, and hydrofluoric acid and containing iodine.
  • the light emitting element of this invention and the manufacturing method of a light emitting element, except the formation part of the 1st ohmic electrode on the surface of a 1st semiconductor layer, and the removal of the 2nd ohmic electrode in the removal part on the surface of a window layer and support substrate Since the window layer / support substrate side surface and the back surface are roughened except for the formation portion, a light-emitting element with improved external quantum efficiency can be realized.
  • the present invention is not limited to this.
  • a light emitting device having a light emitting portion and a window layer / support substrate a light emitting device having improved external quantum efficiency by roughening a larger area of the surface of the light emitting portion and the window layer / support substrate is provided. It was desired. Therefore, the present inventor has intensively studied to solve such problems.
  • a light emitting device having a roughened back surface can be a light emitting device with improved external quantum efficiency. And the best form for implementing these was scrutinized and the present invention was completed.
  • the light-emitting element of the present invention will be described with reference to FIG.
  • the light-emitting element 1 of the present invention is provided on a window layer / support substrate 107 and a surface of the window layer / support substrate 107 and has a second conductivity type second semiconductor layer 105 containing at least Al. , An active layer 104, and a light emitting unit 108 including a first conductivity type first semiconductor layer 103 in this order.
  • the light emitting element 1 includes a removing unit 170 from which the light emitting unit 108 has been removed and a non-removing unit 180 other than the removing unit 170. Then, a first ohmic electrode 121 provided on the surface of the first semiconductor layer 103 of the non-removal part 180 and a second ohmic electrode 122 provided on the surface of the window layer / support substrate 107 of the removal part 170 are provided. Have.
  • the first ohmic electrode 121 may be provided on the first semiconductor layer 103 via the first selective etching layer 102B.
  • At least a part of the surface of the first semiconductor layer 103 and the side surface of the light emitting unit 108 is covered with an insulating protective film 150.
  • the first semiconductor layer 103 has a structure of at least two layers, and a layer on which the roughening treatment is performed (hereinafter referred to as a low Al composition layer 103A) is a layer on the active layer 104 side (hereinafter referred to as a low-alloy layer 103A).
  • the high Al composition layer 103B) is preferably made of a material having a small Al composition.
  • the low Al composition layer 103A includes (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 0.6, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1 -Z As (0 ⁇ z ⁇ 0.3), and the high Al composition layer 103B has (Al x Ga 1-x ) y In 1-y P (0.6 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1-z As (0.3 ⁇ z ⁇ 1).
  • a substrate 101 is prepared as a starting substrate (SP1 in FIG. 2).
  • the substrate 101 it is preferable to use a substrate (starting substrate) 101 whose crystal axis is inclined in the [110] direction from the [001] direction.
  • a substrate (starting substrate) 101 whose crystal axis is inclined in the [110] direction from the [001] direction.
  • GaAs or Ge can be preferably used. In this way, since the material of the active layer 104 to be described later can be epitaxially grown in a lattice matching system, the quality of the active layer 104 can be easily improved, and the luminance can be increased and the life characteristics can be improved.
  • a selective etching layer 102 may be formed on the substrate 101 (SP2 in FIG. 2).
  • the selective etching layer 102 can be formed on the substrate 101 by, for example, MOVPE (metal organic chemical vapor deposition), MBE (molecular beam epitaxy), or CBE (chemical beam epitaxy).
  • MOVPE metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • CBE chemical beam epitaxy
  • the selective etching layer 102 has a layer structure of two or more layers, and preferably includes at least a second selective etching layer 102A in contact with the substrate 101 and a first selective etching layer 102B in contact with a first semiconductor layer 103 described later.
  • the second selective etching layer 102A and the first selective etching layer 102B may be made of different materials or compositions.
  • the substrate 101 and the first conductivity type first semiconductor layer 103 of the lattice matching system, the active layer 104, and the second conductivity type second semiconductor layer 105 are sequentially grown by epitaxial growth to form the light emitting portion 108 (FIG. 2 SP3).
  • a window layer / supporting substrate 107 is formed by epitaxial growth on the light-emitting portion 108 with a non-lattice matching material with respect to the substrate 101 to produce an epitaxial substrate 109 (SP4 in FIG. 2).
  • an epitaxial substrate 109 can be produced by epitaxially growing the buffer layer 106 and the window layer / supporting substrate 107 in this order.
  • the active layer 104 has (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1-z As (0 ⁇ z ⁇ 0.45).
  • AlGaInP when applied to visible light illumination, it is preferable to select AlGaInP, and when applied to infrared illumination, it is preferable to select AlGaAs.
  • the design of the active layer 104 is not limited to the above materials because the wavelength can be adjusted by using a superlattice or the like other than the wavelength resulting from the material composition.
  • AlGaInP or AlGaAs is selected for the first semiconductor layer 103 and the second semiconductor layer 105, and the selection is not necessarily the same material system as that of the active layer 104.
  • the first semiconductor layer 103, the active layer 104, and the second semiconductor layer 105 having the simplest structure are exemplified by AlGaInP, which is the same material, but the first semiconductor layer 103 or the second semiconductor layer is exemplified.
  • each layer includes a plurality of layers, and it is needless to say that the first semiconductor layer 103 or the second semiconductor layer 105 is not limited to a single layer.
  • the first semiconductor layer 103 has a structure of two or more layers.
  • the low Al composition layer 103A on the side of the first semiconductor layer 103 on which the surface roughening treatment is performed is preferably formed of a material having a lower Al composition than the high Al composition layer 103B on the active layer side.
  • the thickness of the low Al composition layer 103A can be 0.3 ⁇ m or more.
  • the high Al composition layer 103B is a functional layer having a function of a clad layer, and is not limited to a single composition or a single condition layer.
  • the low Al composition layer 103A is made of (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 0.6, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1 ⁇ z As (0 ⁇ z ⁇ 0.3)
  • the high Al composition layer 103B is made of (Al x Ga 1-x ) y In 1-y P (0.6 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1-z As (0.3 ⁇ z ⁇ 1).
  • the high Al composition layer 103B reliably maintains the carrier confinement effect of the clad layer, while suppressing the mechanical strength of the pad electrode portion due to excessive etching and preventing chip cracking during wire bonding.
  • the low Al composition layer 103A can provide a rough surface with the required unevenness.
  • the window layer / support substrate 107 GaAsP or GaP can be suitably used.
  • the buffer layer 106 is most preferably formed of InGaP, but any material can be selected for the buffer layer 106 as long as it has a buffer function. Needless to say, this is not limitative.
  • the window layer / support substrate 107 can also be formed of AlGaAs, which is a lattice matching material. Further, when GaAsP is selected as the window layer / supporting substrate 107, the weather resistance is good.
  • the epitaxial substrate 109 has a large warp.
  • the light emitting portion 108 is preferably grown with a crystallographic inclination of 12 degrees or more with respect to the growth surface.
  • This tilt direction can be selected in any direction, but when adopting the process of separating the elements in the scribe and braking process, select the direction in which the crystal axis does not tilt and is orthogonal to one of the scribe lines, If the direction in which the crystal axis is inclined is selected for the other of the scribe lines, it is possible to reduce the number of elements whose side surfaces are inclined with respect to the element surface and the back surface.
  • a direction in which one of the scribe lines is not inclined is usually selected, but the inclination of the element side surface of about 20 degrees is not a big problem on the assembly. Therefore, the orthogonal directions do not have to coincide exactly, and an angular range of about ⁇ 20 degrees from the orthogonal directions is conceptually included in the orthogonal directions.
  • the substrate 101 and the second selective etching layer 102A are removed from the epitaxial substrate 109, and only the first selective etching layer 102B remains on the surface of the first semiconductor layer 103 of the light emitting element substrate 110 as shown in FIG. (SP5 in FIG. 2).
  • the first selective etching layer 102 ⁇ / b> B remains on the surface of the first semiconductor layer 103 by removing the substrate 101 by wet etching using the second selective etching layer 102 ⁇ / b> A from the epitaxial substrate 109. it can.
  • a first ohmic electrode 121 for supplying a potential to the light emitting element is formed on the surface of the first selective etching layer 102B on the first semiconductor layer 103 (SP6 in FIG. 2). .
  • the first selective etching layer 102B in a region other than the lower portion of the first ohmic electrode 121 is removed (SP7 in FIG. 2).
  • the first selective etching layer 102B in a region other than the lower portion of the first ohmic electrode 121 can be removed by etching.
  • the first rough surface liquid forms a facet surface along the shape of the first ohmic electrode by configuring the first selective etching layer 102B with a material having selective etching property with respect to the first rough surface liquid.
  • a first roughening treatment step of roughening at least a part other than the formation portion of the first ohmic electrode 121 on the surface of the first semiconductor layer 103 is performed (SP8 in FIG. 2). ).
  • a resist mask 123 is provided in the second ohmic electrode formation scheduled region 122a by a photolithography method, and the first semiconductor layer 103 is formed with a first rough surface liquid made of a mixed liquid of an inorganic acid and an organic acid.
  • a first roughening treatment is performed on a portion excluding the formation portion of the first ohmic electrode 121 and the second ohmic electrode formation scheduled region 122a on the surface.
  • a mixed solution of an organic acid and an inorganic acid is used, and the organic acid contains a carboxylic acid, particularly one or more of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid.
  • the inorganic acid can be prepared using a solution containing at least one of hydrochloric acid, sulfuric acid, nitric acid and hydrofluoric acid (hereinafter also referred to as first rough surface liquid).
  • the first roughening liquid mainly performs the first roughening treatment on the low Al composition layer 103A.
  • the low Al composition layer 103A and the high Al composition layer 103B are formed of the same material, for example, both of them are AlGaInP-based materials, the high Al composition layer 103B is etched faster than the low Al composition layer 103A.
  • the thickness of the low Al composition layer 103A is preferably thicker than the planned etching width.
  • the low Al composition layer 103A may be formed thinner than the planned etching width. preferable.
  • the roughening treatment can be easily performed by making the layer to be roughened a low Al composition layer.
  • the carrier confinement effect can be easily enhanced by setting the Al composition on the lower layer side to a higher Al composition than the roughening treatment layer. Therefore, a light-emitting element having an effective rough surface and a high carrier confinement effect can be realized.
  • the roughness of the rough surface is such that Rz (maximum-minimum height difference) is in the range of Rz ⁇ 0.02 ⁇ m, more preferably Rz ⁇ 0.2 ⁇ m. Further, if Rz ⁇ 2.5 ⁇ m or less, it is possible to prevent the surface from being damaged when transferred to the holding tape to be performed later.
  • the resist mask 123 provided in the second ohmic electrode formation scheduled region 122a is removed.
  • an element isolation process is performed in which a part of the light emitting unit 108 is removed to form a removal unit 170 and other non-removal units 180.
  • a second surface roughening process is performed on the removed portion 170 on the surface of the window layer / supporting substrate 107 except for the second ohmic electrode forming portion 141 (SP9 in FIG. 2).
  • a pattern in which the predetermined region 140 on the first semiconductor layer 103 in FIG. 6 is opened is formed by a photolithography method, and a light emitting portion of the region 140 is formed by an ICP plasma etching method containing hydrochloric acid gas. 108 is etched to form a portion (removal portion 170) where the window layer / support substrate 107 is exposed, as shown in FIG.
  • the removal unit 170 follows the rough surface pattern formed in the first roughening treatment step, but the portion of the second ohmic electrode forming portion 141 does not form a rough surface in the first roughening treatment step.
  • a flat surface is formed without forming a rough surface pattern.
  • the etching for forming the removal portion 170 and the second roughening treatment other than the formation portion 141 of the second ohmic electrode in the removal portion 170 on the surface of the window / support substrate 107 can be performed simultaneously. It is efficient because it can.
  • the second ohmic electrode 122 is formed on the surface of the window layer / support substrate 107 of the removal portion 170 (SP10 in FIG. 2).
  • the second ohmic electrode 122 can be formed on the second ohmic electrode forming portion 141 having a flat surface on which a rough surface is not formed, as shown in FIG.
  • the insulating protective film 150 can be any material as long as it is transparent and has insulating properties.
  • As the insulating protective film 150 for example, SiO 2 or SiN x is preferably used. If it is such, the process which opens the upper part of the 1st ohmic electrode 121 and the 2nd ohmic electrode 122 with the photolithographic method and the etching liquid containing a hydrofluoric acid can be performed easily.
  • a second roughening treatment step of roughening the side surface and the back surface of the window layer / support substrate 107 is performed (SP12 in FIG. 2).
  • the scribe line is scribed along the scribe region 142 (see FIG. 8), and the light emitting elements are separated by braking to form the light emitting element dice. Is preferred. After the light emitting element die is formed, it is preferable to transfer the light emitting element die to the holding tape so that the window layer / supporting substrate 107 is on the upper surface, and then perform the following second roughening treatment.
  • the side and back surfaces of the window layer / supporting substrate 107 are roughened using a mixed solution containing an organic acid and an inorganic acid, and the organic acid is citric acid / malonic acid / formic acid.
  • a solution containing at least one of acetic acid and tartaric acid, and the inorganic acid containing at least one of hydrochloric acid, sulfuric acid, nitric acid and hydrofluoric acid and containing iodine (hereinafter referred to as second rough surface liquid) Can also be used.
  • the liquid composition is different from the liquid. Therefore, since the etching characteristics different shapes and R a inevitably rough surface first semiconductor layer 103 and the window layer and the supporting substrate 107 has are different.
  • the first embodiment of the method for manufacturing a light-emitting element includes a portion other than the formation portion of the second ohmic electrode in the removal portion on the surface of the window layer / support substrate, and the side surface and the back surface of the window layer / support substrate. It is a method of roughening separately.
  • the light emitting device having the second ohmic electrode provided in the removal portion and in contact with the window layer / supporting substrate, except for the formation portion of the first ohmic electrode on the surface of the first semiconductor layer,
  • the external quantum efficiency is increased compared to the conventional case because the side of the window layer / support substrate other than the formation portion of the second ohmic electrode in the removed portion on the surface of the window layer / support substrate and the side and back surfaces of the support layer are roughened.
  • the light emitting device can be easily manufactured.
  • FIG. 9 is a process diagram of the second embodiment of the method for manufacturing a light-emitting element. As shown in FIG. 9, SP1 to SP7 are the same as those in the first embodiment described above, and will be omitted.
  • a first roughening treatment step of roughening at least a part other than the first ohmic electrode forming portion on the surface of the first semiconductor layer 103 is performed (SP13 in FIG. 9).
  • a resist mask (not shown) is provided in the element isolation scheduled region 240 by a photolithography method, and a first rough surface liquid composed of a mixed liquid of an inorganic acid and an organic acid is used to form the first semiconductor layer 103.
  • a first roughening process is performed on a portion excluding the formation portion of the first ohmic electrode 121 and the element isolation scheduled region 240 on the surface.
  • the first roughening treatment step (SP13) can be performed using the first roughening liquid as described above. At this time, it is preferable that the first roughening liquid mainly performs the first roughening treatment on the low Al composition layer 103A.
  • the low Al composition layer 103A and the high Al composition layer 103B are formed of the same material, for example, both of them are AlGaInP-based materials, the high Al composition layer 103B is etched faster than the low Al composition layer 103A.
  • the thickness of the low Al composition layer 103A is preferably thicker than the planned etching width.
  • the low Al composition layer 103A may be formed thinner than the planned etching width. preferable.
  • the roughening treatment can be easily performed by making the layer to be roughened a low Al composition layer.
  • the carrier confinement effect can be easily enhanced by setting the Al composition on the lower layer side to a higher Al composition than the roughening treatment layer. Therefore, a light-emitting element having an effective rough surface and a high carrier confinement effect can be realized.
  • the resist mask provided in the element isolation scheduled region 240 is removed.
  • an element isolation process is performed to remove a part of the light emitting part 108 to form a removal part 270 and other non-removal parts 280 (SP14 in FIG. 9).
  • a pattern in which a predetermined element isolation scheduled region 240 on the first semiconductor layer 103 in FIG. 10 is opened is formed by photolithography, and element isolation is performed by an ICP plasma etching method containing hydrochloric acid gas.
  • the light emitting portion 108 in the planned region 240 is etched to form a portion where the window layer / support substrate 107 is exposed (removal portion 270) as shown in FIG.
  • the thicknesses of the first semiconductor layer 103 to the buffer layer 106 are designed according to the depth of the etching process.
  • the second ohmic electrode 222 is formed on the surface of the window layer / supporting substrate 107 of the removing portion 270 (SP15 in FIG. 9).
  • the surface of the first semiconductor layer 103 and at least a part of the side surface of the light emitting unit 108 are covered with an insulating protective film 250 (SP16 in FIG. 9).
  • the insulating protective film 250 can be any material as long as it is transparent and has insulating properties.
  • As the insulating protective film 250 for example, SiO 2 or SiN x is preferably used. If it is such, the process which opens the upper part of the 1st ohmic electrode 121 and the 2nd ohmic electrode 222 with the photolithographic method and the etching liquid containing a hydrofluoric acid can be performed easily.
  • the side surfaces and the back surface of the window layer / support substrate 107 are roughened except for the portion where the second ohmic electrode 222 is formed in the removal portion 270 on the surface of the window layer / support substrate 107.
  • a 2nd roughening process process is performed (SP17 of FIG. 9).
  • the second roughening treatment step (SP17) can be performed using the second roughening solution as described above.
  • the step of the window layer / support substrate 107 of the removing portion 270 is 2 ⁇ m or more, preferably 5 ⁇ m or more, the second rough surface liquid is on the side.
  • the removal portion 270 on the surface of the window / cumulative support substrate 107 other than the formation portion of the second ohmic electrode 222 a rough surface similar to the side surface and the back surface of the window / cumulative support substrate 107 is ensured. Since it can form, it is preferable.
  • the second embodiment of the method for manufacturing a light-emitting element includes a portion other than the formation portion of the second ohmic electrode in the removal portion on the surface of the window layer / support substrate, and the side surface and the back surface of the window layer / support substrate. It is a method of roughening at the same time.
  • the light emitting device having the second ohmic electrode provided in the removal portion and in contact with the window layer / supporting substrate, except for the formation portion of the first ohmic electrode on the surface of the first semiconductor layer,
  • the external quantum efficiency is increased compared to the conventional case because the side of the window layer / support substrate other than the formation portion of the second ohmic electrode in the removed portion on the surface of the window layer / support substrate and the side and back surfaces of the support layer are roughened.
  • the light emitting device can be easily manufactured.
  • Example 1 In the method of the first embodiment, an n-type GaAs buffer layer (not shown) is formed on the substrate 101 made of n-type GaAs having a thickness of 280 ⁇ m whose crystal axis is inclined by 15 ° in the [110] direction from the [001] direction.
  • the first selective etching layer 102B made of .mu.m and the n-type AlInP layer is grown to 1 .mu.m and the first selective etching layer 102B made of the n-type GaAs layer is grown to 1 .mu.m.
  • a light emitting portion 108 composed of a semiconductor layer 103), an active layer 104, and a p-type cladding layer (second semiconductor layer 105) is formed to 5.5 ⁇ m, and a buffer layer 106 made of p-type GaInP is formed to 0.3 ⁇ m.
  • a layer made of p-type GaP was formed to 1 ⁇ m.
  • the substrate was transferred to an HVPE furnace, and a window layer / support substrate 107 made of p-type GaP was grown by 120 ⁇ m to obtain an epitaxial substrate 109 (see FIG. 3).
  • the active layer 104 has a multilayer structure made of AlGaInP.
  • the first semiconductor layer 103 has a two-layer structure including a low Al composition layer 103A and a high Al composition layer 103B.
  • the high Al composition layer 103B has a multilayer structure made of (Al x Ga 1-x ) 0.5 In 0.5 P (0.70 ⁇ x ⁇ 1) with a thickness of 2.0 ⁇ m, and the low Al composition layer 103A has a thickness of The thickness was 0.6 ⁇ m (Al 0.4 Ga 0.6 ) 0.5 In 0.5 P.
  • the second semiconductor layer 105 has a multilayer structure of (Al x Ga 1-x ) 0.5 In 0.5 P (0.3 ⁇ x ⁇ 1) having a thickness of 1.5 ⁇ m.
  • the substrate 101, the GaAs buffer layer, and the second selective etching layer 102A were removed by etching to produce a light emitting element substrate 110 in which the first selective etching layer 102B remained (see FIG. 4).
  • a first ohmic electrode 121 is formed on the first selective etching layer 102B of the light emitting element substrate 110 (see FIG. 5), and the first selective etching layer 102B is selected by SPM processing using the first ohmic electrode 121 as a mask. Removed.
  • a first roughening treatment step was performed on the surface of the low Al composition layer 103A located in the uppermost layer of the first semiconductor layer 103 (see FIG. 6).
  • the first rough surface liquid a mixed liquid of acetic acid and hydrochloric acid was prepared, and the rough surface treatment was realized by etching for 1 minute at room temperature.
  • the average etching depth of the first roughening treatment was 0.41 ⁇ m.
  • a region other than the region 140 is covered with a resist by a photolithography method, and an element isolation step is performed by an ICP plasma etching method containing hydrochloric acid gas to remove the light emitting portion 108 and support the window layer.
  • the removal part 170 from which the substrate 107 was exposed and the other non-removal part 180 were formed (see FIG. 7).
  • the removal unit 170 follows the rough surface pattern formed in the first roughening treatment step, but the portion of the second ohmic electrode forming portion 141 does not form a rough surface in the first roughening treatment step. A flat surface is formed without forming a rough surface pattern.
  • the second ohmic electrode 122 was formed on the second ohmic electrode forming portion 141 of FIG. 7 (see FIG. 8).
  • an insulating protective film 150 made of SiO 2 was laminated, and the surface of the first semiconductor layer 103 and the side surfaces of the light emitting unit 108 were covered with the insulating protective film 150.
  • an opening was formed in the insulating protective film 150 in the first ohmic electrode 121 and the second ohmic electrode 122 by photolithography and hydrofluoric acid etching.
  • the scribe line was scribed along the scribe region 142, the crack line was extended along the scribe line, and then the elements were separated by braking to form a light emitting element die.
  • the light emitting element die is transferred to the holding tape so that the surface on which the first ohmic electrode is provided becomes the tape surface side, and then the side surface and the back surface of the window layer / support substrate 107 are roughened.
  • a second roughening treatment step was performed (see FIG. 1).
  • a rough surface solution used for roughening the side surface and back surface of the window layer / support substrate 107 in the second surface roughening treatment step a mixed solution of acetic acid, hydrofluoric acid, and iodine was prepared. And the 2nd roughening process was performed by etching for 1 minute at normal temperature.
  • R a 0.5 ⁇ m.
  • the light emitting device 1 was manufactured.
  • a resist mask (not shown) is provided in the element isolation scheduled region 240 by a photolithography method, and the first rough surface liquid made of a mixed liquid of acetic acid and hydrochloric acid is used.
  • a first roughening process is performed to form a pattern in which a predetermined element isolation scheduled region 240 on the first semiconductor layer 103 is opened by photolithography, and an ICP plasma etching containing hydrochloric acid gas is performed.
  • the light emitting portion 108 in the element isolation scheduled region 240 was etched by the method to form a portion where the window layer / support substrate 107 was exposed (removal portion 270) as shown in FIG.
  • the window layer / support substrate 107 of the removal portion 270 is etched to provide a step having a depth of 3 ⁇ m, and finally, the window layer / support substrate 107 is mixed with a mixed solution of acetic acid, hydrofluoric acid, and iodine.
  • the light-emitting element 11 (see FIG. 13) is obtained by subjecting the side surface and the back surface of the window layer / support substrate 107 to the second roughening treatment except the portion where the second ohmic electrode 222 is formed in the removal portion 270 on the surface of the support substrate 107 Manufactured.
  • Example 3 to 5 of Example 1 is the same, but the ICP plasma etching method is performed in the process of not providing the second ohmic electrode formation scheduled region 122a in FIG. 6 and providing the removal portion 170 of FIG. Without use, the surface of the window layer / supporting substrate 107 of the removal portion 170 was exposed by selectivity by wet etching, and the second ohmic electrode 122 was formed. That is, the removal unit 170 in the comparative example does not follow the rough surface pattern formed in the first roughening treatment step, and a flat surface is formed. Thereafter, a light-emitting element subjected to the same process as in Example 1 was manufactured.
  • the light-emitting element manufactured in the comparative example is a part other than the formation part of the second ohmic electrode 122 in the removal part 170 on the surface of the window layer / supporting substrate 107 of the light-emitting element 1 of FIG.
  • the surface is not roughened.
  • FIG. 14 shows lamps manufactured using the light emitting element chips manufactured in Example 1, Example 2, and Comparative Example, and the luminance (Power) characteristics are compared. Compared to the comparative example, it can be seen that the brightness is increased by about 16% in Example 1 and by about 12% in Example 2.
  • FIG. 15 shows a comparison based on the external quantum efficiency of the lamp, not the luminance. It can be seen that the external quantum efficiency is increased by about 4% in Example 1 and by about 3% in Example 2.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Abstract

本発明の発光素子は、発光部が除去された除去部と、除去部以外の非除去部と、該非除去部の第一半導体層の表面上に設けられた第一オーミック電極と、除去部の窓層兼支持基板の表面上に設けられた第二オーミック電極とを有し、第一半導体層の表面及び発光部の側面の少なくとも一部は絶縁保護膜で被覆され、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されたものであることを特徴とする発光素子である。これにより、発光部と窓層兼支持基板を有する発光素子において、発光部と窓層兼支持基板の表面のより多くの領域を粗面化することで外部量子効率を高めた発光素子が提供される。

Description

発光素子及び発光素子の製造方法
　本発明は、発光素子及びその製造方法に関し、特に基板上にエピタキシャル成長によって第一半導体層、活性層、第二半導体層、窓層兼支持基板を形成し、基板を除去した後に電極を形成した発光素子へ粗面化処理を施す発光素子及びその製造方法に関する。
　発光素子チップをパッケージする際には従来、パッケージに反射膜を設けてその底部にチップをマウントし、マウントに用いた接着剤と反対側（チップ上方）へ光を取り出すことを前提としてチップ設計が成されている。
　従って、従来技術においては、チップ上方もしくは下方といった光取り出しの方向のみを粗面化（フロスト・凹凸形状）した提案がなされている。このタイプの場合、非光取出面で反射した光は、光取り出し面から出光する前に、必ず活性層を通って何度か多重反射を繰り返す。活性層は発光層であると共に光吸収層でもあるため、多重反射を繰り返す発光素子は、原理的に光取り出し効率（外部量子効率）を上げることができない。理想的には発光素子全面に粗面化処理を施しておくことが外部量子効率の向上には重要である。
　ＡｌＧａＩｎＰ系材料の粗面化処理の従来技術として、特許文献１ではクラッド層表面に反応速度の遅いＲＩＥ法によって粗面を形成する方法が開示されている。ウェット法ではクラッド層に対してエッチング速度が速くなり、粗面化が困難である。従って、開示技術では、ＲＩＥ（ＩＣＰ）を用いる他はない。特許文献２ではフォトリソグラフィーによりレジストパターンを形成し、ウェットエッチングを用いる方法が開示されている。この方法ではエッチングする領域をレジスト開口部に限るため、エッチング速度を制御しやすい。
　ところで、黄色～赤色で発光する発光素子においては、発光部をＡｌＧａＩｎＰ系材料で構成し、窓層部をＧａＡｓＰ系材料で構成するのが一般的である。ＧａＡｓＰはウェットエッチングに対しては難エッチング材であり、ＡｌＧａＩｎＰ系は易エッチング材である。そのため、ＡｌＧａＩｎＰ系発光部をウェットエッチングできる材料では一般にＧａＡｓＰ系窓層をエッチングできず、ＧａＡｓＰ系窓層をウェットエッチング可能なエッチング材は一般にＡｌＧａＩｎＰ系発光部を過激にエッチングする。また、ＧａＡｓＰ系のみに粗面を施し、ＡｌＧａＩｎＰ系をエッチングしない方法は、特許文献３に開示されているが、開示されている方法で、発光部と窓層を同時に粗面化ができない。従って、ＡｌＧａＩｎＰ系発光部とＧａＡｓＰ系窓層の両方を粗面化を施すことは従来困難であった。
特開２０１０－２５１５３１号公報 特許第５２４５５２９号 特許第４１５４７３１号号
　本発明は上記問題に鑑みてなされたものであって、発光部と窓層兼支持基板を有する発光素子において、発光部と窓層兼支持基板の表面のより多くの領域を粗面化することで外部量子効率を高めた発光素子を提供することを目的とする。
　上記目的を達成するために、本発明によれば、窓層兼支持基板と、前記窓層兼支持基板の表面上に設けられ、少なくともＡｌを含む第二導電型の第二半導体層、活性層、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、
　前記発光素子は、前記発光部が除去された除去部と、前記除去部以外の非除去部と、該非除去部の前記第一半導体層の表面上に設けられた第一オーミック電極と、前記除去部の前記窓層兼支持基板の表面上に設けられた第二オーミック電極とを有し、
　前記第一半導体層の表面及び前記発光部の側面の少なくとも一部は絶縁保護膜で被覆され、
　前記第一半導体層の表面上の前記第一オーミック電極の形成部以外と、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とが粗面化されたものであることを特徴とする発光素子を提供する。
　このようなものであれば、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、外部量子効率を高めた発光素子とすることができる。
　このとき、前記第一半導体層は、少なくとも二層以上の構造からなり、粗面化処理が施される側の層が、活性層側の層に比べ、Ａｌ組成が少ない材料からなるものであることが好ましい。
　このようなものであれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子とすることができる。
　またこのとき、前記第一半導体層の粗面化処理が施される側の層は、
　（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦０．３）からなり、
　前記第一半導体層の活性層側の層は、
　（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０．３＜ｚ≦１）からなるものであることが好ましい。
　このようなものであれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子とすることがより確実にできる。
　また、本発明によれば、基板上に、該基板と格子整合系の材料で少なくともＡｌを含む第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光部を形成する工程と、該発光部の上に前記基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記基板を除去する工程と、前記第一半導体層の表面上に第一オーミック電極を形成する工程と、前記第一半導体層の表面上の前記第一オーミック電極の形成部以外の少なくとも一部を粗面化する第一粗面化処理工程と、前記発光部の一部を除去して除去部と、それ以外の非除去部を形成する素子分離工程と、前記除去部の前記窓層兼支持基板の表面上に第二オーミック電極を形成する工程と、前記第一半導体層の表面及び前記発光部の側面の少なくとも一部を絶縁保護膜で被覆する工程と、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とを別々に又は同時に粗面化する第二粗面化処理工程とを有することを特徴とする発光素子の製造方法を提供する。
　このようにすれば、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とを粗面化することができるため、外部量子効率を高めた発光素子を製造することができる。
　このとき、前記第二粗面化処理工程において、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とを別々に粗面化する場合に、
　前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外の粗面化は、前記第二オーミック電極を形成する工程の前に行うことができる。
　このようにすれば、例えば、除去部を形成する際に、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外の粗面化を同時に行うことができるため効率的である。
　またこのとき、前記発光部を形成する工程において、
　前記第一半導体層を、少なくとも二層以上の構造からなり、粗面化処理が施される側の層が、活性層側の層に比べ、Ａｌ組成が少ない材料からなるもので形成することが好ましい。
　このようにすれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子を製造することができる。
　具体的には、前記第一半導体層の粗面化処理が施される側の層を、
　（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦０．３）とし、
　前記第一半導体層の活性層側の層を、
　（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０．３＜ｚ≦１）とすることができる。
　このようにすれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子をより確実に製造することができる。
　またこのとき、前記第一粗面化処理工程は、
　有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液で行い、
　前記第二粗面化処理工程において、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面の粗面化は、
　有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸の有機酸からいずれか１種類以上を含み、かつ、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液で行うことが好ましい。
　このようにすれば、確実に求める凹凸の大きさの粗面を有する発光素子を製造することができる。
　またこのとき、前記第一粗面化処理工程は、
　有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液で行い、
　前記第二粗面化処理工程において、
　前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外の粗面化は、塩酸ガス含有のＩＣＰプラズマエッチングによるドライエッチングで行い、
　前記窓層兼支持基板の側面及び裏面の粗面化は、有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸の有機酸からいずれか１種類以上を含み、かつ、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液で行うことが好ましい。
　このようにしても、確実に求める凹凸の大きさの粗面を有する発光素子を製造することができる。
　本発明の発光素子及び発光素子の製造方法であれば、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、外部量子効率を高めた発光素子を実現できる。
本発明の発光素子の一例を示した概略図である。 本発明の発光素子の製造方法の第一の実施形態を示した工程図である。 本発明の発光素子の製造方法の第一の実施形態の製造過程における基板上に選択エッチング層と発光部と窓層兼支持基板を成長させたエピタキシャル基板を示す概略図である。 本発明の発光素子の製造方法の第一の実施形態の製造過程におけるエピタキシャル基板から基板及び第二選択エッチング層を除去した発光素子基板を示す概略図である。 本発明の発光素子の製造方法の第一の実施形態の製造過程における第一オーミック電極が形成された発光素子基板の概略図である。 本発明の発光素子の製造方法の第一の実施形態の製造過程における第一粗面化処理が行われた発光素子基板の概略図である。 本発明の発光素子の製造方法の第一の実施形態の製造過程における素子分離工程を行った発光素子基板の概略図である。 本発明の発光素子の製造方法の第一の実施形態の製造過程における第二オーミック電極を形成し、絶縁保護膜を形成した発光素子基板の概略図である。 本発明の発光素子の製造方法の第二の実施形態を示した工程図である。 本発明の発光素子の製造方法の第二の実施形態の製造過程における第一粗面化処理が行われた発光素子基板の概略図である。 本発明の発光素子の製造方法の第二の実施形態の製造過程における素子分離工程を行い、第二オーミック電極を形成した発光素子基板の概略図である。 本発明の発光素子の製造方法の第二の実施形態の製造過程における絶縁保護膜を形成した発光素子基板の概略図である。 本発明の発光素子の製造方法の第二の実施形態により製造された発光素子を示した概略図である。 実施例１、実施例２及び比較例で製造した発光素子を使用して作製したランプの輝度特性を比較したグラフである。 実施例１、実施例２及び比較例で製造した発光素子を使用して作製したランプの外部量子効率を比較したグラフである。
　以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
　上述したように、発光部と窓層兼支持基板を有する発光素子において、発光部と窓層兼支持基板の表面のより多くの領域を粗面化することで外部量子効率を高めた発光素子が望まれていた。そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化された発光素子であれば、外部量子効率を高めた発光素子とすることができることに想到した。そして、これらを実施するための最良の形態について精査し、本発明を完成させた。
　まず、本発明の発光素子について図１を参照して説明する。
　図１に示すように、本発明の発光素子１は、窓層兼支持基板１０７と、窓層兼支持基板１０７の表面上に設けられ、少なくともＡｌを含む第二導電型の第二半導体層１０５、活性層１０４、第一導電型の第一半導体層１０３とをこの順に含む発光部１０８とを有している。
　発光素子１は、発光部１０８が除去された除去部１７０と、除去部１７０以外の非除去部１８０とを有している。そして、非除去部１８０の第一半導体層１０３の表面上に設けられた第一オーミック電極１２１と、除去部１７０の窓層兼支持基板１０７の表面上に設けられた第二オーミック電極１２２とを有している。
　第一オーミック電極１２１は、図１に示すように、第一半導体層１０３上に、第一選択エッチング層１０２Ｂを介して設けたものであっても良い。
　第一半導体層１０３の表面及び発光部１０８の側面の少なくとも一部は絶縁保護膜１５０で被覆されている。
　第一半導体層１０３の表面上の第一オーミック電極１２１の形成部以外と、窓層兼支持基板１０７の表面上の除去部１７０における第二オーミック電極１２２の形成部以外と、窓層兼支持基板１０７の側面及び裏面とが粗面化されたものである。
　ここで、第一半導体層１０３は、少なくとも二層以上の構造からなり、粗面化処理が施される側の層（以下、低Ａｌ組成層１０３Ａという）が、活性層１０４側の層（以下、高Ａｌ組成層１０３Ｂという）に比べ、Ａｌ組成が少ない材料からなるものであることが好ましい。
　このようなものであれば、クラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得る発光素子とすることができる。
　具体的には、低Ａｌ組成層１０３Ａは、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦０．３）からなり、高Ａｌ組成層１０３Ｂは、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０．３＜ｚ≦１）からなるものとすることができる。
　このようなものであれば、確実にクラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得ることができる。
　このような本発明の発光素子であれば、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、外部量子効率を高めた発光素子とすることができる。
（発光素子の製造方法の第一の実施形態）
　次に、本発明の発光素子の製造方法の第一の実施形態について、図１～図８を参照して説明する。
　まず、図３に示すように出発基板として、基板１０１を用意する（図２のＳＰ１）。
　基板１０１として、結晶軸が［００１］方向より［１１０］方向に傾斜した基板（出発基板）１０１を用いることが好ましい。また、基板１０１としては、ＧａＡｓまたはＧｅを好適に用いることができる。このようにすれば、後述する活性層１０４の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層１０４の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。
　次に、基板１０１の上に選択エッチング層１０２を形成してもよい（図２のＳＰ２）。
　選択エッチング層１０２は、基板１０１の上に、例えばＭＯＶＰＥ法（有機金属気相成長法）やＭＢＥ（分子線エピタキシー法）、ＣＢＥ（化学線エピタキシー法）により形成することができる。
　選択エッチング層１０２は、二層以上の層構造から成り、基板１０１に接する第二選択エッチング層１０２Ａと、後述する第一半導体層１０３に接する第一選択エッチング層１０２Ｂを少なくとも有することが好ましい。第二選択エッチング層１０２Ａと第一選択エッチング層１０２Ｂは異なる材料あるいは組成から構成しても良い。
　次に、基板１０１と格子整合系の第一導電型の第一半導体層１０３、活性層１０４、第二導電型の第二半導体層１０５を順次エピタキシャル成長により成長させて発光部１０８を形成する（図２のＳＰ３）。
　次に、発光部１０８の上に基板１０１に対して非格子整合系の材料で窓層兼支持基板１０７をエピタキシャル成長により形成して、エピタキシャル基板１０９を作製する（図２のＳＰ４）。
　上記ＳＰ３、４において、具体的には、図３に示すように、第一導電型の第一半導体層１０３、活性層１０４、第二導電型の第二半導体層１０５からなる発光部１０８上に、緩衝層１０６、窓層兼支持基板１０７をこの順にエピタキシャル成長したエピタキシャル基板１０９を作製することができる。
　活性層１０４は発光波長に応じて（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）またはＡｌｚＧａ１―ｚＡｓ（０≦ｚ≦０．４５）で形成することができる。例えば、可視光照明に適用する場合、ＡｌＧａＩｎＰを選択するのが好適であり、赤外照明に適用する場合、ＡｌＧａＡｓを選択するのが好適である。ただし、活性層１０４の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。
　第一半導体層１０３、第二半導体層１０５はＡｌＧａＩｎＰもしくはＡｌＧａＡｓが選択され、その選択は活性層１０４と必ずしも同一の材料系でなくともよい。
　本実施形態においては、最も単純な構造である第一半導体層１０３、活性層１０４、第二半導体層１０５が同一材料であるＡｌＧａＩｎＰの場合を例示するが、第一半導体層１０３あるいは第二半導体層１０５は特性向上のため、各層内には複数層が含まれるのが一般的であり、第一半導体層１０３あるいは第二半導体層１０５が単一層であることに限定されないことは言うまでもない。
　このとき、第一半導体層１０３は二層以上の構造からなるものとする。第一半導体層１０３の粗面化処理が施される側の低Ａｌ組成層１０３Ａが、活性層側の高Ａｌ組成層１０３Ｂに比べ、Ａｌ組成が少ない材料からなるもので形成することが好ましい。
　このようにすれば、クラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得る発光素子を製造することができる。
　例えば、低Ａｌ組成層１０３Ａの厚さは、０．３μｍ以上とすることができる。ここで、高Ａｌ組成層１０３Ｂはクラッド層の機能を有する機能層であり、単一組成あるいは単一条件層に限定されない。
　具体的には、低Ａｌ組成層１０３Ａを、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦０．３）とし、高Ａｌ組成層１０３Ｂを、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０．３＜ｚ≦１)とすることができる。
　このようにすれば、高Ａｌ組成層１０３Ｂによって確実にクラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制するとともに、低Ａｌ組成層１０３Ａによって、求める凹凸の大きさの粗面を得ることができる。
　窓層兼支持基板１０７としては、ＧａＡｓＰまたはＧａＰを好適に用いることができる。窓層兼支持基板１０７をＧａＡｓＰまたはＧａＰで形成した場合、緩衝層１０６はＩｎＧａＰで形成するのが最も好適であるが、緩衝層１０６は、緩衝機能のある材料であればいかなる材料の選択も可能で、これに限定されないことは言うまでもない。また、窓層兼支持基板１０７は格子整合系の材料であるＡｌＧａＡｓで形成することも可能である。また、窓層兼支持基板１０７として、ＧａＡｓＰを選択すると、耐候性が良好である。しかし、ＧａＡｓＰと、ＡｌＧａＩｎＰ系材料またはＡｌＧａＡｓ系材料との間には大きな格子不整が存在するため、ＧａＡｓＰには高密度のひずみや貫通転位が入る。その結果、エピタキシャル基板１０９は大きな反りを有する。
　ここで、自然超格子の形成による波長シフトを防止するため、発光部１０８は、成長面に対して結晶学的に１２度以上傾斜して成長が行われることが好ましい。この傾斜方向は、どの方向に選択することも可能だが、スクライブ・ブレーキング工程で素子を分離する工程を採用する場合、スクライブ線の一方には結晶軸が傾斜せず直交する方向を選択し、スクライブ線の他方には結晶軸が傾斜する方向を選択すれば、素子側面が素子表面及び裏面に対して傾斜する面を少なくできる。従って、通常はスクライブ線の一方は傾斜しない方向が選択されるが、２０度程度の素子側面の傾斜は、アセンブリ上は大きな問題にならない。従って、上記直交方向は、厳密に一致する必要はなく、直交方向より±２０度程度の角度範囲は直交方向に概念的に含まれる。
　次に、エピタキシャル基板１０９から基板１０１及び第二選択エッチング層１０２Ａを除去して、図４に示すように発光素子基板１１０の第一半導体層１０３の表面に第一選択エッチング層１０２Ｂのみを残留させる（図２のＳＰ５）。
　具体的には、エピタキシャル基板１０９から第二選択エッチング層１０２Ａを用いてウェットエッチング法により基板１０１を除去することで、第一半導体層１０３の表面に第一選択エッチング層１０２Ｂのみを残留させることができる。
　次に、図５に示すように、第一半導体層１０３上の第一選択エッチング層１０２Ｂの表面に、発光素子へ電位を供給するための第一オーミック電極１２１を形成する（図２のＳＰ６）。
　次に、図５に示すように、第一オーミック電極１２１の下部以外の領域の第一選択エッチング層１０２Ｂを除去する（図２のＳＰ７）。
　具体的には、第一オーミック電極１２１をエッチングマスクとし、第一オーミック電極１２１の下部以外の領域の第一選択エッチング層１０２Ｂを、エッチングにより除去することができる。
　なお、第一選択エッチング層１０２Ｂを第一粗面液に対して選択エッチング性がある材料で構成することで、第一粗面液は第一オーミック電極の形状に沿ってファセット面を形成する。このようにして、第一選択エッチング層１０２Ｂを第一オーミック電極１２１の下部に設けることにより、第一オーミック電極１２１の下部へのオーバーエッチングの発生を防止することができる。
　次に、図６に示すように第一半導体層１０３の表面上の第一オーミック電極１２１の形成部以外の少なくとも一部を粗面化する第一粗面化処理工程を行う（図２のＳＰ８）。
　具体的には、フォトリソグラフィー法により、第二オーミック電極形成予定領域１２２ａにレジストマスク１２３を設けて、無機酸と有機酸の混合液からなる第一粗面液にて、第一半導体層１０３の表面上の第一オーミック電極１２１の形成部と、第二オーミック電極形成予定領域１２２ａを除いた部分に第一粗面化処理を行う。
　第一粗面化処理工程は、有機酸と無機酸の混合液が用いられ、前記有機酸としてカルボン酸、特には、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液（以下、第一粗面液ともいう）を用いて行うことができる。
　このとき、第一粗面液は主として、低Ａｌ組成層１０３Ａに対して第一粗面化処理を施すことが好ましい。低Ａｌ組成層１０３Ａと高Ａｌ組成層１０３Ｂが同系統の材料、例えば、両者共にＡｌＧａＩｎＰ系の材料で形成した場合、高Ａｌ組成層１０３Ｂの方が低Ａｌ組成層１０３Ａよりエッチングが速くなるため、高Ａｌ組成層１０３Ｂへのエッチングが好ましくない場合は低Ａｌ組成層１０３Ａの厚さを、エッチング予定幅より厚く形成することが好ましい。一方、低Ａｌ組成層１０３Ａで生じた凹凸をエッチング用パターンとして高Ａｌ組成層１０３Ｂの一部をエッチングし、凹凸を大きくしたい場合は、エッチング予定幅より薄く低Ａｌ組成層１０３Ａを形成することが好ましい。
　このように、粗面化処理する層を低Ａｌ組成層とすることで、粗面化処理を容易に行うことができる。一方、下部層側のＡｌ組成を粗面化処理層より高Ａｌ組成とすることで、キャリア閉じ込め効果を容易に高めることができる。従って、効果的な粗面を有しつつ、キャリア閉じ込め効果が高い発光素子を実現することができる。
　第一粗面化処理工程において、粗面の凹凸の大きさは、Ｒｚ（最大－最小高低差）をＲｚ≧０．０２μｍ、より好ましくは、Ｒｚ≧０．２μｍの範囲とすることが好ましい。また、Ｒｚ≦２．５μｍ以下であれば、後に行う保持テープに転写する際に表面が破損することを防止することができる。
　第一粗面化処理工程後に、第二オーミック電極形成予定領域１２２ａに設けたレジストマスク１２３を除去する。
　次に、図７に示すように、発光部１０８の一部を除去して除去部１７０と、それ以外の非除去部１８０を形成する素子分離工程を行う。このとき同時に、窓層兼支持基板１０７の表面上の除去部１７０における第二オーミック電極の形成部１４１以外の第二粗面化処理を行う（図２のＳＰ９）。
　具体的には、例えば、フォトリソグラフィー法により、図６における第一半導体層１０３上の所定の領域１４０を開口させたパターンを形成し、塩酸ガス含有のＩＣＰプラズマエッチング法にて領域１４０の発光部１０８をエッチングし、図７に示すように、窓層兼支持基板１０７を露出させた部分（除去部１７０）を形成する。除去部１７０は第一粗面化処理工程で形成した粗面パターンを踏襲するが、第二オーミック電極の形成部１４１の部分は、第一粗面化処理工程で粗面を形成しておらず、粗面パターンと成らずに平坦な面が形成される。
　このようにすれば、除去部１７０を形成するエッチングと、窓層兼支持基板１０７の表面上の除去部１７０における第二オーミック電極の形成部１４１以外の第二粗面化処理を同時に行うことができるため効率的である。
　次に、図８に示すように、除去部１７０の窓層兼支持基板１０７の表面上に第二オーミック電極１２２を形成する（図２のＳＰ１０）。
　第二オーミック電極１２２は、図７に示した、粗面が形成されていない平坦な面の第二オーミック電極の形成部１４１に形成することができる。
　次に、図８に示すように、第一半導体層１０３の表面及び発光部１０８の側面の少なくとも一部を絶縁保護膜１５０で被覆する（図２のＳＰ１１）。
　絶縁保護膜１５０は透明で絶縁性を有する材料であれば、どのような材料でも可能である。絶縁保護膜１５０としては、例えばＳｉＯ２もしくはＳｉＮｘを用いることが好適である。このようなものであれば、フォトリソグラフィー法と弗酸を含有したエッチング液によって、第一オーミック電極１２１及び第二オーミック電極１２２の上部を開口する加工を容易に行うことができる。
　次に、図１に示すように、窓層兼支持基板１０７の側面及び裏面を粗面化する第二粗面化処理工程を行う（図２のＳＰ１２）。
　第二粗面化処理を行う前に、まず、スクライブ領域１４２（図８参照）に沿ってスクライブ線をけがき、ブレーキングを行うことで発光素子を分離して、発光素子ダイスを形成することが好ましい。発光素子ダイス形成後、窓層兼支持基板１０７が上面になるように発光素子ダイスを保持テープに転写してから、下記の第二粗面化処理を行うことが好ましい。
　第二粗面化処理工程において、窓層兼支持基板１０７の側面及び裏面の粗面化は、有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか１種類以上を含み、かつ、前記無機酸は塩酸、硫酸、硝酸、弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液（以下、第二粗面液ともいう）を用いて行うことができる。
　上述した第一粗面化処理工程で用いた第一半導体層１０３に施す第一粗面液と、第二粗面化処理工程で窓層兼支持基板１０７の側面及び裏面に施す第二粗面液とは液組成が異なる。そのため、エッチング特性が異なるため、必然的に第一半導体層１０３と窓層兼支持基板１０７が有する粗面の形状及びＲａは異なったものとなる。
　このように、発光素子の製造方法の第一の実施形態は、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とを別々に粗面化する方法である。
　このようにすれば、除去部に設けられ、窓層兼支持基板と接している第二オーミック電極とを有する発光素子において、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、従来に比べて外部量子効率を高めた発光素子を容易に製造することができる。
（発光素子の製造方法の第二の実施形態）
　次に本発明の発光素子の製造方法の第二の実施形態について図９～図１３を参照して説明する。
　図９は、発光素子の製造方法の第二の実施形態の工程図である。図９に示すように、ＳＰ１～ＳＰ７までは、上述した第一の実施形態と同様であるので省略する。
　図１０に示すように第一半導体層１０３の表面上の第一オーミック電極形成部以外の少なくとも一部を粗面化する第一粗面化処理工程を行う（図９のＳＰ１３）。
　具体的には、フォトリソグラフィー法により、素子分離予定領域２４０にレジストマスク（不図示）を設けて、無機酸と有機酸の混合液からなる第一粗面液にて、第一半導体層１０３の表面上の第一オーミック電極１２１形成部と、素子分離予定領域２４０を除いた部分に第一粗面化処理を行う。
　第一粗面化処理工程（ＳＰ１３）は、上述したような、第一粗面液を用いて行うことができる。
　このとき、第一粗面液は主として、低Ａｌ組成層１０３Ａに対して第一粗面化処理を施すことが好ましい。低Ａｌ組成層１０３Ａと高Ａｌ組成層１０３Ｂが同系統の材料、例えば、両者共にＡｌＧａＩｎＰ系の材料で形成した場合、高Ａｌ組成層１０３Ｂの方が低Ａｌ組成層１０３Ａよりエッチングが速くなるため、高Ａｌ組成層１０３Ｂへのエッチングが好ましくない場合は低Ａｌ組成層１０３Ａの厚さを、エッチング予定幅より厚く形成することが好ましい。一方、低Ａｌ組成層１０３Ａで生じた凹凸をエッチング用パターンとして高Ａｌ組成層１０３Ｂの一部をエッチングし、凹凸を大きくしたい場合は、エッチング予定幅より薄く低Ａｌ組成層１０３Ａを形成することが好ましい。
　このように、粗面化処理する層を低Ａｌ組成層とすることで、粗面化処理を容易に行うことができる。一方、下部層側のＡｌ組成を粗面化処理層より高Ａｌ組成とすることで、キャリア閉じ込め効果を容易に高めることができる。従って、効果的な粗面を有しつつ、キャリア閉じ込め効果が高い発光素子を実現することができる。
　第一粗面化処理工程後に、素子分離予定領域２４０に設けたレジストマスクを除去する。
　次に、図１１に示すように、発光部１０８の一部を除去して除去部２７０と、それ以外の非除去部２８０を形成する素子分離工程を行う（図９のＳＰ１４）。
　具体的には、例えば、フォトリソグラフィー法により、図１０における第一半導体層１０３上の所定の素子分離予定領域２４０を開口させたパターンを形成し、塩酸ガス含有のＩＣＰプラズマエッチング法にて素子分離予定領域２４０の発光部１０８をエッチングし、図１１に示すように、窓層兼支持基板１０７を露出させた部分（除去部２７０）を形成する。エッチングの際、除去部２７０の窓層兼支持基板１０７を、深さ２μｍ以上、望ましくは５μｍ以上の段差を設けるようにエッチングすることが好ましい。
　第一半導体層１０３～緩衝層１０６の厚さは当該エッチング工程の深さに合わせて厚さ設計をされる。
　次に、図１１に示すように、除去部２７０の窓層兼支持基板１０７の表面上に第二オーミック電極２２２を形成する（図９のＳＰ１５）。
　次に、図１２に示すように、第一半導体層１０３の表面及び発光部１０８の側面の少なくとも一部を絶縁保護膜２５０で被覆する（図９のＳＰ１６）。
　絶縁保護膜２５０は透明で絶縁性を有する材料であれば、どのような材料でも可能である。絶縁保護膜２５０としては、例えばＳｉＯ２もしくはＳｉＮｘを用いることが好適である。このようなものであれば、フォトリソグラフィー法と弗酸を含有したエッチング液によって、第一オーミック電極１２１及び第二オーミック電極２２２の上部を開口する加工を容易に行うことができる。
　次に、図１３に示すように、窓層兼支持基板１０７の表面上の除去部２７０における第二オーミック電極２２２の形成部以外と、窓層兼支持基板１０７の側面及び裏面を粗面化する第二粗面化処理工程を行う（図９のＳＰ１７）。
　第二粗面化処理を行う前に、まず、スクライブ領域２４２に沿ってスクライブ線をけがき、ブレーキングを行うことで発光素子を分離して、発光素子ダイスを形成することが好ましい。発光素子ダイス形成後、窓層兼支持基板１０７が上面になるように発光素子ダイスを保持テープに転写してから、下記の第二粗面化処理を行うことが好ましい。
　第二粗面化処理工程（ＳＰ１７）は、上述したような、第二粗面液を用いて行うことができる。
　上述したように、素子分離工程において、図１２に示すように、除去部２７０の窓層兼支持基板１０７の段差が２μｍ以上、望ましくは５μｍ以上設けられていれば、第二粗面液が側方より侵入し、窓層兼支持基板１０７の表面上の除去部２７０における第二オーミック電極２２２の形成部以外の領域に、窓層兼支持基板１０７の側面及び裏面と同様な粗面を確実に形成することができるので好ましい。
　このように、発光素子の製造方法の第二の実施形態は、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とを同時に粗面化する方法である。
　このようにすれば、除去部に設けられ、窓層兼支持基板と接している第二オーミック電極とを有する発光素子において、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、従来に比べて外部量子効率を高めた発光素子を容易に製造することができる。
　以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
　第一の実施形態の方法で、結晶軸が［００１］方向より［１１０］方向に１５°傾斜した厚さ２８０μｍのｎ型ＧａＡｓからなる基板１０１上にｎ型ＧａＡｓバッファ層（不図示）を０．５μｍ、ｎ型ＡｌＩｎＰ層からなる第二選択エッチング層１０２Ａを１μｍ、ｎ型ＧａＡｓ層から成る第一選択エッチング層１０２Ｂを１μｍ成長させた後、ＭＯＶＰＥ法でＡｌＧａＩｎＰから成るｎ型クラッド層（第一半導体層１０３）、活性層１０４、ｐ型クラッド層（第二半導体層１０５）で構成される発光部１０８を５．５μｍ形成し、更にｐ型ＧａＩｎＰからなる緩衝層１０６を０．３μｍ形成し、ＧａＰ窓層兼支持基板１０７の一部としてｐ型ＧａＰからなる層を１μｍ形成した。次に、ＨＶＰＥ炉に移してｐ型ＧａＰからなる窓層兼支持基板１０７を１２０μｍ成長させ、エピタキシャル基板１０９を得た（図３参照）。
　活性層１０４はＡｌＧａＩｎＰから成る多層構造とした。第一半導体層１０３は、低Ａｌ組成層１０３Ａと、高Ａｌ組成層１０３Ｂからなる二層構造とした。高Ａｌ組成層１０３Ｂは厚さ２．０μｍの（ＡｌｘＧａ１－ｘ）０．５Ｉｎ０．５Ｐ（０．７０≦ｘ≦１）から成る多層構造とし、低Ａｌ組成層１０３Ａは厚さ０．６μｍの（Ａｌ０．４Ｇａ０．６）０．５Ｉｎ０．５Ｐとした。第二半導体層１０５は厚さ１．５μｍの（ＡｌｘＧａ１－ｘ）０．５Ｉｎ０．５Ｐ（０．３≦ｘ≦１）の多層構造とした。
　次に、基板１０１、ＧａＡｓバッファ層および第二選択エッチング層１０２Ａをエッチング除去して、第一選択エッチング層１０２Ｂを残留させた発光素子基板１１０を作製した（図４参照）。
　次に、発光素子基板１１０の第一選択エッチング層１０２Ｂ上へ第一オーミック電極１２１を形成し（図５参照）、第一オーミック電極１２１をマスクとしてＳＰＭ処理にて第一選択エッチング層１０２Ｂを選択的に除去した。
　次に、第一半導体層１０３の最も上の層に位置する低Ａｌ組成層１０３Ａ表面に第一粗面化処理工程を施した（図６参照）。第一粗面液は酢酸と塩酸の混合液を作製し、常温で１分エッチングすることで粗面化処理を実現した。このときの第一半導体層１０３表面の粗面の粗さＲａを測定した。その結果、Ｒａ＝０．３２μｍであった。また、この粗さを実現するため第一粗面化処理のエッチング深さの平均は０．４１μｍであった。
　次に、フォトリソグラフィー法により、領域１４０（図６参照）以外をレジストで被覆し、塩酸ガス含有のＩＣＰプラズマエッチング法にて素子分離工程を実施し、発光部１０８を除去して窓層兼支持基板１０７が露出した除去部１７０と、それ以外の非除去部１８０を形成した（図７参照）。除去部１７０は第一粗面化処理工程で形成した粗面パターンを踏襲するが、第二オーミック電極の形成部１４１の部分は、第一粗面化処理工程で粗面を形成しておらず、粗面パターンと成らずに平坦な面が形成される。
　次に、図７の第二オーミック電極の形成部１４１に第二オーミック電極１２２を形成した（図８参照）。次に、ＳｉＯ２からなる絶縁保護膜１５０を積層し、第一半導体層１０３表面及び発光部１０８の側面を絶縁保護膜１５０で被覆した。そして、第一オーミック電極１２１及び第二オーミック電極１２２の部分をフォトリソグラフィー法と弗酸エッチングにより、絶縁保護膜１５０に開口部を形成した。
　次に、スクライブ領域１４２に沿ってスクライブ線をけがき、スクライブ線に沿ってクラック線を伸ばし、その後、ブレーキングを行うことで素子を分離し、発光素子ダイスを形成した。
　発光素子ダイス形成後、第一オーミック電極が設けられている面がテープ面側になるように保持テープに発光素子ダイスを転写し、その後、窓層兼支持基板１０７の側面及び裏面を粗面化する第二粗面化処理工程を実施した（図１参照）。第二粗面化処理工程で窓層兼支持基板１０７の側面及び裏面を粗面化を行う際に用いる粗面液は、酢酸と弗酸、沃素の混合液を作製した。そして、常温で１分エッチングすることで第二粗面化処理を行った。このときの窓層兼支持基板１０７の表面および側面の粗面の粗さを測定したところ、Ｒａ＝０．５μｍであった。このようにして発光素子１を製造した。
（実施例２）
　第二の実施形態の方法で図１０に示すようにフォトリソグラフィー法により、素子分離予定領域２４０にレジストマスク（不図示）を設け、酢酸と塩酸の混合液からなる第一粗面液にて、第一粗面化処理を行い、図１１に示すように、フォトリソグラフィー法により第一半導体層１０３上の所定の素子分離予定領域２４０を開口させたパターンを形成し、塩酸ガス含有のＩＣＰプラズマエッチング法にて素子分離予定領域２４０の発光部１０８をエッチングし、図１１に示すように、窓層兼支持基板１０７を露出させた部分（除去部２７０）を形成した。除去部２７０を作成するエッチングの際、除去部２７０の窓層兼支持基板１０７を、深さは３μｍの段差を設けるようにエッチングし、最後に酢酸と弗酸、沃素の混合液で窓層兼支持基板１０７の表面上の除去部２７０における第二オーミック電極２２２の形成部以外と、窓層兼支持基板１０７の側面及び裏面を第二粗面化処理して、発光素子１１（図１３参照）を製造した。
（比較例）
　実施例１の図３～図５までの形成方法は同様だが、図６において第二オーミック電極形成予定領域１２２ａを設けず、かつ、図７の除去部１７０を設ける工程にてＩＣＰプラズマエッチング法を用いず、ウェットエッチングにより選択性により除去部１７０の窓層兼支持基板１０７表面を露出させ、第二オーミック電極１２２を形成した。つまり、比較例における除去部１７０は第一粗面化処理工程で形成した粗面パターンを踏襲せず、平坦な面が形成されたものである。以後は実施例１と同様の工程を施した発光素子を作製した。即ち、比較例において作製した発光素子は、実施例１で作製した図１の発光素子１の、窓層兼支持基板１０７の表面上の除去部１７０における第二オーミック電極１２２の形成部以外の部分の粗面化がされていないものである。
　図１４は実施例１と実施例２と比較例で製造した発光素子のチップを使用してランプを作製し、輝度（Ｐｏｗｅｒ）特性を比較したものである。比較例と比べ、実施例１においては１６％前後、実施例２においては１２％前後、輝度が上昇していることが分かる。
　図１５は輝度ではなく、上記のランプの外部量子効率で比較を行ったものである。実施例１においては４％前後、実施例２においては３％前後、外部量子効率が上昇していることが分かる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (9)

  1. 　窓層兼支持基板と、前記窓層兼支持基板の表面上に設けられ、少なくともＡｌを含む第二導電型の第二半導体層、活性層、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、
    　前記発光素子は、前記発光部が除去された除去部と、前記除去部以外の非除去部と、該非除去部の前記第一半導体層の表面上に設けられた第一オーミック電極と、前記除去部の前記窓層兼支持基板の表面上に設けられた第二オーミック電極とを有し、
    　前記第一半導体層の表面及び前記発光部の側面の少なくとも一部は絶縁保護膜で被覆され、
    　前記第一半導体層の表面上の前記第一オーミック電極の形成部以外と、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とが粗面化されたものであることを特徴とする発光素子。
  2. 　前記第一半導体層は、少なくとも二層以上の構造からなり、粗面化処理が施される側の層が、活性層側の層に比べ、Ａｌ組成が少ない材料からなるものであることを特徴とする請求項１に記載の発光素子。
  3. 　前記第一半導体層の粗面化処理が施される側の層は、
    　（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦０．３）からなり、
    　前記第一半導体層の活性層側の層は、
    　（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０．３＜ｚ≦１）からなるものであることを特徴とする請求項２に記載の発光素子。
  4. 　基板上に、該基板と格子整合系の材料で少なくともＡｌを含む第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光部を形成する工程と、該発光部の上に前記基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記基板を除去する工程と、前記第一半導体層の表面上に第一オーミック電極を形成する工程と、前記第一半導体層の表面上の前記第一オーミック電極の形成部以外の少なくとも一部を粗面化する第一粗面化処理工程と、前記発光部の一部を除去して除去部と、それ以外の非除去部を形成する素子分離工程と、前記除去部の前記窓層兼支持基板の表面上に第二オーミック電極を形成する工程と、前記第一半導体層の表面及び前記発光部の側面の少なくとも一部を絶縁保護膜で被覆する工程と、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とを別々に又は同時に粗面化する第二粗面化処理工程とを有することを特徴とする発光素子の製造方法。
  5. 　前記第二粗面化処理工程において、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とを別々に粗面化する場合に、
    　前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外の粗面化は、前記第二オーミック電極を形成する工程の前に行うことを特徴とする請求項４に記載の発光素子の製造方法。
  6. 　前記発光部を形成する工程において、
    　前記第一半導体層を、少なくとも二層以上の構造からなり、粗面化処理が施される側の層が、活性層側の層に比べ、Ａｌ組成が少ない材料からなるもので形成することを特徴とする請求項４又は請求項５に記載の発光素子の製造方法。
  7. 　前記第一半導体層の粗面化処理が施される側の層を、
    　（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦０．３）とし、
    　前記第一半導体層の活性層側の層を、
    　（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌｚＧａ１－ｚＡｓ（０．３＜ｚ≦１）とすることを特徴とする請求項６に記載の発光素子の製造方法。
  8. 　前記第一粗面化処理工程は、
    　有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液で行い、
    　前記第二粗面化処理工程において、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面の粗面化は、
    　有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸の有機酸からいずれか１種類以上を含み、かつ、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液で行うことを特徴とする請求項４から請求項７のいずれか一項に記載の発光素子の製造方法。
  9. 　前記第一粗面化処理工程は、
    　有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液で行い、
    　前記第二粗面化処理工程において、
    　前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外の粗面化は、塩酸ガス含有のＩＣＰプラズマエッチングによるドライエッチングで行い、
    　前記窓層兼支持基板の側面及び裏面の粗面化は、有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸の有機酸からいずれか１種類以上を含み、かつ、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液で行うことを特徴とする請求項４から請求項７のいずれか一項に記載の発光素子の製造方法。
PCT/JP2016/003740 2015-09-02 2016-08-15 発光素子及び発光素子の製造方法 WO2017038031A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910880386.2A CN110534625B (zh) 2015-09-02 2016-08-15 发光组件以及发光组件的制造方法
CN201680037656.8A CN107735870B (zh) 2015-09-02 2016-08-15 发光组件以及发光组件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015172730A JP6507947B2 (ja) 2015-09-02 2015-09-02 発光素子の製造方法
JP2015-172730 2015-09-02

Publications (1)

Publication Number Publication Date
WO2017038031A1 true WO2017038031A1 (ja) 2017-03-09

Family

ID=58186971

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/003740 WO2017038031A1 (ja) 2015-09-02 2016-08-15 発光素子及び発光素子の製造方法

Country Status (4)

Country Link
JP (1) JP6507947B2 (ja)
CN (2) CN110534625B (ja)
TW (1) TWI702735B (ja)
WO (1) WO2017038031A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023190082A1 (ja) * 2022-03-30 2023-10-05 信越半導体株式会社 発光素子の製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150645A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子
JP2006032933A (ja) * 2004-06-18 2006-02-02 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2006270001A (ja) * 2005-03-25 2006-10-05 Tokyo Univ Of Science 光取り出し効率及び放熱効果が改善された半導体発光素子およびその製造方法
JP2007042851A (ja) * 2005-08-03 2007-02-15 Mitsubishi Chemicals Corp 発光ダイオードとその製造方法
JP2008103627A (ja) * 2006-10-20 2008-05-01 Hitachi Cable Ltd 半導体発光素子
WO2010032829A1 (ja) * 2008-09-19 2010-03-25 三菱化学株式会社 半導体発光素子の製造方法および半導体発光素子
JP2010135746A (ja) * 2008-10-29 2010-06-17 Panasonic Electric Works Co Ltd 半導体発光素子およびその製造方法、発光装置
JP2010258039A (ja) * 2009-04-21 2010-11-11 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2011096928A (ja) * 2009-10-30 2011-05-12 Nichia Corp 発光装置及びその製造方法
JP2013172063A (ja) * 2012-02-22 2013-09-02 Toyoda Gosei Co Ltd 発光装置の製造方法、およびガラス封止用発光素子の製造方法
JP2014507077A (ja) * 2011-03-03 2014-03-20 ソウル バイオシス カンパニー リミテッド 発光ダイオードチップ
JP2014195069A (ja) * 2013-02-28 2014-10-09 Asahi Kasei E-Materials Corp 半導体発光素子及びその製造方法並びに光学基材

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150645A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子
JP2006032933A (ja) * 2004-06-18 2006-02-02 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2006270001A (ja) * 2005-03-25 2006-10-05 Tokyo Univ Of Science 光取り出し効率及び放熱効果が改善された半導体発光素子およびその製造方法
JP2007042851A (ja) * 2005-08-03 2007-02-15 Mitsubishi Chemicals Corp 発光ダイオードとその製造方法
JP2008103627A (ja) * 2006-10-20 2008-05-01 Hitachi Cable Ltd 半導体発光素子
WO2010032829A1 (ja) * 2008-09-19 2010-03-25 三菱化学株式会社 半導体発光素子の製造方法および半導体発光素子
JP2010135746A (ja) * 2008-10-29 2010-06-17 Panasonic Electric Works Co Ltd 半導体発光素子およびその製造方法、発光装置
JP2010258039A (ja) * 2009-04-21 2010-11-11 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2011096928A (ja) * 2009-10-30 2011-05-12 Nichia Corp 発光装置及びその製造方法
JP2014507077A (ja) * 2011-03-03 2014-03-20 ソウル バイオシス カンパニー リミテッド 発光ダイオードチップ
JP2013172063A (ja) * 2012-02-22 2013-09-02 Toyoda Gosei Co Ltd 発光装置の製造方法、およびガラス封止用発光素子の製造方法
JP2014195069A (ja) * 2013-02-28 2014-10-09 Asahi Kasei E-Materials Corp 半導体発光素子及びその製造方法並びに光学基材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023190082A1 (ja) * 2022-03-30 2023-10-05 信越半導体株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
CN110534625A (zh) 2019-12-03
TW201712893A (zh) 2017-04-01
TWI702735B (zh) 2020-08-21
JP6507947B2 (ja) 2019-05-08
CN107735870B (zh) 2020-02-21
JP2017050406A (ja) 2017-03-09
CN110534625B (zh) 2022-12-23
CN107735870A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
JP6197799B2 (ja) 発光素子及び発光素子の製造方法
JP4572270B2 (ja) 窒化物半導体素子およびその製造方法
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
US7824942B2 (en) Method of fabricating photoelectric device of group III nitride semiconductor and structure thereof
US20050199885A1 (en) Light-emitting device and method of manufacturing the same
JP5150218B2 (ja) ＺｎＯ系半導体発光素子の製造方法
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP6519593B2 (ja) 発光素子及び発光素子の製造方法
JP2023014201A (ja) 半導体発光素子およびその製造方法
TWI774759B (zh) 發光元件及其製造方法
US20130029440A1 (en) Method for fabricating semiconductor light-emitting device
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP6708270B2 (ja) 発光素子
JP6729275B2 (ja) 発光素子及び発光素子の製造方法
JP6245380B2 (ja) 発光素子及び発光素子の製造方法
WO2017038031A1 (ja) 発光素子及び発光素子の製造方法
KR100661717B1 (ko) 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법
US8581283B2 (en) Photoelectric device having group III nitride semiconductor
WO2019198395A1 (ja) 発光素子の配光特性の調整方法及び発光素子の製造方法
JP2018006657A (ja) 発光素子及び発光素子の製造方法
JP2004014996A (ja) 光半導体素子
JP6100567B2 (ja) 半導体発光素子とその製造方法
JP2019212875A (ja) 発光素子及び発光素子の製造方法
JP2019036662A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16841071

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16841071

Country of ref document: EP

Kind code of ref document: A1