WO2023190082A1 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
WO2023190082A1
WO2023190082A1 PCT/JP2023/011641 JP2023011641W WO2023190082A1 WO 2023190082 A1 WO2023190082 A1 WO 2023190082A1 JP 2023011641 W JP2023011641 W JP 2023011641W WO 2023190082 A1 WO2023190082 A1 WO 2023190082A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
dry etching
substrate
epitaxial
Prior art date
Application number
PCT/JP2023/011641
Other languages
English (en)
French (fr)
Inventor
順也 石崎
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2023190082A1 publication Critical patent/WO2023190082A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Definitions

  • the technology of separating only the epitaxial functional layer from a starting substrate and transferring it to another substrate is an important technology for alleviating constraints caused by the physical properties of the starting substrate and increasing the degree of freedom in designing device systems.
  • the bonding material with a different type of substrate to be a material that can be peeled off in a subsequent process, it becomes possible to further transfer the device to another substrate after the device is formed.
  • the starting substrate is a light-absorbing substrate
  • removal of the starting substrate and transfer of the epitaxial layer for that purpose are essential techniques for increasing brightness.
  • the bonding material or bonding method for the transfer destination substrate and the transfer destination substrate there are various options for the bonding material or bonding method for the transfer destination substrate and the transfer destination substrate. Depending on the technology used, it is possible to select a transfer destination substrate, a bonding material, and a bonding method suitable for transferring micro LEDs, which are minute light emitting diodes.
  • a micro LED element is attached to a donor substrate that has a patterned convex silicone adhesive on its surface, and a laser is irradiated from the back side of the starting substrate.
  • the technique of separating the LED element from the starting substrate and further transferring the micro LED element from the donor substrate to the mounting substrate is an excellent technique that increases the degree of freedom in mounting the micro LED and reduces the mounting cost.
  • the above-mentioned mounting method is a method in which the interface between the starting substrate and the epitaxial layer is melted by laser irradiation and the epitaxial layer is peeled off from the starting substrate, and the starting substrate is transparent to the laser beam and , it is necessary to design the material and structure so that the laser light is absorbed only in the layer to be melted. Therefore, although it is optimal for a GaN-based epitaxial layer using sapphire as a starting substrate, it cannot be applied to an AlGaInP-based epitaxial layer using GaAs, which is not transparent to laser light, as a starting substrate. Therefore, the same process as for GaN epitaxial layers cannot be applied to AlGaInP epitaxial substrates using GaAs as a starting substrate.
  • the AlGaInP-based epitaxial layer is transferred onto a laser-transparent substrate, and the AlGaInP-based epitaxial layer and the laser-transparent substrate are transferred. It is necessary to realize a structure in which a laser absorption layer is provided between the two.
  • Patent Document 1 discloses a technique for thermocompression bonding a semiconductor epitaxial substrate and a temporary support substrate via a dielectric layer, and a technique for separating a starting substrate and an epitaxial functional layer by wet etching.
  • the temporary support substrate as a laser-transparent substrate and designing the dielectric layer as a laser-absorbing layer, it is possible to realize a transfer similar to the above-mentioned transfer suitable for GaN-based epitaxial layers. .
  • Patent Document 1 By using the technology of Patent Document 1, it is possible to achieve a transfer similar to that suitable for a GaN-based epitaxial layer, but a new problem has arisen with the miniaturization of micro LEDs.
  • Non-Patent Document 1 As shown in Non-Patent Document 1, it has been shown that in GaN-based light emitting device structures, the brightness decreases more significantly as the size is reduced due to defects generated on the side surfaces of the device or interface/surface states during device shape processing. has been done.
  • Non-Patent Document 1 discloses dry etching processing conditions for a GaN-based epitaxial layer, but does not disclose an AlGaInP-based epitaxial layer.
  • Patent Document 2 discloses a technique of applying ICP dry etching to a light emitting section including an AlGaInP-based active layer to process the shape of the light emitting section, but does not disclose a technique regarding dry etching conditions.
  • Patent Document 4 discloses a method for manufacturing an electronic device including an LED chip, but does not disclose dry etching conditions for forming the LED chip.
  • Patent Document 5 discloses a light-emitting device including a light-emitting element. However, Patent Document 5 does not mention etching processing for forming a light emitting element.
  • Patent Document 6 discloses a light emitting element and a light emitting device using the same. However, Patent Document 6 does not mention etching processing for forming a light emitting element.
  • the temperature of the substrate including the epitaxial layer is kept at 40°C or lower during processing to form separation grooves using the ICP dry etching method, even if the temperature rises on the processed surface, it is difficult to reach the P dissociation temperature. Therefore, defects are less likely to be generated on the processed surface, and a decrease in brightness of the light emitting element can be prevented. As a result, the brightness of the manufactured light emitting device is improved.
  • one side of the element formed by the ICP dry etching method is 100 ⁇ m or less.
  • the influence of the surface condition is greater, so the brightness is further improved.
  • the reaction gas used in the ICP dry etching method is a gas consisting of Cl 2 and Ar, or a Cl 2 gas, It is preferable to form the separation groove under the conditions that the gas flow rate of Cl 2 is higher than the gas flow rate of Ar, and the peak-to-peak voltage Vpp is 800V or more.
  • the ICP dry etching time can be shortened.
  • the Ar gas flow rate of the reaction gas be 0 sccm or more and 1/3 or less of the Cl 2 gas flow rate.
  • the ICP dry etching time can be reliably shortened.
  • the method for manufacturing a light emitting element of the present invention can prevent a decrease in brightness of the manufactured light emitting element. As a result, the brightness of the manufactured light emitting device can be improved.
  • 1 is a schematic cross-sectional view showing one step of an example of a method for manufacturing a light emitting device of the present invention.
  • 1 is a schematic cross-sectional view showing one step of an example of a method for manufacturing a light emitting device of the present invention.
  • 1 is a schematic cross-sectional view showing one step of an example of a method for manufacturing a light emitting device of the present invention.
  • 1 is a schematic cross-sectional view showing an example of a dry etching apparatus used in an example of the method for manufacturing a light emitting element of the present invention.
  • 1 is a schematic cross-sectional view showing one step of an example of a method for manufacturing a light emitting device of the present invention.
  • 1 is a schematic cross-sectional view showing one step of an example of a method for manufacturing a light emitting device of the present invention.
  • 1 is a schematic cross-sectional view showing one step of an example of a method for manufacturing a light emitting device of the present invention.
  • 1 is a graph showing luminous efficiency of light emitting elements manufactured in Example 1 and Comparative Example 1.
  • 3 is a graph showing the relationship between substrate temperature and luminous efficiency in Example 2 and Comparative Example 2.
  • the present inventors have found that by setting the temperature of the substrate including the epitaxial layer to 40°C or less during processing to form separation grooves using the ICP dry etching method, the brightness of the light emitting element can be reduced.
  • the present invention was completed based on the discovery that this can be prevented.
  • the present invention is a method for manufacturing a light emitting device, comprising: At least on the starting substrate, grow an epitaxial layer including a light emitting layer having (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) as an active layer. process and forming a separation groove for forming an element in the light emitting layer by an ICP dry etching method using inductively coupled plasma;
  • the method for manufacturing a light emitting device is characterized in that the temperature of the substrate including the epitaxial layer is set to 40° C. or lower during processing for forming separation grooves by the ICP dry etching method.
  • a first conductivity type GaAs buffer layer (not shown) on the first conductivity type GaAs starting substrate 2 shown in FIG.
  • a second etch stop layer of GaAs of the first conductivity type with a thickness of eg 0.1 ⁇ m is grown to form the etch stop layer 3 .
  • a first conductivity type AlGaInP first cladding layer (lower cladding layer) 11 with a thickness of, for example, 1.0 ⁇ m is placed on the etch stop layer 3
  • a first cladding layer (lower cladding layer) of the first conductivity type with a thickness of, for example, 0.3 ⁇ m is formed on the etch stop layer 3.
  • An epitaxial wafer 10 having a light emitting device structure as an epitaxial layer (epitaxial functional layer) 1 is prepared by sequentially growing a GaP window layer 14 of the second conductivity type with a thickness of, for example, 4.0 ⁇ m.
  • the portion from the first cladding layer 11 to the second cladding layer 13 is referred to as a double hetero (DH) structure portion (light emitting layer) 15.
  • BCB bonding film 4 shown in FIG. 2.
  • the epitaxial wafer 10 and the wafer 5 to be bonded which is, for example, a sapphire wafer, are stacked facing each other with the bonding film 4 interposed therebetween, and bonded by thermocompression.
  • an epitaxial bonding substrate 20 shown in FIG. 2 in which the epitaxial wafer 10 and the sapphire wafer 5 are bonded via the BCB bonding film 4 is manufactured.
  • the designed film thickness can be, for example, 0.6 ⁇ m.
  • BCB bonding film 4 is not limited to the spin-coating method as long as BCB can be uniformly formed on the epitaxial wafer 10.
  • the BCB bonding film 4 may be formed using a dipping method or other methods.
  • BCB is applied in a layered state
  • the BCB is not limited to a layered state. Similar results can be obtained by patterning photosensitive BCB into isolated islands, lines, or other shapes, and performing a bonding process using the BCB bonding film thus formed.
  • the reaction gas conditions during ICP dry etching processing can be, for example, Cl 2 at 30 to 50 sccm and Ar at 0 to 20 sccm, and processing conditions in which the amount of Cl 2 gas is always greater than the amount of Ar gas are preferred.
  • the first conductivity type is designed to be n-type
  • the second conductivity type is designed to be p-type
  • a metal containing Au and Si is used for the electrode 9A in contact with the first cladding layer 11, which is an n-type layer.
  • a metal containing Au and Be was used for the electrode in contact with the window layer 14, which is a p-type layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、発光素子の製造方法であって、少なくとも出発基板上に（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜１、０．４≦ｙ≦０．６）を活性層とする発光層を含むエピタキシャル層を成長させる工程と、誘導結合プラズマによるＩＣＰドライエッチング法にて該発光層に素子を形成するための分離溝を形成する工程とを有し、前記ＩＣＰドライエッチング法により分離溝を形成する加工時の前記エピタキシャル層を含む基板の温度を４０℃以下とすることを特徴とする発光素子の製造方法である。これにより、ＡｌＧａＩｎＰ系発光層を有するエピタキシャル層をＩＣＰドライエッチング法によって加工し、マイクロＬＥＤサイズの発光素子を形成する際に、輝度低下を防ぐことができる発光素子の製造方法を提供することができる。

Description

発光素子の製造方法
　本発明は発光素子の製造方法に関し、特にＡｌＧａＩｎＰ系の微小発光ダイオード（マイクロＬＥＤ）の製造方法に関する。
　出発基板からエピタキシャル機能層のみを分離し、別の基板へ移載する技術は、出発基板の物性に起因する制約を緩和し、デバイスシステムの設計自由度を上げるために重要な技術である。
　移載に際し、異種基板との接合材を後工程での剥離可能な材料に設計することで、デバイス形成後、さらに別の基板へデバイスを移載することが可能となる。
　ＡｌＧａＩｎＰ系エピタキシャル基板を使用したＬＥＤの製造方法では、出発基板が光吸収基板である事から、高輝度化のための出発基板の除去とそのためのエピタキシャル層の移載は必須の技術である。
　移載に際し、移載先基板および移載先基板との接合材あるいは接合方法の選択肢には様々なものがある。用いる技術に応じて、微小な発光ダイオードであるマイクロＬＥＤの移載に適した移載先基板、接合材および接合方法を選択することが可能である。
　例えば、透明基板を出発基板とするＧａＮ系エピタキシャル基板の場合、パターン化された凸形状のシリコーン粘着剤を表面に有するドナー基板にマイクロＬＥＤ素子を粘着させ、出発基板の裏面側からレーザーを照射し、ＬＥＤ素子を出発基板から分離し、更にマイクロＬＥＤ素子をドナー基板から実装基板に移載する技術は、マイクロＬＥＤ実装の自由度を増し、実装コストを低下させる優れた技術である。
　しかし、前述の実装方法は、レーザーを照射して出発基板とエピタキシャル層との界面を溶融し、出発基板からエピタキシャル層を剥離する方法であり、レーザー光に対して出発基板が透明であり、かつ、溶融予定層でのみレーザー光が光吸収される材料・構造設計が必要である。従って、サファイアを出発基板とするＧａＮ系エピタキシャル層には最適であっても、レーザー光に対して透明ではないＧａＡｓを出発基板とするＡｌＧａＩｎＰ系エピタキシャル層には適用できない。従って、ＧａＡｓを出発基板とするＡｌＧａＩｎＰ系エピタキシャル基板に対し、ＧａＮ系エピタキシャル層と同様のプロセスを適用することはできない。
　ＡｌＧａＩｎＰ系エピタキシャル層にＧａＮ系エピタキシャル層に適した上記のようなプロセスを通すためには、レーザー透過性基板上にＡｌＧａＩｎＰ系エピタキシャル層を移載し、かつ、ＡｌＧａＩｎＰ系エピタキシャル層とレーザー透過性基板との間にレーザー吸収層を設けた構造を実現する必要がある。
　特許文献１では、半導体エピタキシャル基板と仮支持基板とを誘電体層を介して熱圧着接合する技術と、ウェットエッチングで出発基板とエピタキシャル機能層とを分離する技術が開示されている。この技術では、仮支持基板をレーザー透過性基板として設計し、誘電体層をレーザー吸収層として設計することで、ＧａＮ系エピタキシャル層に適した上記移載と同様な移載を実現することができる。
　上記特許文献１の技術を用いることで、ＧａＮ系エピタキシャル層に適した移載と同様の移載を実現することは可能であるが、マイクロＬＥＤでは小サイズ化に伴う新たな問題が発生した。
　非特許文献１に示されるように、ＧａＮ系発光素子構造では、素子形状加工時、素子側面に生成する欠陥あるいは界面・表面準位により小サイズ化に伴いより顕著に輝度が低下することが示されている。
　非特許文献１では、ＧａＮ系エピタキシャル層のドライエッチング加工条件に関する開示はあるが、ＡｌＧａＩｎＰ系エピタキシャル層に対する開示は無い。
　また、特許文献２では、ＡｌＧａＩｎＰ系の活性層を含む発光部にＩＣＰドライエッチングを適用し、発光部を形状加工する技術が開示されているが、ドライエッチング条件に関する技術は開示されていない。
　また、特許文献３には、ＡｌＧａＩｎＰ系レーザー素子のドライエッチングに、Ｃｌ２などのガスとＡｒとの混合ガスを使用する技術が開示されている。特許文献３には、第１ドライエッチングおよび第２ドライエッチングを行うことが開示されている。しかし、特許文献３には、第２ドライエッチング条件のガス供給総量に対するＡｒガスの配合比率を、第１ドライエッチング条件のガス供給総量に対するＡｒガスの配合比率よりも低くすることは開示されているものの、Ｃｌ２とＡｒとの混合ガスによるその他の条件の開示は無い。
　特許文献４には、ＬＥＤチップを備えた電子デバイスの製造方法が開示されているが、ＬＥＤチップを形成するためのドライエッチング条件については開示されていない。
　特許文献５には、発光素子を備えた発光装置が開示されている。しかし、特許文献５は、発光素子を形成するためのエッチング加工については言及していない。
　特許文献６には、発光素子およびそれを用いた発光装置が開示されている。しかし、特許文献６は、発光素子を形成するためのエッチング加工については言及していない。
　先行技術において、ＡｌＧａＩｎＰ系発光素子構造を有するマイクロＬＥＤを形成する際に使用するＩＣＰエッチング加工において、小サイズ化に伴う輝度低下を発生させない、もしくは抑止する加工条件に対する技術の開示は無い。
特開２０２１－２７３０１号公報 特開２０１７－５０４０６号公報 特開２０１４－１０３１６１号公報 特開２０２２－１３１９５号公報 特開２０２１－３６６２３号公報 特開２０１７－３４２３１号公報
ＪＯＵＲＮＡＬ　ＯＦ　ＶＡＣＵＵＭ　ＳＣＩＥＮＣＥ　＆　ＴＥＣＨＮＯＬＯＧＹ　Ａ－ＶＡＣＵＵＭ　ＳＵＲＦＡＣＥＳ　ＡＮＤ　ＦＩＬＭＳ，　Ｖｏｌ．２０，　Ｎｏ．５，　（２００２），　１５６６－１５７３
　従来、ＡｌＧａＩｎＰ系発光層を有するエピタキシャル層をＩＣＰドライエッチング法によって加工し、マイクロＬＥＤサイズの発光素子を形成した場合、形成した発光素子の輝度が低下するという問題があった。
　本発明は、上記問題を解決するためになされたものであり、ＡｌＧａＩｎＰ系発光層を有するエピタキシャル層をＩＣＰドライエッチング法によって加工し、マイクロＬＥＤサイズの発光素子を形成する際に、輝度低下を防ぐことができる発光素子の製造方法を提供することを目的とする。
　上記課題を解決するために、本発明では、発光素子の製造方法であって、
　少なくとも出発基板上に（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜１、０．４≦ｙ≦０．６）を活性層とする発光層を含むエピタキシャル層を成長させる工程と、
　誘導結合プラズマによるＩＣＰドライエッチング法にて該発光層に素子を形成するための分離溝を形成する工程と
を有し、
　前記ＩＣＰドライエッチング法により分離溝を形成する加工時の前記エピタキシャル層を含む基板の温度を４０℃以下とすることを特徴とする発光素子の製造方法を提供する。
　このようにＩＣＰドライエッチング法により分離溝を形成する加工時のエピタキシャル層を含む基板の温度を４０℃以下とすることで、加工面での温度上昇があっても、Ｐ乖離温度には達しにくいため、加工面に欠陥が生成されにくくなり、発光素子の輝度低下を防ぐことができる。その結果、製造する発光素子の輝度が向上する。
　前記ＩＣＰドライエッチング法により形成する前記素子の一辺を１００μｍ以下とすることが好ましい。
　前記ＩＣＰドライエッチング法により形成する素子の一辺を１００μｍ以下となるようなマイクロＬＥＤの場合、表面の状態の影響がより大きいため、より輝度が向上する。
　前記ＩＣＰドライエッチング法に用いる反応ガスを、Ｃｌ２とＡｒとからなるガス、またはＣｌ２ガスとし、
　Ｃｌ２のガス流量をＡｒのガス流量より多くし、かつ、ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐを８００Ｖ以上とする条件で分離溝を形成することが好ましい。
　このような条件であればＩＣＰドライエッチング時間を短縮することができる。
　この場合、前記反応ガスの前記Ａｒのガス流量を、０ｓｃｃｍ以上とし且つ前記Ｃｌ２のガス流量の１／３以下とすることがより好ましい。
　このような条件であれば、確実にＩＣＰドライエッチング時間を短縮することができる。
　以上のように、本発明の発光素子の製造方法であれば、製造する発光素子の輝度低下を防ぐことができる。その結果、製造する発光素子の輝度を向上させることができる。
本発明の発光素子の製造方法の一例の一工程を示す概略断面図である。 本発明の発光素子の製造方法の一例の一工程を示す概略断面図である。 本発明の発光素子の製造方法の一例の一工程を示す概略断面図である。 本発明の発光素子の製造方法の一例において用いる、ドライエッチング装置の例を示す概略断面図である。 本発明の発光素子の製造方法の一例の一工程を示す概略断面図である。 本発明の発光素子の製造方法の一例の一工程を示す概略断面図である。 本発明の発光素子の製造方法の一例の一工程を示す概略断面図である。 実施例１および比較例１で製造した発光素子の発光効率を示すグラフである。 実施例２および比較例２における基板温度と発光効率との関係を示すグラフである。
　上述のように、ＡｌＧａＩｎＰ系発光層を有するエピタキシャル層をＩＣＰドライエッチング法によって加工し、マイクロＬＥＤサイズの発光素子を形成する際に、輝度低下を防ぐことができる発光素子の製造方法の開発が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、ＩＣＰドライエッチング法により分離溝を形成する加工時のエピタキシャル層を含む基板の温度を４０℃以下とすることで、発光素子の輝度低下を防ぐことができることを見出し、本発明を完成させた。
　即ち、本発明は、発光素子の製造方法であって、
　少なくとも出発基板上に（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜１、０．４≦ｙ≦０．６）を活性層とする発光層を含むエピタキシャル層を成長させる工程と、
　誘導結合プラズマによるＩＣＰドライエッチング法にて該発光層に素子を形成するための分離溝を形成する工程と
を有し、
　前記ＩＣＰドライエッチング法により分離溝を形成する加工時の前記エピタキシャル層を含む基板の温度を４０℃以下とすることを特徴とする発光素子の製造方法である。
　以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
　図１に示す第一導電型のＧａＡｓ出発基板２上に、第一導電型のＧａＡｓバッファ層（図示しない）を積層後、例えば０．１μｍの厚さの第一導電型のＧａＩｎＰ第一エッチストップ層および例えば０．１μｍの厚さの第一導電型のＧａＡｓ第二エッチストップ層を成長させ、エッチストップ層３を形成する。次に、図１に示すように、エッチストップ層３上に、例えば１．０μｍの厚さの第一導電型のＡｌＧａＩｎＰ第一クラッド層（下部クラッド層）１１、例えば０．３μｍの厚さのノンドープのＡｌＧａＩｎＰ活性層１２、例えば１．０μｍの厚さの第二導電型のＡｌＧａＩｎＰ第二クラッド層（上部クラッド層）１３、例えば０．１μｍの厚さの第二導電型のＧａＩｎＰ中間層（図示しない）、および例えば４．０μｍの厚さの第二導電型のＧａＰ窓層１４を順次成長させ、エピタキシャル層（エピタキシャル機能層）１として発光素子構造を有するエピタキシャルウェーハ１０を準備する。ここで第一クラッド層１１から第二クラッド層１３までをダブルヘテロ（ＤＨ）構造部（発光層）１５と称する。これら一連の工程が、出発基板２上に（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜１、０．４≦ｙ≦０．６）を活性層１２とする発光層１５を含むエピタキシャル層１を成長させる工程の例である。
　次に、エピタキシャルウェーハ１０上に、熱硬化型接合部材として例えばベンゾシクロブテン（ＢＣＢ）をスピンコートして、図２に示す接合膜（ＢＣＢ接合膜）４を形成する。次に、エピタキシャルウェーハ１０と、例えばサファイアウェーハである被接合ウェーハ５とを、接合膜４を介して対向させて重ね合わせ、熱圧着する。これにより、図２に示す、エピタキシャルウェーハ１０とサファイアウェーハ５とをＢＣＢ接合膜４を介して接合した、エピタキシャル接合基板２０を作製する。スピンコートにてＢＣＢを塗布する際、設計膜厚は例えば０．６μｍとすることができる。
　本実施形態においては、ＢＣＢをスピンコートする場合を例示したが、ＢＣＢがエピタキシャルウェーハ１０上に均一に形成できれば、ＢＣＢ接合膜４の形成方法はスピンコート法に限定されない。ディップ法その他の方法を用いてＢＣＢ接合膜４を形成してもよい。
　また、本実施形態において、ＢＣＢは、層状に塗布した状態である場合を例示しているが、層状に限定されない。感光性ＢＣＢを用いて孤立島状やライン状、その他の形状にパターン化し、このようにして形成したＢＣＢ接合膜を用いて接合の工程を行っても同様な結果が得られる。
　また、本実施形態においては、ＢＣＢ接合膜４の厚さを０．６μｍとしたが、この膜厚はあくまで例示であり、この膜厚に限定されない。０．１μｍ以上の厚さがあれば十分な接合性が得られるので好ましい。ＢＣＢ接合膜４の厚さは、どのような膜厚を選択可能ではあるが、発光素子形成後、実装基板に移載する前に、形成したＢＣＢ接合膜４を最終的に除去する必要がある。そのため、ＢＣＢ接合膜４が過剰に厚いことは、ＢＣＢの除去性を低下させることになる。前記の観点から３μｍ以下とすることがより好適であるが、これ以上の膜厚であっても同様の効果が得られる。
　また、接合条件は、どのような条件でも選択可能である。例えば１．２Ｎ／ｃｍ２以上かつ２００℃以上４００℃以下とすることができる。
　本実施形態においては、被接合ウェーハ５をサファイアウェーハとして例示したが、被接合ウェーハ５は、サファイアウェーハに限定されるものではなく、レーザー透過性と平坦性が担保されていればどのような材料も選択可能である。サファイアに代えて石英やガラスを使用してもよい。
　次に、ＧａＡｓ出発基板２をウェットエッチングで除去し、第一エッチストップ層を露出させ、次いでエッチャントを切り替えて第一エッチストップ層および第二エッチストップ層をそれぞれ除去して、第一クラッド層１１を露出させる。これにより、図３に示すように、被接合ウェーハ５がＢＣＢ接合膜４を介して発光層１５および窓層１４のみを保持する、エピタキシャル接合基板３０を作製する。このエピタキシャル接合基板３０は、エピタキシャル層１を含む基板ということができる。
　次に、例えばフォトリソグラフィー法によりエピタキシャル層１上にマスクパターンを形成し、ＩＣＰ（誘導結合プラズマ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）ドライエッチングにより素子分離加工を行う。言い換えると、誘導結合プラズマによるＩＣＰドライエッチング法にて、発光層１５に素子を形成するための分離溝を形成する工程を行う。
　形成する素子のサイズは任意であるが、例えば一辺１００μｍ以下（例えば１μｍ以上１００μｍ以下）となるようなマイクロＬＥＤに本発明はより効果的である。ＩＣＰドライエッチングに使用する反応ガスは、例えば塩素（Ｃｌ２）およびアルゴン（Ａｒ）からなるガス、またはＣｌ２ガスとすることができる。
　本実施形態では、ＩＣＰドライエッチング加工を、ＢＣＢ結合膜４の表面の一部を露出させる工程と、ＧａＰ窓層１４の表面の一部を露出させる工程との２回行う。
　ＩＣＰドライエッチング加工時の反応ガス条件は、例えばＣｌ２を３０～５０ｓｃｃｍ、Ａｒを０～２０ｓｃｃｍとすることができ、Ｃｌ２ガス量がＡｒガス量より常に多い加工条件が好適である。
　ＩＣＰドライエッチングを行うエッチング室内の圧力は、例えば０．７Ｐａとすることができる。
　本発明では、ＩＣＰドライエッチング法により分離溝を形成する加工時のエピタキシャル層１を含む基板（エピタキシャル接合基板）３０の温度を４０℃以下とする。ＩＣＰドライエッチング法により分離溝を形成する加工時のエピタキシャル層１を含む基板（エピタキシャル接合基板）３０の温度を３５℃以下とすることが好適である。
　従来の基板処理温度条件（２００℃）では、加工面の温度が上昇すると、ダメージが挿入されやすい。なぜなら、減圧環境下ではＰの乖離は２５０～３００℃から始まり、Ｐ乖離により、加工面に欠陥が形成される。Ｐ乖離を防ぐため、ＢＣｌ３やＳｉＣｌ４などの保護剤を導入しても、加工面のＰ乖離を完全に防ぐことは難しい。本発明に従い、基板温度を４０℃以下にすることで、加工面での温度上昇があっても、Ｐ乖離温度には達しにくい。その結果、加工面に欠陥が生成されにくくなる。その結果、本発明の発光素子の製造方法で製造する発光素子の輝度低下を防ぐことができる。その結果、製造する発光素子の輝度が向上する。ＩＣＰドライエッチング法により分離溝を形成する加工時のエピタキシャル層を含む基板の温度の下限は特に限定されないが、例えば３０℃とすることができる。
　ＩＣＰドライエッチング法により分離溝を形成する加工時のエピタキシャル層１を含む基板（エピタキシャル接合基板）３０の温度を４０℃以下にする具体的手順は、特に限定されないが、その一例を、図４を参照しながら、以下に具体的に説明する。
　図４に示すドライエッチング装置１００は、石英壁１０２で囲まれたＩＣＰチャンバー１０１を備える。石英壁１０２の外周には、コイル１０３が巻き付けられている。
　ＩＣＰチャンバー１０１内には、ウェーハ固定台兼電極１０４が配置されている。ウェーハ固定台兼電極１０４は、加工対象であるエピタキシャル接合基板３０を固定することができる。固定手段は、特に限定されないが、例えば、機械的な固定（チャック方式）と、静電気固定（静電チャック）方式との２種類が選択可能である。図４に示す例では、ウェーハ固定台兼電極１０４は、エピタキシャル接合基板３０を、静電チャック方式で固定するように構成されている。
　また、ドライエッチング装置１００は、バイアス電極１０５、アンテナ電源１０６、反応ガス入口１０７、および反応ガス出口１０８を更に備えている。図４に示す構成を有するドライエッチング装置１００では、反応ガス２００を反応ガス入口１０７を介してＩＣＰチャンバー１０１内へ導入しながら、ＩＣＰチャンバー１０１内にプラズマを発生させることができる。このプラズマにより、エピタキシャル層１上に形成されたマスクパターンに沿って、エピタキシャル層１のＩＣＰドライエッチング加工を行うことができる。
　この例では、ＩＣＰドライエッチング加工に際し、固定されたステージであるウェーハ固定台兼電極１０４から被加工基板であるエピタキシャル接合基板３０の底部に向けて恒温用Ｈｅガス３００を噴射する。
　この恒温用Ｈｅガス３００は、温調されたガスである。より詳細には、恒温用Ｈｅガス３００は、恒温用Ｈｅガス導入口１０９から導入され、温調されたＨｅ恒温用チラー１１０内を通り、例えば３５℃程度の温度に温調される。
　調温された恒温用Ｈｅガス３００は、ウェーハ固定台兼電極１０４から被加工基板であるエピタキシャル接合基板３０の底部に向けて噴射され、恒温用Ｈｅガスの流れ方向３０１に沿って流れる。
　エピタキシャル接合基板３０の底部に噴射する恒温用Ｈｅガス３００の量を調整することで、被加工物裏面であるエピタキシャル接合基板３０の底部の温度を３５℃前後に調整できる。裏面温度は、ウェーハ固定台兼電極１０４の温度をモニターすることで確認が可能である。
　被加工物全体は熱伝導で冷却され、エピタキシャル接合基板３０のサファイア基板５の熱抵抗はゼロではないため、被加工物の裏面の温度と表面の温度とは厳密には一致しない。また、エピタキシャル接合基板３０の表面のプラズマが当たっている部分は局所的には高温となる。しかし、エピタキシャル接合基板３０の表面の熱は、熱伝導により裏面側に伝わって、結果的に冷やされるため、エピタキシャル接合基板３０の表面は４０℃以下で一定に平均的に維持することができる。裏面と表面の温度差は、２～３℃程度となり得る。
　噴射する恒温用Ｈｅガス３００の温度および流量を調節することにより、ＩＣＰドライエッチング法により分離溝を形成する加工時のエピタキシャル層１を含む基板（エピタキシャル接合基板）３０の温度を調節できる。
　ＩＰＣドライエッチング加工において、ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐを８００Ｖ以上とすることが望ましく、１，０００Ｖ以上とすることがより好適である。ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐを８００Ｖ以上とすることで、高いエッチング速度を達成することができ、エッチング時間を短縮することができる。なお、ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐを大きくすることで、基板温度が上昇しやすくなるが、本発明の発光素子の製造方法では、ＩＣＰドライエッチング法による加工時のエピタキシャル層１を含む基板３０の温度を４０℃以下にすることにより、先に説明したように加工面の欠陥の生成を抑えることができる。ＩＰＣドライエッチング加工において、ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐは、例えば１，４００Ｖ以下とすることができる。
　また、反応ガス２００の量はＩＣＰチャンバー１０１の大きさ、エピタキシャル接合基板３０の処理面積により増減するものであるため、前述の流量範囲に限定されるものでない。流量の絶対値ではなく、比率が重要であり、Ｃｌ２の流量がＡｒ流量より常に多いことがＩＣＰドライエッチング速度の観点から好適な条件である。
　また、ＩＣＰドライエッチング法に用いる反応ガス２００を、Ｃｌ２とＡｒとからなるガスのみまたはＣｌ２ガスのみとし、ＳｉＣｌ４あるいはＢＣｌ３などの加工側面保護用のガスを導入せず、反応性ガスであるＣｌ２が常に多い雰囲気で処理することができる。Ａｒガスは、プラズマ安定用に導入しているため、プラズマに着火し、処理ワークの状態が安定化すれば、導入を停止（Ａｒ＝０ｓｃｃｍ）して処理しても問題なく処理できる。Ａｒはプラズマが安定しやすく、他のスパッタ性ガスに比べて好適なガス種である。
　反応ガス２００のＡｒのガス流量を、０ｓｃｃｍ以上とし且つＣｌ２のガス流量の１／３以下とすることで、確実にＩＣＰドライエッチング速度を短縮することができる。
　また、雰囲気は０．７Ｐａを例示したが、安定的にプラズマが発生できれば、どのような条件も選択可能である。ただ、圧力を増やすとＣｌ２プラズマの安定度が低下するため、高すぎる圧力は好ましくない。また、低すぎると反応種が減少し、加工速度が低下するため、低すぎる圧力は好ましくない。０．０５～５Ｐａの範囲、より好ましくは０．１～２Ｐａの範囲で加工を行うことが好適である。
　ＩＣＰドライエッチング法による加工により、図５に示すように、分離溝６により他の素子から分離されて形成された発光素子７が得られる。図５に示す発光素子７は、表面の一部が露出したＧａＰ窓層１４と、その上に位置するＤＨ構造部１５とを含む。発光素子７は、ＢＣＢ接合膜４を介して、被接合ウェーハ５に接合されている。
　本実施形態においては、ＧａＰ窓層１４の表面の一部を露出させた場合を例示したが、ＧａＰ窓層１４を露出させる場合に限定されず、最低限、活性層１２が他の素子から分離されていれば良い。例えば、ＧａＰ窓層１４の表面の一部の露出ではなく、第二クラッド層１３の表面の一部が露出する場合でも同様の効果が得られる。
　次に、図５に示すように素子分離加工後、図６に示すように、端面処理として保護膜８を発光素子７の表面に形成する。保護膜８の材料は、例えば、ＳｉＯ２とすることができるが、ＳｉＯ２に限定されず、発光素子７の端面を保護でき、かつ絶縁性を有する材料であればどのような材料でも選択可能である。ＳｉＮｘや酸化チタン、酸化マグネシウムなども選択可能である。保護膜８には、後段で説明する電極の形成のため、開口部８Ａおよび８Ｂを設ける。
　次に、図６に示すように保護膜８を形成後、図７に示すように、第一導電型層および第二導電型層のそれぞれに接する電極を形成し、熱処理を施すことでオーミックコンタクトを形成する。例えば、第一導電型をｎ型とし、第二導電型をｐ型として、ｎ型層（図７では第１クラッド層１１）に接する電極９Ａの材料にＡｕおよびＳｉを含有する金属を使用し、ｐ型層（図７では窓層１４）に接する電極９Ｂの材料にＡｕおよびＢｅを含有する金属を使用することができる。なお、ｎ型電極の材料としてはＡｕおよびＳｉに限定されるものではなく、例えばＡｕおよびＧｅを含有する金属を使用しても同様な結果が得られる。また、ｐ型電極の材料としてもＡｕおよびＢｅに限定されるものではなく、例えばＡｕおよびＺｎを含有する金属を使用しても同様な結果が得られる。
　以上説明した本発明の発光素子の製造方法の一例により、ＢＣＢ接合膜４を介して被接合ウェーハ５に接合され、電極９Ａおよび９Ｂが設けられた発光素子７が得られる。製造される発光素子７は、素子分離のための分離溝を形成するＩＣＰドライエッチング加工を原因とした欠陥の発生が抑えられているため、素子サイズが小さい場合、例えば素子の一辺が１００μｍ以下の場合であっても、輝度低下が抑えられ、高い発光効率を示すことができる。
　以上では、ＩＣＰドライエッチング法による分離溝６の加工をエピタキシャル接合基板３０に対して行う例を示したが、本発明の発光素子の製造方法においてＩＣＰドライエッチング法による加工を行う基板は、エピタキシャル層１を含む基板であればよく、エピタキシャル接合基板３０に限られない。
　以下、実施例および比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
　（実施例１）
　実施例１では、図１～図７を参照しながら説明した本発明の発光素子の製造方法の一例により、発光素子を製造した。具体的条件等は、以下のとおりである。
　図１に示す第一導電型のＧａＡｓ出発基板２上に、第一導電型のＧａＡｓバッファ層（図示しない）を積層後、０．１μｍの厚さの第一導電型のＧａＩｎＰ第一エッチストップ層および０．１μｍの厚さの第一導電型のＧａＡｓ第二エッチストップ層を成長させ、エッチストップ層３を形成した。次に、図１に示すように、エッチストップ層３上に、１．０μｍの厚さの第一導電型のＡｌＧａＩｎＰ第一クラッド層１１、０．３μｍの厚さのノンドープのＡｌＧａＩｎＰ活性層１２、１．０μｍの厚さの第二導電型のＡｌＧａＩｎＰ第二クラッド層１３、０．１μｍの厚さの第二導電型のＧａＩｎＰ中間層（図示しない）、および４．０μｍの厚さの第二導電型のＧａＰ窓層１４を順次成長させ、エピタキシャル層（エピタキシャル機能層）１として発光素子構造を有するエピタキシャルウェーハ１０を作製した。
　次に、エピタキシャルウェーハ１０上に熱硬化型接合部材としてベンゾシクロブテン（ＢＣＢ）をスピンコートして、図２に示す接合膜４を形成した。次に、エピタキシャルウェーハ１０と、被接合ウェーハであるサファイアウェーハ５とを、接合膜４を介して対向させて重ね合わせ、２Ｎ／ｃｍ２かつ２５０℃の接合条件にて熱圧着した。これにより、図２に示す、エピタキシャルウェーハ１０とサファイアウェーハ５とを接合膜４を介して接合した、エピタキシャル接合基板２０を作製した。スピンコートにてＢＣＢを塗布する際、設計膜厚は０．６μｍとした。
　次に、ＧａＡｓ出発基板２をウェットエッチングで除去し、第一エッチストップ層を露出させ、次いでエッチャントを切り替えて第一エッチストップ層および第二エッチストップ層をそれぞれ除去して、図３に示すように第一クラッド層１１を露出させた。これにより、図３に示すエピタキシャル接合基板３０を得た。
　次に、フォトリソグラフィー法によりエピタキシャル層１上に一辺が５０μｍとなるようにマスクパターンを形成し、エピタキシャル層１を含むエピタキシャル接合基板３０に対してＩＣＰドライエッチングにより素子分離加工を行った。
　ＩＣＰドライエッチングでは、図４を参照しながら説明したドライエッチング装置１００を用い、反応ガスとして塩素（Ｃｌ２）およびアルゴン（Ａｒ）を使用した。ＩＣＰドライエッチング加工はＢＣＢ接合膜４の表面の一部を露出させる工程とＧａＰ窓層１４の表面の一部を露出させる工程の２回行い、図５に示す分離溝６により分離された発光素子７を形成した。
　Ｃｌ２の流量は３０ｓｃｃｍ、Ａｒの流量を１０ｓｃｃｍとし、圧力は０．７Ｐａとした。ＩＣＰドライエッチングに際し、２５℃に調温した恒温用Ｈｅガス３００を２０～３０ｓｃｃｍの流量でエピタキシャル接合基板３０の底部に噴射することで、エピタキシャル接合基板３０の温度を３０℃一定に保持した。
　また、ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐが１，０００～１，２００Ｖの範囲になるようにアンテナ電力およびバイアス電力を調整し、ＩＣＰドライエッチング加工を行った。
　次に素子分離加工後、図６に示すように、発光素子７の表面に端面処理としてＳｉＯ２からなる保護膜８を形成した。
　保護膜８形成後、図７に示すように、第一導電型層および第二導電型層のそれぞれに接する電極９Ａおよび９Ｂを形成し、熱処理を施すことでオーミックコンタクトを形成した。
　具体的には、第一導電型をｎ型とし、第二導電型をｐ型として設計し、ｎ型層である第１クラッド層１１に接する電極９ＡにＡｕとＳｉを含有する金属を使用し、ｐ型層である窓層１４に接する電極にＡｕとＢｅを含有する金属を使用した。
　以上の手順により、図７に示す、ＢＣＢ接合膜４を介して被接合ウェーハ５に接合され、電極９Ａおよび９Ｂが設けられた発光素子７を製造した。
　（比較例１）
　比較例１では、ＩＣＰドライエッチングの条件を、エピタキシャル接合基板３０の温度を２００℃とし、使用する反応ガスをＣｌ２、ＳｉＣｌ４およびＡｒの混合ガスとし、流量をそれぞれＣｌ２＝２．５ｓｃｃｍ、ＳｉＣｌ４＝１ｓｃｃｍおよびＡｒ＝１５ｓｃｃｍとし、チャンバー内の圧力を０．７Ｐａとし、ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐを４００～５００Ｖ前後としたことを除き実施例１と同様な方法で、発光素子を製造した。
　［実施例１および比較例１の結果］
　図８に、実施例１で製造した５０μｍ角ダイスの発光素子７と、比較例で製造した同じサイズの発光素子とに、電流密度３．２Ａ／ｍｍ２で電流を流したときの発光効率を比較した結果を示す。図８から、実施例１で製造した発光素子７は、発光効率が比較例で製造した発光素子より大きくなっているのが判る。この結果から、本発明の例である実施例１は、比較例１よりも輝度低下を抑制できたことが分かる。
　（実施例２）
　実施例２では、ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐを９００Ｖ前後一定とし、反応ガス２００の流量をＣｌ２＝３０ｓｃｃｍ，Ａｒ＝１０ｓｃｃｍの条件とし、ＩＣＰドライエッチング中に一定に維持するエピタキシャル接合基板３０の温度を２０℃以上４０℃以下の範囲内で変化させてＩＣＰドライエッチングを行ったことを除き実施例１と同様な条件で、５０μｍ角ダイスの発光素子７を製造した。
　（比較例２）
　比較例２では、ＩＣＰドライエッチング中に一定に維持するエピタキシャル接合基板３０の温度を４０℃を超え２００℃以下の範囲内で変化させてＩＣＰドライエッチングを行ったことを除き実施例２と同様な条件で、５０μｍ角ダイスの発光素子７を製造した。
　実施例２および比較例２では、恒温用Ｈｅガス３００の温度を調整し且つ恒温用Ｈｅガス３００の流量を制御することで、ＩＣＰドライエッチング中に一定に維持するエピタキシャル接合基板３０の温度を変化させた。
　［実施例２および比較例２の結果］
　図９に、実施例２で製造した各発光素子７と、比較例２で製造した各発光素子とについて、電流密度３．２Ａ／ｍｍ２における発光効率を調査した結果を示す。図９に示すように、ＩＣＰエッチング加工中のエピタキシャル接合基板３０を４０℃を超え２００℃以下とした比較例２では、ＩＣＰエッチング加工中のエピタキシャル接合基板３０の温度を下げるにつれて外部量子効率（発光効率）は上昇傾向があるが、１１０℃程度まで効率は非常に低い水準にあり、５０℃でも効率は低かった。一方、ＩＣＰエッチング加工中のエピタキシャル接合基板３０の温度を４０℃とすると顕著な発光効率改善傾向が確認され、ＩＣＰエッチング加工中のエピタキシャル接合基板３０の温度を４０℃以下とした実施例２では、おおむね良好な傾向を示した。
　すなわち、ＩＣＰエッチング加工中のエピタキシャル接合基板３０の温度を４０℃以下とした実施例２は、比較例２よりも輝度低下を抑制できた。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 　発光素子の製造方法であって、
    　少なくとも出発基板上に（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ＜１、０．４≦ｙ≦０．６）を活性層とする発光層を含むエピタキシャル層を成長させる工程と、
    　誘導結合プラズマによるＩＣＰドライエッチング法にて該発光層に素子を形成するための分離溝を形成する工程と
    を有し、
    　前記ＩＣＰドライエッチング法により分離溝を形成する加工時の前記エピタキシャル層を含む基板の温度を４０℃以下とすることを特徴とする発光素子の製造方法。
  2. 　前記ＩＣＰドライエッチング法により形成する前記素子の一辺を１００μｍ以下とすることを特徴とする請求項１に記載の発光素子の製造方法。
  3. 　前記ＩＣＰドライエッチング法に用いる反応ガスを、Ｃｌ２とＡｒとからなるガス、またはＣｌ２ガスとし、
    　Ｃｌ２のガス流量をＡｒのガス流量より多くし、かつ、ｐｅａｋ－ｔｏ－ｐｅａｋ電圧Ｖｐｐを８００Ｖ以上とする条件で分離溝を形成することを特徴とする請求項１または２に記載の発光素子の製造方法。
  4. 　前記反応ガスの前記Ａｒのガス流量を、０ｓｃｃｍ以上とし且つ前記Ｃｌ２のガス流量の１／３以下とすることを特徴とする請求項３に記載の発光素子の製造方法。
PCT/JP2023/011641 2022-03-30 2023-03-23 発光素子の製造方法 WO2023190082A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022057333A JP7251672B1 (ja) 2022-03-30 2022-03-30 発光素子の製造方法
JP2022-057333 2022-03-30

Publications (1)

Publication Number Publication Date
WO2023190082A1 true WO2023190082A1 (ja) 2023-10-05

Family

ID=85779541

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/011641 WO2023190082A1 (ja) 2022-03-30 2023-03-23 発光素子の製造方法

Country Status (3)

Country Link
JP (1) JP7251672B1 (ja)
TW (1) TW202347826A (ja)
WO (1) WO2023190082A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148365A (ja) * 1999-11-19 2001-05-29 Canon Inc ドライエッチング方法、及び半導体基体の作製方法
JP2002043277A (ja) * 2000-07-24 2002-02-08 Hitachi Ltd 半導体装置の製造方法、及びそれに用いるプラズマエッチング装置
JP2006073692A (ja) * 2004-09-01 2006-03-16 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2006077766A1 (ja) * 2005-01-18 2006-07-27 Matsushita Electric Industrial Co., Ltd. 半導体レーザ装置及びその製造方法
WO2016079929A1 (ja) * 2014-11-21 2016-05-26 信越半導体株式会社 発光素子及び発光素子の製造方法
WO2017038031A1 (ja) * 2015-09-02 2017-03-09 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2018088455A (ja) * 2016-11-28 2018-06-07 住友電気工業株式会社 半導体素子を作製する方法
JP2018181887A (ja) * 2017-04-03 2018-11-15 住友電気工業株式会社 半導体光素子を作製する方法、面発光レーザ
WO2020157811A1 (ja) * 2019-01-28 2020-08-06 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2021024768A1 (ja) * 2019-08-08 2021-02-11 信越半導体株式会社 半導体基板の仮接合方法
US11101418B1 (en) * 2019-09-10 2021-08-24 Facebook Technologies, Llc Spacer for self-aligned mesa

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148365A (ja) * 1999-11-19 2001-05-29 Canon Inc ドライエッチング方法、及び半導体基体の作製方法
JP2002043277A (ja) * 2000-07-24 2002-02-08 Hitachi Ltd 半導体装置の製造方法、及びそれに用いるプラズマエッチング装置
JP2006073692A (ja) * 2004-09-01 2006-03-16 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2006077766A1 (ja) * 2005-01-18 2006-07-27 Matsushita Electric Industrial Co., Ltd. 半導体レーザ装置及びその製造方法
WO2016079929A1 (ja) * 2014-11-21 2016-05-26 信越半導体株式会社 発光素子及び発光素子の製造方法
WO2017038031A1 (ja) * 2015-09-02 2017-03-09 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2018088455A (ja) * 2016-11-28 2018-06-07 住友電気工業株式会社 半導体素子を作製する方法
JP2018181887A (ja) * 2017-04-03 2018-11-15 住友電気工業株式会社 半導体光素子を作製する方法、面発光レーザ
WO2020157811A1 (ja) * 2019-01-28 2020-08-06 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2021024768A1 (ja) * 2019-08-08 2021-02-11 信越半導体株式会社 半導体基板の仮接合方法
US11101418B1 (en) * 2019-09-10 2021-08-24 Facebook Technologies, Llc Spacer for self-aligned mesa

Also Published As

Publication number Publication date
JP7251672B1 (ja) 2023-04-04
JP2023149016A (ja) 2023-10-13
TW202347826A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US10453998B2 (en) Vertical topology light emitting device
US6156584A (en) Method of manufacturing a semiconductor light emitting device
JP2007134388A (ja) 窒化物系半導体素子とその製造方法
WO2023190082A1 (ja) 発光素子の製造方法
TWI628810B (zh) 發光元件以及發光元件的製造方法
WO2007126091A1 (ja) エッチング方法、エッチングマスクおよびそれを用いた半導体装置の製造方法
JP2010532916A (ja) 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法
TW202002322A (zh) 發光元件以及發光元件的製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23780092

Country of ref document: EP

Kind code of ref document: A1