WO2016079929A1 - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法 Download PDF

Info

Publication number
WO2016079929A1
WO2016079929A1 PCT/JP2015/005378 JP2015005378W WO2016079929A1 WO 2016079929 A1 WO2016079929 A1 WO 2016079929A1 JP 2015005378 W JP2015005378 W JP 2015005378W WO 2016079929 A1 WO2016079929 A1 WO 2016079929A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
semiconductor layer
acid
substrate
Prior art date
Application number
PCT/JP2015/005378
Other languages
English (en)
French (fr)
Inventor
石崎　順也
翔吾 古屋
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to JP2016559798A priority Critical patent/JP6519593B2/ja
Publication of WO2016079929A1 publication Critical patent/WO2016079929A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

Definitions

  • the present invention relates to a light-emitting element and a method for manufacturing the light-emitting element, and in particular, a first semiconductor layer, an active layer, a second semiconductor layer, and a window layer / support substrate are formed on a substrate by epitaxial growth.
  • the present invention relates to a structure and a manufacturing method when a rough surface treatment is performed on a formed light emitting element substrate.
  • LEDs light emitting diodes
  • Most conventional lighting fixtures are a combination of an InGaN blue LED and a fluorescent agent.
  • a fluorescent agent when used, the occurrence of Stokes loss is unavoidable in principle, and there is a problem that it is impossible to convert all the light received by the fluorescent agent into another wavelength. In particular, this problem is remarkable in a region such as yellow or red having a longer wavelength than blue.
  • InGaN-based LEDs which are blue LEDs, generally use a sapphire substrate, and the sapphire substrate is transparent with respect to the emission wavelength, and thus has an ideal form for the above-described lighting fixture.
  • GaAs or Ge serving as a light-absorbing substrate with respect to the emission wavelength is used as a starting substrate, which is not suitable for the above-described use.
  • a window layer is grown to a thickness that can be used for a support substrate as shown in Patent Document 1 or a method of bonding a transparent substrate to a light emitting portion as shown in Patent Document 2, and absorbs light.
  • a technique for removing a starting substrate, which is a substrate, to make an LED is disclosed.
  • the substrate used for bonding has a thickness of 200 ⁇ m or more.
  • the film thickness required for the LED element is at most about 100 ⁇ m in consideration of the light distribution characteristic and the assemblability with other elements. Therefore, it is necessary to thin the film to such a thickness. In thinning processing, the number of man-hours due to processing and the risk of wafer breakage also increase, leading to increased costs and reduced yield.
  • the window layer may be grown to a desired thickness. Since the step of bonding and bonding the substrates is not necessary, it can be formed at a low cost and is an excellent method.
  • the window layer / current diffusion layer and the window layer / support substrate are roughened, and the light emitting portion is rough.
  • a method that does not face the surface has been proposed.
  • this method requires the formation of a deep trench that penetrates the window / current diffusion layer portion, which is not only costly, but the height difference between the upper and lower electrodes is too large, so that wire bonding can be performed. difficult.
  • Even when applied to the flip chip type it is necessary to form a thick insulating film and a very long metal via, which causes an increase in cost. Therefore, it is desirable that the window layer / current diffusion layer portion which is the upper electrode portion is thin.
  • Patent Documents 4 and 5 are disclosed as disclosure techniques in which the window layer / current diffusion layer is thin, the height difference between the upper electrode part and the lower electrode part is small, and the light extraction part or the light reflection part has a rough surface. It is done.
  • a rough surface is formed on the surface of the n-type semiconductor layer on the side opposite to the light extraction surface side, but this is a technical disclosure of a flip-chip type, and efficient light from the electrode side to the window layer side.
  • the purpose is reflection. Further, it is disclosed that it is difficult to apply a rough surface to both the window layer / support substrate and the light emitting portion.
  • Patent Document 5 discloses a technique in which a surface of a light emitting unit is roughened and a mesa shape having a different angle or a simple mesa shape is formed on a side surface of the light emitting unit.
  • the substrate has a reflective structure that does not require a rough surface.
  • a technique is disclosed in which the surface of the light emitting part is formed with irregularities having a period of 2 ⁇ m by photolithography.
  • the window layer / support substrate is formed by epitaxial growth, the substrate is greatly warped due to lattice irregularity, and even if the contact exposure method is adopted, the photolithography method has a uniform pitch of 2 ⁇ m or less on the light emitting portion surface. It is very difficult to form a pattern.
  • the luminous efficiency is still not sufficient.
  • a thin line electrode is provided on the surface of the light emitting part, if the surface of the light emitting part is roughened in order to improve the light emission efficiency, over-etching occurs in the lower part of the thin line electrode, resulting in peeling of the electrode. There is a problem of end.
  • the present invention has been made in view of the above problems, and in a light emitting device having a window layer / supporting substrate and a light emitting portion and performing element separation, the light emission efficiency is improved while suppressing the peeling of the electrode on the surface of the light emitting portion.
  • An object is to provide an improved light-emitting element.
  • a window layer / support substrate a second conductivity type second semiconductor layer, an active layer, and a first conductivity type first semiconductor layer provided on the window layer / support substrate.
  • a light emitting element having a light emitting part including On the first semiconductor layer, a first ohmic electrode provided via a first selective etching layer, At least a part of the surface of the first semiconductor layer and the side surface of the light emitting part is covered with an insulating protective film, and the surface of the first semiconductor layer and the surface of the window layer / supporting substrate are roughened.
  • a light-emitting element having the characteristics.
  • the removed portion from which the light emitting portion has been removed, the non-removed portion other than the removed portion, and the first selective etching layer provided on the first semiconductor layer of the non-removed portion via the first selective etching layer Having one ohmic electrode It is preferable that it has a 2nd ohmic electrode provided on the said window layer and support substrate of the said removal part. If it is such, it will become a light emitting element in which the amount of light extraction was further increased, and the present invention works particularly effectively.
  • the window layer / support substrate is made of any one of GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), and SiC, and includes the first semiconductor layer, the active layer, and the second layer.
  • the semiconductor layer is preferably made of AlGaInP or AlGaAs.
  • the above materials can be suitably used as the window layer / support substrate, the first semiconductor layer, the active layer, and the second semiconductor layer.
  • a step of forming a selective etching layer having at least a second selective etching layer and a first selective etching layer on a substrate, and a material of a lattice matching system with the substrate on the selective etching layer The first semiconductor layer, the active layer, and the second semiconductor layer are sequentially grown by epitaxial growth to form a light-emitting portion, and the window layer is also supported on the light-emitting portion with a non-lattice matching material with respect to the substrate.
  • a first rough surface treatment step for performing a rough surface treatment on the surface of the layer; an element separation step for removing a part of the light-emitting portion to form a non-removable portion; and the light-emitting portion removed Forming a second ohmic electrode on the formed window layer / support substrate, covering at least part of the first semiconductor layer surface and the side surface of the light emitting portion with an insulating protective film, and the window layer / support
  • a method for manufacturing a light-emitting element including a second rough surface treatment step of roughening a surface and side surfaces of a substrate.
  • light emission efficiency can be achieved by roughening the surface of the first semiconductor layer and the surface of the window layer and supporting substrate while suppressing the peeling of the electrode on the surface of the light emitting portion relatively easily and at low cost.
  • a light-emitting element with improved resistance can be manufactured.
  • the substrate is GaAs or Ge
  • the window layer / support substrate is GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), SiC
  • the first semiconductor layer is GaAs or Ge
  • the window layer / support substrate is GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), SiC
  • the first semiconductor layer is GaAs or Ge
  • the window layer / support substrate is GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), SiC
  • the first semiconductor layer is GaAs or Ge
  • the window layer / support substrate is GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), SiC
  • the first semiconductor layer is GaAs or Ge
  • the window layer / support substrate is GaP, GaAsP,
  • a mixed solution of an organic acid and an inorganic acid is used, and the organic acid contains at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid includes hydrochloric acid, sulfuric acid, nitric acid, and hydrofluoric acid.
  • the second rough surface treatment step includes A mixed solution containing an organic acid and an inorganic acid is used, and the organic acid includes at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid includes hydrochloric acid, sulfuric acid, nitric acid, It is preferable to use a solution containing at least one of hydrofluoric acid and containing iodine.
  • the surface can be reliably roughened.
  • peeling of the electrode on the surface of the light emitting portion is suppressed, and not only the surface of the first semiconductor layer but also the surface of the window layer and supporting substrate is roughened, so that the area to be roughened is reduced. Since it can be made larger, it is possible to realize a light emitting element in which the amount of light extraction is further increased. Further, in the method for manufacturing a light emitting device of the present invention, the surface of the first semiconductor layer and the surface of the window layer / supporting substrate are roughened while suppressing the peeling of the electrode on the surface of the light emitting portion relatively easily and at low cost. Thus, a light emitting element with improved luminous efficiency can be manufactured.
  • the light-emitting element of the present invention will be described with reference to FIG.
  • the light emitting device 1 of the present invention is provided on a window layer / support substrate 107, a window layer / support substrate 107, a second conductivity type second semiconductor layer 105, an active layer 104,
  • the light emitting unit 108 includes the first conductivity type first semiconductor layer 103 in this order.
  • the window layer / support substrate 107 is made of GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), SiC, etc., and the first semiconductor layer 103, the active layer 104, and the second semiconductor layer 105 are made of AlGaInP or It can consist of AlGaAs.
  • the light emitting element 1 includes a removal unit 170 from which at least the first semiconductor layer 103 and the active layer 104 of the light emitting unit 108 are removed, a non-removal unit 180 other than the removal unit 170, and the first semiconductor layer 103 of the non-removal unit 180.
  • the first ohmic electrode 121 provided via the first selective etching layer 102B and the second ohmic electrode 122 provided on the window layer / supporting substrate 107 of the removing portion 170 are provided. .
  • At least a part of the surface of the first semiconductor layer 103 and the side surface of the light emitting unit 108 is covered with an insulating protective film 150, and the surface of the first semiconductor layer 103 and the surface and side surfaces of the window layer / support substrate 107 are roughened. It is what.
  • a substrate 101 is prepared as a starting substrate (SP1 in FIG. 2).
  • GaAs or Ge can be preferably used as the substrate 101.
  • the material of the active layer 104 to be described later can be epitaxially grown in a lattice matching system, the quality of the active layer 104 can be easily improved, and the luminance can be increased and the life characteristics can be improved.
  • the selective etching layer 102 is formed on the substrate 101 (SP2 in FIG. 2).
  • the selective etching layer 102 can be formed on the substrate 101 by, for example, MOVPE (metal organic chemical vapor deposition), MBE (molecular beam epitaxy), or CBE (chemical beam epitaxy).
  • the selective etching layer 102 has a layer structure of two or more layers, and has at least a second selective etching layer 102A in contact with the substrate 101 and a first selective etching layer 102B in contact with a first semiconductor layer 103 described later.
  • the second selective etching layer 102A and the first selective etching layer 102B are preferably composed of different materials or compositions.
  • the substrate 101 and the first conductivity type first semiconductor layer 103 of the lattice matching system, the active layer 104, and the second conductivity type second semiconductor layer 105 are sequentially grown by epitaxial growth to form the light emitting portion 108 (FIG. 2 SP3).
  • a window layer / supporting substrate 107 is formed by epitaxial growth on the light-emitting portion 108 with a non-lattice matching material with respect to the substrate 101 to produce an epitaxial substrate 109 (SP4 in FIG. 2).
  • an epitaxial substrate 109 can be produced by epitaxially growing the buffer layer 106 and the window layer / supporting substrate 107 in this order.
  • the window layer / support substrate 107 may be formed by HVPE (hydride vapor phase epitaxy).
  • the active layer 104 has (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) or Al z Ga 1-z As (0 ⁇ z ⁇ 0.45).
  • AlGaInP When applying to visible light illumination, it is preferable to select AlGaInP, and when applying to infrared illumination, it is preferable to select AlGaAs.
  • the design of the active layer 104 is not limited to the above materials because the wavelength can be adjusted by using a superlattice or the like other than the wavelength resulting from the material composition.
  • AlGaInP or AlGaAs is selected for the first semiconductor layer 103 and the second semiconductor layer 105, and the selection may not be the same material as that of the active layer 104.
  • the first semiconductor layer 103, the active layer 104, and the second semiconductor layer 105 having the simplest structure are exemplified by AlGaInP, which is the same material, but the first semiconductor layer 103 or the second semiconductor layer is exemplified.
  • 105 generally includes a plurality of layers in order to improve characteristics, and the first semiconductor layer 103 or the second semiconductor layer 105 is not limited to a single layer.
  • the window layer / supporting substrate 107 GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), SiC, or the like can be suitably used.
  • the buffer layer 106 is most preferably formed of GaInP. Needless to say, the buffer layer 106 may be any material as long as it has a buffer function, and the present invention is not limited to this.
  • the window layer / support substrate 107 can also be formed of AlGaAs, which is a lattice matching material.
  • the weather resistance is good.
  • GaAsP GaAsP is selected as the window layer / supporting substrate 107.
  • the weather resistance is good.
  • there is a large lattice mismatch between GaAsP and an AlGaInP-based material or AlGaAs-based material high-density strain and threading dislocations enter GaAsP.
  • the epitaxial substrate 109 has a large warp.
  • the light emitting portion 108 is preferably grown with a crystallographic inclination of 12 degrees or more with respect to the growth surface.
  • This tilt direction can be selected in any direction, but when adopting the process of separating the elements in the scribe and braking process, select the direction in which the crystal axis does not tilt and is orthogonal to one of the scribe lines, If the direction in which the crystal axis is inclined is selected for the other of the scribe lines, it is possible to reduce the number of elements whose side surfaces are inclined with respect to the element surface and the back surface.
  • a direction in which one of the scribe lines is not inclined is usually selected, but the inclination of the element side surface of about 20 degrees is not a big problem on the assembly. Therefore, the orthogonal directions do not have to coincide exactly, and an angular range of about ⁇ 20 degrees from the orthogonal directions is conceptually included in the orthogonal directions.
  • the substrate 101 and the second selective etching layer 102A are removed from the epitaxial substrate 109, and only the first selective etching layer 102B remains on the surface of the first semiconductor layer 103 of the light emitting element substrate 110 as shown in FIG. (SP5 in FIG. 2).
  • the first selective etching layer 102 ⁇ / b> B remains on the surface of the first semiconductor layer 103 by removing the substrate 101 by wet etching using the second selective etching layer 102 ⁇ / b> A from the epitaxial substrate 109. it can.
  • a first ohmic electrode 121 for supplying a potential to the light emitting element is formed on the surface of the first selective etching layer 102B (SP6 in FIG. 2).
  • the first selective etching layer 102B in a region other than the lower portion of the first ohmic electrode 121 is removed (SP7 in FIG. 2).
  • the first selective etching layer 102B in a region other than the lower portion of the first ohmic electrode 121 can be removed by etching.
  • a first rough surface treatment step is performed in which the surface of the first semiconductor layer 103 is roughened (SP8 in FIG. 2).
  • a mixed solution of an organic acid and an inorganic acid is used, and the organic acid contains carboxylic acid, in particular, any one or more of citric acid, malonic acid, formic acid, acetic acid, tartaric acid,
  • the inorganic acid can be used using a solution containing one or more of hydrochloric acid, sulfuric acid, nitric acid, and hydrofluoric acid. In this way, the surface can be reliably roughened.
  • an element isolation process is performed to remove a part of the light emitting portion 108 to form a removal portion 170 and other non-removal portions 180 (SP9 in FIG. 2).
  • a pattern in which predetermined regions (second ohmic electrode formation region 140 and scribe region 141 in FIG. 6) are opened with a resist by a photolithography method is formed.
  • This can be performed by etching using a resist as an etching mask.
  • the etching is performed by a wet etching method using a wet etching solution containing hydrochloric acid to remove the second semiconductor layer 105, the buffer layer 106, or the window layer / support substrate 107, and a non-removed portion other than the removed portion 170. 180 can be formed.
  • the element isolation step can also be performed by a dry etching method such as an RIE method using a halogen gas, preferably a gas containing hydrogen chloride, or an ICP method.
  • a dry etching method such as an RIE method using a halogen gas, preferably a gas containing hydrogen chloride, or an ICP method.
  • the second ohmic electrode 122 is formed on the removal portion 170 on the window layer / support substrate 107 from which the light emitting portion 108 has been removed (SP10 in FIG. 2).
  • the insulating protective film 150 can be any material as long as it is transparent and has insulating properties.
  • As the insulating protective film 150 for example, SiO 2 or SiN x is preferably used. If it is such, the process which opens the upper part of the 1st ohmic electrode 121 and the 2nd ohmic electrode 122 with the photolithographic method and the etching liquid containing a hydrofluoric acid can be performed easily.
  • a second rough surface treatment step is performed to roughen the surface and side surfaces of the window layer / support substrate 107 (SP12 in FIG. 2).
  • the second rough surface treatment Before performing the second rough surface treatment, it is preferable to first scribe a light-emitting element by forming a light-emitting element die by scribing a scribe line along the removing portion 170 and performing braking. After forming the light emitting element die, it is preferable to transfer the light emitting element die to the holding tape so that the window layer / supporting substrate 107 is on the upper surface, and then perform the following second roughening treatment.
  • a mixed solution containing an organic acid and an inorganic acid is used, and the organic acid contains at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic
  • the acid can be carried out using a solution containing one or more of hydrochloric acid, sulfuric acid, nitric acid, and hydrofluoric acid and containing iodine. In this way, the surface can be reliably roughened.
  • the first rough surface liquid applied to the first semiconductor layer 103 used in the first rough surface treatment step described above and the second rough surface liquid applied to the window layer / support substrate 107 in the second rough surface treatment step have liquid compositions. Different. Therefore, since the etching characteristics different shapes and R a inevitably rough surface first semiconductor layer 103 and the window layer and the supporting substrate 107 has are different.
  • the surface of the first semiconductor layer 103 and the surface and side surfaces of the window layer / support substrate 107 are roughened while suppressing the peeling of the electrodes on the surface of the light emitting portion. be able to.
  • the area to be roughened can be increased, the light extraction amount can be further increased, and a light emitting element with improved light emission efficiency can be manufactured.
  • Example 1 A n-type GaAs buffer layer (not shown) of 0.5 ⁇ m and a second n-type AlInP layer is formed on an n-type GaAs substrate 101 having a thickness of 280 ⁇ m whose crystal axis is inclined by 15 ° in the [110] direction from the [001] direction.
  • the selective etching layer 102A is grown by 1 ⁇ m and the first selective etching layer 102B made of an n-type GaAs layer is grown by 1 ⁇ m
  • the n-type cladding layer (first semiconductor layer 103) made of AlGaInP, the active layer 104, and the p-type by MOVPE
  • the light emitting portion 108 composed of the clad layer (second semiconductor layer 105) is formed with a thickness of 6.5 ⁇ m
  • the buffer layer 106 made of p-type GaInP is formed with a thickness of 0.3 ⁇ m.
  • a layer made of p-type GaP was formed to 1 ⁇ m (see FIG. 3).
  • the substrate was transferred to an HVPE furnace and a window layer / support substrate 107 made of p-type GaP was grown by 120 ⁇ m to obtain an epitaxial substrate 109.
  • the GaAs substrate 101, the GaAs buffer layer, and the second selective etching layer 102A were removed, and the light emitting element substrate 110 in which the first selective etching layer 102B remained was manufactured (see FIG. 4).
  • the first ohmic electrode 121 is formed on the first selective etching layer 102B of the light emitting element substrate 110 (see FIG. 5), and the first selective etching layer 102B in a region other than the lower portion of the first ohmic electrode 121 is formed with hydrogen peroxide. Removed with a water-containing acid etchant (SPM).
  • SPM water-containing acid etchant
  • a first rough surface treatment step was performed on the surface of the first semiconductor layer 103 (see FIG. 6).
  • the first rough surface liquid a mixed liquid of acetic acid and hydrochloric acid was prepared, and the rough surface treatment was realized by etching at room temperature for 1 minute.
  • R a 0.6 ⁇ m.
  • a region other than the second ohmic electrode formation region 140 and the scribe region 141 is covered with a resist, and an element isolation step is performed by a wet etching method using a wet etching solution containing hydrochloric acid.
  • the light emitting portion 108 was removed to form a removal portion 170 where the window layer / support substrate 107 was exposed, and other non-removal portions 180 (see FIG. 7).
  • the 2nd ohmic electrode 122 was formed in the removal part 170 (refer FIG. 8).
  • an insulating protective film 150 made of SiO 2 was laminated, and the surface of the first semiconductor layer 103 and the side surfaces of the light emitting unit 108 were covered with the insulating protective film 150.
  • openings were formed in the insulating protective film 150 at the first ohmic electrode 121 and the second ohmic electrode 122 by photolithography and hydrofluoric acid etching.
  • a scribe line was scribed along the exposed removed portion 170, the crack line was extended along the scribe line, and then the elements were separated by braking to form a light emitting element die.
  • the light emitting element die was transferred to the holding tape so that the surface on which the first ohmic electrode was provided was on the tape surface side, and then the second rough surface treatment step was performed.
  • a rough surface solution used for roughening the window layer / supporting substrate in the second rough surface treatment step a mixed solution of acetic acid, hydrofluoric acid and iodine was prepared.
  • the 2nd roughening process was performed by etching for 1 minute at normal temperature.
  • a light emitting device was manufactured as described above.
  • the manufactured light emitting device was fixed on TO-18 with silver paste and then connected with Au wire to produce a lamp, and the light output was measured.
  • the light emission output was about 60% higher than the comparative example described later.
  • peeling of the electrode due to the rough surface treatment did not occur.
  • Example 2 First, it carried out similarly to Example 1 to the 1st roughening process process. When the roughness of the rough surface of the surface of the first semiconductor layer at this time was measured, the same R a as in Example 1 was 0.6 ⁇ m.
  • a SiO 2 film was coated with a thickness of 300 nm so as to cover the first semiconductor layer and the first ohmic electrode, and a resist pattern having an element isolation shape was formed by a photolithography method.
  • the pattern opening was etched with hydrofluoric acid.
  • a dry etching method was performed using an SiO 2 film having an opening pattern as an etching mask.
  • element separation is performed by ICP method under conditions of a substrate temperature of 100 ° C., an ICP output of 300 W, a bias of 20 W, a Cl 2 gas of 3 sccm, and a pressure of 0.3 Pa, the light emitting portion is removed, and the window is removed.
  • the removal part which exposed the layer and support substrate was formed.
  • Example 2 Then, it carried out similarly to Example 1, and performed from formation of the 2nd ohmic electrode to the 2nd roughening process process, and manufactured the light emitting element.
  • R a 0.5 ⁇ m.
  • a lamp was produced from the light emitting device produced as described above in the same manner as in Example 1, and the light emission output was measured. As a result, the light emission output was 62% higher than the comparative example described later. Moreover, peeling of the electrode due to the rough surface treatment did not occur.
  • Example 2 A light emitting device was manufactured in the same manner as in Example 1 except that the first rough surface treatment and the second rough surface treatment were not performed and the first selective etching layer was not provided below the first ohmic electrode. .
  • Example 2 Using the light emitting device produced as described above, a lamp was produced in the same manner as in Example 1, and the light emission output was measured. As a result, peeling of the electrode did not occur, but as described above, the light emission output was lower than that of Example 1 and Example 2.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Abstract

　本発明は、窓層兼支持基板と、該窓層兼支持基板上に設けられ、第二導電型の第二半導体層と、活性層と、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、前記第一半導体層上に、第一選択エッチング層を介して設けられた第一オーミック電極を有し、前記第一半導体層の表面及び前記発光部の側面の少なくとも一部は絶縁保護膜で被覆され、前記第一半導体層の表面及び前記窓層兼支持基板の表面が粗面化されているものであることを特徴とする発光素子である。これにより、窓層兼支持基板と発光部を有し、素子分離を行う発光素子において、発光部表面の電極の剥離を抑制しつつ、発光効率を向上させた発光素子が提供される。

Description

発光素子及び発光素子の製造方法
　本発明は、発光素子、及び発光素子の製造方法に関し、特に基板上にエピタキシャル成長によって第一半導体層、活性層、第二半導体層、窓層兼支持基板を形成し、基板を除去した後に電極を形成した発光素子基板へ粗面処理を施す際の構造及び製造方法に関する。
　近年、発光ダイオード（ＬＥＤ）の高効率化が進み、照明器具への適用が進んでいる。従来の照明器具はＩｎＧａＮ系の青色ＬＥＤと蛍光剤を組み合わせた器具がほとんどであった。しかし、蛍光剤を使用した際には原理的にストークスロスの発生が避けられず、蛍光剤が受光した全ての光を別の波長に変換はできない問題があった。特に青色より相対的に長波長の黄色や赤色といった領域でこの問題が顕著である。
　この問題を解決するために、黄色や赤色ＬＥＤと青色ＬＥＤを組み合わせる技術が近年採用されている。その際、ＣＯＢ（ｃｈｉｐ　ｏｎ　ｂｏａｒｄ）型のように一方の面に光を取り出すのではなく、ボードの上にＬＥＤを並べてフィラメント型で発光させる電球タイプの照明器具が普及しつつある。このタイプの器具に適用するＬＥＤ素子は、フィラメント全面にわたって光を取り出す必要があるため、素子の一方に光を取り出すタイプは適しておらず、チップ全球に光を取り出す配光を有する素子が理想的である。
　青色ＬＥＤであるＩｎＧａＮ系ＬＥＤはサファイア基板を用いるのが一般的であり、サファイア基板は発光波長に対して透明であるため、前述の照明器具に対しては理想的な形態になっている。しかし、黄色や赤色のＬＥＤにおいては、発光波長に対して光吸収基板となるＧａＡｓやＧｅを出発基板にしており、前記の用途には適さない。
　この問題を解決するために、特許文献１に示すように発光部に透明基板を接合する方法や、特許文献２に示すように支持基板に用いられるような厚さまで窓層を成長し、光吸収基板である出発基板を除去してＬＥＤにする技術が開示されている。
　特許文献１で開示される方法では、必要な厚さ以上の透明基板を接合する必要があり、接合後に基板を所定の厚さまで削る必要があるため、コストアップの要因となる。また、通常、接合に用いられる基板は２００μｍ以上の厚さがある。ＬＥＤ素子に要求される膜厚は、配光特性及び他の素子とのアセンブリ性を考慮すると、せいぜい１００μｍ前後であるため、この程度の厚さまで薄膜化加工する必要がある。薄膜化加工にあたり、加工を行うことによる工数の増加、及び、ウェーハが割れるリスクも増大し、コストアップ及び歩留まり低下要因となる。
　一方、特許文献２に開示される支持基板に用いることができる厚さまで結晶成長により成長した窓層を支持基板として利用する方法では、所望の厚さまで窓層を成長すればよく、薄膜化加工や基板接合・接着の工程が不要のため、低コストでの形成が可能であり、優れた方法である。
　また、前述のような透明支持基板を有する発光素子においては、発光素子内部での多重反射を防止し、光吸収を抑制することで発光効率を上げる手法が取られるのが一般的である。特許文献３では、厚い窓層兼電流拡散層と厚い窓層兼支持基板が発光部を挟む構造において、窓層兼電流拡散層及び窓層兼支持基板に粗面をかけ、発光部には粗面をかけない方法が提案されている。ただ、この方法は窓層兼電流拡散層部を貫通する深いトレンチを形成する必要があり、コストがかかるだけでなく、上部と下部の電極の高低差が大きすぎるため、ワイヤーボンディングを行うことが難しい。フリップチップ型に適用するに際しても、厚い絶縁膜と非常に長い金属ビアを形成する必要があり、コストアップ要因となる。従って、上部電極部である窓層兼電流拡散層部が薄いことが望まれる。
　窓層兼電流拡散層の厚さが薄く、上部電極部と下部電極部の高低差が少なく、かつ、光取り出し部もしくは光反射部に粗面を有する開示技術として、特許文献４及び５が挙げられる。特許文献４では、光取り出し面側と反対側のｎ型半導体層表面に粗面を形成しているが、フリップチップ型への技術開示であり、電極側から窓層側への効率的な光反射を目的としている。また、窓層兼支持基板と発光部両者へ粗面をかけることの難しさが開示されている。
　特許文献５では、発光部表面に粗面が施されており、発光部側面に異なる角度のメサ形状あるいは単純なメサ形状を有する技術が開示されている。この場合、基板には粗面を必要としない反射型の構造が採用されている。また、発光部表面はフォトリソグラフィーにより２μｍ周期等の凹凸を形成する技術が開示されている。
　一方、窓層兼支持基板をエピタキシャル成長で形成した場合、格子不整に起因して基板は大きく反っており、たとえ密着露光法を採用したとしてもフォトリソグラフィー法では発光部表面に２μｍ以下のピッチの均一パターンを形成することが極めて困難である。
特許第５４２７５８５号公報 特許第４５６９８５８号公報 特許第４７１５３７０号公報 特開２００７－０５９５１８号公報 特開２０１１－１９８９９２号公報
　窓層兼支持基板部と発光部を有する発光素子において、発光効率は今だに十分とは言えない。しかしながら、発光部表面に細線電極が設けられている場合、発光効率を向上させるために、発光部表面に粗面処理を行うと、細線電極の下部にオーバーエッチングが生じ、電極の剥離が生じてしまうという問題がある。
　本発明は上記問題に鑑みてなされたものであって、窓層兼支持基板と発光部を有し、素子分離を行う発光素子において、発光部表面の電極の剥離を抑制しつつ、発光効率を向上させた発光素子を提供することを目的とする。
　上記目的を達成するために、窓層兼支持基板と、該窓層兼支持基板上に設けられ、第二導電型の第二半導体層と、活性層と、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、
　前記第一半導体層上に、第一選択エッチング層を介して設けられた第一オーミック電極を有し、
　前記第一半導体層の表面及び前記発光部の側面の少なくとも一部は絶縁保護膜で被覆され、前記第一半導体層の表面及び前記窓層兼支持基板の表面が粗面化されているものであることを特徴とする発光素子を提供する。
　このような発光素子であれば、発光部表面の電極の剥離が抑制され、第一半導体層の表面だけでなく、窓層兼支持基板の表面が粗面化されているため、粗面化される面積をより大きく取ることができるので、光取り出し量が更に増加した発光素子となる。
　このとき、前記発光部が除去された除去部と、該除去部以外の非除去部と、該非除去部の前記第一半導体層上に、前記第一選択エッチング層を介して設けられた前記第一オーミック電極を有し、
　前記除去部の前記窓層兼支持基板上に設けられた第二オーミック電極とを有するものであることが好ましい。
　このようなものであれば、光取り出し量が更に増加した発光素子となるとともに、本発明が特に有効に作用する。
　このとき、前記窓層兼支持基板はＧａＰ、ＧａＡｓＰ、ＡｌＧａＡｓ、サファイア（Ａｌ２Ｏ３）、石英（ＳｉＯ２）、ＳｉＣのいずれかからなり、前記第一半導体層、前記活性層、前記第二半導体層がＡｌＧａＩｎＰまたはＡｌＧａＡｓからなるものであることが好ましい。
　このように、窓層兼支持基板、第一半導体層、活性層、第二半導体層として、上記のような材料を好適に用いることができる。
　また、本発明によれば、基板上に、第二選択エッチング層と第一選択エッチング層を少なくとも有する選択エッチング層を形成する工程と、該選択エッチング層の上に前記基板と格子整合系の材料で第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光部を形成する工程と、該発光部の上に前記基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記基板及び前記第二選択エッチング層を除去して、前記第一半導体層の表面に前記第一選択エッチング層のみを残留させる工程と、前記第一選択エッチング層の表面に第一オーミック電極を形成する工程と、前記第一オーミック電極の下部以外の領域の前記第一選択エッチング層を除去する工程と、前記第一半導体層の表面に粗面処理を行う第一粗面処理工程と、前記発光部の一部を除去して除去部と、それ以外の非除去部を形成する素子分離工程と、前記発光部が除去された窓層兼支持基板上に第二オーミック電極を形成する工程と、前記第一半導体層表面及び前記発光部の側面の少なくとも一部を絶縁保護膜で被覆する工程と、前記窓層兼支持基板の表面及び側面を粗面化する第二粗面処理工程を含むことを特徴とする発光素子の製造方法を提供する。
　このような製造方法であれば、比較的簡単に、低コストで、発光部表面の電極の剥離を抑制しつつ、第一半導体層の表面及び窓層兼支持基板表面の粗面化により発光効率を向上させた発光素子を製造することができる。
　このとき、前記基板をＧａＡｓまたはＧｅとし、前記窓層兼支持基板をＧａＰ、ＧａＡｓＰ、ＡｌＧａＡｓ、サファイア（Ａｌ２Ｏ３）、石英（ＳｉＯ２）、ＳｉＣのいずれかとし、前記第一半導体層、前記活性層、前記第二半導体層をＡｌＧａＩｎＰまたはＡｌＧａＡｓとすることが好ましい。
　このように、基板、窓層兼支持基板、第一半導体層、活性層、第二半導体層として、上記のような材料を好適に用いることができる。
　このとき、前記第一粗面処理工程は、
　有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液を用いて行い、
　前記第二粗面処理工程は、
　有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか１種類以上を含み、かつ、前記無機酸は塩酸、硫酸、硝酸、弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液を用いて行うことが好ましい。
　このようにすれば、確実に表面を粗面化することができる。
　本発明によれば、発光部表面の電極の剥離が抑制され、第一半導体層の表面だけでなく、窓層兼支持基板の表面が粗面化されているため、粗面化される面積をより大きく取ることができるので、光取り出し量が更に増加した発光素子を実現できる。
　また、本発明の発光素子の製造方法では、比較的簡単に、低コストで、発光部表面の電極の剥離を抑制しつつ、第一半導体層の表面及び窓層兼支持基板表面の粗面化により発光効率を向上させた発光素子を製造することができる。
本発明の発光素子の一例を示した概略図である。 本発明の発光素子の製造方法の一例を示した工程図である。 本発明の発光素子の製造方法の製造過程における基板上に選択エッチング層と発光部と窓層兼支持基板を成長させたエピタキシャル基板を示す概略図である。 本発明の発光素子の製造方法の製造過程におけるエピタキシャル基板から基板及び第二選択エッチング層を除去した発光素子基板を示す概略図である。 本発明の発光素子の製造方法の製造過程における第一オーミック電極が形成された発光素子基板の概略図である。 本発明の発光素子の製造方法の製造過程における第一粗面処理が行われた発光素子基板の概略図である。 本発明の発光素子の製造方法の製造過程における素子分離工程を行った発光素子基板の概略図である。 本発明の発光素子の製造方法の製造過程における第二オーミック電極を形成し、絶縁保護膜を形成した発光素子基板の概略図である。
　以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
　まず、本発明の発光素子について図１を参照して説明する。
　図１に示すように、本発明の発光素子１は、窓層兼支持基板１０７と、窓層兼支持基板１０７上に設けられ、第二導電型の第二半導体層１０５と、活性層１０４と、第一導電型の第一半導体層１０３とをこの順に含む発光部１０８とを有している。
　窓層兼支持基板１０７はＧａＰ、ＧａＡｓＰ、ＡｌＧａＡｓ、サファイア（Ａｌ２Ｏ３）、石英（ＳｉＯ２）、ＳｉＣ等からなり、第一半導体層１０３、活性層１０４、第二半導体層１０５がＡｌＧａＩｎＰまたはＡｌＧａＡｓからなるものとすることができる。
　発光素子１は、発光部１０８の少なくとも第一半導体層１０３と活性層１０４が除去された除去部１７０と、除去部１７０以外の非除去部１８０と、該非除去部１８０の第一半導体層１０３上に、第一選択エッチング層１０２Ｂを介して設けられた第一オーミック電極１２１と、除去部１７０の窓層兼支持基板１０７上に設けられた第二オーミック電極１２２とを有していることが好ましい。
　第一半導体層１０３表面及び発光部１０８の側面の少なくとも一部は絶縁保護膜１５０で被覆され、第一半導体層１０３の表面と、窓層兼支持基板１０７の表面及び側面が粗面化されているものである。
　このような本発明の発光素子１であれば、発光部表面の電極の剥離が抑制され、第一半導体層の表面だけでなく、窓層兼支持基板の表面が粗面化されているため、粗面化される面積をより大きく取ることができるので、光取り出し量が更に増加した発光素子となる。
　次に、本発明の発光素子の製造方法について図２―図８を参照して説明する。
　まず、図３に示すように出発基板として、基板１０１を用意する（図２のＳＰ１）。
　基板１０１としては、ＧａＡｓまたはＧｅを好適に用いることができる。
　このようにすれば、後述する活性層１０４の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層１０４の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。
　次に、基板１０１の上に選択エッチング層１０２を形成する（図２のＳＰ２）。
　選択エッチング層１０２は、基板１０１の上に、例えばＭＯＶＰＥ法（有機金属気相成長法）やＭＢＥ（分子線エピタキシー法）、ＣＢＥ（化学線エピタキシー法）により形成することができる。
　選択エッチング層１０２は、二層以上の層構造から成り、基板１０１に接する第二選択エッチング層１０２Ａと、後述する第一半導体層１０３に接する第一選択エッチング層１０２Ｂを少なくとも有する。第二選択エッチング層１０２Ａと第一選択エッチング層１０２Ｂは異なる材料あるいは組成から構成されることが好ましい。
　次に、基板１０１と格子整合系の第一導電型の第一半導体層１０３、活性層１０４、第二導電型の第二半導体層１０５を順次エピタキシャル成長により成長させて発光部１０８を形成する（図２のＳＰ３）。
　次に、発光部１０８の上に基板１０１に対して非格子整合系の材料で窓層兼支持基板１０７をエピタキシャル成長により形成して、エピタキシャル基板１０９を作製する（図２のＳＰ４）。
　上記ＳＰ３、４において、具体的には、図３に示すように、第一導電型の第一半導体層１０３、活性層１０４、第二導電型の第二半導体層１０５からなる発光部１０８上に、緩衝層１０６、窓層兼支持基板１０７をこの順にエピタキシャル成長したエピタキシャル基板１０９を作製することができる。
　なお、窓層兼支持基板１０７は、ＨＶＰＥ法（ハイドライド気相成長法）により形成してもよい。
　活性層１０４は発光波長に応じて（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）またはＡｌｚＧａ１―ｚＡｓ（０≦ｚ≦０．４５）で形成される。可視光照明に適用する場合、ＡｌＧａＩｎＰを選択するのが好適であり、赤外照明に適用する場合、ＡｌＧａＡｓを選択するのが好適である。ただし、活性層１０４の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。
　第一半導体層１０３、第二半導体層１０５はＡｌＧａＩｎＰもしくはＡｌＧａＡｓが選択され、その選択は活性層１０４と必ずしも同一の材料でなくともよい。
　本実施形態においては、最も単純な構造である第一半導体層１０３、活性層１０４、第二半導体層１０５が同一材料であるＡｌＧａＩｎＰの場合を例示するが、第一半導体層１０３あるいは第二半導体層１０５は特性向上のため、各層内には複数層が含まれるのが一般的であり、第一半導体層１０３あるいは第二半導体層１０５が単一層であることに限定されない。
　窓層兼支持基板１０７としては、ＧａＰ、ＧａＡｓＰ、ＡｌＧａＡｓ、サファイア（Ａｌ２Ｏ３）、石英（ＳｉＯ２）、ＳｉＣ等を好適に用いることができる。窓層兼支持基板１０７をＧａＰ、ＧａＡｓＰ、ＡｌＧａＡｓ、サファイア（Ａｌ２Ｏ３）、石英（ＳｉＯ２）、ＳｉＣ等で形成した場合、緩衝層１０６はＧａＩｎＰで形成するのが最も好適であるが、緩衝層１０６は、緩衝機能のある材料であればいかなる材料の選択も可能で、これに限定されないことは言うまでもない。
　また、窓層兼支持基板１０７は格子整合系の材料であるＡｌＧａＡｓで形成することも可能である。また、窓層兼支持基板１０７として、ＧａＡｓＰを選択すると、耐候性が良好である。
　しかし、ＧａＡｓＰと、ＡｌＧａＩｎＰ系材料またはＡｌＧａＡｓ系材料との間には大きな格子不整が存在するため、ＧａＡｓＰには高密度のひずみや貫通転位が入る。その結果、エピタキシャル基板１０９は大きな反りを有する。
　ここで、自然超格子の形成による波長シフトを防止するため、発光部１０８は、成長面に対して結晶学的に１２度以上傾斜して成長が行われることが好ましい。この傾斜方向は、どの方向に選択することも可能だが、スクライブ・ブレーキング工程で素子を分離する工程を採用する場合、スクライブ線の一方には結晶軸が傾斜せず直交する方向を選択し、スクライブ線の他方には結晶軸が傾斜する方向を選択すれば、素子側面が素子表面及び裏面に対して傾斜する面を少なくできる。従って、通常はスクライブ線の一方は傾斜しない方向が選択されるが、２０度程度の素子側面の傾斜は、アセンブリ上は大きな問題にならない。従って、上記直交方向は、厳密に一致する必要はなく、直交方向より±２０度程度の角度範囲は直交方向に概念的に含まれる。
　次に、エピタキシャル基板１０９から基板１０１及び第二選択エッチング層１０２Ａを除去して、図４に示すように発光素子基板１１０の第一半導体層１０３の表面に第一選択エッチング層１０２Ｂのみを残留させる（図２のＳＰ５）。
　具体的には、エピタキシャル基板１０９から第二選択エッチング層１０２Ａを用いてウェットエッチング法により基板１０１を除去することで、第一半導体層１０３の表面に第一選択エッチング層１０２Ｂのみを残留させることができる。
　次に、図５に示すように、第一選択エッチング層１０２Ｂの表面に、発光素子へ電位を供給するための第一オーミック電極１２１を形成する（図２のＳＰ６）。
　次に、図５に示すように、第一オーミック電極１２１の下部以外の領域の第一選択エッチング層１０２Ｂを除去する（図２のＳＰ７）。
　具体的には、第一オーミック電極１２１をエッチングマスクとし、第一オーミック電極１２１の下部以外の領域の第一選択エッチング層１０２Ｂを、エッチングにより除去することができる。
　次に、図６に示すように第一半導体層１０３の表面に粗面処理を行う第一粗面処理工程を行う（図２のＳＰ８）。
　第一粗面処理工程は、有機酸と無機酸の混合液が用いられ、前記有機酸としてカルボン酸、特には、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液を用いて行うことができる。
　このようにすれば、確実に表面を粗面化することができる。
　第一粗面処理工程で粗面化した際の、第一半導体層１０３表面の粗面の粗さはＲａ（算術平均粗さ）＝０．３μｍ以上とすることが好ましい。
　第一選択エッチング層１０２Ｂを第一粗面液に対して選択エッチング性がある材料で構成することで、第一粗面液は第一オーミック電極の形状に沿ってファセット面を形成する。このようにして、第一選択エッチング層１０２Ｂを第一オーミック電極１２１の下部に設けることにより第一オーミック電極１２１の下部へのオーバーエッチングの発生を防止することができるので、発光部表面の電極の剥離を抑制することができる。
　次に、図７に示すように、発光部１０８の一部を除去して除去部１７０と、それ以外の非除去部１８０を形成する素子分離工程を行う（図２のＳＰ９）。
　素子分離工程は、例えば、フォトリソグラフィー法により、レジストで第一半導体層１０３上の所定の領域（図６における第二オーミック電極形成領域１４０、スクライブ領域１４１）を開口させたパターンを形成し、このレジストをエッチングマスクとして用いてエッチングすることによって行うことができる。
　上記エッチングは、塩酸を含有するウェットエッチング液によるウェットエッチング法により、第二半導体層１０５、緩衝層１０６もしくは窓層兼支持基板１０７を露出させた除去部１７０と、除去部１７０以外の非除去部１８０を形成することができる。
　また、素子分離工程は、上記で例示したウェットエッチング法の他、ハロゲンガス、好ましくは塩化水素を含有するガスを用いるＲＩＥ法もしくはＩＣＰ法等の、ドライエッチング法にて行うこともできる。
　次に、図８に示すように、発光部１０８が除去された窓層兼支持基板１０７上の除去部１７０上に第二オーミック電極１２２を形成する（図２のＳＰ１０）。
　次に、図８に示すように、第一半導体層１０３表面及び発光部１０８の側面の少なくとも一部を絶縁保護膜１５０で被覆する（図２のＳＰ１１）。
　絶縁保護膜１５０は透明で絶縁性を有する材料であれば、どのような材料でも可能である。絶縁保護膜１５０としては、例えばＳｉＯ２もしくはＳｉＮｘを用いることが好適である。このようなものであれば、フォトリソグラフィー法と弗酸を含有したエッチング液によって、第一オーミック電極１２１及び第二オーミック電極１２２の上部を開口する加工を容易に行うことができる。
　次に、図１に示すように、窓層兼支持基板１０７の表面及び側面を粗面化する第二粗面処理工程を行う（図２のＳＰ１２）。
　第二粗面処理を行う前に、まず、除去部１７０に沿ってスクライブ線をけがき、ブレーキングを行うことで発光素子を分離して、発光素子ダイスを形成することが好ましい。発光素子ダイス形成後、窓層兼支持基板１０７が上面になるように発光素子ダイスを保持テープに転写してから、下記の第二粗面処理を行うことが好ましい。
　第二粗面処理工程は、有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか１種類以上を含み、かつ、前記無機酸は塩酸、硫酸、硝酸、弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液を用いて行うことができる。
　このようにすれば、確実に表面を粗面化することができる。
　第二粗面処理工程で粗面化した際の、窓層兼支持基板１０７の表面および側面の粗面の粗さはＲａ＝０．３μｍ以上とすることが好ましい。
　上述した第一粗面処理工程で用いた第一半導体層１０３に施す第一粗面液と、第二粗面処理工程で窓層兼支持基板１０７に施す第二粗面液とは液組成が異なる。そのため、エッチング特性が異なるため、必然的に第一半導体層１０３と窓層兼支持基板１０７が有する粗面の形状及びＲａは異なったものとなる。
　上述したような本発明の発光素子の製造方法では、発光部表面の電極の剥離を抑制しつつ、第一半導体層１０３の表面と、窓層兼支持基板１０７の表面及び側面を粗面化することができる。このように、粗面化される面積をより大きく取ることができるので、光取り出し量を更に増加させることができ、発光効率を向上させた発光素子を製造することができる。
　以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
　結晶軸が［００１］方向より［１１０］方向に１５°傾斜した厚さ２８０μｍのｎ型ＧａＡｓ基板１０１上にｎ型ＧａＡｓバッファ層（不図示）を０．５μｍ、ｎ型ＡｌＩｎＰ層からなる第二選択エッチング層１０２Ａを１μｍ、ｎ型ＧａＡｓ層から成る第一選択エッチング層１０２Ｂを１μｍ成長させた後、ＭＯＶＰＥ法でＡｌＧａＩｎＰから成るｎ型クラッド層（第一半導体層１０３）、活性層１０４、ｐ型クラッド層（第二半導体層１０５）で構成される発光部１０８を６．５μｍ形成し、更にｐ型ＧａＩｎＰからなる緩衝層１０６を０．３μｍ形成し、ＧａＰ窓層兼支持基板１０７の一部としてｐ型ＧａＰからなる層を１μｍ形成した（図３参照）。次に、ＨＶＰＥ炉に移してｐ型ＧａＰからなる窓層兼支持基板１０７を１２０μｍ成長させ、エピタキシャル基板１０９を得た。
　次に、ＧａＡｓ基板１０１、ＧａＡｓバッファ層および第二選択エッチング層１０２Ａを除去して、第一選択エッチング層１０２Ｂを残留させた発光素子基板１１０を作製した（図４参照）。
　次に、発光素子基板１１０の第一選択エッチング層１０２Ｂ上へ第一オーミック電極１２１を形成し（図５参照）、第一オーミック電極１２１下部以外の領域の第一選択エッチング層１０２Ｂを過酸化水素水含有酸エッチャント（ＳＰＭ）で除去した。
　次に、第一半導体層１０３表面に第一粗面処理工程を施した（図６参照）。第一粗面液は酢酸と塩酸の混合液を作製し、常温で１分エッチングすることで粗面処理を実現した。このときの第一半導体層１０３表面の粗面の粗さを測定したところ、Ｒａ＝０．６μｍであった。
　次に、フォトリソグラフィー法により、第二オーミック電極形成領域１４０及びスクライブ領域１４１（図６参照）以外をレジストで被覆し、塩酸を含有するウェットエッチング液によるウェットエッチング法で素子分離工程を実施し、発光部１０８を除去して窓層兼支持基板１０７が露出した除去部１７０と、それ以外の非除去部１８０を形成した（図７参照）。
　次に、除去部１７０に第二オーミック電極１２２を形成した（図８参照）。次に、ＳｉＯ２からなる絶縁保護膜１５０を積層し、第一半導体層１０３表面及び発光部１０８の側面を絶縁保護膜１５０で被覆した。そして、第一オーミック電極１２１及び第二オーミック電極１２２部分をフォトリソグラフィー法と弗酸エッチングにより、絶縁保護膜１５０に開口部を形成した。
　次に、露出させた除去部１７０に沿ってスクライブ線をけがき、スクライブ線に沿ってクラック線を伸ばし、その後、ブレーキングを行うことで素子を分離し、発光素子ダイスを形成した。
　発光素子ダイス形成後、第一オーミック電極が設けられている面がテープ面側になるように保持テープに発光素子ダイスを転写し、その後、第二粗面処理工程を実施した。第二粗面処理工程で窓層兼支持基板の粗面化を行う際に用いる粗面液は、酢酸と弗酸、沃素の混合液を作製した。そして、常温で１分エッチングすることで第二粗面処理を行った。このときの窓層兼支持基板１０７の表面および側面の粗面の粗さを測定したところ、Ｒａ＝０．５μｍであった。
　以上のようにして発光素子を製造した。そして、製造した発光素子をＴＯ－１８上に銀ペーストで固定後、Ａｕワイヤーで結線し、ランプを作製し、発光出力を測定した。その結果、後述する比較例に対し、約６０％発光出力が高かった。また、粗面処理による電極の剥離は生じなかった。
（実施例２）
　まず、実施例１と同様にして、第一粗面処理工程まで行った。このときの第一半導体層表面の粗面の粗さを測定したところ、実施例１と同様のＲａ＝０．６μｍであった。
　次に、ドライエッチング法を行うために、第一半導体層、第一オーミック電極を被覆するようにＳｉＯ２膜を３００ｎｍ被覆し、フォトリソグラフィー法により、素子分離予定形状のレジストパターンを形成した。次に、弗酸によりパターン開口部をエッチングした。
　そして、開口パターンを有するＳｉＯ２膜をエッチングマスクとして、ドライエッチング法を実施した。ドライエッチングに際してはＩＣＰ法によって、基板温度１００℃、ＩＣＰ出力３００Ｗ、バイアス２０Ｗ、Ｃｌ２ガス３ｓｃｃｍ、圧力０．３Ｐａの条件でエッチングを行って素子分離を実施し、発光部を除去して、窓層兼支持基板を露出させた除去部を形成した。
　その後、実施例１と同様にして、第二オーミック電極の形成から第二粗面処理工程までを行い、発光素子を製造した。このときの窓層兼支持基板の表面および側面の粗面の粗さを測定したところ、Ｒａ＝０．５μｍであった。
　上記のようにして作製した発光素子を実施例１と同様にしてランプを作製し、発光出力を測定した。その結果、後述する比較例に対し、６２％発光出力が高かった。また、粗面処理による電極の剥離は生じなかった。
（比較例）
　第一粗面処理及び第二粗面処理を行わず、また、第一オーミック電極の下部に第一選択エッチング層を設けなかったこと以外は、実施例１と同様の方法で発光素子を製造した。
　上記のようにして作製した発光素子で、実施例１と同様にしてランプを作製、発光出力を測定した。その結果、電極の剥離は生じなかったが、上述したように、実施例１及び実施例２に比べて発光出力が低かった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (6)

  1. 　窓層兼支持基板と、該窓層兼支持基板上に設けられ、第二導電型の第二半導体層と、活性層と、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、
    　前記第一半導体層上に、第一選択エッチング層を介して設けられた第一オーミック電極を有し、
    　前記第一半導体層の表面及び前記発光部の側面の少なくとも一部は絶縁保護膜で被覆され、前記第一半導体層の表面及び前記窓層兼支持基板の表面が粗面化されているものであることを特徴とする発光素子。
  2. 　前記発光部が除去された除去部と、該除去部以外の非除去部と、該非除去部の前記第一半導体層上に、前記第一選択エッチング層を介して設けられた前記第一オーミック電極を有し、
    　前記除去部の前記窓層兼支持基板上に設けられた第二オーミック電極とを有するものであることを特徴とする請求項１に記載の発光素子。
  3. 　前記窓層兼支持基板はＧａＰ、ＧａＡｓＰ、ＡｌＧａＡｓ、サファイア（Ａｌ２Ｏ３）、石英（ＳｉＯ２）、ＳｉＣのいずれかからなり、前記第一半導体層、前記活性層、前記第二半導体層がＡｌＧａＩｎＰまたはＡｌＧａＡｓからなるものであることを特徴とする請求項１又は請求項２に記載の発光素子。
  4. 　基板上に、第二選択エッチング層と第一選択エッチング層を少なくとも有する選択エッチング層を形成する工程と、該選択エッチング層の上に前記基板と格子整合系の材料で第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光部を形成する工程と、該発光部の上に前記基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記基板及び前記第二選択エッチング層を除去して、前記第一半導体層の表面に前記第一選択エッチング層のみを残留させる工程と、前記第一選択エッチング層の表面に第一オーミック電極を形成する工程と、前記第一オーミック電極の下部以外の領域の前記第一選択エッチング層を除去する工程と、前記第一半導体層の表面に粗面処理を行う第一粗面処理工程と、前記発光部の一部を除去して除去部と、それ以外の非除去部を形成する素子分離工程と、前記発光部が除去された窓層兼支持基板上に第二オーミック電極を形成する工程と、前記第一半導体層表面及び前記発光部の側面の少なくとも一部を絶縁保護膜で被覆する工程と、前記窓層兼支持基板の表面及び側面を粗面化する第二粗面処理工程を含むことを特徴とする発光素子の製造方法。
  5. 　前記基板をＧａＡｓまたはＧｅとし、前記窓層兼支持基板をＧａＰ、ＧａＡｓＰ、ＡｌＧａＡｓ、サファイア（Ａｌ２Ｏ３）、石英（ＳｉＯ２）、ＳｉＣのいずれかとし、前記第一半導体層、前記活性層、前記第二半導体層をＡｌＧａＩｎＰまたはＡｌＧａＡｓとすることを特徴とする請求項４に記載の発光素子の製造方法。
  6. 　前記第一粗面処理工程は、
    　有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液を用いて行い、
    　前記第二粗面処理工程は、
    　有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか１種類以上を含み、かつ、前記無機酸は塩酸、硫酸、硝酸、弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液を用いて行うことを特徴とする請求項５に記載の発光素子の製造方法。
PCT/JP2015/005378 2014-11-21 2015-10-27 発光素子及び発光素子の製造方法 WO2016079929A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016559798A JP6519593B2 (ja) 2014-11-21 2015-10-27 発光素子及び発光素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-236652 2014-11-21
JP2014236652 2014-11-21

Publications (1)

Publication Number Publication Date
WO2016079929A1 true WO2016079929A1 (ja) 2016-05-26

Family

ID=56013506

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/005378 WO2016079929A1 (ja) 2014-11-21 2015-10-27 発光素子及び発光素子の製造方法

Country Status (3)

Country Link
JP (1) JP6519593B2 (ja)
TW (1) TW201622174A (ja)
WO (1) WO2016079929A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121649A1 (ja) * 2018-12-10 2020-06-18 株式会社フィルネックス 半導体基板、半導体基板の製造方法及び半導体素子の製造方法
JP7251672B1 (ja) 2022-03-30 2023-04-04 信越半導体株式会社 発光素子の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799837B (zh) * 2018-09-28 2023-04-21 晶元光電股份有限公司 半導體元件以及其相關之製造方法
TWI761645B (zh) * 2018-12-20 2022-04-21 晶元光電股份有限公司 半導體元件以及其製造方法
TWI801163B (zh) * 2018-12-20 2023-05-01 晶元光電股份有限公司 半導體元件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243609A (ja) * 1992-02-27 1993-09-21 Kyocera Corp 半導体発光素子
JP2001196630A (ja) * 2000-01-13 2001-07-19 Kokuren Koden Kagi Kofun Yugenkoshi エンハンスされた外部量子効率を有する半導体発光素子の製造方法
JP2003078162A (ja) * 2001-08-31 2003-03-14 Shin Etsu Handotai Co Ltd ＧａＰ系半導体発光素子
JP2005150664A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2005317663A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006324507A (ja) * 2005-05-19 2006-11-30 Mitsubishi Chemicals Corp 発光ダイオードの製造方法
JP2008034888A (ja) * 2007-10-25 2008-02-14 Toshiba Electronic Engineering Corp 半導体発光素子
JP2011044733A (ja) * 2005-05-31 2011-03-03 Samsung Led Co Ltd 白色発光素子
JP2011165799A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2011198992A (ja) * 2010-03-19 2011-10-06 Hitachi Cable Ltd 半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW474034B (en) * 2000-11-07 2002-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
JP4715370B2 (ja) * 2005-07-29 2011-07-06 信越半導体株式会社 発光素子及びその製造方法
JP2013157496A (ja) * 2012-01-31 2013-08-15 Sony Corp 発光素子およびその製造方法、並びに発光装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243609A (ja) * 1992-02-27 1993-09-21 Kyocera Corp 半導体発光素子
JP2001196630A (ja) * 2000-01-13 2001-07-19 Kokuren Koden Kagi Kofun Yugenkoshi エンハンスされた外部量子効率を有する半導体発光素子の製造方法
JP2003078162A (ja) * 2001-08-31 2003-03-14 Shin Etsu Handotai Co Ltd ＧａＰ系半導体発光素子
JP2005150664A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2005317663A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006324507A (ja) * 2005-05-19 2006-11-30 Mitsubishi Chemicals Corp 発光ダイオードの製造方法
JP2011044733A (ja) * 2005-05-31 2011-03-03 Samsung Led Co Ltd 白色発光素子
JP2008034888A (ja) * 2007-10-25 2008-02-14 Toshiba Electronic Engineering Corp 半導体発光素子
JP2011165799A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2011198992A (ja) * 2010-03-19 2011-10-06 Hitachi Cable Ltd 半導体発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121649A1 (ja) * 2018-12-10 2020-06-18 株式会社フィルネックス 半導体基板、半導体基板の製造方法及び半導体素子の製造方法
JPWO2020121649A1 (ja) * 2018-12-10 2021-02-15 株式会社フィルネックス 半導体基板、半導体基板の製造方法及び半導体素子の製造方法
US11894272B2 (en) 2018-12-10 2024-02-06 Filnex Inc. Semiconductor substrate, method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP7251672B1 (ja) 2022-03-30 2023-04-04 信越半導体株式会社 発光素子の製造方法
WO2023190082A1 (ja) * 2022-03-30 2023-10-05 信越半導体株式会社 発光素子の製造方法
JP2023149016A (ja) * 2022-03-30 2023-10-13 信越半導体株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
TW201622174A (zh) 2016-06-16
JP6519593B2 (ja) 2019-05-29
JPWO2016079929A1 (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
JP6197799B2 (ja) 発光素子及び発光素子の製造方法
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
WO2016079929A1 (ja) 発光素子及び発光素子の製造方法
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
KR101457209B1 (ko) 발광 소자 및 그 제조방법
JP2010123742A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2010219310A (ja) 光デバイスおよび光デバイス構造
JP2009117744A (ja) ＺｎＯ系半導体素子の製造方法
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
KR20050089120A (ko) 발광 다이오드 및 그 제조 방법
JP6245380B2 (ja) 発光素子及び発光素子の製造方法
WO2018070120A1 (ja) 発光素子及び発光素子の製造方法
KR101364167B1 (ko) 수직형 발광 다이오드 및 그 제조방법
JP6708270B2 (ja) 発光素子
JP6507947B2 (ja) 発光素子の製造方法
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
TWI731104B (zh) 發光元件及發光元件的製造方法
TWI817264B (zh) 垂直式發光二極體及其製造方法
KR20100109167A (ko) 발광 다이오드 제조방법
WO2017047011A1 (ja) 発光素子の実装方法
KR20130024482A (ko) 수직형 발광 다이오드용 기판
JP2019212875A (ja) 発光素子及び発光素子の製造方法
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15861019

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016559798

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15861019

Country of ref document: EP

Kind code of ref document: A1