WO2017025299A1 - Halbleiterchip - Google Patents

Halbleiterchip Download PDF

Info

Publication number
WO2017025299A1
WO2017025299A1 PCT/EP2016/067576 EP2016067576W WO2017025299A1 WO 2017025299 A1 WO2017025299 A1 WO 2017025299A1 EP 2016067576 W EP2016067576 W EP 2016067576W WO 2017025299 A1 WO2017025299 A1 WO 2017025299A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
semiconductor chip
conductor body
connection point
opening
Prior art date
Application number
PCT/EP2016/067576
Other languages
English (en)
French (fr)
Inventor
Korbinian Perzlmaier
Christian LEIRER
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201680047219.4A priority Critical patent/CN107980183B/zh
Priority to US15/750,565 priority patent/US10985306B2/en
Publication of WO2017025299A1 publication Critical patent/WO2017025299A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Definitions

  • An object to be solved is to specify a semiconductor chip which has particularly good thermal properties.
  • the semiconductor chip is, for example, an electronic or optoelectronic semiconductor chip.
  • the semiconductor chip may be a chip which detects or emits electromagnetic radiation, in particular light, during operation.
  • the semiconductor chip comprises a semiconductor body which comprises an active region.
  • the semiconductor body contains one or more layers of a semiconductor material.
  • the active region of the semiconductor chip is in the operation of the
  • the semiconductor body may be based on, for example, a III / V compound semiconductor material.
  • the semiconductor chip comprises a carrier which comprises a first conductor body, a second conductor body and a shaped body.
  • the carrier is one or more mechanically supporting component of the semiconductor chip, which gives the semiconductor chip at least a part of its mechanical stability.
  • the carrier comprises at least a first conductor body and at least one second conductor body.
  • the semiconductor chip can be energized during operation via the conductor body.
  • the ladder body for example, as a solid body
  • the conductor bodies can be used for producing the carrier, for example as a solid body
  • the conductor bodies are produced in the manufacture of the carrier, for example by electroless or electrodeposition.
  • the conductor bodies are characterized by a high electrical conductivity and a high thermal conductivity.
  • the ladder body can be provided or the conductor bodies are produced in the manufacture of the carrier, for example by electroless or electrodeposition.
  • the conductor bodies are characterized by a high electrical conductivity and a high thermal conductivity.
  • the ladder body can be provided or the conductor bodies are produced in the manufacture of the carrier, for example by electroless or electrodeposition.
  • the conductor bodies are characterized by a high electrical conductivity and a high thermal conductivity.
  • the ladder body can be provided or the conductor bodies are produced in the manufacture of the carrier, for example by electroless or electrodeposition.
  • the conductor bodies are characterized by a high electrical conductivity and a high thermal conductivity.
  • the ladder body can be provided or the conductor bodies are produced in the manufacture of the carrier, for example by electroless or electrodeposition.
  • the conductor bodies are characterized by a
  • the first and the second conductor body are in operation of the semiconductor chip at different electrical potential. If one
  • the molded body is with an electric
  • Shaped body may be formed with a plastic material.
  • the shaped body can completely enclose the conductor bodies of the carrier in lateral directions.
  • the lateral directions are those directions that lead to a
  • the conductor bodies can be arranged on an upper side of the semiconductor body facing the semiconductor body Carrier and a semiconductor body facing away from the side of the carrier flush with the molding.
  • the molded body can be molded onto the conductor body.
  • a direct interface between the shaped body and the conductor bodies may be present.
  • the material of the molding for the molding on the conductor body may be flowable and solidify after molding.
  • the molded body electrically isolates the first and second conductor bodies from each other, so that an electrical connection of the
  • connection to each other may be formed completely with the molding, so that the conductor body are accessible only on the side facing away from the semiconductor body underside of the carrier for further contacting.
  • the molded body may be formed in one piece.
  • Shaped body may be formed with a matrix material comprising, for example, a thermoplastic and / or a thermoset and / or an epoxy material and / or a silicone material.
  • a matrix material comprising, for example, a thermoplastic and / or a thermoset and / or an epoxy material and / or a silicone material.
  • the matrix material fillers may be incorporated, which mechanical, thermal and / or optical
  • the semiconductor chip comprises an electrically insulating
  • Matrix material of the molding is formed.
  • the semiconductor chip comprises at least a first one
  • the carrier is connected to the semiconductor body via a connection region.
  • contact layers and insulation layers may be present, by means of which a current conduction takes place from the conductor body to the active region of the semiconductor body.
  • Connecting region and the connection region is adjacent to the upper side facing away from the carrier directly to the
  • the first connection point is electrically conductively connected to the first conductor body through the first opening and the second connection point is through the second opening
  • the first conductor body has a first distance from the second conductor body, and the first connection location has a second distance from the second connection location, wherein the first distance is smaller than the second distance.
  • the first conductor body and the second conductor body are closer to each other than the first connection point and the second connection point.
  • a semiconductor chip is specified with
  • a semiconductor body comprising an active region
  • a carrier comprising a first conductor body, a second conductor body and a shaped body
  • a first connection point which is electrically conductive
  • the carrier is mechanically connected to the semiconductor body
  • the first conductor body has a first distance from the second conductor body
  • the first connection point of the second connection point has a second distance
  • the first distance is smaller than the second distance.
  • the semiconductor chip described here is based inter alia on the recognition that a cross-section of the conductor bodies in a plane parallel to the main extension plane of the
  • Ladder body are removed from the active area.
  • Conductor body for improving the thermal properties and a large distance of the connection points to facilitate a connection process, in particular a soldering process, - in harmony.
  • the first distance ie the distance between the
  • the second distance between the connection points can be any distance between the connection points.
  • the electrically insulating layer is opened at locations where the connection points are formed, and the connection points are connected via this opening with the electrical conductor bodies. In this way, it is possible to form the conductor body with the smallest possible distance, without restrictions in the later
  • Semiconductor body and carrier is arranged and connected to the
  • the protrusion may be formed like a groove extending in the vertical direction, in a direction perpendicular to the lateral directions, completely along the
  • Ladder body extends and in a cross section of the conductor body parallel to the main extension plane of
  • the conductor body may then, for example in cross-section parallel to the main extension plane of the semiconductor chip, have the shape of an "F", an "E”, a comb with a plurality of tines and / or a star at least approximately.
  • At least one of the conductor bodies has a star-shaped or comb-like shape in plan view of an underside of the at least one conductor body facing away from the semiconductor body, wherein the at least one conductor body has at least two projections which, for example, form the tines of the comb-like shape, and between the projections
  • Material of at least one conductor body are.
  • Each of the protrusions has a main extension direction along which the protrusion extends.
  • Main directions of extension of different projections can be parallel to each other. There is no material of the conductor body between the projections, but there are retracted areas which are free of the material of at least one conductor body and which are filled in the carrier, for example, with material of the shaped body.
  • a ladder body which has a star-shaped or comb-like shape, is characterized by a particularly large surface, at which it is in direct contact with the body of the carrier
  • anchor has a support and thus a semiconductor chip with such trained conductor bodies an improved
  • Embodiment of the semiconductor chip extends at least one projection from the at least one conductor body, in which a projection is formed, in the direction of the other
  • Conductor body extends at least partially in the direction of the other conductor body, whereby a particularly small distance between the conductor bodies can be achieved.
  • at least two conductor bodies have the star-shaped or comb-like shape in a plan view of an underside of the at least one conductor body facing away from the semiconductor body, wherein at least one projection of a conductor body protrudes into the retracted area of the other conductor body.
  • the projections of one conductor body can be paired in the retracted areas of the other
  • Conductor body protrude, so that along a line in a cross section parallel to the main plane of extension of
  • Ladder body are arranged. In this way, the distance between the conductor bodies along at least one lateral direction in this plane can be zero.
  • the conductor bodies which are formed to interlock with one another by the projections, are formed so as to be interlocked with each other, free areas between the conductor bodies are filled with material of the molding.
  • the gearing of the conductor body surprisingly brings with it the advantage that a susceptibility of the carrier to mechanical breakage is reduced. Thus, there is no straight line in a plane parallel to the central region of the carrier
  • Ladder body run. A breakup of the carrier along a line between the conductor bodies is thus excluded.
  • at least one of the conductor bodies is designed in several parts.
  • the conductor body is formed in this case, for example, with a plurality of solid bodies, which are arranged adjacent to each other, in particular without direct contact with each other.
  • the parts of the conductor body can be connected to the same connection point.
  • the connection points are designed in several parts, and, for example, each part of the first conductor body is connected to a first connection point, wherein all first
  • connection points lie in the operation of the semiconductor chip at the same electrical potential. The same applies to parts of the second conductor body and the associated second connection points. In this embodiment, it is also possible in particular for one of the conductor bodies to be designed in several parts and for another conductor body to be formed in one piece.
  • the first connection point partially covers the first conductor body and the second conductor body, respectively.
  • the second connection point can partially cover the first conductor body and the second conductor body, respectively. This is especially the case when the conductor body are arranged toothed together.
  • the first connection point is then electrically conductively connected only to the first conductor body, however, arranged on the side facing away from the conductor bodies of the electrically insulating layer such that in addition to the first conductor body and regions of the second
  • the first opening has a smaller cross-sectional area than the first connection location and / or the second opening has a smaller cross-sectional area than the second connection location. That is, the connection points have, for example on the underside of the semiconductor chip in each case a base area which is greater than the base area of the associated opening. In other words, the openings are chosen only so large that a sufficiently good electrical contact between the connection point and associated
  • Ladder body can be produced.
  • the openings in the electrically insulating layer are kept as small as possible in terms of their cross-sectional area, resulting in
  • the first connection point is surrounded in lateral directions by the first opening and has a smaller one Cross-sectional area as the first opening and / or the second connection point is surrounded in lateral directions by the second opening and has a smaller one
  • connection points are then generated, for example, by a directional deposition method such as vapor deposition in the openings.
  • the connection points can be in
  • connection points are not particularly large in this case, they are particularly well protected by the electrically insulating layer.
  • FIG. 1A shows an embodiment of one here
  • FIGS. 1B and 1C show schematic plan views
  • Connecting region 2 mechanically and electrically connected to the carrier 3.
  • connection region 2 can be further layers
  • Embodiment a first conductor body 31 and a second conductor body 32.
  • the first conductor body 31 is electrically conductive to the first contact layer 21st
  • the second conductor body 32 is electrically connected to the second contact layer 22.
  • the conductor bodies 31, 32 are formed, for example, with a metal and galvanically generated, wherein a layer of the connection region 2 can serve as a seed layer for the electrodeposition of the conductor body. Further, it is possible that the conductor body are formed as a solid body, the solder layers, which are also part of the
  • Bottom of the semiconductor chip has a cross-sectional area which is smaller than the cross-sectional area of the conductor body 31, 32.
  • the cross-sectional area of the openings 41, 42 in turn is smaller than the cross-sectional area of the connection points 51, 52.
  • connection points 51, 52 are at a distance D2
  • Conductor body 31, 32 are arranged particularly close to each other without the need for a short-circuit-free solderability of the
  • the conductor body 1 with the connection layer 2 at its Base be provided. Subsequently, the conductor body 31, 32 are generated or applied and there is an application of the shaped body 33, for example by casting. On the substrate thus produced, the electrically insulating layer 4 is formed on the underside, for example by sputtering, vapor deposition, potting or printing
  • openings 41, 42 are released during manufacture or produced later.
  • the first and second connection points 51, 52 are generated.
  • the conductor bodies 31, 32 have a cross-sectional area which is greater than the cross-sectional area of the cross-sectional area
  • the conductor body 31, 32 each have projections 311, 312, 321, 322, which extend in the direction of the other conductor body.
  • the projections protrude into recessed areas 323 of the respective other conductor body 31, 32.
  • projections of the first conductor body 31 and the second conductor body 32 are alternately arranged along the dashed line S.
  • the areas between the projections are filled with material of the molded body 33 which electrically insulates the conductor bodies 31, 32 from each other.
  • the conductor body 31, 32 thus formed comb-like, wherein the projections the
  • the conductor body are arranged such that they are interlocked with each other. In one of the lateral directions L, the conductor bodies 31, 32 are thus at a distance of zero from one another. In this way, the conductor body is also arranged in the area between the conductor bodies, so that the semiconductor body becomes efficient also in this area, unlike in the embodiment of FIGS. 1A, 1B.
  • the projections of the anchoring in the molded body increase the mechanical stability of the carrier 3 and thus of the semiconductor chip. Overall, a semiconductor chip described here is distinguished by very good thermal stability and high mechanical stability.
  • FIG. 2 shows a further exemplary embodiment of a semiconductor chip described here in a schematic
  • the first connection point 51 in the lateral directions L is surrounded by the first opening 41 and has a smaller cross-sectional area than the first opening 41.
  • the second connection point 52 can be designed as shown in connection with FIG. 1B or the second one
  • Junction 52 is also surrounded in lateral directions L by the second opening 42 and thus has a smaller cross-sectional area than the second opening 42.
  • connection points 51,52 can thus in lateral
  • connection points 51,52 and the electrically insulating layer 4 completely bordered the connection points 51,52 and the electrically insulating layer 4, the junction 51,52 in the vertical direction V surmounted.
  • FIG. 3 shows a further exemplary embodiment of a semiconductor chip described here in a schematic
  • Ladder body 31 formed in two parts.
  • two first openings 41 are formed in the electrically insulating layer 4.
  • Connection point 51 are contacted. However, it is also possible for each part of the first conductor body 31 to have its own first connection point 51 assigned to it
  • Embodiment of Figure 3 integrally formed and arranged along the line S between the two parts of the first conductor body 31.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Es wird ein Halbleiterchip angegeben, mit - einem Träger (3), der einen ersten Leiterkörper (31), einen zweiten Leiterkörper (32) und einen Formkörper (33) umfasst, - einer elektrisch isolierenden Schicht (4), die eine erste Öffnung (41) und eine zweite Öffnung (42) umfasst, und - ersten und zweiten Anschlussstellen (51, 52), die elektrisch leitend ist, wobei - der erste Leiterkörper (31) vom zweiten Leiterkörper (32) einen ersten Abstand (D1) aufweist, - die erste Anschlussstelle (51) von der zweiten Anschlussstelle (52) einen zweiten Abstand (D2) aufweist, und - der erste Abstand (D1) kleiner als der zweite Abstand (D2) ist.

Description

Beschreibung
Halbleiterchip Die Druckschrift US 2003/0168664 AI beschreibt einen
Halbleiterchip .
Eine zu lösende Aufgabe besteht darin, einen Halbleiterchip anzugeben, der besonders gute thermische Eigenschaften aufweist.
Es wird ein Halbleiterchip angegeben. Bei dem Halbleiterchip handelt es sich beispielsweise um einen elektronischen oder optoelektronischen Halbleiterchip. Insbesondere kann es sich bei dem Halbleiterchip um einen Chip handeln, der im Betrieb elektromagnetische Strahlung, insbesondere Licht, detektiert oder emittiert.
Gemäß zumindest einer Ausführungsform des Halbleiterchips umfasst der Halbleiterchip einen Halbleiterkörper, der einen aktiven Bereich umfasst. Der Halbleiterkörper enthält eine oder mehrere Schichten eines Halbleitermaterials. Im aktiven Bereich des Halbleiterchips wird im Betrieb des
Halbleiterchips eine Funktion des Halbleiterchips wie
beispielsweise eine Detektion oder eine Emission von
elektromagnetischer Strahlung ausgeführt. Der
Halbleiterkörper kann beispielsweise auf einem III/V- Verbindungshalbleitermaterial basieren . Gemäß zumindest einer Ausführungsform des Halbleiterchips umfasst der Halbleiterchip einen Träger, der einen ersten Leiterkörper, einen zweiten Leiterkörper und einen Formkörper umfasst. Bei dem Träger handelt es sich um eine oder um die mechanisch stützende Komponente des Halbleiterchips, welche dem Halbleiterchip zumindest einen Teil seiner mechanischen Stabilität verleiht. Der Träger umfasst zumindest einen ersten Leiterkörper und zumindest einen zweiten Leiterkörper. Über die Leiterkörper kann der Halbleiterchip im Betrieb bestromt werden.
Die Leiterkörper sind beispielsweise als Vollkörper
ausgebildet, die zumindest ein Metall enthalten oder aus zumindest einem Metall bestehen. Die Leiterkörper können zur Herstellung des Trägers beispielsweise als Vollkörper
bereitgestellt werden oder die Leiterkörper werden bei der Herstellung des Trägers, zum Beispiel durch stromloses oder galvanisches Abscheiden, erzeugt. Die Leiterkörper zeichnen sich durch eine hohe elektrische Leitfähigkeit sowie eine hohe Wärmeleitfähigkeit aus. Die Leiterkörper können
einteilig oder mehrteilig ausgebildet sein. Der erste und der zweite Leiterkörper liegen im Betrieb des Halbleiterchips auf unterschiedlichem elektrischen Potenzial. Falls ein
Leiterkörper mehrteilig ausgebildet ist, liegen alle Teile des mehrteilig ausgebildeten Leiterkörpers auf dem gleichen elektrischen Potenzial. Der Träger umfasst ferner einen
Formkörper. Der Formkörper ist mit einem elektrisch
isolierenden Material gebildet. Beispielsweise kann der
Formkörper mit einem Kunststoffmaterial gebildet sein. Der Formkörper kann die Leiterkörper des Trägers in lateralen Richtungen vollständig umschließen. Die lateralen Richtungen sind dabei diejenigen Richtungen, die zu einer
Haupterstreckungsebene des Halbleiterchips parallel
verlaufen. Dabei ist es möglich, dass die Leiterkörper den Formkörper vollständig durchdringen. Die Leiterkörper können an einer dem Halbleiterkörper zugewandten Oberseite des Trägers und einer dem Halbleiterkörper abgewandten Seite des Trägers bündig mit dem Formkörper abschließen.
Der Formkörper kann an die Leiterkörper angeformt sein.
Insbesondere kann eine direkte Grenzfläche zwischen dem Formkörper und den Leiterkörpern vorhanden sein.
Beispielsweise kann das Material des Formkörpers für das Anformen an die Leiterkörper fließfähig sein und nach dem Anformen verfestigen. Der Formkörper isoliert die ersten und zweiten Leiterkörper elektrisch voneinander, sodass über die Leiterkörper ein elektrisches Anschließen des
Halbleiterkörpers möglich ist. Seitenflächen des Trägers, welche die Oberseite und die Unterseite des Trägers
miteinander verbinden, können beispielsweise vollständig mit dem Formkörper gebildet sein, sodass die Leiterkörper lediglich an der dem Halbleiterkörper abgewandten Unterseite des Trägers für eine weitere Kontaktierung zugänglich sind. Der Formkörper kann einstückig ausgebildet sein. Der
Formkörper kann mit einem Matrixmaterial gebildet sein, das beispielsweise ein Thermoplast und/oder ein Duroplast und/oder ein Epoxidmaterial und/oder ein Silikonmaterial umfasst. In das Matrixmaterial können Füllstoffe eingebracht sein, welche mechanische, thermische und/oder optische
Eigenschaften des Formkörpers beeinflussen.
Gemäß zumindest einer Ausführungsform des Halbleiterchips umfasst der Halbleiterchip eine elektrisch isolierende
Schicht, die zumindest eine erste Öffnung und zumindest eine zweite Öffnung umfasst. Die elektrisch isolierende Schicht ist beispielsweise mit einem Dielektrikum gebildet. Die elektrisch isolierende Schicht kann beispielsweise eines der folgenden Materialien enthalten oder aus zumindest einem der folgenden Materialien bestehen: Oxid, Nitrid, Silikon, Epoxidharz, Polymer. Insbesondere ist es auch möglich, dass die elektrisch isolierende Schicht mit dem gleichen Material wie der Formkörper oder dem gleichen Material wie das
Matrixmaterial des Formkörpers gebildet ist. Die Öffnungen in der elektrisch isolierenden Schicht durchdringen die
elektrisch isolierende Schicht vollständig. Im Bereich der Öffnungen ist kein Material der elektrisch isolierenden
Schicht vorhanden. Die elektrisch isolierende Schicht weist in einer vertikalen Richtung, die senkrecht zu der lateralen Richtung verläuft, eine Dicke auf, die kleiner ist als die Dicke des
Formkörpers. Zum Beispiel beträgt die Dicke der elektrisch isolierenden Schicht höchstens 10 % der Dicke des Formkörper. Auf diese Weise stellt die elektrisch isolierende Schicht kaum ein Hindernis für Wärme da, die über die Leiterkörper und den Formkörper an sie gebracht wird.
Gemäß zumindest einer Ausführungsform des Halbleiterchips umfasst der Halbleiterchip zumindest eine erste
Anschlussstelle, die elektrisch leitend ist, und zumindest eine zweite Anschlussstelle, die elektrisch leitend ist. Die Anschlussstellen dienen zur Kontaktierung des Halbleiterchips von außen und sind beispielsweise an einer gemeinsamen Fläche angeordnet, zum Beispiel an der Unterseite des
Halbleiterchips. Der Halbleiterchip kann in diesem Fall insbesondere oberflächenmontierbar sein. Die Anschlussstellen sind mit einem elektrisch leitfähigen Material gebildet und können ein oder mehrere Metalle umfassen. Insbesondere können die Anschlussstellen eine dem Halbleiterkörper abgewandte Außenfläche aufweisen, die sich durch eine gute
Verbindbarkeit , beispielsweise eine gute Lötbarkeit,
aus zeichnet . Gemäß zumindest einer Ausführungsform des Halbleiterchips ist der Träger mechanisch fest mit dem Halbleiterkörper
verbunden, das heißt der Träger kann nur unter Zerstörung des Halbleiterchips vom Halbleiterkörper gelöst werden.
Beispielsweise ist der Träger über einen Verbindungsbereich mit dem Halbleiterkörper verbunden. Im Verbindungsbereich können Kontaktschichten und Isolationsschichten vorhanden sein, mittels derer eine Stromführung von dem Leiterkörper zum aktiven Bereich des Halbleiterkörpers erfolgt.
Beispielsweise grenzt der Träger an seiner dem
Halbleiterkörper zugewandten Oberseite direkt an den
Verbindungsbereich und der Verbindungsbereich grenzt an seiner dem Träger abgewandten Oberseite direkt an den
Halbleiterkörper.
Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die erste Anschlussstelle durch die erste Öffnung elektrisch leitend mit dem ersten Leiterkörper verbunden und die zweite Anschlussstelle ist durch die zweite Öffnung hindurch
elektrisch leitend mit dem zweiten Leiterkörper verbunden. Für den Fall, dass der Halbleiterchip mehr als eine erste Anschlussstelle und/oder mehr als eine zweite Anschlussstelle umfasst, können die Anschlussstellen über entsprechend weitere Öffnungen mit entsprechend einem oder mehreren
Leiterkörpern verbunden sein.
Insbesondere ist es möglich, dass das Material einer
Anschlussstelle die zugeordnete Öffnung in der elektrisch isolierenden Schicht vollständig oder teilweise ausfüllt und sich in direktem Kontakt mit dem zugeordneten Leiterkörper befindet . Gemäß zumindest einer Ausführungsform des Halbleiterchips weist der erste Leiterkörper vom zweiten Leiterkörper einen ersten Abstand auf und die erste Anschlussstelle weist von der zweiten Anschlussstelle einen zweiten Abstand auf, wobei der erste Abstand kleiner als der zweite Abstand ist. Mit anderen Worten liegen beispielsweise in einer Ebene parallel zur Haupterstreckungsebene des Halbleiterchips der erste Leiterkörper und der zweite Leiterkörper näher aneinander als die erste Anschlussstelle und die zweite Anschlussstelle.
Gemäß zumindest einer Ausführungsform wird ein Halbleiterchip angegeben mit
- einem Halbleiterkörper, der einen aktiven Bereich umfasst,
- einem Träger, der einen ersten Leiterkörper, einen zweiten Leiterkörper und einen Formkörper umfasst,
- einer elektrisch isolierenden Schicht, die eine erste
Öffnung und eine zweite Öffnung umfasst,
- einer ersten Anschlussstelle, die elektrisch leitend ist, und
- einer zweiten Anschlussstelle, die elektrisch leitend ist, wobei
- der Träger mechanisch mit dem Halbleiterkörper verbunden ist,
- der aktive Bereich elektrisch leitend mit dem ersten
Leiterkörper und dem zweiten Leiterkörper verbunden ist,
- die elektrisch isolierende Schicht den Träger an dessen dem Halbleiterkörper abgewandten Seite bedeckt,
- die erste Anschlussstelle durch die erste Öffnung
elektrisch leitend mit dem ersten Leiterkörper verbunden ist, - die zweite Anschlussstelle durch die zweite Öffnung
elektrisch leitend mit dem zweiten Leiterkörper verbunden ist, - der erste Leiterkörper vom zweiten Leiterkörper einen ersten Abstand aufweist,
- die erste Anschlussstelle von der zweiten Anschlussstelle einen zweiten Abstand aufweist, und
- der erste Abstand kleiner als der zweite Abstand ist.
Dem hier beschriebenen Halbleiterchip liegt unter anderem die Erkenntnis zugrunde, dass ein Querschnitt der Leiterkörper in einer Ebene parallel zur Haupterstreckungsebene des
Halbleiterchips entscheidend für das thermische Verhalten des Halbleiterchips ist. Je größer der Querschnitt der
Leiterkörper ist, desto besser kann Wärme über die
Leiterkörper vom aktiven Bereich abgeführt werden.
Insbesondere ein großer Abstand der Leiterkörper führt zu einer inhomogenen Entwärmung des Halbleiterkörpers und somit zu Effizienzeinbußen. Ferner kann eine inhomogene Entwärmung zu einem inhomogenen Leuchtbild sowie zu lokal erhöhten
Temperaturen im Halbleiterchip führen, was schlussendlich eine schnellere Alterung des Halbleiterchips zufolge hat.
Andererseits kann der Abstand zwischen den Leiterkörpern, falls über sie eine Kontaktierung des Halbleiterchips von außen direkt erfolgt, sie also an der Unterseite des
Halbleiterchips freiliegen, nicht zu klein gewählt werden, da sonst ein Mindestabstand, der beispielsweise zum Anschließen des Halbleiterchips mittels Lötens erforderlich ist, nicht eingehalten wird. Ein hier beschriebener Halbleiterchip bringt nun auf überraschende Weise die beiden genannten widerstrebenden Anforderungen - ein kleiner Abstand der
Leiterkörper zur Verbesserung der thermischen Eigenschaften und ein großer Abstand der Anschlussstellen zur Erleichterung eines Verbindungsprozesses, insbesondere eines Lötverfahrens, - miteinander in Einklang.
Der erste Abstand, also der Abstand zwischen den
Leiterkörpern, beträgt dabei beispielsweise wenigstens 10 ym und höchstens 100 ym. Insbesondere kann der Abstand zwischen den Leiterkörpern wenigstens 40 ym und höchstens 60 ym betragen .
Der zweite Abstand zwischen den Anschlussstellen kann
beispielsweise wenigstens 30 ym und höchstens 250 ym, insbesondere wenigstens 60 ym und höchstens 150 ym betragen.
Insbesondere ist es möglich, dass der zweite Abstand
wenigstens das 1,45-fache des ersten Abstands beträgt.
Beim hier beschriebenen Halbleiterchip wird an die dem
Halbleiterkörper abgewandte Unterseite des Trägers eine isolierende Schicht aufgebracht, welche die Leiterkörper an ihrer dem Halbleiterkörper abgewandten Unterseite isoliert und eine neue, elektrisch isolierende Rückseite des
Halbleiterchips formt. Die elektrisch isolierende Schicht ist an Stellen, an denen die Anschlussstellen gebildet werden, geöffnet und die Anschlussstellen sind über diese Öffnung mit den elektrischen Leiterkörpern verbunden. Auf diese Weise ist es möglich, die Leiterkörper mit einem möglichst kleinen Abstand auszubilden, ohne Einschränkungen im späteren
Verbindungsprozess des Halbleiterchips beachten zu müssen.
Es resultiert ein Halbleiterchip mit einem optimierten thermischen Verhalten und damit einer optimierten Effizienz.
Gemäß zumindest einer Ausführungsform des Halbleiterchips grenzt die elektrisch isolierende Schicht bereichsweise direkt an die Leiterkörper, die Anschlussstellen und den Formkörper. Das heißt, es gibt eine Grenzfläche zwischen der elektrisch isolierenden Schicht und den Leiterkörpern, den Anschlussstellen und dem Formkörper, in denen die elektrisch isolierende Schicht sich in direktem Kontakt mit diesen
Komponenten des Halbleiterchips befindet. Beispielsweise ist das Material der elektrisch isolierenden Schicht dabei derart gewählt, dass insbesondere zum Formkörper eine besonders gute Haftung besteht. Dies kann beispielsweise dadurch erreicht sein, dass der Formkörper und die elektrisch isolierende
Schicht ein gleiches Material enthalten oder aus dem gleichen Material bestehen. Auf diese Weise ist die Gefahr eines
Ablösens der elektrisch isolierenden Schicht vom Träger reduziert. Die Anschlussstellen stehen mit der elektrisch isolierenden Schicht im Bereich der Öffnungen und an der dem Halbleiterkörper abgewandten Unterseite der elektrisch isolierenden Schicht beispielsweise in direktem Kontakt.
Gemäß zumindest einer Ausführungsform des Halbleiterchips umgibt der Formkörper die Leiterkörper in lateralen
Richtungen vollständig. Mit anderen Worten sind die
Leiterkörper in den Formkörper eingebettet. Seitenflächen der Leiterkörper liegen beispielsweise an keiner Stelle frei, sodass die Leiterkörper neben dem Formkörper lediglich an einen Verbindungsbereich grenzen, der zwischen
Halbleiterkörper und Träger angeordnet ist und an die
elektrisch isolierende Schicht sowie die dem Halbleiterkörper zugeordnete Anschlussstelle. Auf diese Weise ist
sichergestellt, dass die Leiterkörper mechanisch fest mit dem Formkörper verbunden sind, was die mechanische Stabilität des Trägers und damit des Halbleiterchips insgesamt erhöht.
Ferner ist sichergestellt, dass die Leiterkörper am Rand des Halbleiterchips an keiner Stelle freiliegen und auf diese Weise der Halbleiterchip randseitig nicht kontaktierbar ist. Gemäß zumindest einer Ausführungsform des Halbleiterchips umfasst zumindest einer der Leiterkörper einen Vorsprung. Der Vorsprung erstreckt sich beispielsweise in einer lateralen Richtung, also in einer Richtung parallel zur
Haupterstreckungsebene des Halbleiterchips. Beispielsweise kann der Vorsprung nach Art einer Rille ausgebildet sein, die sich in vertikaler Richtung, in einer Richtung senkrecht zu den lateralen Richtungen, vollständig entlang des
Leiterkörpers erstreckt und die in einem Querschnitt des Leiterkörpers parallel zur Haupterstreckungsebene des
Halbleiterchips eine Zacke bildet. Insbesondere ist es möglich, dass der Leiterkörper zwei oder mehr solcher
Vorsprünge aufweist, die sich jeweils in vertikaler Richtung über die gesamte Länge des Leiterkörpers erstrecken können. Der Leiterkörper kann dann beispielsweise im Querschnitt parallel zur Haupterstreckungsebene des Halbleiterchips die Form eines „F", eines „E", eines Kamms mit einer Vielzahl von Zinken und/oder eines Sterns zumindest annähernd aufweisen. Insbesondere ist die Grundfläche des Leiterkörpers in einem Querschnitt parallel zur Haupterstreckungsebene des
Halbleiterchips einfach zusammenhängend und sternförmig.
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist zumindest einer der Leiterkörper in Aufsicht auf eine dem Halbleiterkörper abgewandte Unterseite des zumindest einen Leiterkörpers eine sternförmige oder kammartige Form auf, wobei der zumindest eine Leiterkörper zumindest zwei Vorsprünge aufweist, welche zum Beispiel die Zinken der kammartigen Form bilden, und zwischen den Vorsprüngen
zurückgezogene Bereiche ausgebildet sind, die frei vom
Material des zumindest einen Leiterkörpers sind. Mit anderen Worten ist im Querschnitt in einer Ebene parallel zur Haupterstreckungsebene des Halbleiterchips zumindest einer der Leiterkörper mit einer Vielzahl von Vorsprüngen versehen. Jeder der Vorsprünge weist eine Haupterstreckungsrichtung auf, entlang der sich der Vorsprung erstreckt. Die
Haupterstreckungsrichtungen unterschiedlicher Vorsprünge können dabei parallel zueinander verlaufen. Zwischen den Vorsprüngen ist kein Material der Leiterkörper vorhanden, sondern es sind zurückgezogene Bereiche vorhanden, die frei vom Material des zumindest einen Leiterkörpers sind und die im Träger beispielsweise mit Material des Formkörpers befüllt sind .
Ein Leiterkörper, der eine sternförmige oder kammartige Form aufweist, zeichnet sich durch eine besonders große Oberfläche aus, an der er mit dem Formkörper des Trägers in direktem
Kontakt stehen kann. Aufgrund dieser großen Kontaktfläche und der Tatsache, dass die Vorsprünge der kammartigen oder sternförmigen Struktur den Leiterkörper im Formkörper
verankern, weist ein Träger und damit ein Halbleiterchip mit derart ausgebildeten Leiterkörpern eine verbesserte
mechanische Stabilität auf. Gemäß zumindest einer
Ausführungsform des Halbleiterchips erstreckt sich zumindest ein Vorsprung vom zumindest einen Leiterkörper, bei dem ein Vorsprung ausgebildet ist, in Richtung des anderen
Leiterkörpers im Träger. Das heißt, der zumindest eine
Leiterkörper erstreckt sich zumindest teilweise in Richtung des anderen Leiterkörpers, wodurch ein besonders kleiner Abstand zwischen den Leiterkörpern erreicht werden kann. Gemäß zumindest einer Ausführungsform des Halbleiterchips weisen zumindest zwei Leiterkörper in Aufsicht auf eine dem Halbleiterkörper abgewandte Unterseite des zumindest einen Leiterkörpers die sternförmige oder kammartige Form auf, wobei zumindest ein Vorsprung eines Leiterkörpers in den zurückgezogenen Bereich des anderen Leiterkörpers ragt. Mit anderen Worten können die Vorsprünge eines Leiterkörpers paarweise in die zurückgezogenen Bereiche des anderen
Leiterkörpers ragen, sodass entlang einer Linie, die in einem Querschnitt parallel zur Haupterstreckungsebene des
Halbleiterchips zwischen den Leiterkörpern verläuft,
abwechselnd Vorsprünge des einen und des anderen
Leiterkörpers angeordnet sind. Auf diese Weise kann der Abstand zwischen den Leiterkörpern entlang zumindest einer lateralen Richtung in dieser Ebene Null sein.
Die Leiterkörper sind auf diese Weise besonders nah
aneinander angeordnet und weisen aufgrund der sternförmigen oder kammartigen Ausbildung eine besonders große Fläche auf. Auf diese Weise folgt eine besonders gleichmäßige Erwärmung des Halbleiterkörpers, da auch im Bereich zwischen zwei Leiterkörpern Material der Leiterkörper vorhanden ist.
Gemeinsam mit der großen Fläche der derart ausgebildeten Leiterkörper führt dies zu einer besonders effektiven und gleichmäßigen Entwärmung des Halbleiterkörpers.
Aufgrund der elektrisch isolierenden Schicht und der
Kontaktierung der Leiterkörper durch die Öffnung in der elektrisch isolierenden Schicht hindurch können
Anschlussstellen in ihrer Geometrie unabhängig von der
Formgebung der Leiterkörper ausgebildet werden, sodass eine gute Kontaktierung gleichzeitig mit den guten thermischen Eigenschaften realisierbar ist.
Die durch die Vorsprünge ineinandergreifend ausgebildeten Leiterkörper sind mit anderen Worten miteinander verzahnt ausgebildet, wobei Freibereiche zwischen den Leiterkörpern mit Material des Formkörpers gefüllt sind. Das Verzahnen der Leiterkörper bringt überraschend den Vorteil mit sich, dass eine Anfälligkeit des Trägers gegen mechanisches Zerbrechen reduziert ist. So gibt es insbesondere im Zentralbereich des Trägers keine gerade Linie in einer Ebene parallel zur
Haupterstreckungsrichtung des Halbleiterchips, die
ausschließlich im Material des Formkörpers verläuft. Vielmehr wird jede gerade Linie in einer Ebene parallel zur
Haupterstreckungsrichtung des Halbleiterchips zumindest im Zentralbereich des Trägers durch zumindest einen der
Leiterkörper verlaufen. Ein Auseinanderbrechen des Trägers entlang einer Linie zwischen den Leiterkörpern ist damit ausgeschlossen . Gemäß zumindest einer Ausführungsform des Halbleiterchips ist zumindest einer der Leiterkörper mehrteilig ausgebildet. Der Leiterkörper ist in diesem Fall zum Beispiel mit mehreren Vollkörper gebildet, die benachbart zueinander, insbesondere ohne direkten Kontakt zueinander angeordnet sind. Die Teile des Leiterkörpers können mit der gleichen Anschlussstelle verbunden sein. Ferner ist es möglich, dass in diesem Fall auch die Anschlussstellen mehrteilig ausgebildet sind, und beispielsweise jeder Teil des ersten Leiterkörpers mit einer ersten Anschlussstelle verbunden ist, wobei alle ersten
Anschlussstellen im Betrieb des Halbleiterchips auf dem gleichen elektrischen Potenzial liegen. Entsprechendes gilt für Teile des zweiten Leiterkörpers und die zugeordneten zweiten Anschlussstellen. Es ist in dieser Ausführungsform insbesondere auch möglich, dass einer der Leiterkörper mehrteilig ausgebildet ist und ein anderer Leiterkörper einteilig ausgebildet ist. Gemäß zumindest einer Ausführungsform des Halbleiterchips bedeckt die erste Anschlussstelle den ersten Leiterkörper und den zweiten Leiterkörper jeweils teilweise. Ferner kann die zweite Anschlussstelle den ersten Leiterkörper und den zweiten Leiterkörper jeweils teilweise überdecken. Dies ist insbesondere dann der Fall, wenn die Leiterkörper miteinander verzahnt angeordnet sind. Die erste Anschlussstelle ist dann zwar lediglich mit dem ersten Leiterkörper elektrisch leitend verbunden, jedoch auf der den Leiterkörpern abgewandten Seite der elektrisch isolierenden Schicht derart angeordnet, dass neben dem ersten Leiterkörper auch Bereiche des zweiten
Leiterkörpers überdeckt werden. Entsprechendes gilt für die zweite Anschlussstelle. Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die erste Öffnung eine kleinere Querschnittsfläche auf als die erste Anschlussstelle und/oder die zweite Öffnung weist eine kleinere Querschnittsfläche auf als die zweite Anschlussstelle. Das heißt, die Anschlussstellen weisen beispielsweise an der Unterseite des Halbleiterchips jeweils eine Grundfläche auf, die größer ist als die Grundfläche der zugeordneten Öffnung. Mit anderen Worten werden die Öffnungen nur so groß gewählt, dass ein ausreichend guter elektrischer Kontakt zwischen Anschlussstelle und zugeordnetem
Leiterkörper hergestellt werden kann. Die Öffnungen in der elektrisch isolierenden Schicht werden hinsichtlich ihrer Querschnittsfläche möglichst klein gehalten, was zur
mechanischen Stabilisierung der elektrisch isolierenden
Schicht beiträgt.
Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die erste Anschlussstelle in lateralen Richtungen von der ersten Öffnung umgeben und weist eine kleinere Querschnittsfläche als die erste Öffnung auf und / oder die zweite Anschlussstelle ist in lateralen Richtungen von der zweiten Öffnung umgeben und weist eine kleinere
Querschnittsfläche als die zweite Öffnung auf. Beispielsweise werden die Öffnungen durch eine Maskentechnik und
nachfolgendes isotropes Ätzen, zum Beispiel nasschemisch, erzeugt. Unter Verwendung der gleichen Maske können die
Anschlussstellen dann zum Beispiel durch ein gerichtetes Abscheideverfahren wie etwa Aufdampfen in den Öffnungen erzeugt werden. Die Anschlussstellen können dabei in
lateralen Richtungen jeweils einen Abstand zur elektrisch isolierenden Schicht aufweisen, so dass die zugeordnete
Öffnung die Anschlussstelle umgibt, und die Anschlussstelle die zugeordnete Öffnung nicht vollständig ausfüllt. In diesem Fall ist es möglich, dass die elektrisch isolierende Schicht in lateralen Richtungen die Anschlussstellen vollständig umrandet und die elektrisch isolierende Schicht die
Anschlussstelle in vertikaler Richtung überragt. Die
Anschlussstellen sind in diesem Fall zwar nicht besonders groß ausgebildet, durch die elektrisch isolierende Schicht aber besonders gut geschützt.
Im Folgenden wird der hier beschriebene Halbleiterchip anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
Die Figur 1A zeigt ein Ausführungsbeispiel eines hier
beschriebenen Halbleiterchips in einer
schematischen Schnittdarstellung .
Die Figuren 1B und IC zeigen schematische Aufsichten auf
Unterseiten von Ausführungsbeispielen hier beschriebener Halbleiterchips. Die Figur 2 zeigt ein weiteres Ausführungsbeispiel eines hier beschriebenen Halbleiterchips in einer
schematischen Schnittdarstellung .
Die Figur 3 zeigt ein weiteres Ausführungsbeispiel eines hier beschriebenen Halbleiterchips in einer
schematischen Aufsicht. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
In Verbindung mit der schematischen Schnittdarstellung der Figur 1A ist ein Ausführungsbeispiel eines hier beschriebenen Halbleiterchips näher erläutert. Der Halbleiterchip umfasst einen Halbleiterkörper 1, einen Verbindungsbereich 2 und einen Träger 3. Der Halbleiterkörper 1 ist über den
Verbindungsbereich 2 mechanisch und elektrisch an den Träger 3 angeschlossen.
Der Halbleiterkörper 1 umfasst beispielsweise einen ersten leitenden Bereich 11, der zum Beispiel n-leitend ausgebildet sein kann, einen aktiven Bereich 12 sowie einen zweiten leitenden Bereich 13, der beispielsweise p-leitend
ausgebildet sein kann. Im Betrieb des Halbleiterchips erfolgt eine Funktion des Halbleiterchips im aktiven Bereich.
Beispielsweise kann es sich bei dem Halbleiterchip um einen Strahlungsemittierenden Halbleiterchip handeln, bei dem im Betrieb im aktiven Bereich Licht erzeugt wird.
Der Halbleiterkörper ist über den Verbindungsbereich 2 mechanisch fest und elektrisch leitend mit dem Träger 3 verbunden. Der Verbindungsbereich 2 umfasst beispielsweise eine erste Kontaktschicht 21, über die der zweite leitende Bereich 13 des Halbleiterkörpers kontaktiert wird und eine zweite Kontaktschicht 22, über die der erste leitende Bereich 11 kontaktiert werden kann. Beispielsweise wird der erste leitende Bereich 11 von der zweiten Kontaktschicht 22 über eine Durchkontaktierung 24 kontaktiert. Die
Durchkontaktierung 24 und die zweite Kontaktschicht 22 können durch eine Isolationsschicht 23 von der ersten Kontaktschicht 21 elektrisch getrennt sein. Die Durchkontaktierung 24 erstreckt sich dabei von der dem Träger 3 zugewandten Seite des Halbleiterkörpers 1 durch den zweiten leitenden Bereich 13 und den aktiven Bereich 12 in den ersten leitenden Bereich 11.
Im Ausführungsbeispiel der Figur 1A verlaufen die erste
Kontaktschicht 21 und die zweite Kontaktschicht 22
stellenweise parallel zueinander und überlappen in vertikaler Richtung V, die senkrecht zu den lateralen Richtungen L verläuft, welche parallel zu einer Haupterstreckungsebene des Halbleiterchips verlaufen.
Der Verbindungsbereich 2 kann dabei weitere Schichten
umfassen, die zur Stromleitung und/oder anderen Funktionen im Halbleiterchip, wie beispielsweise eine Reflexion von
elektromagnetischer Strahlung eingerichtet sind. Darüber hinaus ist es möglich, dass der Halbleiterkörper 1 und der Verbindungsbereich 2 anders als gezeigt ausgebildet sind. Beispielsweise könnte der Halbleiterkörper 1 ohne
Durchkontaktierung kontaktiert werden oder Kontaktschichten des Verbindungsbereichs 2 verlaufen in vertikaler Richtung nicht übereinander.
Der Halbleiterkörper 1 ist über den Verbindungsbereich 2 mechanisch nicht lösbar mit dem Träger verbunden. Das heißt, der Halbleiterkörper 1 kann nur unter Zerstörung zumindest einer der Komponenten des Halbleiterchips vom Träger 3 gelöst werden. Der Träger 3 umfasst im vorliegenden
Ausführungsbeispiel einen ersten Leiterkörper 31 und einen zweiten Leiterkörper 32. Der erste Leiterkörper 31 ist elektrisch leitend an die erste Kontaktschicht 21
angeschlossen, der zweite Leiterkörper 32 ist elektrisch leitend an die zweite Kontaktschicht 22 angeschlossen. Die Leiterkörper 31, 32 sind beispielsweise mit einem Metall gebildet und galvanisch erzeugt, wobei eine Schicht des Verbindungsbereichs 2 als Keimschicht für das galvanische Abscheiden der Leiterkörper dienen kann. Ferner ist es möglich, dass die Leiterkörper als Vollkörper ausgebildet sind, die über Lotschichten, welche ebenfalls Teil des
Verbindungsbereichs 2 sein können, mit dem Halbleiterkörper verbunden sind.
Die Leiterkörper 31, 32 sind vom Formkörper 33 in den
lateralen Richtungen L vollständig umgeben und schließen an der dem Halbleiterkörper 1 zugewandten Oberseite und der dem Halbleiterkörper 1 abgewandten Unterseite des Trägers 3 jeweils bündig mit dem Formkörper 33 ab. Die Leiterkörper 31, 32 sind dabei in einem Abstand Dl zueinander angeordnet.
Der Halbleiterchip umfasst ferner eine elektrisch isolierende Schicht 4, die an der dem Halbleiterkörper 1 abgewandten Unterseite des Trägers 3 angeordnet ist und diesen bis auf Öffnungen 41, 42 vollständig bedeckt. In den Öffnungen 41, 42, die direkt an die Leiterkörper 31, 32 grenzen, sind entsprechende Anschlussstellen 51, 52 angeordnet, die
beispielsweise mit Metall gebildet sind und sich in den
Öffnungen in direktem Kontakt mit den Leiterkörpern 31, 32 befinden. Die Anschlussstellen 51, 52 weisen an der
Unterseite des Halbleiterchips eine Querschnittsfläche auf, die kleiner ist als die Querschnittsfläche der Leiterkörper 31, 32. Die Querschnittsfläche der Öffnungen 41, 42 wiederum ist kleiner als die Querschnittsfläche der Anschlussstellen 51, 52.
Die Anschlussstellen 51, 52 sind in einem Abstand D2
voneinander angeordnet, der wiederum größer ist als der
Abstand Dl zwischen den Leiterkörpern 31, 32.
Bei dem hier beschriebenen Halbleiterchip können die
Leiterkörper 31, 32 besonders nah aneinander angeordnet werden, ohne dass auf eine kurzschlussfreie Lötbarkeit der
Leiterkörper 31, 32 an der Unterseite des Trägers 3 besonders geachtet werden müsste. Zum Anschließen des Halbleiterchips sind Anschlussstellen 51, 52 ausgebildet, welche mit einem größeren Abstand zueinander angeordnet werden als dem Abstand der Leiterkörper 31, 32.
Zur Herstellung des Halbleiterchips kann zunächst der
Halbleiterkörper 1 mit der Verbindungsschicht 2 an seiner Unterseite bereitgestellt werden. Nachfolgend können die Leiterkörper 31, 32 erzeugt oder aufgebracht werden und es erfolgt ein Aufbringen des Formkörpers 33, zum Beispiel durch Vergießen. Auf dem derart hergestellten Träger wird an der Unterseite die elektrisch isolierende Schicht 4 zum Beispiel durch Sputtern, Aufdampfen, Vergießen oder Drucken
hergestellt. In der elektrisch isolierenden Schicht 4 werden Öffnungen 41, 42 bei der Herstellung freigelassen oder nachträglich erzeugt. In den Öffnungen werden die ersten und zweiten Anschlussstellen 51, 52 erzeugt.
Die Figur 1B zeigt eine Aufsicht auf eine dem
Halbleiterkörper 1 abgewandte Unterseite des Halbleiterchips. Im Ausführungsbeispiel der Figur 1B ist dabei zu sehen, dass die Leiterkörper 31, 32 eine Querschnittsfläche aufweisen, die größer ist als die Querschnittsfläche der
Anschlussstellen 51, 52, wobei die Querschnittsfläche der Öffnungen 41, 42 wiederum kleiner ist als die
Querschnittsfläche der Anschlussstellen 51, 52.
In Verbindung mit der schematischen Aufsicht der Figur IC ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Halbleiterchips näher erläutert. In diesem
Ausführungsbeispiel weisen die Leiterkörper 31, 32 jeweils Vorsprünge 311, 312, 321, 322 auf, die sich in Richtung des anderen Leiterkörpers erstrecken. Die Vorsprünge ragen in zurückgezogene Bereiche 323 des jeweils anderen Leiterkörpers 31, 32. Auf diese Weise sind entlang der gestrichelten Linie S abwechselnd Vorsprünge des ersten Leiterkörpers 31 und des zweiten Leiterkörpers 32 angeordnet. Die Bereiche zwischen den Vorsprüngen sind mit Material des Formkörpers 33 gefüllt, welches die Leiterkörper 31, 32 elektrisch voneinander isoliert . Im Ausführungsbeispiel der Figur IC sind die Leiterkörper 31, 32 also kammartig ausgebildet, wobei die Vorsprünge die
Zinken der kammartigen Struktur bilden. Die Leiterkörper sind dabei derart angeordnet, dass sie miteinander verzahnt sind. In einer der lateralen Richtungen L weisen die Leiterkörper 31, 32 damit einen Abstand Null voneinander auf. Auf diese Weise ist auch im Bereich zwischen den Leiterkörpern Material der Leiterkörper angeordnet, sodass der Halbleiterkörper auch in diesem Bereich, anders als im Ausführungsbeispiel der Figur 1A, 1B, effizient wird. Darüber hinaus erhöhen die Vorsprünge der Verankerung im Formkörper die mechanische Stabilität des Trägers 3 und damit des Halbleiterchips. Insgesamt zeichnet sich ein hier beschriebener Halbleiterchip durch eine sehr gute thermische Stabilität sowie eine hohe mechanische Stabilität aus.
Die Figur 2 zeigt ein weiteres Ausführungsbeispiel eines hier beschriebenen Halbleiterchips in einer schematischen
Schnittdarstellung. Bei diesem Ausführungsbeispiel des
Halbleiterchips ist die erste Anschlussstelle 51 in lateralen Richtungen L von der ersten Öffnung 41 umgeben und weist eine kleinere Querschnittsfläche als die erste Öffnung 41 auf. Die zweite Anschlussstelle 52 kann wie im Zusammenhang mit der Figur 1B dargestellt ausgeführt sein oder die zweite
Anschlussstelle 52 ist ebenfalls in lateralen Richtungen L von der zweiten Öffnung 42 umgeben und weist damit eine kleinere Querschnittsfläche als die zweite Öffnung 42 auf.
Die Anschlussstellen 51,52 können also in lateralen
Richtungen L jeweils einen Abstand zur elektrisch
isolierenden Schicht 4 aufweisen, so dass die zugeordnete Öffnung 41,42 die zugeordnete Anschlussstelle 51,52 umgibt, und die Anschlussstelle 51,52 die zugeordnete Öffnung 41,42 nicht vollständig ausfüllt. In diesem Fall ist es möglich, dass die elektrisch isolierende Schicht 4 in lateralen
Richtungen L die Anschlussstellen 51,52 vollständig umrandet und die elektrisch isolierende Schicht 4 die Anschlussstelle 51,52 in vertikaler Richtung V überragt.
Die Figur 3 zeigt ein weiteres Ausführungsbeispiel eines hier beschriebenen Halbleiterchips in einer schematischen
Aufsicht. In diesem Ausführungsbeispiel ist der erste
Leiterkörper 31 zweiteilige ausgebildet. In der elektrisch isolierenden Schicht 4 sind zwei erste Öffnungen 41
ausgebildet, in welchen die beiden Teile des ersten
Leiterkörpers 31 freigelegt und von der einzigen ersten
Anschlussstelle 51 kontaktiert sind. Dabei ist es jedoch auch möglich, dass jedem Teil des ersten Leiterkörpers 31 eine eigene erste Anschlussstelle 51 zugeordnet ist, die
beispielsweise dann wie in der Figur 2 gezeigt eine kleinere Querschnittsfläche als die zugeordnete erste Öffnung 41 aufweisen kann. Der zweite Leiterkörper 32 ist im
Ausführungsbeispiel der Figur 3 einteilig ausgebildet und entlang der Linie S zwischen den beiden Teilen des ersten Leiterkörpers 31 angeordnet.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Es wird die Priorität der deutschen Patentanmeldung 102015113310.5 beansprucht, deren Offenbarungshalt durch Rückbezug aufgenommen ist.
Bezugs zeichenliste
1 Halbleiterkörper
11 erster leitender Bereich 12 aktive Bereich
13 zweiter leitende Bereich
2 Verbindungsbereich
21 erste Kontaktschicht
22 zweite Kontaktschicht
23 Isolationsschicht
24 Durchkontaktierung
3 Träger
31 erster Leiterkörper
32 zweite Leiterkörper
33 Formkörper
4 elektrisch isolierende Schicht
41 erste Öffnung
42 zweite Öffnung
51 erste Anschlussstelle
52 zweite Anschlussstelle
Dl erste Abstand
D2 zweite Abstand
311,312,321,322 Vorsprung
323 zurückgezogener Bereich

Claims

Patentansprüche
1. Halbleiterchip mit
- einem Halbleiterkörper (1), der einen aktiven Bereich (12) umfasst,
- einem Träger (3), der einen ersten Leiterkörper (31), einen zweiten Leiterkörper (32) und einen Formkörper (33) umfasst,
- einer elektrisch isolierenden Schicht (4), die eine erste Öffnung (41) und eine zweite Öffnung (42) umfasst,
- einer ersten Anschlussstelle (51), die elektrisch leitend ist, und
- einer zweiten Anschlussstelle (52), die elektrisch leitend ist, wobei
- der Träger (3) mechanisch mit dem Halbleiterkörper (2) verbunden ist,
- der aktive Bereich (12) elektrisch leitend mit dem ersten Leiterkörper (31) und dem zweiten Leiterkörper (32) verbunden ist,
- die elektrisch isolierende Schicht (4) den Träger (3) an dessen dem Halbleiterkörper (1) abgewandten Seite bedeckt,
- die erste Anschlussstelle (51) durch die erste Öffnung (41) elektrisch leitend mit dem ersten Leiterkörper (31) verbunden ist,
- die zweite Anschlussstelle (52) durch die zweite Öffnung (42) elektrisch leitend mit dem zweiten Leiterkörper (32) verbunden ist,
- der erste Leiterkörper (31) vom zweiten Leiterkörper (32) einen ersten Abstand (Dl) aufweist,
- die erste Anschlussstelle (51) von der zweiten
Anschlussstelle (52) einen zweiten Abstand (D2) aufweist, und
- der erste Abstand (Dl) kleiner als der zweite Abstand (D2) ist .
2. Halbleiterchip nach dem vorherigen Anspruch,
bei dem die elektrisch isolierende Schicht (4) bereichsweise direkt an die Leiterkörper (31, 32), die Anschlussstellen (51, 52) und den Formkörper (33) grenzt.
3. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem der Formkörper (33) die Leiterkörper (31, 32) in lateralen Richtungen vollständig umgibt.
4. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem zumindest einer der Leiterkörper (31, 32) zumindest einen Vorsprung (311, 312, 321, 322) umfasst.
5. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem zumindest einer der Leiterkörper (31, 32) in Aufsicht auf eine dem Halbleiterkörper (1) abgewandte Unterseite des zumindest einen Leiterkörpers (31, 32) eine sternförmige und/oder kammartige Form aufweist, wobei der zumindest eine Leiterkörper (31, 32) zumindest zwei Vorsprünge (311, 312, 321, 322) aufweist, welche die Zinken der kammerartigen Form bilden können, und zwischen den Vorsprüngen (311, 312, 321, 322) zurückgezogene Bereiche (323) ausgebildet sind, die frei vom Material des zumindest einen Leiterkörpers (31, 32) sind.
6. Halbleiterchip nach einem der beiden vorherigen Ansprüche, bei dem sich zumindest ein Vorsprung (311, 312, 321, 322) vom zumindest einen Leiterkörper (31, 32) in Richtung des anderen Leiterkörpers (32, 31) erstreckt.
7. Halbleiterchip nach einem der beiden vorherigen Ansprüche, bei dem zumindest zwei Leiterkörper (31, 32) die sternförmige und/oder kammartige Form aufweisen, wobei zumindest ein
Vorsprung (311, 312, 321, 322) eines Leiterkörpers (31, 32) in den zurückgezogenen Bereich (323) des anderen Leiterkörpers (31, 32) ragt.
8. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem zumindest zwei Leiterkörper (31, 32) miteinander verzahnt angeordnet sind.
9. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem die erste Anschlussstelle (51) den ersten Leiterkörper (31) und den zweiten Leiterkörper (32) jeweils teilweise überdeckt .
10. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem die zweite Anschlussstelle (51) den ersten Leiterkörper (31) und den zweiten Leiterkörper (32) jeweils teilweise überdeckt .
11. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem die erste Öffnung (41) eine kleinere
Querschnittsfläche aufweist als die erste Anschlussstelle
(51) und/oder die zweite Öffnung (42) eine kleinere
Querschnittsfläche aufweist als die zweite Anschlussstelle
(52) .
12. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem die erste Anschlussstelle (51) in lateralen
Richtungen (L) von der ersten Öffnung (41) umgeben ist und eine kleinere Querschnittsfläche als die erste Öffnung (41) aufweist und / oder die zweite Anschlussstelle (52) in lateralen Richtungen von der zweiten Öffnung (42) umgeben ist und eine kleinere Querschnittsfläche als die zweite Öffnung (42) aufweist.
13. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem zumindest einer der Leiterkörper (31,32) mehrteilig ausgebildet ist.
14. Halbleiterchip nach einem der vorherigen Ansprüche, bei dem der zweite Abstand (D2) wenigstens das 1,45-fache des ersten Abstands (Dl) beträgt.
PCT/EP2016/067576 2015-08-12 2016-07-22 Halbleiterchip WO2017025299A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680047219.4A CN107980183B (zh) 2015-08-12 2016-07-22 半导体芯片
US15/750,565 US10985306B2 (en) 2015-08-12 2016-07-22 Optoelectronic semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015113310.5A DE102015113310B4 (de) 2015-08-12 2015-08-12 Halbleiterchip
DE102015113310.5 2015-08-12

Publications (1)

Publication Number Publication Date
WO2017025299A1 true WO2017025299A1 (de) 2017-02-16

Family

ID=56507607

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/067576 WO2017025299A1 (de) 2015-08-12 2016-07-22 Halbleiterchip

Country Status (5)

Country Link
US (1) US10985306B2 (de)
CN (1) CN107980183B (de)
DE (1) DE102015113310B4 (de)
TW (1) TWI648881B (de)
WO (1) WO2017025299A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111574A1 (de) 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102015115900A1 (de) * 2015-09-21 2017-03-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012164437A2 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Light emitting device bonded to a support substrate
EP2669965A2 (de) * 2012-05-28 2013-12-04 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement
EP2680326A2 (de) * 2012-06-28 2014-01-01 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement
KR101362081B1 (ko) * 2012-12-28 2014-02-13 주식회사 위뷰 발광 소자
US20140186979A1 (en) * 2005-02-03 2014-07-03 Epistar Corporation Light emitting device and manufacture method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
DE10355600B4 (de) * 2003-11-28 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips
DE102006031539B4 (de) * 2006-07-07 2011-09-29 Infineon Technologies Austria Ag Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
DE102010025320B4 (de) 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102011012924A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
DE102011015821B4 (de) 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102011103412A1 (de) * 2011-06-06 2012-12-06 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
DE102012102847A1 (de) * 2012-04-02 2013-10-02 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
DE102012105619A1 (de) * 2012-06-27 2014-01-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102012217533A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102013101262A1 (de) * 2013-02-08 2014-08-14 Osram Opto Semiconductors Gmbh Optoelektronisches Leuchtmodul, optoelektronische Leuchtvorrichtung und Kfz-Scheinwerfer
DE102013103760A1 (de) * 2013-04-15 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013105631A1 (de) * 2013-05-31 2014-12-04 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil
US9548247B2 (en) * 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
JP6045999B2 (ja) 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法
DE102013111496A1 (de) 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140186979A1 (en) * 2005-02-03 2014-07-03 Epistar Corporation Light emitting device and manufacture method thereof
WO2012164437A2 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Light emitting device bonded to a support substrate
EP2669965A2 (de) * 2012-05-28 2013-12-04 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement
EP2680326A2 (de) * 2012-06-28 2014-01-01 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement
KR101362081B1 (ko) * 2012-12-28 2014-02-13 주식회사 위뷰 발광 소자

Also Published As

Publication number Publication date
CN107980183B (zh) 2020-03-03
DE102015113310A1 (de) 2017-02-16
CN107980183A (zh) 2018-05-01
US20190027669A1 (en) 2019-01-24
TW201712904A (zh) 2017-04-01
US10985306B2 (en) 2021-04-20
DE102015113310B4 (de) 2022-08-04
TWI648881B (zh) 2019-01-21

Similar Documents

Publication Publication Date Title
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
WO2016078837A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2016113032A1 (de) Optoelektronisches halbleiterbauelement und dessen herstellungsverfahren
EP3360167B1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
EP2617071A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2015189406A1 (de) Optoelektronischer halbleiterchip
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
WO2017144451A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2017025299A1 (de) Halbleiterchip
DE102015101070A1 (de) Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE112015006115T5 (de) Leadframe und Chipgehäuse mit Leadframe
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102019220215A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2019025206A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102014217938B4 (de) Elektronisches Bauelement
WO2018215312A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102008054235A1 (de) Optoelektronisches Bauteil
WO2016165977A1 (de) Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen
DE102017200339B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16741637

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16741637

Country of ref document: EP

Kind code of ref document: A1