WO2016170755A1 - トランス、並びにトランスを用いたスイッチング電源およびアイソレータ - Google Patents

トランス、並びにトランスを用いたスイッチング電源およびアイソレータ Download PDF

Info

Publication number
WO2016170755A1
WO2016170755A1 PCT/JP2016/001993 JP2016001993W WO2016170755A1 WO 2016170755 A1 WO2016170755 A1 WO 2016170755A1 JP 2016001993 W JP2016001993 W JP 2016001993W WO 2016170755 A1 WO2016170755 A1 WO 2016170755A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
subcoils
subcoil
transformer
electrically connected
Prior art date
Application number
PCT/JP2016/001993
Other languages
English (en)
French (fr)
Inventor
河田　裕志
熊原　稔
岳洋 宮武
剛志 梶本
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to EP16782781.5A priority Critical patent/EP3288048B1/en
Priority to US15/541,450 priority patent/US10276298B2/en
Publication of WO2016170755A1 publication Critical patent/WO2016170755A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F30/00—Fixed transformers not covered by group H01F19/00
    • H01F30/06—Fixed transformers not covered by group H01F19/00 characterised by the structure
    • H01F30/10—Single-phase transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H01F2027/408—Association with diode or rectifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Definitions

  • the present invention relates to a transformer having a coil formed on a multilayer substrate, and a switching power supply and an isolator using the transformer.
  • Patent Document 1 discloses a conventional transformer having a coil formed on a multilayer substrate.
  • five base materials are laminated, and a core made of a magnetic material passes through the center of these base materials.
  • Secondary coils are respectively formed on the front surface and the back surface of the base material of the first layer. Secondary coils are also formed on the front and back surfaces of the base material of the second layer. Further, primary coils are formed on the front and back surfaces of the base material of the fourth layer, respectively. Primary coils are also formed on the front and back surfaces of the base material of the fifth layer.
  • the transformer includes a multilayer substrate having a plurality of insulating layers stacked in the thickness direction, a primary coil formed on at least one of the plurality of insulating layers of the multilayer substrate, and at least one of the plurality of insulating layers of the multilayer substrate. And a secondary coil formed on the surface.
  • the primary coil has a plurality of first subcoils electrically connected in series with each other and a plurality of second subcoils electrically connected in series with each other.
  • the surfaces of the plurality of insulating layers constitute a plurality of layer surfaces. At least two first subcoils of the plurality of first subcoils are formed on different layer surfaces of the plurality of layer surfaces. At least two second subcoils of the plurality of second subcoils are formed on different layer surfaces of the plurality of layer surfaces.
  • the average position of the plurality of first subcoils coincides with the average position of the plurality of second subcoils.
  • This transformer can suppress a decrease in output voltage on the secondary side and a decrease in power conversion efficiency.
  • FIG. 1A is a schematic circuit diagram of the transformer according to the first embodiment.
  • FIG. 1B is a schematic diagram illustrating the arrangement of the coils of the transformer according to the first embodiment.
  • FIG. 2A is a schematic top view of an insulating layer on which the primary coil of the transformer according to Embodiment 1 is formed.
  • FIG. 2B is a schematic top view of an insulating layer on which the primary coil of the transformer according to Embodiment 1 is formed.
  • FIG. 2C is a schematic top view of an insulating layer on which the primary coil of the transformer according to Embodiment 1 is formed.
  • FIG. 2D is a schematic top view of an insulating layer on which the primary coil of the transformer according to Embodiment 1 is formed.
  • FIG. 1A is a schematic circuit diagram of the transformer according to the first embodiment.
  • FIG. 1B is a schematic diagram illustrating the arrangement of the coils of the transformer according to the first embodiment.
  • FIG. 2A is a schematic top view of an
  • FIG. 3A is a schematic top view of an insulating layer on which the secondary coil of the transformer according to Embodiment 1 is formed.
  • FIG. 3B is a schematic top view of an insulating layer in which the secondary coil of the transformer according to Embodiment 1 is formed.
  • FIG. 3C is a schematic top view of an insulating layer in which the secondary coil of the transformer according to Embodiment 1 is formed.
  • FIG. 3D is a schematic top view of an insulating layer in which the secondary coil of the transformer according to Embodiment 1 is formed.
  • FIG. 4 is a schematic cross-sectional view of the transformer according to the first embodiment.
  • FIG. 5 is a schematic circuit diagram of the switching power supply according to the first embodiment.
  • FIG. 6A is a schematic top view of the isolator according to Embodiment 1.
  • FIG. 6B is a schematic side view of the isolator shown in FIG. 6A.
  • FIG. 7 is a schematic diagram showing the arrangement of the coils of the transformer of the comparative example.
  • FIG. 8A is a schematic circuit diagram of another switching power supply according to the first embodiment.
  • FIG. 8B is a schematic circuit diagram of still another switching power supply according to the first embodiment.
  • FIG. 9 is a schematic diagram showing the arrangement of the coils of the transformer according to the second embodiment.
  • FIG. 10 is a schematic cross-sectional view of the multilayer substrate of the transformer according to the second embodiment.
  • FIG. 11 is a schematic diagram showing the arrangement of coils of another transformer according to the second embodiment.
  • FIG. 12 is a schematic diagram showing the arrangement of coils of still another transformer according to the second embodiment.
  • FIG. 13 is a schematic cross-sectional view of a switching power supply according to the second embodiment.
  • FIG. 14 is a schematic cross-sectional view of a transformer according to the third embodiment.
  • FIG. 15A is a schematic top view illustrating a coil of the transformer according to the third embodiment.
  • FIG. 15B is a schematic top view illustrating a coil in the transformer according to the third embodiment.
  • FIG. 16A is a schematic top view of an insulating layer on which a primary coil of a transformer according to Embodiment 3 is formed.
  • FIG. 16B is a schematic top view of an insulating layer on which the primary coil of the transformer according to Embodiment 3 is formed.
  • FIG. 16A is a schematic top view of an insulating layer on which a primary coil of the transformer according to Embodiment 3 is formed.
  • FIG. 16B is a schematic top view of an insulating
  • FIG. 16C is a schematic top view of an insulating layer on which the primary coil of the transformer according to Embodiment 3 is formed.
  • FIG. 17A is a schematic top view of an insulating layer on which a secondary coil of a transformer according to Embodiment 3 is formed.
  • FIG. 17B is a schematic top view of an insulating layer in which the secondary coil of the transformer according to Embodiment 3 is formed.
  • FIG. 18A is a schematic sectional view of a transformer according to the fourth embodiment.
  • FIG. 18B is a schematic circuit diagram of the transformer according to the fourth embodiment.
  • FIG. 19A is a schematic top view showing a coil of the transformer according to the fourth embodiment.
  • FIG. 19B is a schematic top view showing the coil of the transformer according to the fourth embodiment.
  • FIG. 1A is a schematic circuit diagram of the transformer 1 according to the first embodiment.
  • the transformer 1 includes a primary coil P1 and a secondary coil S1.
  • Secondary coil S1 is magnetically coupled to primary coil P1.
  • the primary coil P1 has coils L1 and L2.
  • the coil L1 is configured by electrically connecting a plurality (here, two) of subcoils L11 and L12 in series.
  • the coil L2 is configured by electrically connecting a plurality (here, two) of subcoils L21 and L22 in series.
  • FIG. 1B is a schematic diagram showing the arrangement of the coils L1 to L4.
  • 2A to 2D are schematic top views of the insulating layer on which the primary coil P1 is formed.
  • 3A to 3D are schematic top views of the insulating layer on which the secondary coil S1 is formed.
  • FIG. 4 is a schematic cross-sectional view of the multilayer substrate B1 of the transformer 1.
  • the transformer 1 includes a multilayer substrate B1.
  • the primary coil P1 is formed on the multilayer substrate B1.
  • the secondary coil S1 is formed on the multilayer substrate B1. At least some of the plurality of subcoils L11 and at least some of the subcoils L12 are formed in different layers of the multilayer substrate B1.
  • At least a part of the plurality of subcoils L21 and at least a part of the subcoils L22 are formed in different layers of the multilayer substrate B1.
  • the average position AL1 of the positions of the subcoils L11 and L12 coincides with the average position AL2 of the positions of the plurality of subcoils L21 and L22.
  • FIG. 5 is a schematic circuit diagram of the switching power supply 2 according to the first embodiment.
  • the switching power supply 2 includes a transformer 1, a switching element Q 1, a switching element Q 2, and a control circuit 22.
  • Switching element Q1 opens and closes a power feeding path from external power supply PS1 to coil L1.
  • Switching element Q2 opens and closes a power feeding path from external power supply PS1 to coil L2.
  • the control circuit 22 controls the switching element Q1 and the switching element Q2 so that a current flows alternately through the coil L1 and the coil L2.
  • FIG. 6A is a schematic plan view of the isolator 4 according to the first embodiment.
  • 6B is a schematic side view of the isolator 4 shown in FIG. 6A.
  • the isolator 4 includes a switching power supply 2, an insulation circuit 5, and a signal processing circuit 6.
  • the insulation circuit 5 electrically insulates the input signal input to the primary side and the output signal output to the secondary side according to the input signal.
  • the signal processing circuit 6 processes the input signal and the output signal.
  • the insulating circuit 5 and the signal processing circuit 6 are respectively provided on the multilayer substrate B1.
  • the thickness direction DB1 of the multilayer substrate B1 is defined as the vertical direction
  • the insulating layer B11 side as viewed from the insulating layer B12 is the upward direction DB1A
  • the insulating layer B12 side as viewed from the insulating layer B11 is the downward direction DB1B.
  • the upper and lower sides in FIG. The definition of this direction is not intended to limit the usage pattern of the transformer 1 of the present embodiment.
  • the primary coil P1 has a pair of input ends T11 and T12 and an intermediate tap CT1
  • the secondary coil S1 has a pair of output ends T21 and T22 and an intermediate tap CT2.
  • the primary coil P1 has a coil L1 and a coil L2.
  • An end L1A of the coil L1 is electrically connected to the input end T11, and an end L1B is electrically connected to the intermediate tap CT1.
  • An end L2A of the coil L2 is electrically connected to the intermediate tap CT1, and an end L2B is electrically connected to the input end T12. That is, the coil L1 and the coil L2 are electrically connected to the intermediate tap CT1 of the primary coil P1.
  • the secondary coil S1 has a coil L3 and a coil L4.
  • An end L3A of the coil L3 is electrically connected to the output end T21, and an end L3B is electrically connected to the intermediate tap CT2.
  • the end L4A of the coil L4 is electrically connected to the intermediate tap CT2, and the end L4B is electrically connected to the output end T22. That is, the coil L3 and the coil L4 are electrically connected to the intermediate tap CT2 of the secondary coil S1.
  • the coil L1 includes a plurality of (here, two) subcoils L11 and L12 that are electrically connected in series with each other.
  • the coil L2 has a plurality (here, two) of sub-coils L21 and L22 that are electrically connected in series with each other.
  • the coil L3 includes a plurality (here, two) of sub-coils L31 and L32 that are electrically connected in series with each other.
  • the coil L4 has a plurality (here, two) of sub-coils L41 and L42 that are electrically connected in series with each other.
  • the multilayer board B1 is a printed board whose base material is, for example, FR4 (Frame Regentant Type 4).
  • the multilayer substrate B1 has a plurality of (here, eight) insulating layers B11 to B18 stacked. Specifically, the insulating layers B11 to B18 are stacked in this order in the thickness direction DB1.
  • the insulating layers B11 to B18 are formed by, for example, a prepreg.
  • the insulating layers B11 to B18 each have an upper surface and a lower surface perpendicular to the thickness direction DB1.
  • the upper and lower surfaces of the insulating layers B11 to B18 constitute a plurality of layer surfaces LP1 to LP9.
  • the upper surface of the insulating layer B11 constitutes one layer surface LP1 that is the upper surface of the multilayer substrate B1.
  • the lower surface of the insulating layer B11 is joined to the upper surface of the insulating layer B12, and the lower surface of the insulating layer B11 and the upper surface of the insulating layer B12 coincide with each other to form one layer surface LP2.
  • the lower surface of the insulating layer B12 is joined to the upper surface of the insulating layer B13, and the lower surface of the insulating layer B12 and the upper surface of the insulating layer B13 coincide with each other to form one layer surface LP3.
  • the lower surface of the insulating layer B13 is bonded to the upper surface of the insulating layer B14, and the lower surface of the insulating layer B13 and the upper surface of the insulating layer B14 coincide with each other to form one layer surface LP4.
  • the lower surface of the insulating layer B14 is joined to the upper surface of the insulating layer B15, and the lower surface of the insulating layer B14 and the upper surface of the insulating layer B15 coincide with each other to form one layer surface LP5.
  • the lower surface of the insulating layer B15 is joined to the upper surface of the insulating layer B16, and the lower surface of the insulating layer B15 and the upper surface of the insulating layer B16 coincide with each other to form one layer surface LP6.
  • the lower surface of the insulating layer B16 is joined to the upper surface of the insulating layer B17, and the lower surface of the insulating layer B16 and the upper surface of the insulating layer B17 coincide with each other to form one layer surface LP7.
  • the lower surface of the insulating layer B17 is bonded to the upper surface of the insulating layer B18, and the lower surface of the insulating layer B17 and the upper surface of the insulating layer B18 coincide with each other to form one layer surface LP8.
  • the lower surface of the insulating layer B18 constitutes one layer surface LP9 that is the lower surface of the multilayer substrate B1.
  • the primary coil P1 is formed on at least one of the insulating layers B11 to B18
  • the secondary coil S1 is formed on at least one of the insulating layers B11 to B18.
  • Sub-coils L11 and L12, sub-coils L21 and L22, sub-coils L31 and L32, and sub-coils L41 and L42 are formed on the insulating layers B11 to B18 of the multilayer substrate B1.
  • the subcoils L12, L22, L32, and L42 are formed by winding a conductor such as a copper foil in the same direction, in the first embodiment, in a spiral shape around the coil axes CL12, CL22, CL32, and CL42, respectively, as viewed from above. Is formed.
  • the subcoils L11, L21, L31, and L41 are formed by winding the conductors in the same direction, and in the first embodiment, spirally wound outward from the coil axes CL11, CL21, CL31, and CL41, respectively, when viewed from above.
  • shaft is an axis
  • the outer shapes of the subcoils L11, L12, L21, L22, L31, L32, L41, and L42 are not limited to the rectangular shapes as shown in FIGS. 2A to 3D, and may be other shapes such as a circular shape or a polygonal shape. There may be.
  • the subcoils L11, L22, L21, and L12 constituting the primary coil P1 are respectively formed on the upper surfaces of the insulating layers B11, B12, B13, and B14 as shown in FIGS. 2A to 2D.
  • the subcoils L31, L42, L41, and L32 constituting the secondary coil S1 are respectively formed on the upper surfaces of the insulating layers B15, B16, B17, and B18, as shown in FIGS. 3A to 3D.
  • a pair of input terminals T11 and T12 and an intermediate tap CT1 are formed on the upper surface of the insulating layer B11. ing.
  • the drive circuit 21 and the output circuit 3 of the switching power supply 2 are disposed on the upper surface of the insulating layer B11.
  • the subcoil L11 is formed on the upper surface of the insulating layer B11 as shown in FIG. 2A.
  • the end L11A of the subcoil L11 is electrically connected to the input end T11, and the end L11B is electrically connected to the end L12A of the subcoil L12 through the via H1.
  • An end L11A of the subcoil L11 constitutes an end L1A of the coil L1.
  • the subcoil L12 is formed on the upper surface of the insulating layer B14.
  • An end L12B of the subcoil L12 is electrically connected to the intermediate tap CT1 by a via H2.
  • An end L12B of the subcoil L12 constitutes an end L1B of the coil L1.
  • the subcoil L21 is formed on the upper surface of the insulating layer B13 as shown in FIG. 2C.
  • An end L21A of the subcoil L21 is electrically connected to the intermediate tap CT1 via the via H2, and an end L21B is electrically connected to the end L22A of the subcoil L22 via the via H3.
  • An end L21A of the subcoil L21 constitutes an end L2A of the coil L2.
  • the subcoil L22 is formed on the upper surface of the insulating layer B12.
  • An end L22B of the subcoil L22 is electrically connected to the input end T12 by a via H4.
  • An end L22B of the subcoil L22 constitutes an end L2B of the coil L2.
  • the subcoil L31 is formed on the upper surface of the insulating layer B15 as shown in FIG. 3A.
  • An end L31A of the subcoil L31 is electrically connected to the output end T21 via the via H5, and an end L31B is electrically connected to the end L32A of the subcoil L32 via the via H6.
  • An end L31A of the subcoil L31 constitutes an end L3A of the coil L3.
  • the subcoil L32 is formed on the upper surface of the insulating layer B18.
  • An end L32B of the subcoil L32 is electrically connected to the intermediate tap CT2 by a via H7.
  • An end L32B of the subcoil L32 constitutes an end L3B of the coil L3.
  • the subcoil L41 is formed on the upper surface of the insulating layer B17 as shown in FIG. 3C.
  • An end L41A of the subcoil L41 is electrically connected to the intermediate tap CT2 via the via H7, and an end L41B is electrically connected to the end L42A of the subcoil L42 via the via H8.
  • An end L41A of the subcoil L41 constitutes an end L4A of the coil L4.
  • the subcoil L42 is formed on the upper surface of the insulating layer B16.
  • An end L42B of the subcoil L42 is electrically connected to the output end T22 by a via H9.
  • An end L42B of the subcoil L42 constitutes an end L4B of the coil L4.
  • the sub-coils L11, L12, L21, and L22 that constitute the primary coil P1 have a thickness direction DB1 (vertical direction) of the multilayer substrate B1 as shown in FIG. 1B and FIG. )
  • DB1 vertical direction
  • the subcoil L11, the subcoil L22, the subcoil L21, and the subcoil L12 are arranged in the order of the subcoil L11, the subcoil L22, the subcoil L21, and the subcoil L12 from above.
  • the subcoils L31, L32, L41, and L42 constituting the secondary coil S1 as shown in FIG. 1B and FIG. 4
  • L41 and the subcoil L32 are arranged in this order.
  • illustration of the multilayer substrate B1 is omitted.
  • the average position AL1 of the positions of the subcoils L11 and L12 coincides with the average position AL2 of the positions of the subcoils L21 and L22.
  • the average position AL3 of the positions of the subcoils L31 and L32 coincides with the average position AL4 of the positions of the subcoils L41 and L42.
  • “Match” is an expression including not only the meaning of “completely match” but also the meaning of “almost matches”.
  • the subcoil L11 is positioned at the numerical value N (L11) th from the subcoil L12 closest to the secondary coil S1 among the subcoils L11, L12, L22, and L22 constituting the primary coil P1.
  • N (L11) 4
  • the primary coil P1 is composed of a plurality (in this case, p) of subcoils L11, L12,..., L1p and a plurality (in this case, q) of subcoils L21, L22,. That is, when the coil L1 is composed of a plurality of subcoils L11, L12,..., L1p connected in series with each other, and the coil L2 is composed of a plurality of subcoils L21, L22,.
  • the average position AL1 of the positions of the subcoils L11 to L1p almost coincides with the average position AL2 of the positions of the subcoils L21 to L2q means that the following expression (1) is satisfied.
  • the primary coil P1 and the secondary coil S1 are formed on the upper surfaces of the insulating layers B11 to B18, but may be formed on the lower surfaces of the insulating layers B11 to B18.
  • the switching power supply 2 is a so-called push-pull type isolated DC / DC converter, and includes a transformer 1, a drive circuit 21, and an output circuit 3, as shown in FIG. Further, an external power source PS1 that is a DC power source is electrically connected to the intermediate tap CT1 of the primary coil P1. In the switching power supply 2, the intermediate tap CT2 of the secondary coil S1 is open and not connected anywhere.
  • the drive circuit 21 is electrically connected to a pair of input ends T11 and T12 of the primary coil P1.
  • the drive circuit 21 includes a switching element Q1, a switching element Q2, a capacitor C1, and a control circuit 22.
  • the switching element Q1 and the switching element Q2 are both n-channel enhancement type MOSFETs.
  • the drain of the switching element Q1 is electrically connected to the external power source PS1 via the coil L1, the gate is electrically connected to the control circuit 22, and the source is electrically connected to the circuit ground.
  • the switching element Q1 opens / closes a power supply path for supplying power from the external power supply PS1 to the coil L1 by being turned on / off by a drive signal supplied from the control circuit 22.
  • the drain of the switching element Q2 is electrically connected to the external power source PS1 via the coil L2, the gate is electrically connected to the control circuit 22, and the source is electrically connected to the circuit ground.
  • the switching element Q2 opens / closes a power feeding path for feeding power from the external power source PS1 to the coil L2 by being turned on / off by a drive signal supplied from the control circuit 22.
  • the switching element Q1 and the switching element Q2 may be a bipolar transistor, an IGBT (Insulated Gate Bipolar Transistor), or the like.
  • the control circuit 22 is constituted by a microcomputer, for example.
  • the control circuit 22 alternately turns on / off the switching element Q1 and the switching element Q2 by supplying a drive signal to each of the switching element Q1 and the switching element Q2.
  • the control circuit 22 drives the coils L1 and L2 of the primary coil P1 alternately.
  • the output circuit 3 is electrically connected to a pair of output terminals T21 and T22 of the secondary coil S1.
  • the output circuit 3 includes a capacitor C2, a rectifier circuit 31, and a low-loss regulator (Low Drop-Out regulator: LDO) 32.
  • the rectifier circuit 31 includes four diodes D1 to D4 constituting a diode bridge and a capacitor C3.
  • the anode of the diode D1 and the cathode of the diode D3 are connected to the output terminal T21 of the transformer 1.
  • the anode of the diode D2 and the cathode of the diode D4 are connected to the output terminal T22 of the transformer 1.
  • the cathode of the diode D1 and the cathode of the diode D2 are connected to the electrode C3A of the capacitor C3.
  • the anode of the diode D3 and the anode of the diode D4 are connected to the electrode C3B of the capacitor C3.
  • the diodes D1 to D4 perform full-wave rectification on the voltage output from the secondary coil S1 of the transformer 1.
  • Capacitor C3 smoothes the pulsating voltage output from diodes D1 to D4.
  • the low-loss regulator 32 operates so that the difference between the voltage input from the input terminal (the voltage across the capacitor C3) and the voltage output from the output terminal becomes small.
  • the capacitor C1 is electrically connected in parallel with the primary coil P1.
  • the capacitor C1 forms a primary side resonance circuit together with the primary coil P1.
  • the capacitor C2 is electrically connected in parallel with the secondary coil S1.
  • the capacitor C2 forms a secondary resonance circuit together with the secondary coil S1.
  • the switching power supply 2 alternately drives the coil L1 and the coil L2 of the primary coil P1, and thereby supplies a voltage corresponding to the power supply voltage of the external power supply PS1 input to the primary side of the transformer 1 to the secondary side of the transformer 1. Output.
  • the switching power supply 2 according to the first embodiment may not include the output circuit 3. That is, the switching power supply 2 according to the first embodiment includes at least the transformer 1, the switching element Q1, the switching element Q2, and the control circuit 22.
  • the switching power supply 2 according to the first embodiment only needs to have a function of transmitting power from at least the primary side of the transformer 1. For example, a bidirectional power supply having a function of transmitting power also from the secondary side of the transformer 1 A switching power supply may be used.
  • FIG. 7 is a schematic diagram showing the arrangement of the coils L1 to L4 of the transformer 100 as a comparative example. 7, the transformer 1 shown in FIGS. 1A and 1B will be described.
  • FIG. 7 is a schematic diagram showing the arrangement of the coils of the transformer of the comparative example.
  • the primary coil P1 is arranged in the order of the subcoil L11, the subcoil L12, the subcoil L21, and the subcoil L22 from the top along the thickness direction DB1 (vertical direction) of the multilayer substrate B1.
  • DB1 vertical direction
  • the secondary coil S1 is arranged in the order of the subcoil L31, the subcoil L32, the subcoil L41, and the subcoil L42 from the top along the thickness direction DB1 of the multilayer substrate B1.
  • the multilayer substrate B1 is not shown.
  • the average position AL1 of the subcoils L11 and L12 is different from the average position AL2 of the subcoils L21 and L22 in the thickness direction DB1 of the multilayer substrate B1.
  • the coupling coefficient between the coil L1 and the secondary coil S1 and the coupling coefficient between the coil L2 and the secondary coil S1 are different and nonuniform. Therefore, the output voltage induced in the secondary coil S1 by driving the coil L1 and the output voltage induced in the secondary coil S1 by driving the coil L2 are different and non-uniform.
  • the transformer 100 of the comparative example there is a possibility that the output voltage on the secondary side is lowered, and consequently the power conversion efficiency is lowered.
  • the average position AL1 of the positions of the subcoils L11 and L12 is the average position AL2 of the positions of the subcoils L21 and L22 in the thickness direction DB1 (vertical direction) of the multilayer substrate B1.
  • the coupling coefficient between the coil L1 and the secondary coil S1 and the coupling coefficient between the coil L2 and the secondary coil S1 are the same and uniform. Therefore, the output voltage induced in the secondary coil S1 by driving the coil L1 and the output voltage induced in the secondary coil S1 by driving the coil L2 are the same and uniform.
  • the transformer 1 according to the first embodiment can suppress a decrease in output voltage on the secondary side and a decrease in power conversion efficiency. Moreover, in the transformer 1, since the output voltage on the secondary side becomes uniform, generation of an excessive voltage can be suppressed, and noise in the output voltage on the secondary side can be reduced.
  • the coil L1 and the coil L2 are electrically connected to the intermediate tap CT1 of the primary coil P1.
  • the plurality of subcoils L11 and L12 are arranged so as to face each other in the thickness direction DB1 (vertical direction) of the multilayer substrate B1 with the coil having the same connection order from the intermediate tap CT1 among the plurality of subcoils L21 and L22. ing.
  • the first subcoil L12 counted from the intermediate tap CT1 is opposed to the first subcoil L21 of the subcoils L21 and L22 counted from the intermediate tap CT1 via the insulating layer B13.
  • the subcoil is not arranged between the subcoils L12 and L21.
  • the subcoil L11 having the second order counted from the intermediate tap CT1 among the subcoils L11 and L12 is opposed to the second subcoil L22 having the order counted from the intermediate tap CT1 among the subcoils L21 and L22 via the insulating layer B11.
  • the subcoil is not arranged between the subcoils L11 and L22.
  • the coil L1 is composed of a plurality of subcoils L11, L12,..., L1p
  • the coil L2 is composed of a plurality of subcoils L21, L22,.
  • the subcoil L1n connected in series from the intermediate tap CT1 to the nth in series is nth in series from the intermediate tap among the plurality of subcoils L21, L22,.
  • the thickness direction DB1 (n is an arbitrary natural number less than or equal to p and less than or equal to q).
  • the coil axes CL11 and CL12 of the plurality of subcoils L11 and L12 and the coil axes CL21 and CL22 of the plurality of subcoils L21 and L22 are in the thickness direction DB1 (vertical direction) of the multilayer substrate B1. Is arranged so as to be located on one axis A1 (see FIG. 4) along the line. In this configuration, the area required to form the subcoils L11 and L12 and the subcoils L21 and L22 in the multilayer substrate B1 can be reduced. For this reason, in this structure, since the mounting area of the multilayer substrate B1 can be reduced, it is possible to reduce the size and the cost. Note that whether or not to adopt the configuration is arbitrary.
  • the plurality of subcoils L11 and L12 are positioned in two different layer surfaces LP1 and LP4 among the plurality of layer surfaces LP1 to LP9, respectively, in the thickness direction DB1 ( (Up and down direction) (see FIG. 4).
  • the plurality of subcoils L21 and L22 are arranged along the thickness direction DB1 of the multilayer substrate B1 so as to be located on different layer surfaces LP3 and LP2 among the plurality of layer surfaces LP1 to LP9 (see FIG. 4). ).
  • the mounting surface of the multilayer substrate B1 can be reduced as described above, it is possible to reduce the size and the cost. Note that whether or not to adopt the configuration is arbitrary.
  • the secondary coil S1 has the same configuration as the primary coil P1.
  • the secondary coil S1 has coils L3 and L4 connected in series with each other.
  • the coil L3 includes a plurality (here, two) of sub-coils L31 and L32 that are electrically connected to each other in series.
  • the coil L4 includes a plurality (here, two) of sub-coils L41 and L42 that are electrically connected in series with each other in the same manner as the coil L2.
  • the coil L3 and the coil L4 are disposed symmetrically with the coil L1 and the coil L2 in the thickness direction DB1 (vertical direction) of the multilayer substrate B1, respectively.
  • the coil L3 is arranged symmetrically with the coil L1 with respect to a boundary line BL1 that separates the primary coil P1 and the secondary coil S1. Therefore, the subcoils L31 and L32 are also arranged symmetrically with the subcoils L11 and L12 with respect to the boundary line BL1, respectively.
  • the coil L4 is arranged symmetrically with the coil L2 with respect to the boundary line BL1. For this reason, the subcoils L41 and L42 are also arranged symmetrically with the subcoils L21 and L22 with respect to the boundary line BL1, respectively.
  • the average position AL3 of the positions of the subcoils L31 and L32 coincides with the average position AL4 of the positions of the subcoils L41 and L42.
  • the coupling coefficient between the coil L1 and the coil L3, the coupling coefficient between the coil L1 and the coil L4, and the coupling coefficient between the coil L2 and the coil L3 is the same and uniform. Therefore, in the transformer 1, the output voltage induced in the secondary coil S1 by driving the coil L1 and the output voltage induced in the secondary coil S1 by driving the coil L2 are likely to be uniform. A decrease in output voltage and a decrease in power conversion efficiency can be suppressed.
  • the secondary coil S1 is configured as described above is arbitrary. Further, whether or not the secondary coil S1 includes the coil L3 and the coil L4 is also arbitrary.
  • FIG. 8A is a schematic circuit diagram of another switching power supply 2A according to the first embodiment.
  • the same reference numerals are given to the same portions as those of the switching power supply 2 shown in FIG.
  • the secondary coil S1 includes a coil L3 and a coil L4.
  • the coil L3 and the coil L4 are electrically connected in series with each other at the intermediate tap CT2 of the secondary coil S1.
  • the transformer 1 can be employed in, for example, the switching power supply 2A shown in FIG. 8A.
  • the rectifier circuit 31 has diodes D5 and D6 instead of the diodes D1 to D4 constituting the diode bridge of the switching power supply 2 shown in FIG.
  • the anode of the diode D5 is electrically connected to the output terminal T21 of the secondary coil S1, and the cathode is electrically connected to the electrode C3A of the capacitor C3.
  • the anode of the diode D6 is electrically connected to the output terminal T22 of the secondary coil S1, and the cathode is electrically connected to the electrode C3B of the capacitor C3.
  • the intermediate tap CT2 of the secondary coil S1 is electrically connected to the electrode C3B of the capacitor C3.
  • the rectifier circuit 31 configured as described above rectifies the voltage output from the secondary coil S1 of the transformer 1 by means of the diodes D5 and D6.
  • the rectifier circuit 31 smoothes and outputs the pulsating voltage output from the diodes D5 and D6 by the capacitor C3.
  • FIG. 8B is a schematic circuit diagram of still another switching power supply 2B according to the first embodiment.
  • the same reference numerals are given to the same portions as those of the switching power supply 2A shown in FIG. 8A.
  • the transformer 1 according to the first embodiment can also be employed in the switching power supply 2B illustrated in FIG. 8B.
  • a switching power supply 2B shown in FIG. 8B has a series circuit including capacitors C21 and C22 connected in series with each other instead of the capacitor C2 of the switching power supply 2A shown in FIG. 8A.
  • the electrode C21A of the capacitor C21 is electrically connected to the output terminal T21 of the secondary coil S1, and the electrode C21B is electrically connected to the intermediate tap CT2 of the secondary coil S1.
  • the electrode C22A of the capacitor C22 is electrically connected to the intermediate tap CT2 of the secondary coil S1, and the electrode C22B is electrically connected to the output terminal T22 of the secondary coil S1.
  • the ripple of the output voltage induced in the secondary coil S1 can be reduced compared with the switching power supply 2 shown in FIG. 8A, and as a result, noise can be reduced. .
  • the isolator 4 includes a switching power supply 2, an insulating circuit 5, and a signal processing circuit 6.
  • the switching power supply 2, the insulation circuit 5, and the signal processing circuit 6 are mounted on the multilayer substrate B1.
  • the insulating circuit 5 may be formed on the surface (for example, the upper surface) of the multilayer substrate B1, or may be provided inside the multilayer substrate B1.
  • the insulation circuit 5 is configured to electrically insulate the input signal input to the primary side from the output signal output to the secondary side in response to the input signal.
  • the insulating circuit 5 is configured to electrically insulate the primary side and the secondary side by magnetic coupling using, for example, a microcoil formed by a semiconductor process. Further, the insulating circuit 5 may be configured to electrically insulate the primary side and the secondary side by, for example, capacitive coupling using a capacitor. In addition, the insulating circuit 5 may be configured to electrically insulate the primary side and the secondary side by optical coupling using, for example, a photocoupler.
  • the signal processing circuit 6 includes a primary processing circuit 61 and a secondary processing circuit 62.
  • the processing circuit 61 processes an input signal input to each of the three input terminals 611 to 613 and outputs the processed signal to the insulating circuit 5.
  • the input signal is a digital signal.
  • Input terminals 611 to 613 are lands formed on the multilayer substrate B1.
  • the drive circuit 21 is included in the signal processing circuit 6 (processing circuit 61) as shown by a broken line in FIG. 6A, but other configurations may be used. That is, the drive circuit 21 and the signal processing circuit 6 may be configured separately.
  • the processing circuit 62 processes a signal transmitted from the processing circuit 61 via the insulating circuit 5, and outputs the processed signal to the three output terminals 621 to 623 as output signals.
  • the output signals output to the output terminals 621 to 623 correspond to the input signals input to the input terminals 611 to 613, respectively.
  • the output signal is a digital signal.
  • the output terminals 621 to 623 are lands formed on the multilayer substrate B1.
  • the output circuit 3 is included in the signal processing circuit 6 (processing circuit 62) as shown by a broken line in FIG. 6A, but other configurations may be used. That is, the output circuit 3 and the signal processing circuit 6 may be configured separately.
  • the processing circuit 62 may be configured to be supplied with operating power from an external power supply, but may be configured to be directly supplied with the operating power on the secondary side of the transformer 1, for example.
  • the transformer 1 is formed in the region X1 (see FIG. 6B) in the multilayer substrate B1.
  • the drive circuit 21, the insulation circuit 5, and the signal processing circuit 6 are mounted in the region X2 (see FIG. 6B) in the multilayer substrate B1.
  • the upper surface (layer surface LP1) of the multilayer substrate B1 protects the circuits such as the drive circuit 21 and the insulating circuit 5, and electrically connects the primary circuit and the secondary circuit mounted on the upper surface of the multilayer substrate B1 to each other.
  • a sealing material 41 made of an insulating resin material such as an epoxy resin.
  • the communication isolator including the insulating circuit 5 and the signal processing circuit 6 and the switching power source 2 including the power transmission transformer 1 are included in one multilayer substrate B1. It is constructed integrally. Therefore, the isolator 4 according to the first embodiment can be configured in a small size while including the switching power supply 2 that suppresses a decrease in power conversion efficiency.
  • the isolator 4 according to the first embodiment is configured to output an input signal, which is a digital signal, to the electrically isolated secondary side, but may have other configurations.
  • the isolator 4 according to the first embodiment may be configured to output an input signal that is an analog signal to an electrically isolated secondary side.
  • FIG. 9 is a schematic diagram illustrating the arrangement of subcoils of the transformer 1A according to the second embodiment.
  • FIG. 10 is a schematic cross-sectional view of the multilayer substrate B1A of the transformer 1A. 9 and 10, the same reference numerals are assigned to the same parts as those of the transformer 1 according to the first embodiment shown in FIGS. 1A and 1B.
  • a transformer 1A according to the second embodiment includes a multilayer substrate B1A instead of the multilayer substrate B1 according to the first embodiment shown in FIG.
  • the multilayer substrate B1A includes the insulating layers B11 to B14 of the multilayer substrate B1 according to the first embodiment. Similar to the multilayer substrate B1 according to the first embodiment, the upper and lower surfaces of the insulating layers B11 to B14 of the multilayer substrate B1A constitute layer surfaces LP1 to LP5. In the multilayer substrate B1A, the lower surface of the insulating layer B14 forms a layer surface LP5.
  • the transformer 1A includes a plurality of (here, four) coil pairs including sub-coils L11, L12, L21, L22, L31, L32, L41, and L42.
  • CP1 to CP4 are provided.
  • a plurality (here, two) of subcoils L11, L12 and a plurality (here, two) of subcoils L21, L22 face each other in the thickness direction DB1 (vertical direction) of the multilayer substrate B1. Is configured to do.
  • the coil pairs CP3 and CP4 are configured such that a plurality (here, two) of subcoils L31 and L32 and a plurality (here, two) of subcoils L41 and L42 face each other in the thickness direction DB1 of the multilayer substrate B1A. Has been.
  • the subcoil L11 formed on the upper surface of the insulating layer B11 and the subcoil L22 formed on the upper surface of the insulating layer B12 are opposed to each other via the insulating layer B11 in the thickness direction DB1, and the coil pair CP1 is formed. It is composed.
  • No subcoil is arranged between the subcoils L11 and L22.
  • the subcoil L21 formed on the upper surface of the insulating layer B11 and the subcoil L12 formed on the upper surface of the insulating layer B12 are opposed to each other via the insulating layer B11 in the thickness direction DB1 to constitute the coil pair CP2.
  • No subcoil is arranged between the subcoils L12 and L21.
  • the subcoil L31 formed on the upper surface of the insulating layer B13 and the subcoil L42 formed on the upper surface of the insulating layer B14 are opposed to each other via the insulating layer B13 in the thickness direction DB1 to constitute the coil pair CP3.
  • No subcoil is arranged between the subcoils L31 and L42.
  • the subcoil L41 formed on the upper surface of the insulating layer B13 and the subcoil L32 formed on the upper surface of the insulating layer B14 are opposed to each other via the insulating layer B13 in the thickness direction DB1 to constitute the coil pair CP4.
  • No subcoil is arranged between the subcoils L32 and L41.
  • a current I1 flows through the primary coil P1 from the input terminal T12 toward the input terminal T11, as shown in FIG. 9, a magnetic flux M1 is generated in the coil pair CP1, and a magnetic flux M2 is generated in the coil pair CP2.
  • the magnetic flux M1 mainly acts on the coil pair CP3 that is arranged opposite to the coil pair CP1 in the thickness direction DB1 via the insulating layer B12.
  • the magnetic flux M2 mainly acts on the coil pair CP4 that is arranged opposite to the coil pair CP2 in the thickness direction DB1 via the insulating layer B12. For this reason, the induced current I2 resulting from the magnetic fluxes M1 and M2 flows through the secondary coil S1 from the output terminal T22 toward the output terminal T21.
  • the plurality of coil pairs CP1 and CP2 are arranged in parallel along one surface (upper surface) of the multilayer substrate B1A, that is, the layer surfaces LP1 to LP5.
  • the plurality of coil pairs CP3 and CP4 are arranged in parallel along one surface (upper surface) of the multilayer substrate B1, that is, the layer surfaces LP1 to LP5.
  • the transformer 1A according to the second embodiment requires fewer insulating layers in which the primary coil P1 and the secondary coil S1 are formed than the transformer 1 according to the first embodiment.
  • the number of insulating layers in which the primary coil P1 and the secondary coil S1 are formed is eight layers (see FIG. 4), whereas in the transformer 1A according to the second embodiment, The number of insulating layers is four (see FIG. 10). Therefore, the transformer 1A according to the second embodiment can reduce the dimension in the thickness direction DB1 of the multilayer substrate B1A as compared with the transformer 1 according to the first embodiment.
  • the multilayer substrate B1A may have an insulating layer in which no coil is formed. In this case, the wiring for connecting the coils formed on different layer surfaces of the multilayer substrate B1A may be formed on the layer surface where the coils are not formed.
  • the secondary coil S1 is also configured by a plurality of coil pairs CP3 and CP4.
  • the plurality of coil pairs CP1 and CP2 constituting at least the primary coil P1 need only be arranged in parallel along one surface (upper surface) of the multilayer substrate B1, that is, the layer surfaces LP1 to LP5.
  • the coil pairs CP3 and CP4 may not be arranged in parallel along the layer surface.
  • FIG. 11 is a schematic diagram showing the arrangement of subcoils of another transformer 1B according to the second embodiment. 11, the same reference numerals are assigned to the same parts as those of the transformer 1A shown in FIGS.
  • the transformer 1B shown in FIG. 11 among the plurality of subcoils L11 and L12 and the plurality of subcoils L21 and L22, subcoils arranged in parallel along one surface (upper surface) of the multilayer substrate B1, that is, the layer surfaces LP1 to LP5, are arranged in the thickness direction DB1. It is comprised so that the mutually opposite magnetic flux may be generated along.
  • the magnetic flux passing through the center of the subcoils arranged in parallel along one surface (layer surfaces LP1 to LP5) of the multilayer substrate B1 is transferred in the thickness direction DB1 ( It is configured to generate magnetic fluxes in opposite directions in the vertical direction. That is, the coil pair CP1 formed by the subcoils L11 and L22 generates a magnetic flux M1, and the coil pair CP2 formed by the subcoils L12 and L21 generates a magnetic flux M2.
  • the magnetic flux M1 at the center of the subcoil L11 is opposite to the magnetic flux M2 at the center of the subcoil L21 aligned in parallel along the subcoil L11 and the layer surfaces LP1 to LP5.
  • the magnetic flux M1 at the center of the subcoil L22 is opposite to the magnetic flux M2 at the center of the subcoil L12 aligned in parallel along the subcoil L22 and the layer surfaces LP1 to LP5.
  • the magnetic flux M1 at the center of the coil pair CP1 is opposite to the magnetic flux M2 at the center of the coil pair CP2 arranged in parallel along the layer surface LP1 to LP5 with the coil pair CP1.
  • the magnetic flux M1 at the center of the subcoil L11 is opposite to the magnetic flux M2 at the center of the subcoil L12.
  • the magnetic flux M1 at the center of the subcoil L21 is opposite to the magnetic flux M2 at the center of the subcoil L22.
  • the subcoil L11 is configured by winding the conductor clockwise when viewed from above
  • the subcoil L12 is configured by winding the conductor counterclockwise when viewed from above
  • the subcoils L21 and L22 are configured by winding conductors in opposite directions as viewed from above
  • the subcoil L31 is configured by winding the conductor clockwise when viewed from above
  • the subcoil L32 is configured by winding the conductor counterclockwise when viewed from above
  • the subcoils L41 and L42 are configured by winding conductors in opposite directions as viewed from above.
  • FIG. 12 is a schematic diagram showing the arrangement of subcoils of still another transformer 1C according to the second embodiment.
  • the subcoil L42 and the subcoil L32 are formed on the upper surface (layer surface LP3 shown in FIG. 10) of the insulating layer B13, and the subcoil L31 and the subcoil L41 are formed on the upper surface of the insulating layer B14 (layer surface LP4 shown in FIG. 10). .
  • FIG. 13 is a schematic cross-sectional view of a switching power supply 2C according to the second embodiment.
  • the same reference numerals are assigned to the same portions as those of the switching power supply 2 according to the first embodiment shown in FIG.
  • the switching elements Q1 and Q2 are each one surface (upper surface) of the multilayer substrate B1A among the plurality of subcoils L11, L12, L21, and L22 constituting the primary coil P1. That is, they are arranged between the sub-coils adjacent to each other in parallel with the layer surfaces LP1 to LP5.
  • the switching elements Q1 and Q2 are arranged between the subcoils L11 and L21 adjacent to each other on the upper surface (layer surface LP1) of the insulating layer B11.
  • the magnetic flux M1 and the magnetic flux M2 are opposite to each other at the positions where the switching elements Q1 and Q2 are disposed. Therefore, in this configuration, the magnetic fluxes M1 and M2 cancel each other at the positions of the switching elements Q1 and Q2, and unnecessary radiation to the switching elements Q1 and Q2 can be reduced. Not only the switching elements Q1 and Q2, but electronic components mounted on the multilayer substrate B1 may be arranged at the above positions. With this configuration, it is possible to reduce unnecessary radiation to the electronic component.
  • FIG. 14 is a schematic cross-sectional view of a transformer 1D according to the third embodiment.
  • 15A and 15B are schematic top views showing the subcoils of the transformer 1D according to the third embodiment. 14, 15 ⁇ / b> A, and 15 ⁇ / b> B, the same reference numerals are assigned to the same portions as those of the transformer 1 according to the first embodiment illustrated in FIGS. 1A to 4.
  • a transformer 1D according to the third embodiment includes a multilayer substrate B1B made of insulating layers B11 to B15 stacked in the thickness direction DB1 instead of the multilayer substrate B1 of the transformer 1 according to the first embodiment shown in FIG.
  • the plurality of subcoils L11 and L12 are formed on different layer surfaces LP2 and LP3, respectively.
  • the plurality of subcoils L21 and L22 are formed on different layer surfaces LP2 and LP3, respectively.
  • the plurality of subcoils L31 and L32 are formed on different layer surfaces LP4 and LP5, respectively.
  • the plurality of subcoils L41 and L42 are formed on different layer surfaces LP4 and LP5, respectively, as shown in FIG. In FIG. 15A and FIG. 15B, the multilayer substrate B1 is not shown.
  • the centers of the plurality of subcoils L11, L12 and the plurality of subcoils L21, L22 are arranged on a single axis A1 extending along the thickness direction DB1 (vertical direction) of the multilayer substrate B1B. ing.
  • the subcoils provided on the same layer surface are arranged so as not to overlap each other.
  • 16A to 16C are schematic top views of the insulating layers B11, B12, and B13 on which the primary coil P1 of the transformer 1D is formed, respectively.
  • 17A and 17B are schematic top views of the insulating layers B13 and B14 on which the secondary coil S1 of the transformer 1D is formed, respectively.
  • no subcoil is formed on the upper surface (layer surface LP1) of the insulating layer B11.
  • subcoil L11, L12 and subcoil L21, L22 which comprise the primary coil P1 are formed in the upper surface of insulating layer B12, B13, as shown to FIG. 16B and FIG. 16C.
  • the subcoils L31 and L32 and the subcoils L41 and L42 constituting the secondary coil S1 are formed on the upper surfaces of the insulating layers B14 and B15 as shown in FIGS. 17A and 17B.
  • the subcoil L11 is formed on the upper surface (layer surface LP2) of the insulating layer B12.
  • the end L11A of the subcoil L11 is electrically connected to the input end T11 via the via H10, and the end L11B is electrically connected to the end L12A of the subcoil L12 via the via H11.
  • the subcoil L12 is formed on the upper surface (layer surface LP3) of the insulating layer B13.
  • An end L12B of the subcoil L12 is electrically connected to the intermediate tap CT1 by a via H12.
  • the subcoil L21 is formed on the upper surface (layer surface LP2) of the insulating layer B12 and inside the subcoil L11 so as to be surrounded by the subcoil L11.
  • An end L21A of the subcoil L21 is electrically connected to the intermediate tap CT1 via the via H12
  • an end L21B is electrically connected to the end L22A of the subcoil L22 via the via H13.
  • the subcoil L22 is formed on the upper surface (layer surface LP3) of the insulating layer B13 and outside the subcoil L12 so as to surround the subcoil L12.
  • An end L22B of the subcoil L22 is electrically connected to the input end T12 by a via H4.
  • the subcoil L31 is formed on the upper surface (layer surface LP4) of the insulating layer B14 as shown in FIG. 17A.
  • An end L31A of the subcoil L31 is electrically connected to the output end T21 via the via H5, and an end L31B is electrically connected to the end L32A of the subcoil L32 via the via H14.
  • the subcoil L32 is formed on the upper surface (layer surface LP5) of the insulating layer B15.
  • An end L32B of the subcoil L32 is electrically connected to the intermediate tap CT2 through a via H15.
  • the subcoil L41 is formed on the upper surface (layer surface LP4) of the insulating layer B14 and inside the subcoil L31 so as to be surrounded by the subcoil L31.
  • An end L41A of the subcoil L41 is electrically connected to the intermediate tap CT2 via the via H15
  • an end L41B is electrically connected to the end L42A of the subcoil L42 via the via H16.
  • the subcoil L42 is formed on the upper surface of the insulating layer B15 (layer surface LP5) and outside the subcoil L32 so as to surround the subcoil L32.
  • An end L42B of the subcoil L42 is electrically connected to the output end T22 by a via H9.
  • the subcoils L11 and L12 are arranged to face the subcoils L22 and L21 in the thickness direction DB1 (vertical direction) of the multilayer substrate B1B as shown in FIG. Is done. Further, as shown in FIG. 14, the subcoils L31 and L32 are arranged so as to face the subcoils L42 and L41, respectively, in the thickness direction DB1.
  • the transformer 1D according to the third embodiment requires fewer insulating layers in which the primary coil P1 and the secondary coil S1 are formed than the transformer 1 according to the first embodiment. That is, in the transformer 1 of the first embodiment, the number of insulating layers in which the primary coil P1 and the secondary coil S1 are formed is eight layers (see FIG. 4), whereas in the transformer 1D according to the third embodiment, Since the insulating layer B15 does not contribute to the capacitance between the coil conductors, the number of insulating layers is four (see FIG. 14). Therefore, the transformer 1D according to the third embodiment can reduce the dimension in the thickness direction DB1 of the multilayer substrate B1 as compared with the transformer 1 according to the first embodiment.
  • the centers of the subcoils L11 and L12 and the subcoils L21 and L22 are located on one axis A1 and are arranged so as not to overlap each other in the same layer. For this reason, in the transformer 1D according to the third embodiment, the mounting area of the multilayer substrate B1B can be reduced.
  • the transformer 1D according to the third embodiment is preferably configured so that the magnetic flux densities generated in the subcoils L11 and L12 are the same. Similarly, it is preferable that the magnetic flux densities generated in the subcoils L21 and L22 are the same.
  • the number of turns of the subcoil L11 having a diameter larger than that of the subcoil L12 may be smaller than the number of turns of the subcoil L12.
  • the number of turns of the subcoil L22 having a diameter larger than that of the subcoil L21 may be less than the number of turns of the subcoil L21.
  • FIG. 18A is a schematic cross-sectional view of a transformer 1E according to the fourth embodiment.
  • FIG. 18B is a schematic circuit diagram of the transformer 1E.
  • 19A and 19B are schematic top views showing sub-coils of the transformer 1E.
  • the same reference numerals are assigned to the same portions as those of the transformer 1 according to the first embodiment shown in FIG. 1A to FIG.
  • the coil L1 includes a plurality of (here, four) subcoils L11 to L14 that are electrically connected to each other in series.
  • the coil L2 has a plurality of (here, four) subcoils L21 to L24 that are electrically connected in series with each other.
  • the coil L3 has a plurality of (here, four) subcoils L31 to L34 that are electrically connected in series with each other.
  • the coil L4 has a plurality of (here, four) subcoils L41 to L44 that are electrically connected in series with each other.
  • a transformer 1E according to the fourth embodiment includes a multilayer substrate B1B including insulating layers B11 to B15 stacked in the thickness direction DB1 instead of the multilayer substrate B1 of the transformer 1 according to the first embodiment shown in FIG.
  • the plurality of subcoils L11 to L14 are alternately formed on two different layer surfaces LP2 and LP3 as shown in FIG. 19A.
  • the plurality of subcoils L21 to L24 are alternately formed on two different layer surfaces LP2 and LP3.
  • the plurality of subcoils L31 to L34 are alternately formed on two different layer surfaces LP4 and LP5.
  • the plurality of subcoils L41 to L44 are alternately formed on two different layer surfaces LP4 and LP5.
  • the multilayer substrate B1B is not shown.
  • the plurality of subcoils L11 to L14 and the plurality of subcoils L21 to L24 are arranged on one axis A1 (see FIG. 18A) along the thickness direction DB1 (vertical direction) of the multilayer substrate B1.
  • Coil axes CL11 to CL14 and CL21 to CL24 are arranged.
  • the subcoils L11 to L14 and the subcoils L21 to L24 are arranged so as not to overlap each other on the same layer surface among the layer surfaces LP1 to LP5.
  • the subcoil L11 is formed on the upper surface (layer surface LP2) of the insulating layer B12.
  • the end L11A of the subcoil L11 is electrically connected to the input end T11, and the end L11B is electrically connected to the end L12A of the subcoil L12 through the via H17.
  • An end L11A of the subcoil L11 constitutes an end L1A of the coil L1.
  • the subcoil L12 is formed on the upper surface (layer surface LP3) of the insulating layer B13.
  • the end of the subcoil L12 is electrically connected to the end L13A of the subcoil L13 through L12B and via H18.
  • the subcoil L13 is formed on the upper surface (layer surface LP2) of the insulating layer B12 and inside the subcoil L11 so as to be surrounded by the subcoil L11.
  • An end L13B of the subcoil L13 is electrically connected to an end L14A of the subcoil L14 through a via H19.
  • the subcoil L14 is formed on the upper surface (layer surface LP3) of the insulating layer B13 and inside the subcoil L12 so as to be surrounded by the subcoil L12.
  • An end L14B of the subcoil L14 is electrically connected to the intermediate tap CT1 by a via H20.
  • An end L14B of the subcoil L14 constitutes an end L1B of the coil L1.
  • the subcoil L21 is formed on the upper surface (layer surface LP2) of the insulating layer B12. An end L21A of the subcoil L21 is electrically connected to the intermediate tap CT1 via the via H20, and an end L21B is electrically connected to the end L22A of the subcoil L22 via the via H21. An end L21A of the subcoil L21 constitutes an end L2A of the coil L2.
  • the subcoil L22 is formed on the upper surface (layer surface LP3) of the insulating layer B13. An end L22B of the subcoil L22 is electrically connected to an end L23A of the subcoil L23 through a via H22.
  • the subcoil L23 is formed on the upper surface (layer surface LP2) of the insulating layer B12 and outside the subcoil L21 so as to surround the subcoil L21.
  • An end L23B of the subcoil L23 is electrically connected to an end L24A of the subcoil L24 through a via H23.
  • the subcoil L24 is formed on the upper surface (layer surface LP3) of the insulating layer B13 and outside the subcoil L22 so as to surround the subcoil L22.
  • An end L24B of the subcoil L24 is electrically connected to the input end T12 by a via H4.
  • An end L24B of the subcoil L24 constitutes an end L2B of the coil L2.
  • the subcoils L11 and L12 are arranged to face the subcoils L24 and L23, respectively, in the thickness direction DB1 (vertical direction) of the multilayer substrate B1B, as shown in FIG. 18A. Is done.
  • the subcoils L13 and L14 are arranged to face the subcoils L22 and L21, respectively, in the thickness direction DB1.
  • the subcoils L31 to L34 and the subcoils L41 to L44 are arranged in the insulating layers B14 and B15 in the same manner as described above.
  • the subcoil L31 is formed on the upper surface (layer surface LP4) of the insulating layer B14.
  • the end L31A of the subcoil L31 is electrically connected to the output end T21, and the end L31B is electrically connected to the end L32A of the subcoil L32 by a via penetrating from the upper surface to the lower surface of the insulating layer B14.
  • An end L31A of the subcoil L31 constitutes an end L3A of the coil L3.
  • the subcoil L32 is formed on the upper surface (layer surface LP5) of the insulating layer B15.
  • the end of the subcoil L32 is electrically connected to L32B and the end L33A of the subcoil L33 by the via.
  • the subcoil L33 is formed on the upper surface (layer surface LP4) of the insulating layer B14 and inside the subcoil L31 so as to be surrounded by the subcoil L31.
  • the end L33B of the subcoil L33 is electrically connected to the end L34A of the subcoil L34 by a via that penetrates from the upper surface to the lower surface of the insulating layer B14.
  • the subcoil L34 is formed on the upper surface (layer surface LP5) of the insulating layer B15 and inside the subcoil L32 so as to be surrounded by the subcoil L32.
  • An end L34B of the subcoil L34 is electrically connected to the intermediate tap CT2 by the via.
  • An end L34B of the subcoil L34 constitutes an end L3B of the coil L3.
  • the subcoil L41 is formed on the upper surface (layer surface LP4) of the insulating layer B14.
  • the end L41A of the subcoil L41 is electrically connected to the intermediate tap CT2 by a via that penetrates from the upper surface to the lower surface of the insulating layer B14, and the end L42A of the subcoil L42 by the via that penetrates from the upper surface to the lower surface of the insulating layer B14. Is electrically connected.
  • An end L41A of the subcoil L41 constitutes an end L4A of the coil L4.
  • the subcoil L42 is formed on the upper surface (layer surface LP5) of the insulating layer B15.
  • the end L42B of the subcoil L42 is electrically connected to the end L43A of the subcoil L43 through the via.
  • the subcoil L43 is formed on the upper surface (layer surface LP4) of the insulating layer B14 and outside the subcoil L41 so as to surround the subcoil L41.
  • the end L43B of the subcoil L43 is electrically connected to the end L44A of the subcoil L44 through a via that penetrates from the upper surface to the lower surface of the insulating layer B14.
  • the subcoil L44 is formed on the upper surface (layer surface LP5) of the insulating layer B15 and outside the subcoil L42 so as to surround the subcoil L42.
  • An end L44B of the subcoil L44 is electrically connected to the output end T22 by a via penetrating from the upper surface to the lower surface of the insulating layer B14.
  • An end L44B of the subcoil L44 constitutes an end L4B of the coil L4.
  • the subcoils L31 and L32 are arranged to face the subcoils L44 and L43 in the thickness direction DB1 (vertical direction) of the multilayer substrate B1B, respectively, as shown in FIG. 18A. Is done.
  • the subcoils L33 and L34 are arranged to face the subcoils L42 and L41, respectively, in the thickness direction DB1.
  • the number of insulating layers in which the primary coil P1 and the secondary coil S1 are formed is smaller than that of the transformer 1 according to the first embodiment. That is, in the transformer 1 according to the first embodiment, the number of insulating layers in which the primary coil P1 and the secondary coil S1 are formed is eight layers (see FIG. 4), whereas in the transformer 1E according to the fourth embodiment, Since the insulating layer B15 does not contribute to the capacitance between the coil conductors, the number of insulating layers is four (see FIG. 18A). Therefore, the transformer 1E according to the fourth embodiment can reduce the dimension in the thickness direction DB1 of the multilayer substrate as compared with the transformer 1 according to the first embodiment.
  • the coil axes CL11 to CL14 and CL21 to CL24 of the subcoils L11 to L14 and the subcoils L21 to L24 are located on one axis A1, and the subcoils L11 to L14 and the subcoils L21 to L24 are It arrange
  • the transformers 1, 1A to 1E, the switching power supplies 2, 2A to 2C, and the isolator 4 according to the first to fourth embodiments have been described in detail.
  • the configuration described above is merely an example of the present invention, and the present invention is not limited to each of the above-described embodiments, and the technical idea according to the present invention is not limited to these embodiments.
  • the coil L1 may be composed of three or more subcoils. The same applies to the coil L2, the coil L3, and the coil L4.
  • terms indicating directions such as “upper surface”, “lower surface”, and “up / down direction” indicate relative directions determined only by the relative positional relationship of the components of the transformer, and indicate absolute directions such as the vertical direction. It is not shown.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Dc-Dc Converters (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

トランスは、厚さ方向に積層された複数の絶縁層を有する多層基板と、多層基板の複数の絶縁層の少なくとも１つに形成された一次コイルと、多層基板の複数の絶縁層の少なくとも１つに形成された二次コイルとを備える。一次コイルは、互いに直列に電気的に接続された複数の第１サブコイルと、互いに直列に電気的に接続された複数の第２サブコイルとを有する。多層基板において複数の絶縁層の面は複数の層面を構成する。複数の第１サブコイルのうちの少なくとも２つの第１サブコイルが複数の層面のうちの互いに異なる層面に形成されている。複数の第２サブコイルのうちの少なくとも２つの第２サブコイルが複数の層面のうちの互いに異なる層面に形成されている。厚さ方向において、複数の第１サブコイルの位置の平均の位置は、複数の第２サブコイルの位置の平均の位置と一致する。

Description

トランス、並びにトランスを用いたスイッチング電源およびアイソレータ
　本発明は、多層基板に形成されたコイルを有するトランス、並びにそのトランスを用いたスイッチング電源およびアイソレータに関する。
　特許文献１は、多層基板に形成されるコイルを有する従来のトランスを開示している。特許文献１に記載のプリントコイル形トランスでは、５枚のベース材が積層されており、これらベース材の中央を磁性材料よりなるコアが貫通している。第１層のベース材の表面および裏面には、それぞれ二次コイルが形成されている。第２層のベース材の表面および裏面にも、それぞれ二次コイルが形成されている。また、第４層のベース材の表面および裏面には、それぞれ一次コイルが形成されている。第５層のベース材の表面および裏面にも、それぞれ一次コイルが形成されている。
特開平１０－１４９９２９号公報
　トランスは、厚さ方向に積層された複数の絶縁層を有する多層基板と、多層基板の複数の絶縁層の少なくとも１つに形成された一次コイルと、多層基板の複数の絶縁層の少なくとも１つに形成された二次コイルとを備える。一次コイルは、互いに直列に電気的に接続された複数の第１サブコイルと、互いに直列に電気的に接続された複数の第２サブコイルとを有する。多層基板において複数の絶縁層の面は複数の層面を構成する。複数の第１サブコイルのうちの少なくとも２つの第１サブコイルが複数の層面のうちの互いに異なる層面に形成されている。複数の第２サブコイルのうちの少なくとも２つの第２サブコイルが複数の層面のうちの互いに異なる層面に形成されている。厚さ方向において、複数の第１サブコイルの位置の平均の位置は、複数の第２サブコイルの位置の平均の位置と一致する。
　このトランスは、二次側の出力電圧の低下および電力変換効率の低下を抑制することができる。
図１Ａは実施形態１に係るトランスの概略回路図である。 図１Ｂは実施形態１に係るトランスのコイルの配置を示す模式図である。 図２Ａは実施形態１に係るトランスの一次コイルが形成される絶縁層の概略上面図である。 図２Ｂは実施形態１に係るトランスの一次コイルが形成される絶縁層の概略上面図である。 図２Ｃは実施形態１に係るトランスの一次コイルが形成される絶縁層の概略上面図である。 図２Ｄは実施形態１に係るトランスの一次コイルが形成される絶縁層の概略上面図である。 図３Ａは実施形態１に係るトランスの二次コイルが形成される絶縁層の概略上面図である。 図３Ｂは実施形態１に係るトランスの二次コイルが形成される絶縁層の概略上面図である。 図３Ｃは実施形態１に係るトランスの二次コイルが形成される絶縁層の概略上面図である。 図３Ｄは実施形態１に係るトランスの二次コイルが形成される絶縁層の概略上面図である。 図４は実施形態１に係るトランスの概略断面図である。 図５は実施形態１に係るスイッチング電源の概略回路図である。 図６Ａは実施形態１に係るアイソレータの概略上面図である。 図６Ｂは図６Ａに示すアイソレータの概略側面図である。 図７は比較例のトランスのコイルの配置を示す模式図である。 図８Ａは実施形態１に係る他のスイッチング電源の概略回路図である。 図８Ｂは実施形態１に係るさらに他のスイッチング電源の概略回路図である。 図９は実施形態２に係るトランスのコイルの配置を示す模式図である。 図１０は実施形態２に係るトランスの多層基板の概略断面図である。 図１１は実施形態２に係る他のトランスのコイルの配置を示す模式図である。 図１２は実施形態２に係るさらに他のトランスのコイルの配置を示す模式図である。 図１３は実施形態２に係るスイッチング電源の模式断面図である。 図１４は実施形態３に係るトランスの概略断面図である。 図１５Ａは実施形態３に係るトランスのコイルを示す概略上面図である。 図１５Ｂは実施形態３に係るトランスにおけるコイルを示す概略上面図である。 図１６Ａは実施形態３に係るトランスの一次コイルが形成される絶縁層の概略上面図である。 図１６Ｂは実施形態３に係るトランスの一次コイルが形成される絶縁層の概略上面図である。 図１６Ｃは実施形態３に係るトランスの一次コイルが形成される絶縁層の概略上面図である。 図１７Ａは実施形態３に係るトランスの二次コイルが形成される絶縁層の概略上面図である。 図１７Ｂは実施形態３に係るトランスの二次コイルが形成される絶縁層の概略上面図である。 図１８Ａは実施形態４に係るトランスの概略断面図である。 図１８Ｂは実施形態４に係るトランスの概略回路図である。 図１９Ａは実施形態４に係るトランスのコイルを示す概略上面図である。 図１９Ｂは実施形態４に係るトランスのコイルを示す概略上面図である。
　（実施形態１）
　図１Ａは実施形態１に係るトランス１の概略回路図である。トランス１は、一次コイルＰ１と二次コイルＳ１とを備える。二次コイルＳ１は一次コイルＰ１と磁気的に結合する。
　一次コイルＰ１はコイルＬ１、Ｌ２を有する。コイルＬ１は、複数（ここでは、２つ）のサブコイルＬ１１、Ｌ１２を直列に電気的に接続して構成される。コイルＬ２は、複数（ここでは、２つ）のサブコイルＬ２１、Ｌ２２を直列に電気的に接続して構成される。
　図１ＢはコイルＬ１～Ｌ４の配置を示す模式図である。図２Ａから図２Ｄは一次コイルＰ１が形成される絶縁層の概略上面図である。図３Ａから図３Ｄは二次コイルＳ１が形成される絶縁層の概略上面図である。図４はトランス１の多層基板Ｂ１の概略断面図である。トランス１は多層基板Ｂ１を備える。一次コイルＰ１は多層基板Ｂ１に形成されている。二次コイルＳ１は多層基板Ｂ１に形成されている。複数のサブコイルＬ１１の少なくとも一部と、サブコイルＬ１２の少なくとも一部は多層基板Ｂ１の異なる層に形成される。また、複数のサブコイルＬ２１の少なくとも一部とサブコイルＬ２２の少なくとも一部は多層基板Ｂ１の異なる層に形成される。多層基板Ｂ１の厚さ方向ＤＢ１において、サブコイルＬ１１、Ｌ１２の位置の平均の位置ＡＬ１は、複数のサブコイルＬ２１、Ｌ２２の位置の平均の位置ＡＬ２と一致する。
　図５は実施形態１に係るスイッチング電源２の概略回路図である。スイッチング電源２は、トランス１と、スイッチング素子Ｑ１と、スイッチング素子Ｑ２と、制御回路２２とを備える。スイッチング素子Ｑ１は、外部電源ＰＳ１からコイルＬ１への給電経路を開閉する。スイッチング素子Ｑ２は、外部電源ＰＳ１からコイルＬ２への給電経路を開閉する。制御回路２２は、コイルＬ１およびコイルＬ２に交互に電流が流れるようにスイッチング素子Ｑ１およびスイッチング素子Ｑ２を制御する。
　図６Ａは実施形態１に係るアイソレータ４の概略平面図である。図６Ｂは図６Ａに示すアイソレータ４の概略側面図である。アイソレータ４は、スイッチング電源２と、絶縁回路５と、信号処理回路６とを備える。絶縁回路５は、一次側に入力される入力信号と、入力信号に応じて二次側に出力される出力信号とを電気的に絶縁する。信号処理回路６は、入力信号および出力信号を処理する。そして、絶縁回路５および信号処理回路６は、それぞれ多層基板Ｂ１に備えられる。
　＜トランス１の構成＞
　まず、実施形態１に係るトランス１について詳細に説明する。ただし、以下では、多層基板Ｂ１の厚さ方向ＤＢ１を上下方向とし、絶縁層Ｂ１２から見て絶縁層Ｂ１１側を上方向ＤＢ１Ａ、絶縁層Ｂ１１から見て絶縁層Ｂ１２側を下方向ＤＢ１Ｂとして説明する。つまり、図４における上下を上下として説明する。なお、この方向の規定は、本実施形態のトランス１の使用形態を限定する趣旨ではない。
　トランス１では、図１Ａと図１Ｂに示すように、一次コイルＰ１は一対の入力端Ｔ１１、Ｔ１２および中間タップＣＴ１を有し、二次コイルＳ１は一対の出力端Ｔ２１、Ｔ２２および中間タップＣＴ２を有する。
　一次コイルＰ１は、コイルＬ１と、コイルＬ２とを有している。コイルＬ１の端Ｌ１Ａが入力端Ｔ１１に電気的に接続され、端Ｌ１Ｂが中間タップＣＴ１に電気的に接続されている。コイルＬ２の端Ｌ２Ａが中間タップＣＴ１に電気的に接続され、端Ｌ２Ｂが入力端Ｔ１２に電気的に接続されている。つまり、コイルＬ１およびコイルＬ２は一次コイルＰ１の中間タップＣＴ１に電気的に接続されている。
　二次コイルＳ１は、コイルＬ３と、コイルＬ４とを有している。コイルＬ３の端Ｌ３Ａが出力端Ｔ２１に電気的に接続されており、端Ｌ３Ｂが中間タップＣＴ２に電気的に接続されている。コイルＬ４の端Ｌ４Ａが中間タップＣＴ２に電気的に接続されており、端Ｌ４Ｂが出力端Ｔ２２に電気的に接続されている。つまり、コイルＬ３およびコイルＬ４は二次コイルＳ１の中間タップＣＴ２に電気的に接続されている。
　コイルＬ１は、互いに直列に電気的に接続されている複数（ここでは、２つ）のサブコイルＬ１１、Ｌ１２を有する。コイルＬ２は、互いに直列に電気的に接続されている複数（ここでは、２つ）のサブコイルＬ２１、Ｌ２２を有する。コイルＬ３は、互いに直列に電気的に接続されている複数（ここでは、２つ）のサブコイルＬ３１、Ｌ３２を有する。コイルＬ４は、互いに直列に電気的に接続されている複数（ここでは、２つ）のサブコイルＬ４１、Ｌ４２を有する。
　多層基板Ｂ１は、たとえばＦＲ４（Ｆｌａｍｅ　Ｒｅｔａｒｄａｎｔ　Ｔｙｐｅ　４）を基材としたプリント基板である。多層基板Ｂ１は、図２Ａから図２Ｄと図３Ａから図３Ｄと図４に示すように、積み重ねられた複数（ここでは、８つ）の絶縁層Ｂ１１～Ｂ１８を有する。詳細には絶縁層Ｂ１１～Ｂ１８はこの順で厚さ方向ＤＢ１に積層されている。絶縁層Ｂ１１～Ｂ１８は、たとえばプリプレグ（ｐｒｅｐｒｅｇ）により形成される。絶縁層Ｂ１１～Ｂ１８はそれぞれ厚さ方向ＤＢ１に直角の上面と下面とを有する。絶縁層Ｂ１１～Ｂ１８のそれぞれの上面と下面とは複数の層面ＬＰ１～ＬＰ９を構成する。詳細には、絶縁層Ｂ１１の上面は多層基板Ｂ１の上面である１つの層面ＬＰ１を構成する。絶縁層Ｂ１１の下面は絶縁層Ｂ１２の上面に接合されており、絶縁層Ｂ１１の下面と絶縁層Ｂ１２の上面は互いに一致して１つの層面ＬＰ２を構成する。絶縁層Ｂ１２の下面は絶縁層Ｂ１３の上面に接合されており、絶縁層Ｂ１２の下面と絶縁層Ｂ１３の上面は互いに一致して１つの層面ＬＰ３を構成する。絶縁層Ｂ１３の下面は絶縁層Ｂ１４の上面に接合されており、絶縁層Ｂ１３の下面と絶縁層Ｂ１４の上面は互いに一致して１つの層面ＬＰ４を構成する。絶縁層Ｂ１４の下面は絶縁層Ｂ１５の上面に接合されており、絶縁層Ｂ１４の下面と絶縁層Ｂ１５の上面は互いに一致して１つの層面ＬＰ５を構成する。絶縁層Ｂ１５の下面は絶縁層Ｂ１６の上面に接合されており、絶縁層Ｂ１５の下面と絶縁層Ｂ１６の上面は互いに一致して１つの層面ＬＰ６を構成する。絶縁層Ｂ１６の下面は絶縁層Ｂ１７の上面に接合されており、絶縁層Ｂ１６の下面と絶縁層Ｂ１７の上面は互いに一致して１つの層面ＬＰ７を構成する。絶縁層Ｂ１７の下面は絶縁層Ｂ１８の上面に接合されており、絶縁層Ｂ１７の下面と絶縁層Ｂ１８の上面は互いに一致して１つの層面ＬＰ８を構成する。絶縁層Ｂ１８の下面は多層基板Ｂ１の下面である１つの層面ＬＰ９を構成する。
　一次コイルＰ１は絶縁層Ｂ１１～Ｂ１８の少なくとも１つに形成され、二次コイルＳ１は絶縁層Ｂ１１～Ｂ１８の少なくとも１つに形成されている。多層基板Ｂ１の絶縁層Ｂ１１～Ｂ１８には、サブコイルＬ１１、Ｌ１２と、サブコイルＬ２１、Ｌ２２と、サブコイルＬ３１、Ｌ３２と、サブコイルＬ４１、Ｌ４２とが形成されている。サブコイルＬ１２、Ｌ２２、Ｌ３２、Ｌ４２は、たとえば銅箔などの導体を同じ向き、実施形態１では上方から見て時計回りにそれぞれコイル軸ＣＬ１２、ＣＬ２２、ＣＬ３２、ＣＬ４２を中心に渦巻状に巻き回して形成されている。サブコイルＬ１１、Ｌ２１、Ｌ３１、Ｌ４１は、導体を同じ向き、実施形態１では上方から見て反時計回りにそれぞれコイル軸ＣＬ１１、ＣＬ２１、ＣＬ３１、ＣＬ４１から外方に向かって渦巻状に巻き回して形成されている。コイル軸とは、サブコイルの導体が巻き回される中心を通り厚さ方向ＤＢ１（上下方向）に沿って延びる軸である。或るサブコイルが形成されている層面とその或るサブコイルのコイル軸とが交差する点がその或るサブコイルの中心である。なお、サブコイルＬ１１、Ｌ１２、Ｌ２１、Ｌ２２、Ｌ３１、Ｌ３２、Ｌ４１、Ｌ４２の外形は、図２Ａから図３Ｄに示すような矩形状に限定されず、たとえば円形状や多角形状などの他の形状であってもよい。
　一次コイルＰ１を構成するサブコイルＬ１１、Ｌ２２、Ｌ２１、Ｌ１２は、図２Ａから図２Ｄに示すように、絶縁層Ｂ１１、Ｂ１２、Ｂ１３、Ｂ１４の上面にそれぞれ形成されている。二次コイルＳ１を構成するサブコイルＬ３１、Ｌ４２、Ｌ４１、Ｌ３２は、図３Ａから図３Ｄに示すように、絶縁層Ｂ１５、Ｂ１６、Ｂ１７、Ｂ１８の上面にそれぞれ形成されている。
　実施形態１に係るトランス１では、図２Ａに示すように、一対の入力端Ｔ１１、Ｔ１２および中間タップＣＴ１と、一対の出力端Ｔ２１、Ｔ２２および中間タップＣＴ２とが絶縁層Ｂ１１の上面に形成されている。また、トランス１では、図２Ａに示すように、スイッチング電源２の駆動回路２１および出力回路３が絶縁層Ｂ１１の上面に配置されている。
　サブコイルＬ１１は、図２Ａに示すように、絶縁層Ｂ１１の上面に形成されている。サブコイルＬ１１の端Ｌ１１Ａが入力端Ｔ１１に電気的に接続されており、端Ｌ１１ＢがビアＨ１によりサブコイルＬ１２の端Ｌ１２Ａに電気的に接続されている。サブコイルＬ１１の端Ｌ１１ＡはコイルＬ１の端Ｌ１Ａを構成する。サブコイルＬ１２は、図２Ｄに示すように、絶縁層Ｂ１４の上面に形成されている。サブコイルＬ１２の端Ｌ１２Ｂは、ビアＨ２により中間タップＣＴ１に電気的に接続されている。サブコイルＬ１２の端Ｌ１２ＢはコイルＬ１の端Ｌ１Ｂを構成する。
　サブコイルＬ２１は、図２Ｃに示すように、絶縁層Ｂ１３の上面に形成されている。サブコイルＬ２１の端Ｌ２１ＡがビアＨ２により中間タップＣＴ１に電気的に接続されており、端Ｌ２１ＢがビアＨ３によりサブコイルＬ２２の端Ｌ２２Ａに電気的に接続されている。サブコイルＬ２１の端Ｌ２１ＡはコイルＬ２の端Ｌ２Ａを構成する。サブコイルＬ２２は、図２Ｂに示すように、絶縁層Ｂ１２の上面に形成されている。サブコイルＬ２２の端Ｌ２２Ｂは、ビアＨ４により入力端Ｔ１２に電気的に接続されている。サブコイルＬ２２の端Ｌ２２ＢはコイルＬ２の端Ｌ２Ｂを構成する。
　サブコイルＬ３１は、図３Ａに示すように、絶縁層Ｂ１５の上面に形成されている。サブコイルＬ３１の端Ｌ３１ＡがビアＨ５により出力端Ｔ２１に電気的に接続されており、端Ｌ３１ＢがビアＨ６によりサブコイルＬ３２の端Ｌ３２Ａに電気的に接続されている。サブコイルＬ３１の端Ｌ３１ＡはコイルＬ３の端Ｌ３Ａを構成する。サブコイルＬ３２は、図３Ｄに示すように、絶縁層Ｂ１８の上面に形成されている。サブコイルＬ３２の端Ｌ３２Ｂは、ビアＨ７により中間タップＣＴ２に電気的に接続されている。サブコイルＬ３２の端Ｌ３２ＢはコイルＬ３の端Ｌ３Ｂを構成する。
　サブコイルＬ４１は、図３Ｃに示すように、絶縁層Ｂ１７の上面に形成されている。サブコイルＬ４１の端Ｌ４１ＡがビアＨ７により中間タップＣＴ２に電気的に接続されており、端Ｌ４１ＢがビアＨ８によりサブコイルＬ４２の端Ｌ４２Ａに電気的に接続されている。サブコイルＬ４１の端Ｌ４１ＡはコイルＬ４の端Ｌ４Ａを構成する。サブコイルＬ４２は、図３Ｂに示すように、絶縁層Ｂ１６の上面に形成されている。サブコイルＬ４２の端Ｌ４２Ｂは、ビアＨ９により出力端Ｔ２２に電気的に接続されている。サブコイルＬ４２の端Ｌ４２ＢはコイルＬ４の端Ｌ４Ｂを構成する。
　上記のように多層基板Ｂ１を構成することで、一次コイルＰ１を構成するサブコイルＬ１１、Ｌ１２、Ｌ２１、Ｌ２２について、図１Ｂと図４に示すように、多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）に沿って、上からサブコイルＬ１１、サブコイルＬ２２、サブコイルＬ２１、サブコイルＬ１２の順に配置される。また、二次コイルＳ１を構成するサブコイルＬ３１、Ｌ３２、Ｌ４１、Ｌ４２について、図１Ｂと図４に示すように、多層基板Ｂ１の厚さ方向ＤＢ１に沿って、上からサブコイルＬ３１、サブコイルＬ４２、サブコイルＬ４１、サブコイルＬ３２の順に配置される。なお、図１Ｂでは、多層基板Ｂ１の図示を省略している。
　多層基板Ｂ１の厚さ方向ＤＢ１において、サブコイルＬ１１、Ｌ１２の位置の平均の位置ＡＬ１は、サブコイルＬ２１、Ｌ２２の位置の平均の位置ＡＬ２と一致する。同様に、多層基板Ｂ１の厚さ方向ＤＢ１において、サブコイルＬ３１、Ｌ３２の位置の平均の位置ＡＬ３は、サブコイルＬ４１、Ｌ４２の位置の平均の位置ＡＬ４と一致する。「一致する」は、「完全に一致する」という意味のみならず、「殆ど一致する」という意味を含む表現である。
　ここで、「殆ど一致する」という意味について説明する。以下の説明では、たとえばサブコイルＬ１１が、一次コイルＰ１を構成するサブコイルＬ１１、Ｌ１２、Ｌ２２、Ｌ２２のうち二次コイルＳ１に最も近い側のサブコイルＬ１２から数えて数値Ｎ（Ｌ１１）番目に位置すると表現する。実施形態１に係るトランス１では、図４に示すように、サブコイルＬ１１はサブコイルＬ１２から４番目の層に位置するので、Ｎ（Ｌ１１）＝４となる。また、図４に示すように、サブコイルＬ２１は２番目の層に位置するので、Ｎ（Ｌ２１）＝２が成りたつ。同様に、Ｎ（Ｌ１２）＝１、Ｎ（Ｌ２２）＝３が成り立つ。
　一次コイルＰ１が、互いに直列に接続された複数（ここでは、ｐ個）のサブコイルＬ１１、Ｌ１２、…、Ｌ１ｐと、複数（ここではｑ個）のサブコイルＬ２１、Ｌ２２、…、Ｌ２ｑとで構成されている場合、すなわち、コイルＬ１が互いに直列に接続された複数のサブコイルＬ１１、Ｌ１２、…、Ｌ１ｐで構成されてかつコイルＬ２が複数のサブコイルＬ２１、Ｌ２２、…、Ｌ２ｑとで構成されている場合、サブコイルＬ１１～Ｌ１ｐの位置の平均の位置ＡＬ１が、サブコイルＬ２１～Ｌ２ｑの位置の平均の位置ＡＬ２と殆ど一致するとは、以下の式（１）を満たすことをいう。
　｛Ｎ（Ｌ１１）＋Ｎ（Ｌ１２）＋…＋Ｎ（Ｌ１ｐ）｝／ｐ＝｛Ｎ（Ｌ２１）＋Ｎ（Ｌ２２）＋…＋Ｎ（Ｌ２ｑ）｝／ｑ　…（１）
　実施形態１に係るトランス１では、ｐ＝ｑ＝２、Ｎ（Ｌ１１）＝４、Ｎ（Ｌ１２）＝１、Ｎ（Ｌ２１）＝２、Ｎ（Ｌ２２）＝３であるので、上記の式（１）を満たしている。
　なお、実施形態１に係るトランス１では、絶縁層Ｂ１１～Ｂ１８の上面に一次コイルＰ１および二次コイルＳ１を形成しているが、絶縁層Ｂ１１～Ｂ１８の下面に形成してもよい。
　＜スイッチング電源の構成＞
　次に、実施形態１に係るスイッチング電源２について説明する。スイッチング電源２は、いわゆるプッシュプル方式の絶縁型ＤＣ／ＤＣコンバータであり、図５に示すように、トランス１と、駆動回路２１と、出力回路３とを備えている。また、一次コイルＰ１の中間タップＣＴ１には、直流電源である外部電源ＰＳ１が電気的に接続されている。なお、スイッチング電源２では、二次コイルＳ１の中間タップＣＴ２はオープンであり、どこにも接続されていない。
　駆動回路２１は、一次コイルＰ１の一対の入力端Ｔ１１、Ｔ１２に電気的に接続されている。駆動回路２１は、スイッチング素子Ｑ１と、スイッチング素子Ｑ２と、コンデンサＣ１と、制御回路２２とを備えている。スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、いずれもｎチャネルのエンハンスメント型ＭＯＳＦＥＴである。
　スイッチング素子Ｑ１のドレインはコイルＬ１を介して外部電源ＰＳ１に電気的に接続されており、ゲートが制御回路２２に電気的に接続されており、ソースが回路グランドに電気的に接続されている。スイッチング素子Ｑ１は、制御回路２２から与えられる駆動信号によりオン／オフすることで、外部電源ＰＳ１からコイルＬ１へ給電する給電経路を開閉する。
　スイッチング素子Ｑ２のドレインがコイルＬ２を介して外部電源ＰＳ１に電気的に接続されて、ゲートが制御回路２２に電気的に接続されて、ソースが回路グランドに電気的に接続されている。スイッチング素子Ｑ２は、制御回路２２から与えられる駆動信号によりオン／オフすることで、外部電源ＰＳ１からコイルＬ２へ給電する給電経路を開閉する。なお、スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
　制御回路２２は、たとえばマイクロコンピュータにより構成されている。制御回路２２は、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の各々に駆動信号を与えることで、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオン／オフする。言い換えれば、制御回路２２は、一次コイルＰ１のコイルＬ１およびコイルＬ２を交互に駆動する。
　出力回路３は、二次コイルＳ１の一対の出力端Ｔ２１、Ｔ２２に電気的に接続されている。出力回路３は、コンデンサＣ２と、整流回路３１と、低損失レギュレータ（Ｌｏｗ　Ｄｒｏｐ－Ｏｕｔ　ｒｅｇｕｌａｔｏｒ：ＬＤＯ）３２とを備えている。整流回路３１は、ダイオードブリッジを構成する４つのダイオードＤ１～Ｄ４と、コンデンサＣ３とを備えている。ダイオードＤ１のアノードとダイオードＤ３のカソードとはトランス１の出力端Ｔ２１に接続されている。ダイオードＤ２のアノードとダイオードＤ４のカソードとはトランス１の出力端Ｔ２２に接続されている。ダイオードＤ１のカソードとダイオードＤ２のカソードとはコンデンサＣ３の電極Ｃ３Ａに接続されている。ダイオードＤ３のアノードとダイオードＤ４のアノードとはコンデンサＣ３の電極Ｃ３Ｂに接続されている。ダイオードＤ１～Ｄ４は、トランス１の二次コイルＳ１から出力される電圧を全波整流する。コンデンサＣ３は、ダイオードＤ１～Ｄ４から出力される脈流電圧を平滑する。低損失レギュレータ３２は、入力端から入力される電圧（コンデンサＣ３の両端電圧）と、出力端から出力される電圧との差が小さくなるように動作する。
　コンデンサＣ１は、一次コイルＰ１と並列に電気的に接続されている。コンデンサＣ１は、一次コイルＰ１と共に一次側の共振回路を形成する。コンデンサＣ２は、二次コイルＳ１と並列に電気的に接続されている。コンデンサＣ２は、二次コイルＳ１と共に二次側の共振回路を形成する。
　スイッチング電源２は、一次コイルＰ１のコイルＬ１およびコイルＬ２を交互に駆動することにより、トランス１の一次側に入力される外部電源ＰＳ１の電源電圧に応じた電圧を、トランス１の二次側に出力する。
　なお、実施形態１に係るスイッチング電源２は出力回路３を備えていなくてもよい。つまり、実施形態１に係るスイッチング電源２は、少なくともトランス１と、スイッチング素子Ｑ１と、スイッチング素子Ｑ２と、制御回路２２とを有している。実施形態１に係るスイッチング電源２は、少なくともトランス１の一次側から電力を伝送する機能を有していればよく、たとえばトランス１の二次側からも電力を伝送する機能を有する、双方向のスイッチング電源であってもよい。
　＜比較例＞
　図７は、比較例にトランス１００のコイルＬ１～Ｌ４の配置を示す模式図である。図７において、図１Ａと図１Ｂに示すトランス１とについて説明する。図７は比較例のトランスのコイルの配置を示す模式図である。比較例のトランス１００では、一次コイルＰ１は、図７に示すように、多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）に沿って、上からサブコイルＬ１１、サブコイルＬ１２、サブコイルＬ２１、サブコイルＬ２２の順に配置されている。また、二次コイルＳ１は、図７に示すように、多層基板Ｂ１の厚さ方向ＤＢ１に沿って、上からサブコイルＬ３１、サブコイルＬ３２、サブコイルＬ４１、サブコイルＬ４２の順に配置されている。なお、図７では、多層基板Ｂ１の図示を省略している。
　比較例のトランス１００では、多層基板Ｂ１の厚さ方向ＤＢ１において、サブコイルＬ１１、Ｌ１２の位置の平均の位置ＡＬ１が、サブコイルＬ２１、Ｌ２２の位置の平均の位置ＡＬ２と異なっている。このため、比較例のトランス１００では、コイルＬ１と二次コイルＳ１との間の結合係数と、コイルＬ２と二次コイルＳ１との間の結合係数とが異なり不均一になる。したがって、コイルＬ１の駆動により二次コイルＳ１に誘起される出力電圧と、コイルＬ２の駆動により二次コイルＳ１に誘起される出力電圧が異なり不均一になる。その結果、比較例のトランス１００では、二次側の出力電圧が低下し、ひいては電力変換効率が低下する可能性がある。
　また、特許文献１に開示されている従来のトランスでは、一次コイルを構成する複数のコイルと、二次コイルを構成する複数のコイルとの間の距離が不均一である。このため、二次側の出力電圧の低下および電力変換効率の低下を招く可能性がある。
　＜効果＞
　一方、実施形態１に係るトランスで１は、多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）において、サブコイルＬ１１、Ｌ１２の位置の平均の位置ＡＬ１が、サブコイルＬ２１、Ｌ２２の位置の平均の位置ＡＬ２と一致している。このため、実施形態１に係るトランス１では、コイルＬ１と二次コイルＳ１との間の結合係数と、コイルＬ２と二次コイルＳ１との間の結合係数とが同じで均一になる。したがって、コイルＬ１の駆動により二次コイルＳ１に誘起される出力電圧と、コイルＬ２の駆動により二次コイルＳ１に誘起される出力電圧とが同じで均一になる。結果として、実施形態１に係るトランス１は、二次側の出力電圧の低下および電力変換効率の低下を抑制することができる。また、トランス１では、二次側の出力電圧が均一になることから、過大な電圧の発生が抑制され、二次側の出力電圧のノイズを低減することができる。
　また、実施形態１に係るトランス１では、図１Ａと図１Ｂと図４に示すように、コイルＬ１およびコイルＬ２は一次コイルＰ１の中間タップＣＴ１に電気的に接続されている。そして、複数のサブコイルＬ１１、Ｌ１２は、それぞれ複数のサブコイルＬ２１、Ｌ２２のうち中間タップＣＴ１からの接続順が一致するコイルと多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）において対向するように配置されている。たとえば、サブコイルＬ１１、Ｌ１２のうち中間タップＣＴ１から数えた順番が一番目のサブコイルＬ１２は、サブコイルＬ２１、Ｌ２２のうち中間タップＣＴ１から数えた順番が一番目のサブコイルＬ２１と絶縁層Ｂ１３を介して対向するように配置されており、サブコイルＬ１２、Ｌ２１間にはサブコイルは配置されていない。また、サブコイルＬ１１、Ｌ１２のうち中間タップＣＴ１から数えた順番が二番目のサブコイルＬ１１は、サブコイルＬ２１、Ｌ２２のうち中間タップＣＴ１から数えた順番が二番目のサブコイルＬ２２と絶縁層Ｂ１１を介して対向するように配置されており、サブコイルＬ１１、Ｌ２２間にはサブコイルは配置されていない。
　すなわち、上述のように、コイルＬ１が互いに直列に接続された複数のサブコイルＬ１１、Ｌ１２、…、Ｌ１ｐで構成されてかつコイルＬ２が複数のサブコイルＬ２１、Ｌ２２、…、Ｌ２ｑとで構成されている場合、複数のサブコイルＬ１１、Ｌ１２、…、Ｌ１ｐのうち中間タップＣＴ１からｎ番目に直列に接続されているサブコイルＬ１ｎは、複数のサブコイルＬ２１、Ｌ２２、…、Ｌ２ｑのうち中間タップからｎ番目に直列に接続されているサブコイルＬ２ｑに厚さ方向ＤＢ１において対向する（ｎはｐ以下でかつｑ以下の任意の自然数）。
　この構成では、コイルＬ１に対するコイルＬ２の相対的な位置の精度を高めることができるので、二次コイルＳ１の電圧の低下および電力変換効率の低下をより効果的に抑制することができる。なお、当該構成を採用するか否かは任意である。
　また、実施形態１に係るトランス１では、複数のサブコイルＬ１１、Ｌ１２のコイル軸ＣＬ１１、ＣＬ１２および複数のサブコイルＬ２１、Ｌ２２のコイル軸ＣＬ２１、ＣＬ２２は、多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）に沿った一軸Ａ１（図４参照）上に位置するように配置されている。この構成では、多層基板Ｂ１においてサブコイルＬ１１、Ｌ１２およびサブコイルＬ２１、Ｌ２２を形成するために必要な面積を小さくすることができる。このため、この構成では、多層基板Ｂ１の実装面積を小さくすることができるので、小型化やコストの低減を図ることができる。なお、当該構成を採用するか否かは任意である。
　さらに、実施形態１に係るトランス１では、複数のサブコイルＬ１１、Ｌ１２は、複数の層面ＬＰ１～ＬＰ９のうち互いに異なる２つの層面ＬＰ１、ＬＰ４にそれぞれ位置するように多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）に沿って配置されている（図４参照）。同様に、複数のサブコイルＬ２１、Ｌ２２は、複数の層面ＬＰ１～ＬＰ９のうち互いに異なる層面ＬＰ３、ＬＰ２にそれぞれ位置するように多層基板Ｂ１の厚さ方向ＤＢ１に沿って配置されている（図４参照）。この構成では、上記と同様に、多層基板Ｂ１の実装面を小さくすることができるので、小型化やコストの低減を図ることができる。なお、当該構成を採用するか否かは任意である。
　実施形態１に係るトランス１では、二次コイルＳ１も一次コイルＰ１と同様の構成を有する。二次コイルＳ１は互いに直列に接続されたコイルＬ３、Ｌ４を有する。コイルＬ３は、コイルＬ１と同様に、互いに直列に電気的に接続された複数（ここでは、２つ）のサブコイルＬ３１、Ｌ３２を有する。コイルＬ４は、コイルＬ２と同様に、互いに直列に電気的に接続された複数（ここでは、２つ）のサブコイルＬ４１、Ｌ４２を有する。
　また、コイルＬ３およびコイルＬ４は多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）においてコイルＬ１およびコイルＬ２とそれぞれ対称に配置されている。具体的には、図１Ｂに示すように、コイルＬ３は、一次コイルＰ１と二次コイルＳ１とを隔てる境界線ＢＬ１に対して、コイルＬ１と線対称に配置されている。このため、サブコイルＬ３１、３２も、それぞれ境界線ＢＬ１に対してサブコイルＬ１１、Ｌ１２と線対称に配置されている。また、コイルＬ４は、境界線ＢＬ１に対してコイルＬ２と線対称に配置されている。このため、サブコイルＬ４１、Ｌ４２も、それぞれ境界線ＢＬ１に対してサブコイルＬ２１、Ｌ２２と線対称に配置されている。
　そして、多層基板Ｂ１の厚さ方向ＤＢ１において、サブコイルＬ３１、Ｌ３２の位置の平均の位置ＡＬ３が、サブコイルＬ４１、Ｌ４２の位置の平均の位置ＡＬ４と一致している。このため、比較例のトランス１００と比べて、コイルＬ１とコイルＬ３との間の結合係数と、コイルＬ１とコイルＬ４との間の結合係数と、コイルＬ２とコイルＬ３との間の結合係数と、コイルＬ２とコイルＬ４との間の結合係数とが同じで均一になる。したがって、トランス１では、コイルＬ１の駆動により二次コイルＳ１に誘起される出力電圧と、コイルＬ２の駆動により二次コイルＳ１に誘起される出力電圧とが均一になり易く、二次コイルＳ１の出力電圧の低下および電力変換効率の低下を抑制することができる。
　なお、二次コイルＳ１を上記のように構成するか否かは任意である。さらに、二次コイルＳ１を、コイルＬ３およびコイルＬ４を有する構成とするか否かも任意である。
　図８Ａは実施形態１に係る他のスイッチング電源２Ａの概略回路図である。図８Ａにおいて、図５に示すスイッチング電源２と同じ部分には同じ参照番号を付す。実施形態１に係るトランス１では、図１Ａと図１Ｂに示すように、二次コイルＳ１は、コイルＬ３およびコイルＬ４を有している。そして、コイルＬ３およびコイルＬ４は二次コイルＳ１の中間タップＣＴ２で互いに直列に電気的に接続されている。このため、トランス１は、たとえば図８Ａに示すスイッチング電源２Ａに採用することができる。
　図８Ａに示すスイッチング電源２Ａでは、整流回路３１は、図５に示すスイッチング電源２のダイオードブリッジを構成するダイオードＤ１～Ｄ４の代わりに、ダイオードＤ５、Ｄ６を有している。ダイオードＤ５のアノードは二次コイルＳ１の出力端Ｔ２１に電気的に接続されており、カソードがコンデンサＣ３の電極Ｃ３Ａに電気的に接続されている。ダイオードＤ６のアノードが二次コイルＳ１の出力端Ｔ２２に電気的に接続されており、カソードがコンデンサＣ３の電極Ｃ３Ｂに電気的に接続されている。また、二次コイルＳ１の中間タップＣＴ２は、コンデンサＣ３の電極Ｃ３Ｂに電気的に接続されている。
　上記のように構成された整流回路３１は、トランス１の二次コイルＳ１から出力される電圧をダイオードＤ５、Ｄ６により整流する。また、整流回路３１は、ダイオードＤ５、Ｄ６から出力される脈流電圧をコンデンサＣ３により平滑して出力する。
　図８Ｂは実施形態１に係るさらに他のスイッチング電源２Ｂの概略回路図である。図８Ｂにおいて、図８Ａに示すスイッチング電源２Ａと同じ部分には同じ参照番号を付す。なお、実施形態１に係るトランス１は、図８Ｂに示すスイッチング電源２Ｂにも採用することができる。図８Ｂに示すスイッチング電源２Ｂは、図８Ａに示すスイッチング電源２ＡのコンデンサＣ２の代わりに、互いに直列に接続されたコンデンサＣ２１、Ｃ２２よりなる直列回路を有している。
　コンデンサＣ２１の電極Ｃ２１Ａが二次コイルＳ１の出力端Ｔ２１に電気的に接続されており、電極Ｃ２１Ｂが二次コイルＳ１の中間タップＣＴ２に電気的に接続されている。コンデンサＣ２２の電極Ｃ２２Ａが二次コイルＳ１の中間タップＣＴ２に電気的に接続されており、電極Ｃ２２Ｂが二次コイルＳ１の出力端Ｔ２２に電気的に接続されている。
　図８Ｂに示すスイッチング電源２Ｂでは、図８Ａに示すスイッチング電源２と比較して、二次コイルＳ１に誘起される出力電圧のリプルを低減することができ、結果としてノイズの低減を図ることができる。
　＜アイソレータの構成＞
　実施形態１に係るアイソレータ４は、図６Ａと図６Ｂに示すように、スイッチング電源２と、絶縁回路５と、信号処理回路６とを備えている。アイソレータ４では、スイッチング電源２、絶縁回路５、および信号処理回路６が多層基板Ｂ１に実装されている。なお、絶縁回路５は、多層基板Ｂ１の表面（たとえば、上面）に形成されていてもよく、多層基板Ｂ１の内部に設けられていてもよい。
　絶縁回路５は、一次側に入力される入力信号と、入力信号に応じて二次側に出力される出力信号とを電気的に絶縁するように構成されている。絶縁回路５は、たとえば半導体プロセスで形成されるマイクロコイルを用いた磁気結合により、一次側と二次側とを電気的に絶縁するように構成される。また、絶縁回路５は、たとえばキャパシタを用いた容量結合により、一次側と二次側とを電気的に絶縁するように構成されていてもよい。その他、絶縁回路５は、たとえばフォトカプラを用いた光結合により、一次側と二次側とを電気的に絶縁するように構成されていてもよい。
　信号処理回路６は、一次側の処理回路６１と、二次側の処理回路６２とで構成されている。処理回路６１は、３つの入力端子６１１～６１３の各々に入力される入力信号を処理し、絶縁回路５に出力する。ここでは、入力信号はディジタル信号である。また、入力端子６１１～６１３は多層基板Ｂ１に形成されたランドである。なお、実施形態１に係るアイソレータ４では、図６Ａの破線で示すように、駆動回路２１が信号処理回路６（処理回路６１）に含まれているが、他の構成であってもよい。すなわち、駆動回路２１と信号処理回路６とは個別に構成されていてもよい。
　処理回路６２は、絶縁回路５を介して処理回路６１から伝送される信号を処理し、出力信号として３つの出力端子６２１～６２３に出力する。出力端子６２１～６２３に出力される出力信号は、入力端子６１１～６１３に入力される入力信号にそれぞれ対応する。ここでは、出力信号はディジタル信号である。また、出力端子６２１～６２３は多層基板Ｂ１に形成されたランドである。なお、実施形態１に係るアイソレータ４では、図６Ａの破線で示すように、出力回路３が信号処理回路６（処理回路６２）に含まれているが、他の構成であってもよい。すなわち、出力回路３と信号処理回路６とは個別に構成されていてもよい。また、処理回路６２は、外部電源から動作電力が供給される構成であってもよいが、たとえばトランス１の二次側の出力電力が動作電力として直接供給される構成であってもよい。
　実施形態１に係るアイソレータ４では、多層基板Ｂ１における領域Ｘ１（図６Ｂ参照）にトランス１が形成されている。また、アイソレータ４では、多層基板Ｂ１における領域Ｘ２（図６Ｂ参照）に駆動回路２１、絶縁回路５、および信号処理回路６が実装されている。多層基板Ｂ１の上面（層面ＬＰ１）は、駆動回路２１や絶縁回路５などの回路を保護することや、多層基板Ｂ１の上面に実装された一次側の回路と二次側の回路とを互いに電気的に絶縁する目的で、たとえばエポキシ樹脂などの絶縁樹脂材料からなる封止材４１で覆われている。
　上述のように、実施形態１に係るアイソレータ４では、絶縁回路５および信号処理回路６からなる通信用のアイソレータと、電力伝送用のトランス１を有するスイッチング電源２とが、１つの多層基板Ｂ１に一体に構成されている。したがって、実施形態１に係るアイソレータ４は、電力変換効率の低下を抑制したスイッチング電源２を備えつつも、小型に構成することができる。
　なお、実施形態１に係るアイソレータ４は、ディジタル信号である入力信号を電気的に絶縁された二次側に出力する構成であるが、他の構成であってもよい。たとえば、実施形態１に係るアイソレータ４は、アナログ信号である入力信号を電気的に絶縁された二次側に出力する構成であってもよい。
　（実施形態２）
　図９は実施形態２に係るトランス１Ａのサブコイルの配置を示す模式図である。図１０はトランス１Ａの多層基板Ｂ１Ａの概略断面図である。図９と図１０において、図１Ａと図１Ｂに示す実施形態１に係るトランス１と同じ部分には同じ参照番号を付す。
　実施形態２に係るトランス１Ａは、図４に示す実施形態１に係るトランスあの多層基板Ｂ１の代わりに多層基板Ｂ１Ａを備える。多層基板Ｂ１Ａは、実施形態１に係る多層基板Ｂ１の絶縁層Ｂ１１～Ｂ１４を備える。実施形態１に係る多層基板Ｂ１と同様に、多層基板Ｂ１Ａの絶縁層Ｂ１１～Ｂ１４の上面と下面は層面ＬＰ１～ＬＰ５を構成する。多層基板Ｂ１Ａでは、絶縁層Ｂ１４の下面は層面ＬＰ５を構成する。
　実施形態２に係るトランス１Ａは、図９と図１０に示すように、サブコイルＬ１１、Ｌ１２、Ｌ２１、Ｌ２２、Ｌ３１、Ｌ３２、Ｌ４１、Ｌ４２で構成された複数（ここでは、４つ）のコイル対ＣＰ１～ＣＰ４を備えている。コイル対ＣＰ１、ＣＰ２は、複数（ここでは、２つ）のサブコイルＬ１１、Ｌ１２および複数（ここでは、２つ）のサブコイルＬ２１、Ｌ２２が互いに多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）において対向するように構成されている。コイル対ＣＰ３、ＣＰ４は、複数（ここでは、２つ）のサブコイルＬ３１、Ｌ３２および複数（ここでは、２つ）のサブコイルＬ４１、Ｌ４２が互いに多層基板Ｂ１Ａの厚さ方向ＤＢ１において対向するように構成されている。
　詳細には、絶縁層Ｂ１１の上面に形成されたサブコイルＬ１１と、絶縁層Ｂ１２の上面に形成されたサブコイルＬ２２とは厚さ方向ＤＢ１において絶縁層Ｂ１１を介して互いに対向して、コイル対ＣＰ１を構成している。サブコイルＬ１１、Ｌ２２間にはサブコイルは配置されていない。絶縁層Ｂ１１の上面に形成されたサブコイルＬ２１と、絶縁層Ｂ１２の上面に形成されたサブコイルＬ１２とは厚さ方向ＤＢ１において絶縁層Ｂ１１を介して互いに対向してコイル対ＣＰ２を構成している。サブコイルＬ１２、Ｌ２１間にはサブコイルは配置されていない。絶縁層Ｂ１３の上面に形成されたサブコイルＬ３１と、絶縁層Ｂ１４の上面に形成されたサブコイルＬ４２とは厚さ方向ＤＢ１において絶縁層Ｂ１３を介して互いに対向してコイル対ＣＰ３を構成している。サブコイルＬ３１、Ｌ４２間にはサブコイルは配置されていない。絶縁層Ｂ１３の上面に形成されたサブコイルＬ４１と、絶縁層Ｂ１４の上面に形成されたサブコイルＬ３２とは厚さ方向ＤＢ１において絶縁層Ｂ１３を介して互いに対向してコイル対ＣＰ４を構成している。サブコイルＬ３２、Ｌ４１間にはサブコイルは配置されていない。
　以下、実施形態２に係るトランス１Ａの動作について簡単に説明する。入力端Ｔ１２から入力端Ｔ１１に向かって一次コイルＰ１に電流Ｉ１を流した場合、図９に示すように、コイル対ＣＰ１に磁束Ｍ１が発生し、コイル対ＣＰ２に磁束Ｍ２が発生する。磁束Ｍ１は、主にコイル対ＣＰ１と厚さ方向ＤＢ１に絶縁層Ｂ１２を介して対向して並んでいるコイル対ＣＰ３に作用する。また、磁束Ｍ２は、主にコイル対ＣＰ２と厚さ方向ＤＢ１に絶縁層Ｂ１２を介して対向して並んでいるコイル対ＣＰ４に作用する。このため、二次コイルＳ１には、出力端Ｔ２２から出力端Ｔ２１に向かって磁束Ｍ１、Ｍ２に起因する誘導電流Ｉ２が流れる。
　実施形態２に係るトランス１Ａでは、複数のコイル対ＣＰ１、ＣＰ２は、多層基板Ｂ１Ａの一面（上面）すなわち層面ＬＰ１～ＬＰ５に沿って平行に並ぶように配置されている。同様に、複数のコイル対ＣＰ３、ＣＰ４は、多層基板Ｂ１の一面（上面）すなわち層面ＬＰ１～ＬＰ５に沿って平行に並ぶように配置されている。このため、実施形態２に係るトランス１Ａは、実施形態１のトランス１と比較して、一次コイルＰ１および二次コイルＳ１が形成される絶縁層の数が少なくて済む。つまり、実施形態１に係るトランス１では、一次コイルＰ１および二次コイルＳ１が形成される絶縁層の数が８層であるのに対して（図４参照）、実施形態２に係るトランス１Ａでは、絶縁層の数は４層で済む（図１０参照）。したがって、実施形態２に係るトランス１Ａは、実施形態１に係るトランス１と比較して、多層基板Ｂ１Ａの厚さ方向ＤＢ１の寸法を小さくすることができる。なお、実施形態２に係るトランス１Ａでは、多層基板Ｂ１Ａは、コイルが形成されていない絶縁層を有していてもよい。この場合、多層基板Ｂ１Ａの異なる層面に形成されたコイル間を接続する配線は、コイルが形成されていない層面に形成されていてもよい。
　なお、実施形態２に係るトランス１Ａでは、二次コイルＳ１も複数のコイル対ＣＰ３、ＣＰ４で構成されている。少なくとも一次コイルＰ１を構成する複数のコイル対ＣＰ１、ＣＰ２が多層基板Ｂ１の一面（上面）つまり層面ＬＰ１～ＬＰ５に沿って平行に並ぶように配置されていればよく、二次コイルＳ１の複数のコイル対ＣＰ３、ＣＰ４は層面に沿って平行に並んでいなくてもよい。
　図１１は実施形態２に係る他のトランス１Ｂのサブコイルの配置を示す模式図である。図１１において、図９と図１０に示すトランス１Ａと同じ部分には同じ参照番号を付す。図１１に示すトランス１Ｂでは、複数のサブコイルＬ１１、Ｌ１２および複数のサブコイルＬ２１、Ｌ２２のうち、多層基板Ｂ１の一面（上面）すなわち層面ＬＰ１～ＬＰ５に沿って平行に並ぶサブコイルが厚さ方向ＤＢ１に沿って互いに逆向きの磁束を発生するように構成されている。一次コイルＰ１を構成するサブコイルＬ１１、Ｌ１２、Ｌ２１、Ｌ２２のうち、多層基板Ｂ１の一面（層面ＬＰ１～ＬＰ５）に沿って平行に並ぶサブコイルの中心を通る磁束が多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）において互いに逆向きの磁束を発生するように構成されている。すなわち、サブコイルＬ１１、Ｌ２２が構成するコイル対ＣＰ１は磁束Ｍ１を発生し、サブコイルＬ１２、Ｌ２１が構成するコイル対ＣＰ２は磁束Ｍ２を発生する。サブコイルＬ１１の中心における磁束Ｍ１は、サブコイルＬ１１と層面ＬＰ１～ＬＰ５に沿って平行に並んでいるサブコイルＬ２１の中心における磁束Ｍ２とは逆向きである。サブコイルＬ２２の中心における磁束Ｍ１は、サブコイルＬ２２と層面ＬＰ１～ＬＰ５に沿って平行に並んでいるサブコイルＬ１２の中心における磁束Ｍ２とは逆向きである。このように、コイル対ＣＰ１の中心における磁束Ｍ１は、コイル対ＣＰ１と層面ＬＰ１～ＬＰ５に沿って平行に並んでいるコイル対ＣＰ２の中心における磁束Ｍ２とは逆向きである。サブコイルＬ１１の中心における磁束Ｍ１は、サブコイルＬ１２の中心における磁束Ｍ２とは逆向きである。サブコイルＬ２１の中心における磁束Ｍ１は、サブコイルＬ２２の中心における磁束Ｍ２とは逆向きである。
　具体的には、サブコイルＬ１１が上方から見て導体を時計回りに巻き回して構成されているのに対し、サブコイルＬ１２は上方から見て導体を反時計回りに巻き回して構成されている。同様に、サブコイルＬ２１、Ｌ２２は上方から見て導体を互いに逆向きに巻き回して構成されている。同様に、サブコイルＬ３１が上方から見て導体を時計回りに巻き回して構成されているのに対し、サブコイルＬ３２は上方から見て導体を反時計回りに巻き回して構成されている。同様に、サブコイルＬ４１、Ｌ４２は上方から見て導体を互いに逆向きに巻き回して構成されている。
　この構成では、たとえば入力端Ｔ１２から入力端Ｔ１１に向かって一次コイルＰ１に電流Ｉ１を流した場合、図１１に示すように、サブコイルＬ１１の中心を通る磁束Ｍ１と、サブコイルＬ１２の中心を通る磁束Ｍ２とが互いに逆向きになる。このため、この構成では、トランス１Ｂから離れた位置へと放射される磁束Ｍ１、Ｍ２が互いに打ち消し合うことで、不要輻射を低減することができる。
　図１２は実施形態２に係るさらに他のトランス１Ｃのサブコイルの配置を示す模式図である。図１２において、図１１に示すトランス１Ｂと同じ部分には同じ参照番号を付す。図１２に示すトランス１Ｃでは、図１１に示すトランス１Ｂの出力端Ｔ２１と出力端Ｔ２２とが入れ替わっている。この構成では、サブコイルＬ４２およびサブコイルＬ３２が絶縁層Ｂ１３の上面（図１０に示す層面ＬＰ３）に形成され、サブコイルＬ３１およびサブコイルＬ４１が絶縁層Ｂ１４の上面（図１０に示す層面ＬＰ４）に形成される。
　図１３は実施形態２に係るスイッチング電源２Ｃの模式断面図である。図１３において、図５に示す実施形態１に係るスイッチング電源２と同じ部分には同じ参照番号を付す。実施形態２に係るトランス１Ｂ（１Ｃ）を用いたスイッチング電源２Ｃでは、スイッチング素子Ｑ１、Ｑ２は、一次コイルＰ１を構成する複数のサブコイルＬ１１、Ｌ１２、Ｌ２１、Ｌ２２のうち多層基板Ｂ１Ａの一面（上面）つまり層面ＬＰ１～ＬＰ５に平行に並んで互いに隣り合うサブコイル間に配置されている。図１３に示すスイッチング電源２Ｃでは、スイッチング素子Ｑ１、Ｑ２は、絶縁層Ｂ１１の上面（層面ＬＰ１）において互いに隣り合うサブコイルＬ１１、Ｌ２１間に配置されている。
　この構成では、スイッチング素子Ｑ１、Ｑ２が配置されている位置において、磁束Ｍ１と磁束Ｍ２とが互いに逆向きになる。したがって、この構成では、スイッチング素子Ｑ１、Ｑ２の位置において磁束Ｍ１、Ｍ２が互いに打ち消し合い、スイッチング素子Ｑ１、Ｑ２に対する不要輻射を低減することができる。なお、スイッチング素子Ｑ１、Ｑ２に限らず、多層基板Ｂ１に実装される電子部品が上記の位置に配置されていてもよい。この構成では、電子部品に対する不要輻射を低減することができる。
　（実施形態３）
　図１４は実施形態３に係るトランス１Ｄの概略断面図である。図１５Ａと図１５Ｂは実施形態３に係るトランス１Ｄのサブコイルを示す概略上面図である。図１４と図１５Ａと図１５Ｂにおいて、図１Ａから図４に示す実施形態１に係るトランス１と同じ部分には同じ参照番号を付す。
　実施形態３に係るトランス１Ｄは、図４に示す実施形態１に係るトランス１の多層基板Ｂ１の代わりに、厚さ方向ＤＢ１に積層された絶縁層Ｂ１１～Ｂ１５よりなる多層基板Ｂ１Ｂを備える。実施形態３に係るトランス１Ｄでは、図１４に示すように、複数のサブコイルＬ１１、Ｌ１２は互いに異なる層面ＬＰ２、ＬＰ３にそれぞれ形成されている。また、複数のサブコイルＬ２１、Ｌ２２は、図１４に示すように、互いに異なる層面ＬＰ２、ＬＰ３にそれぞれ形成されている。複数のサブコイルＬ３１、Ｌ３２は、図１４に示すように、互いに異なる層面ＬＰ４、ＬＰ５にそれぞれ形成されている。複数のサブコイルＬ４１、Ｌ４２は、図１４に示すように、互いに異なる層面ＬＰ４、ＬＰ５にそれぞれ形成されている。なお、図１５Ａと図１５Ｂでは多層基板Ｂ１の図示を省略している。
　図１４に示すように、複数のサブコイルＬ１１、Ｌ１２および複数のサブコイルＬ２１、Ｌ２２の中心は、多層基板Ｂ１Ｂの厚さ方向ＤＢ１（上下方向）に沿って延びる一軸Ａ１上に位置するように配置されている。サブコイルＬ１１、Ｌ１２およびサブコイルＬ２１、Ｌ２２のうち、同じ層面に設けられているサブコイルは互いに重ならないように配置されている。
　図１６Ａから図１６Ｃはそれぞれトランス１Ｄの一次コイルＰ１が形成される絶縁層Ｂ１１、Ｂ１２、Ｂ１３の概略上面図である。図１７Ａと図１７Ｂはそれぞれトランス１Ｄの二次コイルＳ１が形成される絶縁層Ｂ１３、Ｂ１４の概略上面図である。実施形態３に係るトランス１Ｄでは、図１４と図１６Ａに示すように、絶縁層Ｂ１１の上面（層面ＬＰ１）にはサブコイルが形成されていない。そして、一次コイルＰ１を構成するサブコイルＬ１１、Ｌ１２およびサブコイルＬ２１、Ｌ２２は、図１６Ｂと図１６Ｃに示すように、絶縁層Ｂ１２、Ｂ１３の上面に形成されている。また、二次コイルＳ１を構成するサブコイルＬ３１、Ｌ３２およびサブコイルＬ４１、Ｌ４２は、図１７Ａと図１７Ｂに示すように、絶縁層Ｂ１４、Ｂ１５の上面に形成されている。
　詳細には、サブコイルＬ１１は、図１６Ｂに示すように、絶縁層Ｂ１２の上面（層面ＬＰ２）に形成されている。サブコイルＬ１１の端Ｌ１１ＡがビアＨ１０により入力端Ｔ１１に電気的に接続されており、端Ｌ１１ＢがビアＨ１１によりサブコイルＬ１２の端Ｌ１２Ａに電気的に接続されている。サブコイルＬ１２は、図１６Ｃに示すように、絶縁層Ｂ１３の上面（層面ＬＰ３）に形成されている。サブコイルＬ１２の端Ｌ１２Ｂは、ビアＨ１２により中間タップＣＴ１に電気的に接続されている。
　サブコイルＬ２１は、図１６Ｂに示すように、絶縁層Ｂ１２の上面（層面ＬＰ２）で、かつサブコイルＬ１１に囲まれるようにサブコイルＬ１１の内側に形成されている。サブコイルＬ２１の端Ｌ２１ＡがビアＨ１２により中間タップＣＴ１に電気的に接続されており、端Ｌ２１ＢがビアＨ１３によりサブコイルＬ２２の端Ｌ２２Ａに電気的に接続されている。サブコイルＬ２２は、図１６Ｃに示すように、絶縁層Ｂ１３の上面（層面ＬＰ３）で、かつサブコイルＬ１２を囲むようにサブコイルＬ１２の外側に形成されている。サブコイルＬ２２の端Ｌ２２Ｂは、ビアＨ４により入力端Ｔ１２に電気的に接続されている。
　サブコイルＬ３１は、図１７Ａに示すように、絶縁層Ｂ１４の上面（層面ＬＰ４）に形成されている。サブコイルＬ３１の端Ｌ３１ＡがビアＨ５により出力端Ｔ２１に電気的に接続されており、端Ｌ３１ＢがビアＨ１４によりサブコイルＬ３２の端Ｌ３２Ａに電気的に接続されている。サブコイルＬ３２は、図１７Ｂに示すように、絶縁層Ｂ１５の上面（層面ＬＰ５）に形成されている。サブコイルＬ３２の端Ｌ３２Ｂは、ビアＨ１５により中間タップＣＴ２に電気的に接続されている。
　サブコイルＬ４１は、図１７Ａに示すように、絶縁層Ｂ１４の上面（層面ＬＰ４）で、かつサブコイルＬ３１に囲まれるようにサブコイルＬ３１の内側に形成されている。サブコイルＬ４１の端Ｌ４１ＡがビアＨ１５により中間タップＣＴ２に電気的に接続されており、端Ｌ４１ＢがビアＨ１６によりサブコイルＬ４２の端Ｌ４２Ａに電気的に接続されている。サブコイルＬ４２は、図１７Ｂに示すように、絶縁層Ｂ１５の上面で、（層面ＬＰ５）かつサブコイルＬ３２を囲むようにサブコイルＬ３２の外側に形成されている。サブコイルＬ４２の端Ｌ４２Ｂは、ビアＨ９により出力端Ｔ２２に電気的に接続されている。
　上記のように多層基板Ｂ１Ｂを構成することで、サブコイルＬ１１、Ｌ１２は、図１４に示すように、多層基板Ｂ１Ｂの厚さ方向ＤＢ１（上下方向）においてサブコイルＬ２２、Ｌ２１とそれぞれ対向するように配置される。また、サブコイルＬ３１、Ｌ３２は、図１４に示すように、厚さ方向ＤＢ１においてサブコイルＬ４２、Ｌ４１とそれぞれ対向するように配置される。
　実施形態３に係るトランス１Ｄは、実施形態１のトランス１と比較して、一次コイルＰ１および二次コイルＳ１が形成される絶縁層の数が少なくて済む。つまり、実施形態１のトランス１では、一次コイルＰ１および二次コイルＳ１が形成される絶縁層の数が８層であるのに対して（図４参照）、実施形態３に係るトランス１Ｄでは、絶縁層Ｂ１５はコイル導体間の静電容量には寄与しないので、絶縁層の数は４層で済む（図１４参照）。したがって、実施形態３に係るトランス１Ｄは、実施形態１のトランス１と比較して、多層基板Ｂ１の厚さ方向ＤＢ１の寸法を小さくすることができる。
　また、実施形態３に係るトランス１Ｄでは、サブコイルＬ１１、Ｌ１２およびサブコイルＬ２１、Ｌ２２の中心が一軸Ａ１上に位置し、かつ同じ層において互いに重ならないように配置されている。このため、実施形態３に係るトランス１Ｄでは、多層基板Ｂ１Ｂの実装面積も小さくすることができる。
　なお、実施形態３に係るトランス１Ｄでは、サブコイルＬ１１、Ｌ１２で発生する磁束密度が互いに同じになるように構成されるのが好ましい。同様に、サブコイルＬ２１、Ｌ２２で発生する磁束密度が互いに同じになるように構成されるのが好ましい。この構成を実現するためには、たとえば、サブコイルＬ１２より径寸法が大きいサブコイルＬ１１の巻数を、サブコイルＬ１２の巻数よりも少なくすればよい。同様に、サブコイルＬ２１より径寸法が大きいサブコイルＬ２２の巻数を、サブコイルＬ２１の巻数よりも少なくすればよい。
　（実施形態４）
　図１８Ａは実施形態４に係るトランス１Ｅの概略断面図である。図１８Ｂはトランス１Ｅの概略回路図である。図１９Ａと図１９Ｂはトランス１Ｅのサブコイルを示す概略上面図である。図１８Ａと図１８Ｂと図１９Ａと図１９Ｂにおいて、図１Ａから図４に示す実施形態１に係るトランス１と同じ部分には同じ参照番号を付す。
　実施形態４に係るトランス１Ｅでは、コイルＬ１は、互いに直列に電気的に接続されている複数（ここでは、４つ）のサブコイルＬ１１～Ｌ１４を有する。コイルＬ２は、互いに直列に電気的に接続されている複数（ここでは、４つ）のサブコイルＬ２１～Ｌ２４を有する。コイルＬ３は、互いに直列に電気的に接続されている複数（ここでは、４つ）のサブコイルＬ３１～Ｌ３４を有する。コイルＬ４は、互いに直列に電気的に接続されている複数（ここでは、４つ）のサブコイルＬ４１～Ｌ４４を有する。
　実施形態４に係るトランス１Ｅは、図４に示す実施形態１に係るトランス１の多層基板Ｂ１の代わりに、厚さ方向ＤＢ１に積層された絶縁層Ｂ１１～Ｂ１５よりなる多層基板Ｂ１Ｂを備える。実施形態４に係るトランス１Ｅでは、複数のサブコイルＬ１１～Ｌ１４は、図１９Ａに示すように、２つの異なる層面ＬＰ２、ＬＰ３に交互に形成されている。また、複数のサブコイルＬ２１～Ｌ２４は、図１９Ｂに示すように、２つの異なる層面ＬＰ２、ＬＰ３に交互に形成されている。同様に、複数のサブコイルＬ３１～Ｌ３４は２つの異なる層面ＬＰ４、ＬＰ５に交互に形成されている。複数のサブコイルＬ４１～Ｌ４４は２つの異なる層面ＬＰ４、ＬＰ５に交互に形成されている。なお、図１９Ａと図１９Ｂでは、多層基板Ｂ１Ｂの図示を省略している。
　また、複数のサブコイルＬ１１～Ｌ１４および複数のサブコイルＬ２１～Ｌ２４は、多層基板Ｂ１の厚さ方向ＤＢ１（上下方向）に沿った一軸Ａ１（図１８Ａ参照）上に、サブコイルＬ１１～Ｌ１４、Ｌ２１～Ｌ２４のコイル軸ＣＬ１１～ＣＬ１４、ＣＬ２１～ＣＬ２４が位置するように配置されている。そして、サブコイルＬ１１～Ｌ１４およびサブコイルＬ２１～Ｌ２４は、層面ＬＰ１～ＬＰ５のうちの同じ層面において互いに重ならないように配置されている。
　以下、サブコイルＬ１１～Ｌ１４およびサブコイルＬ２１～Ｌ２４の配置について図１８Ａと図１９Ａと図１９Ｂを用いて説明する。サブコイルＬ１１は、絶縁層Ｂ１２の上面（層面ＬＰ２）に形成されている。サブコイルＬ１１の端Ｌ１１Ａが入力端Ｔ１１に電気的に接続されており、端Ｌ１１ＢがビアＨ１７によりサブコイルＬ１２の端Ｌ１２Ａに電気的に接続されている。サブコイルＬ１１の端Ｌ１１ＡはコイルＬ１の端Ｌ１Ａを構成する。サブコイルＬ１２は、絶縁層Ｂ１３の上面（層面ＬＰ３）に形成されている。サブコイルＬ１２の端はＬ１２Ｂ、ビアＨ１８によりサブコイルＬ１３の端Ｌ１３Ａに電気的に接続されている。
　サブコイルＬ１３は、絶縁層Ｂ１２の上面（層面ＬＰ２）で、かつサブコイルＬ１１に囲まれるようにサブコイルＬ１１の内側に形成されている。サブコイルＬ１３の端Ｌ１３Ｂは、ビアＨ１９によりサブコイルＬ１４の端Ｌ１４Ａに電気的に接続されている。サブコイルＬ１４は、絶縁層Ｂ１３の上面（層面ＬＰ３）で、かつサブコイルＬ１２に囲まれるようにサブコイルＬ１２の内側に形成されている。サブコイルＬ１４の端Ｌ１４Ｂは、ビアＨ２０により中間タップＣＴ１に電気的に接続されている。サブコイルＬ１４の端Ｌ１４ＢはコイルＬ１の端Ｌ１Ｂを構成する。
　サブコイルＬ２１は、絶縁層Ｂ１２の上面（層面ＬＰ２）に形成されている。サブコイルＬ２１の端Ｌ２１ＡがビアＨ２０により中間タップＣＴ１に電気的に接続されており、端Ｌ２１ＢがビアＨ２１によりサブコイルＬ２２の端Ｌ２２Ａに電気的に接続されている。サブコイルＬ２１の端Ｌ２１ＡはコイルＬ２の端Ｌ２Ａを構成する。サブコイルＬ２２は、絶縁層Ｂ１３の上面（層面ＬＰ３）に形成されている。サブコイルＬ２２の端Ｌ２２Ｂは、ビアＨ２２によりサブコイルＬ２３の端Ｌ２３Ａに電気的に接続されている。
　サブコイルＬ２３は、絶縁層Ｂ１２の上面（層面ＬＰ２）で、かつサブコイルＬ２１を囲むようにサブコイルＬ２１の外側に形成されている。サブコイルＬ２３の端Ｌ２３Ｂは、ビアＨ２３によりサブコイルＬ２４の端Ｌ２４Ａに電気的に接続されている。サブコイルＬ２４は、絶縁層Ｂ１３の上面（層面ＬＰ３）で、かつサブコイルＬ２２を囲むようにサブコイルＬ２２の外側に形成されている。サブコイルＬ２４の端Ｌ２４Ｂは、ビアＨ４により入力端Ｔ１２に電気的に接続されている。サブコイルＬ２４の端Ｌ２４ＢはコイルＬ２の端Ｌ２Ｂを構成する。
　上記のように多層基板Ｂ１Ｂを構成することで、サブコイルＬ１１、Ｌ１２は、図１８Ａに示すように、多層基板Ｂ１Ｂの厚さ方向ＤＢ１（上下方向）においてサブコイルＬ２４、Ｌ２３とそれぞれ対向するように配置される。同様に、サブコイルＬ１３、Ｌ１４は、厚さ方向ＤＢ１においてサブコイルＬ２２、Ｌ２１とそれぞれ対向するように配置される。
　サブコイルＬ３１～Ｌ３４およびサブコイルＬ４１～Ｌ４４は、図１８Ａに示すように、上記と同様にして絶縁層Ｂ１４、Ｂ１５に配置される。サブコイルＬ３１は、絶縁層Ｂ１４の上面（層面ＬＰ４）に形成されている。サブコイルＬ３１の端Ｌ３１Ａが出力端Ｔ２１に電気的に接続されており、端Ｌ３１Ｂが絶縁層Ｂ１４の上面から下面まで貫通するビアによりサブコイルＬ３２の端Ｌ３２Ａに電気的に接続されている。サブコイルＬ３１の端Ｌ３１ＡはコイルＬ３の端Ｌ３Ａを構成する。サブコイルＬ３２は、絶縁層Ｂ１５の上面（層面ＬＰ５）に形成されている。サブコイルＬ３２の端はＬ３２Ｂ、上記ビアによりサブコイルＬ３３の端Ｌ３３Ａに電気的に接続されている。
　サブコイルＬ３３は、絶縁層Ｂ１４の上面（層面ＬＰ４）で、かつサブコイルＬ３１に囲まれるようにサブコイルＬ３１の内側に形成されている。サブコイルＬ３３の端Ｌ３３Ｂは、絶縁層Ｂ１４の上面から下面まで貫通するビアによりサブコイルＬ３４の端Ｌ３４Ａに電気的に接続されている。サブコイルＬ３４は、絶縁層Ｂ１５の上面（層面ＬＰ５）で、かつサブコイルＬ３２に囲まれるようにサブコイルＬ３２の内側に形成されている。サブコイルＬ３４の端Ｌ３４Ｂは、上記ビアにより中間タップＣＴ２に電気的に接続されている。サブコイルＬ３４の端Ｌ３４ＢはコイルＬ３の端Ｌ３Ｂを構成する。
　サブコイルＬ４１は、絶縁層Ｂ１４の上面（層面ＬＰ４）に形成されている。サブコイルＬ４１の端Ｌ４１Ａが絶縁層Ｂ１４の上面から下面まで貫通するビアにより中間タップＣＴ２に電気的に接続されており、端Ｌ４１Ｂが絶縁層Ｂ１４の上面から下面まで貫通するビアによりサブコイルＬ４２の端Ｌ４２Ａに電気的に接続されている。サブコイルＬ４１の端Ｌ４１ＡはコイルＬ４の端Ｌ４Ａを構成する。サブコイルＬ４２は、絶縁層Ｂ１５の上面（層面ＬＰ５）に形成されている。サブコイルＬ４２の端Ｌ４２Ｂは、上記ビアによりサブコイルＬ４３の端Ｌ４３Ａに電気的に接続されている。
　サブコイルＬ４３は、絶縁層Ｂ１４の上面（層面ＬＰ４）で、かつサブコイルＬ４１を囲むようにサブコイルＬ４１の外側に形成されている。サブコイルＬ４３の端Ｌ４３Ｂは、絶縁層Ｂ１４の上面から下面まで貫通するビアによりサブコイルＬ４４の端Ｌ４４Ａに電気的に接続されている。サブコイルＬ４４は、絶縁層Ｂ１５の上面（層面ＬＰ５）で、かつサブコイルＬ４２を囲むようにサブコイルＬ４２の外側に形成されている。サブコイルＬ４４の端Ｌ４４Ｂは、絶縁層Ｂ１４の上面から下面まで貫通するビアにより出力端Ｔ２２に電気的に接続されている。サブコイルＬ４４の端Ｌ４４ＢはコイルＬ４の端Ｌ４Ｂを構成する。
　上記のように多層基板Ｂ１Ｂを構成することで、サブコイルＬ３１、Ｌ３２は、図１８Ａに示すように、多層基板Ｂ１Ｂの厚さ方向ＤＢ１（上下方向）においてサブコイルＬ４４、Ｌ４３とそれぞれ対向するように配置される。同様に、サブコイルＬ３３、Ｌ３４は、厚さ方向ＤＢ１においてサブコイルＬ４２、Ｌ４１とそれぞれ対向するように配置される。
　実施形態４に係るトランス１Ｅは、実施形態１のトランス１と比較して、一次コイルＰ１および二次コイルＳ１が形成される絶縁層の数が少なくて済む。つまり、実施形態１に係るトランス１では、一次コイルＰ１および二次コイルＳ１が形成される絶縁層の数が８層であるのに対して（図４参照）、実施形態４に係るトランス１Ｅでは、絶縁層Ｂ１５はコイル導体間の静電容量には寄与しないので、絶縁層の数は４層で済む（図１８Ａ参照）。したがって、実施形態４に係るトランス１Ｅは、実施形態１のトランス１と比較して、多層基板の厚さ方向ＤＢ１の寸法を小さくすることができる。
　また、実施形態４に係るトランス１Ｅでは、サブコイルＬ１１～Ｌ１４およびサブコイルＬ２１～Ｌ２４のコイル軸ＣＬ１１～ＣＬ１４、ＣＬ２１～ＣＬ２４は、一軸Ａ１上に位置し、かつサブコイルＬ１１～Ｌ１４およびサブコイルＬ２１～Ｌ２４は同じ層面において互いに重ならないように配置されている。このため、実施形態４に係るトランス１Ｅでは、多層基板Ｂ１Ｂの実装面積も小さくすることができる。
　以上、実施形態１～４に係るトランス１、１Ａ～１Ｅ、およびスイッチング電源２、２Ａ～２Ｃ、アイソレータ４について詳細に説明した。ただし、以上に説明した構成は、本発明の一例に過ぎず、本発明は上記の各実施形態に限定されることはなく、これら実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。たとえば、コイルＬ１は３つ以上のサブコイルで構成されていてもよい。コイルＬ２、コイルＬ３、コイルＬ４についても同様である。
　実施形態において、「上面」「下面」「上下方向」等の方向を示す用語はトランスの構成部材の相対的な位置関係でのみ決まる相対的な方向を示し、鉛直方向等の絶対的な方向を示すものではない。
１，１Ａ～１Ｅ　　トランス
２，２Ａ～２Ｃ　　スイッチング電源
４　　アイソレータ
５　　絶縁回路
６　　信号処理回路
Ｂ１　　多層基板
Ｂ１１～Ｂ１８　　絶縁層
ＣＰ１～ＣＰ４　　コイル対
Ｌ１　　コイル（第１コイル）
Ｌ１１，Ｌ１２　　サブコイル（第１サブコイル）
Ｌ２　　コイル（第２コイル）
Ｌ２１，Ｌ２２　　サブコイル（第２サブコイル）
Ｌ３　　コイル（第３コイル）
Ｌ３１，Ｌ３２　　サブコイル（第３サブコイル）
Ｌ４　　コイル（第４コイル）
Ｌ４１，Ｌ４２　　サブコイル（第４サブコイル）
ＬＰ１～ＬＰ９　　層面
Ｐ１　　一次コイル
ＰＳ１　　外部電源
Ｑ１　　スイッチング素子（第１スイッチング素子）
Ｑ２　　スイッチング素子（第２スイッチング素子）
Ｓ１　　二次コイル

Claims (13)

  1. 　　　厚さ方向に積層された複数の絶縁層を有する多層基板と、
    　　　前記複数の絶縁層の少なくとも１つに形成された一次コイルと、
    　　　前記複数の絶縁層の少なくとも１つに形成され、前記一次コイルと磁気的に結合する二次コイルと、
    を備え、
    前記一次コイルは、
    　　　互いに直列に電気的に接続された複数の第１サブコイルを有する第１コイルと、
    　　　互いに直列に電気的に接続された複数の第２サブコイルを有する第２コイルと、
    を有し、
    前記多層基板において前記複数の絶縁層の面は複数の層面を構成し、
    前記複数の第１サブコイルのうちの少なくとも２つの第１サブコイルが前記複数の層面のうちの互いに異なる層面に形成されており、
    前記複数の第２サブコイルのうちの少なくとも２つの第２サブコイルが前記複数の層面のうちの互いに異なる層面に形成されており、
    前記厚さ方向において、前記複数の第１サブコイルの位置の平均の位置は、前記複数の第２サブコイルの位置の平均の位置と一致する、トランス。
  2. 前記一次コイルは、前記第１コイルと前記第２コイルとが電気的に接続されている第１中間タップをさらに有し、
    前記複数の第１サブコイルは前記第１中間タップから直列に接続されており、
    前記複数の第２サブコイルは前記第１中間タップから直列に接続されており、
    前記複数の第１サブコイルのうち前記第１中間タップからｎ番目に直列に接続されている第１サブコイルは、前記複数の第２サブコイルのうち前記第１中間タップからｎ番目に直列に接続されている第２サブコイルに前記厚さ方向において対向する（ｎは任意の自然数）、請求項１に記載のトランス。
  3. 前記複数の第１サブコイルと前記複数の第２サブコイルは前記厚さ方向においてそれぞれ対向して複数のコイル対をそれぞれ構成し、
    前記複数のコイル対は前記複数の層面と平行に配列されている、請求項１または２に記載のトランス。
  4. 前記複数の第１サブコイルと前記複数の第２サブコイルとのうちの複数のサブコイルは、前記複数の層面のうちの１つの層面に沿って配置されており、
    前記複数のサブコイルの中心を通る磁束は前記厚さ方向に沿って互いに逆向きである、請求項３に記載のトランス。
  5. 前記複数の第１サブコイルの中心と前記複数の第２サブコイルの中心は、前記厚さ方向の一軸上に配置されている、請求項１または２に記載のトランス。
  6. 前記複数の第１サブコイルは前記複数の層面のうちの互いに異なる層面に位置するように前記厚さ方向に沿って配置され、
    前記複数の第２サブコイルは前記複数の層面のうちの互いに異なる層面に位置するように前記厚さ方向に沿って配置されている、請求項５に記載のトランス。
  7. 前記二次コイルは、第３コイルと、第４コイルと、前記第３コイルと前記第４コイルとが電気的に接続された第２中間タップとを有する、請求項２から６のいずれか１項に記載のトランス。
  8. 前記第３コイルは、互いに直列に電気的に接続された複数の第３サブコイルを有し、
    前記第４コイルは、互いに直列に電気的に接続された複数の第４サブコイルを有し、
    前記第３コイルと前記第４コイルとは、前記厚さ方向において前記第１コイルと前記第２コイルとそれぞれ対称に配置されている、請求項７に記載のトランス。
  9. 前記二次コイルは、第３コイルと、第４コイルと、前記第３コイルと前記第４コイルとが電気的に接続された中間タップとを有する、請求項１に記載のトランス。
  10. 前記第３コイルは、互いに直列に電気的に接続された複数の第３サブコイルを有し、
    前記第４コイルは、互いに直列に電気的に接続された複数の第４サブコイルを有し、
    前記第３コイルと前記第４コイルとは、前記厚さ方向において前記第１コイルと前記第２コイルとそれぞれ対称に配置されている、請求項９に記載のトランス。
  11. 　　　請求項１から１０のいずれか１項に記載のトランスと、
    　　　外部電源から前記第１コイルへの給電経路を開閉する第１スイッチング素子と、
    　　　前記外部電源から前記第２コイルへの給電経路を開閉する第２スイッチング素子と、
    　　　前記第１コイルと前記第２コイルとに交互に電流が流れるように前記第１スイッチング素子と前記第２スイッチング素子とを制御する制御回路と、
    を備えたスイッチング電源。
  12. 　　　請求項４に記載のトランスと、
    　　　外部電源から前記第１コイルへの給電経路を開閉する第１スイッチング素子と、
    　　　前記外部電源から前記第２コイルへの給電経路を開閉する第２スイッチング素子と、
    　　　前記第１コイルと前記第２コイルとに交互に電流が流れるように前記第１スイッチング素子と前記第２スイッチング素子とを制御する制御回路と、
    を備え、
    前記第１スイッチング素子と前記第２スイッチング素子は、前記複数の第１サブコイルのうち前記複数の層面と平行な方向において互いに隣り合う第１サブコイル間に配置されている、スイッチング電源。
  13. 　　　請求項１１または１２に記載のスイッチング電源と、
    　　　一次側に入力される入力信号と、前記入力信号に応じて二次側に出力される出力信号とを電気的に絶縁する絶縁回路と、
    　　　前記入力信号および前記出力信号を処理する信号処理回路と、
    を備え、
    前記絶縁回路および前記信号処理回路は前記多層基板に設けられている、アイソレータ。
PCT/JP2016/001993 2015-04-24 2016-04-13 トランス、並びにトランスを用いたスイッチング電源およびアイソレータ WO2016170755A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP16782781.5A EP3288048B1 (en) 2015-04-24 2016-04-13 Transformer, and switching power supply and isolator using transformer
US15/541,450 US10276298B2 (en) 2015-04-24 2016-04-13 Transformer, and switching power supply and isolator including transformer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-089575 2015-04-24
JP2015089575A JP6432839B2 (ja) 2015-04-24 2015-04-24 トランス、並びにトランスを用いたスイッチング電源およびアイソレータ

Publications (1)

Publication Number Publication Date
WO2016170755A1 true WO2016170755A1 (ja) 2016-10-27

Family

ID=57143049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/001993 WO2016170755A1 (ja) 2015-04-24 2016-04-13 トランス、並びにトランスを用いたスイッチング電源およびアイソレータ

Country Status (4)

Country Link
US (1) US10276298B2 (ja)
EP (1) EP3288048B1 (ja)
JP (1) JP6432839B2 (ja)
WO (1) WO2016170755A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6272537B1 (ja) * 2017-07-04 2018-01-31 三菱電機株式会社 電力変換装置
JP2019029626A (ja) * 2017-08-03 2019-02-21 太陽誘電株式会社 コイル部品及びコイル部品の製造方法
CN115622220A (zh) * 2021-07-15 2023-01-17 台达电子企业管理（上海）有限公司 供电单元和环路供电系统
CN114221450A (zh) * 2021-12-22 2022-03-22 宁波微鹅电子科技有限公司 一种无线充电附加装置、无线电能发射以及接收装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302443A (ja) * 1993-04-19 1994-10-28 Yokogawa Electric Corp プリントコイル形トランス
JP2000173837A (ja) * 1998-12-03 2000-06-23 Fuji Elelctrochem Co Ltd スイッチング電源用のシートトランス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990776A (en) * 1994-12-08 1999-11-23 Jitaru; Ionel Low noise full integrated multilayers magnetic for power converters
JP3681239B2 (ja) 1996-11-15 2005-08-10 横河電機株式会社 プリントコイル形トランス及びスイッチング電源装置
US7012703B2 (en) * 2003-08-21 2006-03-14 Ams Controls Automatic encoder resolution calibration and length measurement system and method
US7009486B1 (en) * 2003-09-18 2006-03-07 Keithley Instruments, Inc. Low noise power transformer
US8089331B2 (en) * 2009-05-12 2012-01-03 Raytheon Company Planar magnetic structure
WO2011010491A1 (ja) * 2009-07-23 2011-01-27 株式会社村田製作所 コイル一体型スイッチング電源モジュール
CN205080956U (zh) * 2013-04-16 2016-03-09 株式会社村田制作所 电感元器件、电感电桥以及高频滤波器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302443A (ja) * 1993-04-19 1994-10-28 Yokogawa Electric Corp プリントコイル形トランス
JP2000173837A (ja) * 1998-12-03 2000-06-23 Fuji Elelctrochem Co Ltd スイッチング電源用のシートトランス

Also Published As

Publication number Publication date
US20170372834A1 (en) 2017-12-28
EP3288048A1 (en) 2018-02-28
US10276298B2 (en) 2019-04-30
EP3288048A4 (en) 2018-05-23
JP2016207894A (ja) 2016-12-08
JP6432839B2 (ja) 2018-12-05
EP3288048B1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
WO2016170755A1 (ja) トランス、並びにトランスを用いたスイッチング電源およびアイソレータ
JP5062439B2 (ja) インターリーブ用ｐｆｃチョークコイル
WO2016143527A1 (ja) 絶縁型スイッチング電源
JPWO2011154993A1 (ja) 絶縁トランスおよび電源装置
JP5939274B2 (ja) 電源装置
JP5224472B2 (ja) 配線パターン長の増大を低減した電源装置
JP2017011876A (ja) スイッチング電源およびアイソレータ
JP6471415B2 (ja) プレーナ型変圧装置及びスイッチング電源回路
JP2003272929A (ja) 平面トランス、多層基板およびスイッチング電源装置
JP4674545B2 (ja) 電磁誘導部品および電源装置
US9490057B2 (en) Integrated magnetic module
JP6160388B2 (ja) 電力変換装置
JP2009124861A (ja) スイッチング電源装置
JP6326803B2 (ja) コイル基板、巻線部品及び電源装置
JP2011181889A (ja) 電源装置およびパワーモジュール
JP4715512B2 (ja) 電磁誘導部品および電源装置
US11509236B2 (en) Power conversion device
JP6548817B2 (ja) 絶縁型昇圧コンバータ
JP3019611B2 (ja) ワンチップ形スイッチング電源装置
WO2017022284A1 (ja) 絶縁型ｄｃ－ｄｃコンバータ
JP4715585B2 (ja) 電磁誘導部品および電源装置
JP2020167880A (ja) スイッチング電源装置及び医療システム
JP6119540B2 (ja) 電力変換装置
JP2020167271A (ja) トランス、及び電力変換装置
JP2005150330A (ja) トランス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16782781

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15541450

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2016782781

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE