JP3019611B2 - ワンチップ形スイッチング電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜積層構造の変圧器や
リアクトル等の磁気誘導素子を半導体チップに搭載して
なる極小形のワンチップ形スイッチング電源装置に関す
る。

【０００２】

【従来の技術】電子装置類に対する直流の定電圧電源な
いし安定化電源として広く採用されるスイッチング電源
装置にはいわゆるフォワード形, フライバック形, チョ
ッパ形等の多くの回路方式のものがあるが、いずれの方
式でもその入力側と出力側とを変圧器やインダクタ等の
磁気誘導素子ないし装置を介して結合し、よく知られて
いるようこの磁気誘導素子の入力側電流をトランジスタ
等のスイッチング素子により断続させてそのデューティ
比を制御しながら、その出力側の直流電圧を常に一定値
に維持するものである。

【０００３】このスイッチング電源装置にはかかる磁気
誘導素子やスイッチング素子のほかにも整流ダイオー
ド, 平滑キャパシタ, 制御用集積回路装置が必要なの
で、従来からこれらの回路部品をすべてプリント配線基
板に実装するのが通例であるが、電子装置が益々大規模
化ないし複雑化するともにそれを構成する電子回路ごと
に数〜10Ｗの小容量のスイッチング電源を組み込むこと
が多くなり、かかる目的に適したできるだけ小形で安価
なスイッチング電源が要求されている。この要求に対し
ては、最近の進んだ高集積化技術を利用して従来の制御
回路のほかスイッチング素子や整流ダイオードを含むス
イッチング電源装置に要するすべての半導体素子を集積
回路装置の10mm角以下の小形の単一チップ内に組み込む
ことが可能である。また、磁気誘導素子や平滑キャパシ
タについても、回路動作上のスイッチング周波数を数百
ｋHz以上に上げてそれらの実効リアクタンス値を高める
ことにより体格を従来と比べてほぼ半減させることが可
能である。

【０００４】

【発明が解決しようとする課題】上述のように半導体素
子ないしは能動素子をすべて単一チップ内に集積化し、
かつスイッチング周波数を高めて変圧器や平滑キャパシ
タ等の受動素子を小形化することによって従来からスイ
ッチング電源装置の合理化が進められて来たが、かかる
解決手段も以下に説明するように性能面や信頼性の点で
ほぼ限界に近づきつつあるのが現状である。

【０００５】すなわち、装置の各構成部品を小形化しか
つ部品点数を減らしても、プリント配線基板上に実装す
る点に変わりはないので配線基板のサイズにより制約さ
れて装置全体の小形化に限界が生じ、部品点数が減って
も実装がなくなるわけでなくむしろ部品が小形になった
だけ作業が困難になるので実際に掛かる手間はあまり変
わらない。また、能動素子と受動素子をプリント基板の
配線を介して接続するので、スイッチング周波数が１Ｍ
Hzを越えると配線のインダクタンスにより回路動作が影
響されて装置性能がばらつきやすく、かつ配線が拾う外
来ノイズにより誤動作しやすくなって装置の信頼性が低
下する。このため、スイッチング周波数を10ＭHz程度に
まで上げるのは困難なのが実情である。

【０００６】もう一つの問題点は、スイッチング周波数
が１ＭHz以上になると磁気誘導素子の周波数特性が低下
しインダクタンス値が飽和して来ることである。すなわ
ち、100ｋHz付近の周波数領域では一定サイズの磁気誘
導素子から周波数の平方根に比例した出力を取り出せ、
かつ周波数に比例したリアクタンス値が得られるが、１
ＭHz以上の高周波領域では磁気誘導素子の磁気回路の高
周波損が増加し、その内部の分布静電容量の影響も大き
くなって来るため、インダクタンス値の周波数特性が次
第に低下してそれと角周波数の積であるリアクタンス値
が10ＭHz以上の高周波領域では飽和してほとんど増加し
なくなるので、磁気誘導素子をある限界以下には小形化
できなくなって来る。

【０００７】さらにもう一つの問題点は、スイッチング
周波数を高めるにつれスイッチング素子の高周波損失が
増加して来ることである。例えばフライバック方式のス
イッチング電源装置を１ＭHzのスイッチング周波数で動
作させた時の損失を分析して見た結果では全損失中の35
％がスイッチング素子, 20％が磁気誘導素子, 残りの45
％がその他の部分でそれぞれ発生しており、スイッチン
グ素子の損失が最大でありこれが周波数を高めるととも
に隘路になって来る。本発明の目的は、以上のような従
来の限界ないし隘路を克服して、一層の小形化が可能で
かつ変換効率ができるだけ高いスイッチング電源装置を
提供することにある。

【０００８】

【課題を解決するための手段】この目的は本発明によれ
ば、薄膜を積層した構造の磁気誘導素子からなる電圧変
換部と、電圧変換部の入力側電流を断続するスイッチン
グ素子と、電圧変換部の出力側電圧を所望値に一定に制
御するようスイッチング素子の断続を制御する電圧制御
部とを含み、スイッチング素子と電圧制御部の回路要素
を含む能動素子を単一の半導体チップに組み込み、この
半導体チップの上に能動素子を相互接続する配線層およ
びそれと接続された電圧変換部を順次に絶縁膜を介して
積層したワンチップ形スイッチング電源装置によって達
成される。

【０００９】なお、上記構成のスイッチング電源装置の
回路方式には前述のフォワード形，フライバック形, チ
ョッパ形等のいずれも採用できるが、電圧変換部の磁気
誘導素子にフライバック形変圧器を用いるのが出力側電
圧の定電圧性能を高く維持しながら全体構成を簡単化す
る上でとくに有利である。スイッチング素子には電界効
果トランジスタや絶縁ゲートバイポーラトランジスタ等
の絶縁ゲート制御形の素子を用いるのが入出力間を絶縁
する上で有利であり、それにより電圧変換部の入力側電
流を断続するスイッチング周波数は１ＭHz以上，望まし
くは10ＭHz程度ないしそれ以上とするのが装置を小形化
する上でとくに有利である。なお、出力電圧の平滑用等
にキャパシタを組み込む場合は配線用のアルミ膜や絶縁
膜を利用して配線層内に作り込むのがよい。

【００１０】また、スイッチング素子の高周波損失を減
少させ装置の変換効率を上げるためには電圧変換部の少
なくとも入力側を複数個に分割して、各分割入力部に流
れる入力側電流を電圧制御部により共通に制御されるス
イッチング素子により個別に断続させるのが有利であ
る。この場合、電圧変換部の磁気誘導素子は単一として
その入力側のみを複数個に分割することも可能である
が、むしろ磁気誘導素子を複数個設けてそれらの入力側
電流をスイッチング素子によって個別に断続させ、かつ
複数個の磁気誘導素子の出力側を直列に接続して出力側
電圧を取り出すのが入力側と出力側との磁気結合を強め
る上で有利である。

【００１１】なお、このように磁気誘導素子を複数個と
する場合はそれらの各サイズを極力小さくする必要があ
り、このためにはその入力側と出力側のコイルの薄膜導
体を上下方向の複数層，ふつうは２層に分割してそれら
を層間接続するのが、各磁気誘導素子の面積を縮小し、
薄膜導体間の交差部を減少させ、かつ複数の磁気誘導素
子の出力側を直列接続する場合に各磁気誘導素子の巻数
がかなり異なる入力側コイルと出力側コイル間の磁気結
合係数を高める上で有利である。

【００１２】磁気誘導素子としての変圧器やリアクトル
のコイル用の薄膜導体のパターンは渦巻き状ないしつづ
ら折れ状とするのが面積効率を高める上でよく、後者は
磁気回路の高周波損失を減少させ得る利点があるが、と
くに前者は構造が最も簡単で変圧器の場合に入力側コイ
ルと出力側コイル間の磁気結合を強めて一定サイズの変
圧器から取り出し得る出力を高める上で有利である。磁
気誘導素子の鉄心には軟磁性をもつ強磁性体金属の磁性
薄膜を用いるのがよく、この磁性薄膜によってコイル用
の薄膜導体を両側から挟み込んで磁気誘導素子をいわゆ
る外鉄形構造にするのが磁気漏洩の問題を減少させる上
で有利である。また、この磁性薄膜には非晶質の磁性金
属を用い、かつコイル用の薄膜導体と直交する方向に多
数の狭いスリットを切るのが磁気回路の高周波損失を減
少させて磁気誘導素子のインダクタンス値の高周波特性
を向上するためにとくに有利である。

【００１３】

【作用】本発明は、スイッチング素子を含むすべての能
動素子を単一の半導体チップ内に集積化するとともに、
スイッチング電源装置に不可欠な電圧変換部の磁気誘導
素子に薄膜積層構造を採用してスイッチング周波数を従
来の限界より高めることによりサイズを集積回路のチッ
プに搭載可能な程度にまで小形化し、この薄形の電圧変
換部を配線層を介して集積回路の半導体チップに搭載し
てワンチップ形の装置にまとめることにより、プリント
配線基板にまつわる従来の問題点を解消しながらスイッ
チング電源装置を小形化し、かつ部品の実装や装置の組
立の必要をなくしてその大幅な合理化を可能にするもの
である。

【００１４】さらに、かかる小形化のほかにスイッチン
グ電源装置では高周波損失を抑えて変換効率を極力高め
る必要があり、装置の各構成部分中でもスイッチング素
子の損失が前述のように最大なので、電圧変換部の入力
側を複数個に分割して各分割入力部に流れる入力側電流
をスイッチング素子に個別に断続させることにより、ス
イッチング素子の電流定格を下げてその動作速度を高め
てスイッチング損失を減少させるのがとくに有利であ
る。

【００１５】

【実施例】以下、図を参照しで本発明の実施例を説明す
る。図１は本発明のスイッチング電源装置の構成を主な
回路方式について示す構成回路図、図２はそのワンチッ
プ構造を例示する一部断面の斜視図、図３はその電圧変
換部の磁気誘導素子の薄膜積層構造を高周波用の変圧器
について例示する一部切り欠き上面図とその要部の断面
図、図４はスイッチング素子と電圧変換部の磁気誘導素
子とを複数個設ける実施例の回路図、図５は図４の実施
例に対応する磁気誘導素子等の配置例を示すチップの上
面図、図６はその各磁気誘導素子のコイル用の薄膜導体
の上下２層に分割したパターン例を示す平面図である。

【００１６】図１(a) にフライバック形，図１(b) にフ
ォワード形，図１(c) にチョッパ形のスイッチング電源
装置の回路が示されているので、よく知られていること
ではあるがまず回路構成を簡単に説明する。図１(a) の
回路では図の上側に示す電圧変換部30の磁気誘導素子が
フライバック形の変圧器31であって、本発明ではその鉄
心ないしは磁気回路32に磁性薄膜，その一次コイル34と
二次コイル35に導電体薄膜をそれぞれ用いる。図の例で
は入力端子Tiに交流電圧を受け、整流回路41でこれを整
流してキャパシタ42で平滑化した直流電圧を変圧器31の
一次コイル34に与え、通例のようにそれに流れる電流を
スイッチング素子43で断続制御しながら変圧器31の二次
コイル35が発生する交流電圧を整流ダイオード44で整流
し、かつキャパシタ46で平滑した上で出力端子Toから安
定化された直流電圧として負荷に出力するようになって
いる。

【００１７】本発明では、スイッチング素子43には図の
ような電界効果トランジスタや絶縁ゲートバイポーラト
ランジスタ等の絶縁ゲート制御形の半導体素子を用いる
のがよく、電圧制御部47によりそのゲートを制御してス
イッチング動作させる。電圧制御部47には通例のように
このスイッチング周波数を決める発振回路が含まれ、本
発明ではこの周波数を少なくとも１ＭHz以上, 望ましく
は10ＭHzないしはそれ以上に設定するのがよい。また、
この電圧制御部47は図の例では１対の抵抗からなる電圧
検出回路48で検出した出力電圧の実際値を入力し、通例
のようにこれを所望値に保つようにスイッチング素子45
を制御する役目を果たすもので、例えばＣＭＯＳ形の集
積回路とされる。

【００１８】図１(b) のフォワード形のスイッチング電
源回路では変圧器31に通常のものを用い、その二次の交
流電圧をダイオード44で整流した直流電圧をリアクトル
37とキャパシタ46で平滑化した上で出力端子Toから出力
する。この場合にはいわゆるフリーホイーリング用にダ
イオード45が接続される。図１(c) のチョッパ形電源回
路では電圧変換部30の磁気誘導素子としてリアクトル37
を用い、それに流れる直流電流をスイッチング素子43に
より断続してその内部電圧降下を制御しながらキャパシ
タ46により安定化された直流電圧を出力端子Toから出力
する。この場合にもダイオード45がフリーホイーリング
用に接続される。

【００１９】なお、以上の回路方式中では、図１(c) の
チョッパ形が回路構成が最も簡単でスイッチング電源装
置のワンチップ化には有利であるが、出力電圧を一定化
する性能面では若干劣り、図１(b) のフォワード形は逆
に性能面では最も優れるが、磁気誘導素子として変圧器
31のほかリアクトル37が必要なのでワンチップ化には若
干不利である。図１(a) のフライバック形は性能面でも
優れ、かつ変圧器31の二次コイル35がもつリアクタンス
を出力電圧の平滑化に利用してフォワード形のリアクト
ル37を省略できるので、電圧変換部30が簡単になってワ
ンチップ化にも有利である。この点から、本発明を実施
する上では図１(a) のフライバック形のスイッチング電
源装置が最も有利になる。

【００２０】本発明では、前述のいずれの回路方式のス
イッチング電源装置をワンチップ化するに際しても、ス
イッチング素子43と電圧制御部47を含むすべての能動素
子を図では便宜上一点鎖線で囲んで示した半導体チップ
10に集積化し、このチップの表面上に配設される図では
一点鎖線の大きな枠で示した配線層20内で能動素子を相
互に接続した上で、さらにその上に電圧変換部30の磁気
誘導素子を搭載する。なお、図中の整流回路41とキャパ
シタ42をスイッチング電源装置に組み込む必要はとくに
なく、そのかわりに直流の電圧を入力端子Tiに供給すれ
ばよく、場合によっては出力端子To側の安定化用のキャ
パシタ46も電源装置の負荷側に接続することもできる。
キャパシタ42や46を電源装置内に組み込む場合は、配線
層20内にそれに必要なアルミ膜や絶縁膜を利用して作り
込むのが有利である。

【００２１】図２に本発明によるスイッチング電源装置
のワンチップ化構造例を図１(a) に対応するフライバッ
ク形について示す。図のように集積回路の半導体チップ
10の上に配線層20と電圧変換部30を順次に積層した構造
である。図の実施例の半導体チップ10はそれに作り込ま
れる能動素子間の動作上の相互干渉を防止するために誘
電体分離されたいわゆる基板接合形ウエハを利用してい
る。よく知られているように、このウエハは上下１対の
半導体基板１と２を酸化シリコン膜３を挟んで相互に接
合し、半導体基板２の表面から溝を酸化シリコン膜３に
達するまで深く掘り込んでそれを複数の半導体領域に分
割した上で溝面を誘電体膜４で覆いかつ溝に多結晶シリ
コン５を充填してなり、基板２を誘電体分離した各半導
体領域の中に能動素子ないし能動素子群が作り込まれ
る。

【００２２】図２にはこの半導体チップ10に作り込まれ
る多数の能動素子中の代表例としてスイッチング素子43
と整流ダイオード44と電圧制御部47のｎおよびｐチャネ
ル形電界効果トランジスタ47ａおよび47ｂが示されてい
る。主回路用のスイッチング素子43は縦形の電界効果ト
ランジスタで、整流ダイオード44も縦形構造とされてい
る。このチップ10の表面には、多結晶シリコンのゲート
を上側から覆うように燐シリケートガラス等の層間絶縁
膜11が通例のように被着される。

【００２３】配線層20は多層配線構造とされるのが通例
であり、層間絶縁膜11に明けた窓の中で能動素子の半導
体層と導電接触して素子間を相互に接続するアルミ等の
金属からなる多層の配線膜21とそれらの層間に配設され
た酸化シリコン膜等からなる絶縁膜22との積層構造体で
ある。この実施例では配線層20の一部を図示のようにや
や上側に膨出させた部分に出力電圧の安定化用のキャパ
シタ46が作り込まれており、配線膜21と同じアルミ膜を
利用した複数層の電極膜23とそれらの相互間に挟まれた
酸化シリコン等からなる薄い誘電体膜24とからなり、配
線膜21を介して半導体チップ10内の整流ダイオード44等
に接続される。さらに、この配線層20の最上層は絶縁膜
25によって覆われる。

【００２４】電圧変換部30用の磁気誘導素子であるこの
例ではフライバック形の変圧器31は配線層20のこの絶縁
膜25の上側に作り込まれ、その具体構造例は図３を参照
して後述するが図２ではその外輪郭のみが簡略に示され
ている。配線層20とこの電圧変換部30の表面は最終的に
は窒化シリコン等からなる保護膜50によって覆われ、そ
の適宜な個所に明けた開口51内に配線膜21のアルミを露
出させて図１の入出力端子TiやTo用の接続パッドとす
る。

【００２５】変圧器31の構造例を示す図３では、同図
(a) にその上面図が, 同図(b) にそのＸ−Ｘ矢視断面図
がそれぞれ示されている。この実施例の変圧器31は図３
(b) に示すように、簡略に示された前述の配線層20の絶
縁膜25の上に順次に積層された下側の磁性薄膜32と, 絶
縁膜33と, 薄膜導体からなる一次および二次コイル34と
35と, 絶縁膜36と, 上側の磁性薄膜32からなり、上下の
磁性薄膜32によりコイル34と35を外側から囲む閉じた磁
気回路を形成するいわゆる外鉄形構造とされる。図３
(a) に示すようにこの実施例では一次コイル34と二次コ
イル35は渦巻き状に形成され、それらの両端の端子34a,
34b や35a,35b が図２のアルミの配線膜21を介してスイ
ッチング素子43やダイオード44と接続される。なお、図
の例では一次コイル34と二次コイル35の巻数はそれぞれ
６回と 2.5回，従って巻数比は 2.4であって、両者は巻
き方向が逆になるように接続される。

【００２６】これらのコイル34と35はアルミ, 銅, 銀等
の高導電性金属をスパッタ法ないし蒸着法によって数〜
数十μｍの膜厚に成膜した薄膜導体からなり、これに半
導体製造技術を利用したフォトエッチングを施して図３
(a) のような数十〜100 μｍ幅の渦巻き状パターンに形
成する。磁性薄膜32はこの渦巻き状のコイル34と35を前
述のように上下から囲むように配設されるが、図１(a)
では図示の都合上からその一部のみが示されている。こ
の磁性薄膜32は例えばパーマロイ系等の軟磁性をもつ強
磁性体金属をスパッタ法等によって望ましくはアモルフ
ァス状態で成膜した10〜数十μｍの膜厚の薄膜であり、
その高周波損を極力減少させるため図のようにスリット
32ａがコイル34と35の各ターンと直交する方向に切られ
る。このスリット32ａの間隔は10〜数十μｍとされる。

【００２７】このように、本発明では磁気誘導素子を磁
性薄膜と導電体薄膜の積層構造体で構成するので内部の
高周波損が少なくなり、スイッチング周波数が１ＭHz以
上の高周波領域内の周波数特性を従来より向上して10Ｍ
Hzの周波数でも数μＨ程度の高インダクタンス値をもた
せることができる。従って、本発明ではスイッチング周
波数を従来より高めて磁気誘導素子のサイズを数〜20mm
角の半導体チップ10に容易に搭載できる程度にまで縮小
でき、積層構造体の全体厚みも薄膜構造なので100μｍ
以下に納めることができる。

【００２８】かかる薄膜構造の変圧器31からなる電圧変
換部30はもちろん半導体チップ10がまだウエハの状態の
内に図２に示すように配線層20上に搭載ないし組み込ま
れ、ウエハを保護膜50で覆った後に各チップに分離され
る。このように本発明では、ワンチップ形スイッチング
電源装置をすべて半導体プロセス技術を利用して製造す
ることができる。本発明のスイッチング電源装置はごく
小形のワンチップ形であり、しかも電圧変換部30がすで
に組み込まれているので従来のようにプリント配線基板
を介する接続は全く不要であり、例えばチップ実装の形
でそのまま電子装置や電子回路内に組み込んで前述の接
続パッドを介してそれと接続するだけで直ちに使用に供
することができる。

【００２９】図４にスイッチング素子43中の損失を減少
させる上で有利な本発明の実施例を図１(a) に対応する
フライバック形のスイッチング電源装置の回路により示
す。本発明のこの態様では電圧変換部30の入力側だけで
も複数個に分割して、各分割入力部に流れる入力側電流
をスイッチング素子43により個別に断続させる。このた
めには電圧変換部30を複数個の入力コイルを備える単一
の変圧器で構成してもよいが、この図４の実施例では電
圧変換部30用の磁気誘導素子として変圧器31を複数個，
例えば10個程度設け、図のようにそれらの一次コイル34
に流れる電流をそれぞれに専用のスイッチング素子43に
より個別に断続させる。

【００３０】また、これら複数個の一次コイル34には図
１(a) の場合と同様に入力端子Tiに受ける交流電圧を整
流回路41で整流しかつキャパシタ42で平滑化した直流電
圧を与え、それらに流れる電流を電圧制御部47から複数
のスイッチング素子43に対しスイッチング指令SSを共通
に与えて一斉に断続させ、変圧器31の二次コイル35はす
べて直列に接続する。この二次側の交流電圧を整流ダイ
オード44により整流しかつキャパシタ46により安定化さ
せた上で直流の出力電圧として出力端子Toから取り出す
のは前の図１(a) の場合と同じである。

【００３１】この図４の実施例ではスイッチング素子43
が断続すべき電流が約１桁減少するので、各スイッチン
グ素子43の損失が単にこの電流値に比例して減少するだ
けでなく、電流値に応じて素子43のサイズを縮小できる
のでその動作速度を高めて、このオンオフ動作に伴う損
失，とくに半導体領域内の空乏層が広がる体積にほぼ比
例して発生するいわゆるターンオフ損失を電流値に比例
する以上に減少させることができる。この損失減少効果
は素子43のスイッチング周波数が１ＭHz以上の周波数領
域で有利に発揮され、とくに素子43用の小形トランジス
タが動作可能な限界周波数に近づいて来る10ＭHzないし
はそれ以上の高周波領域で顕著になる。これからわかる
ように、図４の実施例はスイッチング電源を容易にワン
チップ化できる程度にまで小形にするためにそのスイッ
チング周波数を１ＭHzないしそれ以上に高める上で有利
である。

【００３２】なお、スイッチング周波数を高めて行くと
電圧制御部47内の出力段のスイッチング素子43に対する
駆動回路の損失も増加して来る傾向があり、１ＭHzでは
この駆動回路の損失はスイッチング電源内の全損失の15
％程度であるが、それ以上の高周波ではこの比率が増加
して来る。これは、駆動回路にはふつうＣＭＯＳインバ
ータ回路を用い１対のトランジスタを交互にオンオフさ
せるが、この動作中に両トランジスタがともにオン状態
となって短絡電流が流れる時間があり、高周波ではトラ
ンジスタの速応性が不充分になるため短絡時間が増えて
短絡損失が増大するからである。従って、数ＭHz以上の
周波数ではこの図４の実施例の変形態様として、駆動回
路をスイッチング素子43ごとあるいは２〜３個ごとに付
属させ、そのインバータ用のトランジスタのサイズを小
形化して動作速度を高めることにより駆動回路内の短絡
損失を減少させるのが有利である。

【００３３】図５に図４の回路に対応するチップ10上へ
の電圧変換部30等の配置例を示す。図の例では電圧変換
部30は９個の各２〜４mm角のサイズの変圧器31を正方形
状に配列してなり、その側方に入力側のキャパシタ42と
出力側のキャパシタ46が搭載され、さらにチップ10の右
側周縁部に入力端子Tiや出力端子To用の端子領域60が設
定される。これからわかるように電圧変換部30を図４の
ように複数の変圧器31から構成する場合はそれぞれをか
なり小形化する必要があり、このために有利な態様を図
６にそのコイルの薄膜導体のパターン例で示す。

【００３４】この図６の例では変圧器31の一次コイル34
と二次コイル35を前の図３と同様に渦巻き状に形成する
が、面積を縮小するためそれらの薄膜導体を上下２層に
分割して両層を重ね合わせて積層した上で両層間を相互
に接続する。図６(a) はその下層側の, 図６(b) は上層
側の薄膜導体のパターンをそれぞれ示し、図３に対応す
る部分には同じ符号が付されている。図４からわかるよ
うに各変圧器31の一次コイル34と二次コイル35の巻き数
をかなり異ならせる必要があるから、図６の例では二次
コイル35用の薄膜導体を一次コイル34用の薄膜導体の内
径側のターンと外径側のターンの間に配設して両コイル
間の磁気結合を強める。

【００３５】図のように一次コイル34はその図６(a) の
下層側の薄膜導体の上に図６(b) の上層側の薄膜導体が
重なるよう形成され、これら上下層間にはもちろん絶縁
膜が配設される。この一次コイル34は図６(a) の下層側
の一方の端子34ａから始まり連絡端子34ｃを介して図６
(b) の上層側に移って他方の端子34ｂで終わり、その巻
き数は図の例では 9.5回である。二次コイル35もその下
層側の薄膜導体の上に上層側の薄膜導体が重なり、上層
側の一方の端子35ａから始まり連絡端子35ｃを介して下
層側に移って他方の端子35ｂで終わり、その巻き数は図
の例では 1.5回である。従って、両コイル34と35の巻き
数比はこの例では 6.3になるが、図４の変圧器31がフラ
イバック形なのでその二次コイル35は巻き方向が一次コ
イル34と逆になるように接続される。

【００３６】以上のように形成された両コイル34と35は
前の図３の場合と同様に図６(a) に細線で一部がごく簡
略に示された磁性薄膜32により両側から挟み込まれる。
この磁気回路の高周波損失を減少させるには、図３の場
合と同様に磁性薄膜32に狭いスリット32ａを両コイル34
と35の薄膜導体と直交する方向に切るのがよい。この図
６のように両コイル34と35の薄膜導体を２層に配設する
ことにより変圧器31の面積を縮小でき、かつそれらの下
層側と上層側の薄膜導体を重ね合わせることにより薄膜
導体間の交差部をなくすことができる。また、巻き数が
少ない方の二次コイル35の薄膜導体を一次コイル34の薄
膜導体の内径側と外径側の間に配設することにより、前
述のように両コイル34と35の間の磁気結合を強めて変圧
器31から取り出し得る出力を高めることができる。

【００３７】以上説明した本発明によるスイッチング電
源装置は量産される１〜10Ｗ程度の比較的小容量の安定
化電源装置にとくに適し、本発明の実施によりスイッチ
ング周波数が１〜10ＭHz，チップサイズが数〜20mm角，
厚みが１mm以下，変換効率が70〜80％の種々の電子回路
に組み込みが容易な極小形のワンチップスイッチング電
源装置を安価に提供できる。今後の一層の改良によって
スイッチング周波数をさらに高めて一層の小形化が可能
になるものと期待される。

【００３８】

【発明の効果】以上説明したように本発明では、電圧変
換部の磁気誘導素子を薄膜構造とし、その入力側電流を
断続するスイッチング素子と出力側電圧を一定に制御す
るようスイッチング素子を断続制御する電圧制御部とを
含むすべての能動素子を単一の半導体チップに組み込
み、そのチップ上に能動素子を相互接続する配線層と電
圧変換部を順次に積層してワンチップ形スイッチング電
源装置とすることにより、次の効果を得ることができ
る。

【００３９】(a) スイッチング電源装置にとって不可欠
な電圧変換部の磁気誘導素子を薄膜構造にして高周波損
失を減少させることにより、そのインダクタンス値の周
波数特性を向上してサイズを半導体チップに搭載可能な
程度に縮小できるので、ワンチップ化によりスイッチン
グ電源装置を従来より格段に小形化できる。 (b) 能動素子を集積化した半導体チップに電圧変換部を
配線層を介してそれと接続した状態で搭載するので、従
来のプリント配線基板に基づく性能のばらつきや外来ノ
イズによる誤動作等の問題がすべて解消され、性能がよ
く揃い信頼性の高いスイッチング電源装置を提供でき
る。

【００４０】(c) 装置の組立や部品の実装の必要なくす
べて半導体プロセス技術を利用してスイッチング電源装
置を製造できるので、その量産が容易になりかつ製造工
程の合理化によって製造コストを大幅に低減できる。 (d) 磁気誘導素子の薄膜化によりスイッチング周波数を
従来の限界より高めることができるので、キャパシタを
スイッチング電源装置に組み込む場合にもその静電容量
値を減少させてごく小形のもので済ませることができ
る。

【００４１】(e) 電圧変換部の入力側を分割しないしは
磁気誘導素子を複数個設けて入力側電流を個別にスイッ
チング素子により断続する態様では、各スイッチング素
子に流れる電流を減少させて動作速度を高め、オンオフ
動作に伴う損失を減少させて変換効率を向上させること
ができ、かつスイッチング周波数を高めることによりス
イッチング電源装置の一層の小形化を進めることができ
る。

【図面の簡単な説明】

【図１】本発明のワンチップ形スイッチング電源装置の
回路構成例を若干の回路方式について示し、同図(a) は
フライバック形、同図(b) はフォワード形、同図(c) は
チョッパ形のスイッチング電源装置の構成回路図であ
る。

【図２】本発明のスイッチング電源装置のワンチップ構
造例をフライバック形について示すその一部断面斜視図
である。

【図３】電圧変換部の磁気誘導素子の薄膜積層構造例を
フライバック形変圧器について示し、同図(a) はその一
部切り欠き上面図、同図(b) はその要部断面図であり、
同図(b) は同図(a) のＸ−Ｘ矢視断面に相当する。

【図４】スイッチング素子と電圧変換部の磁気誘導素子
を複数個設ける本発明の異なる実施例の回路図である。

【図５】図４の実施例に対応する複数個の磁気誘導素子
とその関連部分の配置例を示すチップの上面図である。

【図６】図４の実施例の磁気誘導素子のコイルを上下２
層に分割する場合の薄膜導体のパターン例を示し、同図
(a) はその下層側、同図(d) はその上層側の薄膜導体の
上面図である。

【符号の説明】

10 半導体チップ 20 配線層 30 電圧変換部 31 磁気誘導素子としての変圧器 32 磁性薄膜 32ａ 磁性薄膜のスリット 34 一次コイルないしはそれ用の薄膜導体 35 二次コイルないしはそれ用の薄膜導体 43 スイッチング素子 46 出力電圧の安定化用キャパシタ 47 電圧制御部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−364365（ＪＰ，Ａ) 特開 平３−135373（ＪＰ，Ａ) 実開 平３−97386（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/28 H01L 27/00 301

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】薄膜構造の磁気誘導素子からなる電圧変換
   部と、電圧変換部の入力側電流を断続するスイッチング
   素子と、電圧変換部の出力側電圧を所望値に一定に制御
   するようにスイッチング素子の断続を制御する電圧制御
   部とを含み、スイッチング素子と電圧制御部の回路要素
   を含む能動素子を単一の半導体チップに組み込み、この
   半導体チップの上に能動素子を相互接続する配線層およ
   びそれと接続された電圧変換部を絶縁膜を介して順次に
   積層してなることを特徴とするワンチップ形スイッチン
   グ電源装置。
2. 【請求項２】請求項１に記載の装置において、スイッチ
   ング素子により電圧変換部の入力側電流を断続させるス
   イッチング周波数を１ＭHz以上としたことを特徴とする
   ワンチップ形スイッチング電源装置。
3. 【請求項３】請求項１に記載の装置において、電圧変換
   部の磁気誘導素子としてフライバック形変圧器を用いる
   ことを特徴とするワンチップ形スイッチング電源装置。
4. 【請求項４】請求項１に記載の装置において、電圧変換
   部の少なくとも入力側を複数個に分割し、各分割入力部
   に流れる入力側電流を電圧制御部により制御されるスイ
   ッチング素子によって個別に断続させるようにしたこと
   を特徴とするワンチップ形スイッチング電源装置。
5. 【請求項５】請求項４に記載の装置において、電圧変換
   部の磁気誘導素子を複数個設け、それらの入力側電流を
   スイッチング素子によって個別に断続させ、かつ出力側
   を直列に接続して出力側電圧を取り出すようにしたこと
   を特徴とするワンチップ形スイッチング電源装置。