JP4694043B2 - スイッチング電源用集積回路 - Google Patents
スイッチング電源用集積回路 Download PDFInfo
- Publication number
- JP4694043B2 JP4694043B2 JP2001173539A JP2001173539A JP4694043B2 JP 4694043 B2 JP4694043 B2 JP 4694043B2 JP 2001173539 A JP2001173539 A JP 2001173539A JP 2001173539 A JP2001173539 A JP 2001173539A JP 4694043 B2 JP4694043 B2 JP 4694043B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- power
- integrated circuit
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機あるいは音響機器等の電源に用いられるスイッチング電源用集積回路に関する。
【０００２】
【従来の技術】
テレビジョン受像機あるいは音響機器等の電源に用いられるスイッチング電源回路として、一般的にチョツパー方式と呼ばれるオンラインスイッチング電源回路とオフラインスイッチング電源回路とがある。前記オフラインスイッチング電源回路にはフライバック方式スイッチング電源回路とフォワード方式スイッチング電源回路がある。
【０００３】
前記フライバック方式スイッチング電源回路は一次側のパワートランジスタがオンした後オフしたときに、二次側に電流（電力）を供給する方式で、自励方式と他励方式及び擬似共振方式がある。前記自励方式は発振器を半導体回路自体では持たず、コイル又はコンデンサにて発振動作をするもので、代表例としてリンギング・チョーク・コンバータ（ＲＣＣ）方式スイチング電源回路がある。
【０００４】
図４は前記ＲＣＣ方式スイッチング電源回路の基本的回路図で、希望する入力電圧範囲に対して、必要なＤＣ電圧及びＤＣ電流を出力できる。整流回路１は商業電源からのＡＣ電圧を整流し、前記整流された直流電圧を平滑コンデンサ２で平滑する。電源トランス３は一次側巻線４と二次側巻線５及び補助側巻線６を有する。前記一次側巻線４の一端にはパワーＭＯＳトランジスタ７のドレインが接続され、検出抵抗８を介しアースされ、又一次側巻線４間にスナバー回路９が接続されている。
【０００５】
前記二次側巻線５には出力電圧が高くなった時に動作する誤差増幅器１２が接続されている。前記誤差増幅器１２はトランジスタ１３、該トランジスタ１３に接続されたホトカプラ１４を構成する発光ダイオード１５、抵抗１６、１７、１８等よりなる。
【０００６】
また補助側巻線６には抵抗２１とコンデンサ２２とを直列接続したオンラインドライブ回路２０、オフ制御器２４及び前記ホトカプラ１４を構成するホトトランジスタ２５が接続されている。
【０００７】
前記商業電源からのＡＣ電圧を整流回路１で整流し、前記整流された直流電圧は平滑コンデンサ２で平滑される。平滑された直流電圧は起動抵抗１０を介してパワーＭＯＳトランジスタ７加わり、該パワーＭＯＳトランジスタ７をオンさせ起動動作を開始する。前記パワーＭＯＳトランジスタ７がオンさると、電源トランス３の一次側巻線４に矢印方向に電流が流れる。
【０００８】
前記一次巻線３に流れる電流により補助側巻線６に矢印方向の電流が流れる。前記補助側巻線６から生じる電圧は、パワーＭＯＳトランジスタ７がオンしている時に発生するように巻線が巻かれているため、一次巻線４の巻数ＮＰ１に比例した電圧が発生する。電源トランス３を理想的パルストランスと想定すると、補助側巻線６に発生する電圧ＮＤは
ＮＤ＝Ｖｉｎ×ＮＤ１/ＮＰ１
となる。尚、Ｖｉｎは入力電圧、ＮＤ１は補助側巻線６の巻数である。このようにしてパワーＭＯＳトランジスタ７がオンした時に生じる巻線電圧を利用して、正帰還により十分なゲート電圧が供給される。
【０００９】
前記パワーＭＯＳトランジスタ７がオンすることにより検出抵抗８にて検出される電圧とホトカプラ１４のホトトランジスタ２５との合計電圧が所定電圧以上となるとオフ制御器２４がオンされる。前記オフ制御器２４がオンされると、パワーＭＯＳトランジスタ７のゲート電圧が減少し、前記パワーＭＯＳトランジスタ７はオフされる。
【００１０】
前記パワーＭＯＳトランジスタ７がオフすることにより電源トランス３の二次側巻線５には矢印と逆方向の電流が流れ、ダイオード２６を介して負荷が接続される出力ピン端子２７、２７に負荷電圧を供給する。このとき補助側巻線６にも反矢印方向の電流が流れ、前記二次側巻線５への電流が流し終わったときに、補助側巻線６にリンギング電圧が生じ、このリンギング電圧によりパワーＭＯＳトランジスタ７を再びオンする。斯かる動作を繰り返し、整流回路１から得られた直流電圧を適当な電圧にコンバートして出力ピン端子２７、２７に負荷電圧を供給する。
【００１１】
前記出力ピン端子２７、２７の出力電圧が高くなると、誤差増幅器１２のトランジスタ１３がオンし発光ダイオード１５を発光させる。発光ダイオード１５が発光されると、発光された光を受けホトトランジスタ２５の抵抗値が低下しオフ制御器２４をオンさせ、パワートランジスタ７のゲートへの電圧を減少し、前記パワーＭＯＳトランジスタ７を制御し、負荷回路に過電圧が加わるのを防止する。
【００１２】
又前述のＲＣＣ方式スイッチング電源回路では、パワーＭＯＳトランジスタ７に流れる電流を検出し、前記パワーＭＯＳトランジスタ７に過電流が流れるのを防止することも行われる。
【００１３】
図５は従来のＲＣＣ方式スイッチング電源回路の回路図で、前記パワーＭＯＳトランジスタ７の制御と共に過電流の防止を行う制御部３０を有する。前記制御部３０はワンチップで形成されて、さらに前記パワーＭＯＳトランジスタ７を同一基板に取付け複合素子２９としている。前記制御部３０は制御トランジスタ３１、３２とエナーダイオード３３、３４、３５、３６及び遅延回路を構成するトランジスタ３７及びダイオード３８等よりなる。
【００１４】
前述したように、商業電源からのＡＣ電圧を整流回路１で整流し、前記整流された直流電圧は平滑コンデンサ２で平滑される。平滑された直流電圧は起動抵抗１０を介してＤｅｌａｙ端子より制御部３０に加わる。前記制御部３０に加えられた直流電圧は最初コンデンサ３９を介して遅延回路のダイオード３８を逆方向にバイアスする。従って前記ダイオード３８は暫時オフするためパワーＭＯＳトランジスタ７のゲート電極に加わることはない。
【００１５】
しかしトランジスタ３７のオンにより前記ダイオード３８はオンする。又この時制御トランジスタ３１、３２がオフされているため、前記制御部３０に加えられた直流電圧はパワーＭＯＳトランジスタ７のゲートに加わり、前記パワーＭＯＳトランジスタ７をオンさせ起動動作を開始する。前記パワーＭＯＳトランジスタ７がオンさると、電源トランス３の一次側巻線４はＤｒａｉｎ端子を経てパワートランジスタ７のソース・ドレイン電極そしてＳｏｕｒｃｅ端子を介して閉回路が形成され、前記一次側巻線４に矢印方向に電流が流れる。
【００１６】
前記一次巻線４に流れる電流により補助側巻線６に矢印方向の電流が流れる。前記補助側巻線６から生じる電圧は、パワーＭＯＳトランジスタ７がオンしている時に発生するように巻線が巻かれているため、一次巻線４の巻数ＮＰ１に比例した電圧が発生する。前記補助側巻線６に発生された電圧はＶｉｎ端子よりダイオード３８を介して正帰還し、パワーＭＯＳトランジスタ７のゲート電極に十分なゲート電圧を供給する。
【００１７】
前記パワーＭＯＳトランジスタ７がオンすることにより検出抵抗８にて検出される電圧が所定電圧以上となると、ＯＣＰ端子より加わる電圧にて制御トランジスタがオンされる。前記制御トランジスタ３２がオンされると制御トランジスタ３１もオンし、パワーＭＯＳトランジスタ７のゲート電圧を減少させ、前記パワーＭＯＳトランジスタ７をオフさせる。
【００１８】
前記パワーＭＯＳトランジスタ７がオフすることにより電源トランス３の二次側巻線に電流が流れ、前記二次側巻線５への電流が流し終わったときに、補助側巻線６にリンギング電圧が生じ、このリンギング電圧によりパワーＭＯＳトランジスタ７を再びオンする。斯かる動作を繰り返し、整流回路１から得られた直流電圧を適当な電圧にコンバートして出力ピン端子２７、２７に負荷電圧を供給する。
【００１９】
更にパワーＭＯＳトランジスタ７に流れる電流が過大になりゲートに加わる電圧が大きくなると、ツエナーダイオード３３、３４、３５、３６がオンしゲート電圧を減少し、パワーＭＯＳトランジスタ７に過電流が流れるのを防止する。
【００２０】
【発明が解決しようとする課題】
前述したように、ＲＣＣ方式電源回路の制御部はディスクリートＢｉｐ・Ｔｒ（バイポーラトランジスタ）又はＢｉｐ・Ｔｒ−ＩＣで構成するのが一般的である。前記制御部をディスクリートＢｉｐ・Ｔｒで構成した場合は部品点数が多くなる。
【００２１】
一方制御部をＢｉｐ・Ｔｒ−ＩＣで構成した場合はチップサイズが１ｍｍ×２ｍｍ程度と大きくなる。またパワーＭＯＳトランジスタ７と制御部を複合素子とし１パッケージに収納したとき、Ｖｉｎピン端子、ＦＢピン端子、ＧＮＤピン端子、ＯＣＰピン端子及びＤｌａｙピン端子、Ｄｒａｉｎピン端子、Ｓｏｕｒｃｅピン端子と多くのピン端子が必要となる。
【００２２】
【課題を解決するための手段】
本発明は一次側巻線，二次側巻線および補助側巻線を有する電源トランスと、検出抵抗および制御トランジスタよりなるオフドライバー制御集積回路と、パワーＭＯＳトランジスタと、センサーＭＯＳトランジスタとを具備し、
パワーＭＯＳトランジスタのドレイン電極とソース電極を電源トランスの一次側巻線とアース間に接続し、且つパワーＭＯＳトランジスタの電極ゲート電極を前記補助側巻線および遅延端子に接続し、前記ゲート電極に前記補助側巻線又は遅延端子よりの電流を加え、
センサーＭＯＳトランジスタのドレイン電極とゲート電極を夫々パワーＭＯＳトランジスタのドレイン電極とゲート電極に接続すると共に前記ドレイン電極を電源トランスの補助側巻線に接続し、
オフドライバー制御集積回路の検出抵抗をセンサーＭＯＳトランジスタのソース電極とアース間に接続し且つ前記検出抵抗の一端を前記制御トランジスタのゲート電極に接続し、前記検出抵抗で前記センサーＭＯＳトランジスタに流れる電流および補助側巻線からの帰還電流に基づく電圧を検出するスイッチング電源用集積回路を提供する。
【００２３】
又本発明は前記制御回路をワンチップ集積回路で構成したスイッチング電源用集積回路を提供する。
【００２４】
更に前記パワーＭＯＳトランジスタとセンサーＭＯＳトランジスタ及びオフドライバー制御集積回路を複合素子とし一つのパッケージに収納スイッチング電源用集積回路を提供する。
【００２５】
本発明は前記パッケージにオフドライバー制御集積回路の検出抵抗が接続されたＦＢピン端子と、遅延回路を介してＶｉｎ端子に接続されたＤｅｌａｙピン端子と、前記パワーＭＯＳトランジスタ及びセンサーＭＯＳトランジスタのドレイン電極に接続されるＤｒａｉｎピン端子と、前記パワーＭＯＳトランジスタおよびセンサーＭＯＳトランジスタのゲート電極に接続されるＶｉｎピン端子と、パワーＭＯＳトランジスタのソース電極に接続されるＳｏｕｒｃｅピン端子とを有するスイッチング電源用集積回路を提供する。
【００２６】
【発明の実施の形態】
本発明のスイッチング電源用集積回路を図１から図３に従って説明する。
【００２７】
図１は本発明のスイッチング電源用集積回路における主要部の回路図である。パワーＭＯＳトランジスタ４１と、該パワーＭＯＳトランジスタ４１のドレイン電極とゲート電極が夫々接続されたセンサーＭＯＳトランジスタ４２と、前記パワーＭＯＳトランジスタ４１を制御する過電流保護とＦＢ兼用のオフドライバー制御集積回路４０及び後述する電源トランスの補助側巻線６に接続されたＯＣＰレベル補正用の抵抗４３並びにドライブ回路４４を構成する抵抗４５とコンデンサ４６と有する。
【００２８】
前記オフドライバー制御回路４０は前記センサーＭＯＳトランジスタ４１に流れる電流と補助側巻線６からＯＣＰレベル補正用の抵抗４３を介して加わる電流とにより生じる検出電圧を検出する検出抵抗４７と、該検出抵抗４７に生じる電圧で制御され前記パワーＭＯＳトランジスタ４１を制御する制御ＭＯＳトランジスタ４８及び該制御ＭＯＳトランジスタ４８のゲート電極アース間に抵抗５０を介して接続されたツエナーダイオード４９よりなる。前記オフドライバー制御回路４０は遅延回路５２等と共にワンチップ集積回路にて形成されている。
【００２９】
図２に示すように前記ワンチップに形成されたオフドライバー制御集積回路４０と過電圧入力電圧制限回路５１及び遅延回路５２とパワーＭＯＳトランジスタ４１及びセンサーＭＯＳトランジスタ４２は１つのパッケージ５５に収納された複合素子をなす。
【００３０】
前記パッケージ５５はオフドライバー制御集積回路４０が接続されたＦＢピン端子▲１▼、遅延回路５２に接続されるＤｅｌａｙピン端子▲２▼、前記パワーＭＯＳトランジスタ４１及びセンサーＭＯＳトランジスタ４２のドレイン電極に接続されるＤｒａｉｎピン端子▲３▼、前記パワートランジスタ４１のゲート電極に接続されるＶｉｎピン端子▲４▼及びパワーＭＯＳトランジスタ４１のソース電極に接続されるＳｏｕｒｃｅピン端子▲５▼を有する。
【００３１】
図３は前記パッケージ５５を実際に用いたスイッチング電源回路のブロック図である。尚、前述した従来例と同一構成部分は同一番号を付す。
【００３２】
整流回路１は商業電源からのＡＣ電圧を整流し、平滑コンデンサ２で前記整流された直流電圧を平滑する。電源トランス３は一次側巻線４と二次側巻線５及び補助側巻線６を有する。前記Ｄｒａｉｎピン端子▲３▼は電源トランス３の一次側巻線４の一端に接続され、又一次側巻線４間にはスナバー回路９が接続されている。
【００３３】
前記電源トランス３の二次側巻線５には出力電圧が高くなった時に動作する誤差増幅器１２が接続されている。前記誤差増幅器１２はトランジスタ１３、該トランジスタ１３に接続されたホトカプラ１４を構成する発光ダイオード１５、抵抗１６、１７、１８等よりなる。
【００３４】
またＶｉｎピン端子▲４▼は電源トランス３の補助側巻線６に抵抗４５とコンデンサ４６とよりなるドライブ回路４４を介しに接続される。前記Ｓｏｕｒｃｅピン端子▲５▼は整流回路１のアースに接続され、Ｄｅｌａｙピン端子▲２▼は遅延時間設定用のコンデンサ５６と起動抵抗１０を介して前記整流回路１に接続されている。さらにＤｅｌａｙピン端子▲２▼には抵抗５７を介してホトカプラ１４のホトトランジスタ２５の一が接続されている。さらに前記Ｄｒａｉｎピン端子▲３▼とＳｏｕｒｃｅピン端子▲５▼間に電圧共振コンデンサ５９が接続されている。
【００３５】
前記ホトトランジスタ２５の他端は入力電圧調整用の抵抗５８を介して補助側巻線６の一端に結合されると共にＦＢピン端子▲１▼に接続されている。尚、ＦＢピン端子▲１▼はＯＣＰ・ＦＢ調整用の抵抗４３も接続されている。
【００３６】
前記商業電源からのＡＣ電圧を整流回路１で整流し、前記整流された直流電圧は平滑コンデンサ２で平滑される。平滑された直流電圧は起動抵抗１０を介してＤｅｌａｙピン端子▲２▼に加わり遅延回路５２で遅延される。前記遅延された電圧はパワートランジスタ４１及びセンサーＭＯＳトランジスタ４２のゲート電極に加わり、前記パワーＭＯＳトランジスタ４１及びセンサーＭＯＳトランジスタ４２をオンさせ起動動作を開始する。前記パワーＭＯＳトランジスタ７がオンさると、電源トランス３の一次側巻線４に矢印方向に電流が流れる。
【００３７】
前記一次巻線３に流れる電流により補助側巻線６に矢印方向の電流が流れる。前記補助側巻線６から生じる電圧は、パワーＭＯＳトランジスタ４１がオンしている時に発生するように巻線が巻かれているため、一次巻線４の巻数ＮＰ１に比例した電圧が発生する。電源トランス３を理想的パルストランスと想定すると、補助側巻線６に発生する巻線電圧ＮＤは
ＮＤ＝Ｖｉｎ×ＮＤ１/ＮＰ１
となる。尚、Ｖｉｎは入力電圧、ＮＤ１は補助側巻線６の巻数である。前記巻線電圧ＮＤはドライバー回路４４の抵抗４５とコンデンサ４６を通ってＶｉｎピン端子に加わり、このときは遅延回路５２で遅延されることなくパワーＭＯＳトランジスタ４１のゲート電極に加わる。従ってパワーＭＯＳトランジスタ４１は十分なゲート電圧が加わりオンし続ける。このようにしてパワーＭＯＳトランジスタ４１がオンした時に生じる巻線電圧ＶＤを利用して、正帰還によりパワーＭＯＳトランジスタ４１のゲート電極に十分なゲート電圧が供給される。
【００３８】
前記センサーＭＯＳトランジスタ４２を通って流れる電流により検出抵抗４７にて検出される電圧と抵抗４３を介して流れる電流により検出抵抗４７にて検出される電圧の合計検出電圧が所定電圧以上となると制御ＭＯＳトランジスタ４８がオンされる。前記制御ＭＯＳトランジスタ４８がオンされると、パワーＭＯＳトランジスタ４１のゲート電圧が減少し、前記パワーＭＯＳトランジスタ４１はオフされる。
【００３９】
前記パワーＭＯＳトランジスタ４１がオフすることにより電源トランス３の二次側巻線５には矢印と逆方向の電流が流れ、ダイオード２６を介して負荷が接続される出力ピン端子２７、２７に負荷電圧を供給する。このとき補助側巻線６にも反矢印方向の電流が流れ、前記二次側巻線５への電流が流し終わったときに、補助側巻線６にリンギング電圧が生じ、このリンギング電圧によりパワーＭＯＳトランジスタ４１を再びオンする。斯かる動作を繰り返し、整流回路１から得られた直流電圧を適当な電圧にコンバートして出力ピン端子２７、２７に負荷電圧を供給する。
【００４０】
前記出力ピン端子２７、２７の出力電圧が高くなると、誤差増幅器１２のトランジスタ１３がオンし発光ダイオード１５を発光させる。発光ダイオード１４が発光されると、その発光された光を受光しホトトランジスタ２５の抵抗値が低下され、抵抗５７及び抵抗５８をパワートランジスタ４１がオン時に補助側巻線６に発生するが検出抵抗４７で検出され、パワートランジスタ４１のゲートへの電圧を減少し、前記パワーＭＯＳトランジスタ４１を制御し、負荷回路に過電圧が加わるのを防止する。
【００４１】
又前記パワーＭＯＳトランジスタ４１に過電流が流れると、パワーＭＯＳトランジスタ４１のドレイン電極にドレイン電極が接続されているセンサーＭＯＳトランジスタ４２にも過電流が流れ、検出抵抗４７に検出される検出電圧が大きくなり、制御ＭＯＳトランジスタ４８を直ぐにオンさせるため、前述と同様にパワーＭＯＳトランジスタ４１をオフし、過電流が流れるのを防止する。
【００４２】
前記過電流保護についてさらに詳述する。過電流保護動作はセンサーＭＯＳトランジスタ４２からの電流ＩｓｅｎｓｅとＯＣＰ補正用の抵抗４３からの電流Ｉｒｏｃｐを検出抵抗４７で検出し、その検出電圧により前述のように制御ＭＯＳトランジスタ４８を制御して行う。尚、ここでは簡単のためホトトランジスタ１４からの電流は前記電流Ｉｒｏｃｐに含めて計算する。
【００４３】
パワーＭＯＳトランジスタ４１に流れる電流をＩＤ、オン抵抗値をＲｏｎとすると、ドレインピン端子電圧ＶＤＳｏｎは
ＶＤＳｏｎ＝ＩＤ×Ｒｏｎ・・・・・（１）
また、パワーＭＯＳトランジスタ４１とセンサーＭＯＳトランジスタ４２のドレイン電極は共通であることから、電圧ＶＤＳｏｎを電流ＩｓｅｎｓｅとＩｒｏｃｐで表すと
ＶＤＳｏｎ＝Ｉｓｅｎｓｅ×（Ｒｓｅｎｓｅ+Ｒ４７）+Ｉｒｏｃｐ×Ｒ４７・・・・（２）
となる。ここで、ＲｓｅｎｓｅはセンサーＭＯＳトランジスタ４２のオン抵抗値、Ｒ４７は検出抵抗４７の抵抗値である。さらに抵抗４３の補助側巻線６からの入力電圧をＶｉｎとすると、
Ｖｉｎ＝Ｉｓｅｎｓｅ×Ｒ４７+Ｉｒｏｃｐ×（Ｒｏｃｐ+Ｒ４７）・・・（３）
となる。ここで、Ｒｏｃｐは抵抗４３の抵抗値、Ｒ４７は抵抗４７の抵抗値である。制御ＭＯＳトランジスタ４８のゲート・ソース間電圧ＶＧＳは検出抵抗４７の両端の電圧であることから、
ＶＧＳ＝（Ｉｓｅｎｓｅ+Ｉｒｏｃｐ）×Ｒ４７・・・・（４）
となる。（１）〜（４）式より電流ＩＤを前記ＶＧＳ、Ｒｏｎ、Ｒｓｅｎｓｅ、Ｒｏｃｐ、Ｒ４７、Ｖｉｎで表すと、
ＩＤ＝Ａ・ＶＧＳ-Ｂ/Ｒｏｎ・Ｒｏｃｐ・Ｒ４７・・・・・・・・・（５）
となる。ここで、
Ａ＝（Ｒｏｃｐ+Ｒ４７）・（Ｒｓｅｎｓｅ+Ｒ４７）-Ｒ４７2、
Ｂ＝Ｒｓｅｎｓｅ・Ｒ４７・ＶＧＳ
である。同様に電流Ｉｓｅｎｓｅと電流Ｉｒｏｃｐを求めると、
Ｉｓｅｎｓｅ＝Ｃ/Ｒｏｃｐ・Ｒ４７・Ａ・・・・（６）
となる。ここで
Ｃ＝（Ｒｏｃｐ+Ｒ４７）・（Ａ・ＶＧＳ-Ｒｓｅｎｓｅ・Ｒ４７・Ｖｉｎ）-Ｒｓｅｎｓｅ・Ｒ４７2・Ｖｉｎである。又Ｉｒｏｃｐは
Ｉｒｏｃｐ＝Ｄ/Ｒｏｃｐ・Ａ・・・・・・・・・・・（７）
となる。ここで
Ｄ＝Ｒｏｃｐ・（Ｒｓｅｎｓｅ+Ｒ４７）・ＶＧＳ-（Ａ・ＶＧＳ-Ｒｓｅｎｓｅ・Ｒ４７・Ｖｉｎ）である。（５）、（６）及び（７）式において未知数は検出抵抗４７の検出電圧ＶＧＳだけであり、検出電圧ＶＧＳを決めれば電流ＩＤ、Ｉｓｅｎｓｅ、Ｉｒｏｃｐの設定が可能となる。
【００４４】
前述したように過電流動作は模式的には制御ＭＯＳトランジスタ４８がオンすることにより、パワーＭＯＳトランジスタ４１のゲート電流が減少し、該パワーＭＯＳトランジスタＦＥＴ４１がオフされて過電流が防止できる。従って制御ＭＯＳトランジス４８がどの程度の電流を流せば過電流動作するか、その時の制御ＭＯＳトランジスタ４８のゲート・ソース電極間、即ち検出抵抗４７の検出電圧ＶＧＳがどの程度かを分れば（５）式より設定が可能となる。
【００４５】
【発明の効果】
本発明のスイッチング電源用集積はパワーＭＯＳトランジスタのドレイン電極とソース電極を電源トランスの一次側巻線とアース間に接続し、且つゲート電極に補助側巻線及び遅延回路よりの電圧が加えられるようにし、センサーＭＯＳトランジスタのドレイン電極とソース電極を前記パワーＭＯＳトランジスタのドレイン電極とゲート電極に夫々接続し、前記パワーＭＯＳトランジスタを制御するオフドライバー制御集積回路を前記センサーＭＯＳトランジスタに流れる電流と補助側巻線からの電流に基づく電圧を検出する検出抵抗と、該検出抵抗に生じる検出電圧にて制御される制御ＭＯＳトランジスタとで構成したので、素子数が少なくて済み、且つチップサイズを小さくできる。
【００４６】
前記パワーＭＯＳトランジスタとセンサーＭＯＳトランジスタ及びオフドライバー制御集積回路を複合素子とし１つのパッケージに収納したときに、ピンン端子を少なくできる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源用集積回路の主要部の回路図である。
【図２】本発明のスイッチング電源用集積回路のブロック図である。
【図３】本発明のスイッチング電源用集積回路を用いたスイッチング電源回路の回路図である。
【図４】本発明に関連するスイッチング電源回路を説明するための基本的回路図である。
【図５】従来のスイッチング電源回路の回路図である。
【符号の説明】
３ 電源トランス
４ 一次側巻線
５ 二次側巻線
６ 補助側巻線
１０ 起動抵抗
４０ オフドライバー制御集積回路
４１ パワーＭＯＳトランジスタ
４２ センサーＭＯＳトランジスタ
４７ 検出抵抗
４８ 制御ＭＯＳトランジスタ
５５ パケージ
【発明の属する技術分野】
本発明は、テレビジョン受像機あるいは音響機器等の電源に用いられるスイッチング電源用集積回路に関する。
【０００２】
【従来の技術】
テレビジョン受像機あるいは音響機器等の電源に用いられるスイッチング電源回路として、一般的にチョツパー方式と呼ばれるオンラインスイッチング電源回路とオフラインスイッチング電源回路とがある。前記オフラインスイッチング電源回路にはフライバック方式スイッチング電源回路とフォワード方式スイッチング電源回路がある。
【０００３】
前記フライバック方式スイッチング電源回路は一次側のパワートランジスタがオンした後オフしたときに、二次側に電流（電力）を供給する方式で、自励方式と他励方式及び擬似共振方式がある。前記自励方式は発振器を半導体回路自体では持たず、コイル又はコンデンサにて発振動作をするもので、代表例としてリンギング・チョーク・コンバータ（ＲＣＣ）方式スイチング電源回路がある。
【０００４】
図４は前記ＲＣＣ方式スイッチング電源回路の基本的回路図で、希望する入力電圧範囲に対して、必要なＤＣ電圧及びＤＣ電流を出力できる。整流回路１は商業電源からのＡＣ電圧を整流し、前記整流された直流電圧を平滑コンデンサ２で平滑する。電源トランス３は一次側巻線４と二次側巻線５及び補助側巻線６を有する。前記一次側巻線４の一端にはパワーＭＯＳトランジスタ７のドレインが接続され、検出抵抗８を介しアースされ、又一次側巻線４間にスナバー回路９が接続されている。
【０００５】
前記二次側巻線５には出力電圧が高くなった時に動作する誤差増幅器１２が接続されている。前記誤差増幅器１２はトランジスタ１３、該トランジスタ１３に接続されたホトカプラ１４を構成する発光ダイオード１５、抵抗１６、１７、１８等よりなる。
【０００６】
また補助側巻線６には抵抗２１とコンデンサ２２とを直列接続したオンラインドライブ回路２０、オフ制御器２４及び前記ホトカプラ１４を構成するホトトランジスタ２５が接続されている。
【０００７】
前記商業電源からのＡＣ電圧を整流回路１で整流し、前記整流された直流電圧は平滑コンデンサ２で平滑される。平滑された直流電圧は起動抵抗１０を介してパワーＭＯＳトランジスタ７加わり、該パワーＭＯＳトランジスタ７をオンさせ起動動作を開始する。前記パワーＭＯＳトランジスタ７がオンさると、電源トランス３の一次側巻線４に矢印方向に電流が流れる。
【０００８】
前記一次巻線３に流れる電流により補助側巻線６に矢印方向の電流が流れる。前記補助側巻線６から生じる電圧は、パワーＭＯＳトランジスタ７がオンしている時に発生するように巻線が巻かれているため、一次巻線４の巻数ＮＰ１に比例した電圧が発生する。電源トランス３を理想的パルストランスと想定すると、補助側巻線６に発生する電圧ＮＤは
ＮＤ＝Ｖｉｎ×ＮＤ１/ＮＰ１
となる。尚、Ｖｉｎは入力電圧、ＮＤ１は補助側巻線６の巻数である。このようにしてパワーＭＯＳトランジスタ７がオンした時に生じる巻線電圧を利用して、正帰還により十分なゲート電圧が供給される。
【０００９】
前記パワーＭＯＳトランジスタ７がオンすることにより検出抵抗８にて検出される電圧とホトカプラ１４のホトトランジスタ２５との合計電圧が所定電圧以上となるとオフ制御器２４がオンされる。前記オフ制御器２４がオンされると、パワーＭＯＳトランジスタ７のゲート電圧が減少し、前記パワーＭＯＳトランジスタ７はオフされる。
【００１０】
前記パワーＭＯＳトランジスタ７がオフすることにより電源トランス３の二次側巻線５には矢印と逆方向の電流が流れ、ダイオード２６を介して負荷が接続される出力ピン端子２７、２７に負荷電圧を供給する。このとき補助側巻線６にも反矢印方向の電流が流れ、前記二次側巻線５への電流が流し終わったときに、補助側巻線６にリンギング電圧が生じ、このリンギング電圧によりパワーＭＯＳトランジスタ７を再びオンする。斯かる動作を繰り返し、整流回路１から得られた直流電圧を適当な電圧にコンバートして出力ピン端子２７、２７に負荷電圧を供給する。
【００１１】
前記出力ピン端子２７、２７の出力電圧が高くなると、誤差増幅器１２のトランジスタ１３がオンし発光ダイオード１５を発光させる。発光ダイオード１５が発光されると、発光された光を受けホトトランジスタ２５の抵抗値が低下しオフ制御器２４をオンさせ、パワートランジスタ７のゲートへの電圧を減少し、前記パワーＭＯＳトランジスタ７を制御し、負荷回路に過電圧が加わるのを防止する。
【００１２】
又前述のＲＣＣ方式スイッチング電源回路では、パワーＭＯＳトランジスタ７に流れる電流を検出し、前記パワーＭＯＳトランジスタ７に過電流が流れるのを防止することも行われる。
【００１３】
図５は従来のＲＣＣ方式スイッチング電源回路の回路図で、前記パワーＭＯＳトランジスタ７の制御と共に過電流の防止を行う制御部３０を有する。前記制御部３０はワンチップで形成されて、さらに前記パワーＭＯＳトランジスタ７を同一基板に取付け複合素子２９としている。前記制御部３０は制御トランジスタ３１、３２とエナーダイオード３３、３４、３５、３６及び遅延回路を構成するトランジスタ３７及びダイオード３８等よりなる。
【００１４】
前述したように、商業電源からのＡＣ電圧を整流回路１で整流し、前記整流された直流電圧は平滑コンデンサ２で平滑される。平滑された直流電圧は起動抵抗１０を介してＤｅｌａｙ端子より制御部３０に加わる。前記制御部３０に加えられた直流電圧は最初コンデンサ３９を介して遅延回路のダイオード３８を逆方向にバイアスする。従って前記ダイオード３８は暫時オフするためパワーＭＯＳトランジスタ７のゲート電極に加わることはない。
【００１５】
しかしトランジスタ３７のオンにより前記ダイオード３８はオンする。又この時制御トランジスタ３１、３２がオフされているため、前記制御部３０に加えられた直流電圧はパワーＭＯＳトランジスタ７のゲートに加わり、前記パワーＭＯＳトランジスタ７をオンさせ起動動作を開始する。前記パワーＭＯＳトランジスタ７がオンさると、電源トランス３の一次側巻線４はＤｒａｉｎ端子を経てパワートランジスタ７のソース・ドレイン電極そしてＳｏｕｒｃｅ端子を介して閉回路が形成され、前記一次側巻線４に矢印方向に電流が流れる。
【００１６】
前記一次巻線４に流れる電流により補助側巻線６に矢印方向の電流が流れる。前記補助側巻線６から生じる電圧は、パワーＭＯＳトランジスタ７がオンしている時に発生するように巻線が巻かれているため、一次巻線４の巻数ＮＰ１に比例した電圧が発生する。前記補助側巻線６に発生された電圧はＶｉｎ端子よりダイオード３８を介して正帰還し、パワーＭＯＳトランジスタ７のゲート電極に十分なゲート電圧を供給する。
【００１７】
前記パワーＭＯＳトランジスタ７がオンすることにより検出抵抗８にて検出される電圧が所定電圧以上となると、ＯＣＰ端子より加わる電圧にて制御トランジスタがオンされる。前記制御トランジスタ３２がオンされると制御トランジスタ３１もオンし、パワーＭＯＳトランジスタ７のゲート電圧を減少させ、前記パワーＭＯＳトランジスタ７をオフさせる。
【００１８】
前記パワーＭＯＳトランジスタ７がオフすることにより電源トランス３の二次側巻線に電流が流れ、前記二次側巻線５への電流が流し終わったときに、補助側巻線６にリンギング電圧が生じ、このリンギング電圧によりパワーＭＯＳトランジスタ７を再びオンする。斯かる動作を繰り返し、整流回路１から得られた直流電圧を適当な電圧にコンバートして出力ピン端子２７、２７に負荷電圧を供給する。
【００１９】
更にパワーＭＯＳトランジスタ７に流れる電流が過大になりゲートに加わる電圧が大きくなると、ツエナーダイオード３３、３４、３５、３６がオンしゲート電圧を減少し、パワーＭＯＳトランジスタ７に過電流が流れるのを防止する。
【００２０】
【発明が解決しようとする課題】
前述したように、ＲＣＣ方式電源回路の制御部はディスクリートＢｉｐ・Ｔｒ（バイポーラトランジスタ）又はＢｉｐ・Ｔｒ−ＩＣで構成するのが一般的である。前記制御部をディスクリートＢｉｐ・Ｔｒで構成した場合は部品点数が多くなる。
【００２１】
一方制御部をＢｉｐ・Ｔｒ−ＩＣで構成した場合はチップサイズが１ｍｍ×２ｍｍ程度と大きくなる。またパワーＭＯＳトランジスタ７と制御部を複合素子とし１パッケージに収納したとき、Ｖｉｎピン端子、ＦＢピン端子、ＧＮＤピン端子、ＯＣＰピン端子及びＤｌａｙピン端子、Ｄｒａｉｎピン端子、Ｓｏｕｒｃｅピン端子と多くのピン端子が必要となる。
【００２２】
【課題を解決するための手段】
本発明は一次側巻線，二次側巻線および補助側巻線を有する電源トランスと、検出抵抗および制御トランジスタよりなるオフドライバー制御集積回路と、パワーＭＯＳトランジスタと、センサーＭＯＳトランジスタとを具備し、
パワーＭＯＳトランジスタのドレイン電極とソース電極を電源トランスの一次側巻線とアース間に接続し、且つパワーＭＯＳトランジスタの電極ゲート電極を前記補助側巻線および遅延端子に接続し、前記ゲート電極に前記補助側巻線又は遅延端子よりの電流を加え、
センサーＭＯＳトランジスタのドレイン電極とゲート電極を夫々パワーＭＯＳトランジスタのドレイン電極とゲート電極に接続すると共に前記ドレイン電極を電源トランスの補助側巻線に接続し、
オフドライバー制御集積回路の検出抵抗をセンサーＭＯＳトランジスタのソース電極とアース間に接続し且つ前記検出抵抗の一端を前記制御トランジスタのゲート電極に接続し、前記検出抵抗で前記センサーＭＯＳトランジスタに流れる電流および補助側巻線からの帰還電流に基づく電圧を検出するスイッチング電源用集積回路を提供する。
【００２３】
又本発明は前記制御回路をワンチップ集積回路で構成したスイッチング電源用集積回路を提供する。
【００２４】
更に前記パワーＭＯＳトランジスタとセンサーＭＯＳトランジスタ及びオフドライバー制御集積回路を複合素子とし一つのパッケージに収納スイッチング電源用集積回路を提供する。
【００２５】
本発明は前記パッケージにオフドライバー制御集積回路の検出抵抗が接続されたＦＢピン端子と、遅延回路を介してＶｉｎ端子に接続されたＤｅｌａｙピン端子と、前記パワーＭＯＳトランジスタ及びセンサーＭＯＳトランジスタのドレイン電極に接続されるＤｒａｉｎピン端子と、前記パワーＭＯＳトランジスタおよびセンサーＭＯＳトランジスタのゲート電極に接続されるＶｉｎピン端子と、パワーＭＯＳトランジスタのソース電極に接続されるＳｏｕｒｃｅピン端子とを有するスイッチング電源用集積回路を提供する。
【００２６】
【発明の実施の形態】
本発明のスイッチング電源用集積回路を図１から図３に従って説明する。
【００２７】
図１は本発明のスイッチング電源用集積回路における主要部の回路図である。パワーＭＯＳトランジスタ４１と、該パワーＭＯＳトランジスタ４１のドレイン電極とゲート電極が夫々接続されたセンサーＭＯＳトランジスタ４２と、前記パワーＭＯＳトランジスタ４１を制御する過電流保護とＦＢ兼用のオフドライバー制御集積回路４０及び後述する電源トランスの補助側巻線６に接続されたＯＣＰレベル補正用の抵抗４３並びにドライブ回路４４を構成する抵抗４５とコンデンサ４６と有する。
【００２８】
前記オフドライバー制御回路４０は前記センサーＭＯＳトランジスタ４１に流れる電流と補助側巻線６からＯＣＰレベル補正用の抵抗４３を介して加わる電流とにより生じる検出電圧を検出する検出抵抗４７と、該検出抵抗４７に生じる電圧で制御され前記パワーＭＯＳトランジスタ４１を制御する制御ＭＯＳトランジスタ４８及び該制御ＭＯＳトランジスタ４８のゲート電極アース間に抵抗５０を介して接続されたツエナーダイオード４９よりなる。前記オフドライバー制御回路４０は遅延回路５２等と共にワンチップ集積回路にて形成されている。
【００２９】
図２に示すように前記ワンチップに形成されたオフドライバー制御集積回路４０と過電圧入力電圧制限回路５１及び遅延回路５２とパワーＭＯＳトランジスタ４１及びセンサーＭＯＳトランジスタ４２は１つのパッケージ５５に収納された複合素子をなす。
【００３０】
前記パッケージ５５はオフドライバー制御集積回路４０が接続されたＦＢピン端子▲１▼、遅延回路５２に接続されるＤｅｌａｙピン端子▲２▼、前記パワーＭＯＳトランジスタ４１及びセンサーＭＯＳトランジスタ４２のドレイン電極に接続されるＤｒａｉｎピン端子▲３▼、前記パワートランジスタ４１のゲート電極に接続されるＶｉｎピン端子▲４▼及びパワーＭＯＳトランジスタ４１のソース電極に接続されるＳｏｕｒｃｅピン端子▲５▼を有する。
【００３１】
図３は前記パッケージ５５を実際に用いたスイッチング電源回路のブロック図である。尚、前述した従来例と同一構成部分は同一番号を付す。
【００３２】
整流回路１は商業電源からのＡＣ電圧を整流し、平滑コンデンサ２で前記整流された直流電圧を平滑する。電源トランス３は一次側巻線４と二次側巻線５及び補助側巻線６を有する。前記Ｄｒａｉｎピン端子▲３▼は電源トランス３の一次側巻線４の一端に接続され、又一次側巻線４間にはスナバー回路９が接続されている。
【００３３】
前記電源トランス３の二次側巻線５には出力電圧が高くなった時に動作する誤差増幅器１２が接続されている。前記誤差増幅器１２はトランジスタ１３、該トランジスタ１３に接続されたホトカプラ１４を構成する発光ダイオード１５、抵抗１６、１７、１８等よりなる。
【００３４】
またＶｉｎピン端子▲４▼は電源トランス３の補助側巻線６に抵抗４５とコンデンサ４６とよりなるドライブ回路４４を介しに接続される。前記Ｓｏｕｒｃｅピン端子▲５▼は整流回路１のアースに接続され、Ｄｅｌａｙピン端子▲２▼は遅延時間設定用のコンデンサ５６と起動抵抗１０を介して前記整流回路１に接続されている。さらにＤｅｌａｙピン端子▲２▼には抵抗５７を介してホトカプラ１４のホトトランジスタ２５の一が接続されている。さらに前記Ｄｒａｉｎピン端子▲３▼とＳｏｕｒｃｅピン端子▲５▼間に電圧共振コンデンサ５９が接続されている。
【００３５】
前記ホトトランジスタ２５の他端は入力電圧調整用の抵抗５８を介して補助側巻線６の一端に結合されると共にＦＢピン端子▲１▼に接続されている。尚、ＦＢピン端子▲１▼はＯＣＰ・ＦＢ調整用の抵抗４３も接続されている。
【００３６】
前記商業電源からのＡＣ電圧を整流回路１で整流し、前記整流された直流電圧は平滑コンデンサ２で平滑される。平滑された直流電圧は起動抵抗１０を介してＤｅｌａｙピン端子▲２▼に加わり遅延回路５２で遅延される。前記遅延された電圧はパワートランジスタ４１及びセンサーＭＯＳトランジスタ４２のゲート電極に加わり、前記パワーＭＯＳトランジスタ４１及びセンサーＭＯＳトランジスタ４２をオンさせ起動動作を開始する。前記パワーＭＯＳトランジスタ７がオンさると、電源トランス３の一次側巻線４に矢印方向に電流が流れる。
【００３７】
前記一次巻線３に流れる電流により補助側巻線６に矢印方向の電流が流れる。前記補助側巻線６から生じる電圧は、パワーＭＯＳトランジスタ４１がオンしている時に発生するように巻線が巻かれているため、一次巻線４の巻数ＮＰ１に比例した電圧が発生する。電源トランス３を理想的パルストランスと想定すると、補助側巻線６に発生する巻線電圧ＮＤは
ＮＤ＝Ｖｉｎ×ＮＤ１/ＮＰ１
となる。尚、Ｖｉｎは入力電圧、ＮＤ１は補助側巻線６の巻数である。前記巻線電圧ＮＤはドライバー回路４４の抵抗４５とコンデンサ４６を通ってＶｉｎピン端子に加わり、このときは遅延回路５２で遅延されることなくパワーＭＯＳトランジスタ４１のゲート電極に加わる。従ってパワーＭＯＳトランジスタ４１は十分なゲート電圧が加わりオンし続ける。このようにしてパワーＭＯＳトランジスタ４１がオンした時に生じる巻線電圧ＶＤを利用して、正帰還によりパワーＭＯＳトランジスタ４１のゲート電極に十分なゲート電圧が供給される。
【００３８】
前記センサーＭＯＳトランジスタ４２を通って流れる電流により検出抵抗４７にて検出される電圧と抵抗４３を介して流れる電流により検出抵抗４７にて検出される電圧の合計検出電圧が所定電圧以上となると制御ＭＯＳトランジスタ４８がオンされる。前記制御ＭＯＳトランジスタ４８がオンされると、パワーＭＯＳトランジスタ４１のゲート電圧が減少し、前記パワーＭＯＳトランジスタ４１はオフされる。
【００３９】
前記パワーＭＯＳトランジスタ４１がオフすることにより電源トランス３の二次側巻線５には矢印と逆方向の電流が流れ、ダイオード２６を介して負荷が接続される出力ピン端子２７、２７に負荷電圧を供給する。このとき補助側巻線６にも反矢印方向の電流が流れ、前記二次側巻線５への電流が流し終わったときに、補助側巻線６にリンギング電圧が生じ、このリンギング電圧によりパワーＭＯＳトランジスタ４１を再びオンする。斯かる動作を繰り返し、整流回路１から得られた直流電圧を適当な電圧にコンバートして出力ピン端子２７、２７に負荷電圧を供給する。
【００４０】
前記出力ピン端子２７、２７の出力電圧が高くなると、誤差増幅器１２のトランジスタ１３がオンし発光ダイオード１５を発光させる。発光ダイオード１４が発光されると、その発光された光を受光しホトトランジスタ２５の抵抗値が低下され、抵抗５７及び抵抗５８をパワートランジスタ４１がオン時に補助側巻線６に発生するが検出抵抗４７で検出され、パワートランジスタ４１のゲートへの電圧を減少し、前記パワーＭＯＳトランジスタ４１を制御し、負荷回路に過電圧が加わるのを防止する。
【００４１】
又前記パワーＭＯＳトランジスタ４１に過電流が流れると、パワーＭＯＳトランジスタ４１のドレイン電極にドレイン電極が接続されているセンサーＭＯＳトランジスタ４２にも過電流が流れ、検出抵抗４７に検出される検出電圧が大きくなり、制御ＭＯＳトランジスタ４８を直ぐにオンさせるため、前述と同様にパワーＭＯＳトランジスタ４１をオフし、過電流が流れるのを防止する。
【００４２】
前記過電流保護についてさらに詳述する。過電流保護動作はセンサーＭＯＳトランジスタ４２からの電流ＩｓｅｎｓｅとＯＣＰ補正用の抵抗４３からの電流Ｉｒｏｃｐを検出抵抗４７で検出し、その検出電圧により前述のように制御ＭＯＳトランジスタ４８を制御して行う。尚、ここでは簡単のためホトトランジスタ１４からの電流は前記電流Ｉｒｏｃｐに含めて計算する。
【００４３】
パワーＭＯＳトランジスタ４１に流れる電流をＩＤ、オン抵抗値をＲｏｎとすると、ドレインピン端子電圧ＶＤＳｏｎは
ＶＤＳｏｎ＝ＩＤ×Ｒｏｎ・・・・・（１）
また、パワーＭＯＳトランジスタ４１とセンサーＭＯＳトランジスタ４２のドレイン電極は共通であることから、電圧ＶＤＳｏｎを電流ＩｓｅｎｓｅとＩｒｏｃｐで表すと
ＶＤＳｏｎ＝Ｉｓｅｎｓｅ×（Ｒｓｅｎｓｅ+Ｒ４７）+Ｉｒｏｃｐ×Ｒ４７・・・・（２）
となる。ここで、ＲｓｅｎｓｅはセンサーＭＯＳトランジスタ４２のオン抵抗値、Ｒ４７は検出抵抗４７の抵抗値である。さらに抵抗４３の補助側巻線６からの入力電圧をＶｉｎとすると、
Ｖｉｎ＝Ｉｓｅｎｓｅ×Ｒ４７+Ｉｒｏｃｐ×（Ｒｏｃｐ+Ｒ４７）・・・（３）
となる。ここで、Ｒｏｃｐは抵抗４３の抵抗値、Ｒ４７は抵抗４７の抵抗値である。制御ＭＯＳトランジスタ４８のゲート・ソース間電圧ＶＧＳは検出抵抗４７の両端の電圧であることから、
ＶＧＳ＝（Ｉｓｅｎｓｅ+Ｉｒｏｃｐ）×Ｒ４７・・・・（４）
となる。（１）〜（４）式より電流ＩＤを前記ＶＧＳ、Ｒｏｎ、Ｒｓｅｎｓｅ、Ｒｏｃｐ、Ｒ４７、Ｖｉｎで表すと、
ＩＤ＝Ａ・ＶＧＳ-Ｂ/Ｒｏｎ・Ｒｏｃｐ・Ｒ４７・・・・・・・・・（５）
となる。ここで、
Ａ＝（Ｒｏｃｐ+Ｒ４７）・（Ｒｓｅｎｓｅ+Ｒ４７）-Ｒ４７2、
Ｂ＝Ｒｓｅｎｓｅ・Ｒ４７・ＶＧＳ
である。同様に電流Ｉｓｅｎｓｅと電流Ｉｒｏｃｐを求めると、
Ｉｓｅｎｓｅ＝Ｃ/Ｒｏｃｐ・Ｒ４７・Ａ・・・・（６）
となる。ここで
Ｃ＝（Ｒｏｃｐ+Ｒ４７）・（Ａ・ＶＧＳ-Ｒｓｅｎｓｅ・Ｒ４７・Ｖｉｎ）-Ｒｓｅｎｓｅ・Ｒ４７2・Ｖｉｎである。又Ｉｒｏｃｐは
Ｉｒｏｃｐ＝Ｄ/Ｒｏｃｐ・Ａ・・・・・・・・・・・（７）
となる。ここで
Ｄ＝Ｒｏｃｐ・（Ｒｓｅｎｓｅ+Ｒ４７）・ＶＧＳ-（Ａ・ＶＧＳ-Ｒｓｅｎｓｅ・Ｒ４７・Ｖｉｎ）である。（５）、（６）及び（７）式において未知数は検出抵抗４７の検出電圧ＶＧＳだけであり、検出電圧ＶＧＳを決めれば電流ＩＤ、Ｉｓｅｎｓｅ、Ｉｒｏｃｐの設定が可能となる。
【００４４】
前述したように過電流動作は模式的には制御ＭＯＳトランジスタ４８がオンすることにより、パワーＭＯＳトランジスタ４１のゲート電流が減少し、該パワーＭＯＳトランジスタＦＥＴ４１がオフされて過電流が防止できる。従って制御ＭＯＳトランジス４８がどの程度の電流を流せば過電流動作するか、その時の制御ＭＯＳトランジスタ４８のゲート・ソース電極間、即ち検出抵抗４７の検出電圧ＶＧＳがどの程度かを分れば（５）式より設定が可能となる。
【００４５】
【発明の効果】
本発明のスイッチング電源用集積はパワーＭＯＳトランジスタのドレイン電極とソース電極を電源トランスの一次側巻線とアース間に接続し、且つゲート電極に補助側巻線及び遅延回路よりの電圧が加えられるようにし、センサーＭＯＳトランジスタのドレイン電極とソース電極を前記パワーＭＯＳトランジスタのドレイン電極とゲート電極に夫々接続し、前記パワーＭＯＳトランジスタを制御するオフドライバー制御集積回路を前記センサーＭＯＳトランジスタに流れる電流と補助側巻線からの電流に基づく電圧を検出する検出抵抗と、該検出抵抗に生じる検出電圧にて制御される制御ＭＯＳトランジスタとで構成したので、素子数が少なくて済み、且つチップサイズを小さくできる。
【００４６】
前記パワーＭＯＳトランジスタとセンサーＭＯＳトランジスタ及びオフドライバー制御集積回路を複合素子とし１つのパッケージに収納したときに、ピンン端子を少なくできる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源用集積回路の主要部の回路図である。
【図２】本発明のスイッチング電源用集積回路のブロック図である。
【図３】本発明のスイッチング電源用集積回路を用いたスイッチング電源回路の回路図である。
【図４】本発明に関連するスイッチング電源回路を説明するための基本的回路図である。
【図５】従来のスイッチング電源回路の回路図である。
【符号の説明】
３ 電源トランス
４ 一次側巻線
５ 二次側巻線
６ 補助側巻線
１０ 起動抵抗
４０ オフドライバー制御集積回路
４１ パワーＭＯＳトランジスタ
４２ センサーＭＯＳトランジスタ
４７ 検出抵抗
４８ 制御ＭＯＳトランジスタ
５５ パケージ
Claims (4)
- 一次側巻線，二次側巻線および補助側巻線を有する電源トランスと、
検出抵抗および制御ＭＯＳトランジスタよりなるオフドライバー制御集積回路と、
パワーＭＯＳトランジスタと、
センサーＭＯＳトランジスタとを具備し、
前記パワーＭＯＳトランジスタのドレイン電極とソース電極を前記電源トランスの一次側巻線とアース間に接続し、且つ前記パワーＭＯＳトランジスタのゲート電極を前記補助側巻線および遅延端子に接続し、前記ゲート電極に前記補助側巻線又は遅延端子よりの電流を加え、
前記センサーＭＯＳトランジスタのドレイン電極とゲート電極を夫々前記パワーＭＯＳトランジスタのドレイン電極とゲート電極に接続し、
前記オフドライバー制御集積回路の検出抵抗をセンサーＭＯＳトランジスタのソース電極とアース間に接続し且つ前記検出抵抗の一端を前記制御ＭＯＳトランジスタのゲート電極に接続し、前記検出抵抗で前記センサーＭＯＳトランジスタに流れる電流および補助側巻線からの帰還電流に基づく電圧を検出することを特徴とするスイッチング電源用集積回路。 - 前記オフドライバー制御集積回路をワンチップ集積回路で構成したことを特徴とする請求項１記載のスイッチング電源用集積回路。
- 前記パワーＭＯＳトランジスタとセンサーＭＯＳトランジスタ及びオフドライバー制御集積回路を複合素子とし一つのパッケージに収納したことを特徴とする請求項１記載のスイッチング電源用集積回路。
- 前記パッケージはオフドライバー制御集積回路の検出抵抗が接続されたＦＢピン端子と、遅延回路を介してＶｉｎ端子に接続されたＤｅｌａｙピン端子と、前記パワーＭＯＳトランジスタ及びセンサーＭＯＳトランジスタのドレイン電極に接続されるＤｒａｉｎピン端子と、前記パワーＭＯＳトランジスタおよびセンサーＭＯＳトランジスタのゲート電極に接続されるＶｉｎピン端子と、パワーＭＯＳトランジスタのソース電極に接続されるＳｏｕｒｃｅピン端子とを有することを特徴とする請求項３記載のスイッチング電源用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173539A JP4694043B2 (ja) | 2001-06-08 | 2001-06-08 | スイッチング電源用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173539A JP4694043B2 (ja) | 2001-06-08 | 2001-06-08 | スイッチング電源用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002369525A JP2002369525A (ja) | 2002-12-20 |
| JP4694043B2 true JP4694043B2 (ja) | 2011-06-01 |
Family
ID=19014981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001173539A Expired - Fee Related JP4694043B2 (ja) | 2001-06-08 | 2001-06-08 | スイッチング電源用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4694043B2 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01315260A (ja) * | 1988-06-10 | 1989-12-20 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータ電源回路 |
| JPH03147351A (ja) * | 1989-11-01 | 1991-06-24 | Nec Eng Ltd | 集積回路パッケージ |
| JPH0446562A (ja) * | 1990-06-11 | 1992-02-17 | Murata Mfg Co Ltd | スイッチング電源装置 |
| JPH05316731A (ja) * | 1992-03-13 | 1993-11-26 | Fuji Electric Co Ltd | ワンチップ形スイッチング電源装置 |
| JPH06201738A (ja) * | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | 電流検出回路 |
| JPH0774315A (ja) * | 1993-09-02 | 1995-03-17 | Yokogawa Electric Corp | スイッチングデバイス装置 |
| JPH07221621A (ja) * | 1994-01-28 | 1995-08-18 | Yokogawa Electric Corp | スイッチングデバイス |
| JP2000148265A (ja) * | 1998-11-13 | 2000-05-26 | Fuji Electric Co Ltd | スイッチング電源 |
| JP2002354795A (ja) * | 2001-05-18 | 2002-12-06 | Sanyo Electric Co Ltd | スイッチング電源回路 |
-
2001
- 2001-06-08 JP JP2001173539A patent/JP4694043B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01315260A (ja) * | 1988-06-10 | 1989-12-20 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータ電源回路 |
| JPH03147351A (ja) * | 1989-11-01 | 1991-06-24 | Nec Eng Ltd | 集積回路パッケージ |
| JPH0446562A (ja) * | 1990-06-11 | 1992-02-17 | Murata Mfg Co Ltd | スイッチング電源装置 |
| JPH05316731A (ja) * | 1992-03-13 | 1993-11-26 | Fuji Electric Co Ltd | ワンチップ形スイッチング電源装置 |
| JPH06201738A (ja) * | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | 電流検出回路 |
| JPH0774315A (ja) * | 1993-09-02 | 1995-03-17 | Yokogawa Electric Corp | スイッチングデバイス装置 |
| JPH07221621A (ja) * | 1994-01-28 | 1995-08-18 | Yokogawa Electric Corp | スイッチングデバイス |
| JP2000148265A (ja) * | 1998-11-13 | 2000-05-26 | Fuji Electric Co Ltd | スイッチング電源 |
| JP2002354795A (ja) * | 2001-05-18 | 2002-12-06 | Sanyo Electric Co Ltd | スイッチング電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002369525A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| JP3741134B2 (ja) | スイッチング電源 | |
| US6671193B1 (en) | Power source and arrangement for restricting the short-circuit current or rectifier | |
| US10476399B1 (en) | Frequency control method for self-oscillating circuit | |
| JP2004260977A (ja) | Ａｃ−ｄｃコンバータ | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| US10483864B1 (en) | Method for detecting short circuit conditions in frequency control loop components | |
| CN110401347B (zh) | 直流电源装置 | |
| JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
| JP3876223B2 (ja) | スイッチング電源回路 | |
| JP4694044B2 (ja) | スイッチング電源用集積回路 | |
| JP4694043B2 (ja) | スイッチング電源用集積回路 | |
| JP4733860B2 (ja) | スイッチング電源用集積回路 | |
| JP2001016851A (ja) | スイッチング電源装置 | |
| JP2004208379A (ja) | 多出力スイッチング電源装置 | |
| JP4356461B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5011620B2 (ja) | スイッチング電源 | |
| JP5827463B2 (ja) | スイッチング電源装置 | |
| JP3155715B2 (ja) | 自励式スイッチング電源回路 | |
| JP2007159305A (ja) | 電源装置 | |
| EP3079244B1 (en) | Power supply system | |
| JP4682438B2 (ja) | スイッチング電源装置 | |
| JP2000209850A (ja) | スイッチング電源 | |
| JP2004096967A (ja) | スイッチング電源装置 | |
| JPH09215331A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110223 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |