JP6432839B2 - トランス、並びにトランスを用いたスイッチング電源およびアイソレータ - Google Patents

Description

本発明は、一般にトランス、並びにトランスを用いたスイッチング電源およびアイソレータ、より詳細には、多層基板に形成されるコイルを有するトランス、並びにトランスを用いたスイッチング電源およびアイソレータに関する。

従来、多層基板に形成されるコイルを有するトランスが知られており、たとえば特許文献１に開示されている。特許文献１に記載のプリントコイル形トランスでは、５枚のベース材が積層されており、これらベース材の中央を磁性材料よりなるコアが貫通している。第１層のベース材の表面および裏面には、それぞれ二次コイルが形成されている。第２層のベース材の表面および裏面にも、それぞれ二次コイルが形成されている。また、第４層のベース材の表面および裏面には、それぞれ一次コイルが形成されている。第５層のベース材の表面および裏面にも、それぞれ一次コイルが形成されている。

特開平１０−１４９９２９号公報

しかしながら、上記従来例では、一次コイルを構成する複数のコイルと、二次コイルを構成する複数のコイルとの間の距離が不均一である。このため、上記従来例では、二次側の出力電圧の低下および電力変換効率の低下を招く可能性があった。

本発明は、上記の点に鑑みてなされており、二次側の出力電圧の低下および電力変換効率の低下を抑制することを目的とする。

本発明の第１の形態のトランスは、多層基板と、前記多層基板に形成される一次コイルと、前記多層基板に形成され、前記一次コイルと磁気的に結合する二次コイルとを備え、前記一次コイルは、複数の第１サブコイルを直列に電気的に接続して構成される第１コイルと、複数の第２サブコイルを直列に電気的に接続して構成される第２コイルとを有し、前記複数の第１サブコイルは、その少なくとも一部が前記多層基板の異なる層に形成されており、前記複数の第２サブコイルは、その少なくとも一部が前記多層基板の異なる層に形成されており、前記多層基板の厚さ方向において、前記複数の第１サブコイルの中心の位置は、前記複数の第２サブコイルの中心の位置と一致することを特徴とする。

本発明の第２の形態のトランスは、第１の形態のトランスにおいて、前記第１コイルおよび前記第２コイルは、それぞれ前記一次コイルの中間タップに電気的に接続されており、前記複数の第１サブコイルは、それぞれ前記複数の第２サブコイルのうち前記中間タップからの接続順が一致するコイルと前記多層基板の厚さ方向において対向するように配置されることが好ましい。

本発明の第３の形態のトランスは、第１または第２の形態のトランスにおいて、前記複数の第１サブコイルおよび前記複数の第２サブコイルが互いに前記多層基板の厚さ方向において対向するコイル対を複数備え、前記複数のコイル対は、前記多層基板の一面に沿って並ぶように配置されることが好ましい。

本発明の第４の形態のトランスは、第３の形態のトランスにおいて、前記複数の第１サブコイルおよび前記複数の第２サブコイルは、それぞれ前記多層基板の一面に沿って並ぶコイルの各々のコイル軸の中心を通る磁束が前記多層基板の厚さ方向において互いに逆向きとなる磁束を発生するように構成されることが好ましい。

本発明の第５の形態のトランスは、第１または第２の形態のトランスにおいて、前記複数の第１サブコイルおよび前記複数の第２サブコイルは、前記多層基板の厚さ方向に沿った一軸上に、各々のコイル軸の中心が位置するように配置されることが好ましい。

本発明の第６の形態のトランスは、第５の形態のトランスにおいて、前記複数の第１サブコイルは、それぞれ異なる層に位置するように前記多層基板の厚さ方向に沿って配置され、前記複数の第２サブコイルは、それぞれ異なる層に位置するように前記多層基板の厚さ方向に沿って配置されることが好ましい。

本発明の第７の形態のトランスは、第１〜第６のいずれかの形態のトランスにおいて、前記二次コイルは、第３コイルおよび第４コイルを有し、前記第３コイルおよび前記第４コイルは、それぞれ前記二次コイルの中間タップに電気的に接続されることが好ましい。

本発明の第８の形態のトランスは、第７の形態のトランスにおいて、前記第３コイルは、複数の第３サブコイルを直列に電気的に接続して構成され、前記第４コイルは、複数の第４サブコイルを直列に電気的に接続して構成され、前記第３コイルおよび前記第４コイルは、それぞれ前記多層基板の厚さ方向において前記第１コイルおよび前記第２コイルと対称に配置されることが好ましい。

本発明の第９の形態のスイッチング電源は、第１〜第８のいずれかの形態のトランスと、外部電源から前記第１コイルへの給電経路を開閉する第１スイッチング素子と、前記外部電源から前記第２コイルへの給電経路を開閉する第２スイッチング素子と、前記第１コイルおよび前記第２コイルに交互に電流が流れるように前記第１スイッチング素子および前記第２スイッチング素子を制御する制御回路とを備えることを特徴とする。

本発明の第１０の形態のスイッチング電源は、第４の形態のトランスと、外部電源から前記第１コイルへの給電経路を開閉する第１スイッチング素子と、前記外部電源から前記第２コイルへの給電経路を開閉する第２スイッチング素子と、前記第１コイルおよび前記第２コイルに交互に電流が流れるように前記第１スイッチング素子および前記第２スイッチング素子を制御する制御回路とを備え、前記第１スイッチング素子および前記第２スイッチング素子は、前記複数の第１サブコイルのうち前記多層基板の一面に沿う方向において隣り合うコイル間に配置されることを特徴とする。

本発明の第１１の形態のアイソレータは、第９または第１０の形態のスイッチング電源と、一次側に入力される入力信号と、前記入力信号に応じて二次側に出力される出力信号とを電気的に絶縁する絶縁回路と、前記入力信号および前記出力信号を処理する信号処理回路とを備え、前記絶縁回路および前記信号処理回路は、それぞれ前記多層基板に備えられることを特徴とする。

本発明は、多層基板の厚さ方向において、第１サブコイルの中心の位置が、第２サブコイルの中心の位置と一致している。このため、本発明では、第１コイルと二次コイルとの間の結合係数と、第２コイルと二次コイルとの間の結合係数とが均一になる。したがって、本発明は、二次側の出力電圧の低下および電力変換効率の低下を抑制することができる。

図１Ａは、実施形態１に係るトランスを示す概略図である。図１Ｂは、実施形態１に係るトランスにおけるコイルの配置を示す模式図である。 図２Ａ〜図２Ｄは、それぞれ実施形態１に係るトランスにおいて一次コイルが形成される絶縁層の概略平面図である。 図３Ａ〜図３Ｄは、それぞれ実施形態１に係るトランスにおいて二次コイルが形成される絶縁層の概略平面図である。 実施形態１に係るトランスにおける多層基板の概略断面図である。 実施形態に係るスイッチング電源を示す概略回路図である。 比較例に係るトランスにおけるコイルの配置を示す模式図である。 図７Ａ，図７Ｂは、それぞれ実施形態に係るスイッチング電源の他の構成を示す概略回路図である。 図８Ａは、実施形態に係るアイソレータを示す概略平面図である。図８Ｂは、実施形態に係るアイソレータを示す概略断面図である。 実施形態２に係るトランスにおけるコイルの配置を示す模式図である。 実施形態２に係るトランスにおける多層基板の概略断面図である。 実施形態２に係るトランスにおけるコイルの配置を示す模式図である。 実施形態２に係るトランスにおけるコイルの配置を示す模式図である。 実施形態２に係るトランスにおけるコイルと、実施形態に係るスイッチング電源における第１スイッチング素子および第２スイッチング素子との位置関係を示す模式図である。 図１４Ａは、実施形態３に係るトランスにおける第１コイルを示す概略平面図である。図１４Ｂは、実施形態３に係るトランスにおける第２コイルを示す概略平面図である。 図１５Ａ〜図１５Ｃは、それぞれ実施形態３に係るトランスにおいて一次コイルが形成される絶縁層の概略平面図である。 図１６Ａ，図１６Ｂは、それぞれ実施形態３に係るトランスにおいて二次コイルが形成される絶縁層の概略平面図である。 実施形態３に係るトランスにおける多層基板の概略断面図である。 図１８Ａは、実施形態４に係るトランスにおける第１コイルを示す概略平面図である。図１８Ｂは、実施形態４に係るトランスにおける第２コイルを示す概略平面図である。 実施形態４に係るトランスにおける多層基板の概略断面図である。

（実施形態１）
本発明の実施形態１に係るトランス１は、図１〜図４に示すように、多層基板Ｂ１と、一次コイルＰ１と、二次コイルＳ１とを備える。一次コイルＰ１は、多層基板Ｂ１に形成される。二次コイルＳ１は、多層基板Ｂ１に形成され、一次コイルＰ１と磁気的に結合する。

一次コイルＰ１は、第１コイルＬ１と、第２コイルＬ２とを有する。第１コイルＬ１は、複数（ここでは、２つ）の第１サブコイルＬ１１，Ｌ１２を直列に電気的に接続して構成される。第２コイルＬ２は、複数（ここでは、２つ）の第２サブコイルＬ２１，Ｌ２２を直列に電気的に接続して構成される。

複数の第１サブコイルＬ１１，Ｌ１２は、その少なくとも一部が多層基板Ｂ１の異なる層に形成される。また、複数の第２サブコイルＬ２１，Ｌ２２は、その少なくとも一部が多層基板Ｂ１の異なる層に形成される。そして、多層基板Ｂ１の厚さ方向において、複数の第１サブコイルＬ１１，Ｌ１２の中心の位置は、複数の第２サブコイルＬ２１，Ｌ２２の中心の位置と一致する。

また、本発明の実施形態に係るスイッチング電源２は、図５に示すように、トランス１と、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、制御回路２２とを備える。第１スイッチング素子Ｑ１は、外部電源ＰＳ１から第１コイルＬ１への給電経路を開閉する。第２スイッチング素子Ｑ２は、外部電源ＰＳ１から第２コイルＬ２への給電経路を開閉する。制御回路２２は、第１コイルＬ１および第２コイルＬ２に交互に電流が流れるように第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２を制御する。

また、本発明の実施形態に係るアイソレータ４は、図８Ａ，図８Ｂに示すように、スイッチング電源２と、絶縁回路５と、信号処理回路６とを備える。絶縁回路５は、一次側に入力される入力信号と、入力信号に応じて二次側に出力される出力信号とを電気的に絶縁する。信号処理回路６は、入力信号および出力信号を処理する。そして、絶縁回路５および信号処理回路６は、それぞれ多層基板Ｂ１に備えられる。

＜トランスの構成＞
まず、本実施形態のトランス１について詳細に説明する。ただし、以下では、多層基板Ｂ１の厚さ方向を上下方向とし、絶縁層Ｂ１２から見て絶縁層Ｂ１１側を上方、絶縁層Ｂ１１から見て絶縁層Ｂ１２側を下方として説明する。つまり、図４における上下を上下として説明する。なお、この方向の規定は、本実施形態のトランス１の使用形態を限定する趣旨ではない。

本実施形態のトランス１は、図１Ａ，図１Ｂに示すように、一対の入力端Ｔ１１，Ｔ１２および中間タップＣＴ１を有する一次コイルＰ１と、一対の出力端Ｔ２１，Ｔ２２および中間タップＣＴ２を有する二次コイルＳ１とを備えている。

一次コイルＰ１は、第１コイルＬ１と、第２コイルＬ２とを有している。第１コイルＬ１は、その第１端が第１入力端Ｔ１１に、第２端が中間タップＣＴ１に電気的に接続されている。第２コイルＬ２は、その第１端が中間タップＣＴ１に、第２端が第２入力端Ｔ１２に電気的に接続されている。つまり、第１コイルＬ１および第２コイルＬ２は、それぞれ一次コイルＰ１の中間タップＣＴ１に電気的に接続されている。

二次コイルＳ１は、第３コイルＬ３と、第４コイルＬ４とを有している。第３コイルＬ３は、その第１端が第１出力端Ｔ２１に、第２端が中間タップＣＴ２に電気的に接続されている。第４コイルＬ４は、その第１端が中間タップＣＴ２に、第２端が第２出力端Ｔ２２に電気的に接続されている。つまり、第３コイルＬ３および第４コイルＬ４は、それぞれ二次コイルＳ１の中間タップＣＴ２に電気的に接続されている。

第１コイルＬ１は、複数（ここでは、２つ）の第１サブコイルＬ１１，Ｌ１２を直列に電気的に接続して構成される。第２コイルＬ２は、複数（ここでは、２つ）の第２サブコイルＬ２１，Ｌ２２を直列に電気的に接続して構成される。第３コイルＬ３は、複数（ここでは、２つ）の第３サブコイルＬ３１，Ｌ３２を直列に電気的に接続して構成される。第４コイルＬ４は、複数（ここでは、２つ）の第４サブコイルＬ４１，Ｌ４２を直列に電気的に接続して構成される。

多層基板Ｂ１は、たとえばＦＲ４（Flame Retardant Type 4）を基材としたプリント基板である。多層基板Ｂ１は、図２Ａ〜図２Ｄ，図３Ａ〜図３Ｄ、および図４に示すように、複数（ここでは、８つ）の絶縁層Ｂ１１〜Ｂ１８を積み重ねて形成されている。絶縁層Ｂ１１〜Ｂ１８は、たとえばプリプレグ（prepreg）により形成される。また、多層基板Ｂ１の絶縁層Ｂ１１〜Ｂ１８には、第１サブコイルＬ１１，Ｌ１２と、第２サブコイルＬ２１，Ｌ２２と、第３サブコイルＬ３１，Ｌ３２と、第４サブコイルＬ４１，Ｌ４２とが形成されている。これらのサブコイルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２，Ｌ３１，Ｌ３２，Ｌ４１，Ｌ４２は、たとえば銅箔などの導体を同じ向き（ここでは、時計回り）に巻き回して形成されている。なお、これらのサブコイルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２，Ｌ３１，Ｌ３２，Ｌ４１，Ｌ４２の外形は、図２Ａに示すような矩形状に限定されず、たとえば円形状や多角形状などの他の形状であってもよい。

一次コイルＰ１を構成する第１サブコイルＬ１１，Ｌ１２および第２サブコイルＬ２１，Ｌ２２は、図２Ａ〜図２Ｄに示すように、絶縁層Ｂ１１〜Ｂ１４の上面に形成されている。二次コイルＳ１を構成する第３サブコイルＬ３１，Ｌ３２および第４サブコイルＬ４１，Ｌ４２は、図３Ａ〜図３Ｄに示すように、絶縁層Ｂ１５〜Ｂ１８の上面に形成されている。

本実施形態のトランス１では、図２Ａに示すように、一対の入力端Ｔ１１，Ｔ１２および中間タップＣＴ１と、一対の出力端Ｔ２１，Ｔ２２および中間タップＣＴ２とが、それぞれ絶縁層Ｂ１１の上面に形成されている。また、本実施形態のトランス１では、図２Ａに示すように、後述するスイッチング電源２の駆動回路２１および出力回路３が、それぞれ絶縁層Ｂ１１の上面に配置されている。

第１サブコイルＬ１１は、図２Ａに示すように、絶縁層Ｂ１１の上面に形成されている。第１サブコイルＬ１１は、第１端が第１入力端Ｔ１１に、第２端がビアＨ１により第１サブコイルＬ１２の第１端に電気的に接続されている。第１サブコイルＬ１２は、図２Ｄに示すように、絶縁層Ｂ１４の上面に形成されている。第１サブコイルＬ１２の第２端は、ビアＨ２により中間タップＣＴ１に電気的に接続されている。

第２サブコイルＬ２１は、図２Ｃに示すように、絶縁層Ｂ１３の上面に形成されている。第２サブコイルＬ２１は、第１端がビアＨ２により中間タップＣＴ１に、第２端がビアＨ３により第２サブコイルＬ２２の第１端に電気的に接続されている。第２サブコイルＬ２２は、図２Ｂに示すように、絶縁層Ｂ１２の上面に形成されている。第２サブコイルＬ２２の第２端は、ビアＨ４により第２入力端Ｔ１２に電気的に接続されている。

第３サブコイルＬ３１は、図３Ａに示すように、絶縁層Ｂ１５の上面に形成されている。第３サブコイルＬ３１は、第１端がビアＨ５により第１出力端Ｔ２１に、第２端がビアＨ６により第３サブコイルＬ３２の第１端に電気的に接続されている。第３サブコイルＬ３２は、図３Ｄに示すように、絶縁層Ｂ１８の上面に形成されている。第３サブコイルＬ３２の第２端は、ビアＨ７により中間タップＣＴ２に電気的に接続されている。

第４サブコイルＬ４１は、図３Ｃに示すように、絶縁層Ｂ１７の上面に形成されている。第４サブコイルＬ４１は、第１端がビアＨ７により中間タップＣＴ２に、第２端がビアＨ８により第４サブコイルＬ４２の第１端に電気的に接続されている。第４サブコイルＬ４２は、図３Ｂに示すように、絶縁層Ｂ１６の上面に形成されている。第４サブコイルＬ４２の第２端は、ビアＨ９により第２出力端Ｔ２２に電気的に接続されている。

上記のように多層基板Ｂ１を構成することで、一次コイルＰ１は、図１Ｂ，図４に示すように、多層基板Ｂ１の厚さ方向（上下方向）に沿って、上から第１サブコイルＬ１１、第２サブコイルＬ２２、第２サブコイルＬ２１、第１サブコイルＬ１２の順に配置される。また、二次コイルＳ１は、図１Ｂ，図４に示すように、多層基板Ｂ１の厚さ方向に沿って、上から第３サブコイルＬ３１、第４サブコイルＬ４２、第４サブコイルＬ４１、第３サブコイルＬ３２の順に配置される。なお、図１Ｂでは、多層基板Ｂ１の図示を省略している。

そして、多層基板Ｂ１の厚さ方向において、第１サブコイルＬ１１，Ｌ１２の中心の位置は、第２サブコイルＬ２１，Ｌ２２の中心の位置と一致する。同様に、多層基板Ｂ１の厚さ方向において、第３サブコイルＬ３１，Ｌ３２の中心の位置は、第４サブコイルＬ４１，Ｌ４２の中心の位置と一致する。「一致する」は、「完全に一致する」という意味のみならず、「殆ど一致する」という意味を含む表現である。

ここで、「殆ど一致する」という意味について説明する。以下の説明では、たとえば第１サブコイルＬ１１が、一次コイルＰ１を構成するコイルのうち二次コイルＳ１に最も近い側のコイルから数えて何番目の層に位置するかを表す数値をＮ（Ｌ１１）とする。本実施形態のトランス１では、図４に示すように、第１サブコイルＬ１１は４番目の層に位置するので、Ｎ（Ｌ１１）＝４となる。また、図４に示すように、第２サブコイルＬ２１は２番目の層に位置するので、Ｎ（Ｌ２１）＝２となる。

そして、一次コイルＰ１が、複数（ここでは、ｐ個）の第１サブコイルＬ１１，Ｌ１２，…，Ｌ１ｐと、複数（ここではｑ個）の第２サブコイルＬ２１，Ｌ２２，…，Ｌ２ｑとで構成されていると仮定する。この場合、第１サブコイルＬ１１〜Ｌ１ｐの中心の位置が、第２サブコイルＬ２１〜Ｌ２ｑの中心の位置と殆ど一致するとは、以下の式（１）を満たすことをいう。

｛Ｎ（Ｌ１１）＋Ｎ（Ｌ１２）＋…＋Ｎ（Ｌ１ｐ）｝／ｐ＝｛Ｎ（Ｌ２１）＋Ｎ（Ｌ２２）＋…＋Ｎ（Ｌ２ｑ）｝／ｑ…（１）
本実施形態のトランス１では、ｐ＝ｑ＝２、Ｎ（Ｌ１１）＝４、Ｎ（Ｌ１２）＝１、Ｎ（Ｌ２１）＝２、Ｎ（Ｌ２２）＝３であるので、上記の式（１）を満たしている。

なお、本実施形態のトランス１では、絶縁層Ｂ１１〜Ｂ１８の上面に一次コイルＰ１および二次コイルＳ１を形成しているが、絶縁層Ｂ１１〜Ｂ１８の下面に形成してもよい。

＜スイッチング電源の構成＞
次に、本実施形態のスイッチング電源２について説明する。本実施形態のスイッチング電源２は、いわゆるプッシュプル方式の絶縁型ＤＣ／ＤＣコンバータであり、図５に示すように、トランス１と、駆動回路２１と、出力回路３とを備えている。また、一次コイルＰ１の中間タップＣＴ１には、直流電源である外部電源ＰＳ１が電気的に接続されている。なお、本実施形態のスイッチング電源２では、二次コイルＳ１の中間タップＣＴ２はオープンである。

駆動回路２１は、一次コイルＰ１の一対の入力端Ｔ１１，Ｔ１２に電気的に接続されている。駆動回路２１は、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、コンデンサＣ１，Ｃ２と、制御回路２２とを備えている。第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２は、いずれもｎチャネルのエンハンスメント型ＭＯＳＦＥＴである。

第１スイッチング素子Ｑ１は、ドレインが第１コイルＬ１を介して外部電源ＰＳ１に、ゲートが制御回路２２に、ソースが回路グランドにそれぞれ電気的に接続されている。第１スイッチング素子Ｑ１は、制御回路２２から与えられる駆動信号によりオン／オフすることで、外部電源ＰＳ１から第１コイルＬ１への給電経路を開閉する。

第２スイッチング素子Ｑ２は、ドレインが第２コイルＬ２を介して外部電源ＰＳ１に、ゲートが制御回路２２に、ソースが回路グランドにそれぞれ電気的に接続されている。第２スイッチング素子Ｑ２は、制御回路２２から与えられる駆動信号によりオン／オフすることで、外部電源ＰＳ１から第２コイルＬ２への給電経路を開閉する。なお、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２は、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）などであってもよい。

コンデンサＣ１は、一次コイルＰ１と並列に電気的に接続されている。コンデンサＣ１は、一次コイルＰ１と共に一次側の共振回路を形成する。コンデンサＣ２は、二次コイルＳ１と並列に電気的に接続されている。コンデンサＣ２は、二次コイルＳ１と共に二次側の共振回路を形成する。

制御回路２２は、たとえばマイコン（マイクロコンピュータ）により構成されている。制御回路２２は、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２の各々に駆動信号を与えることで、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とを交互にオン／オフする。言い換えれば、制御回路２２は、一次コイルＰ１の第１コイルＬ１および第２コイルＬ２を交互に駆動する。

出力回路３は、二次コイルＳ１の一対の出力端Ｔ２１，Ｔ２２に電気的に接続されている。出力回路３は、整流回路３１と、低損失レギュレータ（Low Drop-Out regulator：ＬＤＯ）３２とを備えている。整流回路３１は、ダイオードブリッジを構成する４つのダイオードＤ１〜Ｄ４と、コンデンサＣ３とを備えている。ダイオードＤ１〜Ｄ４は、トランス１の二次コイルＳ１から出力される電圧を全波整流する。コンデンサＣ３は、ダイオードＤ１〜Ｄ４から出力される脈流電圧を平滑する。低損失レギュレータ３２は、入力端から入力される電圧（コンデンサＣ３の両端電圧）と、出力端から出力される電圧との差が小さくなるように動作する。

本実施形態のスイッチング電源２は、一次コイルＰ１の第１コイルＬ１および第２コイルＬ２を交互に駆動することにより、トランス１の一次側に入力される外部電源ＰＳ１の電源電圧に応じた電圧を、トランス１の二次側に出力する。

なお、本実施形態のスイッチング電源２が出力回路３を備えるか否かは任意である。つまり、本実施形態のスイッチング電源２は、少なくともトランス１と、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、制御回路２２とを有していればよい。また、本実施形態のスイッチング電源２は、少なくともトランス１の一次側から電力を伝送する機能を有していればよく、たとえばトランス１の二次側からも電力を伝送する機能を有する、双方向のスイッチング電源であってもよい。

＜比較例＞
ここで、本実施形態のトランス１の比較例について説明する。比較例のトランス１００では、一次コイルＰ１は、図６に示すように、多層基板Ｂ１の厚さ方向（上下方向）に沿って、上から第１サブコイルＬ１１、第１サブコイルＬ１２、第２サブコイルＬ２１、第２サブコイルＬ２２の順に配置される。また、二次コイルＳ１は、図６に示すように、多層基板Ｂ１の厚さ方向に沿って、上から第３サブコイルＬ３１、第３サブコイルＬ３２、第４サブコイルＬ４１、第４サブコイルＬ４２の順に配置される。なお、図６では、多層基板Ｂ１の図示を省略している。

比較例のトランス１００では、多層基板Ｂ１の厚さ方向において、第１サブコイルＬ１１，Ｌ１２の中心の位置が、第２サブコイルＬ２１，Ｌ２２の中心の位置と異なっている。このため、比較例のトランス１００では、第１コイルＬ１と二次コイルＳ１との間の結合係数と、第２コイルＬ２と二次コイルＳ１との間の結合係数とが不均一になる。したがって、第１コイルＬ１の駆動により二次コイルＳ１に誘起される出力電圧と、第２コイルＬ２の駆動により二次コイルＳ１に誘起される出力電圧が不均一になる。その結果、比較例のトランス１００では、二次側の出力電圧が低下し、ひいては電力変換効率が低下する可能性がある。

＜効果＞
一方、本実施形態のトランス１は、多層基板Ｂ１の厚さ方向（上下方向）において、第１サブコイルＬ１１，Ｌ１２の中心の位置が、第２サブコイルＬ２１，Ｌ２２の中心の位置と一致している。このため、本実施形態のトランス１では、第１コイルＬ１と二次コイルＳ１との間の結合係数と、第２コイルＬ２と二次コイルＳ１との間の結合係数とが均一になる。したがって、第１コイルＬ１の駆動により二次コイルＳ１に誘起される出力電圧と、第２コイルＬ２の駆動により二次コイルＳ１に誘起される出力電圧とが均一になる。結果として、本実施形態のトランス１は、二次側の出力電圧の低下および電力変換効率の低下を抑制することができる。また、本実施形態のトランス１では、二次側の出力電圧が均一になることから、過大な電圧の発生が抑制され、二次側の出力電圧のノイズを低減する効果も期待できる。

また、本実施形態のトランス１では、図１Ａ，図１Ｂに示すように、第１コイルＬ１および第２コイルＬ２は、それぞれ一次コイルＰ１の中間タップＣＴ１に電気的に接続されている。そして、複数の第１サブコイルＬ１１，Ｌ１２は、それぞれ複数の第２サブコイルＬ２１，Ｌ２２のうち中間タップＣＴ１からの接続順が一致するコイルと多層基板Ｂ１の厚さ方向（上下方向）において対向するように配置されている。たとえば、第１サブコイルＬ１１，Ｌ１２のうち中間タップＣＴ１から数えた順番が一番目の第１サブコイルＬ１２は、第２サブコイルＬ２１，Ｌ２２のうち中間タップＣＴ１から数えた順番が一番目の第２サブコイルＬ２１と対向するように配置されている。

この構成では、第１コイルＬ１に対する第２コイルＬ２の相対的な位置の精度を高めることができるので、二次側の出力電圧の低下および電力変換効率の低下をより効果的に抑制することができる。なお、当該構成を採用するか否かは任意である。

また、本実施形態のトランス１では、複数の第１サブコイルＬ１１，Ｌ１２および複数の第２サブコイルＬ２１，Ｌ２２は、多層基板Ｂ１の厚さ方向（上下方向）に沿った一軸Ａ１（図４参照）上に、各々のコイル軸の中心が位置するように配置されている。ここで、「コイル軸」とは、コイルの導体が巻き回される中心を、多層基板Ｂ１の厚さ方向（上下方向）に沿って通る軸である。この構成では、多層基板Ｂ１において第１サブコイルＬ１１，Ｌ１２および第２サブコイルＬ２１，Ｌ２２を形成するために必要な面積を小さくすることができる。このため、この構成では、多層基板Ｂ１の実装面積を小さくすることができるので、小型化やコストの低減を図ることができる。なお、当該構成を採用するか否かは任意である。

さらに、本実施形態のトランス１では、複数の第１サブコイルＬ１１，Ｌ１２は、それぞれ異なる層に位置するように多層基板Ｂ１の厚さ方向（上下方向）に沿って配置されている（図４参照）。同様に、複数の第２サブコイルＬ２１，Ｌ２２は、それぞれ異なる層に位置するように多層基板Ｂ１の厚さ方向に沿って配置されている（図４参照）。この構成では、上記と同様に、多層基板Ｂ１の実装面を小さくすることができるので、小型化やコストの低減を図ることができる。なお、当該構成を採用するか否かは任意である。

ところで、本実施形態のトランス１では、図１Ａ，図１Ｂに示すように、二次コイルＳ１は、第３コイルＬ３および第４コイルＬ４を有している。そして、第３コイルＬ３および第４コイルＬ４は、それぞれ二次コイルＳ１の中間タップＣＴ２に電気的に接続されている。このため、本実施形態のトランス１は、たとえば図７Ａに示すスイッチング電源２に採用することができる。

図７Ａに示すスイッチング電源２では、整流回路３１は、ダイオードブリッジを構成するダイオードＤ１〜Ｄ４の代わりに、ダイオードＤ５，Ｄ６を有している。ダイオードＤ５は、アノードが二次コイルＳ１の第１出力端Ｔ２１に、カソードがコンデンサＣ３の第１電極に電気的に接続されている。ダイオードＤ６は、アノードが二次コイルＳ１の第２出力端Ｔ２２に、カソードがコンデンサＣ３の第２電極に電気的に接続されている。また、二次コイルＳ１の中間タップＣＴ２は、コンデンサＣ３の第２電極に電気的に接続されている。

上記のように構成された整流回路３１は、トランス１の二次コイルＳ１から出力される電圧をダイオードＤ５，Ｄ６により整流する。また、整流回路３１は、ダイオードＤ５，Ｄ６から出力される脈流電圧をコンデンサＣ３により平滑して出力する。

なお、本実施形態のトランス１は、図７Ａに示すスイッチング電源２の他に、たとえば図７Ｂに示すスイッチング電源２にも採用することができる。図７Ｂに示すスイッチング電源２は、コンデンサＣ２の代わりに、コンデンサＣ２１，Ｃ２２の直列回路を有している点で図７Ａに示すスイッチング電源２と異なっている。

コンデンサＣ２１は、第１電極が二次コイルＳ１の第１出力端Ｔ２１に、第２電極が二次コイルＳ１の中間タップＣＴ２に電気的に接続されている。コンデンサＣ２２は、第１電極が二次コイルＳ１の中間タップＣＴ２に、第２電極が二次コイルＳ１の第２出力端Ｔ２２に電気的に接続されている。

図７Ｂに示すスイッチング電源２では、図７Ａに示すスイッチング電源２と比較して、二次コイルＳ１に誘起される出力電圧のリプルを低減することができ、結果としてノイズの低減を図ることができる。

ここで、本実施形態のトランス１では、二次コイルＳ１も一次コイルＰ１と同様の構成となっている。つまり、第３コイルＬ３は、第１コイルＬ１と同様に、複数（ここでは、２つ）の第３サブコイルＬ３１，Ｌ３２を直列に電気的に接続して構成されている。また、第４コイルＬ４は、第２コイルＬ２と同様に、複数（ここでは、２つ）の第４サブコイルＬ４１，Ｌ４２を直列に電気的に接続して構成されている。

また、第３コイルＬ３および第４コイルＬ４は、それぞれ多層基板Ｂ１の厚さ方向（上下方向）において第１コイルＬ１および第２コイルＬ２と対称に配置されている。具体的には、図１Ｂに示すように、第３コイルＬ３は、一次コイルＰ１と二次コイルＳ１とを隔てる境界線ＢＬ１に対して、第１コイルＬ１と線対称に配置されている。このため、第３サブコイルＬ３１，３２も、それぞれ境界線ＢＬ１に対して第１サブコイルＬ１１，Ｌ１２と線対称に配置されている。また、第４コイルＬ４は、境界線ＢＬ１に対して第２コイルＬ２と線対称に配置されている。このため、第４サブコイルＬ４１，Ｌ４２も、それぞれ境界線ＢＬ１に対して第２サブコイルＬ２１，Ｌ２２と線対称に配置されている。

そして、多層基板Ｂ１の厚さ方向において、第３サブコイルＬ３１，Ｌ３２の中心の位置が、第４サブコイルＬ４１，Ｌ４２の中心の位置と一致している。このため、この構成では、第１コイルＬ１と第３コイルＬ３との間の結合係数と、第１コイルＬ１と第４コイルＬ４との間の結合係数と、第２コイルＬ２と第３コイルＬ３との間の結合係数と、第２コイルＬ２と第４コイルＬ４との間の結合係数とが比較例と比べて均一になる。したがって、この構成では、第１コイルＬ１の駆動により二次コイルＳ１に誘起される出力電圧と、第２コイルＬ２の駆動により二次コイルＳ１に誘起される出力電圧とが均一になり易く、二次側の出力電圧の低下および電力変換効率の低下を抑制することができる。

なお、二次コイルＳ１を上記のように構成するか否かは任意である。さらに、二次コイルＳ１を、第３コイルＬ３および第４コイルＬ４を有する構成とするか否かも任意である。

＜アイソレータの構成＞
次に、本実施形態のアイソレータ４について説明する。本実施形態のアイソレータ４は、図８Ａ，図８Ｂに示すように、スイッチング電源２と、絶縁回路５と、信号処理回路６とを備えている。また、本実施形態のアイソレータ４では、スイッチング電源２、絶縁回路５、および信号処理回路６がそれぞれ多層基板Ｂ１に実装されている。なお、絶縁回路５は、多層基板Ｂ１の表面（たとえば、上面）に形成されていてもよく、多層基板Ｂ１の内部に設けられていてもよい。

絶縁回路５は、一次側に入力される入力信号と、入力信号に応じて二次側に出力される出力信号とを電気的に絶縁するように構成されている。絶縁回路５は、たとえば半導体プロセスで形成されるマイクロコイルを用いた磁気結合により、一次側と二次側とを電気的に絶縁するように構成される。また、絶縁回路５は、たとえばキャパシタを用いた容量結合により、一次側と二次側とを電気的に絶縁するように構成されていてもよい。その他、絶縁回路５は、たとえばフォトカプラを用いた光結合により、一次側と二次側とを電気的に絶縁するように構成されていてもよい。

信号処理回路６は、一次側の第１処理回路６１と、二次側の第２処理回路６２とで構成されている。第１処理回路６１は、３つの入力端子６１１〜６１３の各々に入力される入力信号を処理し、絶縁回路５に出力する。ここでは、入力信号はディジタル信号である。また、入力端子６１１〜６１３は、それぞれ多層基板Ｂ１に形成されたランドである。なお、本実施形態のアイソレータ４では、図８Ａの破線で示すように、駆動回路２１が信号処理回路６（第１処理回路６１）に含まれているが、他の構成であってもよい。すなわち、駆動回路２１と信号処理回路６とは個別に構成されていてもよい。

第２処理回路６２は、絶縁回路５を介して第１処理回路６１から伝送される信号を処理し、出力信号として３つの出力端子６２１〜６２３の各々に出力する。これら出力端子６２１〜６２３の各々に出力される出力信号は、入力端子６１１〜６１３の各々に入力される入力信号と１対１に対応する。ここでは、出力信号はディジタル信号である。また、出力端子６２１〜６２３は、それぞれ多層基板Ｂ１に形成されたランドである。なお、本実施形態のアイソレータ４では、図８Ａの破線で示すように、出力回路３が信号処理回路６（第２処理回路６２）に含まれているが、他の構成であってもよい。すなわち、出力回路３と信号処理回路６とは個別に構成されていてもよい。また、第２処理回路６２は、外部電源から動作電力が供給される構成であってもよいが、たとえばトランス１の二次側の出力電力が動作電力として直接供給される構成であってもよい。

本実施形態のアイソレータ４では、多層基板Ｂ１における領域Ｘ１（図８Ｂ参照）にトランス１が形成されている。また、本実施形態のアイソレータ４では、多層基板Ｂ１における領域Ｘ２（図８Ｂ参照）に駆動回路２１、絶縁回路５、および信号処理回路６が実装されている。多層基板Ｂ１の上面は、駆動回路２１や絶縁回路５などの回路を保護することや、多層基板Ｂ１の上面に実装された一次側の回路と二次側の回路とを互いに電気的に絶縁する目的で、たとえばエポキシ樹脂などの樹脂材料からなる封止材４１で覆われている。

上述のように、本実施形態のアイソレータ４は、絶縁回路５および信号処理回路６からなる通信用のアイソレータと、電力伝送用のトランス１を有するスイッチング電源２とが、１つの多層基板Ｂ１に一体に構成されている。したがって、本実施形態のアイソレータ４は、電力変換効率の低下を抑制したスイッチング電源２を備えつつも、小型に構成することができる。

なお、本実施形態のアイソレータ４は、ディジタル信号である入力信号を電気的に絶縁された二次側に出力する構成であるが、他の構成であってもよい。たとえば、本実施形態のアイソレータ４は、アナログ信号である入力信号を電気的に絶縁された二次側に出力する構成であってもよい。

（実施形態２）
以下、本発明の実施形態２に係るトランス１について説明する。ただし、本実施形態のトランス１の基本的な構成は、実施形態１のトランス１と共通するので、共通する部位には同一の番号を付して説明を省略する。

本実施形態のトランス１は、図９，図１０に示すように、複数（ここでは、４つ）のコイル対ＣＰ１〜ＣＰ４を備えている。コイル対ＣＰ１，ＣＰ２は、複数（ここでは、２つ）の第１サブコイルＬ１１，Ｌ１２および複数（ここでは、２つ）の第２サブコイルＬ２１，Ｌ２２が互いに多層基板Ｂ１の厚さ方向（上下方向）において対向するように構成されている。コイル対ＣＰ３，ＣＰ４は、複数（ここでは、２つ）の第３サブコイルＬ３１，Ｌ３２および複数（ここでは、２つ）の第４サブコイルＬ４１，Ｌ４２が互いに多層基板Ｂ１の厚さ方向において対向するように構成されている。

ここでは、コイル対ＣＰ１は、絶縁層Ｂ１１の上面に形成された第１サブコイルＬ１１と、絶縁層Ｂ１２の上面に形成された第２サブコイルＬ２２とが対向して構成されている。コイル対ＣＰ２は、絶縁層Ｂ１１の上面に形成された第２サブコイルＬ２１と、絶縁層Ｂ１２の上面に形成された第１サブコイルＬ１２とが対向して構成されている。また、コイル対ＣＰ３は、絶縁層Ｂ１３の上面に形成された第３サブコイルＬ３１と、絶縁層Ｂ１４の上面に形成された第４サブコイルＬ４２とが対向して構成されている。コイル対ＣＰ４は、絶縁層Ｂ１３の上面に形成された第４サブコイルＬ４１と、絶縁層Ｂ１４の上面に形成された第３サブコイルＬ３２とが対向して構成されている。

以下、本実施形態のトランス１の動作について簡単に説明する。たとえば第２入力端Ｔ１２から第１入力端Ｔ１１に向かって一次コイルＰ１に電流Ｉ１を流した場合、図９に示すように、コイル対ＣＰ１に磁束Ｍ１が、コイル対ＣＰ２に磁束Ｍ２が発生する。そして、磁束Ｍ１は、主にコイル対ＣＰ１と対向するコイル対ＣＰ３に作用する。また、磁束Ｍ２は、主にコイル対ＣＰ２と対向するコイル対ＣＰ４に作用する。このため、二次コイルＳ１には、第２出力端Ｔ２２から第１出力端Ｔ２１に向かって誘導電流Ｉ２が流れる。

ここで、本実施形態のトランス１では、複数のコイル対ＣＰ１，ＣＰ２は、多層基板Ｂ１の一面（上面）に沿って並ぶように配置されている。同様に、複数のコイル対ＣＰ３，ＣＰ４は、多層基板Ｂ１の一面（上面）に沿って並ぶように配置されている。このため、本実施形態のトランス１は、実施形態１のトランス１と比較して、一次コイルＰ１および二次コイルＳ１が形成される層の数が少なくて済む。つまり、実施形態１のトランス１では、一次コイルＰ１および二次コイルＳ１が形成される層の数が８層であるのに対して（図４参照）、本実施形態のトランス１では、４層で済む（図１０参照）。したがって、本実施形態のトランス１は、実施形態１のトランス１と比較して、多層基板Ｂ１の厚さ方向の寸法を小さくすることができる。なお、本実施形態のトランス１では、多層基板Ｂ１は、コイルが形成されていない絶縁層を有していてもよい。この場合、多層基板Ｂ１の異なる絶縁層に形成されたコイル間を接続する配線は、コイルが形成されていない絶縁層に形成されていてもよい。

なお、本実施形態のトランス１では、二次コイルＳ１も複数のコイル対ＣＰ３，ＣＰ４で構成されているが、少なくとも一次コイルＰ１を構成する複数のコイル対ＣＰ１，ＣＰ２が多層基板Ｂ１の一面（上面）に沿って並ぶように配置されていればよい。

ところで、複数の第１サブコイルＬ１１，Ｌ１２および複数の第２サブコイルＬ２１，Ｌ２２は、図１１に示すように、それぞれ多層基板Ｂ１の一面（上面）に沿って並ぶコイルが互いに逆向きの磁束を発生するように構成されるのが好ましい。つまり、複数の第１サブコイルＬ１１，Ｌ１２は、多層基板Ｂ１の一面に沿って並ぶコイルの各々のコイル軸の中心を通る磁束が多層基板Ｂ１の厚さ方向（上下方向）において互いに逆向きとなる磁束を発生するように構成されるのが好ましい。複数の第２サブコイルＬ２１，Ｌ２２についても同様に構成されるのが好ましい。

具体的には、第１サブコイルＬ１１が導体を時計回りに巻き回して構成されているのに対し、第１サブコイルＬ１２は導体を反時計回りに巻き回して構成されている。同様に、第２サブコイルＬ２１，Ｌ２２は、それぞれ導体を互いに逆向きに巻き回して構成されている。第３サブコイルＬ３１，Ｌ３２および第４サブコイルＬ４１，Ｌ４２も同様である。

この構成では、たとえば第２入力端Ｔ１２から第１入力端Ｔ１１に向かって一次コイルＰ１に電流Ｉ１を流した場合、図１１に示すように、第１サブコイルＬ１１の中心を通る磁束Ｍ１と、第１サブコイルＬ１２の中心を通る磁束Ｍ２とが互いに逆向きになる。このため、この構成では、トランス１から離れた位置へと放射される磁束Ｍ１，Ｍ２が互いに打ち消し合うことで、不要輻射を低減することができる。

なお、上記のように構成されたトランス１は、図１２に示すように、第１出力端Ｔ２１と第２出力端Ｔ２２とを入れ替えて構成されていてもよい。この構成では、第４サブコイルＬ４２および第３サブコイルＬ３２が絶縁層Ｂ１３の上面に形成され、第３サブコイルＬ３１および第４サブコイルＬ４１が絶縁層Ｂ１４の上面に形成される。

また、上記のように構成されたトランス１をスイッチング電源２に採用する場合、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２（以下、「スイッチング素子Ｑ１，Ｑ２」という）は、図１３に示すように配置されるのが好ましい。すなわち、スイッチング素子Ｑ１，Ｑ２は、複数の第１サブコイルＬ１１，Ｌ１２のうち多層基板Ｂ１の一面（上面）に沿う方向において隣り合うコイル間に配置されるのが好ましい。ここでは、スイッチング素子Ｑ１，Ｑ２は、絶縁層Ｂ１１の上面において、隣り合う第１サブコイルＬ１１，Ｌ１２の間に配置される。

この構成では、スイッチング素子Ｑ１，Ｑ２が配置されている位置において、磁束Ｍ１と磁束Ｍ２とが互いに逆向きになる。したがって、この構成では、磁束Ｍ１，Ｍ２が互いに打ち消し合うことで、スイッチング素子Ｑ１，Ｑ２に対する不要輻射を低減することができる。なお、スイッチング素子Ｑ１，Ｑ２に限らず、多層基板Ｂ１に実装される電子部品が上記の位置に配置されていてもよい。この構成では、電子部品に対する不要輻射を低減することができる。

（実施形態３）
以下、本発明の実施形態３に係るトランス１について説明する。ただし、本実施形態のトランス１の基本的な構成は、実施形態１のトランス１と共通するので、共通する部位には同一の番号を付して説明を省略する。

本実施形態のトランス１では、図１４Ａに示すように、複数の第１サブコイルＬ１１，Ｌ１２は、互いに異なる層に形成されている。また、複数の第２サブコイルＬ２１，Ｌ２２は、図１４Ｂに示すように、互いに異なる層に形成されている。同様に、複数の第３サブコイルＬ３１，Ｌ３２および複数の第４サブコイルＬ４１，Ｌ４２も、それぞれ互いに異なる層に形成されている。なお、図１４Ａ，図１４Ｂでは、多層基板Ｂ１の図示を省略している。

また、複数の第１サブコイルＬ１１，Ｌ１２および複数の第２サブコイルＬ２１，Ｌ２２は、多層基板Ｂ１の厚さ方向（上下方向）に沿った一軸Ａ１（図１７参照）上に、各々のコイル軸の中心が位置するように配置されている。そして、第１サブコイルＬ１１，Ｌ１２および第２サブコイルＬ２１，Ｌ２２は、それぞれ同じ層において互いに重ならないように配置されている。

本実施形態のトランス１では、図１５Ａに示すように、絶縁層Ｂ１１の上面にはコイルが形成されていない。そして、第１サブコイルＬ１１，Ｌ１２および第２サブコイルＬ２１，Ｌ２２は、図１５Ｂ，図１５Ｃに示すように、絶縁層Ｂ１２，Ｂ１３の上面に形成されている。また、第３サブコイルＬ３１，Ｌ３２および第４サブコイルＬ４１，Ｌ４２は、図１６Ａ，図１６Ｂに示すように、絶縁層Ｂ１４，Ｂ１５の上面に形成されている。

第１サブコイルＬ１１は、図１５Ｂに示すように、絶縁層Ｂ１２の上面に形成されている。第１サブコイルＬ１１は、第１端がビアＨ１０により第１入力端Ｔ１１に、第２端がビアＨ１１により第１サブコイルＬ１２の第１端に電気的に接続されている。第１サブコイルＬ１２は、図１５Ｃに示すように、絶縁層Ｂ１３の上面に形成されている。第１サブコイルＬ１２の第２端は、ビアＨ１２により中間タップＣＴ１に電気的に接続されている。

第２サブコイルＬ２１は、図１５Ｂに示すように、絶縁層Ｂ１２の上面で、かつ第１サブコイルＬ１１の内側に形成されている。第２サブコイルＬ２１は、第１端がビアＨ１２により中間タップＣＴ１に、第２端がビアＨ１３により第２サブコイルＬ２２の第１端に電気的に接続されている。第２サブコイルＬ２２は、図１５Ｃに示すように、絶縁層Ｂ１３の上面で、かつ第１サブコイルＬ１２の外側に形成されている。第２サブコイルＬ２２の第２端は、ビアＨ４により第２入力端Ｔ１２に電気的に接続されている。

第３サブコイルＬ３１は、図１６Ａに示すように、絶縁層Ｂ１４の上面に形成されている。第３サブコイルＬ３１は、第１端がビアＨ５により第１出力端Ｔ２１に、第２端がビアＨ１４により第３サブコイルＬ３２の第１端に電気的に接続されている。第３サブコイルＬ３２は、図１６Ｂに示すように、絶縁層Ｂ１５の上面に形成されている。第３サブコイルＬ３２の第２端は、ビアＨ１５により中間タップＣＴ２に電気的に接続されている。

第４サブコイルＬ４１は、図１６Ａに示すように、絶縁層Ｂ１４の上面で、かつ第３サブコイルＬ３１の内側に形成されている。第４サブコイルＬ４１は、第１端がビアＨ１５により中間タップＣＴ２に、第２端がビアＨ１６により第４サブコイルＬ４２の第１端に電気的に接続されている。第４サブコイルＬ４２は、図１６Ｂに示すように、絶縁層Ｂ１５の上面で、かつ第３サブコイルＬ３２の外側に形成されている。第４サブコイルＬ４２の第２端は、ビアＨ９により第２出力端Ｔ２２に電気的に接続されている。

上記のように多層基板Ｂ１を構成することで、第１サブコイルＬ１１，Ｌ１２は、図１７に示すように、それぞれ多層基板Ｂ１の厚さ方向（上下方向）において第２サブコイルＬ２２，Ｌ２１と対向するように配置される。また、第３サブコイルＬ３１，Ｌ３２は、図１７に示すように、それぞれ多層基板Ｂ１の厚さ方向において第４サブコイルＬ４２，Ｌ４１と対向するように配置される。

本実施形態のトランス１は、実施形態１のトランス１と比較して、一次コイルＰ１および二次コイルＳ１が形成される層の数が少なくて済む。つまり、実施形態１のトランス１では、一次コイルＰ１および二次コイルＳ１が形成される層の数が８層であるのに対して（図４参照）、本実施形態のトランス１では、４層で済む（図１７参照）。したがって、本実施形態のトランス１は、実施形態１のトランス１と比較して、多層基板Ｂ１の厚さ方向の寸法を小さくすることができる。

また、本実施形態のトランス１では、第１サブコイルＬ１１，Ｌ１２および第２サブコイルＬ２１，Ｌ２２は、一軸Ａ１上に各々のコイル軸の中心が位置し、かつ同じ層において互いに重ならないように配置されている。このため、本実施形態のトランス１では、多層基板Ｂ１の実装面積も小さくすることができる。

なお、本実施形態のトランス１では、第１サブコイルＬ１１，Ｌ１２は、各々で発生する磁束密度が同じになるように構成されるのが好ましい。同様に、第２サブコイルＬ２１，Ｌ２２は、各々で発生する磁束密度が同じになるように構成されるのが好ましい。この構成を実現するためには、たとえば、第１サブコイルＬ１２に対してコイルの径寸法が大きい第１サブコイルＬ１１の巻数を、第１サブコイルＬ１２の巻数よりも少なくすればよい。同様に、第２サブコイルＬ２１に対してコイルの径寸法が大きい第２サブコイルＬ２２の巻数を、第２サブコイルＬ２１の巻数よりも少なくすればよい。

（実施形態４）
以下、本発明の実施形態４に係るトランス１について説明する。ただし、本実施形態のトランス１の基本的な構成は、実施形態１のトランス１と共通するので、共通する部位には同一の番号を付して説明を省略する。

本実施形態のトランス１では、複数（ここでは、４つ）の第１サブコイルＬ１１〜Ｌ１４は、図１８Ａに示すように、２つの異なる層に交互に形成されている。また、複数（ここでは、４つ）の第２サブコイルＬ２１〜Ｌ２４は、図１８Ｂに示すように、２つの異なる層に交互に形成されている。同様に、複数（ここでは、４つ）の第３サブコイルＬ３１〜Ｌ３４および複数（ここでは、４つ）の第４サブコイルＬ４１〜Ｌ４４も、それぞれ２つの異なる層に交互に形成されている。なお、図１８Ａ，図１８Ｂでは、多層基板Ｂ１の図示を省略している。

また、複数の第１サブコイルＬ１１〜Ｌ１４および複数の第２サブコイルＬ２１〜Ｌ２４は、多層基板Ｂ１の厚さ方向（上下方向）に沿った一軸Ａ１（図１９参照）上に、各々のコイル軸の中心が位置するように配置されている。そして、第１サブコイルＬ１１〜Ｌ１４および第２サブコイルＬ２１〜Ｌ２４は、それぞれ同じ層において互いに重ならないように配置されている。

以下、第１サブコイルＬ１１〜Ｌ１４および第２サブコイルＬ２１〜Ｌ２４の配置について図１８Ａ，図１８Ｂ，図１９を用いて説明する。第１サブコイルＬ１１は、絶縁層Ｂ１２の上面に形成されている。第１サブコイルＬ１１は、第１端が第１入力端Ｔ１１に、第２端がビアＨ１７により第１サブコイルＬ１２の第１端に電気的に接続されている。第１サブコイルＬ１２は、絶縁層Ｂ１３の上面に形成されている。第１サブコイルＬ１２の第２端は、ビアＨ１８により第１サブコイルＬ１３の第１端に電気的に接続されている。

第１サブコイルＬ１３は、絶縁層Ｂ１２の上面で、かつ第１サブコイルＬ１１の内側に形成されている。第１サブコイルＬ１３の第２端は、ビアＨ１９により第１サブコイルＬ１４の第１端に電気的に接続されている。第１サブコイルＬ１４は、絶縁層Ｂ１３の上面で、かつ第１サブコイルＬ１２の内側に形成されている。第１サブコイルＬ１４の第２端は、ビアＨ２０により中間タップＣＴ１に電気的に接続されている。

第２サブコイルＬ２１は、絶縁層Ｂ１２の上面に形成されている。第２サブコイルＬ２１は、第１端がビアＨ２０により中間タップＣＴ１に、第２端がビアＨ２１により第２サブコイルＬ２２の第１端に電気的に接続されている。第２サブコイルＬ２２は、絶縁層Ｂ１３の上面に形成されている。第２サブコイルＬ２２の第２端は、ビアＨ２２により第２サブコイルＬ２３の第１端に電気的に接続されている。

第２サブコイルＬ２３は、絶縁層Ｂ１２の上面で、かつ第２サブコイルＬ２１の外側に形成されている。第２サブコイルＬ２３の第２端は、ビアＨ２３により第２サブコイルＬ２４の第１端に電気的に接続されている。第２サブコイルＬ２４は、絶縁層Ｂ１３の上面で、かつ第２サブコイルＬ２２の外側に形成されている。第２サブコイルＬ２４の第２端は、ビアＨ４により第２入力端Ｔ１２に電気的に接続されている。

上記のように多層基板Ｂ１を構成することで、第１サブコイルＬ１１，Ｌ１２は、図１９に示すように、それぞれ多層基板Ｂ１の厚さ方向（上下方向）において第２サブコイルＬ２４，Ｌ２３と対向するように配置される。同様に、第１サブコイルＬ１３，Ｌ１４は、それぞれ多層基板Ｂ１の厚さ方向において第２サブコイルＬ２２，Ｌ２１と対向するように配置される。なお、第３サブコイルＬ３１〜Ｌ３４および第４サブコイルＬ４１〜Ｌ４４は、図１９に示すように、上記と同様にして絶縁層Ｂ１４，Ｂ１５に配置されるが、ここでは説明を省略する。

本実施形態のトランス１は、実施形態１のトランス１と比較して、一次コイルＰ１および二次コイルＳ１が形成される層の数が少なくて済む。つまり、実施形態１のトランス１では、一次コイルＰ１および二次コイルＳ１が形成される層の数が８層であるのに対して（図４参照）、本実施形態のトランス１では、４層で済む（図１９参照）。したがって、本実施形態のトランス１は、実施形態１のトランス１と比較して、多層基板Ｂ１の厚さ方向の寸法を小さくすることができる。

また、本実施形態のトランス１では、第１サブコイルＬ１１〜Ｌ１４および第２サブコイルＬ２１〜Ｌ２４は、一軸Ａ１上に各々のコイル軸の中心が位置し、かつ同じ層において互いに重ならないように配置されている。このため、本実施形態のトランス１では、多層基板Ｂ１の実装面積も小さくすることができる。

以上、本発明の実施形態１〜４のトランス１、およびスイッチング電源２、アイソレータ４について詳細に説明した。ただし、以上に説明した構成は、本発明の一例に過ぎず、本発明は上記の各実施形態に限定されることはなく、これら実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。たとえば、第１コイルＬ１は、３つ以上の第１サブコイルで構成されていてもよい。第２コイルＬ２、第３コイルＬ３、第４コイルＬ４についても同様である。

１ トランス
２ スイッチング電源
４ アイソレータ
５ 絶縁回路
６ 信号処理回路
Ｂ１ 多層基板
Ｂ１１〜Ｂ１８ 絶縁層
ＣＰ１〜ＣＰ４ コイル対
Ｌ１ 第１コイル
Ｌ１１，Ｌ１２ 第１サブコイル
Ｌ２ 第２コイル
Ｌ２１，Ｌ２２ 第２サブコイル
Ｌ３ 第３コイル
Ｌ３１，Ｌ３２ 第３サブコイル
Ｌ４ 第４コイル
Ｌ４１，Ｌ４２ 第４サブコイル
Ｐ１ 一次コイル
ＰＳ１ 外部電源
Ｑ１ 第１スイッチング素子
Ｑ２ 第２スイッチング素子
Ｓ１ 二次コイル

Claims (11)

1. 多層基板と、
   前記多層基板に形成される一次コイルと、
   前記多層基板に形成され、前記一次コイルと磁気的に結合する二次コイルとを備え、
   前記一次コイルは、複数の第１サブコイルを直列に電気的に接続して構成される第１コイルと、複数の第２サブコイルを直列に電気的に接続して構成される第２コイルとを有し、
   前記複数の第１サブコイルは、その少なくとも一部が前記多層基板の異なる層に形成されており、
   前記複数の第２サブコイルは、その少なくとも一部が前記多層基板の異なる層に形成されており、
   前記多層基板の厚さ方向において、前記複数の第１サブコイルの中心の位置は、前記複数の第２サブコイルの中心の位置と一致することを特徴とするトランス。
2. 前記第１コイルおよび前記第２コイルは、それぞれ前記一次コイルの中間タップに電気的に接続されており、
   前記複数の第１サブコイルは、それぞれ前記複数の第２サブコイルのうち前記中間タップからの接続順が一致するコイルと前記多層基板の厚さ方向において対向するように配置されることを特徴とする請求項１記載のトランス。
3. 前記複数の第１サブコイルおよび前記複数の第２サブコイルが互いに前記多層基板の厚さ方向において対向するコイル対を複数備え、
   前記複数のコイル対は、前記多層基板の一面に沿って並ぶように配置されることを特徴とする請求項１または２記載のトランス。
4. 前記複数の第１サブコイルおよび前記複数の第２サブコイルは、それぞれ前記多層基板の一面に沿って並ぶコイルの各々のコイル軸の中心を通る磁束が前記多層基板の厚さ方向において互いに逆向きとなる磁束を発生するように構成されることを特徴とする請求項３記載のトランス。
5. 前記複数の第１サブコイルおよび前記複数の第２サブコイルは、前記多層基板の厚さ方向に沿った一軸上に、各々のコイル軸の中心が位置するように配置されることを特徴とする請求項１または２記載のトランス。
6. 前記複数の第１サブコイルは、それぞれ異なる層に位置するように前記多層基板の厚さ方向に沿って配置され、
   前記複数の第２サブコイルは、それぞれ異なる層に位置するように前記多層基板の厚さ方向に沿って配置されることを特徴とする請求項５記載のトランス。
7. 前記二次コイルは、第３コイルおよび第４コイルを有し、
   前記第３コイルおよび前記第４コイルは、それぞれ前記二次コイルの中間タップに電気的に接続されることを特徴とする請求項１乃至６のいずれか１項に記載のトランス。
8. 前記第３コイルは、複数の第３サブコイルを直列に電気的に接続して構成され、
   前記第４コイルは、複数の第４サブコイルを直列に電気的に接続して構成され、
   前記第３コイルおよび前記第４コイルは、それぞれ前記多層基板の厚さ方向において前記第１コイルおよび前記第２コイルと対称に配置されることを特徴とする請求項７記載のトランス。
9. 請求項１乃至８のいずれか１項に記載のトランスと、
   外部電源から前記第１コイルへの給電経路を開閉する第１スイッチング素子と、
   前記外部電源から前記第２コイルへの給電経路を開閉する第２スイッチング素子と、
   前記第１コイルおよび前記第２コイルに交互に電流が流れるように前記第１スイッチング素子および前記第２スイッチング素子を制御する制御回路とを備えることを特徴とするスイッチング電源。
10. 請求項４記載のトランスと、
    外部電源から前記第１コイルへの給電経路を開閉する第１スイッチング素子と、
    前記外部電源から前記第２コイルへの給電経路を開閉する第２スイッチング素子と、
    前記第１コイルおよび前記第２コイルに交互に電流が流れるように前記第１スイッチング素子および前記第２スイッチング素子を制御する制御回路とを備え、
    前記第１スイッチング素子および前記第２スイッチング素子は、前記複数の第１サブコイルのうち前記多層基板の一面に沿う方向において隣り合うコイル間に配置されることを特徴とするスイッチング電源。
11. 請求項９または１０記載のスイッチング電源と、
    一次側に入力される入力信号と、前記入力信号に応じて二次側に出力される出力信号とを電気的に絶縁する絶縁回路と、
    前記入力信号および前記出力信号を処理する信号処理回路とを備え、
    前記絶縁回路および前記信号処理回路は、それぞれ前記多層基板に備えられることを特徴とするアイソレータ。

Images