JP2017158095A - フィルタ装置、及びインバータ装置 - Google Patents

フィルタ装置、及びインバータ装置 Download PDF

Info

Publication number
JP2017158095A
JP2017158095A JP2016041178A JP2016041178A JP2017158095A JP 2017158095 A JP2017158095 A JP 2017158095A JP 2016041178 A JP2016041178 A JP 2016041178A JP 2016041178 A JP2016041178 A JP 2016041178A JP 2017158095 A JP2017158095 A JP 2017158095A
Authority
JP
Japan
Prior art keywords
winding
leg
layer
wiring pattern
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016041178A
Other languages
English (en)
Other versions
JP6625904B2 (ja
Inventor
佐理 前川
Sari Maekawa
佐理 前川
俊介 玉田
Shunsuke Tamada
俊介 玉田
中沢 洋介
Yosuke Nakazawa
洋介 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016041178A priority Critical patent/JP6625904B2/ja
Publication of JP2017158095A publication Critical patent/JP2017158095A/ja
Application granted granted Critical
Publication of JP6625904B2 publication Critical patent/JP6625904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Inverter Devices (AREA)
  • Filters And Equalizers (AREA)

Abstract

【課題】ノイズを低減させるフィルタ装置及びインバータ装置の提供。【解決手段】第1の開口部301が設けられ、第1の巻線を表した第1の配線パターンが設けられた第1の層と、第2の巻線を表した第2の配線パターンが設けられた第2の層と、第1の層及び第2の層の間に設けられ、外部の電流経路と接続可能な導電性の第3の層とを有する第1の多層基板211と、第2の開口部302が設けられ、第3の巻線を表した第3の配線パターンが設けられた第4の層と、第4の巻線を表した第4の配線パターンが設けられた第5の層と、第4の層及び第5の層の間に設けられ、外部の電流経路と接続可能な導電性の第6の層とを有する第2の多層基板212と、第1の開口部及び第2の開口部を挿通する第1の脚と、第1の巻線と、第2の巻線と、第3の巻線と、第4の巻線の一部及び別の一部を挟んで第1の脚と並列に設けられた第2の脚及び第3の脚とを有する鉄心を備える。【選択図】図8

Description

本発明の実施形態は、フィルタ装置、及びインバータ装置に関する。
従来から、インバータに代表される電力変換装置は、半導体スイッチング素子のスイッチング動作により電力変換を行っている。電力変換を行う際に、コモンモード電圧が発生する。コモンモード電圧は、モータの浮遊容量などを介してアースへと流れる漏れ電流(高周波ノイズ)の原因となる。この漏れ電流対策として、フィルタ回路を設ける手法が提案されている。
特開2005−204438号公報
しかしながら、従来の技術においては、フィルタ回路で発生する寄生成分の影響によりフィルタ特性が劣化してしまう問題がある。このような問題を解決するためには、大きな断面積かつ実効磁路長の長いコアを用いて、巻線を疎に巻く必要がある。しかしながら、このような構成は、フィルタの大型化を招くため実用的でない。
実施形態のフィルタ装置は、第1の多層基板と、第2の多層基板と、鉄心と、を備える。第1の多層基板は、第1の開口部が設けられた多層基板であって、第1の入出力端子と第1の接続端子とを接続し且つ第1の開口部を囲む渦巻き状の第1の巻線を表した第1の配線パターンが設けられた第1の層と、第1の接続端子に接続された第2の接続端子と第2の入出力端子とを接続し、電流が流れた状態で第1の巻線において生じる磁界と同一方向に磁界を生じさせる、2の開口部を囲む渦巻き状の第2の巻線を表した第2の配線パターンが設けられた第2の層と、第1の層及び第2の層の間に設けられ、外部の電流経路と接続可能な導電性の第3の層と、を有する。第2の多層基板は、第2の開口部が設けられた多層基板であって、第3の入出力端子と第3の接続端子とを接続し且つ第2の開口部を囲む渦巻き状の第3の巻線を表した第3の配線パターンが設けられた第4の層と、第3の接続端子に接続された第4の接続端子と第4の入出力端子とを接続し、電流が流れた状態で第3の巻線において生じる磁界と同一方向に磁界を生じさせる、2の開口部を囲む渦巻き状の第4の巻線を表した第4の配線パターンが設けられた第5の層と、第4の層及び第5の層の間に設けられ、外部の電流経路と接続可能な導電性の第6の層と、を有する。鉄心は、第1の開口部、及び第2の開口部を挿通する第1の脚と、第1の巻線と、第2の巻線と、第3の巻線と、第4の巻線と、の一部を挟んで第1の脚と並列に設けられた第2の脚と、第1の脚及び第2の脚に挟まれた、第1の巻線と、第2の巻線と、第3の巻線と、第4の巻線と、に流れる電流の向きと逆方向に電流が流れる、第1の巻線、第2の巻線、第3の巻線、及び第4の巻線の別の一部を挟んで、第1の脚及び第2の脚と並列に設けられた第3の脚と、第1の脚、第2の脚、及び第3の脚の一端を接続する第1のヨーク部と、第1の脚、第2の脚、及び第3の脚の他端を接続する第2のヨーク部と、を有する。
図1は、第1の実施形態の電力変換システムの構成例を示した図である。 図2は、第1の実施形態のコモンモードチョークコイルの外観を例示した図である。 図3は、第1の実施形態のコモンモードチョークコイルを例示した分解図である。 図4は、第1の実施形態のコモンモードチョークコイルの上面図を示したものである。 図5は、第1の実施形態における、第1の固定部材と、第2の固定部材と、を接続する前のコモンモードチョークコイルの断面図を示した図である。 図6は、第1の実施形態の第1の多層基板の第1層の配線パターンを例示した図である。 図7は、第1の実施形態の第1の多層基板の第2層の配線パターンを例示した図である。 図8は、第1の実施形態における、第1の固定部材と、第2の固定部材と、を接続する前のコモンモードチョークコイルの断面図を示した図である。 図9は、第1の実施形態のコモンモードチョークコイルの側面図である。 図10は、コモンモードチョークコイルと、バイパス路と接続された低インピーダンス層との関係を例示した図である。 図11は、第1の実施形態のコモンモードチョークコイルにおいて生じる浮遊容量を例示した図である。 図12は、浮遊容量を説明した図である。 図13は、第2の実施形態のコモンモードチョークコイルにおいて、第1の固定部材と、第2の固定部材と、を接続する前の外観を例示した図である。 図14は、第2の実施形態における、第1の鉄心部と、第2の鉄心部と、を接続する前のコモンモードチョークコイルの断面図を示した図である。 図15は、第2の実施形態のコモンモードチョークコイルの1次側と2次側に同じ方向に電流が流れた場合の磁束の流れを示した図である。 図16は、第2の実施形態のコモンモードチョークコイルの1次側と2次側に異なる方向に電流が流れた場合の磁束の流れを示した図である。
次に、図を参照して、フィルタ装置が設けられたインバータ装置を備えた電力変換システムの実施形態について説明する。本実施形態ではフィルタ装置として、コモンモードチョークコイルを備えるEMIフィルタについて説明するが、他のフィルタ装置であっても良い。また、本実施形態は、インバータ装置として、PCS(Power Conditioning System)について説明するが、他のインバータ装置であっても良い。
(第1の実施形態)
図1は、本実施形態の電力変換システムの構成例を示した図である。図1に示されるように、電力変換システムは、太陽光発電装置150と、PCS(Power Conditioning System)100と、3相系統連係負荷180と、で構成されている。
太陽光発電装置150は、直流である入力電源151として機能するほかに、アース190への浮遊容量152が生じている。
3相系統連係負荷180は、家庭用又は産業用の商用電源を想定しているが、どのような負荷であっても良い。
PCS(Power Conditioning System)100は、EMIフィルタ110と、3相インバータ120と、放熱フィンと、を備えている。PCS100は、太陽光発電装置150から供給された直流の電力を、3相の交流の電力に変換し、3相系統連係負荷180に出力可能とする。
PCS100は、3相系統連係負荷180と接続するための接続端子131_1、131_2、131_3を備えている。
また、PCS100は、太陽光発電装置150と接続するための接続端子132、133を備えている。
3相インバータ120は、直流の電力と、3相の交流の電力とを、変換可能とする。
放熱フィン130は、3相インバータ120を冷却するためのフィンとする。
ところで、系統連係向けのインバータにおいては、商用電源側へのノイズが一定の規制値を超えないようにすることが求められている。このため、図1に示される例では、3相系統連係負荷180側へのノイズが、一定の規制値を超えないようにする必要がある。仮に、3相系統連係負荷180にノイズが漏れると、3相系統連係負荷180からアース190への浮遊容量を通り、アース190にノイズが漏れ出す可能性がある。そこで、本実施形態では、EMIフィルタ110が設けられている。
EMIフィルタ110は、コモンモードチョークコイル111と、3相バイパスコンデンサ112と、ノーマルモードリアクトル113と、で構成されている。
3相バイパスコンデンサ112は、3相インバータ120と、3相系統連係負荷180に接続可能な端子131_1、131_2、131_3と、を接続する各線から分岐配線して、リアクトルと直列になるように設けられている。
バイパス路145は、3相インバータ120と、3相系統連係負荷180に接続可能な端子131_1、131_2、131_3と、を接続する各線の接続点140からの分岐配線であって、3個の3相バイパスコンデンサ112を繋いだ中性点と、3相インバータ120の直流側の接続点141とを接続する。さらに、バイパス路145は、コモンモードチョークコイル111が備える6個の端子(図示せず)のうち、2つの端子と接続する。このようなバイパス路145は、ノイズ電流のバイパス路として機能する。
ノイズ電流のバイパス路は、3相バイパスコンデンサ112等を備えた構成のため、外側のアース190を介した経路と比べて、インピーダンスの低いルートとして作用する。これにより、外側のアース190を介した経路より、大きい電流が内側のバイパス路を通ることになる。
ノーマルモードリアクトル113は、3相インバータ120の3相交流側に、3相インバータ120と、3相系統連係負荷180に接続可能な端子131_1、131_2、131_3と、を接続する線毎に設けられている。
コモンモードチョークコイル111は、太陽光発電装置150と接続するための接続端子132、133と、3相インバータ120と、の間に設けられている。コモンモードチョークコイル111は、コモンモード電流に対して、インダクタとして機能するフィルタ装置とする。コモンモードチョークコイル111を設けることで、ノイズの絶対値を下げることができる。
図2は、本実施形態のコモンモードチョークコイル111の外観を例示した図である。一般的に、コモンモードチョークコイルは、一つのコアに2本の導線を巻いた構造のため、少なくとも4つの入出力端子を有すると共に、バイパス路145と接続するための2つの入出力端子を備えている。
本実施形態のコモンモードチョークコイル111は、第1の多層基板211と、第2の多層基板212と、第1の多層基板211及び第2の多層基板212を固定する鉄心部213と、で構成されている。
コモンモードチョークコイル111においては、第1の多層基板211は、一方の導線パターンの両端である2つの入出力端子201、202と、バイパス路145と接続するための入出力端子203と、が設けられている。同様に、第2の多層基板212も、他方の導線の両端である2つの入出力端子204と、バイパス路145と接続するための入出力端子と、を含んでいる。
図2に示されるように、コモンモードチョークコイル111では、第1の多層基板211と第2の多層基板212とをずらして配置することで、線(リード)の引き出しを容易にしている。
また、本実施形態では、コモンモードチョークコイル111を一つの構成として示した例について説明するが、一つの基板上にコモンモードチョークコイルと、他の回路(例えばインバータ等)と、を配置しても良い。
図3は、本実施形態のコモンモードチョークコイル111を例示した分解図である。図3に示されるように、第1の多層基板211に設けられた開口部301と、第2の多層基板212に設けられた(図示しない)開口部と、を貫いて、第1の鉄心部213aと、第2の鉄心部213bと、が接続する。
第1の鉄心部213aは、第1の脚311aと、第2の脚312aと、第3の脚313aと、第1のヨーク部314と、を備えている。第1のヨーク部314は、第1の脚311a、第2の脚312a、及び第3の脚313aの一端を接続している。
また、第2の鉄心部213bは、第1の脚311bと、第2の脚312bと、第3の脚313bと、第2のヨーク部315と、を備えている。第2のヨーク部315は、第1の脚311b、第2の脚312b、及び第3の脚313bの他端を接続している。
第1の鉄心部213aの第1の脚311a、及び第2の鉄心部213bの第1の脚311bは、第1の多層基板211に設けられた開口部301と、第2の多層基板212に設けられた(図示しない)開口部と、を挿通して接続される。
第1の鉄心部213aの第2の脚312a、及び第2の鉄心部213bの第2の脚312bは、第1の多層基板211、及び第2の多層基板212を挟んで接続される。これにより、第2の脚312a、312bは、第1の脚311a、311bと並列に設けられる。
第1の鉄心部213aの第3の脚313a、及び第2の鉄心部213bの第3の脚313bは、第1の多層基板211及び第2の多層基板212を、第2の脚312a、312bと別の位置を挟んで接続される。第3の脚313a、313bは、第1の多層基板211、及び第2の多層基板212のうち、第2の脚312a、312bと別の一部を挟んで、第1の脚311a、311b及び第2の脚312a、312bと並列に設けられる。
図4は、本実施形態のコモンモードチョークコイル111の上面図を示したものである。図4に示されるように、第1の多層基板211と、第2の多層基板211と、が重なるように設けられている。次にコモンモードチョークコイル111の断面図について説明する。
図5は、第1の鉄心部213aと、第2の鉄心部213bと、を接続する前のコモンモードチョークコイル111の断面図を示した図である。図5に示される断面図は、図4のA−Aを示している。図5に示される例では、第1の鉄心部213a、及び第2の鉄心部213bは、プレーナ型フェライトコアとする。そして、第1の多層基板211の開口部301と、第2の多層基板212の開口部302と、を貫く第1の脚(第1の脚311aと第1脚311bが接続することで形成された脚)が、コモンモードチョークコイル111のコアとなる。
第1の多層基板211は、第1の層と、絶縁層と、バイパス層411と、絶縁層と、第2の層と、絶縁層と、で構成されている。図5においては、層211aに、第1の層と、絶縁層と、が含まれ、層211bに、絶縁層と、第2の層と、絶縁層と、が含まれている。そして、第1層に第1の巻線となる配線パターン401aが設けられ、第2層に第2の巻線となる配線パターン401bが設けられている。
第1の層の配線パターン401a及び第2の層の配線パターン401bは、コアを囲む渦巻き状の巻線として機能する。また、配線パターン401a及び配線パターン401bで示された巻線は、コモンモードチョークコイル111のP側のコイルとなる。巻線は、例えば、銅パターンで表すことが考えられる。また、第1の層の配線パターン401a及び配線パターン401bの巻線は、電流が流れた状態で同一方向に磁界を生じさせる。例えば、配線パターン401a及び配線パターン401bは、開口部301より左側で奥方向に電流が流れ、開口部301より右側で手前方向に電流が流れることで、同一方向に磁界を生じさせる。
図6は、本実施形態の第1の多層基板211の第1層を例示した図である。図6に示されるように、第1の多層基板211は、開口部511が設けられている。そして、第1の多層基板211の第1の層では、ビア501と層間ビア502とを接続し、開口部511を囲む渦巻き状の第1の巻線を表した配線パターン401aが設けられている。これにより、第1の多層基板211の第1層の配線パターン401aは、開口部511に挿通された、第1の鉄心部213aの脚(コア)を囲んだ渦巻き状の巻線になるように形成されている。
第1の多層基板211の第1層の配線パターンの両端には、ビア501と、層間ビア502と、が接続されている。ビア501は、外部と接続するための入出力端子とする。また、層間ビア502は、他の層の配線パターンと接続するための接続端子とする。そして、ビア501から電流が流れてきて、ビア502から電流が流れていく場合に、矢印550に電流が流れる。
また、第1の多層基板211の第1層には、第2の層に設けられた入出力端子と接続する配線を通すための穴504と、バイパス層411と接続する配線を通すための穴503と、が設けられている。
図7は、本実施形態の第1の多層基板211の第2層を例示した図である。図7に示されるように、第2の多層基板211の第2層は、開口部611が設けられた層であって、層間ビア602とビア601とを接続し、開口部611を囲む渦巻き状の第2の巻線を表した配線パターン401bが設けられている。これにより、第1の多層基板211の第2層の配線パターン401bは、開口部611に挿入された、第1の鉄心部213aの脚(コア)611に施された巻線になるように形成されている。
また、第1の多層基板211の第2層の巻線を表した配線パターン401bの両端には、ビア601と、層間ビア602と、が接続されている。ビア601は、外部と接続するための入出力端子とする。また、層間ビア602は、層間ビア502を介して、第1層の配線パターン401aと接続するための層間ビアとする。そして、第1の層と接続されているビア602から電流が流れてきて、ビア601から電流が流れていく場合に、矢印650に電流が流れる。図5の矢印550と、図6の矢印650と、で示されるように、流れる電流の方向は同じとなる。
また、第1の多層基板211の第2層には、第1の層に設けられた入出力端子と接続する配線を通すための穴603と、バイパス層411と接続する配線を通すための穴604と、が設けられている。
このように、本実施形態のP側のコイルは、複数の層の各々の配線パターンで表された巻線によって、ターン数を構成している。なお、N側のコイルも同様の構成として、説明を省略する。
図6及び図7に示した例では、巻線の線幅がほぼ同じ場合について示したが、線幅に特に制限を加えるものではなく、実施態様(例えば、層毎)に応じて線幅を異ならせても良い。また、ターン数も実施の態様に応じて設定されるものとする。また、本実施形態では、第1の多層基板において、巻線を表す配線パターンが2層で形成された例について説明したが、3層以上であっても良い。3層以上の場合であっても、巻線を表す配線パターンが形成された層の間にバイパス層を設けることとする。
図5に戻り、バイパス層411は、外部の電流経路と接続可能な導電性の層とする。例えば、バイパス層411は、層間ビアを介して第2の多層基板212のバイパス層412と接続し、3相インバータ120の3相交流側と直流側とを接続するバイパス路が形成される層であって、第1の層と第2の層との間に設けられることで、第1の層の配線パターン401a及び第2の層の配線パターン401bと面的に向かい合う低インピーダンス路を実現する。これにより、バイパス層411は、第1の層及び第2の層の配線パターンで表された巻線の間に浮遊容量を生じさせる。
図5に示される例では、第1の層の配線パターン401aの第1の巻線と、第2の層の配線パターン401bの第2の巻線と、がバイパス層411を挟んで線対称になるように配置されているが、このような配置手法に制限するものではない。つまり、配線パターン401a及び配線パターン401bの巻き線と、バイパス層412と、の間で、浮遊容量を生じさせるのであれば、どのような配置手法であっても良い。
開口部301は、第1の多層基板211に対して、第1の層の配線パターンの巻線で囲まれた領域、及び第2の層の配線パターンの巻線で囲まれた領域を貫いている。
第2の多層基板212は、第3の層と、絶縁層と、バイパス層412と、絶縁層と、第4の層と、絶縁層と、で構成されている。図5においては、層212aに、第3の層と、絶縁層と、が含まれ、層212bに、絶縁層と、第5の層と、絶縁層と、が含まれている。そして、第3層に第3の巻線となる配線パターン402aが設けられ、第4層に第4の巻線となる配線パターン402bが設けられている。
第3の層の配線パターン402a及び第4の層の配線パターン402bは、コアを囲む渦巻き状の巻線として機能する。また、配線パターン402a及び配線パターン402bで示された巻線は、コモンモードチョークコイル111のN側のコイルとなる。また、配線パターン402a及び配線パターン402bの巻線は、電流が流れた状態で同一方向に磁界を生じさせる。例えば、配線パターン402a及び配線パターン402bは、開口部302より左側で奥方向に電流が流れ、開口部301より右側で手前方向に電流が流れることで、同一方向に磁界を生じさせる。
第2の多層基板212の第3層の配線パターン402a及び第4層の配線パターン402bは、巻き方向が第1の多層基板211の第1層の配線パターン401a及び第2層の配線パターン401bと同じとし、同様の構成で実現できるため、説明を省略する。
バイパス層412は、外部の電流経路と接続可能な導電性の層とする。例えば、バイパス層412は、層間ビアを介して第1の多層基板211のバイパス層211と接続し、3相インバータ120の3相交流側と直流側とを接続するバイパス路が形成される層であって、第1の層と第2の層との間に設けられることで、第1の層の配線パターン401a及び第2の層の配線パターン401bと面的に向かい合う低インピーダンス路を実現する。これにより、バイパス層412は、第1の層の配線パターン401a及び第2の層の配線パターン401bで表された巻線の間に浮遊容量を生じさせる。
第2の脚(第2の脚312aと第2の脚312bが接続することで形成された脚)は、第1の層の第1の巻線と、第2の層の第2の巻線と、第3の層の第3の巻線と、第4の層の第4の巻線と、の一部を挟んで第1の脚と並列に設けられる。
第3の脚(第3の脚313aと第3の脚313bが接続することで形成された脚)は、第1の脚及び第2の脚に挟まれた、第1の巻線と、第2の巻線と、第3の巻線と、第4の巻線と、に流れる電流の向きと逆方向に電流が流れる、第1の巻線、第2の巻線、第3の巻線、及び第4の巻線の別の一部を挟んで、第1の脚及び第2の脚と並列に設けられる。
そして、コモンモードチョークコイル111は、配線パターン401a、配線パターン401b、配線パターン402a、及び配線パターン402b全てに同じ方向の電流が流れた(コモンモード電流が流れた)場合に、インダクタとして機能する。
図8は、第1の鉄心部213aと、第2の鉄心部213bと、を接続する前のコモンモードチョークコイル111の断面図を示した図である。図8に示される断面図は、図4のB−Bを示している。図8に示される例では、第1の鉄心部213a、及び第2の鉄心部213bは、プレーナ型フェライトコアとする。そして、第1の多層基板211の開口部301と、第2の多層基板212の開口部302と、を挿通し、第1の鉄心部213a及び第2の鉄心部213bの第1の脚が、コモンモードチョークコイル111のコアとなる。
図9は、本実施形態のコモンモードチョークコイル111の側面図である。図9に示されるように、コモンモードチョークコイル111は、鉄心部213で、第1の多層基板211及び第2の多層基板212を固定している。
図9の線(1)は、入出力端子となるビア501から延びた線であって、図1の(1)と対応し、コモンモードチョークコイル111のP側且つ太陽光発電装置150側の線を示している。図9の線(2)は、入出力端子となるビア601から延びた線であって、図1の(2)と対応し、コモンモードチョークコイル111のP側且つ3相インバータ120側の線を示している。
そして、第1の多層基板211内において、層間ビア502及び層間ビア602を接続することで、入出力端子となるビア501を介して入力された電流が、入出力端子となるビア601から出力されることになる。
図9の線(3)は、入出力端子となるビア801から延びた線であって、図1の(3)と対応し、コモンモードチョークコイル111のN側且つ太陽光発電装置150側の線を示している。図9の線(4)は、入出力端子となるビア802から延びた線であって、図1の(4)と対応し、コモンモードチョークコイル111のN側且つ3相インバータ120側の線を示している。
そして、第2の多層基板212内において、層間ビア803及び層間ビア804を接続することで、入出力端子となるビア803を介して入力された電流が、入出力端子となるビア804から出力されることになる。
さらに、図9の線(5)は、図1の(5)と対応し、バイパス路と接続されている。なお、接続手法については、どのような手法を用いても良いものとして説明を省略する。
図10は、コモンモードチョークコイル111と、バイパス路と接続された低インピーダンス層との関係を例示した図である。図10に示されるように、コモンモードチョークコイル111のP側のコイル及びN側のコイルに挟み込まれるように、低インピーダンス路となるバイパス層が設けられることで、コモンモードチョークコイル111を構成するコイルと、低インピーダンス路との間に、浮遊容量901を生じさせる。
図11は、コモンモードチョークコイル111において生じる浮遊容量を例示した図である。図11に示されるように、第1の多層基板211の配線パターンで表されたコイルでは、巻線間に浮遊容量1001が生じる。また、層間ビアで接続された巻線間にも、浮遊容量1002が生じる。これら浮遊容量が生じると、ノイズが漏れ出る可能性がある。そこで、本実施形態では、巻線と、バイパス路との間に、浮遊容量1111を生じさせることで、巻線間等で生じている、等価的に好ましくない浮遊容量1001、1002をキャンセルさせる。
図12は、浮遊容量を説明した図である。図12に示されるように巻線間に浮遊容量1001(当該浮遊容量1100のサイズをCsとする)が生じ、巻線と低インピーダンス路(バイパス路)との間に浮遊容量1111(当該浮遊容量1111のサイズをCbとする)が生じているものとする。なお、図12(a)では、コモンモードチョークコイル111の巻線のインダクタンスLとする。なお、コモンモードチョークコイル111は説明の簡便上片側のみ示している。また、浮遊容量Cbは、ターン毎の巻線と低インピーダンス路との間に生じている。
図12(a)に示される回路を等価回路として置き換えることで、図12(b)の構成が導き出せる。さらに、図12(b)をπ型回路として置き換えることで、図12(c)の回路構成を導出できる。図12(c)で示されるアドミタンスY1は、式(1)で表すことができる。
式(1)に示されるように、巻線と低インピーダンス路との間の浮遊容量Cbが‘0’から大きくなるに従って、巻線間の浮遊容量Csの打ち消し度合いが大きくなることが確認できる。そして、浮遊容量Cbが、浮遊容量Csの4倍になったときに、浮遊容量Csによる効果をキャンセルし、アドミタンスY1を以下に示す式(2)で表すことができる。
また、巻線と低インピーダンス路との間の浮遊容量Cbの調整は、低インピーダンス路の面積や、巻線との距離を調整する手法が考えられるが、他の手法を用いても良い。
つまり、本実施形態のコモンモードチョークコイル111は、上述した構成を備えることで、コモンモードチョークコイル111内で生じる好ましくない浮遊容量をキャンセルし、より高周波領域までノイズ抑制が可能なフィルタを実現できる。
つまり、巻線間に好ましくない浮遊容量が発生している場合であっても、ある周波数まではインピーダンスが上昇し、インダクタンスも一定値を保つが、インピーダンス及びインダクタンスともにある周波数を極値として、‘0’に近づいていく。当該ある周波数が、共振周波数であって、当該周波数以上ではノイズを抑制するフィルタとしての機能が低下していく。しかしながら、巻き線間の好ましくない浮遊容量を小さくしていくことで、共振周波数の値は大きくなり、より高周波領域までノイズを減衰させることが可能となる。
(第2の実施形態)
第1の実施形態では、第1の多層基板と第2の多層基板との間に何も挟まない場合について説明した。これに対して、第2の実施形態では、軟磁性シートを追加する場合について説明する。なお、軟磁性シートを追加したこと以外は第1の実施形態と同様の構成とする。第1の実施形態と同様の構成については、同一の符号を割り当て、説明を省略する。
図13は、第2の実施形態のコモンモードチョークコイル1400において、第1の鉄心部213aと、第2の鉄心部213bと、を接続する前の外観を例示した図である。図12に示されるように、第1の多層基板211の、巻線が形成される配線パターンと、第2の多層基板212の、巻線が形成される配線パターンと、の間に、軟磁性シート1201が設けられる。軟磁性シート1201は、第1の鉄心部213a、及び第2の鉄心部213bによるコアを避けて、コイル間のみ設けられるような形状をしている。軟磁性シート1201としては、例えば、ナノ結晶軟磁性シートを用いることが考えられるが、どのようなものを用いても良い。
図14は、第1の鉄心部213aと、第2の鉄心部213bと、を接続する前のコモンモードチョークコイル111の断面図を示した図である。図14に示される断面図は、図2のA−Aを示している。図14に示される例では、第1の多層基板211と、第2の多層基板212の間に軟磁性シート1201が設けられている。次に、第1の多層基板211を1次側とし、第2の多層基板212を2次側とした上で、コモンモード電流通電時の磁束について説明する。
図6及び図7に示される矢印550、矢印650は、コモンモード電流通電時の通電方向を示している。このように、1次側・2次側共に、図14の左半分のコイルは手前から奥に電流が流れ、右半分のコイルは奥から手前に電流が流れる。図6及び図7に示される例では、コモンモード電流が流れている場合には、1次側と2次側とに同じ方向に電流が流れる。
図15は、1次側と2次側に同じ方向に電流が流れた場合(コモンモード電流が流れた場合)の磁束の流れを示した図である。図15に示されるように、電流が同じ方向に流れた場合に、左半分のコイルによる磁束の流れとしては、軟磁性シート1201より上部のコイル(第1の多層基板211)では、軟磁性シート1201を方向1501に磁束φcm1が流れる。また、軟磁性シート1201より下部のコイルでは、軟磁性シート1201を方向1502に磁束φcm2が流れる。このため、軟磁性シート1201には2つのコイルの磁束φcm1、φcm2が相殺されることで、磁束φDM=φcm1−φcm2=0となる。すなわち、コモンモード電流が流れた場合の磁束φDMが‘0’であるため、軟磁性シート1201のコモンモードインダクタンスは‘0’となる。
図16は、1次側と2次側に異なる方向に電流が流れた場合(ディファレンシャルモード電流が流れた場合)の磁束の流れを示した図である。つまり、1次(第1の多層基板211)側の左半分のコイルには手前から奥に向かって電流が流れ、2次(第2の多層基板212)側の左半分のコイルには奥から手前に向かって電流が流れる。
このような場合に、軟磁性シート1201より上部のコイルでは、軟磁性シート1201を方向1601に磁束φ’cm1が流れ、下部のコイルでは、軟磁性シート1201を(軟磁性シート1201近傍では同様の方向となる)方向1602に磁束φ’cm2が流れる。すなわち、軟磁性シート1201の磁束φ’DMは両磁束の和(φ’cm1+φ’cm2)となる。このため、ディファレンシャルモード電流が流れた場合の軟磁性シート1201のインダクタンスは大きくなる。
本実施形態では、軟磁性シート1201を1次(第1の多層基板211)及び2次(第2の多層基板212)の間に挿入することで、ディファレンシャルモード電流に対するインダクタンスを発生させることができる。
本実施形態では、軟磁性シート1201を、コアを避けた上で、1次(第1の多層基板211)及び2次(第2の多層基板212)の間に挿入したことで、コモンモードインダクタンスのみでなく、ディファレンシャルモードインダクタンスを得ることができる。これにより、ディファレンシャルモード用のコイルを配置することなく、ディファレンシャルモードのノイズを低減させることができる。さらに、コイルを配置する必要が無いため、装置の小型化を実現できる。
上述した実施形態においては、高周波ノイズ対策として設けられたEMIフィルタにおいて、上述した構成を備えることで、巻線間等に発生した等価的に好ましくない浮遊容量を下げることができる。これにより、より高周波の帯域までノイズを低減させることができる。
上述した実施形態のEMIフィルタ回路を、インバータおよびインバータによる電力を供給する系統連係システムに組み込んだ場合、誤動作等の原因となるEMIを抑制することが可能となる。さらに、大きなコイルを用いて巻線を疎に巻くことなく、高周波帯域までノイズを低減させることができるため、装置の大型化を抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
110…EMIフィルタ、111、1400…コモンモードチョークコイル、112…3相バイパスコンデンサ、113…ノーマルモードリアクトル、120…3相インバータ、130…放熱フィン、150…太陽光発電装置、151…入力電源、180…3相系統連係負荷、190…アース、211…第1の多層基板、212…第2の多層基板、213…鉄心部、1201…軟磁性シート

Claims (3)

  1. 第1の開口部が設けられた多層基板であって、第1の入出力端子と第1の接続端子とを接続し且つ前記第1の開口部を囲む渦巻き状の第1の巻線を表した第1の配線パターンが設けられた第1の層と、前記第1の接続端子に接続された第2の接続端子と第2の入出力端子とを接続し、電流が流れた状態で前記第1の巻線において生じる磁界と同一方向に磁界を生じさせる、前記2の開口部を囲む渦巻き状の第2の巻線を表した第2の配線パターンが設けられた第2の層と、前記第1の層及び前記第2の層の間に設けられ、外部の電流経路と接続可能な導電性の第3の層と、を有する第1の多層基板と、
    第2の開口部が設けられた多層基板であって、第3の入出力端子と第3の接続端子とを接続し且つ前記第2の開口部を囲む渦巻き状の第3の巻線を表した第3の配線パターンが設けられた第4の層と、前記第3の接続端子に接続された第4の接続端子と第4の入出力端子とを接続し、電流が流れた状態で前記第3の巻線において生じる磁界と同一方向に磁界を生じさせる、前記2の開口部を囲む渦巻き状の第4の巻線を表した第4の配線パターンが設けられた第5の層と、前記第4の層及び前記第5の層の間に設けられ、外部の電流経路と接続可能な導電性の第6の層と、を有する第2の多層基板と、
    前記第1の開口部、及び前記第2の開口部を挿通する第1の脚と、前記第1の巻線と、前記第2の巻線と、前記第3の巻線と、前記第4の巻線と、の一部を挟んで前記第1の脚と並列に設けられた第2の脚と、第1の脚及び第2の脚に挟まれた、前記第1の巻線と、前記第2の巻線と、前記第3の巻線と、前記第4の巻線と、に流れる電流の向きと逆方向に電流が流れる、前記第1の巻線、前記第2の巻線、前記第3の巻線、及び前記第4の巻線の別の一部を挟んで、前記第1の脚及び前記第2の脚と並列に設けられた第3の脚と、前記第1の脚、前記第2の脚、及び前記第3の脚の一端を接続する第1のヨーク部と、前記第1の脚、前記第2の脚、及び前記第3の脚の他端を接続する第2のヨーク部と、を有する鉄心と、
    を備えるフィルタ装置。
  2. 前記第1の多層基板と前記第2の多層基板との間に軟磁性シートを、
    さらに備える請求項1に記載のフィルタ装置。
  3. 3相インバータと、
    第1の開口部が設けられた多層基板であって、第1の入出力端子と第1の接続端子とを接続し且つ前記第1の開口部を囲む渦巻き状の第1の巻線を表した第1の配線パターンが設けられた第1の層と、前記第1の接続端子に接続された第2の接続端子と前記3相インバータに接続された第2の入出力端子とを接続し、電流が流れた状態で前記第1の巻線において生じる磁界と同一方向に磁界を生じさせる、前記2の開口部を囲む渦巻き状の第2の巻線を表した第2の配線パターンが設けられた第2の層と、前記第1の層及び前記第2の層の間に設けられ、外部の電流経路と接続可能な導電性の第3の層と、を有する第1の多層基板と、第2の開口部が設けられた多層基板であって、第3の入出力端子と第3の接続端子とを接続し且つ前記第2の開口部を囲む渦巻き状の第3の巻線を表した第3の配線パターンが設けられた第4の層と、前記第3の接続端子に接続された第4の接続端子と前記3相インバータに接続された第4の入出力端子とを接続し、電流が流れた状態で前記第3の巻線において生じる磁界と同一方向に磁界を生じさせる、前記2の開口部を囲む渦巻き状の第4の巻線を表した第4の配線パターンが設けられた第5の層と、前記第4の層及び前記第5の層の間に設けられ、外部の電流経路と接続可能な導電性の第6の層と、を有する第2の多層基板と、前記第1の開口部、及び前記第2の開口部を挿通する第1の脚と、前記第1の巻線と、前記第2の巻線と、前記第3の巻線と、前記第4の巻線と、の一部を挟んで前記第1の脚と並列に設けられた第2の脚と、第1の脚及び第2の脚に挟まれた、前記第1の巻線と、前記第2の巻線と、前記第3の巻線と、前記第4の巻線と、に流れる電流の向きと逆方向に電流が流れる、前記第1の巻線、前記第2の巻線、前記第3の巻線、及び前記第4の巻線の別の一部を挟んで、前記第1の脚及び前記第2の脚と並列に設けられた第3の脚と、前記第1の脚、前記第2の脚、及び前記第3の脚の一端を接続する第1のヨーク部と、前記第1の脚、前記第2の脚、及び前記第3の脚の他端を接続する第2のヨーク部と、を有する鉄心と、を有するフィルタ装置と、
    前記3相インバータと、負荷に接続可能な端子と、を接続する線毎に設けられているリアクトルと、
    前記3相インバータと、前記負荷に接続可能な端子と、を接続する各線から分岐配線して、前記リアクトルと直列に設けられたコンデンサと、
    前記コンデンサを繋いだ中性点と3相インバータの直流側の接続点とを接続すると共に、前記フィルタ装置の前記第3の層と前記第5の層とを接続する配線と、
    を備えるインバータ装置。
JP2016041178A 2016-03-03 2016-03-03 フィルタ装置、及びインバータ装置 Active JP6625904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016041178A JP6625904B2 (ja) 2016-03-03 2016-03-03 フィルタ装置、及びインバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016041178A JP6625904B2 (ja) 2016-03-03 2016-03-03 フィルタ装置、及びインバータ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019162040A Division JP6823130B2 (ja) 2019-09-05 2019-09-05 フィルタ装置

Publications (2)

Publication Number Publication Date
JP2017158095A true JP2017158095A (ja) 2017-09-07
JP6625904B2 JP6625904B2 (ja) 2019-12-25

Family

ID=59810493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016041178A Active JP6625904B2 (ja) 2016-03-03 2016-03-03 フィルタ装置、及びインバータ装置

Country Status (1)

Country Link
JP (1) JP6625904B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192930B1 (ko) * 2020-07-09 2020-12-18 국민대학교산학협력단 균일한 기생 캐패시턴스를 갖는 평판형 인덕터 및 평판형 트랜스포머

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192930B1 (ko) * 2020-07-09 2020-12-18 국민대학교산학협력단 균일한 기생 캐패시턴스를 갖는 평판형 인덕터 및 평판형 트랜스포머

Also Published As

Publication number Publication date
JP6625904B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
US8847719B2 (en) Transformer with split primary winding
US8174348B2 (en) Two-phase coupled inductors which promote improved printed circuit board layout
EP3035349B1 (en) A transformer
US6549431B2 (en) Method and apparatus for substantially reducing electrical earth displacement current flow generated by wound components
US7355871B2 (en) Method and apparatus for substantially reducing electrical earth displacement current flow generated by wound components
US11398344B2 (en) Transformer
JP2007128984A (ja) 磁性部品
JP5904228B2 (ja) 電源装置
US20220270816A1 (en) Transformer and switching power supply apparatus for reducing common mode noise due to line-to-ground capacitances
JP6625904B2 (ja) フィルタ装置、及びインバータ装置
JP2010154435A (ja) ノイズフィルタ
US9490057B2 (en) Integrated magnetic module
JP6823130B2 (ja) フィルタ装置
JP2018064009A (ja) 変圧器およびそれを備えた電力変換器
TWI830063B (zh) 三相磁性組件
JP6210464B2 (ja) 電気回路
Han et al. Suppressing methods of common-mode noise in LLC resonant DC-DC converters
JP7126567B2 (ja) チョークコイルおよびそれを用いたノイズフィルタ
US11694832B2 (en) High voltage high frequency transformer
JP3156440B2 (ja) スイッチング電源装置
Dwiza et al. Analysis of common-mode noise and design of a reduced-volume concentric choke for dual active bridge dc-dc converter with integrated magnetics
JP2005117218A (ja) ノイズ抑制回路
Singh et al. Novel Single-Stage and Two-Stage Integrated Magnetic Chokes for DC-Side EMI Filter in Motor Drive Applications
US10270417B2 (en) Mains filter for converter
JP5951163B1 (ja) ノイズフィルタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191128

R150 Certificate of patent or registration of utility model

Ref document number: 6625904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150