WO2016165184A1 - 双栅极氧化物半导体tft基板的制作方法及其结构 - Google Patents

双栅极氧化物半导体tft基板的制作方法及其结构 Download PDF

Info

Publication number
WO2016165184A1
WO2016165184A1 PCT/CN2015/079457 CN2015079457W WO2016165184A1 WO 2016165184 A1 WO2016165184 A1 WO 2016165184A1 CN 2015079457 W CN2015079457 W CN 2015079457W WO 2016165184 A1 WO2016165184 A1 WO 2016165184A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxide semiconductor
gate
semiconductor layer
top gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/079457
Other languages
English (en)
French (fr)
Inventor
葛世民
张合静
曾志远
苏智昱
李文辉
石龙强
吕晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/770,470 priority Critical patent/US9748285B2/en
Publication of WO2016165184A1 publication Critical patent/WO2016165184A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Definitions

  • the existing method for fabricating a dual-gate oxide semiconductor TFT substrate suitable for an OLED mainly includes the following steps:
  • Step 1 as shown in FIG. 1 , a substrate 100 is provided, a first metal layer is deposited on the substrate 100, and the first metal layer is patterned by a first mask process to form a first bottom gate 210 and a bottom gate 220; a bottom gate insulating layer 310 is deposited on the first bottom gate 210, the second bottom gate 220, and the substrate 100;
  • Step 9 As shown in FIG. 9, a first flat layer is deposited on the red/green/blue resist layer 900, and the first flat layer is patterned by the eleventh mask process to form the first flat layer 1000. ;
  • Step 11 As shown in FIG. 11, a second flat layer is deposited on the first flat layer 1000 and the anode 1100, and the second flat layer is patterned by the thirteenth mask process to form the second flat layer 1200.
  • Two side regions of the first oxide semiconductor layer and two side regions of the second oxide semiconductor layer are ion-doped conductor layers;
  • the top gate insulating layer corresponds to both sides of the first oxide semiconductor layer a first via hole is respectively disposed on the upper side of the second oxide semiconductor layer, and a second via hole is disposed on the upper side of the second oxide semiconductor layer, and a third via hole is disposed above the oxide conductor layer;
  • the gate insulating layer and the top gate insulating layer are provided with a fourth via hole corresponding to the first bottom gate and the second bottom gate;
  • the top gate insulating layer, the passivation layer, and the second planar layer correspond to the oxidation a fifth via hole is disposed above the conductor layer;
  • FIG. 6 is a schematic diagram of a conventional step 6 of a method for fabricating a dual gate oxide semiconductor TFT substrate suitable for an OLED;
  • step 5 is a schematic diagram of step 5 of a method for fabricating a dual gate oxide semiconductor TFT substrate according to the present invention.
  • the material of the first flat layer 4 is an organic photoresist for covering and protecting the red/green/blue resist layer 3.
  • Plasma treatment of the bottom gate insulating layer 31 improves the film quality of the bottom gate insulating layer 31.
  • Step 7 as shown in FIG. 19, the first top gate 71, the first source 81, the first drain 82, the second top gate 72, the second source 83, and the second drain 84, And deposition on the top gate insulating layer 32 Passivation layer 8.

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种双栅极氧化物半导体TFT基板的制作方法及其结构，双栅极氧化物半导体TFT基板的制作方法使用半色调掩膜板进行一道光罩制程既能够完成氧化物半导体层的图案化，又能够通过离子掺杂得到氧化物导体层(53')；通过一道光罩制程同时对底栅绝缘层(31)与顶栅绝缘层(32)进行图案化处理；通过一道光罩制程同时对第二、第三金属层进行图案化处理，得到第一源极(81)、第一漏极(82)、第二源极(83)、第二漏极(84)、第一顶栅极(71)、及第二顶栅极(72)；通过一道光罩制程同时对第二平坦层(9)、钝化层(8)、及顶栅绝缘层(32)进行图案化处理，光罩制程减少至九道，有效简化了制程，提高了生产效率，降低了生产成本。

Description

双栅极氧化物半导体TFT基板的制作方法及其结构 技术领域
本发明涉及显示技术领域，尤其涉及一种适用于OLED的双栅极氧化物半导体TFT基板的制作方法及其结构。
背景技术
平面显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)。
目前，在有源阵列平面显示装置中，TFT基板通常采用单栅极氧化物半导体薄膜晶体管(Single-Gate TFT)。双栅极氧化物半导体薄膜晶体管(Dual-Gate)相比单栅极氧化物半导体薄膜晶体管具有更优的性能，如电子迁移率更高，开态电流较大、亚阈值摆幅更小、阈值电压的稳定性及均匀性更好、栅极偏压及照光稳定性更好等。在OLED显示装置中，阈值电压的重要性尤为突出，稳定、均匀的阈值电压能够使OLED的显示亮度较均匀，显示品质较高。
在OLED的制程中，为了降低制作难度以及避免有机发光材料色度与亮度的恶化不均，通常采用白色有机发光二级管搭配彩色滤光片(Color Filter，CF)的显示方法。白光OLED显示装置中的彩色滤光片主要在TFT基板的阵列制程中完成，即采用彩色滤光片制备于阵列基板(Color Filter On Array，COA)技术。
现有的适用于OLED的双栅极氧化物半导体TFT基板的制作方法主要包括如下步骤：
步骤1、如图1所示，提供基板100，在基板100上沉积第一金属层，通过第一道光罩制程对第一金属层进行图案化处理，形成第一底栅极210、及第二底栅极220；在第一底栅极210、第二底栅极220、及基板100上沉积底栅绝缘层310；
步骤2、如图2所示，通过第二道光罩制程对底栅绝缘层310进行图案化处理，以暴露出部分第一底栅极210；
步骤3、如图3所示，在底栅绝缘层310上沉积氧化物半导体层，通过第三道光罩制程对氧化物半导体层进行图案化处理，得到分别位于第一底栅极210、第二底栅极220上方的第一氧化物半导体层410、及第二氧化物 半导体层420；
步骤4、如图4所示，在第一氧化物半导体层410、第二氧化物半导体层420、及底栅绝缘层310上沉积刻蚀阻挡层，通过第四道光罩制程对刻蚀阻挡层进行图案化处理，形成刻蚀阻挡层500；
步骤5、如图5所示，在刻蚀阻挡层500上沉积第二金属层，通过第五道光罩制程对第二金属层进行图案化处理，形成第一源极610、第一漏极620、第二源极630、第二漏极640；第二源极630与第一底栅极210相接触；
步骤6、如图6所示，在第一源极610、第一漏极620、第二源极630、第二漏极640、及刻蚀阻挡层500上沉积钝化层，通过第六道光罩制程对钝化层进行图案化处理，形成钝化层700，在第一源极610上方形成过孔720；
步骤7、如图7所示，在钝化层700上沉积第三金属层，通过第七道光罩制程对第三金属层进行图案化处理，形成第一顶栅极810、及第二顶栅极820；
步骤8、如图8所示，在第一顶栅极810、及第二顶栅极820、及钝化层700上沉积色阻层，通过第八、第九、第十道光罩制程对色阻层进行图案化处理，形成红/绿/蓝色阻层900；
步骤9、如图9所示，在红/绿/蓝色阻层900上沉积第一平坦层，通过第十一道光罩制程对第一平坦层进行图案化处理，形成第一平坦层1000；
步骤10、如图10所示，在第一平坦层1000上沉积ITO层，通过第十二道光罩制程对ITO层进行图案化处理，形成阳极1100，阳极1100经由过孔720与第一源极610相接触；
步骤11、如图11所示，在第一平坦层1000、及阳极1100上沉积第二平坦层，通过第十三道光罩制程对第二平坦层进行图案化处理，形成第二平坦层1200。
上述适用于OLED的氧化物半导体TFT基板的制程中共需要十三道光罩制程，制程较为繁琐，生产效率较低，制程成本较高。
发明内容
本发明的目的在于提供一种适用于OLED的双栅极氧化物半导体TFT基板的制作方法，制程简单，能够减少光罩制程的次数，提高生产效率，降低生产成本。
本发明的另一目的在于提供一种适用于OLED的双栅极氧化物半导体TFT基板结构，结构简单，能够减少光罩制程的次数，有效简化制程，且 生产效率高，生产成本低。
为实现上述目的，本发明首先提供一种双栅极氧化物半导体TFT基板的制作方法，包括如下步骤：
步骤1、提供基板，在所述基板上沉积第一金属层，通过第一道光罩制程对所述第一金属层进行图案化处理，形成第一底栅极、及第二底栅极；在所述第一底栅极、第二底栅极、及基板上沉积底栅绝缘层；
步骤2、在所述底栅绝缘层上沉积色阻层，分别通过第二、第三、第四道光罩制程依次对所述色阻层进行图案化处理，形成红/绿/蓝色阻层；接着在所述红/绿/蓝色阻层上沉积第一平坦层，并通过第五道光罩制程对所述第一平坦层进行图案化处理，形成分别覆盖所述红/绿/蓝色阻层的第一平坦层；对所述底栅绝缘层进行等离子处理；
步骤3、在所述底栅绝缘层、及第一平坦层上沉积氧化物半导体层，在所述氧化物半导体层上涂覆光阻层，并使用半色调掩膜板进行第六道光罩制程：先对所述光阻层进行曝光、显影，得到分别位于所述第一底栅极、第二底栅极、及第一平坦层上方覆盖所述氧化物半导体层的第一光阻层、第二光阻层、及第三光阻层；所述第一光阻层的两侧区域、第二光阻层的两侧区域、及第三光阻层的厚度小于所述第一光阻层的中间区域、及第二光阻层的中间区域的厚度；
再利用所述第一光阻层、第二光阻层、及第三光阻层对所述氧化物半导体层进行刻蚀，使所述氧化物半导体层图案化，得到分别位于所述第一底栅极、第二底栅极、及第一平坦层上方的第一氧化物半导体层、第二氧化物半导体层、及第三氧化物半导体层；
步骤4、去除所述第一光阻层的两侧区域、第二光阻层的两侧区域、及第三光阻层；以余下的第一光阻层的中间区域、及第二光阻层的中间区域为遮蔽层，对所述第一氧化物半导体层的两侧区域、第二氧化物半导体层的两侧区域、及第三氧化物半导体层进行离子掺杂，使所述第一氧化物半导体层的两侧区域、及第二氧化物半导体层的两侧区域转变为导体，使所述第三氧化物半导体层转变为氧化物导体层；之后去除余下的第一光阻层的中间区域、及第二光阻层的中间区域；
步骤5、在所述第一氧化物半导体层、第二氧化物半导体层、氧化物导体层、及底栅绝缘层上沉积顶栅绝缘层，通过第七道光罩制程同时对所述顶栅绝缘层与底栅绝缘层进行图案化处理，形成分别位于所述第一氧化物半导体层的两侧区域上方的第一过孔、位于所述第二氧化物半导体层的两侧区域上方的第二过孔、位于所述氧化物导体层上方的第三过孔、及位于 所述第一底栅极与第二底栅极之间暴露出所述第二底栅极一侧的第四过孔；
步骤6、在所述顶栅绝缘层上沉积第二、第三金属层，通过第八道光罩制程对所述第二、第三金属层进行图案化处理，分别得到位于所述第一氧化物半导体层上方的第一顶栅极、位于所述第一顶栅极两侧的第一源极与第一漏极、位于所述第二氧化物半导体层上方的第二顶栅极、位于所述第二顶栅极两侧的第二源极与第二漏极；
所述第一源极与第一漏极分别经由所述第一过孔与所述第一氧化物半导体层的两侧区域相接触，所述第二源极与第二漏极分别经由所述第二过孔与所述第二氧化物半导体层的两侧区域相接触，所述第一源极经由所述第三过孔与所述氧化物导体层相接触，所述第二源极经由所述第四过孔与所述第一底栅极相接触；
步骤7、在所述第一顶栅极、第一源极、第一漏极、第二顶栅极、第二源极、第二漏极、及顶栅绝缘层上沉积钝化层；
步骤8、在所述钝化层上沉积第二平坦层，通过第九道光罩制程对所述第二平坦层、钝化层、及顶栅绝缘层同时进行图案化处理，得到位于所述氧化物导体层上方的第五过孔，以暴露出部分氧化物导体层，定义出发光层的形状；
所述第一底栅极、第一氧化物半导体层、第一源极、第一漏极、及第一顶栅极构成第一双栅极TFT，所述第二底栅极、第二氧化物半导体层、第二源极、第二漏极、及第二顶栅极构成第二双栅极TFT；所述氧化物导体层构成OLED的阳极。
所述步骤3采用物理气相沉积法沉积所述氧化物半导体层。
所述步骤5采用干法刻蚀对所述顶栅绝缘层与底栅绝缘层同时进行图案化处理。
所述氧化物半导体层的材料为IGZO。
所述第一平坦层、及第二平坦层的材料为有机光阻。
所述第一底栅极、第一顶栅极、第一源极、第一漏极、第二底栅极、第二顶栅极、第二源极、及第二漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
所述底栅绝缘层、及顶栅绝缘层的材料为氮化硅、氧化硅、或二者的组合。
本发明还提供一种双栅极氧化物半导体TFT基板结构，包括基板、设于所述基板上的第一底栅极与第二底栅极、设于所述基板、第一底栅极、 及第二底栅极上的底栅绝缘层、设于所述底栅绝缘层上的红/绿/蓝色阻层、分别设于所述红/绿/蓝色阻层上的第一平坦层、分别位于所述第一底栅极、及第二底栅极上方设于所述底栅绝缘层上的第一氧化物半导体层、及第二氧化物半导体层、设于所述第一平坦层上的氧化物导体层、设于所述第一氧化物半导体层、第二氧化物半导体层、氧化物导体层、及底栅绝缘层上的顶栅绝缘层、位于所述第一氧化物半导体层上方设于所述顶栅绝缘层上的第一顶栅极、分别位于所述第一顶栅极两侧设于所述顶栅绝缘层上的第一源极、及第一漏极、位于所述第二氧化物半导体层上方设于所述顶栅绝缘层上的第二顶栅极、分别位于所述第二顶栅极两侧设于所述顶栅绝缘层上的第二源极、及第二漏极、设于所述第一顶栅极、第一源极、第一漏极、第二顶栅极、第二源极、第二漏极、与顶栅绝缘层上的钝化层、及设于钝化层上的第二平坦层；
所述第一氧化物半导体层的两侧区域、及第二氧化物半导体层的两侧区域为离子掺杂的导体层；所述顶栅绝缘层对应所述第一氧化物半导体层两侧区域的上方分别设有第一过孔，对应所述第二氧化物半导体层两侧区域的上方分别设有第二过孔，对应所述氧化物导体层上方设有第三过孔；所述底栅绝缘层、及顶栅绝缘层对应第一底栅极与第二底栅极之间设有第四过孔，所述顶栅绝缘层、钝化层、及第二平坦层对应所述氧化物导体层上方设有第五过孔；
所述第一源极与第一漏极分别经由所述第一过孔与所述第一氧化物半导体层的两侧区域相接触；所述第二源极与第二漏极分别经由所述第二过孔与所述第二氧化物半导体层的两侧区域相接触；所述第一源极经由所述第三过孔与所述氧化物导体层相接触；所述第二源极经由所述第四过孔与所述第一底栅极相接触；所述第五过孔暴露出部分氧化物导体层；
所述第一底栅极、第一氧化物半导体层、第一源极、第一漏极、及第一顶栅极构成第一双栅极TFT，所述第二底栅、第二氧化物半导体层、第二源极、第二漏极、及第二顶栅极构成第二双栅极TFT；所述氧化物导体层构成OLED的阳极。
所述第一氧化物半导体层、及第二氧化物半导体层的材料为IGZO，所述氧化物导体层为IGZO半导体层进行离子掺杂制得。
所述第一平坦层、及第二平坦层的材料为有机光阻；所述底栅绝缘层、及顶栅绝缘层的材料为氮化硅、氧化硅、或二者的组合；所述第一底栅极、第一顶栅极、第一源极、第一漏极、第二底栅极、第二顶栅极、第二源极、及第二漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
本发明还提供一种双栅极氧化物半导体TFT基板结构，包括基板、设于所述基板上的第一底栅极与第二底栅极、设于所述基板、第一底栅极、及第二底栅极上的底栅绝缘层、设于所述底栅绝缘层上的红/绿/蓝色阻层、分别设于所述红/绿/蓝色阻层上的第一平坦层、分别位于所述第一底栅极、及第二底栅极上方设于所述底栅绝缘层上的第一氧化物半导体层、及第二氧化物半导体层、设于所述第一平坦层上的氧化物导体层、设于所述第一氧化物半导体层、第二氧化物半导体层、氧化物导体层、及底栅绝缘层上的顶栅绝缘层、位于所述第一氧化物半导体层上方设于所述顶栅绝缘层上的第一顶栅极、分别位于所述第一顶栅极两侧设于所述顶栅绝缘层上的第一源极、及第一漏极、位于所述第二氧化物半导体层上方设于所述顶栅绝缘层上的第二顶栅极、分别位于所述第二顶栅极两侧设于所述顶栅绝缘层上的第二源极、及第二漏极、设于所述第一顶栅极、第一源极、第一漏极、第二顶栅极、第二源极、第二漏极、与顶栅绝缘层上的钝化层、及设于钝化层上的第二平坦层；
所述第一氧化物半导体层的两侧区域、及第二氧化物半导体层的两侧区域为离子掺杂的导体层；所述顶栅绝缘层对应所述第一氧化物半导体层两侧区域的上方分别设有第一过孔，对应所述第二氧化物半导体层两侧区域的上方分别设有第二过孔，对应所述氧化物导体层上方设有第三过孔；所述底栅绝缘层、及顶栅绝缘层对应第一底栅极与第二底栅极之间设有第四过孔；所述顶栅绝缘层、钝化层、及第二平坦层对应所述氧化物导体层上方设有第五过孔；
所述第一源极与第一漏极分别经由所述第一过孔与所述第一氧化物半导体层两侧区域相接触；所述第二源极与第二漏极分别经由所述第二过孔与所述第二氧化物半导体层的两侧区域相接触；所述第一源极经由所述第三过孔与所述氧化物导体层相接触；所述第二源极经由所述第四过孔与所述第一底栅极相接触；所述第五过孔暴露出部分氧化物导体层；
所述第一底栅极、第一氧化物半导体层、第一源极、第一漏极、及第一顶栅极构成第一双栅极TFT，所述第二底栅、第二氧化物半导体层、第二源极、第二漏极、及第二顶栅极构成第二双栅极TFT；所述氧化物导体层构成OLED的阳极；
其中，所述第一氧化物半导体层、及第二氧化物半导体层的材料为IGZO，所述氧化物导体层为IGZO半导体层进行离子掺杂制得；
其中，所述第一平坦层、及第二平坦层的材料为有机光阻；所述底栅绝缘层、及顶栅绝缘层的材料为氮化硅、氧化硅、或二者的组合；所述第 一底栅极、第一顶栅极、第一源极、第一漏极、第二底栅极、第二顶栅极、第二源极、及第二漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
本发明的有益效果：本发明提供的一种双栅极氧化物半导体TFT基板的制作方法，使用半色调掩膜板进行一道光罩制程既能够完成氧化物半导体层的图案化，又能够通过离子掺杂得到氧化物导体层，该氧化物导体层作为OLED的阳极替代现有技术中的ITO阳极；通过一道光罩制程同时对底栅绝缘层与顶栅绝缘层进行图案化处理；通过一道光罩制程同时对第二、第三金属层进行图案化处理，得到第一源极、第一漏极、第二源极、第二漏极、第一顶栅极、及第二顶栅极；通过一道光罩制程同时对第二平坦层、钝化层、及顶栅绝缘层进行图案化处理，光罩制程减少至九道，有效简化了制程，提高了生产效率，降低了生产成本。本发明提供的一种双栅极氧化物半导体TFT基板结构，通过设置氧化物导体层来作为OLED的阳极，并将第一源极、第一漏极、第二源极、第二漏极、第一顶栅极、及第二顶栅极均设置于顶栅绝缘层上，使得TFT基板的结构简单，易于制作，能够减少光罩制程的数量，有效简化制程，提高生产效率，且生产成本低。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤1的示意图；
图2为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤2的示意图；
图3为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤3的示意图；
图4为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤4的示意图；
图5为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤5的示意图；
图6为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤6的示意图；
图7为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤7的示意图；
图8为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤8的示意图；
图9为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤9的示意图；
图10为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤10的示意图；
图11为现有的适用于OLED的双栅极氧化物半导体TFT基板制作方法的步骤11的示意图；
图12为本发明双栅极氧化物半导体TFT基板的制作方法的流程图；
图13为本发明双栅极氧化物半导体TFT基板的制作方法的步骤1的示意图；
图14为本发明双栅极氧化物半导体TFT基板的制作方法的步骤2的示意图；
图15为本发明双栅极氧化物半导体TFT基板的制作方法的步骤3的示意图；
图16为本发明双栅极氧化物半导体TFT基板的制作方法的步骤4的示意图；
图17为本发明双栅极氧化物半导体TFT基板的制作方法的步骤5的示意图；
图18为本发明双栅极氧化物半导体TFT基板的制作方法的步骤6的示意图；
图19为本发明双栅极氧化物半导体TFT基板的制作方法的步骤7的示意图；
图20为本发明双栅极氧化物半导体TFT基板的制作方法的步骤8的示意图暨本发明双栅极氧化物半导体TFT基板结构的剖面示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图12，本发明首先提供一种适用于OLED的双栅极氧化物半导体TFT基板的制作方法，包括如下步骤：
步骤1、如图13所示，提供基板1，在所述基板1上沉积第一金属层， 通过第一道光罩制程对所述第一金属层进行图案化处理，形成第一底栅极21、及第二底栅极22；在所述第一底栅极21、第二底栅极22、及基板1上沉积底栅绝缘层31。
具体地，所述基板1为透明基板，优选地，所述基板1为玻璃基板。所述第一金属层的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合，即所述第一底栅极21、及第二底栅极22的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。所述底栅绝缘层31的材料为氮化硅(SiNx)、氧化硅(SiOx)、或二者的组合。
步骤2、如图14所示，在所述底栅绝缘层31上沉积色阻层，分别通过第二、第三、第四道光罩制程依次对所述色阻层进行图案化处理，形成红/绿/蓝色阻层3；接着在所述红/绿/蓝色阻层3上沉积第一平坦层，并通过第五道光罩制程对所述第一平坦层进行图案化处理，形成分别覆盖所述红/绿/蓝色阻层3的第一平坦层4；对所述底栅绝缘层31进行等离子处理(plasma treatment)。
具体地，所述第一平坦层4的材料为有机光阻，用于覆盖保护所述红/绿/蓝色阻层3。对所述底栅绝缘层31进行等离子处理可改善底栅绝缘层31的膜质。
步骤3、如图15所示，在所述底栅绝缘层31、及第一平坦层4上沉积氧化物半导体层，在所述氧化物半导体层上涂覆光阻层，并使用半色调掩膜板(half-tone)进行第六道光罩制程：先对所述光阻层进行曝光、显影，得到分别位于所述第一底栅极21、第二底栅极22、及第一平坦层4上方覆盖所述氧化物半导体层的第一光阻层41、第二光阻层42、及第三光阻层43；所述第一光阻层41的两侧区域、第二光阻层42的两侧区域、及第三光阻层43的厚度小于所述第一光阻层41的中间区域、及第二光阻层42的中间区域的厚度。
再利用所述第一光阻层41、第二光阻层42、及第三光阻层43对所述氧化物半导体层进行刻蚀，使所述氧化物半导体层图案化，得到分别位于所述第一底栅极21、第二底栅极22、及第一平坦层4上方的第一氧化物半导体层51、第二氧化物半导体层52、及第三氧化物半导体层53。
具体地，采用物理气相沉积法(Physical Vapor Deposition，PVD)沉积所述氧化物半导体层。
所述氧化物半导体层的材料为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。
步骤4、如图16所示，去除所述第一光阻层51的两侧区域、第二光阻 层52的两侧区域、及第三光阻层53；以余下的第一光阻层51的中间区域、第二光阻层52的中间区域为遮蔽层，对所述第一氧化物半导体层51的两侧区域、第二氧化物半导体层52的两侧区域、及第三氧化物半导体层53进行离子掺杂，使所述第一氧化物半导体层51的两侧区域、及第二氧化物半导体层52的两侧区域转变为导体，使所述第三氧化物半导体层53转变为氧化物导体层53’；之后去除余下的第一光阻层51的中间区域、及第二光阻层52的中间区域。
步骤5、如图17所示，在所述第一氧化物半导体层51、第二氧化物半导体层52、氧化物导体层53’、及底栅绝缘层31上沉积顶栅绝缘层32，通过第七道光罩制程同时对所述顶栅绝缘层32与底栅绝缘层31进行图案化处理，形成分别位于所述第一氧化物半导体层51的两侧区域上方的两第一过孔91、位于所述第二氧化物半导体层52的两侧区域上方的两第二过孔92、位于所述氧化物导体层53’上方的第三过孔93、及位于所述第一底栅极21与第二底栅极22之间暴露出所述第二底栅极22一侧的第四过孔94。
具体地，所述顶栅绝缘层32的材料为氮化硅、氧化硅、或二者的组合。
具体地，采用干法刻蚀对所述顶栅绝缘层32与底栅绝缘层31同时进行图案化处理。
步骤6、如图8所示，在所述顶栅绝缘层32上沉积第二、第三金属层，通过第八道光罩制程对所述第二、第三金属层进行图案化处理，分别得到位于所述第一氧化物半导体层51上方的第一顶栅极71、位于所述第一顶栅极71两侧的第一源极81与第一漏极82、位于所述第二氧化物半导体层52上方的第二顶栅极72、位于所述第二顶栅极72两侧的第二源极83与第二漏极84。
所述第一源极81与第一漏极82分别经由所述第一过孔91与所述第一氧化物半导体层51的两侧区域相接触，所述第二源极83与第二漏极84分别经由所述第二过孔92与所述第二氧化物半导体层52的两侧区域相接触，所述第一源极81经由所述第三过孔93与所述氧化物导体层53’相接触，所述第二源极83经由所述第四过孔94与所述第一底栅极21相接触。
具体地，所述第二、第三金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合，即所述第一顶栅极71、第一源极81、第一漏极82、第二顶栅极72、第二源极83、及第二漏极84的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
步骤7、如图19所示，在所述第一顶栅极71、第一源极81、第一漏极82、第二顶栅极72、第二源极83、第二漏极84、及顶栅绝缘层32上沉积 钝化层8。
步骤8、如图20所示，在所述钝化层8上沉积第二平坦层9，通过第九道光罩制程对所述第二平坦层9、钝化层8、及顶栅绝缘层32同时进行图案化处理，得到位于所述氧化物导体层53’上方的第五过孔95，以暴露出部分氧化物导体层53’，定义出发光层的形状。
所述第一底栅极21、第一氧化物半导体层51、第一源极81、第一漏极82、及第一顶栅极71构成第一双栅极TFT T1，所述第二底栅22、第二氧化物半导体层52、第二源极83、第二漏极84、及第二顶栅极72构成第二双栅极TFT T2。所述氧化物导体层53’构成OLED的阳极。
具体地，所述第二平坦层9的材料为有机光阻。
上述双栅极氧化物半导体TFT基板的制作方法，使用半色调掩膜板进行一道光罩制程既能够完成氧化物半导体层的图案化，又能够通过离子掺杂得到氧化物导体层53’；通过一道光罩制程同时对底栅绝缘层31与顶栅绝缘层32进行图案化处理；通过一道光罩制程同时对第二、第三金属层进行图案化处理，得到第一源极81、第一漏极82、第二源极83、第二漏极84、第一顶栅极71、及第二顶栅极72；通过一道光罩制程同时对第二平坦层9、钝化层8、及顶栅绝缘层32进行图案化处理，光罩制程减少至九道，有效简化了制程，提高了生产效率，降低了生产成本。
请参阅图20，本发明还提供一种适用于OLED的双栅极氧化物半导体TFT基板结构，包括基板1、设于所述基板1上的第一底栅极21与第二底栅极22、设于所述基板1、第一底栅极21、及第二底栅极22上的底栅绝缘层31、设于所述底栅绝缘层31上的红/绿/蓝色阻层3、分别设于所述红/绿/蓝色阻层3上的第一平坦层4、分别位于所述第一底栅极21、及第二底栅极22上方设于所述底栅绝缘层31上的第一氧化物半导体层51、及第二氧化物半导体层52、设于所述第一平坦层4上的氧化物导体层53’、设于所述第一氧化物半导体层51、第二氧化物半导体层52、氧化物导体层53’、及底栅绝缘层31上的顶栅绝缘层32、位于所述第一氧化物半导体层51上方设于所述顶栅绝缘层32上的第一顶栅极71、分别位于所述第一顶栅极71两侧设于所述顶栅绝缘层32上的第一源极81、及第一漏极82、位于所述第二氧化物半导体层52上方设于所述顶栅绝缘层32上的第二顶栅极72、分别位于所述第二顶栅极72两侧设于所述顶栅绝缘层32上的第二源极83、及第二漏极84、设于所述第一顶栅极71、第一源极81、第一漏极82、第二顶栅极72、第二源极83、第二漏极84、与顶栅绝缘层32上的钝化层8、及设于钝化层8上的第二平坦层9。
所述第一氧化物半导体层51的两侧区域、及第二氧化物半导体层52的两侧区域为离子掺杂的导体层；所述顶栅绝缘层32对应所述第一氧化物半导体层51两侧区域的上方分别设有第一过孔91，对应所述第二氧化物半导体层52两侧区域的上方分别设有第二过孔92，对应所述氧化物导体层53’上方设有第三过孔93，所述底栅绝缘层31、及顶栅绝缘层32对应第一底栅极21与第二底栅极22之间设有第四过孔94；所述顶栅绝缘层32、钝化层8、及第二平坦层9对应所述氧化物导体层53’上方设有第五过孔95；所述第一源极81与第一漏极82分别经由所述第一过孔91与所述第一氧化物半导体层51的两侧区域相接触；所述第二源极83与第二漏极84分别经由所述第二过孔92与所述第二氧化物半导体层52的两侧区域相接触；所述第一源极81经由所述第三过孔93与所述氧化物导体层53’相接触；所述第二源极83经由所述第四过孔94与所述第一底栅极21相接触；所述第五过孔95暴露出部分氧化物导体层53’。
所述第一底栅极21、第一氧化物半导体层51、第一源极81、第一漏极82、及第一顶栅极71构成第一双栅极TFT T1，所述第二底栅22、第二氧化物半导体层52、第二源极83、第二漏极84、及第二顶栅极72构成第二双栅极TFT T2。所述氧化物导体层53’构成OLED的阳极。
具体地，所述第一氧化物半导体层51、及第二氧化物半导体层52的材料为IGZO，所述氧化物导体层53’为IGZO半导体层进行离子掺杂制得。所述第一平坦层4、及第二平坦层9的材料为有机光阻；所述底栅绝缘层31、及顶栅绝缘层32的材料为氮化硅、氧化硅、或二者的组合；所述第一底栅极21、第一顶栅极71、第一源极81、第一漏极82、第二底栅极22、第二顶栅极72、第二源极83、及第二漏极84的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
上述双栅极氧化物半导体TFT基板结构，通过设置氧化物导体层53’来作为OLED的阳极，并将第一源极81、第一漏极82、第二源极83、第二漏极84、第一顶栅极71、及第二顶栅极72均设置于顶栅绝缘层32上，使得TFT基板的结构简单，易于制作，能够减少光罩制程的数量，有效简化制程，且生产成本低。
综上所述，本发明的双栅极氧化物半导体TFT基板的制作方法，使用半色调掩膜板进行一道光罩制程既能够完成氧化物半导体层的图案化，又能够通过离子掺杂得到氧化物导体层，该氧化物导体层作为OLED的阳极替代现有技术中的ITO阳极；通过一道光罩制程同时对底栅绝缘层与顶栅绝缘层进行图案化处理；通过一道光罩制程同时对第二、第三金属层进行 图案化处理，得到第一源极、第一漏极、第二源极、第二漏极、第一顶栅极、及第二顶栅极；通过一道光罩制程同时对第二平坦层、钝化层、及顶栅绝缘层进行图案化处理，光罩制程减少至九道，有效简化了制程，提高了生产效率，降低了生产成本。本发明的双栅极氧化物半导体TFT基板结构，通过设置氧化物导体层来作为OLED的阳极，并将第一源极、第一漏极、第二源极、第二漏极、第一顶栅极、及第二顶栅极均设置于顶栅绝缘层上，使得TFT基板的结构简单，易于制作，能够减少光罩制程的数量，有效简化制程，提高生产效率，且生产成本低。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (11)

  1. 一种双栅极氧化物半导体TFT基板的制作方法，包括如下步骤：
    步骤1、提供基板，在所述基板上沉积第一金属层，通过第一道光罩制程对所述第一金属层进行图案化处理，形成第一底栅极、及第二底栅极；在所述第一底栅极、第二底栅极、及基板上沉积底栅绝缘层；
    步骤2、在所述底栅绝缘层上沉积色阻层，分别通过第二、第三、第四道光罩制程依次对所述色阻层进行图案化处理，形成红/绿/蓝色阻层；接着在所述红/绿/蓝色阻层上沉积第一平坦层，并通过第五道光罩制程对所述第一平坦层进行图案化处理，形成分别覆盖所述红/绿/蓝色阻层的第一平坦层；对所述底栅绝缘层进行等离子处理；
    步骤3、在所述底栅绝缘层、及第一平坦层上沉积氧化物半导体层，在所述氧化物半导体层上涂覆光阻层，并使用半色调掩膜板进行第六道光罩制程：先对所述光阻层进行曝光、显影，得到分别位于所述第一底栅极、第二底栅极、及第一平坦层上方覆盖所述氧化物半导体层的第一光阻层、第二光阻层、及第三光阻层；所述第一光阻层的两侧区域、第二光阻层的两侧区域、及第三光阻层的厚度小于所述第一光阻层的中间区域、及第二光阻层的中间区域的厚度；
    再利用所述第一光阻层、第二光阻层、及第三光阻层对所述氧化物半导体层进行刻蚀，使所述氧化物半导体层图案化，得到分别位于所述第一底栅极、第二底栅极、及第一平坦层上方的第一氧化物半导体层、第二氧化物半导体层、及第三氧化物半导体层；
    步骤4、去除所述第一光阻层的两侧区域、第二光阻层的两侧区域、及第三光阻层；以余下的第一光阻层的中间区域、及第二光阻层的中间区域为遮蔽层，对所述第一氧化物半导体层的两侧区域、第二氧化物半导体层的两侧区域、及第三氧化物半导体层进行离子掺杂，使所述第一氧化物半导体层的两侧区域、及第二氧化物半导体层的两侧区域转变为导体，使所述第三氧化物半导体层转变为氧化物导体层；之后去除余下的第一光阻层的中间区域、及第二光阻层的中间区域；
    步骤5、在所述第一氧化物半导体层、第二氧化物半导体层、氧化物导体层、及底栅绝缘层上沉积顶栅绝缘层，通过第七道光罩制程同时对所述顶栅绝缘层与底栅绝缘层进行图案化处理，形成分别位于所述第一氧化物半导体层的两侧区域上方的第一过孔、位于所述第二氧化物半导体层的两 侧区域上方的第二过孔、位于所述氧化物导体层上方的第三过孔、及位于所述第一底栅极与第二底栅极之间暴露出所述第一底栅极一侧的第四过孔；
    步骤6、在所述顶栅绝缘层上沉积第二、第三金属层，通过第八道光罩制程对所述第二、第三金属层进行图案化处理，分别得到位于所述第一氧化物半导体层上方的第一顶栅极、位于所述第一顶栅极两侧的第一源极与第一漏极、位于所述第二氧化物半导体层上方的第二顶栅极、位于所述第二顶栅极两侧的第二源极与第二漏极；
    所述第一源极与第一漏极分别经由所述第一过孔与所述第一氧化物半导体层的两侧区域相接触，所述第二源极与第二漏极分别经由所述第二过孔与所述第二氧化物半导体层的两侧区域相接触，所述第一源极经由所述第三过孔与所述氧化物导体层相接触，所述第二源极经由所述第四过孔与所述第一底栅极相接触；
    步骤7、在所述第一顶栅极、第一源极、第一漏极、第二顶栅极、第二源极、第二漏极、及顶栅绝缘层上沉积钝化层；
    步骤8、在所述钝化层上沉积第二平坦层，通过第九道光罩制程对所述第二平坦层、钝化层、及顶栅绝缘层同时进行图案化处理，得到位于所述氧化物导体层上方的第五过孔，以暴露出部分氧化物导体层，定义出发光层的形状；
    所述第一底栅极、第一氧化物半导体层、第一源极、第一漏极、及第一顶栅极构成第一双栅极TFT，所述第二底栅极、第二氧化物半导体层、第二源极、第二漏极、及第二顶栅极构成第二双栅极TFT；所述氧化物导体层构成OLED的阳极。
  2. 如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其中，所述步骤3采用物理气相沉积法沉积所述氧化物半导体层。
  3. 如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其中，所述步骤5采用干法刻蚀对所述顶栅绝缘层与底栅绝缘层同时进行图案化处理。
  4. 如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其中，所述氧化物半导体层的材料为IGZO。
  5. 如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其中，所述第一平坦层、及第二平坦层的材料为有机光阻。
  6. 如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其中，所述第一底栅极、第一顶栅极、第一源极、第一漏极、第二底栅极、 第二顶栅极、第二源极、及第二漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
  7. 如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其中，所述底栅绝缘层、及顶栅绝缘层的材料为氮化硅、氧化硅、或二者的组合。
  8. 一种双栅极氧化物半导体TFT基板结构，包括基板、设于所述基板上的第一底栅极与第二底栅极、设于所述基板、第一底栅极、及第二底栅极上的底栅绝缘层、设于所述底栅绝缘层上的红/绿/蓝色阻层、分别设于所述红/绿/蓝色阻层上的第一平坦层、分别位于所述第一底栅极、及第二底栅极上方设于所述底栅绝缘层上的第一氧化物半导体层、及第二氧化物半导体层、设于所述第一平坦层上的氧化物导体层、设于所述第一氧化物半导体层、第二氧化物半导体层、氧化物导体层、及底栅绝缘层上的顶栅绝缘层、位于所述第一氧化物半导体层上方设于所述顶栅绝缘层上的第一顶栅极、分别位于所述第一顶栅极两侧设于所述顶栅绝缘层上的第一源极、及第一漏极、位于所述第二氧化物半导体层上方设于所述顶栅绝缘层上的第二顶栅极、分别位于所述第二顶栅极两侧设于所述顶栅绝缘层上的第二源极、及第二漏极、设于所述第一顶栅极、第一源极、第一漏极、第二顶栅极、第二源极、第二漏极、与顶栅绝缘层上的钝化层、及设于钝化层上的第二平坦层；
    所述第一氧化物半导体层的两侧区域、及第二氧化物半导体层的两侧区域为离子掺杂的导体层；所述顶栅绝缘层对应所述第一氧化物半导体层两侧区域的上方分别设有第一过孔，对应所述第二氧化物半导体层两侧区域的上方分别设有第二过孔，对应所述氧化物导体层上方设有第三过孔；所述底栅绝缘层、及顶栅绝缘层对应第一底栅极与第二底栅极之间设有第四过孔；所述顶栅绝缘层、钝化层、及第二平坦层对应所述氧化物导体层上方设有第五过孔；
    所述第一源极与第一漏极分别经由所述第一过孔与所述第一氧化物半导体层两侧区域相接触；所述第二源极与第二漏极分别经由所述第二过孔与所述第二氧化物半导体层的两侧区域相接触；所述第一源极经由所述第三过孔与所述氧化物导体层相接触；所述第二源极经由所述第四过孔与所述第一底栅极相接触；所述第五过孔暴露出部分氧化物导体层；
    所述第一底栅极、第一氧化物半导体层、第一源极、第一漏极、及第一顶栅极构成第一双栅极TFT，所述第二底栅、第二氧化物半导体层、第二源极、第二漏极、及第二顶栅极构成第二双栅极TFT；所述氧化物导体 层构成OLED的阳极。
  9. 如权利要求8所述的双栅极氧化物半导体TFT基板结构，其中，所述第一氧化物半导体层、及第二氧化物半导体层的材料为IGZO，所述氧化物导体层为IGZO半导体层进行离子掺杂制得。
  10. 如权利要求8所述的双栅极氧化物半导体TFT基板结构，其中，所述第一平坦层、及第二平坦层的材料为有机光阻；所述底栅绝缘层、及顶栅绝缘层的材料为氮化硅、氧化硅、或二者的组合；所述第一底栅极、第一顶栅极、第一源极、第一漏极、第二底栅极、第二顶栅极、第二源极、及第二漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
  11. 一种双栅极氧化物半导体TFT基板结构，包括基板、设于所述基板上的第一底栅极与第二底栅极、设于所述基板、第一底栅极、及第二底栅极上的底栅绝缘层、设于所述底栅绝缘层上的红/绿/蓝色阻层、分别设于所述红/绿/蓝色阻层上的第一平坦层、分别位于所述第一底栅极、及第二底栅极上方设于所述底栅绝缘层上的第一氧化物半导体层、及第二氧化物半导体层、设于所述第一平坦层上的氧化物导体层、设于所述第一氧化物半导体层、第二氧化物半导体层、氧化物导体层、及底栅绝缘层上的顶栅绝缘层、位于所述第一氧化物半导体层上方设于所述顶栅绝缘层上的第一顶栅极、分别位于所述第一顶栅极两侧设于所述顶栅绝缘层上的第一源极、及第一漏极、位于所述第二氧化物半导体层上方设于所述顶栅绝缘层上的第二顶栅极、分别位于所述第二顶栅极两侧设于所述顶栅绝缘层上的第二源极、及第二漏极、设于所述第一顶栅极、第一源极、第一漏极、第二顶栅极、第二源极、第二漏极、与顶栅绝缘层上的钝化层、及设于钝化层上的第二平坦层；
    所述第一氧化物半导体层的两侧区域、及第二氧化物半导体层的两侧区域为离子掺杂的导体层；所述顶栅绝缘层对应所述第一氧化物半导体层两侧区域的上方分别设有第一过孔，对应所述第二氧化物半导体层两侧区域的上方分别设有第二过孔，对应所述氧化物导体层上方设有第三过孔；所述底栅绝缘层、及顶栅绝缘层对应第一底栅极与第二底栅极之间设有第四过孔；所述顶栅绝缘层、钝化层、及第二平坦层对应所述氧化物导体层上方设有第五过孔；
    所述第一源极与第一漏极分别经由所述第一过孔与所述第一氧化物半导体层两侧区域相接触；所述第二源极与第二漏极分别经由所述第二过孔与所述第二氧化物半导体层的两侧区域相接触；所述第一源极经由所述第三过孔与所述氧化物导体层相接触；所述第二源极经由所述第四过孔与所 述第一底栅极相接触；所述第五过孔暴露出部分氧化物导体层；
    所述第一底栅极、第一氧化物半导体层、第一源极、第一漏极、及第一顶栅极构成第一双栅极TFT，所述第二底栅、第二氧化物半导体层、第二源极、第二漏极、及第二顶栅极构成第二双栅极TFT；所述氧化物导体层构成OLED的阳极；
    其中，所述第一氧化物半导体层、及第二氧化物半导体层的材料为IGZO，所述氧化物导体层为IGZO半导体层进行离子掺杂制得；
    其中，所述第一平坦层、及第二平坦层的材料为有机光阻；所述底栅绝缘层、及顶栅绝缘层的材料为氮化硅、氧化硅、或二者的组合；所述第一底栅极、第一顶栅极、第一源极、第一漏极、第二底栅极、第二顶栅极、第二源极、及第二漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
PCT/CN2015/079457 2015-04-14 2015-05-21 双栅极氧化物半导体tft基板的制作方法及其结构 Ceased WO2016165184A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/770,470 US9748285B2 (en) 2015-04-14 2015-05-21 Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510175517.9A CN104867959B (zh) 2015-04-14 2015-04-14 双栅极氧化物半导体tft基板的制作方法及其结构
CN201510175517.9 2015-04-14

Publications (1)

Publication Number Publication Date
WO2016165184A1 true WO2016165184A1 (zh) 2016-10-20

Family

ID=53913673

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/079457 Ceased WO2016165184A1 (zh) 2015-04-14 2015-05-21 双栅极氧化物半导体tft基板的制作方法及其结构

Country Status (3)

Country Link
US (2) US9748285B2 (zh)
CN (1) CN104867959B (zh)
WO (1) WO2016165184A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN105575992A (zh) * 2015-12-22 2016-05-11 深圳市华星光电技术有限公司 互补金属氧化物半导体器件及其制备方法
CN105609502A (zh) * 2016-02-29 2016-05-25 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
CN107275408B (zh) * 2016-04-06 2020-03-10 上海和辉光电有限公司 薄膜晶体管及其制造方法、驱动电路和显示装置
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
CN107768307A (zh) * 2017-11-21 2018-03-06 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN109494256A (zh) * 2018-10-18 2019-03-19 福建华佳彩有限公司 一种双栅极tft器件结构及其制备方法
CN111380926B (zh) * 2018-12-28 2023-05-26 鸿富锦精密工业（深圳）有限公司 气体感测器及其制备方法
CN113272967A (zh) * 2019-01-22 2021-08-17 深圳市柔宇科技股份有限公司 阵列基板及oled显示装置
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN111681990B (zh) * 2020-07-27 2023-04-07 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示基板及显示装置
CN112103244B (zh) * 2020-09-22 2025-01-14 福建华佳彩有限公司 一种tft阵列基板及其制作方法
CN112992936B (zh) 2021-02-09 2022-07-19 京东方科技集团股份有限公司 一种显示背板的制作方法、显示背板及显示装置
JP2022174557A (ja) * 2021-05-11 2022-11-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
WO2022257081A1 (zh) 2021-06-10 2022-12-15 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038288A1 (en) * 2001-08-16 2003-02-27 International Business Machines Corporation Thin film transistor and method of making same
CN101060127A (zh) * 2007-05-31 2007-10-24 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
CN101963723A (zh) * 2009-07-22 2011-02-02 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101435501B1 (ko) * 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291384B1 (ko) * 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5323604B2 (ja) * 2009-07-30 2013-10-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
TWI560882B (en) * 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
US9685469B2 (en) * 2015-04-03 2017-06-20 Apple Inc. Display with semiconducting oxide and polysilicon transistors
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105118836B (zh) * 2015-07-29 2019-04-05 京东方科技集团股份有限公司 具有导电平坦层的阵列基板及其制备方法
TWI574374B (zh) * 2015-09-09 2017-03-11 友達光電股份有限公司 製作光學感測元件與薄膜電晶體元件的方法
US20170352711A1 (en) * 2016-06-07 2017-12-07 Shenzhen China Star Optoelectronics Technology Co. Ltd. Manufacturing method of tft backplane and tft backplane

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038288A1 (en) * 2001-08-16 2003-02-27 International Business Machines Corporation Thin film transistor and method of making same
CN101060127A (zh) * 2007-05-31 2007-10-24 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
CN101963723A (zh) * 2009-07-22 2011-02-02 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置

Also Published As

Publication number Publication date
US20170141141A1 (en) 2017-05-18
US20170317115A1 (en) 2017-11-02
US9947699B2 (en) 2018-04-17
CN104867959B (zh) 2017-09-26
US9748285B2 (en) 2017-08-29
CN104867959A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
CN104867959B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
CN106098784A (zh) 共平面型双栅电极氧化物薄膜晶体管及其制备方法
WO2020238384A1 (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
WO2018119879A1 (zh) 薄膜晶体管及其制作方法
WO2022017050A1 (zh) 显示基板及其制备方法、显示装置
CN103227147A (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN107195634A (zh) 一种tft阵列基板及其制作方法
CN105762195A (zh) 金属氧化物薄膜晶体管及其制备方法
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
CN210403734U (zh) 一种显示基板、显示装置
CN111048592B (zh) 一种薄膜场效应晶体管结构及制作方法
WO2016197399A1 (zh) Ltps阵列基板及其制造方法
WO2016179877A1 (zh) 共平面型氧化物半导体tft基板结构及其制作方法
TW201342628A (zh) 主動元件及其製造方法
WO2019136819A1 (zh) 一种oled背板及其制备方法
CN106952827A (zh) 薄膜晶体管及其制造方法、显示面板
WO2018161372A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
WO2023184095A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14770470

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15888888

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15888888

Country of ref document: EP

Kind code of ref document: A1