WO2016106803A1 - 用于液晶显示装置的goa电路 - Google Patents

用于液晶显示装置的goa电路 Download PDF

Info

Publication number
WO2016106803A1
WO2016106803A1 PCT/CN2015/070320 CN2015070320W WO2016106803A1 WO 2016106803 A1 WO2016106803 A1 WO 2016106803A1 CN 2015070320 W CN2015070320 W CN 2015070320W WO 2016106803 A1 WO2016106803 A1 WO 2016106803A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
pull
transistor
control
scan line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/070320
Other languages
English (en)
French (fr)
Inventor
肖军城
赵莽
田勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to JP2017535681A priority Critical patent/JP2018507433A/ja
Priority to GB1711615.3A priority patent/GB2550508B/en
Priority to KR1020177020841A priority patent/KR20170102283A/ko
Priority to EA201791512A priority patent/EA033137B1/ru
Priority to US14/418,080 priority patent/US20160189647A1/en
Publication of WO2016106803A1 publication Critical patent/WO2016106803A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Definitions

  • the present invention relates to the field of liquid crystal display technology, and in particular to a method based on LTPS (Low-Temperature) Poly-Si) PMOS (P-channel Metal Oxide Semiconductor) GOA (Gate Driver On) for liquid crystal display devices Array, array substrate row scan drive) circuit.
  • LTPS Low-Temperature
  • PMOS P-channel Metal Oxide Semiconductor
  • GOA Gate Driver On
  • GOA is a technology that uses a conventional thin film transistor liquid crystal display array (Array) process to fabricate a gate scan drive signal circuit on an array substrate to realize a drive mode for gate progressive scan.
  • Array liquid crystal display array
  • LTPS low temperature polysilicon semiconductor
  • TFTs thin film transistors
  • GOA system On Panel
  • the present invention provides a GOA circuit for a liquid crystal display device including a plurality of scanning lines, the GOA circuit including a plurality of cascaded GOA units.
  • the Nth stage GOA unit controls charging of the Nth stage scan line.
  • the Nth stage GOA unit includes a forward and reverse scan control circuit, a pull-up circuit, a bootstrap capacitor circuit, a pull-up control circuit, and a pull-down sustain circuit.
  • a pull-down sustain circuit connects the Nth-level scan lines.
  • a bootstrap capacitor circuit is coupled to the pull-down sustain circuit.
  • a pull-up control circuit is coupled to the bootstrap capacitor circuit.
  • a forward and reverse scan control circuit is coupled to the pull up control circuit.
  • a pull-up circuit connects the bootstrap capacitor circuit.
  • the pull-up circuit, the bootstrap capacitor circuit, the pull-up control circuit and the pull-down sustain circuit are connected in common to form a gate signal point.
  • the pull-up circuit, the bootstrap capacitor circuit and the pull-down maintaining circuit are respectively connected to the Nth-th scan line.
  • the forward and reverse scan control circuits are respectively connected to the N-1th scan line and the N+1th scan line.
  • the pull-down maintenance circuit includes:
  • the first transistor has a control terminal connected to its input terminal and receiving the first clock signal, and an output terminal connected to the first circuit point.
  • the second transistor has a control terminal that receives the second clock signal, an input terminal connected to the high constant voltage source, and an output terminal connected to the first circuit point.
  • the third transistor has a control terminal connected to the first circuit point, an input terminal connected to the high constant voltage source, and an output terminal connected to the Nth-th scan line.
  • the fourth transistor has a control terminal that receives the first clock signal, an input terminal connected to the gate signal point, and an output terminal connected to the Nth-th scan line.
  • a first capacitor having two ends connected to the high constant voltage source and the first circuit point.
  • the forward and reverse scan control circuit comprises:
  • the fifth transistor has a control terminal receiving the downlink control signal, an input terminal connected to the N-1th scan line, and an output terminal connected to the pull-up control circuit.
  • the sixth transistor has a control terminal that receives the upload control signal, an input end of which is connected to the (N+1)th scan line, and an output end of which is connected to an output end of the fifth transistor and the pull-up control circuit.
  • the pull-up circuit comprises:
  • the seventh transistor has a control terminal connected to the gate signal point, an input terminal receiving the second clock signal, and an output terminal connected to the Nth-th scan line.
  • the bootstrap capacitor circuit comprises:
  • a second capacitor having two ends connected to the gate signal point and the Nth stage scan line.
  • the pull-up control circuit includes:
  • An eighth transistor receives the second clock signal and a control terminal connected to the first transistor, and an input end thereof is connected to an output end of the fifth transistor and an output end of the sixth transistor, and an output end thereof The gate signal point is connected.
  • the first clock signal and the second clock signal are mutually inverted signals.
  • the first to eighth transistors are PMOS transistors.
  • the high-potential maintenance of the N-th scan line and the pull-down and pull-up maintenance function of the gate signal point are realized by the first clock signal and the first capacitor and the second capacitor. And performing a pull-down function of the gate signal point and the Nth-th scan line by a perfect cooperation of the second clock signal and the first capacitor and the second capacitor. With such a perfect combination, the use of signal lines and the number of transistors in the circuit are reduced.
  • FIG. 1 is a circuit diagram of a GOA in the present invention.
  • FIG. 2 is a waveform diagram of key nodes of the GOA circuit of FIG. 1 in actual operation.
  • the liquid crystal display device includes a plurality of scan lines, and the GOA circuit includes a plurality of cascaded GOA units.
  • the Nth stage GOA unit controls charging of the Nth scan line of the display area.
  • the Nth stage GOA unit includes a forward and reverse scan control circuit (100), a pull-up circuit (200), a bootstrap capacitor circuit (300), a pull-up control circuit (400), and a pull-down sustain circuit (500).
  • a pull-down sustain circuit (500) is connected to the Nth-order scan line (G(N)).
  • a bootstrap capacitor circuit (300) is coupled to the pull-down sustain circuit (500).
  • a pull-up control circuit (400) is coupled to the bootstrap capacitor circuit (300).
  • a forward and reverse scan control circuit (100) is coupled to the pull up control circuit (400).
  • a pull-up circuit (200) is coupled to the bootstrap capacitor circuit (300).
  • the pull-up circuit (200), the bootstrap capacitor circuit (300), the pull-up control circuit (400), and the pull-down maintaining circuit (500) are connected in common to form a gate signal point (Q(N) ).
  • the pull-up circuit (200), the bootstrap capacitor circuit (300), and the pull-down maintaining circuit (500) are respectively connected to the Nth-th scan line (G(N)).
  • the forward/reverse scan control circuit (100) is connected to the N-1th scanning line (G(N-1)) and the N+1th scanning line (G(N+1)), respectively.
  • the pull-down maintaining circuit (500) includes:
  • the first transistor (T4) has a control terminal connected to its input terminal and receiving the first clock signal (XCK), and an output terminal connected to the first circuit point (P(N)).
  • a second transistor (T6) having a control terminal receiving the second clock signal (CK), an input terminal connected to the high constant voltage source (VGH), and an output terminal connected to the first circuit point (P(N) ).
  • a third transistor (T8) having a control terminal connected to the first circuit point (P(N)), an input terminal connected to the high constant voltage source (VGH), and an output terminal connected to the Nth-level scan line ( G(N)).
  • a fourth transistor (T5) having a control terminal receiving the second clock signal (CK), an input terminal connected to the gate signal point (Q(N)), and an output terminal connected to the Nth-level scan line ( G(N)).
  • the first capacitor (C2) has two ends connected to the high constant voltage source (VGH) and the first circuit point (P(N)).
  • the forward and reverse scan control circuit (100) includes a fifth transistor (T1) and a sixth transistor (T2).
  • the fifth transistor (T1) has a control terminal receiving the downlink control signal (U2D), an input terminal connected to the N-1th scan line (G(N-1)), and an output terminal connected thereto.
  • the pull-up control circuit (400) is described.
  • the sixth transistor (T2) has a control terminal receiving the upload control signal (D2U), an input end of which is connected to the (N+1)th scan line (G(N+1)), and an output end thereof is connected to the An output of the fifth transistor (T1) and the pull-up control circuit (400).
  • the forward and reverse scan control circuit (100) is responsible for the forward and reverse scanning of the circuit, and the control function of the pull-up signal is responsible for the inter-stage transfer of the circuit inside the circuit.
  • the pull-up circuit (200) includes a seventh transistor (T7) whose control terminal is connected to the gate signal point (Q(N)), and an input terminal thereof receives the second clock signal (CK), and an output terminal thereof The Nth scanning line (G(N)) is connected.
  • the bootstrap capacitor circuit (300) includes a second capacitor (C1) connected at both ends to the gate signal point (Q(N)) and the Nth-th scan line (G(N)).
  • the pull-up control circuit (400) includes an eighth transistor (T3), and its control terminal receives the second clock signal (XCK) And a control terminal connected to the first transistor (T4), an input end of which is connected to an output end of the fifth transistor (T1) and an output end of the sixth transistor (T2), and an output end thereof is connected to the gate Signal point (Q(N)).
  • the first to eighth transistors are PMOS TFTs. Its control terminal refers to the gate, its input refers to the source, and its output refers to the drain.
  • the pull-up circuit (200) is responsible for the second clock signal (CK) output, and the Nth-level scan required for effective output after the gate signal point (Q(N)) potential is reasonably controlled Line (G(N)) drive waveform; here a special design is used to utilize the fourth transistor (T5) to turn the gate signal point (Q(N)) with the Nth-order scan line (G( N)) connected together, using the second clock signal (CK) for control; when the second clock signal (CK) is low, when the circuit pulls down, the Nth scan line (G(N) )) is in communication with the gate signal point (Q(N)) to stabilize the gate signal point (Q(N)) while increasing the driving capability of the output.
  • the second transistor (T6) When the second clock signal (CK) is low, the second transistor (T6) is turned on, and the first capacitor (C2) storage terminal is pulled high; at this time, the three transistors (T8) are turned off, so that the Nth The output of the stage scan line (G(N)) is not affected by the high constant voltage source (VGH).
  • the pull-up control circuit (400) is responsible for pulling down and raising the potential of the gate signal point (Q(N)) of the circuit to ensure smooth output of the second clock signal (CK), and the gate signal point ( The potential treatment of Q(N)) is the key to the circuit, and it will directly determine the performance of the circuit and the display of the panel.
  • the Nth scan line (G(N)) signal is used to control the upper and lower levels.
  • the high constant voltage source (VGH) is a high voltage of constant voltage DC
  • the first clock signal (XCK) and the second clock signal (CK) are a set of reciprocal clock signals.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了一种用于液晶显示装置的阵列基板行扫描驱动GOA电路，液晶显示装置包括多条扫描线。GOA电路包括级联的多个GOA单元。第N级GOA单元控制对显示区域第N级扫描线（G(N)）充电，该第N级GOA单元包括正反向扫描控制电路（100）、上拉电路（200）、自举电容电路（300）、上拉控制电路（400）及下拉维持电路（500）。上拉电路（200）、自举电容电路（300）、上拉控制电路（400）及下拉维持电路（500）与栅极信号点（Q(N)）连接。上拉电路（200）、自举电容电路（300）及下拉维持电路（500）与所述第N级扫描线（G(N)）连接。所述正反向扫描控制电路（100）与第N-1级扫描线（G(N-1)）以及第N+1级扫描线（G(N+1)）连接。该GOA电路用以提高栅极信号点的稳定性以及减少晶体管的使用。

Description

用于液晶显示装置的GOA电路 技术领域
本发明涉及液晶显示技术领域，特别是涉及一种基于LTPS(Low-Temperature Poly-Si)的PMOS(P-channel Metal Oxide Semiconductor) 用于液晶显示装置的GOA（Gate Driver On Array，阵列基板行扫描驱动）电路。
 背景技术
GOA，就是利用现有薄膜晶体管液晶显示器数组(Array)制程将栅极(Gate)行扫描驱动信号电路制作在数组基板上，实现对栅极逐行扫描的驱动方式的一项技术。
随着低温多晶硅半导体（LTPS）薄膜晶体管(TFT)的发展，而且由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路，也就是GOA便成为大家关注的焦点，并且很多人投入到系统整合面板(System on Panel,SOP）的相关技术研究，并逐步成为现实，由于LTPS可以用离子布置技术调节TFT类型，可以选择NMOS，PMOS和CMOS的电路，但是CMOS和NMOS在光罩成本上较PMOS会大幅的提升，而且CMOS的电路结构过于复杂，很难做到超窄边框的设计，当针对小尺寸的显示装置时，这个显得尤为重要，PMOS电路在成本上及电路结构上的优势，使其逐渐成为主流。再者，电路的信号使用和功耗考虑是GOA电路的重要考虑部分，所以在设计LTPS电路时必须要考虑到此类问题，并且考虑到小尺寸产品的扫描特性，正反向扫描和正反向控制比较重要的前提下，一种基于LTPS的PMOS的GOA电路对于解决上述问题是有相当帮助的。
 技术问题
本发明的目的在于提供一种基于LTPS的PMOS的用于液晶显示装置GOA电路。
 技术解决方案
为实现上述目的，本发明提供一种用于液晶显示装置的GOA电路，所述液晶显示设备包括多条扫描线，所述GOA电路包含级联的多个GOA单元。第N级GOA单元控制对第N级扫描线充电。该第N级GOA单元包括正反向扫描控制电路、上拉电路、自举电容电路、上拉控制电路及下拉维持电路。
下拉维持电路连接所述第N级扫描线。自举电容电路连接所述下拉维持电路。上拉控制电路连接所述自举电容电路。正反向扫描控制电路连接所述上拉控制电路。上拉电路连接所述自举电容电路。
所述上拉电路、所述自举电容电路、所述上拉控制电路及所述下拉维持电路共同连接构成一栅极信号点。
所述所述上拉电路、所述自举电容电路及所述下拉维持电路分别与所述第N级扫描线连接。
所述正反向扫描控制电路分别与第N-1级扫描线以及第N+1级扫描线连接。
所述下拉维持电路包括：
第一晶体管，其控制端连接其输入端及接收所述第一时钟信号，其输出端连接第一电路点。
第二晶体管，其控制端接收第二时钟信号，其输入端连接高恒压源，其输出端连接所述第一电路点。
第三晶体管，其控制端连接所述第一电路点，其输入端连接所述高恒压源，其输出端连接所述第N级扫描线。
第四晶体管，其控制端接收所述第一时钟信号，其输入端连接所述栅极信号点，其输出端连接所述第N级扫描线。
第一电容，其两端连接所述高恒压源及所述第一电路点。
在一实施例中，所述正反向扫描控制电路包括：
第五晶体管，其控制端接收所述下传控制信号，其输入端连接所述第N-1级扫描线，其输出端连接所述上拉控制电路。
第六晶体管，其控制端接收所述上传控制信号，其输入端连接所述第N+1级扫描线，其输出端连接所述第五晶体管的输出端以及所述上拉控制电路。
在一实施例中，所述上拉电路包括：
第七晶体管，其控制端连接所述栅极信号点，其输入端接收所述第二时钟信号，其输出端连接所述第N级扫描线。
在一实施例中，所述自举电容电路包括：
第二电容，其两端连接所述栅极信号点以及所述第N级扫描线。
在一实施例中，所述上拉控制电路包括：
第八晶体管，其控制端接收所述第二时钟信号及连接所述第一晶体管的控制端，其输入端连接所述第五晶体管的输出端以及所述第六晶体管的输出端，其输出端连接所述栅极信号点。
在一实施例中，所述第一时钟信号与所述第二时钟信号互为反向信号。
在一实施例中，所述第一至第八晶体管是PMOS晶体管。
 有益效果
通过本发明的上述技术方案，产生的有益技术效果在于：
1. 基于LTPS的PMOS GOA电路设计。
2. 具备正反向扫描和正反向控制的功能，能够保证显示装置的各种驱动形式，保证电路长时间操作的稳定性。
3. 通过所述第一时钟信号和所述第一电容、所述第二电容搭配，实现所述第N级扫描线的高电位维持、所述栅极信号点的下拉与上拉的维持功能。通过所述第二时钟信号和所述第一电容、所述第二电容的完美配合，实现所述栅极信号点和所述第N级扫描线的下拉功能。通过这样完美的组合，减少了电路中信号线的使用和晶体管的数量。
4. 使用所述第四晶体管连接所述栅极信号点与所述第N级扫描线，利用所述第一时钟信号信号进行控制，提高了所述栅极信号点的稳定性，增加了信号的驱动能力。
 附图说明
图1为本发明中的GOA的电路示意图。
图2为图1中的GOA电路在实际操作时关键节点的波形示意图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
图1为本发明中的GOA的电路示意图。所述液晶显示设备包括多个扫描线，所述GOA电路包含级联的多个GOA单元。第N级GOA单元控制对显示区域第N级扫描线充电。该第N级GOA单元包括正反向扫描控制电路（100）、上拉电路（200）、自举电容电路（300）、上拉控制电路（400）及下拉维持电路（500）。
下拉维持电路（500）连接所述第N级扫描线（G（N））。自举电容电路（300）连接所述下拉维持电路（500）。上拉控制电路（400）连接所述自举电容电路（300）。正反向扫描控制电路（100）连接所述上拉控制电路（400）。上拉电路（200）连接所述自举电容电路（300）。
所述上拉电路（200）、所述自举电容电路（300）、所述上拉控制电路（400）及所述下拉维持电路（500）共同连接构成一栅极信号点（Q（N））。所述所述上拉电路（200）、所述自举电容电路（300）及所述下拉维持电路（500）分别与所述第N级扫描线（G（N））连接。所述正反向扫描控制电路（100）分别与第N-1级扫描线（G（N-1））以及第N+1级扫描线（G（N+1））连接。
所述下拉维持电路（500）包括：
第一晶体管（T4），其控制端连接其输入端及接收所述第一时钟信号(XCK)，其输出端连接第一电路点（P（N））。第二晶体管(T6)，其控制端接收所述第二时钟信号(CK)，其输入端连接所述高恒压源(VGH)，其输出端连接所述第一电路点（P（N））。第三晶体管(T8)，其控制端连接所述第一电路点（P（N）），其输入端连接所述高恒压源(VGH)，其输出端连接所述第N级扫描线（G（N））。第四晶体管(T5)，其控制端接收所述第二时钟信号(CK)，其输入端连接所述栅极信号点（Q（N）），其输出端连接所述第N级扫描线（G（N））。第一电容(C2)，其两端连接所述高恒压源(VGH)及所述第一电路点（P（N））。
所述正反向扫描控制电路（100）包括第五晶体管(T1)及第六晶体管(T2)。所述第五晶体管(T1)，其控制端接收所述下传控制信号(U2D)，其输入端连接所述第N-1级扫描线（G（N-1）），其输出端连接所述上拉控制电路（400）。所述第六晶体管(T2)，其控制端接收所述上传控制信号(D2U)，其输入端连接所述第N+1级扫描线（G（N+1）），其输出端连接所述第五晶体管(T1)的输出端以及所述上拉控制电路（400）。所述正反向扫描控制电路（100）负责电路的正反向扫描，上拉信号的控制作用，在电路内部负责电路的级间传递。
所述上拉电路（200）包括第七晶体管(T7)，其控制端连接所述栅极信号点（Q（N）），其输入端接收所述第二时钟信号(CK)，其输出端连接所述第N级扫描线（G（N））。
所述自举电容电路（300）包括第二电容(C1)，其两端连接所述栅极信号点（Q（N））以及所述第N级扫描线（G（N））。
所述上拉控制电路（400）包括第八晶体管（T3），其控制端接收所述第二时钟信号(XCK) 及连接所述第一晶体管（T4）的控制端，其输入端连接所述第五晶体管(T1)的输出端以及所述第六晶体管(T2)的输出端，其输出端连接所述栅极信号点（Q（N））。
所述第一至第八晶体管是PMOS的TFT。其控制端指的是栅极，其输入端指的是源极、其输出端指的是漏极。
图2为图1中的GOA电路在实际操作时关键节点的波形示意图。所述上拉电路（200）负责所述第二时钟信号(CK)输出，将合理控制所述栅极信号点（Q（N））电位后，有效的输出所需要的所述第N级扫描线（G（N））驱动波形；这里采用一个特殊的设计，利用所述第四晶体管(T5)将所述栅极信号点（Q（N））与所述第N级扫描线（G（N））连接在一起，使用所述第二时钟信号(CK)进行控制；当第二时钟信号(CK)为低电平时，电路进行下拉时，将所述第N级扫描线（G（N））与所述栅极信号点（Q（N））连通，使所述栅极信号点（Q（N））保持稳定，同时增加输出的驱动能力。当所述第二时钟信号(CK)为低时，第二晶体管(T6)打开，第一电容(C2)存储端被拉高；此时，的三晶体管(T8)关闭，使得所述第N级扫描线（G（N））的输出端不受所述高恒压源(VGH)的影响。
所述上拉控制电路（400）负责电路所述栅极信号点（Q（N））的电位下拉和抬升，保证所述第二时钟信号(CK)的顺利输出，所述栅极信号点（Q（N））的电位处理是电路的关键，他将直接决定电路的性能和面板的显示。
在设计中用所述第N级扫描线（G（N））信号负责上下级传
在信号设置方面，所述高恒压源(VGH)为一个恒压直流的高电位，所述第一时钟信号(XCK)和所述第二时钟信号(CK)是一组互反的时钟信号。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (16)

  1. 一种用于液晶显示装置的GOA 电路，所述液晶显示装置包括多条扫描线，所述GOA电路包含级联的多个GOA单元，其中第N级GOA单元控制对第N级扫描线（G（N））充电，其中该第N级GOA单元包括：
    下拉维持电路（500），连接所述第N级扫描线（G（N））；
    自举电容电路（300），连接所述下拉维持电路（500）；
    上拉控制电路（400），连接所述自举电容电路（300）；
    正反向扫描控制电路（100），连接所述上拉控制电路（400）；及
    上拉电路（200），连接所述自举电容电路（300）；
    其中所述上拉电路（200）、所述自举电容电路（300）、所述上拉控制电路（400）及所述下拉维持电路（500）共同连接构成一栅极信号点（Q（N））；
    所述上拉电路（200）、所述自举电容电路（300）及所述下拉维持电路（500）分别与所述第N级扫描线（G（N））连接；
    所述正反向扫描控制电路（100）分别与第N-1级扫描线（G（N-1））以及第N+1级扫描线（G（N+1））连接；
    所述下拉维持电路（500）包括：
    第一晶体管（T4），其控制端连接其输入端及接收第一时钟信号(XCK)，其输出端连接第一电路点（P（N））；
    第二晶体管(T6)，其控制端接收第二时钟信号(CK)，其输入端连接高恒压源(VGH)，其输出端连接所述第一电路点（P（N））；
    第三晶体管(T8)，其控制端连接所述第一电路点（P（N）），其输入端连接所述高恒压源(VGH)，其输出端连接所述第N级扫描线（G（N））；
    第四晶体管(T5)，其控制端接收所述第二时钟信号(CK)，其输入端连接所述栅极信号点（Q（N）），其输出端连接所述第N级扫描线（G（N））；
    第一电容(C2)，其两端连接所述高恒压源(VGH)及所述第一电路点（P（N）），
    所述正反向扫描控制电路（100）包括：
    第五晶体管(T1)，其控制端接收下传控制信号(U2D)，其输入端连接所述第N-1级扫描线（G（N-1）），其输出端连接所述上拉控制电路（400）；
    第六晶体管(T2)，其控制端接收上传控制信号(D2U)，其输入端连接所述第N+1级扫描线（G（N+1）），其输出端连接所述第五晶体管(T1)的输出端以及所述上拉控制电路（400），所述第一时钟信号(XCK)与所述第二时钟信号(CK)互为反向信号。
  2. 如权利要求1 所述的用于液晶显示装置的GOA 电路,其中 所述上拉电路（200）包括：
    第七晶体管(T7)，其控制端连接所述栅极信号点（Q（N）），其输入端接收所述第二时钟信号(CK)，其输出端连接所述第N级扫描线（G（N））。
  3. 如权利要求1 所述的用于液晶显示装置的GOA 电路,其中 所述自举电容电路（300）包括：
    第二电容(C1)，其两端连接所述栅极信号点（Q（N））以及所述第N级扫描线（G（N））。
  4. 如权利要求1 所述的用于液晶显示装置的GOA 电路其中 ，所述上拉控制电路（400）包括：
    第八晶体管（T3），其控制端接收所述第一时钟信号(XCK)及连接所述第一晶体管（T4）的控制端，其输入端连接所述第五晶体管(T1)的输出端以及所述第六晶体管(T2)的输出端，其输出端连接所述栅极信号点（Q（N））。
  5. 一种用于液晶显示装置的GOA 电路，所述液晶显示装置包括多条扫描线，所述GOA电路包含级联的多个GOA单元，其中第N级GOA单元控制对第N级扫描线（G（N））充电，其中该第N级GOA单元包括：
    下拉维持电路（500），连接所述第N级扫描线（G（N））；
    自举电容电路（300），连接所述下拉维持电路（500）；
    上拉控制电路（400），连接所述自举电容电路（300）；
    正反向扫描控制电路（100），连接所述上拉控制电路（400）；及
    上拉电路（200），连接所述自举电容电路（300）；
    其中所述上拉电路（200）、所述自举电容电路（300）、所述上拉控制电路（400）及所述下拉维持电路（500）共同连接构成一栅极信号点（Q（N））；
    所述上拉电路（200）、所述自举电容电路（300）及所述下拉维持电路（500）分别与所述第N级扫描线（G（N））连接；
    所述正反向扫描控制电路（100）分别与第N-1级扫描线（G（N-1））以及第N+1级扫描线（G（N+1））连接；
    所述下拉维持电路（500）包括：
    第一晶体管（T4），其控制端连接其输入端及接收第一时钟信号(XCK)，其输出端连接第一电路点（P（N））；
    第二晶体管(T6)，其控制端接收第二时钟信号(CK)，其输入端连接高恒压源(VGH)，其输出端连接所述第一电路点（P（N））；
    第三晶体管(T8)，其控制端连接所述第一电路点（P（N）），其输入端连接所述高恒压源(VGH)，其输出端连接所述第N级扫描线（G（N））；
    第四晶体管(T5)，其控制端接收所述第二时钟信号(CK)，其输入端连接所述栅极信号点（Q（N）），其输出端连接所述第N级扫描线（G（N））；
    第一电容(C2)，其两端连接所述高恒压源(VGH)及所述第一电路点（P（N）），
    所述正反向扫描控制电路（100）包括：
    第五晶体管(T1)，其控制端接收下传控制信号(U2D)，其输入端连接所述第N-1级扫描线（G（N-1）），其输出端连接所述上拉控制电路（400）；
    第六晶体管(T2)，其控制端接收上传控制信号(D2U)，其输入端连接所述第N+1级扫描线（G（N+1）），其输出端连接所述第五晶体管(T1)的输出端以及所述上拉控制电路（400）。
  6. 如权利要求5 所述的用于液晶显示装置的GOA 电路,其中 所述上拉电路（200）包括：
    第七晶体管(T7)，其控制端连接所述栅极信号点（Q（N）），其输入端接收所述第二时钟信号(CK)，其输出端连接所述第N级扫描线（G（N））。
  7. 如权利要求5 所述的用于液晶显示装置的GOA 电路,其中 所述自举电容电路（300）包括：
    第二电容(C1)，其两端连接所述栅极信号点（Q（N））以及所述第N级扫描线（G（N））。
  8. 如权利要求5 所述的用于液晶显示装置的GOA 电路,其中 所述上拉控制电路（400）包括：
    第八晶体管（T3），其控制端接收所述第一时钟信号(XCK)及连接所述第一晶体管（T4）的控制端，其输入端连接所述第五晶体管(T1)的输出端以及所述第六晶体管(T2)的输出端，其输出端连接所述栅极信号点（Q（N））。
  9. 如权利要求5 所述的用于液晶显示装置的GOA 电路,其中 所述第一时钟信号(XCK)与所述第二时钟信号(CK)互为反向信号。
  10. 一种用于液晶显示装置的GOA 电路，所述液晶显示装置包括多条扫描线，所述GOA电路包含级联的多个GOA单元，其中第N级GOA单元控制对第N级扫描线（G（N））充电,其中 该第N级GOA单元包括：
    下拉维持电路（500），连接所述第N级扫描线（G（N））；
    自举电容电路（300），连接所述下拉维持电路（500）；
    上拉控制电路（400），连接所述自举电容电路（300）；
    正反向扫描控制电路（100），连接所述上拉控制电路（400）；及
    上拉电路（200），连接所述自举电容电路（300）；
    其中所述上拉电路（200）、所述自举电容电路（300）、所述上拉控制电路（400）及所述下拉维持电路（500）共同连接构成一栅极信号点（Q（N））；
    所述上拉电路（200）、所述自举电容电路（300）及所述下拉维持电路（500）分别与所述第N级扫描线（G（N））连接；
    所述正反向扫描控制电路（100）分别与第N-1级扫描线（G（N-1））以及第N+1级扫描线（G（N+1））连接；
    所述下拉维持电路（500）包括：
    第一晶体管（T4），其控制端连接其输入端及接收第一时钟信号(XCK)，其输出端连接第一电路点（P（N））；
    第二晶体管(T6)，其控制端接收第二时钟信号(CK)，其输入端连接高恒压源(VGH)，其输出端连接所述第一电路点（P（N））；
    第三晶体管(T8)，其控制端连接所述第一电路点（P（N）），其输入端连接所述高恒压源(VGH)，其输出端连接所述第N级扫描线（G（N））；
    第四晶体管(T5)，其控制端接收所述第二时钟信号(CK)，其输入端连接所述栅极信号点（Q（N）），其输出端连接所述第N级扫描线（G（N））；
    一电容(C2)，其两端连接所述高恒压源(VGH)及所述第一电路点（P（N））。
  11. 如权利要求10 所述的用于液晶显示装置的GOA 电路,其中所述正反向扫描控制电路（100）包括：
    第五晶体管(T1)，其控制端接收下传控制信号(U2D)，其输入端连接所述第N-1级扫描线（G（N-1）），其输出端连接所述上拉控制电路（400）；
    第六晶体管(T2)，其控制端接收上传控制信号(D2U)，其输入端连接所述第N+1级扫描线（G（N+1）），其输出端连接所述第五晶体管(T1)的输出端以及所述上拉控制电路（400）。
  12. 如权利要求10 所述的用于液晶显示装置的GOA 电路,其中所述上拉电路（200）包括：
    第七晶体管(T7)，其控制端连接所述栅极信号点（Q（N）），其输入端接收所述第二时钟信号(CK)，其输出端连接所述第N级扫描线（G（N））。
  13. 如权利要求10 所述的用于液晶显示装置的GOA 电路,其中所述自举电容电路（300）包括：
    第二电容(C1)，其两端连接所述栅极信号点（Q（N））以及所述第N级扫描线（G（N））。
  14. 如权利要求10 所述的用于液晶显示装置的GOA 电路,其中所述上拉控制电路（400）包括：
    第八晶体管（T3），其控制端接收所述第一时钟信号(XCK)及连接所述第一晶体管（T4）的控制端，其输入端连接所述第五晶体管(T1)的输出端以及所述第六晶体管(T2)的输出端，其输出端连接所述栅极信号点（Q（N））。
  15. 如权利要求10 所述的用于液晶显示装置的GOA 电路,其中所述第一时钟信号(XCK)与所述第二时钟信号(CK)互为反向信号。
  16. 如权利要求1-15 所述的用于液晶显示装置的GOA 电路,其中所述第一至第八晶体管是PMOS晶体管。
PCT/CN2015/070320 2014-12-30 2015-01-08 用于液晶显示装置的goa电路 Ceased WO2016106803A1 (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017535681A JP2018507433A (ja) 2014-12-30 2015-01-08 液晶表示装置に用いられるｇｏａ回路
GB1711615.3A GB2550508B (en) 2014-12-30 2015-01-08 Goa circuit applied to liquid crystal display device
KR1020177020841A KR20170102283A (ko) 2014-12-30 2015-01-08 액정 디스플레이 장치에 적용되는 게이트 구동 회로
EA201791512A EA033137B1 (ru) 2014-12-30 2015-01-08 Схема goa для жидкокристаллического дисплейного устройства
US14/418,080 US20160189647A1 (en) 2014-12-30 2015-01-08 Goa circuit applied to liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410844668.4A CN104537992B (zh) 2014-12-30 2014-12-30 用于液晶显示装置的goa电路
CN201410844668.4 2014-12-30

Publications (1)

Publication Number Publication Date
WO2016106803A1 true WO2016106803A1 (zh) 2016-07-07

Family

ID=52853509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/070320 Ceased WO2016106803A1 (zh) 2014-12-30 2015-01-08 用于液晶显示装置的goa电路

Country Status (7)

Country Link
US (1) US20160189647A1 (zh)
JP (1) JP2018507433A (zh)
KR (1) KR20170102283A (zh)
CN (1) CN104537992B (zh)
EA (1) EA033137B1 (zh)
GB (1) GB2550508B (zh)
WO (1) WO2016106803A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615494A (zh) * 2016-12-13 2018-10-02 乐金显示有限公司 移位寄存器和包括移位寄存器的栅极驱动器及显示装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016068038A1 (ja) * 2014-10-28 2016-05-06 シャープ株式会社 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
CN105895011B (zh) * 2015-01-26 2019-02-15 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示面板
CN104766576B (zh) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路
CN104766584B (zh) * 2015-04-27 2017-03-01 深圳市华星光电技术有限公司 具有正反向扫描功能的goa电路
CN104916261B (zh) * 2015-06-04 2017-12-22 武汉华星光电技术有限公司 一种扫描驱动电路
CN105118431A (zh) * 2015-08-31 2015-12-02 上海和辉光电有限公司 像素驱动电路及其驱动方法和显示装置
CN105161063B (zh) 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105185333B (zh) 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105118462B (zh) * 2015-09-21 2018-09-18 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105118464B (zh) * 2015-09-23 2018-01-26 深圳市华星光电技术有限公司 一种goa电路及其驱动方法、液晶显示器
CN105469754B (zh) * 2015-12-04 2017-12-01 武汉华星光电技术有限公司 降低馈通电压的goa电路
CN105336302B (zh) * 2015-12-07 2017-12-01 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105469760B (zh) * 2015-12-17 2017-12-29 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105355187B (zh) * 2015-12-22 2018-03-06 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105575349B (zh) * 2015-12-23 2018-03-06 武汉华星光电技术有限公司 Goa电路及液晶显示装置
CN105405406B (zh) * 2015-12-29 2017-12-22 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
CN105629601B (zh) * 2015-12-31 2017-12-22 武汉华星光电技术有限公司 阵列基板行驱动电路及显示装置
CN105788553B (zh) * 2016-05-18 2017-11-17 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105869588B (zh) * 2016-05-27 2018-06-22 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN106128379B (zh) * 2016-08-08 2019-01-15 武汉华星光电技术有限公司 Goa电路
CN106128354B (zh) * 2016-09-12 2018-01-30 武汉华星光电技术有限公司 平面显示装置及其扫描驱动电路
CN106449653B (zh) * 2016-09-30 2018-12-21 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板、显示装置
US10699659B2 (en) * 2017-09-27 2020-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driver on array circuit and liquid crystal display with the same
US10540937B2 (en) * 2017-11-17 2020-01-21 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
CN108364601B (zh) * 2018-03-07 2020-07-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN109036307B (zh) * 2018-07-27 2019-06-21 深圳市华星光电技术有限公司 包括goa电路的液晶面板及其驱动方法
CN109637487B (zh) * 2019-01-28 2020-12-22 南京中电熊猫平板显示科技有限公司 一种栅极扫描驱动电路和液晶显示装置
CN113284543B (zh) * 2021-05-19 2025-03-04 京东方科技集团股份有限公司 Ltpo型移位寄存器电路及其驱动方法、显示面板
CN115294911B (zh) * 2022-08-12 2025-10-21 武汉华星光电技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100007598A1 (en) * 2008-07-11 2010-01-14 Wintek Corporation Shift register
CN103187040A (zh) * 2011-12-30 2013-07-03 海蒂斯技术有限公司 移位寄存器及利用它的栅极驱动电路
CN103985346A (zh) * 2014-05-21 2014-08-13 上海天马有机发光显示技术有限公司 一种tft阵列基板、显示面板和显示基板
CN104091573A (zh) * 2014-06-18 2014-10-08 京东方科技集团股份有限公司 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN104240765A (zh) * 2014-08-28 2014-12-24 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003162262A (ja) * 2001-11-27 2003-06-06 Fujitsu Display Technologies Corp 液晶パネル駆動回路及び液晶表示装置
JP5079350B2 (ja) * 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
KR101790705B1 (ko) * 2010-08-25 2017-10-27 삼성디스플레이 주식회사 양방향 주사 구동 장치 및 이를 이용한 표시 장치
KR101761794B1 (ko) * 2010-09-13 2017-07-27 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN103295641B (zh) * 2012-06-29 2016-02-10 上海天马微电子有限公司 移位寄存器及其驱动方法
US20150262703A1 (en) * 2012-10-05 2015-09-17 Sharp Kabushiki Kaisha Shift register, display device provided therewith, and shift-register driving method
CN103165190A (zh) * 2013-02-01 2013-06-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、阵列基板和显示装置
JP6196456B2 (ja) * 2013-04-01 2017-09-13 シナプティクス・ジャパン合同会社 表示装置及びソースドライバｉｃ
KR20140141190A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101990568B1 (ko) * 2013-07-24 2019-06-19 삼성디스플레이 주식회사 주사 구동 장치 및 이를 이용한 유기발광표시장치
US9437324B2 (en) * 2013-08-09 2016-09-06 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, shift register and display device
CN103474038B (zh) * 2013-08-09 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器与显示装置
CN103680451B (zh) * 2013-12-18 2015-12-30 深圳市华星光电技术有限公司 用于液晶显示的goa电路及显示装置
CN103928007B (zh) * 2014-04-21 2016-01-20 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104167191B (zh) * 2014-07-04 2016-08-17 深圳市华星光电技术有限公司 用于平板显示的互补型goa电路
CN104210765A (zh) * 2014-09-10 2014-12-17 南京航空航天大学 一种真空绝热板保温桶的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100007598A1 (en) * 2008-07-11 2010-01-14 Wintek Corporation Shift register
CN103187040A (zh) * 2011-12-30 2013-07-03 海蒂斯技术有限公司 移位寄存器及利用它的栅极驱动电路
CN103985346A (zh) * 2014-05-21 2014-08-13 上海天马有机发光显示技术有限公司 一种tft阵列基板、显示面板和显示基板
CN104091573A (zh) * 2014-06-18 2014-10-08 京东方科技集团股份有限公司 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN104240765A (zh) * 2014-08-28 2014-12-24 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615494A (zh) * 2016-12-13 2018-10-02 乐金显示有限公司 移位寄存器和包括移位寄存器的栅极驱动器及显示装置

Also Published As

Publication number Publication date
GB201711615D0 (en) 2017-08-30
EA033137B1 (ru) 2019-08-30
US20160189647A1 (en) 2016-06-30
CN104537992A (zh) 2015-04-22
KR20170102283A (ko) 2017-09-08
CN104537992B (zh) 2017-01-18
GB2550508A (en) 2017-11-22
JP2018507433A (ja) 2018-03-15
GB2550508B (en) 2020-12-16
EA201791512A1 (ru) 2017-11-30

Similar Documents

Publication Publication Date Title
WO2016106803A1 (zh) 用于液晶显示装置的goa电路
CN104485079B (zh) 用于液晶显示装置的goa电路
WO2016165162A1 (zh) 一种goa电路及液晶显示器
CN104464662B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN106683631B (zh) 一种igzo薄膜晶体管的goa电路及显示装置
WO2018072304A1 (zh) Goa驱动电路及液晶显示装置
WO2016161679A1 (zh) 一种goa电路及液晶显示器
WO2018072303A1 (zh) Goa驱动电路及液晶显示装置
CN104464657B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
WO2017049688A1 (zh) 一种goa电路及其驱动方法、液晶显示器
WO2016037380A1 (zh) 基于igzo制程的栅极驱动电路
WO2018094807A1 (zh) Goa驱动电路及液晶显示装置
WO2016095267A1 (zh) 移位寄存器、级传栅极驱动电路及显示面板
WO2022041370A1 (zh) 栅极驱动电路及显示装置
WO2016106823A1 (zh) 液晶显示装置及其栅极驱动器
WO2016070510A1 (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
WO2017028350A1 (zh) 液晶显示装置及其goa扫描电路
WO2018023859A1 (zh) 扫描驱动电路及具有该电路的平面显示装置
WO2017045220A1 (zh) 一种goa电路及液晶显示器
WO2017201810A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
WO2018223519A1 (zh) Goa驱动电路及液晶显示器
WO2021168908A1 (zh) 驱动电路及显示面板
WO2018107533A1 (zh) 一种栅极驱动电路及驱动方法、显示装置
WO2017080082A1 (zh) 液晶显示设备及goa电路
WO2019010810A1 (zh) 一种goa电路及液晶显示器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14418080

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15874496

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017535681

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 201711615

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20150108

ENP Entry into the national phase

Ref document number: 20177020841

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 201791512

Country of ref document: EA

122 Ep: pct application non-entry in european phase

Ref document number: 15874496

Country of ref document: EP

Kind code of ref document: A1