CN108615494A - 移位寄存器和包括移位寄存器的栅极驱动器及显示装置 - Google Patents

移位寄存器和包括移位寄存器的栅极驱动器及显示装置 Download PDF

Info

Publication number
CN108615494A
CN108615494A CN201711329466.6A CN201711329466A CN108615494A CN 108615494 A CN108615494 A CN 108615494A CN 201711329466 A CN201711329466 A CN 201711329466A CN 108615494 A CN108615494 A CN 108615494A
Authority
CN
China
Prior art keywords
switch element
voltage
grid
clock signal
gate drivers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711329466.6A
Other languages
English (en)
Inventor
金洛禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108615494A publication Critical patent/CN108615494A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

公开了一种移位寄存器和包括移位寄存器的栅极驱动器及显示装置。所述栅极驱动器包括具有多个级的移位寄存器，其中，多个级中的第n级包括：缓冲开关元件，具有连接到Q节点的栅极和接收第一时钟信号的漏极；第一开关元件，具有接收第二时钟信号的栅极和接收起始脉冲的漏极；第二开关元件，具有接收第二时钟信号的栅极和接收栅极高电压的漏极；第一电容器，连接在Q节点与缓冲开关元件的源极之间；第二电容器，连接在第一开关元件的漏极和Q节点之间，其中，n是正整数，第一时钟信号、第二时钟信号和起始脉冲中的每一个的高状态分别等于栅极高电压，第一时钟信号、第二时钟信号和起始脉冲中的每一个的低状态分别等于栅极低电压。

Description

移位寄存器和包括移位寄存器的栅极驱动器及显示装置
相关申请的交叉引用
本申请要求于2016年12月13日在韩国知识产权局提交的韩国专利申请No.10-2016-0169402的优先权，其公开内容通过引用结合在此。
技术领域
本发明涉及一种移位寄存器和包括移位寄存器的栅极驱动器及显示装置，具体而言，涉及一种移位寄存器，其使得包括移位寄存器的栅极驱动器占据较小的面积。
背景技术
平板显示器(FPD)已经应用于诸如移动电话、平板电脑、笔记本电脑，电视机和监视器之类的各种电子设备。近来，FPD包括液晶显示器(LCD)、有机发光显示器(OLED)等。这样的显示装置包括显示图像的像素阵列和单独控制像素以使光透射或发射的驱动电路。显示装置的驱动电路包括用于将数据信号施加到像素阵列的数据线的数据驱动器，用于将与数据信号同步的栅极信号(或扫描信号)顺序施加到像素阵列的栅极线(扫描线)的像素驱动器以及用于控制数据驱动器和栅极驱动器的时序控制器。
近来，随着显示装置变得更薄，已经开发了将栅极驱动器与像素阵列一起并入显示面板中的技术。并入显示面板中的栅极驱动器被称为“GIP(面板内栅极)”电路。为了将栅极驱动器并入显示面板中，有必要简化栅极驱动器的配置。
特别地，栅极驱动器包括多个开关元件。随着显示装置被开发为具有更高的分辨率，包括在栅极驱动器中的开关元件的数量增加，以便将栅极信号施加到多条栅极线。随着包括在栅极驱动器中的开关元件的数量增加，具有并入到显示面板中的栅极驱动器的显示装置难以实现窄边框。
发明内容
鉴于以上所述，本发明的一个目的是提供一种移位寄存器，其包括每个都仅由三个晶体管实现的级，从而极大地减少在包括移位寄存器的栅极驱动器中包括的开关元件的数量。
本发明的另一个目的是提供一种移位寄存器以及包括移位寄存器的栅极驱动器及显示装置，其减少栅极驱动器的开关元件的数量以及用于驱动栅极驱动器的时钟信号和电压信号的数量，并且改善设计裕度以增大将栅极驱动器设置在显示面板中的空间。
应该注意的是，本发明的目的不限于上述目的，并且根据以下描述，本发明的其它目的对于所属领域技术人员而言将是显而易见的。
根据本发明的示例性实施方式，提供了一种用于显示面板的栅极驱动器。所述栅极驱动器包括：具有多个级的移位寄存器，其中，多个级中的第n级包括：缓冲开关元件，具有连接到Q节点的栅极和接收第一时钟信号的漏极；第一开关元件，具有接收第二时钟信号的栅极和接收起始脉冲的漏极；第二开关元件，具有接收所述第二时钟信号的栅极和接收栅极高电压(VGH)的漏极；第一电容器，连接在所述Q节点与所述缓冲开关元件的源极之间；及第二电容器，连接在所述第一开关元件的漏极和所述Q节点之间，其中，n是正整数，其中，所述第一时钟信号、所述第二时钟信号和所述起始脉冲中的每一个的高状态分别等于所述栅极高电压，并且所述第一时钟信号、所述第二时钟信号和所述起始脉冲中的每一个的低状态分别等于栅极低电压(VGL)。包括在栅极驱动器中的开关元件的数量大幅度减少，从而可以减少驱动栅极驱动器所需的时钟信号和电压信号的数量。
根据本发明的另一示例性实施方式，提供了一种显示装置，包括：显示面板，包括用于显示图像的多个像素；上述栅极驱动器，用于将栅极信号施加到所述多个像素；数据驱动器，用于将数据信号施加到所述多个像素；以及时序控制器，用于控制所述栅极驱动器和所述数据驱动器。
根据本发明的另一示例性实施方式，提供了一种用于显示面板的栅极驱动器的移位寄存器。所述移位寄存器包括多个级，其中，每个级包括：缓冲开关元件，用于根据Q节点的电压输出第一时钟信号；第一开关元件，用于根据第二时钟信号控制所述Q节点的电压；第二开关元件，用于根据所述第二时钟信号向相应级的输出节点施加栅极高电压；第一电容器，连接在所述Q节点和所述输出节点之间；以及第二电容器，连接在所述第一开关元件和所述Q节点之间，其中，所述第一时钟信号和所述第二时钟信号中的每一个的高状态分别等于所述栅极高电压，并且所述第一时钟信号和所述第二时钟信号中的每一个的低状态分别等于栅极低电压。可以减少传递用于驱动栅极驱动器的时钟信号和电压信号的线路数量，并且可以改善设计裕度以增大将栅极驱动器设置在显示面板中的空间。
根据本发明的另一示例性实施方式，提供了一种显示装置，包括：显示面板，包括用于显示图像的多个像素；栅极驱动器，用于将栅极信号施加到所述多个像素，所述栅极驱动器包括上述移位寄存器；数据驱动器，用于将数据信号施加到所述多个像素；及时序控制器，用于控制所述栅极驱动器和所述数据驱动器。
在本说明书中描述的主题的一个或多个实施方式的细节在附图和下面的描述中阐述。
根据本发明的示例性实施方式，包括在栅极驱动器中的开关元件的数量大幅度减少，从而可以减少驱动栅极驱动器所需的时钟信号和电压信号的数量。
根据本发明的示例性实施方式，可以减少传递用于驱动栅极驱动器的时钟信号和电压信号的线路数量，并且可以改善设计裕度以增大将栅极驱动器设置在显示面板中的空间。
应该注意的是，本发明的效果不限于上面描述的那些效果，并且从下面的描述中本发明的其他效果对于所属领域技术人员将很清楚。
附图说明
从下文结合附图的详细描述中将更清楚地理解本发明的以上和其它方面、特征和其它优点，其中：
图1是根据本发明的示例性实施方式的包括栅极驱动器的显示装置的框图；
图2是根据本发明的示例性实施方式的移位寄存器的框图；
图3是示出根据本发明示例性实施方式的移位寄存器中的多个级中的一级的配置的电路图；
图4是示出根据本发明的示例性实施方式向/从图3所示的移位寄存器的级输入/输出的信号的波形图；
图5A至5C是示出根据图4所示的波形图在移位寄存器的级处的信号流动的电路图；
图6是示出根据本发明另一示例性实施方式的移位寄存器中的多个级中的一级的配置的电路图；
图7是示出根据本发明的另一示例性实施方式向/从图3所示的移位寄存器的级输入/输出的信号的波形图；以及
图8A至8C是示出根据图7所示的波形图在移位寄存器的级处的信号流动的电路图。
具体实施方式
从下面参照附图对示例性实施方式的描述，本发明的优点和特征以及其实现方法将很清楚。然而，本发明不限于本文公开的示例性实施方式，而是可以以各种不同的方式来实现。提供示例性实施方式是为了使本发明的公开内容更彻底并且将本发明的范围充分地传达给所属领域技术人员。要注意的是，本发明的范围仅由权利要求书限定。
附图中给出的元件的形状、尺寸、比率、角度、数量仅仅是说明性的而不是限制性的。此外，在描述本发明时，为了不会不必要地模糊本发明的主旨，可能省略对于公知技术的描述。应当注意的是，除非另有特别说明，否则说明书和权利要求中使用的术语“包括”、“具有”、“包含”等不应被解释为限于其后列出的装置或手段。
对于具有具体值的要素，即使没有明确的陈述，也将其解释为包括误差裕度。
在描述位置关系时，例如“元件B上的元件A”、“元件B上方的元件A”、“元件B下方的元件A”和“元件B旁边的元件A”，除非明确地使用术语“直接”或“紧接”，否则可以在元件A和B之间设置另一元件C。
如本文使用的，短语“元件B上的元件A”是指元件A可以直接设置在元件B上和/或元件A可以经由另一元件C间接设置在元件B上。
说明书和权利要求书中的术语第一、第二等用于区分类似的要素，并不一定用于描述次序或时间顺序。这些术语仅用于区分一个要素和另一个要素。因此，如本文所使用的，第一要素可以是本发明的技术构思内的第二要素。
贯穿说明书，相似的附图标记表示相似的要素。
附图不是按比例的，附图中各种要素的相对尺寸是示意性而不一定按比例地绘制的。
本发明的各种示例性实施方式的特征可以部分地或全部地组合。如所属领域技术人员将清楚认识到的，技术上的各种交互和操作是可能的。各种示例性实施方式可以单独地或组合地实践。
在本文中，TFT可以被实现为p型或者n型晶体管。在描述脉冲形式的扫描信号时，栅极高电压VGH电平被定义为“高状态”，而栅极低电压VGL电平被定义为“低状态”。
在下文中，将参照附图详细描述本发明的示例性实施方式。
图1是根据本发明的示例性实施方式的包括栅极驱动器的显示装置的框图。可操作地连接和配置根据本发明的所有实施方式的显示装置的所有部件。
参照图1，显示装置100包括：包括多个像素P的显示面板110；用于向多个像素P施加栅极信号的栅极驱动器130；用于向多个像素P施加数据信号的数据驱动器140；用于控制栅极驱动器130和数据驱动器140的时序控制器120。显示装置100可以是有机发光显示(OLED)装置或液晶显示(LCD)装置，或者可以是其他类型。
时序控制器120从外部源输入的图像数据RGB处理为适用于显示面板110的尺寸和分辨率，以便提供给数据驱动器140。时序控制器120接收从外部源输入的同步信号SYNC，比如点时钟信号、水平同步信号和垂直同步信号，并且通过使用这些信号来生成栅极控制信号和数据控制信号。时序控制器120将所产生的栅极控制信号GCS和数据控制信号DCS分别施加到栅极驱动器130和数据驱动器140，从而控制栅极驱动器130和数据驱动器140。
栅极驱动器130响应于从时序控制器120接收的栅极控制信号GCS将栅极信号施加到栅极线GL。栅极信号包括至少一个扫描信号，比如第一扫描信号SCAN1和第二扫描信号SCAN2以及发光信号EM。虽然将栅极驱动器130示出为设置在图1中的显示面板110的一侧上，但栅极驱动器130的数量和位置不限于此。即，栅极驱动器130可以作为GIP(面板内栅极)被设置在显示面板110的一侧或任一侧上。
参照图1，栅极驱动器130设置在显示面板110中的有源区A/A的一侧上，并通过栅极线G1到Gn连接到有源区A/A。栅极驱动器130包括多个级。各级输出栅极信号，并通过栅极线G1至Gn将栅极信号提供给有源区A/A。将参照图2更详细地描述栅极驱动器130的结构。
另外，栅极驱动器130包括具有多个级的移位寄存器。移位寄存器中的多个级中的每一级可以包括多个开关元件。例如，一级可以包括三个开关元件，因此可以相应地施加两个时钟信号、起始脉冲和栅极电压来驱动移位寄存器。将参照图3更详细地描述移位寄存器中的级的配置。
数据驱动器140根据从时序控制器120接收的数据控制信号DCS将图像数据RGB转换成数据电压，并且通过数据线DL将转换后的数据电压施加到像素P。
多条栅极线GL和多条数据线DL在显示面板110中相互交叉。多个像素P中的每一个连接到相应的栅极线GL和相应的数据线DL。具体而言，一个像素P通过栅极线GL从栅极驱动器130接收栅极信号，并通过数据线DL从数据驱动器140接收数据信号。因此，一个像素P通过栅极线GL接收一个或多个扫描信号，并通过数据线DL接收数据电压Vdata和参考电压Vref。
根据本发明的示例性实施方式的显示装置100包括用于驱动具有多个像素P的显示面板110的栅极驱动器130、数据驱动器140和时序控制器120。栅极驱动器130包括多个级。移位寄存器中的多个级中的每一级包括三个开关元件，并且可以由较少数量的时钟信号和电压信号比如VDD和VSS来驱动。因此，栅极驱动器130能够大幅度减少移位寄存器所需的开关元件的数量，从而改善了裕度，以增大将栅极驱动器130设置在显示装置100中的空间。
图2是根据本发明的示例性实施方式的栅极驱动器的框图。为了便于说明，将参照图1进行描述。
参照图2，栅极驱动器130设置在有源区A/A的一侧上。栅极驱动器130包括具有多个级ST1至STn的移位寄存器131，其中n是正整数。具体而言，移位寄存器131包括级联的多个级ST1至STn。将参照图3更详细地描述移位寄存器131中的多个级ST1至STn中的一级的配置。
参照图2，移位寄存器131具有不产生输出但向另一级提供进位信号的虚拟级。具体而言，移位寄存器131包括与最后一级STn相邻的虚拟级EG。具体而言，虚拟级EG连接到输出最后栅极信号的最后一级STn，并且虚拟级EG向最后一级STn提供进位信号到而不输出任何栅极信号。
在栅极驱动器130中，移位寄存器131通过栅极线G1至Gn将栅极信号顺序地施加到有源区A/A。具体而言，移位寄存器131接收栅极控制信号GDC并产生栅极信号。栅极控制信号GDC包括栅极起始脉冲(GSP)Vst和栅极移位时钟(GSC)CLK1和CLK2等。即，第一时钟(或第一时钟信号)CLK1、第二时钟(或第二时钟信号)CLK2、从在前级接收的进位信号Gout_Pre或起始脉冲Vst，以及栅极高电压VGH或栅极低电压VGL被输入到移位寄存器131。多个栅极移位时钟CLK1和CLK2包括第一时钟CLK1和第二时钟CLK2。
因此，移位寄存器131响应于栅极控制信号GDC，将在多个级ST1至STn中产生的栅极信号分别顺序地施加到栅极线G1至Gn。具体而言，移位寄存器131的级ST1至STn响应于栅极起始脉冲Vst而开始产生栅极信号，并响应于第二时钟CLK2而移位并输出栅极信号。分别从级ST1到STn输出的栅极信号被传送到栅极线G1到Gn，并且还作为进位信号被输入到在后级。
根据本发明的示例性实施方式的栅极驱动器包括具有多个级ST1至STn的移位寄存器131。将各种栅极控制信号GDC输入到多个级ST1至STn中的每一级，从而移位栅极信号，并且级ST1至STn将移位后的栅极信号提供给栅极线G1至Gn。因此，多个级ST1至STn中的每一级包括三个开关元件，并且可以用第一时钟CLK1、第二时钟CLK2和栅极起始脉冲Vst来驱动。以这种方式，栅极驱动器130可以减少驱动移位寄存器131所需的时钟和栅极控制信号GDC的数量，以及施加时钟和栅极控制信号GDC所需的线路数量。而且，随着连接到栅极驱动器130的线路数量减少，可以改善裕度以增大将栅极驱动器130设置在显示装置100中的空间。将参照图3更详细地描述多个级ST1至STn中的每一级的电路配置。
图3是示出根据本发明的示例性实施方式的移位寄存器中的多个级中的一级的配置的电路图。为了便于说明，将参照图1和2进行描述。
参照图3，级300包括缓冲开关元件BT、第一开关元件T1、第二开关元件T2、第一电容器C1和第二电容器C2。即，级300包括三个开关元件和两个电容器。缓冲开关元件BT、第一开关元件T1和第二开关元件T2是PMOSTFT(薄膜晶体管)。要注意的是，TFT仅仅是说明性的，在其他实施方式中可以使用不同种类的开关元件。
参照图3，缓冲开关元件BT具有连接到Q节点的栅极g，以及接收第一时钟CLK1的漏极d。具体而言，Q节点连接到缓冲开关元件BT的栅极g，输入第一时钟CLK1的第一时钟线连接到缓冲开关元件BT的漏极d，输出节点Gout连接到缓冲开关元件BT的源极s。
参照图3，第一开关元件T1包括接收第二时钟CLK2的栅极和接收起始脉冲Vst的漏极。具体而言，输入第二时钟CLK2的第二时钟线连接到第一开关元件T1的栅极，输入栅极起始信号Vst的栅极起始脉冲线连接到第一开关元件T1的漏极，并且Q节点连接到第一开关元件T1的源极。
参照图3，第二开关元件T2包括接收第二时钟CLK2的栅极和接收栅极高电压VGH的漏极。具体而言，第二时钟线连接到第二开关元件T2的栅极，输入栅极高电压VGH的栅极电压线连接到第二开关元件T2的漏极，输出节点Gout连接到第二开关元件T2的源极。
参照图3，第一电容器C1设置在Q节点和缓冲开关元件BT的源极s之间。第二电容器C2设置在第一开关元件T1的漏极和Q节点之间。
第一时钟CLK1、第二时钟CLK2、起始脉冲Vst和栅极高电压VGH被施加到级300。在本文中，第一时钟CLK1、第二时钟CLK2和起始脉冲Vst中的每一个具有等于栅极高电压VGH电平的高状态和等于栅极低电压VGL电平的低状态。因此，缓冲开关元件BT、第一开关元件T1和第二开关元件T2以栅极低电压VGL导通。
因此，缓冲开关元件BT根据Q节点的电压在输出节点处输出第一时钟CLK1。第一开关元件T1根据第二时钟CLK2控制Q节点的电压。第二开关元件T2根据第二时钟CLK2将栅极高电压VGH施加到输出节点。另外，缓冲开关元件BT的源极s和第二开关元件T2的源极连接到级300的输出节点。即，取决于缓冲开关元件BT和第二开关元件T2的操作，可以经由输出节点输出第一时钟CLK1或者栅极高电压VGH。将在下面参照图4描述接收到输入信号例如第一时钟CLK1、第二时钟CLK2、起始脉冲Vst和栅极高电压VGH时从缓冲开关元件BT输出的波形。
图4是示出根据本发明的示例性实施方式向/从图3所示的移位寄存器的级输入/输出的信号的波形图。图5A至5C是示出根据图4所示的波形图在移位寄存器的级处的信号流动的电路图。图5A至5C中所示的电路图示出了针对不同输入/输出信号的不同时间段内的信号流动。图5A至5C中所示的电路图包括与图3所示的电路图相同的元件，因此，将不再描述级300以避免重复。在图5A至5C中，点划线表示由输入到级300的信号进行的内部信号流动，而虚线表示没有通过输入到级300的信号激活的元件。为了便于说明，将参照图1和2进行描述。
参照图4，基于施加到级300的第一时钟CLK1、第二时钟CLK2、起始脉冲Vst和栅极高电压VGH的脉冲时序，级300在第一时间段t1、第二时间段时间t2、第三时间段t3和第四时间段t4中操作。
在第一时间段t1中，具有栅极低电压VGL的幅度的起始脉冲Vst的脉冲和第二时钟CLK2的脉冲被输入到级300，并且第一时钟CLK1以栅极高电压VGH电平被输入到级。
在第二时间段t2中，起始脉冲Vst和第二时钟CLK2以栅极高电压VGH电平被输入到级300，并且具有栅极高电压VGH的幅度的第一时钟CLK1的脉冲被输入到级300。
在第三时间段t3中，起始脉冲Vst和第一时钟CLK1以栅极高电压VGH电平被输入到级300，并且具有栅极低电压VGL的幅度的第二时钟CLK2的脉冲被输入到级300。
在第四时间段t4中，起始脉冲Vst以栅极高电压VGH电平被输入到级300，并且具有栅极低电压VGL的幅度的第一时钟CLK1的脉冲和第二时钟CLK2的脉冲被交替地输入到级300。即，第一时钟CLK1和作为栅极移位时钟GSC的第二时钟CLK2之间存在相位差。
参照图4和5A，在第一时间段t1中，由于具有栅极低电压VGL的幅度的第二时钟CKL2的脉冲被输入到级300，所以第一开关元件T1和第二开关元件T2都导通。
因此，通过导通的第一开关元件T1输入起始脉冲Vst，并且通过起始脉冲Vst使Q节点的电压下降。此外，通过导通的第二开关元件T2输入栅极高电压VGH，使得输出节点的电压保持在栅极高电压VGH。即，在第一时间段t1中，连接到缓冲开关元件BT的源极s的级300的输出节点的电压保持在高状态。由此，当栅极高电压VGH通过第二时钟CLK2施加到输出节点时，输出节点的电压可以保持在高状态，使得可以避免由于缓冲开关元件BT的寄生电容引起的输出节点的电压的压降。
参照图4和5A，在第一时间段t1中，通过导通的第一开关元件T1施加的起始脉冲Vst使Q节点的电压下降，因此缓冲开关元件BT也导通。
结果，通过导通的缓冲开关元件BT从连接到缓冲开关元件BT的漏极d的第一时钟线施加第一时钟CLK1。在第一时间段t1中，第一时钟CLK1具有栅极高电压VGH，因此输出节点的电压保持在栅极高电压VGH。
随后，参照图4和5B，在第二时间段t2中，Q节点的电压具有低电平，使得缓冲开关元件BT导通。因此，缓冲开关元件BT由Q节点的低电压导通。另一方面，在第二时间段t2中，由于第二时钟CLK2以栅极高电压VGH电平输入，第一开关元件T1和第二开关元件T2截止。
当在第二时间段t2中缓冲开关元件BT导通时，从连接到缓冲开关元件BT的漏极d的第一时钟线施加第一时钟CLK1。因此，具有栅极低电压VGL的幅度的第一时钟CLK1的脉冲被施加到级300的输出节点。
这样，当Q节点的电压为低状态的同时第一时钟CLK1以低状态输入时，第一电容器C1使得Q节点的电压和连接到缓冲开关元件BT的源极s的级300的输出节点的电压自举。具体而言，当具有栅极低电压VGL的幅度的第一时钟CLK1的脉冲被施加到级300的输出节点时，Q节点的电压也由于第一电容器C1的耦合而下降。这样，当栅极的电压和开关元件的源极的电压由电容器一起升高或降低时，称为自举。
因此，缓冲开关元件BT的栅极g的电压和源极s的电压自举，使得可以保持缓冲开关元件BT的栅极g和源极s之间的电压差Vgs。以此方式，第二时间段t2中由于第一电容器C1的自举，可以保持电压差Vgs，使得缓冲开关元件BT可以保持导通。
当缓冲开关元件BT在第二时间段t2中保持导通时，在缓冲开关元件BT的漏极d处接收的第一时钟CLK1可以在第二时间段t2中通过级300的输出节点照原样输出。即，在第二时间段t2中，第一时钟CLK1可以作为栅极信号被输出到与级300连接的栅极线。
随后，参照图4和5C，在第三时间段t3中，具有栅极低电压VGL的幅度的第二时钟CKL2的脉冲被输入到级300，使得第一开关元件T1和第二开关元件T2都导通。另一方面，施加栅极高电压VGH电平的起始脉冲Vst。
因此，通过导通的第一开关元件T1输入起始脉冲Vst，并且通过处于栅极高电压VGH电平的起始脉冲Vst使Q节点的电压升高。此外，通过导通的第二开关元件T2输入栅极高电压VGH，使得输出节点的电压改变为栅极高电压VGH。即，在第三时间段t3中，连接到缓冲开关元件BT的源极s的级300的输出节点的电压被改变为高状态。
这样，在第三时间段t3中，通过第一开关元件T1将栅极高电压VGH施加到Q节点，使得缓冲开关元件BT截止并且通过导通的第二开关元件T2将栅极高电压VGH施加到输出节点。以这种方式，在第二时间段t2中，在第一时钟CLK1作为栅极信号被输出之后，输出节点的电压被改变回到栅极高电压VGH，因此级300可以进行控制，使得栅极信号仅在具体的时段输出，而不在其他时段输出。
随后，参照图4和5C，在第四时间段t4中，仅具有栅极低电压VGL的幅度的第一时钟CLK1的脉冲被输入到级300，并且Q节点的电压具有高电平使得缓冲开关元件BT截止。因此，缓冲开关元件BT由Q节点的高电压截止。
顺便提及，如果级300不包括第二电容器C2，则Q节点的电压可以在第四时间段t4中与第一时钟CLK1同步，使得噪声491可以出现，如图4所示。Q节点处的噪声491具有低电压，使得缓冲开关元件BT导通。Q节点处的噪声491可以是由于缓冲开关元件BT受第一时钟CLK1的影响而产生的波纹(ripple)。
此外，Q节点处的噪声491可以具有低电压，使得缓冲开关元件BT导通，并且因此在缓冲开关元件BT导通的同时第一时钟CLK1可以被施加到输出节点。即，缓冲开关元件BT可以由Q节点处的噪声491导通，并且级300可以在输出节点产生与第一时钟CLK1同步的噪声电压492，使得可以在第四时间段t4中在输出节点输出由于噪声电压492而与第一时钟CLK1同步的多个栅极信号。
为了解决上述问题，级300包括第二电容器300。级300中的第二电容器C2可以抑制当第一时钟CLK1以低状态输入时由于输入到缓冲开关元件BT的第一时钟CLK1引起的波纹。即，当在第四时间段t4输入具有栅极低电压VGL的幅度的第一时钟CLK1的脉冲时，第二电容器C2可以避免：Q节点的电压由于Q节点处的噪声491而引起下降以至于缓冲开关元件BT导通。此外，由于可以通过第二电容器C2抑制Q节点处的噪声491，所以缓冲开关元件BT可以保持截止。结果，第一时钟CLK1不能通过缓冲开关元件BT在输出节点处产生噪声电压492，并且仅在第二时间段t2中输出栅极信号。
根据本发明的示例性实施方式的级300包括三个开关元件和两个电容器，从而可以大幅度减少用于顺序地输出栅极信号所需的开关元件的数量。此外，由于级300包括三个开关元件，所以两个时钟CLK1和CLK2以及一个栅极高电压VGH就足以在四个不同的时间段，即第一时间段t1到第四时间段t4中驱动三个开关元件。即，用于驱动包括级300的栅极驱动器130所需的信号的数量也减少，并且可以大幅度减少用于施加时钟信号和栅极电压的线路数量。
结果，级300和栅极驱动器130所需的开关元件、电容器和线路的数量大幅度减少，相应地可以改善设计裕度以增大将栅极驱动器130设置在显示装置100中的空间。
图6是示出根据本发明另一示例性实施方式的移位寄存器中的多个级中的一级的配置的电路图。图6与图3所示的电路图基本相同，除了开关元件被替换为NMOS TFT。因此，将不描述级600和响应于输入/输出信号的信号流动以避免重复。为了便于说明，将参照图1和2进行描述。
参照图6，在级600中，缓冲开关元件BT、第一开关元件T1和第二开关元件T2是NMOSTFT。要注意的是，TFT仅仅是说明性的，在其他实施方式中可以使用不同种类的开关元件。
参照图6，第二开关元件T2包括接收第二时钟CLK2的栅极和接收栅极低电压VGL的漏极。具体而言，第二时钟线连接到第二开关元件T2的栅极，输入栅极低电压VGL的栅极电压线连接到第二开关元件T2的漏极，并且输出节点Gout连接到第二开关元件T2的源极。
将第一时钟CLK1、第二时钟CLK2、起始脉冲Vst和栅极低电压VGL施加到级600。此处，第一时钟CLK1、第二时钟CLK2和起始脉冲Vst中的每一个具有等于栅极高电压VGH电平的高状态和等于栅极低电压VGL电平的低状态。因此，缓冲开关元件BT、第一开关元件T1和第二开关元件T2以栅极高电压VGH导通。
因此，缓冲开关元件BT根据Q节点的电压在输出节点处输出第一时钟CLK1。第一开关元件T1根据第二时钟CLK2控制节点Q的电压。第二开关元件T2根据第二时钟CLK2将栅极低电压VGL施加到输出节点。另外，缓冲开关元件BT的源极s和第二开关元件T2的源极连接到级600的输出节点Gout。即，取决于缓冲开关元件BT和第二开关元件T2的操作，可以经由输出节点输出第一时钟CLK1或者栅极低电压VGL。
图7是示出根据本发明的另一示例性实施方向/从图3所示的移位寄存器的级输入/输出的信号的波形图。图8A至8C是示出根据图7所示的波形图在移位寄存器的级处的信号流动的电路图。除了输入/输出电压，图7的波形图与图4所示的波形图基本相同。因此，将不描述响应于信号的级600的驱动特性以避免重复。图8A至8C所示的电路图示出了对于不同的输入/输出信号在不同时间段内的信号流动。图8A至8C所示的电路图包括与图6所示的电路图相同的元件。因此，将不再描述级600以避免重复。在图8A至8C中，点划线表示输入到级600的信号的内部信号流动，虚线表示没有被输入到级600的信号激活的元件。为了便于说明，将参照图1和2进行描述。
参照图7，在第一时间段t1中，具有栅极高电压VGH的幅度的起始脉冲Vst的脉冲和第二时钟CLK2的脉冲被输入到级600，并且第一时钟CLK1以栅极低电压VGL电平输入到级600。在第二时间段t2中，起始脉冲Vst和第二时钟CLK2以栅极低电压VGL电平被输入到级600，并且具有栅极高电压VGH的幅度第一时钟CLK1的脉冲被输入到级600。在第三时间段t3中，起始脉冲Vst和第一时钟CLK1以栅极低电压VGL电平被输入到级600，具有栅极高电压VGH的幅度的第二时钟CLK2的脉冲被输入到级600。在第四时间段t4中，起始脉冲Vst以栅极低电压VGL电平输入到级600，并且具有栅极高电压VGH的幅度的第一时钟CLK1的脉冲和第二时钟CLK2的脉冲被交替地输入到级600。即，第一时钟CLK1和作为栅极移位时钟GSC的第二时钟CLK2之间存在相位差。
参照图7和8A，在第一时间段t1中，随着具有栅极高电压VGH的幅度的第二时钟CKL2的脉冲被输入到级600，第一开关元件T1和第二开关元件T2都导通。
结果，通过导通的第一开关元件T1输入起始脉冲Vst，并且通过起始脉冲Vst使Q节点的电压升高。此外，通过导通的第二开关元件T2输入栅极低电压VGL，使得输出节点的电压保持在栅极低电压VGL。即，在第一时间段t1中，连接到缓冲开关元件BT的源极s的级600的输出节点的电压保持在低状态。由此，当通过第二时钟CLK2将栅极低电压VGL施加到输出节点时，输出节点的电压可以保持在低状态，使得可以避免由于缓冲开关元件BT的寄生电容引起的输出节点的电压的压降。
参照图7和8A，在第一时间段t1中，Q节点的电压由通过导通的第一开关元件T1施加的起始脉冲Vst升高，因此缓冲开关元件BT也导通。
结果，通过导通的缓冲开关元件BT从连接到缓冲开关元件BT的漏极d的第一时钟线施加第一时钟CLK1。在第一时间段t1中，第一时钟CLK1具有栅极低电压VGL，因此输出节点的电压保持在栅极低电压VGL。
随后，参照图7和8B，在第二时间段t2中，Q节点的电压具有高电平，使得缓冲开关元件BT导通。因此，缓冲开关元件BT由Q节点的高电压导通。另一方面，在第二时间段t2中，由于第二时钟CLK2以栅极高电压VGH电平输入，第一开关元件T1和第二开关元件T2截止。
当在第二时间段t2中缓冲开关元件BT导通时，从连接到缓冲开关元件BT的漏极d的第一时钟线施加第一时钟CLK1。因此，具有栅极高电压VGH的幅度的第一时钟CLK1的脉冲被施加到级600的输出节点。
因此，当Q节点的电压为高状态的同时第一时钟CLK1以高状态输入时，第一电容器C1使Q节点的电压和连接到缓冲开关元件BT的源极s的级600的输出节点的电压自举。具体而言，当具有栅极高电压VGH的幅度的第一时钟CLK1的脉冲被施加到级600的输出节点时，Q节点的电压也由于第一电容器C1的耦合而升高。
因此，缓冲开关元件BT的栅极g的电压和源极s的电压自举，使得可以保持缓冲开关元件BT的栅极g和源极s之间的电压差Vgs。以此方式，由于在第二时间段t2中通过第一电容器C1实现的自举，可以保持电压差Vgs，使得缓冲开关元件BT可以保持导通。
因此，在第二时间段t2中，在缓冲开关元件BT的漏极d接收的第一时钟CLK1可以通过级600的输出节点照原样输出，使得连接到级600的第一时钟CLK1信号可以在第二时间段t2中作为栅极信号输出。
随后，参照图7和8C，在第三时间段t3中，具有栅极高电压VGH的幅度的第二时钟CKL2的脉冲被输入到级600，使得第一开关元件T1和第二开关元件T2都导通。另一方面，施加栅极低电压VGL电平的起始脉冲Vst。
因此，通过导通的第一开关元件T1输入起始脉冲Vst，并且通过处于栅极低电压VGL电平的起始脉冲Vst使Q节点的电压下降。此外，通过导通的第二开关元件T2输入栅极低电压VGL，使得输出节点的电压改变为栅极低电压VGL。即，在第三时间段t3中，连接到缓冲开关元件BT的源极s的级600的输出节点的电压改变为低状态。
这样，在第三时间段t3中通过第一开关元件T1将栅极低电压VGL施加到Q节点，使得缓冲开关元件BT截止并且通过导通的第二开关元件T2将栅极低电压VGL施加到输出节点。以这种方式，在第二时间段t2中，在第一时钟CLK1作为栅极信号被输出之后，输出节点的电压被改变回到栅极低电压VGL，因此级600可以进行控制，使得栅极信号仅在具体的时段输出，而不在其他时段输出。
随后，参照图7和8C，在第四时间段t4中，仅具有栅极高电压VGH的幅度的第一时钟CLK1的脉冲被输入到级600，并且Q节点的电压具有低电平，使得缓冲开关元件BT截止。因此，缓冲开关元件BT由Q节点的低电压截止。
顺便提及，如果级600不包括第二电容器C2，则Q节点的电压可以在第四时间段t4中与第一时钟CLK1同步，使得噪声791可以出现，如图7所示。Q节点处的噪声791具有高电压，使得缓冲开关元件BT导通。Q节点处的噪声791可以是由于缓冲开关元件BT受第一时钟CLK1的影响而产生的波纹。
此外，Q节点处的噪声791可以具有高电压，使得缓冲开关元件BT导通，并且因此在缓冲开关元件BT导通的同时第一时钟CLK1可以被施加到输出节点。即，缓冲开关元件BT可以由Q节点处的噪声791导通，并且级600可以在输出节点产生与第一时钟CLK1同步的噪声电压792，使得可以在第四时间段t4中在输出节点输出由于噪声电压792而与第一时钟CLK1同步的多个栅极信号。
为了解决上述问题，级600包括第二电容器300。级600中的第二电容器C2可以抑制当第一时钟CLK1以高状态输入时由于输入到缓冲开关元件BT的第一时钟CLK1引起的波纹。即，当在第四时间段t4输入具有栅极高电压VGH的幅度的第一时钟CLK1的脉冲时，第二电容器C2可以避免：Q节点的电压由于Q节点处的噪声791而引起的升高以至于缓冲开关元件BT导通。此外，由于可以通过第二电容器C2抑制Q节点处的噪声791，所以缓冲开关元件BT可以保持截止。结果，第一时钟CLK1不能通过缓冲开关元件BT在输出节点处产生噪声电压792，并且仅在第二时间段t2中输出栅极信号。
根据本发明示例性实施方式的级600包括三个开关元件和两个电容器，从而可以大幅度减少用于顺序地输出栅极信号所需的开关元件的数量。此外，由于级600包括三个开关元件，所以两个时钟CLK1和CLK2以及一个栅极低电压VGL就足以在四个不同的时间段，即第一时间段t1到第四时间段t4中驱动三个开关元件。即，用于驱动包括级600的栅极驱动器130所需的信号的数量也减少，并且可以大幅度减少用于施加时钟信号和栅极电压的线路数量。
结果，级600和栅极驱动器130所需的开关元件、电容器和线路的数量大幅度减少，相应地可以改善设计裕度以增大将栅极驱动器130设置在显示装置100中的空间。
在上述示例中，栅极驱动器130中的移位寄存器包括多个级，其中，每个级可以是图3-8C中所示的级。
本发明的示例性实施方式也可以描述如下：
根据本发明的一个方面，提供了一种栅极驱动器。所述栅极驱动器包括包括具有多个级的移位寄存器，其中，多个级中的第n级包括：缓冲开关元件，具有连接到Q节点的栅极和接收第一时钟的漏极；第一开关元件，具有接收第二时钟的栅极和接收起始脉冲的漏极；第二开关元件，具有接收所述第二时钟的栅极和接收栅极高电压(VGH)的漏极；第一电容器，连接在所述Q节点与所述缓冲开关元件的源极之间；以及第二电容器，连接在所述第一开关元件的漏极和所述Q节点之间，其中，n是正整数，其中，所述第一时钟、所述第二时钟和所述起始脉冲中的每一个的高状态分别等于所述栅极高电压，并且所述第一时钟、所述第二时钟和所述起始脉冲中的每一个的低状态分别等于栅极低电压(VGL)。包括在栅极驱动器中的开关元件的数量大幅度减少，从而可以减少驱动栅极驱动器所需的时钟信号和电压信号的数量。
所述缓冲开关元件的源极和所述第二开关元件的源极可连接到第n级的输出节点。
所述缓冲开关元件、所述第一开关元件和所述第二开关元件可以是PMOS晶体管。
在所述Q节点的电压处于低状态的同时所述第一时钟以低状态输入时，所述第一电容器可使所述Q节点的电压和与所述缓冲开关元件的源极连接的第n级的输出节点的电压自举。
在所述第一时钟以低状态输入时，所述第二电容器可抑制由于输入到所述缓冲开关元件的第一时钟引起的波纹。
所述第二开关元件可将与所述缓冲开关元件的源极连接的第n级的输出节点的电压保持在高状态。
所述缓冲开关元件、所述第一开关元件和所述第二开关元件可以是NMOS晶体管。
在所述Q节点的电压处于高状态的同时所述第一时钟以高状态输入时，所述第一电容器可使所述Q节点的电压和与所述缓冲开关元件的源极连接的第n级的输出节点的电压自举。
在所述第一时钟以高状态输入时，所述第二电容器可抑制由于输入到所述缓冲开关元件的第一时钟信号引起的波纹。
所述第二开关元件可将与所述缓冲开关元件的源极连接的第n级的输出节点的电压保持在高状态。
根据本发明的另一方面，提供了一种移位寄存器。所述移位寄存器包括多个级，其中，每个级包括：缓冲开关元件，用于根据Q节点的电压输出第一时钟；第一开关元件，用于根据第二时钟控制所述Q节点的电压；第二开关元件，用于根据所述第二时钟向相应级的输出节点施加栅极高电压；第一电容器，连接在所述Q节点和所述输出节点之间；以及第二电容器，连接在所述第一开关元件和所述Q节点之间，其中，所述第一时钟和所述第二时钟中的每一个的高状态分别等于所述栅极高电压，并且所述第一时钟和所述第二时钟中的每一个的低状态分别等于栅极低电压。可以减少传递用于驱动栅极驱动器的时钟信号和电压信号的线路数量，并且可以改善设计裕度以增大将栅极驱动器设置在显示面板中的空间。
所述缓冲开关元件的源极和所述第二开关元件的源极可以连接到所述输出节点。
所述缓冲开关元件、所述第一开关元件和所述第二开关元件可以是PMOS晶体管。
所述缓冲开关元件、所述第一开关元件和所述第二开关元件可以是NMOS晶体管。
至此已经参照附图详细描述了本发明的示例性实施方式。然而，本发明不限于示例性实施方式，在不脱离本发明的技术构思的情况下可以对其进行修改和变化。因此，本文描述的示例性实施方式仅仅是说明性的，并非旨在限制本发明的范围。本发明的技术构思不受示例性实施方式的限制。本发明所寻求的保护范围由所附权利要求书限定，并且其所有等同物都被解释为在本发明的真实范围内。

Claims (16)

1.一种栅极驱动器，包括具有多个级的移位寄存器，
其中，多个级中的第n级包括：
缓冲开关元件，具有连接到Q节点的栅极和接收第一时钟信号的漏极；
第一开关元件，具有接收第二时钟信号的栅极和接收起始脉冲的漏极；
第二开关元件，具有接收所述第二时钟信号的栅极和接收栅极高电压的漏极；
第一电容器，连接在所述Q节点与所述缓冲开关元件的源极之间；以及
第二电容器，连接在所述第一开关元件的漏极和所述Q节点之间，
其中，n是正整数，
其中，所述第一时钟信号、所述第二时钟信号和所述起始脉冲中的每一个的高状态分别等于所述栅极高电压，并且所述第一时钟信号、所述第二时钟信号和所述起始脉冲中的每一个的低状态分别等于栅极低电压。
2.根据权利要求1所述的栅极驱动器，其中，所述缓冲开关元件的源极和所述第二开关元件的源极连接到第n级的输出节点。
3.根据权利要求1所述的栅极驱动器，其中，所述缓冲开关元件、所述第一开关元件和所述第二开关元件是PMOS晶体管。
4.根据权利要求3所述的栅极驱动器，其中，
在所述Q节点的电压处于低状态的同时所述第一时钟信号以低状态输入时，所述第一电容器使所述Q节点的电压和与所述缓冲开关元件的源极连接的第n级的输出节点的电压自举。
5.根据权利要求3所述的栅极驱动器，其中，在所述第一时钟信号以低状态输入时，所述第二电容器抑制由于输入到所述缓冲开关元件的第一时钟信号引起的波纹。
6.根据权利要求3所述的栅极驱动器，其中，所述第二开关元件将与所述缓冲开关元件的源极连接的第n级的输出节点的电压保持在高状态。
7.根据权利要求1所述的栅极驱动器，其中，所述缓冲开关元件、所述第一开关元件和所述第二开关元件是NMOS晶体管。
8.根据权利要求7所述的栅极驱动器，其中，在所述Q节点的电压处于高状态的同时所述第一时钟信号以高状态输入时，所述第一电容器使所述Q节点的电压和与所述缓冲开关元件的源极连接的第n级的输出节点的电压自举。
9.根据权利要求7所述的栅极驱动器，其中，在所述第一时钟信号以高状态输入时，所述第二电容器抑制由于输入到所述缓冲开关元件的第一时钟信号引起的波纹。
10.根据权利要求7所述的栅极驱动器，其中，所述第二开关元件将与所述缓冲开关元件的源极连接的第n级的输出节点的电压保持在高状态。
11.一种显示装置，包括：
显示面板，包括用于显示图像的多个像素；
根据权利要求1所述的栅极驱动器，用于将栅极信号施加到所述多个像素；
数据驱动器，用于将数据信号施加到所述多个像素；以及
时序控制器，用于控制所述栅极驱动器和所述数据驱动器。
12.一种移位寄存器，包括多个级，其中，每个级包括：
缓冲开关元件，用于根据Q节点的电压输出第一时钟信号；
第一开关元件，用于根据第二时钟信号控制所述Q节点的电压；
第二开关元件，用于根据所述第二时钟信号向相应级的输出节点施加栅极高电压；
第一电容器，连接在所述Q节点和所述输出节点之间；以及
第二电容器，连接在所述第一开关元件和所述Q节点之间，
其中，所述第一时钟信号和所述第二时钟信号中的每一个的高状态分别等于所述栅极高电压，并且所述第一时钟信号和所述第二时钟信号中的每一个的低状态分别等于栅极低电压。
13.根据权利要求12所述的移位寄存器，其中，所述缓冲开关元件的源极和所述第二开关元件的源极连接到所述输出节点。
14.根据权利要求12所述的移位寄存器，其中，所述缓冲开关元件、所述第一开关元件和所述第二开关元件是PMOS晶体管。
15.根据权利要求12所述的移位寄存器，其中，所述缓冲开关元件、所述第一开关元件和所述第二开关元件是NMOS晶体管。
16.一种显示装置，包括：
显示面板，包括用于显示图像的多个像素；
栅极驱动器，用于将栅极信号施加到所述多个像素，所述栅极驱动器包括根据权利要求12所述的移位寄存器；
数据驱动器，用于将数据信号施加到所述多个像素；及
时序控制器，用于控制所述栅极驱动器和所述数据驱动器。
CN201711329466.6A 2016-12-13 2017-12-13 移位寄存器和包括移位寄存器的栅极驱动器及显示装置 Pending CN108615494A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0169402 2016-12-13
KR1020160169402A KR20180067948A (ko) 2016-12-13 2016-12-13 시프트 레지스터 및 이를 포함하는 게이트 구동회로

Publications (1)

Publication Number Publication Date
CN108615494A true CN108615494A (zh) 2018-10-02

Family

ID=62489811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711329466.6A Pending CN108615494A (zh) 2016-12-13 2017-12-13 移位寄存器和包括移位寄存器的栅极驱动器及显示装置

Country Status (3)

Country Link
US (1) US20180167070A1 (zh)
KR (1) KR20180067948A (zh)
CN (1) CN108615494A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107016953A (zh) * 2017-05-22 2017-08-04 武汉天马微电子有限公司 显示面板的驱动方法、显示面板及显示装置
KR20220042031A (ko) 2020-09-25 2022-04-04 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20230091363A (ko) * 2021-12-16 2023-06-23 엘지디스플레이 주식회사 게이트 드라이버 및 그를 포함하는 표시장치

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145398A (zh) * 2006-09-12 2008-03-19 三星Sdi株式会社 移位寄存器及使用该移位寄存器的有机发光显示器
CN101527560A (zh) * 2008-02-08 2009-09-09 索尼株式会社 自举电路
US20100020573A1 (en) * 2008-07-25 2010-01-28 Melanson John L Audible noise suppression in a resonant switching power converter
CN101785065A (zh) * 2007-09-12 2010-07-21 夏普株式会社 移位寄存器
CN102789757A (zh) * 2011-05-18 2012-11-21 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
CN103165189A (zh) * 2011-12-13 2013-06-19 乐金显示有限公司 栅极移位寄存器
CN104376814A (zh) * 2014-11-25 2015-02-25 上海天马微电子有限公司 一种驱动电路及驱动方法、显示面板、显示装置
CN105427789A (zh) * 2015-12-31 2016-03-23 上海天马微电子有限公司 驱动电路、阵列基板及显示装置
CN105469764A (zh) * 2015-12-31 2016-04-06 上海天马微电子有限公司 一种阵列基板、液晶显示面板及电子设备
CN105489178A (zh) * 2015-12-31 2016-04-13 上海中航光电子有限公司 栅极驱动结构、显示面板及显示装置
WO2016106803A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
CN106128380A (zh) * 2016-08-16 2016-11-16 深圳市华星光电技术有限公司 Goa电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100083370A (ko) * 2009-01-13 2010-07-22 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP5149989B2 (ja) * 2009-04-27 2013-02-20 トヨタ自動車株式会社 ハイブリッド車およびその制御方法
CN101783124B (zh) * 2010-02-08 2013-05-08 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
TWI397259B (zh) * 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
CN202677790U (zh) * 2012-04-13 2013-01-16 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN102867475A (zh) * 2012-09-13 2013-01-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
WO2014054518A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
JP6743518B2 (ja) * 2016-06-24 2020-08-19 富士電機株式会社 スイッチング電源装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145398A (zh) * 2006-09-12 2008-03-19 三星Sdi株式会社 移位寄存器及使用该移位寄存器的有机发光显示器
CN101785065A (zh) * 2007-09-12 2010-07-21 夏普株式会社 移位寄存器
CN101527560A (zh) * 2008-02-08 2009-09-09 索尼株式会社 自举电路
US20100020573A1 (en) * 2008-07-25 2010-01-28 Melanson John L Audible noise suppression in a resonant switching power converter
CN102789757A (zh) * 2011-05-18 2012-11-21 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
CN103165189A (zh) * 2011-12-13 2013-06-19 乐金显示有限公司 栅极移位寄存器
CN104376814A (zh) * 2014-11-25 2015-02-25 上海天马微电子有限公司 一种驱动电路及驱动方法、显示面板、显示装置
WO2016106803A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
CN105427789A (zh) * 2015-12-31 2016-03-23 上海天马微电子有限公司 驱动电路、阵列基板及显示装置
CN105469764A (zh) * 2015-12-31 2016-04-06 上海天马微电子有限公司 一种阵列基板、液晶显示面板及电子设备
CN105489178A (zh) * 2015-12-31 2016-04-13 上海中航光电子有限公司 栅极驱动结构、显示面板及显示装置
CN106128380A (zh) * 2016-08-16 2016-11-16 深圳市华星光电技术有限公司 Goa电路

Also Published As

Publication number Publication date
KR20180067948A (ko) 2018-06-21
US20180167070A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
CN111312176B (zh) 扫描驱动器及具有该扫描驱动器的显示装置
CN106847201B (zh) 选通驱动电路和使用该选通驱动电路的显示装置
TWI430577B (zh) 位移暫存器及使用該暫存器之顯示裝置
TWI602169B (zh) 掃描驅動器及使用其之有機發光二極體顯示器
KR102268965B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102578838B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
CN113160738B (zh) 选通驱动器和包括该选通驱动器的显示装置
CN108091304B (zh) 栅极驱动器和使用该栅极驱动器的显示面板
US20180240382A1 (en) Stage circuit and scan driver using the same
KR102023641B1 (ko) 쉬프트 레지스터와 이의 구동방법
US10417977B2 (en) Scan driving circuit that provides a scan line two sub-scan signals within a scan cycle, array substrate and display panel
JP2011253169A (ja) ディスプレイ装置の駆動回路
CN106504721B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105185342B (zh) 栅极驱动基板和使用栅极驱动基板的液晶显示器
WO2019037457A1 (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN106297625B (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置
US11195473B2 (en) Display device using inverted signal and driving method thereof
KR101980754B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN108615494A (zh) 移位寄存器和包括移位寄存器的栅极驱动器及显示装置
KR20150002030A (ko) 게이트 쉬프트 레지스터 및 그의 구동 방법
CN109859665A (zh) 移位寄存器及包括该移位寄存器的显示装置
US9767753B2 (en) Scan driver
WO2018133520A1 (zh) 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
US11119377B2 (en) LCD panel and EOA module thereof
US11715419B2 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination