WO2016084241A1 - ハーフブリッジパワー半導体モジュール及びその製造方法 - Google Patents

ハーフブリッジパワー半導体モジュール及びその製造方法 Download PDF

Info

Publication number
WO2016084241A1
WO2016084241A1 PCT/JP2014/081609 JP2014081609W WO2016084241A1 WO 2016084241 A1 WO2016084241 A1 WO 2016084241A1 JP 2014081609 W JP2014081609 W JP 2014081609W WO 2016084241 A1 WO2016084241 A1 WO 2016084241A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
bridge
wiring conductor
semiconductor device
low
Prior art date
Application number
PCT/JP2014/081609
Other languages
English (en)
French (fr)
Inventor
智 谷本
Original Assignee
日産自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日産自動車株式会社 filed Critical 日産自動車株式会社
Priority to EP14907167.2A priority Critical patent/EP3226294B1/en
Priority to PCT/JP2014/081609 priority patent/WO2016084241A1/ja
Priority to US15/527,143 priority patent/US10756057B2/en
Priority to CN201480083659.6A priority patent/CN107155372B/zh
Priority to JP2016561200A priority patent/JP6288301B2/ja
Publication of WO2016084241A1 publication Critical patent/WO2016084241A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Definitions

  • the present invention relates to a half-bridge power semiconductor module capable of remarkably reducing parasitic inductance generated in a main current path without increasing thermal resistance, and a method of manufacturing the same.
  • Patent Documents 1 and 2 A power module in which two power semiconductor device chips are connected in series and a half bridge circuit having a connection midpoint as an output terminal is housed in one package is widely known (see Patent Documents 1 and 2).
  • Patent Documents 1 and 2 the direction of the main current flowing through the front surface side conductor of the insulating plate is opposite to the direction of the main current flowing through the back surface side conductor of the insulating plate. This realizes “close proximity anti-parallel flow” and reduces the parasitic inductance of the power module.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a half-bridge power semiconductor module capable of reducing parasitic inductance generated in a main current path without increasing thermal resistance, and a method for manufacturing the same. Yes.
  • a half-bridge power semiconductor module includes a positive wiring conductor, a bridge wiring conductor, and a negative wiring conductor, which are disposed on or above one insulating plate and electrically insulated from each other. It has an insulated wiring board provided.
  • the back electrodes of the high-side power semiconductor device and the low-side power semiconductor device are joined on the positive wiring conductor and the bridge wiring conductor.
  • the surface electrodes of the high-side power semiconductor device and the low-side power semiconductor device are connected to the bridge wiring conductor and the negative-electrode wiring conductor through the high-side connection means and the low-side connection means.
  • FIG. 1A is a plan view showing the structure of the half-bridge power semiconductor module 1 according to the first embodiment.
  • FIG. 1B is a cross-sectional view taken along the line AA ′ in FIG.
  • FIG. 1C is a circuit diagram of the half-bridge power semiconductor module 1.
  • 2 (a) to 2 (d) are plan views showing a first step in the method of manufacturing the half-bridge power semiconductor module 1 of FIG. 1, and
  • FIG. 2 (e) is a half-bridge power of FIG. 6 is a plan view showing a second step in the method for manufacturing the semiconductor module 1.
  • FIG. 3A shows the main current ILH that flows when the high-side power semiconductor device (switch) 13HT of FIG. 1 is turned on, and FIG.
  • FIG. 3B shows the low-side power semiconductor device (switch) 13LT of FIG.
  • FIG. 3C shows the main current (circulating current) ILH flowing through the diode of the high-side power semiconductor device (switch) 13HT of FIG.
  • FIG. 4A is a plan view showing Modification 1 in which a snubber capacitor (25HB, 25LB) is added to the half-bridge power semiconductor module 1 of FIG. 1, and FIG. 4B is a plan view of FIG. It is sectional drawing along a BB 'cut surface.
  • FIG. 5A is a plan view showing the structure of the half-bridge power semiconductor module 2 according to the second embodiment, and FIG. 5B is a cross-sectional view taken along the line AA ′ in FIG. FIG.
  • FIG. 5C is a circuit diagram of the half-bridge power semiconductor module 2.
  • FIG. 6A is a plan view showing the structure of the half-bridge power semiconductor module 3 according to the third embodiment
  • FIG. 6B is a cross-sectional view taken along the line BB ′ of FIG.
  • FIG. 6C is a circuit diagram of the half-bridge power semiconductor module 3.
  • FIG. 7A is a plan view showing a structure of a half-bridge power semiconductor module 3-1 according to Modification 2 of the third embodiment
  • FIG. 7B is a cross-sectional view taken along line BB in FIG. 'A cross-sectional view along the cut plane.
  • FIG. 8A is a plan view showing the structure of a half-bridge power semiconductor module 3-2 according to Modification 3 of the third embodiment
  • FIG. 8B is an AA view of FIG. 'A cross-sectional view along the cut plane.
  • FIG. 9A shows the main current ILH that flows when the high-side power semiconductor device (switch) 13HT of FIG. 8 is turned on
  • FIG. 9B shows the low-side power semiconductor device (diode) 13LD of FIG.
  • FIG. 9C shows the main current (circulating current) ILH flowing through the high-side power semiconductor device (diode) 13HD of FIG.
  • FIG. 10A is a plan view showing the structure of a half-bridge power semiconductor module 3-3 according to Modification 4 of the third embodiment.
  • FIG. 10B is a plan view of the half-bridge power semiconductor module 3-3. It is a circuit diagram.
  • FIG. 11A (a) is a plan view showing the configuration of the half-bridge power semiconductor module 4 according to the fourth embodiment
  • FIG. 11A (b) is a cross-sectional view taken along the line AA ′ of FIG. 11A (a).
  • FIG. 11A (c) is a cross-sectional view taken along the line BB ′ of FIG. 11A (a).
  • FIG. 11B (a) is a cross-sectional view taken along the line C-C ′ of FIG. 11A (a)
  • FIG. 11B (b) is a circuit diagram of the half-bridge power semiconductor module 4.
  • 12 (a) to 12 (c) are plan views showing a method for manufacturing the half-bridge power semiconductor module 4 of FIG.
  • FIG. 13A shows the main current ILH that flows when the high-side power semiconductor device (switch) 13HT of FIG. 11A is turned on
  • FIG. 13B shows the low-side power semiconductor device (switch) 13LT of FIG. 11A.
  • the main current (circulating current) ILL that flows through the diode is shown
  • FIG. 13C shows the main current (circulating current) ILH that flows through the diode of the high-side power semiconductor device (switch) 13HT of FIG. 1A1.
  • 14A (a) is a plan view showing the configuration of the half-bridge power semiconductor module 5 according to the fifth embodiment
  • FIG. 14A (b) is a cross-sectional view taken along the line AA ′ of FIG. 14A (a).
  • FIG. 14A (c) is a cross-sectional view taken along the line BB ′ of FIG. 14A (a), and FIG. 14A (d) is an upright terminal (14B ′, 14H ′) from FIG. 14A (a). , 14L ′, 14HG ′, 14HS ′, 14LG ′, and 14LS ′).
  • FIG. 14B is a circuit diagram of the half-bridge power semiconductor module 5.
  • FIGS. 15A to 15C are plan views showing an example of a method for manufacturing the half-bridge power semiconductor module 5 of FIGS. 14A and 14B.
  • 16 (a) to 16 (c) are plan views showing another example of the manufacturing method of the half-bridge power semiconductor module 5 of FIGS. 14A and 14B.
  • FIGS. 17A (a) and (b) show the main current ILH that flows when the high-side power semiconductor device (switch) 13HT of FIG. 14A is turned on, and FIGS. 17A (c) and (d) are the low-side of FIG. 14A.
  • the main current (circulating current) ILL that flows through the diode of the power semiconductor device (switch) 13LT is shown.
  • FIGS. 17B (e) and (f) show the main current (circulating current) ILH that flows through the diode of the high-side power semiconductor device (switch) 13HT of FIG. 14A.
  • FIG. 18A is a plan view showing the structure of the half-bridge power semiconductor module 6 according to the sixth embodiment, and FIG.
  • FIG. 18B is a cross-sectional view taken along the line AA ′ in FIG.
  • FIG. 18C is a cross-sectional view taken along the line BB ′ of FIG. 18A.
  • FIG. 19 is a plan view showing the structure of the half-bridge power semiconductor module 7 according to the seventh embodiment.
  • 20A (a) shows the main current ILH that flows when the high-side power semiconductor device (switch) 13HT of FIG. 19 is turned on
  • FIG. 20A (b) shows the low-side power semiconductor device (diode) 13LD of FIG.
  • the flowing main current (circulating current) ILL is shown.
  • 20B (a) shows the main current ILL that flows when the low-side power semiconductor device (switch) 13LT of FIG. 19 is turned on
  • FIG. 21 is a sectional view showing the structure of a half-bridge power module 1000 according to the comparative example.
  • FIG. 1A is a plan view
  • FIG. 1B is a cross-sectional view taken along the line AA ′ in FIG.
  • FIG. 1C is a circuit diagram of the half-bridge power semiconductor module 1.
  • FIG. 1B the flow of the main current (load current) ILL that flows when the low-side power semiconductor device 13LT composed of the power switching element is turned on is indicated by a broken line and an arrow.
  • the half-bridge power semiconductor module 1 includes an insulating wiring substrate 15 having a laminated structure, a high-side power semiconductor device (switch) 13HT and a low-side power semiconductor device that are disposed on the surface of the insulating wiring substrate 15 so as to be electrically insulated from each other.
  • switch 13LT
  • bridge terminal 14B high side terminal 14H
  • low side terminal 17L low side terminal 17L
  • a plurality of bonding wires 18BT as an example of high side connection means
  • a plurality of bonding wires 18LT as an example of low side connection means .
  • a bonding ribbon or a clip lead can be used as the high side connection means and the low side connection means.
  • the number of bonding wires 18BT and 18LT is as large as possible and the cross-sectional area as long as the processing constraints, mechanical strength, and long-term fatigue resistance are not impaired. , Large surface area and low ground height.
  • the insulated wiring board 15 includes a single insulating plate 16 and a plurality of wiring conductors (12H, 12B, 21L, 12HG, 12HS, 12LG, 12LS).
  • the plurality of wiring conductors include a positive wiring conductor 12H, a bridge wiring conductor 12B, a negative wiring conductor 21L, a gate signal wiring conductor (12HG, 12LG), and a source signal wiring conductor (12HS, 12LS).
  • the positive electrode wiring conductor 12H, the bridge wiring conductor 12B, the gate signal wiring conductors (12HG, 12LG), and the source signal wiring conductors (12HS, 12LS) are directly joined on the surface of the insulating plate 16.
  • the negative electrode wiring conductor 21L is joined to the bridge wiring conductor 12B via the insulating chip 20.
  • the negative electrode wiring conductor 21L is electrically insulated from the bridge wiring conductor 12B by the insulating chip 20.
  • the insulating plate 16 is made of, for example, a ceramic plate such as silicon nitride (SiN), aluminum nitride (AlN), alumina, or an insulation pressure resistant resin sheet attached to a base plate. From the viewpoint of reducing the thermal resistance of the insulating plate 16 as much as possible, it is desirable to set the thickness of the insulating plate 16 to a minimum thickness that satisfies the withstand voltage, mechanical strength, and long-term fatigue resistance. For example, when an instantaneous breakdown voltage of 1.2 kV is required, the thickness of the insulating plate 16 is in the range of 0.2 to 1.5 mm. Specifically, in the case of a SiN plate, it is possible to implement a thickness of about 0.31 mm while considering the mechanical strength.
  • the insulating chip 20 is the same as the insulating plate 16.
  • the plurality of wiring conductors (12H, 12B, 21L, 12HG, 12HS, 12LG, and 12LS) have a flat plate shape, and are made of, for example, a metal plate piece such as Cu or Al so as to have oxidation resistance.
  • the surface is preferably Ni-plated.
  • the bridge terminal 14B, the high side terminal 14H, and the low side terminal 17L are the same as the plurality of wiring conductors (12H, 12B, 21L, 12HG, 12HS, 12LG, 12LS).
  • the insulated wiring board 15 may further include a thermal strain relaxation conductor 22 attached directly to the back surface of the insulating plate 16 from the viewpoint of preventing the board from warping due to thermal stress.
  • a thermal strain relaxation conductor 22 attached directly to the back surface of the insulating plate 16 from the viewpoint of preventing the board from warping due to thermal stress.
  • each of the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT includes a unipolar power switching element including a reverse conducting diode, such as a MOSFET or a junction FET. Etc.
  • a control signal for switching between a state in which the front surface electrode and the back surface electrode are in conduction (on state) and a state in which the surface electrode is shut off (off state).
  • a gate electrode ).
  • the back electrode of the high side power semiconductor device 13HT is joined on the positive electrode wiring conductor 12H. Specifically, a surface electrode (source or emitter electrode) is formed on the surface of the high-side power semiconductor device 13HT, and a back electrode (drain or collector electrode) is formed on the back surface thereof.
  • the back electrode of the high-side power semiconductor device 13HT is ohmic-connected (hereinafter simply referred to as “connection”) to the positive electrode wiring conductor 12H with solder or the like.
  • connection ohmic-connected
  • a connection portion between the plurality of bonding wires 18BT and the bridge wiring conductor 12B is located between the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT. Specifically, as in the AA ′ cut plane shown in FIG. 1B, the connection portion is connected to both semiconductor devices (13HT) on the cut plane passing through the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT. , 13LT).
  • the back electrode of the low-side power semiconductor device 13LT is bonded on the bridge wiring conductor 12B. Specifically, a surface electrode (source or emitter electrode) is formed on the surface of the low-side power semiconductor device 13LT, and a back electrode (drain or collector electrode) is formed on the back surface thereof.
  • the back electrode of the low-side power semiconductor device 13LT is connected to one side (right side) of the bridge wiring conductor 12B with solder or the like. “One side of the bridge wiring conductor 12B” indicates a side far from the high-side power semiconductor device 13HT.
  • the surface electrode of the low-side power semiconductor device 13LT is connected to the negative electrode conductor 21L via a plurality of bonding wires 18LT.
  • connection portion between the plurality of bonding wires 18LT and the negative electrode conductor 21L is located between the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT. Specifically, as in the AA ′ cut plane shown in FIG. 1B, the connection portion is connected to both semiconductor devices (13HT) on the cut plane passing through the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT. , 13LT).
  • the half bridge power semiconductor module 1 includes bonding wires (18HG, 18LG) as gate signal connection means for connecting the gate electrodes of the semiconductor devices (13HT, 13LT) and the gate signal wiring conductors (12HG, 12LG), and the semiconductors. Bonding wires (18HS, 18LS) as source signal connection means for connecting the source electrodes of the devices (13HT, 13LT) and the source signal wiring conductors (12HS, 12LS) are further provided. In addition to the bonding wire, a bonding ribbon or a clip lead can be used as the gate signal connection unit and the source signal connection unit.
  • the bridge terminal 14B is connected to the bridge wiring conductor 12B at a position between the high side power semiconductor device 13HT and the low side power semiconductor device 13LT.
  • the high side terminal 14H is connected to the positive electrode wiring conductor 12H at a position between the high side power semiconductor device 13HT and the low side power semiconductor device 13LT.
  • the low side terminal 17L is connected to the negative electrode conductor 21L at a position between the high side power semiconductor device 13HT and the low side power semiconductor device 13LT.
  • the high-side terminal 14H, the bridge terminal 14B, and the low-side terminal 17L each have a part of the positive wiring conductor 12H, a part of the bridge wiring conductor 12B, and a part of the negative wiring conductor 21L as insulating plates. It is extended
  • the high side terminal 14H and the positive electrode wiring conductor 12H, the bridge terminal 14B and the bridge wiring conductor 12B, and the low side terminal 17L and the negative electrode wiring conductor 21L are integrated with each other.
  • the high side terminal 14 ⁇ / b> H, the bridge terminal 14 ⁇ / b> B, and the low side terminal 17 ⁇ / b> L are each extended to the outside of the insulating plate 16.
  • the half-bridge power semiconductor module 1 includes a gate signal terminal (14HG, 14LG) connected to the gate signal wiring conductor (12HG, 12LG) and a source signal terminal (14HS, 12LS) connected to the source signal wiring conductor (12HS, 12LS). 14LS).
  • the gate signal terminals (14HG, 14LG) and the source signal terminals (14HS, 14LS) are part of the gate signal wiring conductors (12HG, 12LG) and part of the source signal wiring conductors (12HS, 12LS), respectively. It is extended
  • the bridge terminal 14B, the high side terminal 14H, and the low side terminal 17L are arranged close to each other in parallel.
  • the gate signal terminal 14HG and the source signal terminal 14HS are arranged close to each other in parallel
  • the gate signal terminal 14LG and the source signal terminal 14LS are arranged close to each other and in parallel.
  • the extending direction of each terminal (14B, 14H, 17L) is perpendicular to the extending direction of the plurality of bonding wires (18BT, 18LT).
  • the distance between the high-side terminal 14H and the bridge terminal 14B and the distance between the bridge terminal 14B and the low-side terminal 17L can be arranged as close as possible as long as design rules regarding discharge prevention and manufacturing methods allow. It is desirable to sandwich an insulating material (not shown) between the high side terminal 14H and the bridge terminal 14B and between the bridge terminal 14B and the low side terminal 17L from the viewpoint of preventing discharge and preventing contact.
  • the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT are controlled to be turned on exclusively.
  • the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT can be simultaneously turned on (grounded).
  • the insulated wiring board shown in FIG. 2A has a positive electrode wiring conductor 12H, a bridge wiring conductor 12B, a gate signal wiring conductor (12HG, 12LG), and a source signal wiring conductor (12HS, 12LS) on the surface of the insulating plate 16. It is joined.
  • each wiring conductor (12H, 12B, 12HG, 12LG, 12HS, 12LS, 21L) is extended to the outside of the insulating plate 16 as a terminal (14H, 14B, 14HG, 14LG, 14HS, 14LS, 17L). ing.
  • ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ At least clean the surface of the insulated wiring board with an organic solvent such as acetone or ethanol.
  • Metallization that enables soldering is applied to the back surface of the power semiconductor device (13HT, 13LT) and the back surface of the insulating chip 20.
  • Such an insulating wiring substrate and insulating chip 20 can be obtained by placing an order with a ceramic substrate manufacturer together with a drawing.
  • Power semiconductor devices (13HT, 13LT) can be obtained from semiconductor manufacturers.
  • the back electrode of the high-side power semiconductor device 13HT is joined on the positive wiring conductor 12H using, for example, a reduced pressure reflow device, and on the bridge wiring conductor 12B.
  • the back electrode of the low side power semiconductor device 13LT is joined.
  • the negative wiring conductor 21L is joined via the insulating chip 20 between the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT.
  • the joining method is not limited to soldering.
  • a bonding method using a conductive adhesive, a bonding method using submicron conductor particles such as Ag and Cu, a solid phase (or liquid phase) diffusion bonding method, and the like can also be used.
  • each power semiconductor device 13HT, 13LT
  • each wiring conductor (12B, 12HG, 12HS, 21L, 12LG, 12LS
  • a bonding wire (18BT, 18HG, 18HS, 18LT, 18LG, 18LS).
  • the second benefit that the switching frequency (or carrier frequency) can be increased without lowering the conversion efficiency as much as the switching loss is reduced is more important than practical. This is because if the switching frequency is increased, the volume of large passive components such as coupling capacitors and reactors is reduced, which leads to reduction in the size and price of the power converter.
  • a power module in which one or a plurality of half bridge (power) circuits are housed in one package is widely used.
  • This half-bridge (power) circuit is a circuit in which two power semiconductor device chips are connected in series and the connection midpoint is used as an output terminal.
  • a large surge voltage (or jumping voltage) is generated at the moment of turning off the power semiconductor device that has been turned on, and switching loss increases.
  • the power semiconductor device is destroyed by this surge voltage.
  • the conduction loss increases and the manufacturing cost also increases.
  • FIG. 21 shows a comparative example in which this electromagnetic method is applied to reduce the parasitic inductance inside the half-bridge power module 1000.
  • the insulating wiring board 115 includes a first insulating plate 116 and a second insulating plate 121, and surface wiring conductors (112H, 112B, 112L1, 112L2) are provided on the surface of the first insulating plate 116, An intermediate wiring conductor 117 ⁇ / b> L is provided between the first insulating plate 116 and the second insulating plate 121, and a thermal stress relaxation conductor 122 is provided on the back surface of the second insulating plate 121.
  • Connection conductors 120L1, 120L2 are embedded in openings that penetrate the first insulating plate.
  • the connecting conductor 120L1 connects the surface wiring conductor 112L1 and the intermediate wiring conductor 117L
  • the connecting conductor 120L2 connects the surface wiring conductor 112L2 and the intermediate wiring conductor 117L.
  • the high side terminal 114H is provided on the surface wiring conductor 112H
  • the low side terminal 114L is provided on the surface wiring conductor 112L1
  • the bridge terminal 114B is provided on the surface wiring conductor 112B.
  • the back electrode (drain electrode) of the high-side power semiconductor device (switching element) 113HT is bonded to the surface wiring conductor 112H, and the back electrode (drain electrode) of the low-side power semiconductor device (switching element) 113LT is bonded to the surface wiring conductor 112B. ing.
  • the surface electrode of the high side power semiconductor device 113HT is connected to the surface wiring conductor 112B through the bonding wire 118B.
  • the surface electrode of the low-side power semiconductor device 113LT is connected to the surface wiring conductor 112L2 via the bonding wire 118L.
  • the intermediate wiring conductor 117 ⁇ / b> L and the second insulating plate 121 are inserted between the first insulating plate 116 and the thermal stress relaxation conductor 122. Therefore, the thermal resistance of the insulating wiring board 115 is increased as compared with a simple insulating substrate in which a conductor plate is attached to both surfaces of an insulating plate widely used today. For this reason, there was a problem that the heat dissipation of the power semiconductor devices (113HT, 113LT) deteriorated, that is, the junction temperature increased.
  • the degree of influence on the thermal resistance of the second insulating plate 121 is greater than that of the intermediate wiring conductor 117L. This is because the thermal conductivity of the second insulating plate 121 is extremely low.
  • the main currents flowing in each of the positive electrode wiring conductor 12H and the plurality of bonding wires 18BT are equal in magnitude, opposite in direction, and parallel. Further, the main currents flowing through each of the bridge wiring conductor 12B and the plurality of bonding wires 18LT have the same magnitude and the opposite directions and in parallel.
  • the bridge terminal 14B, the high side terminal 14H, and the low side terminal 17L are arranged close to each other in parallel.
  • the main currents flowing through each of the high-side terminal 14H and the bridge terminal 14B are equal in magnitude, and their directions are opposite and parallel.
  • the main currents flowing through each of the low-side terminal 17L and the bridge terminal 14B have the same magnitude and the opposite directions and parallel.
  • the direction of the main current flowing through the positive electrode wiring conductor 12H and the direction of the main current flowing through the high side terminal 14H are substantially perpendicular.
  • the direction of the main current flowing in the negative electrode conductor 21L and the direction of the main current flowing in the low-side terminal 17L are substantially perpendicular.
  • the half-bridge power semiconductor module 1 of FIG. 1 can realize a parasitic inductance that is equal to or lower than that of the half-bridge power module 1000 of FIG.
  • the half-bridge power semiconductor module 1 of FIG. 1 includes a single-layer insulating plate 16, thereby realizing a single-layer insulation while realizing a parasitic inductance that is equal to or lower than that of the half-bridge power module 1000 of FIG. 21.
  • a thermal resistance equivalent to that of a conventional half-bridge power semiconductor module using an insulated wiring board having a plate can be achieved.
  • the half bridge power semiconductor module 1 of the first embodiment can achieve the same thermal resistance as that of the conventional half bridge power semiconductor module.
  • Joule heat generated in a power semiconductor device propagates vertically toward a heat sink coupled to the lower portion of an insulated wiring board.
  • the sum of the thermal resistances of the members constituting this propagation path is the thermal resistance of the insulated wiring board.
  • the half-bridge power semiconductor module 1 of the first embodiment has the same vertical structure as the conventional half-bridge power semiconductor module, as is apparent from the cross-sectional structure of FIG. That is, the insulating wiring board 15 including the single-layer insulating plate 16 is used. Therefore, it can be said that the thermal resistance of the insulated wiring board 15 according to the first embodiment is the same as the thermal resistance of the conventional insulated wiring board.
  • the thermal resistance of the wiring conductors (12H, 12B) is Rth_C1
  • the thermal resistance of the insulating plate 16 is Rth_I1
  • the thermal resistance of the thermal stress relaxation conductor 22 is Rth_C2
  • Equation (1) the thermal resistance Rth_sub of the insulating wiring board 15 is expressed by Equation (1). As shown, these are connected in series.
  • Rth ⁇ sub Rth_C1 + Rth_I1 + Rth_C2 (1)
  • the thermal resistance Rth_sub of the insulated wiring board shown in Equation (1) is the same as that of a conventional half-bridge power semiconductor module using an insulated wiring board having a single-layer insulating plate.
  • the thermal resistance Rth_sub of the comparative example (FIG. 21) can be expressed by Expression (2).
  • Rth_Cm and Rth_I2 are thermal resistances of the intermediate wiring conductor 117L and the second insulating plate 121, respectively.
  • Rth-sub Rth_C1 + Rth_I1 + (Rth_Cm + Rth_I2) + Rth_C2 (2)
  • the thermal resistance of the half-bridge power semiconductor module 1 of the first embodiment is higher than that of the comparative example (FIG. 21).
  • the thermal resistance (Rth_Cm + Rth_I2) of the second insulating plate 121 is reduced. Therefore, it is understood mathematically that it has excellent thermal performance.
  • the first reason is as follows. As shown in FIG. 1, for example, when the low-side power semiconductor device 13LT is turned on, a main current ILL indicated by an arrow and a dotted line flows through the half-bridge power semiconductor module 1.
  • the main current ILL enters the module from the bridge terminal 14B, flows through the bridge wiring conductor 12B, turns back at the low-side power semiconductor device 13LT, and passes from the low-side terminal 17L to the outside of the module via the plurality of bonding wires 18LT and the negative-electrode wiring conductor 21L. Get out.
  • the main current (ILL) having the same magnitude and the opposite direction is circulated in the close position at almost all points including the terminals (14B, 14L). is doing.
  • a configuration of “close proximity anti-parallel flow” of the main current (ILL) is obtained in almost the entire area of the main current flow path.
  • the parasitic inductance Ls generated in the flow path of the main current that flows when the low-side power semiconductor device 13LT is turned on can be ideally reduced electromagnetically.
  • the main current ILH shown in FIG. 3A indicates the main current that flows when the high-side power semiconductor device (switch) 13HT of FIG. 1 is turned on, and the main current (circulating current) ILL shown in FIG. 1 shows the main current (circulating current) that flows when the diode built in the low-side power semiconductor device (switch) 13LT of FIG. 1 is reverse conducting, and the main current (circulating current) ILH shown in FIG.
  • the main current (circulating current) which flows when the diode built in the high side power semiconductor device (switch) 13HT of FIG. 1 is reverse conducting is shown.
  • the configuration of “close proximity anti-parallel flow” is obtained in almost the entire area of the main current flow path.
  • the parasitic inductance Ls generated in the path can be ideally reduced electromagnetically.
  • the broken line ILL and the arrow in FIG. 21 indicate the flow of the main current (load current) when the low-side power semiconductor device 113LT is turned on.
  • the main current (ILL) is input to the power module from the bridge terminal 114B, and the surface wiring conductor 112B, the low-side power semiconductor device 113LT, the bonding wire 118L, the surface wiring conductor 112L2, the connection conductor 120L2, the intermediate wiring conductor 117L, the connection conductor 120L1, And output from the low-side terminal 114L via the surface wiring conductor 112L1.
  • the main current (ILL) flowing on the front surface side of the insulating substrate 115 and the main current (ILL) flowing on the back surface side are opposite to each other. Therefore, since the main current has the effect of “close proximity anti-parallel flow”, a low parasitic inductance Ls can be realized. However, in the second section G2 adjacent to the first section G1, the main current (ILL) flows only in the intermediate wiring conductor 117L. Therefore, since there is no effect of the “close proximity antiparallel flow” of the main current, a large parasitic inductance Ls is generated in the second section G2.
  • the main current (ILH) is input to the power module from the high side terminal 114H, and is output from the bridge terminal 114B via the surface wiring conductor 112H, the high side power semiconductor device 113HT, the bonding wire 118B, and the surface wiring conductor 112B.
  • the main current (ILH) does not flow through the intermediate wiring conductor 117L at all, and there is no “proximity antiparallel flow” effect. That is, when the herside semiconductor device 113H is turned on, the current path (114H, 112H, 113HT, 118B, 112B, 114B) of the main current (ILH) has a high parasitic inductance Ls.
  • the second section G2 has a large parasitic inductance.
  • the parasitic inductance Ls can be effectively reduced as compared with the comparative example under any load condition.
  • the second reason why a low parasitic inductance can be realized is that the flow path of the main current is shorter than that of the comparative example.
  • the comparative example (FIG. 21)
  • the flow path of the main current becomes long. Since the short current flow path has an effect of reducing the parasitic inductance, the first embodiment can make the parasitic inductance smaller than that of the comparative example.
  • the effect that the dimension of a module can be made small is also acquired by making the flow path of the main current shorter than the comparative example.
  • the third reason why a low parasitic inductance can be realized is that the distance between two main currents flowing in antiparallel (the forward current and the backward current) is short.
  • the two main currents of the comparative example (FIG. 21) sandwich the insulating plate 116.
  • the two main currents of the first embodiment (FIG. 1B) do not sandwich the insulating plate 16.
  • two main currents (forward current and return current) can be brought close to each other by an amount corresponding to the thickness of the insulating plate 116. In the first embodiment, this proximity effect can make the parasitic inductance smaller than that of the comparative example.
  • the half-bridge power semiconductor module 1 includes a high-side snubber capacitor 25HB connected between the high-side terminal 14H and the bridge terminal 14B on the main surface of the insulating plate 16, and a bridge terminal 14B and a low-side on the main surface of the insulating plate 16. At least one of the low side snubber capacitors 25LB connected between the terminals 17L is further provided. As shown in FIG. 4, a snubber capacitor can be easily provided in the module and on each terminal. By providing the snubber capacitor, it is possible to suppress a surge voltage caused by a parasitic inductance component near the high side terminal 14H and the low side terminal 17L.
  • a snubber capacitor 25HB, 25LB
  • the snubber capacitor 25HB capacitively connects the high side terminal 14H and the bridge terminal 14B with solder or the like in the vicinity of the node between the positive electrode wiring conductor 12H and the bridge wiring conductor 12B.
  • the low-side terminal 17L and the bridge terminal 14B are capacitively connected by solder or the like near the node of the negative electrode conductor 21L and the bridge conductor 12B.
  • the metal spacer 27 connects the bridge terminal 14B and the low side terminal 17L.
  • the connection between the bridge terminal 14B and the metal spacer 27 and the connection between the metal spacer 27 and the snubber capacitor 25LB are performed by solder.
  • Other configurations are the same as those in FIG.
  • a snubber capacitor 25HB, 25LB is attached in the vicinity of the nodal point of the positive wiring conductor 12H, the bridge wiring conductor 12B, and the negative wiring conductor 21L, so that the inductance parasitic on each terminal (14H, 14B, 17L)
  • the resulting surge voltage can be absorbed. Therefore, the surge voltage applied to the power semiconductor devices (13HT, 13LT) can be further reduced.
  • the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT are both switching elements (that is, transistors such as MOSFET and JFET).
  • transistors such as MOSFET and JFET.
  • the parasitic inductance Ls is reduced, and as a result, the surge voltage generated at the turn-on of the transistor is reduced. Can do.
  • a half-bridge power semiconductor module 2 that is widely used in DC-DC converters called step-down choppers or step-up choppers, one of which is a diode and the other is a transistor, will be described.
  • FIG. 5A is a plan view
  • FIG. 5B is a cross-sectional view taken along the line AA ′ in FIG. 5A
  • FIG. 5C is the half-bridge power semiconductor module 2. It is a circuit diagram.
  • the half-bridge power semiconductor module 2 includes a high-speed reflux power diode 13LD disposed on the surface of the bridge wiring conductor 12B as a low-side power semiconductor device.
  • the high-speed reflux power diode 13LD is made of, for example, a Schottky diode or a high-speed pn diode.
  • the back electrode (cathode electrode) of the high-speed reflux power diode 13LD is die-bonded to the surface of the bridge wiring conductor 12B with solder or the like.
  • the surface electrode (anode electrode) of the high-speed reflux power diode 13LD is connected to the negative electrode conductor 12L by a plurality of bonding wires 18LD.
  • a bonding ribbon or a clip lead may be used.
  • the high-side power semiconductor device (switch) 13HT may be a unipolar switch or a bipolar switch, as in the first embodiment. Further, it is not always necessary to incorporate a reverse conducting diode.
  • the half-bridge power semiconductor module 2 includes an insulated wiring board 31. Since the high-speed reflux power diode 13LD does not have a gate electrode, the insulated wiring board 31 does not have a low-side gate signal wiring conductor (12LG) and a source signal wiring conductor (12LS). Except for this point, the insulated wiring board 31 has the same configuration as the insulated wiring board 15 of FIG. There are also no low-side bonding wires (18LG, 18LS) and signal terminals (14LG, 14LS).
  • the positive electrode of the DC power source is connected to the high side terminal 14H
  • the negative electrode of the DC power source is connected to the low side terminal 14L
  • the energy storage is connected in series between the bridge terminal 14B and the low side terminal 14L.
  • Coil and smoothing capacitor are connected. The stepped-down DC voltage is output from both ends of the smoothing capacitor.
  • the half-bridge power semiconductor module 2 of FIG. 5 can be manufactured by the same method as the manufacturing method of the first embodiment described with reference to FIGS. 2 (a) to (e).
  • the insulated wiring board 15 in FIGS. 2A to 2E is replaced with the insulating wiring board 31
  • the low-side power semiconductor device (switch) 13LT is replaced with the high-speed reflux power diode 13LD
  • the bonding wire 18LT is replaced with the bonding wire 18LD.
  • the wiring conductors (12LG, 12LS), the bonding wires (18LG, 18LS), and the signal terminals (14LG, 14LS) are deleted.
  • the main current (load current) ILH that flows when the high-side power semiconductor device 13H is turned on is the same as that in FIG. 3A, and the same effects as those described in the first embodiment can be obtained.
  • the main current (load current) ILL flows through the high-speed reflux power diode (low-side power semiconductor device) 13LD.
  • the main current (load current) ILL shown in FIG. 5 is the same as that in FIG. 1B, and the same effect as that described in the first embodiment can be obtained.
  • a high-speed reflux power diode FWD Schottky diode or high-speed pn diode
  • the high-side power semiconductor device switch
  • low-side power semiconductor device switch
  • a reverse conductive diode is incorporated in the power semiconductor device (switch). This is the case when the reverse conducting diode built in the power semiconductor device (switch) does not allow sufficient current to flow, or when it is not desired to reverse conduct the built-in diode.
  • the present invention is applicable even in such a case as described below.
  • the high-side power semiconductor device and the low-side power semiconductor device each include a pair of power switching elements and a high-speed reflux power diode that are connected in antiparallel.
  • FIG. 6 shows the configuration of the half-bridge power semiconductor module 3 according to the third embodiment of the present invention.
  • 6A is a plan view
  • FIG. 6B is a cross-sectional view taken along the line BB ′ of FIG. 6A
  • FIG. 6C is the half-bridge power semiconductor module 3. It is a circuit diagram.
  • the cross-sectional view along the A-A ′ cut surface of FIG. 6A is the same as FIG.
  • At least one of the high-side power semiconductor device and the low-side power semiconductor device includes a power switching element (13HT, 13LT) and a power diode (13HD, 13LD) connected in antiparallel to the power switching element.
  • a power switching element 13HT, 13LT
  • a power diode 13HD, 13LD
  • the half-bridge power semiconductor module 3 includes a high-side power semiconductor device (switch) 13HT and a high-side power semiconductor device (diode) 13HD.
  • the back electrodes of the high-side power semiconductor device (switch) 13HT and the high-side power semiconductor device (diode) 13HD are joined to the positive electrode wiring conductor 12H.
  • a slit 26H that divides the positive electrode conductor 12H into a switch region 12H (T) and a diode region 12H (D) is formed. Has been.
  • the half-bridge power semiconductor module 3 includes a low-side power semiconductor device (switch) 13LT and a low-side power semiconductor device (diode) 13LD.
  • the back electrodes of the low-side power semiconductor device (switch) 13LT and the low-side power semiconductor device (diode) 13LD are joined to the bridge wiring conductor 12B.
  • a slit 26B is formed between the low-side power semiconductor device (switch) 13LT and the low-side power semiconductor device (diode) 13LD to divide the bridge wiring conductor 12B into a switch region 12B (T) and a diode region 12B (D). Yes.
  • the slit 26H is close to (or is close to) the center line of the load current flowing through the positive electrode conductor 12H (T) (or 12H (D)) and the center line of the reverse load current flowing through the plurality of bonding wires 18HT (or 18HD).
  • the parasitic inductance can be further reduced.
  • the slit 26B brings the barycentric line of the load current flowing through the bridge wiring conductor 12B (T) (or 12B (D)) and the barycentric line of the reverse load current flowing through the plurality of bonding wires 18LT (or 18LD) close to each other ( Or the parasitic inductance can be further reduced.
  • the high-side power semiconductor device (switch) 13HT and the high-side power semiconductor device (diode) 13HD are die-bonded using solder or the like at predetermined positions in the switch region 12H (T) and the diode region 12H (D), respectively.
  • the low-side power semiconductor device (switch) 13LT and the low-side power semiconductor device (diode) 13LD are die-bonded at predetermined positions in the switch region 12B (T) and the diode region 12B (D), respectively.
  • Other constituent members are the same as those in FIG. 1 or FIG.
  • the half-bridge power semiconductor module 3 is focused on the region 32A and the region 32B for convenience.
  • Each region is the same as in the second embodiment in which one of the high side and the low side is a switch (power semiconductor device) and the other is a diode (power semiconductor device). Therefore, the flow of the main current (load current) when the switch (13HT, 13LT) is turned on or off, and the main current (load) when the diode (13HD, 13LD) is reverse conducting (commutation) As for the flow of the (current), the close antiparallel flow is realized in the same manner as in the second embodiment including the transient state.
  • the configuration of the input / output terminals (14H, 14B, 17L) is the same as that of the second embodiment (FIG. 5). Therefore, the third embodiment can reduce the parasitic inductance and the thermal resistance inside the module at the same time as the second embodiment, and similarly to the first embodiment.
  • FIG. 7 shows a configuration of a half-bridge power semiconductor module 3-1 according to Modification 2 of the third embodiment.
  • 7A is a plan view
  • FIG. 7B is a cross-sectional view taken along the line BB ′ of FIG. 7A.
  • the cross-sectional view along the AA ′ cut plane of FIG. 7A is the same as FIG. 1B, and the circuit diagram is the same as FIG.
  • the first difference is that the arrangement of the low-side power semiconductor device (switch) 13LT and the low-side power semiconductor device (diode) 13LD is switched. By switching the positions, the arrangement on the high side and the low side is substantially symmetrical with respect to the input / output terminals (14H, 14B, 17L). For this reason, compared with FIG. 6, the effect that the total balance of the parasitic inductance of a high side and a low side can be taken favorable is acquired. This change also moves the low-side gate signal terminal 14LG and the source signal terminal 14LS to the lower part, leaving an upper space. Thereby, the advantage that the dimension of the insulated wiring board (module) 31 can be made small arises. Since the manufacturing process is the same as that of the first embodiment (FIG. 2), description thereof is omitted.
  • the half-bridge power semiconductor module (3, 3-1) is used for the continuous output of power pulses of the same polarity, such as a DC-DC converter that performs PWM modulation and a PWM inverter that outputs a sine wave waveform.
  • a DC-DC converter that performs PWM modulation
  • a PWM inverter that outputs a sine wave waveform.
  • the configuration of the third embodiment (FIG. 6) is superior to the modified example 2 because the adverse effect of the imbalance of the parasitic inductance is less.
  • the best embodiment and its modification should be selected according to the application, and this guideline is applied in common to the entire embodiment.
  • At least one of the positive electrode wiring conductor 12H and the bridge wiring conductor 12B is formed with slits (26H, 26B) that partition between the power switching elements (13HT, 13LT) and the power diodes (13HD, 13LD). Thereby, it is possible to satisfactorily balance the high-side and low-side parasitic inductances.
  • FIG. 8 shows a configuration of a half-bridge power semiconductor module 3-2 according to Modification 3 of the third embodiment.
  • 8A is a plan view
  • FIG. 8B is a cross-sectional view taken along the line AA ′ in FIG. 8A.
  • all the high-side power semiconductor devices (13HT, 13HD) and all the low-side power semiconductor devices (13LD, 13LT) are arranged in a horizontal row on the insulating wiring board 15 (or 31). Yes.
  • All the power semiconductor devices (13HT, 13HD, 13LT, 13LD) are arranged on one straight line orthogonal to the input / output terminals (14H, 14B, 17L).
  • Modification 3 can provide a power semiconductor module with a short depth in this way.
  • the positive wiring conductor 12H is extended in a direction perpendicular to the input / output terminals (14H, 14B, 17L), and a high side power semiconductor device (switch) 13HT and a high side power semiconductor device (diode) 13HD are arranged on the die bond. ing.
  • the bridge wiring conductor 12B is extended in a direction perpendicular to the input / output terminals (14H, 14B, 17L), and the low-side power semiconductor device (diode) 13LD and the low-side power semiconductor device (switch) 13LT are arranged on the die bond. is doing.
  • the plurality of bonding wires 18H connect the surface electrode of the high-side power semiconductor device (switch) 13HT, the surface electrode of the high-side power semiconductor device (diode) 13HD, and the bridge wiring conductor 12B.
  • the plurality of bonding wires 18L connect the surface electrode of the low-side power semiconductor device (switch) 13LT, the surface electrode of the low-side power semiconductor device (diode) 13LD, and the negative electrode conductor 21L.
  • a plurality of bonding wires (18H, 18L) are drawn as sticking bonding wires.
  • the power semiconductor devices (13HT, 13HD, 13LT, 13LD) can be arranged in a horizontal row.
  • the insulated wiring board 15 includes a single-layer insulating plate 16 as in the first to third embodiments and the modification. Therefore, low thermal resistance equivalent to that of the first to third embodiments and the modifications thereof can be realized. Therefore, the thermal resistance is lower than that of the comparative example (FIG. 21) including two layers of insulating plates, and the heat dissipation is excellent.
  • 8 and 9A to 9C show main currents (load currents) ILH and ILL of the half-bridge power semiconductor module 3-2 according to Modification 3.
  • 8 shows the main current ILL that flows when the low-side power semiconductor device (switch) 13LT is turned on
  • FIG. 9A shows the main current that flows when the high-side power semiconductor device (switch) 13HT in FIG. 8 is turned on
  • 9B shows the current ILH
  • FIG. 9B shows the main current (circulating current) ILL flowing through the low-side power semiconductor device (diode) 13LD in FIG. 8
  • FIG. 9C shows the high-side power semiconductor device in FIG. (Diode)
  • the main current (circulating current) ILH flowing through 13HD is shown.
  • FIGS. 8 and 9A to 9C it can be seen that the main currents (circulating currents) ILH and ILL achieve close antiparallel flow in all conduction modes.
  • the two or more high-side power semiconductor devices are arranged in one direction so as to share the flow path of the main current (ILH) flowing through each of the positive electrode conductor 12H and the plurality of bonding wires 18H. It is arranged. Thereby, the main current (circulating current) ILH can realize close antiparallel flow.
  • the two or more low-side power semiconductor devices are arranged in one direction so as to share the flow path of the main current (ILL) flowing through each of the bridge wiring conductor 12B and the plurality of bonding wires 18L.
  • the main current (circulating current) ILL can realize close antiparallel flow.
  • Modification 4 is an example that can be applied in common to the first to third embodiments and the modification thereof, and is an example that is effective in reducing the parasitic inductance in the vicinity of the input / output terminals (14H, 14B, 17L). .
  • FIG. 10 the modification 4 applied to 3rd Embodiment (FIG. 6) is demonstrated.
  • the high-side terminals (14H1, 14H2) are formed by extending a part of the positive electrode wiring conductor 12H in two opposing directions parallel to the main surface of the insulating plate 16.
  • the bridge terminals (14 B 1 and 14 B 2) are formed by extending a part of the bridge wiring conductor 12 B in two opposing directions parallel to the main surface of the insulating plate 16.
  • the low side terminals (17L1, 17L2) are formed by extending a part of the negative electrode wiring conductor 21L in two opposing directions parallel to the main surface of the insulating plate 16.
  • FIG. 10A is the same as FIG. 5B, and FIG. 6B is a cross-sectional view taken along the line BB ′ of FIG. ).
  • the other reference numerals are the same as those in the third embodiment (FIG. 6), and a description thereof will be omitted.
  • Modification 4 by providing two each of the high side terminal, the bridge terminal, and the low side terminal, it flows into the power module while maintaining close reverse flow in the vicinity of each terminal.
  • the flow of the main current (ILH, ILL) flowing out can be divided into two.
  • the fact that the main current is divided into two is electromagnetically equivalent to halving the parasitic inductance near each terminal. That is, the modification 4 has an excellent effect that the parasitic inductance generated in the vicinity of the input / output terminal of the main current can be reduced by half compared to the third embodiment in addition to the parasitic inductance reducing effect provided in the third embodiment. have.
  • the insulating wiring board 15 includes the single-layer insulating plate 16, a low thermal resistance equivalent to that of the conventional power semiconductor module is realized. Therefore, the thermal resistance is lower than that of the comparative example (FIG. 21) configured by two layers of insulating plates, and the heat dissipation is excellent.
  • the high side terminal 14H, the bridge terminal 14B, and the low side terminal 17L are respectively a part of the positive electrode wiring conductor 12H, a part of the bridge wiring conductor 12B, and one of the negative electrode wiring conductor 21L.
  • the portion was extended parallel to the surface of the insulating plate 16 and to the outer edge thereof.
  • these input / output terminals are not limited to such a wiring extension type terminal structure (14H, 14B, 17L).
  • the input / output terminal can be taken out in the direction perpendicular to the surface of the insulating plate 16 while maintaining the low parasitic inductance of the input / output terminal.
  • a terminal that is taken out in a direction perpendicular to the surface of the insulating plate 16 is referred to as a “stand-up terminal” herein.
  • the fourth embodiment shows that a half-bridge power semiconductor module having an upright terminal can be realized.
  • FIG. 11A and 11B show a configuration of the half bridge power semiconductor module 4 according to the fourth embodiment.
  • 11A (a) is a plan view
  • FIG. 11A (b) is a cross-sectional view taken along the line AA ′ of FIG. 11A (a)
  • FIG. 11A (c) is a cross-sectional view of FIG. 11A (a).
  • FIG. 11B (a) is a cross-sectional view taken along the line CC ′ of FIG. 11A (a)
  • 11B (b) is a circuit diagram. .
  • FIG. 11A (b) since the positions of the plurality of bonding wires (18HT, 18LT) are referred to, a plurality of bonding wires (18HT, 18LT) that do not appear on the A-A ′ cut surface are drawn.
  • the bridge terminal 14 ⁇ / b> B ′ is a plate-like standing type terminal that stands up from the surface of the insulating wiring board 15.
  • the bridge terminal 14B ' is electrically and physically joined to the bridge wiring conductor 12B with solder or the like.
  • the connecting portion between the bridge terminal 14B 'and the bridge wiring conductor 12B is located between the high side power semiconductor device 13HT and the low side power semiconductor device.
  • the bridge terminal 14 ⁇ / b> B ′ is branched into a plurality of (for example, three) branches at a portion lower than the height 30.
  • the bridge terminal 14B ' has a rake (or fork) structure.
  • the bridge terminal 14B ′ is composed of a flat plate-like base portion standing upright in the normal direction of the main surface of the insulating plate 16, and a plurality of tooth portions branched in parallel from the base portion, and the tips of the plurality of tooth portions are bridge wires. It is connected to the conductor 12B.
  • the high side terminal 14 ⁇ / b> H ′ is a plate-like standing type terminal that stands up from the surface of the insulating wiring substrate 15.
  • the high side terminal 14H ' is electrically and physically joined to the positive electrode wiring conductor 12H by silver solder or solder.
  • a connection portion between the high side terminal 14H 'and the positive electrode wiring conductor 12H is located between the high side power semiconductor device 13HT and the bridge terminal 14B'.
  • the low side terminal 17 ⁇ / b> L ′ is a plate-like standing type terminal that stands up from the surface of the insulating wiring substrate 15.
  • the low side terminal 17L ' is electrically and physically joined to the negative electrode wiring conductor 21L with silver solder or solder.
  • a connection portion between the low side terminal 17L 'and the negative electrode conductor 21L is located between the bridge terminal 14B' and the low side power semiconductor device 13LT.
  • Each of the high side terminal 14H ′ and the low side terminal 17L ′ includes a flat plate-like base portion standing in the normal direction of the main surface of the insulating plate 16, and a plurality of tooth portions branched in parallel from the base portion. The tip of the tooth portion is connected to the bridge wiring conductor 12B.
  • the high side terminal 14H ', the bridge terminal 14B', and the low side terminal 17L ' are parallel to each other.
  • the plurality of bonding wires 18BT pass between the tooth portions of the bridge terminal 14B 'and are orthogonal to the bridge terminal 14B'.
  • the plurality of bonding wires 18LT are connected to the negative electrode conductor 21L between the teeth of the low-side terminal 17L '.
  • the gate signal terminal 14HG ′ and the source signal terminal 14HS ′ are flat upright terminals that are erected in the normal direction of the main surface of the insulating plate 16 from the surface of the insulating wiring substrate 15, and are the high-side gate signal wiring conductor 12HG.
  • the source signal wiring conductor 12HS is electrically and physically joined.
  • the gate signal terminal 14LG ′ and the source signal terminal 14LS ′ are flat upright terminals that stand up from the surface of the insulating wiring board 15 in the normal direction of the main surface of the insulating plate 16, and are low-side gate signal wiring conductors 12LG. Are electrically and physically joined to the source signal wiring conductor 12LS.
  • the gate signal terminals (14HG ′, 14LG ′) and the source signal terminals (14LG ′, 14LS ′) are parallel to each other. Further, it is desirable that the gate signal terminals (14HG ′, 14LG ′) and the source signal terminals (14LG ′, 14LS ′) be as close as possible from the viewpoint of reducing the gate inductance.
  • the extension terminals (14HG, 14HS, 14LG, and 14LS) illustrated in FIG. 1 may be used instead of the upright terminals (14HG ′, 14HS ′, 14LG ′, and 14LS ′ may be used. .
  • Other configurations are the same as those in FIG.
  • a positive wiring conductor 12H a positive wiring conductor 12H
  • a bridge wiring conductor 12B a gate signal wiring conductor (12HG, 12LG)
  • a source signal wiring conductor (12HS, 12LS a source signal wiring conductor
  • each power semiconductor device 13HT, 13LT
  • the back electrode of each power semiconductor device 13HT, 13LT
  • the wiring conductor (12H, 12B) of the insulated wiring board 15 using a reduced pressure reflow device.
  • Solder in place.
  • the negative wiring conductor 21L is joined via the insulating chip 20 at a position between the high-side power semiconductor device 13HT and the low-side power semiconductor device 13LT.
  • the joining method is not limited to soldering. Bonding using a conductive adhesive, bonding using submicron conductor particles such as Ag and Cu, solid phase (or liquid phase) diffusion bonding, and the like can also be used.
  • the surface electrodes (source electrodes, gate electrodes) of the power semiconductor devices (13HT, 13LT) and the wiring conductors (12B, 12HG) are used by using a wire bond apparatus.
  • 12HS, 21L, 12LG, 12LS are connected with bonding wires (18BT, 18HG, 18HS, 18LT, 18LG, 18LS).
  • the standing terminals (14H ′, 14B ′, 17L ′, 14HG ′, 14HS ′, 14LG ′, 14LS ′) are connected to the wiring conductors (12H, 12B) using a solder paste and a reduced pressure reflow apparatus. , 21L, 12HG, 12HS, 12LG, 12LS).
  • a carbon positioning jig In order to perform accurate positioning, it is desirable to use a carbon positioning jig.
  • the solder used in the fourth step is desirably a material having a melting point lower by 30 ° C. or more than the solder used in the second step.
  • the thermal resistance is lower than that of the comparative example of FIG. Equivalent thermal resistance is achieved.
  • FIGS. 13 (a) to 13 (c) show all conduction modes of main currents (load currents) ILH and ILL flowing in the half-bridge power semiconductor module 4.
  • FIG. It can be seen that the main currents (load currents) ILH and ILL achieve close antiparallel flow in all conduction modes.
  • the flow of the main current near the input / output terminals (14H ', 14B', 17L ') will be examined in detail.
  • the region through which the main current flows is expanded as compared with the first to third embodiments and modifications thereof, and the main current approaches and flows in antiparallel.
  • This is electromagnetically equivalent to a reduction in parasitic inductance near the input / output terminals. Therefore, according to the fourth embodiment, the parasitic inductance in the vicinity of the input / output terminals can be reduced as compared with the first to third embodiments and the modifications thereof.
  • the upright gate signal terminal 14HG ′ (14LG ′) and the upright source signal terminal 14HS ′ (14LS ′) are the same as those in the first embodiment ( Compared with the extension type gate signal terminal 14HG (14LG) and the extension type source signal terminal 14HS (14LS) of FIG. 1, the flat plate is closer. That is, the gate signal terminal and the source signal terminal of the embodiment can realize a gate parasitic inductance lower than those of the first to third embodiments, and have an advantage that it is relatively advantageous for a high-speed switching operation.
  • the high side power semiconductor device 13HT (13HD) and the low side power semiconductor device 13LT (13LD) are bridge-connected. Then, a low-side main current (ILL) that flows through a plurality of bonding wires 18LT (18LD), which is an example of a low-side connection means that connects the negative electrode wiring conductor 21L and the power semiconductor device 13LT (13LD), and a low-side main current that flows through the bridge wiring conductor 12
  • ILL current
  • the insulating chip 20 provided with the negative electrode wiring conductor 21L and the low-side terminal 17L plays an important role.
  • the half-bridge power semiconductor module can be realized even in a structure without the insulating chip 20.
  • the fifth embodiment can be applied to all other embodiments and modifications thereof, but will be described here using an example applied to the fourth embodiment (FIGS. 11A and 11B) for convenience.
  • the same components as those in FIGS. 11A and 11B are denoted by the same reference numerals and description thereof is omitted.
  • FIG. 14A (a) is a plan view of the half-bridge power semiconductor module 5
  • FIG. 14A (b) is a cross-sectional view taken along the line AA ′ of FIG. 14A (a)
  • FIG. 14A (c) FIG. 14B is a cross-sectional view taken along the line BB ′ in FIG. 14A (a).
  • 14A (d) is a virtual plan view in which the upright terminals (14B ′, 14H ′, 14L ′, 14HG ′, 14HS ′, 14LG ′, and 14LS ′) are deleted from FIG. 14A (a).
  • FIG. 14B is an equivalent circuit diagram.
  • FIG. 14A shows the main current ILL that flows when the low-side semiconductor device (switch) 13LT is turned on.
  • the negative electrode conductor 12L is surrounded by the bridge conductor 12B through a gap as viewed from the normal direction of the main surface of the insulating plate 16.
  • the insulating chip 20 shown in FIG. 11 and the negative electrode wiring conductor 21L formed on the insulating chip 20 and the low-side terminal 17L ′ bonded on the negative electrode wiring conductor 21L do not exist.
  • the insulating wiring board 15 includes an insulating plate 16, wiring conductors (12 B, 12 H, 12 L, 12 HG, 12 HS, 12 LG, 12 LS) disposed on the surface of the insulating plate 16, and thermal distortion disposed on the back surface of the insulating plate 16. And a relaxation conductor 22.
  • the negative electrode wiring conductor 12L is provided in the internal area of the bridge wiring conductor 12B via a gap. As shown in FIG. 14A (a), one end of an upright low-side terminal 14L 'and a plurality of bonding wires 18LT are connected to the negative electrode wiring conductor 12L.
  • the negative electrode conductor 12L is located between the low side terminal 14L 'and the low side power semiconductor device 13LT.
  • the structure of the standing low side terminal 14L ' is the same as that of the low side terminal 17L' of FIG.
  • the positive electrode wiring conductor 12H and the bridge wiring conductor 12B have convex portions 12HH and 12BB that protrude from each other in their respective regions.
  • One end of a plurality of bonding wires 18BT (high-side connection means) is connected to the convex portion 12BB, and an upright bridge terminal 14B 'is connected to the convex portion 12HH with solder or the like.
  • FIG. 14A (a) when viewed from the normal direction of the main surface of the insulating plate 16, the high-side power semiconductor device 13HT, the high-side terminal 14H ′, the bridge terminal 14B ′, the low-side terminal 14L ′, and the low-side power
  • the positional relationship of the semiconductor device 13LT is the same as that of the fourth embodiment (FIG. 11A).
  • the provided insulated wiring board 15 is prepared.
  • a high-side power semiconductor device 13HT and a low-side power semiconductor device 13LT are prepared.
  • the insulating wiring board 15 is sufficiently cleaned with an organic solvent such as acetone or ethanol.
  • each power semiconductor device 13HT, 13LT
  • the back electrode of each power semiconductor device 13HT, 13LT
  • the wiring conductor (12H, 12B) of the insulated wiring board 15 using a reduced pressure reflow device.
  • Solder in place.
  • the joining method is not limited to soldering. Bonding using a conductive adhesive, bonding using submicron conductor particles such as Ag and Cu, solid phase (or liquid phase) diffusion bonding, and the like can also be used.
  • the surface electrode (source electrode, gate electrode) and the wiring conductors (12B, 12L) of each power semiconductor device (13HT, 13LT) using a wire bond apparatus 12HG, 12HS, 12LG, 12LS) are connected with bonding wires (18BT, 18HG, 18HS, 18LT, 18LG, 18LS).
  • bonding wire In addition to the bonding wire, other connection means may be used.
  • the standing terminals (14H ′, 14B ′, 14L ′, 14HG ′, 14HS ′, 14LG ′, 14LS ′) are connected to the wiring conductors (12H, 12B) using a solder paste and a reduced pressure reflow apparatus. , 12L, 12HG, 12HS, 12LG, 12LS).
  • a carbon positioning jig In order to perform accurate positioning, it is desirable to use a carbon positioning jig.
  • the solder used in the fourth step is desirably a material having a melting point lower by 30 ° C. or more than the solder used in the second step.
  • the half-bridge power semiconductor module 5 shown in FIGS. 14A and 14B can be manufactured by other manufacturing methods shown in FIGS. 16 (a) to 16 (c).
  • the provided insulated wiring board 15 is prepared.
  • each upright terminal 14H ', 14B', 14L ', 14HG', 14HS ', 14LG', 14LS '
  • the insulating wiring board 15 is sufficiently cleaned with an organic solvent such as acetone or ethanol.
  • each of the standing terminals (14H ′, 14B ′, 14L ′, 14HG ′, 14HS ′, 14LS ′, 14LS ′).
  • the joining method is not limited to silver brazing. Soldering, bonding using a conductive adhesive, bonding using submicron conductor particles such as Ag and Cu, solid phase (or liquid phase) diffusion bonding, and the like can also be used.
  • each power semiconductor device (13HT, 13LT) that has been sufficiently cleaned using a reduced pressure reflow device is transferred to the positive wiring conductor 12H and the bridge wiring conductor 12B. Solder into position.
  • a carbon positioning jig in order to accurately position each power semiconductor device (13HT, 13LT), it is desirable to use a carbon positioning jig.
  • the joining method is not limited to soldering. Bonding using a conductive adhesive, bonding using submicron conductor particles such as Ag and Cu, solid phase (or liquid phase) diffusion bonding, and the like can also be used.
  • the bonding process temperature is desirably a material that is lower by 30 ° C. or more than the heat resistance temperature of the bonding material used in the second step.
  • each power semiconductor device 13HT, 13LT
  • each wiring conductor (12B, 12L, 12HG, 12HS, 12LG, 12LS
  • a bonding wire (18BT, 18HG, 18HS, 18LT, 18LG, 18LS).
  • other connection means may be used.
  • the thermal resistance is lower than that of the comparative example of FIG. Equivalent thermal resistance is achieved.
  • FIG. 14A (a), FIG. 14A (c), FIG. 17A, and FIG. 17B show all conduction modes of main currents (load currents) ILH and ILL that flow through the half-bridge power semiconductor module 5.
  • FIG. It can be seen that the main currents (load currents) ILH and ILL achieve close antiparallel flow in all conduction modes.
  • the horizontal direction is defined as the x-axis
  • the vertical direction is defined as the y-axis
  • the direction perpendicular to the paper surface is defined as the z-axis.
  • the flow of the main current (ILL, ILH) in the vicinity of the input / output terminals (14H ′, 14B ′, 17L ′) is the same as that in the fourth embodiment. Therefore, as in the fourth embodiment, the fifth embodiment can reduce the parasitic inductance in the vicinity of the input / output terminals as compared with the first to third embodiments and the modifications thereof.
  • one of the high-side power semiconductor device and the low-side power semiconductor device may be a power switching element and the other may be a power diode.
  • a half-bridge power semiconductor module 6 in which the low-side power semiconductor device (switch) 13LT is replaced with a high-speed reflux power diode 13LD in the half-bridge power semiconductor module 5 of the fifth embodiment will be described.
  • FIG. 18A is a plan view showing the structure of the half-bridge power semiconductor module 6 according to the sixth embodiment
  • FIG. 18B is a cross-sectional view taken along the line AA ′ in FIG.
  • FIG. 18C is a cross-sectional view taken along the line BB ′ of FIG. 18A.
  • the half-bridge power semiconductor module 6 includes a high-speed reflux power diode 13LD disposed on the surface of the bridge wiring conductor 12B as a low-side power semiconductor device.
  • the back electrode (cathode electrode) of the high-speed reflux power diode 13LD is die-bonded with solder or the like at a predetermined position on the bridge wiring conductor 12B.
  • the back electrode (anode electrode) of the high-speed reflux power diode 13LD is connected to the negative electrode conductor 12L via a plurality of bonding wires 18LD.
  • the half-bridge power semiconductor module 6 includes an insulated wiring board 15. Since the high-speed reflux power diode 13LD does not have a gate electrode, the insulated wiring board 15 has the low-side gate signal wiring conductor (12LG) and the source signal wiring conductor (12LS) except that the low-side gate signal wiring conductor (12LS) does not exist.
  • the configuration is the same as that of the insulated wiring board 15. There are also no low-side bonding wires (18LG, 18LS) and upright terminals (14LG ', 14LS').
  • the manufacturing process of the half-bridge power semiconductor module 6 shown in FIG. 18 is the same as the manufacturing process of the half-bridge power semiconductor module 5 described with reference to FIG. 15 or FIG.
  • the operation mode of the half-bridge power semiconductor module 6 is the same as the operation mode of the half-bridge power semiconductor module 5 shown in FIGS. 17A and 17B.
  • the low-side power semiconductor device (switch) 13LT in FIG. 16 is assumed to replace the high-speed reflux power diode 13LD.
  • At least one of the high-side power semiconductor device and the low-side power semiconductor device may include a power switching element and a power diode connected in antiparallel to the power switching element.
  • a half-bridge power semiconductor module 7 in which a high-speed reflux power diode FWD is connected in antiparallel to the half-bridge power semiconductor module 5 of the fifth embodiment will be described.
  • a high-speed reflux power diode FWD (13HD, 13LD) is connected in antiparallel to each of the high-side power semiconductor device (switch) 13HT and the low-side power semiconductor device (switch) 13LT.
  • FIG. 19 is a plan view showing the structure of the half-bridge power semiconductor module 7 according to the seventh embodiment.
  • the cross-sectional view along the AA ′ cut surface and the cross-sectional view along the BB ′ cut surface of FIG. 19 are the same as FIGS. 18 (c) and 18 (b). Same as 6 (c).
  • the same components as those in FIGS. 6 and 18 are denoted by the same reference numerals and description thereof is omitted.
  • the negative electrode wiring conductor 12LT is surrounded by the bridge wiring conductor 12B (T) through a gap as viewed from the normal direction of the main surface of the insulating plate 16.
  • the negative electrode wiring conductor 12LD is surrounded by the bridge wiring conductor 12B (D) through a gap when viewed from the normal direction of the main surface of the insulating plate 16.
  • a low-side terminal 14 ⁇ / b> L ′ that is an upright terminal is joined to the negative electrode wiring conductor (12 ⁇ / b> LT, 12 ⁇ / b> LD).
  • the plurality of bonding wires 18LT connect the negative electrode conductor 12LT and the surface electrode (source electrode or emitter electrode) of the low-side power semiconductor device (switch) 13LT.
  • the plurality of bonding wires 18LD connect the negative electrode wiring conductor 12LD and the surface electrode (anode electrode) of the low-side power semiconductor device (diode) 13LD.
  • the upright bridge terminal 14B ' is joined to the bridge wiring conductors 12B (T) and 12B (D) so as to cross the bridge wiring conductors 12B (T) and 12B (D).
  • the upright high-side terminal 14 ⁇ / b> H ′ is bonded to the convex region of the positive electrode conductor 12 ⁇ / b> H (T) and the positive electrode conductor 12 ⁇ / b> H (D).
  • the plurality of bonding wires 18HT connect the convex region of the bridge wiring conductor 12B (D) and the surface electrode (source electrode or emitter electrode) of the high-side power semiconductor device (switch) 13HT.
  • the plurality of bonding wires 18HD connect the convex region of the bridge wiring conductor 12B (T) and the surface electrode (anode electrode) of the high-side power semiconductor device (diode) 13HD.
  • the manufacturing process of the half-bridge power semiconductor module 7 according to the seventh embodiment is substantially the same as the manufacturing process described with reference to FIG. 15 or FIG.
  • the half-bridge power semiconductor module 7 according to the seventh embodiment includes an insulating wiring substrate 31 (FIG. 18) composed of a single-layer insulating plate 16 as in the sixth embodiment. Therefore, the thermal resistance is lower than that of the comparative example of FIG. 21 in which the insulating plate has two layers, and a low thermal resistance equivalent to that of the conventional power semiconductor module is realized.
  • FIG. 20A (a) shows the main current ILH that flows when the high-side power semiconductor device (switch) 13HT of FIG. 19 is turned on, and FIG. 20A (b) shows the low-side power semiconductor device (diode) 13LD of FIG.
  • the flowing main current (circulating current) ILL is shown.
  • 20B (a) shows the main current ILL that flows when the low-side power semiconductor device (switch) 13LT of FIG. 19 is turned on, and
  • the flowing main current (circulating current) ILL is shown.
  • FIGS. 20A and 20B it can be seen that the main currents ILH and ILL realize close antiparallel flow in each operation mode of the half-bridge power semiconductor module 7.
  • the seventh embodiment is also the same as the third and sixth embodiments. Actions and effects can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

　ハーフブリッジパワー半導体モジュール１は、１枚の絶縁板１６の上或いはその上方に互いに電気的に絶縁して配置された、正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂ、及び負極配線導体２１Ｌと、を備えた絶縁配線基板１５を有する。正極配線導体１２Ｈ及びブリッジ配線導体１２Ｂの上に、ハイサイドパワー半導体装置１３ＨＴ及びローサイドパワー半導体装置１３ＬＴの裏面電極が接合されている。ハイサイドパワー半導体装置１３ＨＴ及びローサイドパワー半導体装置１３ＬＴの表面電極は、複数のボンディングワイヤー１８ＢＴ及び複数のボンディングワイヤー１８ＬＴを介して、ブリッジ配線導体１２Ｂ及び負極配線導体２１Ｌに接続されている。

Description

ハーフブリッジパワー半導体モジュール及びその製造方法
　本発明は、熱抵抗を増大させることなく、主電流の経路に生じる寄生インダクタンスを顕著に低減できるハーフブリッジパワー半導体モジュール及びその製造方法に関する。
　２つのパワー半導体装置チップを直列に接続して、その接続中点を出力端子にしたハーフブリッジ回路を、１パッケージ内に収納したパワーモジュールが広く知られている（特許文献１及び２参照）。特許文献１及び２では、絶縁板の表面側導体を流れる主電流の向きと絶縁板の裏面側導体を流れる主電流の向きとを逆向きにする。これにより、「近接逆平行通流」を実現して、パワーモジュールの寄生インダクタンスを低減させている。
特開２００２－１１２５５９号 特開２００２－３７３９７１号
　しかしながら、特許文献１及び２のパワーモジュールでは、モジュール内部で発生した熱を絶縁板の裏面側から放熱するため、裏面側導体の裏面側に更に他の絶縁基板を設けることになるため、パワーモジュールの熱抵抗が増大してしまうという問題があった。
　本発明は、上記課題に鑑みてなされたものであり、熱抵抗を増大させることなく、主電流の経路に生じる寄生インダクタンスを低減できるハーフブリッジパワー半導体モジュール及びその製造方法を提供することを目的としている。
　本発明の一態様に係わるハーフブリッジパワー半導体モジュールは、１枚の絶縁板の上或いはその上方に互いに電気的に絶縁して配置された、正極配線導体、ブリッジ配線導体、及び負極配線導体とを備えた絶縁配線基板を有する。正極配線導体及びブリッジ配線導体の上に、ハイサイドパワー半導体装置及びローサイドパワー半導体装置の裏面電極が接合されている。ハイサイドパワー半導体装置及びローサイドパワー半導体装置の表面電極は、ハイサイド接続手段及びローサイド接続手段を介して、ブリッジ配線導体及び負極配線導体に接続されている。
図１（ａ）は、第１実施形態に係わるハーフブリッジパワー半導体モジュール１の構造を示す平面図であり、図１（ｂ）は、図１（ａ）のＡ－Ａ’切断面に沿った断面図であり、図１（ｃ）は、ハーフブリッジパワー半導体モジュール１の回路図である。 図２（ａ）～図２（ｄ）は、図１のハーフブリッジパワー半導体モジュール１の製造方法に係わる第１工程を示す平面図であり、図２（ｅ）は、図１のハーフブリッジパワー半導体モジュール１の製造方法に係わる第２工程を示す平面図である。 図３（ａ）は、図１のハイサイドパワー半導体装置（スイッチ）１３ＨＴがターンオンしたときに流れる主電流ＩＬＨを示し、図３（ｂ）は、図１のローサイドパワー半導体装置（スイッチ）１３ＬＴのダイオードに流れる主電流（環流電流）ＩＬＬを示し、図３（ｃ）は、図１のハイサイドパワー半導体装置（スイッチ）１３ＨＴのダイオードに流れる主電流（環流電流）ＩＬＨを示す。 図４（ａ）は、図１のハーフブリッジパワー半導体モジュール１にスナバコンデンサー（２５ＨＢ、２５ＬＢ）を追加した変形例１を示す平面図であり、図４（ｂ）は、図４（ａ）のＢ－Ｂ’切断面に沿った断面図である。 図５（ａ）は、第２施形態に係わるハーフブリッジパワー半導体モジュール２の構造を示す平面図であり、図５（ｂ）は、図５（ａ）のＡ－Ａ’切断面に沿った断面図であり、図５（ｃ）は、ハーフブリッジパワー半導体モジュール２の回路図である。 図６（ａ）は、第３施形態に係わるハーフブリッジパワー半導体モジュール３の構造を示す平面図であり、図６（ｂ）は、図６（ａ）のＢ－Ｂ’切断面に沿った断面図であり、図６（ｃ）は、ハーフブリッジパワー半導体モジュール３の回路図である。 図７（ａ）は、第３施形態の変形例２に係わるハーフブリッジパワー半導体モジュール３－１の構造を示す平面図であり、図７（ｂ）は、図７（ａ）のＢ－Ｂ’切断面に沿った断面図である。 図８（ａ）は、第３施形態の変形例３に係わるハーフブリッジパワー半導体モジュール３－２の構造を示す平面図であり、図８（ｂ）は、図８（ａ）のＡ－Ａ’切断面に沿った断面図である。 図９（ａ）は、図８のハイサイドパワー半導体装置（スイッチ）１３ＨＴがターンオンしたときに流れる主電流ＩＬＨを示し、図９（ｂ）は、図８のローサイドパワー半導体装置（ダイオード）１３ＬＤに流れる主電流（環流電流）ＩＬＬを示し、図９（ｃ）は、図８のハイサイドパワー半導体装置（ダイオード）１３ＨＤに流れる主電流（環流電流）ＩＬＨを示す。 図１０（ａ）は、第３施形態の変形例４に係わるハーフブリッジパワー半導体モジュール３－３の構造を示す平面図であり、図１０（ｂ）は、ハーフブリッジパワー半導体モジュール３－３の回路図である。 図１１Ａ（ａ）は第４実施形態に係わるハーフブリッジパワー半導体モジュール４の構成を示す平面図であり、図１１Ａ（ｂ）は図１１Ａ（ａ）のＡ－Ａ’切断面に沿った断面図であり、図１１Ａ（ｃ）は図１１Ａ（ａ）のＢ－Ｂ’切断面に沿った断面図である。 図１１Ｂ（ａ）は、図１１Ａ（ａ）のＣ－Ｃ’切断面に沿った断面図であり、図１１Ｂ（ｂ）はハーフブリッジパワー半導体モジュール４の回路図である。 図１２（ａ）～図１２（ｃ）は、図１１のハーフブリッジパワー半導体モジュール４の製造方法を示す平面図である。 図１３（ａ）は、図１１Ａのハイサイドパワー半導体装置（スイッチ）１３ＨＴがターンオンしたときに流れる主電流ＩＬＨを示し、図１３（ｂ）は、図１１Ａのローサイドパワー半導体装置（スイッチ）１３ＬＴのダイオードに流れる主電流（環流電流）ＩＬＬを示し、図１３（ｃ）は、図１Ａ１のハイサイドパワー半導体装置（スイッチ）１３ＨＴのダイオードに流れる主電流（環流電流）ＩＬＨを示す。 図１４Ａ（ａ）は第５実施形態に係わるハーフブリッジパワー半導体モジュール５の構成を示す平面図であり、図１４Ａ（ｂ）は図１４Ａ（ａ）のＡ－Ａ’切断面に沿った断面図であり、図１４Ａ（ｃ）は図１４Ａ（ａ）のＢ－Ｂ’切断面に沿った断面図であり、図１４Ａ（ｄ）は図１４Ａ（ａ）から起立型端子（１４Ｂ’、１４Ｈ’、１４Ｌ’、１４ＨＧ’、１４ＨＳ’、１４ＬＧ’、１４ＬＳ’）を削除した仮想平面図である。 図１４Ｂは、ハーフブリッジパワー半導体モジュール５の回路図である。 図１５（ａ）～図１５（ｃ）は、図１４Ａ及び図１４Ｂのハーフブリッジパワー半導体モジュール５の製造方法の一例を示す平面図である。 図１６（ａ）～図１６（ｃ）は、図１４Ａ及び図１４Ｂのハーフブリッジパワー半導体モジュール５の製造方法の他の例を示す平面図である。 図１７Ａ（ａ）及び（ｂ）は、図１４Ａのハイサイドパワー半導体装置（スイッチ）１３ＨＴがターンオンしたときに流れる主電流ＩＬＨを示し、図１７Ａ（ｃ）及び（ｄ）は、図１４Ａのローサイドパワー半導体装置（スイッチ）１３ＬＴのダイオードに流れる主電流（環流電流）ＩＬＬを示す。 図１７Ｂ（ｅ）及び（ｆ）は、図１４Ａのハイサイドパワー半導体装置（スイッチ）１３ＨＴのダイオードに流れる主電流（環流電流）ＩＬＨを示す。 図１８（ａ）は、第６施形態に係わるハーフブリッジパワー半導体モジュール６の構造を示す平面図であり、図１８（ｂ）は、図１８（ａ）のＡ－Ａ’切断面に沿った断面図であり、図１８（ｃ）は、図１８（ａ）のＢ－Ｂ’切断面に沿った断面図である。 図１９は、第７施形態に係わるハーフブリッジパワー半導体モジュール７の構造を示す平面図である。 図２０Ａ（ａ）は、図１９のハイサイドパワー半導体装置（スイッチ）１３ＨＴがターンオンしたときに流れる主電流ＩＬＨを示し、図２０Ａ（ｂ）は、図１９のローサイドパワー半導体装置（ダイオード）１３ＬＤに流れる主電流（環流電流）ＩＬＬを示す。 図２０Ｂ（ａ）は、図１９のローサイドパワー半導体装置（スイッチ）１３ＬＴがターンオンしたときに流れる主電流ＩＬＬを示し、図２０Ｂ（ｂ）は、図１９のハイサイドパワー半導体装置（ダイオード）１３ＨＤに流れる主電流（環流電流）ＩＬＬを示す。 図２１は、比較例に係わるハーフブリッジパワーモジュール１０００の構造を示す断面図である。
　以下、実施形態及びその変形例を複数の図面を参照して説明する。ただし、以下では、ハーフブリッジパワー半導体モジュールの構成を模式的に説明するが、これらの模式図では理解を容易にするために、厚さと平面寸法との関係や各層の厚さの比率等は誇張して描いていることを断っておく。同一部材には同一符号を付して再度の説明を省略する。
（第１実施形態）
　図１（ａ）～図１（ｃ）を参照して、第１実施形態に係わるハーフブリッジパワー半導体モジュール１の構造を説明する。図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ－Ａ’切断面に沿った断面図である。図１（ｃ）は、ハーフブリッジパワー半導体モジュール１の回路図である。図１（ｂ）には、パワースイッチング素子からなるローサイドパワー半導体装置１３ＬＴがターンオンしているときに流れる主電流（負荷電流）ＩＬＬの流れを破線と矢印で示している。
　ハーフブリッジパワー半導体モジュール１は、積層構造を有する絶縁配線基板１５と、絶縁配線基板１５の表面に、互いに電気的に絶縁して配置されたハイサイドパワー半導体装置（スイッチ）１３ＨＴ及びローサイドパワー半導体装置（スイッチ）１３ＬＴと、ブリッジ端子１４Ｂと、ハイサイド端子１４Ｈと、ローサイド端子１７Ｌと、ハイサイド接続手段の一例としての複数のボンディングワイヤー１８ＢＴと、ローサイド接続手段の一例としての複数のボンディングワイヤー１８ＬＴと、を備える。
　なお、ハイサイド接続手段及びローサイド接続手段として、ボンディングワイヤーの他に、ボンディングリボンやクリップリードを用いることができる。ここで、電気抵抗及び寄生インダクタンスを極力軽減する観点から、加工上の制約、機械的強度、長期疲労耐性が損なわれない限りにおいて、ボンディングワイヤー１８ＢＴ、１８ＬＴは可能な限り、本数が多く、断面積が大きく、かつ、表面積が大きく、対地高が低く、なるように最適化される。
[絶縁配線基板１５]
　絶縁配線基板１５は、１枚の絶縁板１６と、絶縁板１６の表面上或いはその上方に互いに電気的に絶縁して配置された、複数の配線導体（１２Ｈ、１２Ｂ、２１Ｌ、１２ＨＧ、１２ＨＳ、１２ＬＧ、１２ＬＳ）とを備える。複数の配線導体には、正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂ、負極配線導体２１Ｌ、ゲート信号配線導体（１２ＨＧ、１２ＬＧ）、ソース信号配線導体（１２ＨＳ、１２ＬＳ）が含まれる。
　正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂ、ゲート信号配線導体（１２ＨＧ、１２ＬＧ）、ソース信号配線導体（１２ＨＳ、１２ＬＳ）は、絶縁板１６の表面上に直接、接合されている。負極配線導体２１Ｌは、絶縁チップ２０を介して、ブリッジ配線導体１２Ｂの上に接合されている。負極配線導体２１Ｌは、絶縁チップ２０によってブリッジ配線導体１２Ｂから電気的に絶縁されている。
　絶縁板１６は、例えば、窒化ケイ素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、アルミナ等のセラミック板、或いは、ベースプレートに貼付した絶縁耐圧性樹脂シートからなる。絶縁板１６の熱抵抗を極力軽減する観点から、絶縁板１６の厚みは絶縁耐圧と機械的強度、長期疲労耐性の満足する最小の厚みに設定することが望ましい。たとえば、１．２ｋＶの瞬時耐圧が求められる場合、絶縁板１６の厚みは０．２～１．５ｍｍの範囲である。具体的に、ＳｉＮ板の場合、機械的強度の考慮しつつ、０．３１ｍｍ位の薄さが実施可能である。絶縁チップ２０についても、絶縁板１６と同様である。
　複数の配線導体（１２Ｈ、１２Ｂ、２１Ｌ、１２ＨＧ、１２ＨＳ、１２ＬＧ、１２ＬＳ）は、平板状の形状を有し、例えば、ＣｕやＡｌなどの金属板片からなり、耐酸化性を持たせるために表面がＮｉめっきされていることが望ましい。ブリッジ端子１４Ｂ、ハイサイド端子１４Ｈ、及びローサイド端子１７Ｌについても、複数の配線導体（１２Ｈ、１２Ｂ、２１Ｌ、１２ＨＧ、１２ＨＳ、１２ＬＧ、１２ＬＳ）と同様である。
　絶縁配線基板１５は、熱応力による基板の反りを防止する観点から、絶縁板１６の裏面に直接添付された熱歪み緩和導体２２を更に有していてもよい。
[ハイサイドパワー半導体装置（スイッチ）１３ＨＴ及びローサイドパワー半導体装置（スイッチ）１３ＬＴ]
　第１実施形態において、図１（ｃ）に示すように、ハイサイドパワー半導体装置１３ＨＴ及びローサイドパワー半導体装置１３ＬＴの各々は、逆導通ダイオードを内蔵するユニポーラ型パワースイッチング素子、たとえば、ＭＯＳＦＥＴや接合ＦＥＴなどである。ハイサイドパワー半導体装置１３ＨＴ及びローサイドパワー半導体装置１３ＬＴの各々は、表面電極と裏面電極との間が導通する状態（オン状態）と、遮断された状態（オフ状態）とを切り替えるための制御信号（ゲート信号）が入力されるゲート電極を有する。
　ハイサイドパワー半導体装置１３ＨＴは、正極配線導体１２Ｈの上にその裏面電極が接合されている。具体的に、ハイサイドパワー半導体装置１３ＨＴの表面に表面電極（ソースまたはエミッタ電極）が形成され、その裏面に裏面電極（ドレインまたはコレクタ電極）が形成されている。ハイサイドパワー半導体装置１３ＨＴの裏面電極は、はんだなどで正極配線導体１２Ｈにオーミック接続（以後、単に「接続」と略す）されている。ハイサイドパワー半導体装置１３ＨＴの表面電極は、複数のボンディングワイヤー１８ＢＴを介して、ブリッジ配線導体１２Ｂに接続されている。
　複数のボンディングワイヤー１８ＢＴとブリッジ配線導体１２Ｂとの接続部は、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置１３ＬＴとの間に位置している。具体的には、図１（ｂ）に示すＡ－Ａ’切断面のように、ハイサイドパワー半導体装置１３ＨＴ及びローサイドパワー半導体装置１３ＬＴと通る切断面において、当該接続部は、両半導体装置（１３ＨＴ、１３ＬＴ）との間に位置している。
　ローサイドパワー半導体装置１３ＬＴは、ブリッジ配線導体１２Ｂの上にその裏面電極が接合されている。具体的に、ローサイドパワー半導体装置１３ＬＴの表面に表面電極（ソースまたはエミッタ電極）が形成され、その裏面に裏面電極（ドレインまたはコレクタ電極）が形成されている。ローサイドパワー半導体装置１３ＬＴの裏面電極は、はんだなどでブリッジ配線導体１２Ｂの一方側（右側）に接続されている。「ブリッジ配線導体１２Ｂの一方側」とは、ハイサイドパワー半導体装置１３ＨＴから遠い側を示す。ローサイドパワー半導体装置１３ＬＴの表面電極は、複数のボンディングワイヤー１８ＬＴを介して、負極配線導体２１Ｌに接続されている。
　複数のボンディングワイヤー１８ＬＴと負極配線導体２１Ｌとの接続部は、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置１３ＬＴとの間に位置している。具体的には、図１（ｂ）に示すＡ－Ａ’切断面のように、ハイサイドパワー半導体装置１３ＨＴ及びローサイドパワー半導体装置１３ＬＴと通る切断面において、当該接続部は、両半導体装置（１３ＨＴ、１３ＬＴ）との間に位置している。
　ハーフブリッジパワー半導体モジュール１は、各半導体装置（１３ＨＴ、１３ＬＴ）のゲート電極とゲート信号配線導体（１２ＨＧ、１２ＬＧ）とを接続するゲート信号接続手段としてのボンディングワイヤー（１８ＨＧ、１８ＬＧ）と、各半導体装置（１３ＨＴ、１３ＬＴ）のソース電極とソース信号配線導体（１２ＨＳ、１２ＬＳ）とを接続するソース信号接続手段としてのボンディングワイヤー（１８ＨＳ、１８ＬＳ）と、を更に備える。なお、ゲート信号接続手段及びソース信号接続手段として、ボンディングワイヤーの他に、ボンディングリボンやクリップリードを用いることができる。
[ブリッジ端子１４Ｂ、ハイサイド端子１４Ｈ、ローサイド端子１７Ｌ]
　ブリッジ端子１４Ｂは、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置１３ＬＴの間の位置において、ブリッジ配線導体１２Ｂに接続されている。ハイサイド端子１４Ｈは、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置１３ＬＴの間の位置において、正極配線導体１２Ｈに接続されている。ローサイド端子１７Ｌは、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置１３ＬＴの間の位置において、負極配線導体２１Ｌに接続されている。
　第１実施形態において、ハイサイド端子１４Ｈ、ブリッジ端子１４Ｂ、及びローサイド端子１７Ｌは、それぞれ、正極配線導体１２Ｈの一部、ブリッジ配線導体１２Ｂの一部、及び負極配線導体２１Ｌの一部が絶縁板１６の主面に平行な方向に延伸されて成る。すなわち、ハイサイド端子１４Ｈと正極配線導体１２Ｈ、ブリッジ端子１４Ｂとブリッジ配線導体１２Ｂ、及びローサイド端子１７Ｌと負極配線導体２１Ｌは、それぞれ、一体を成している。絶縁板１６の主面の法線方向から見て、ハイサイド端子１４Ｈ、ブリッジ端子１４Ｂ、及びローサイド端子１７Ｌは、それぞれ、絶縁板１６の外側まで延伸されている。
　ハーフブリッジパワー半導体モジュール１は、ゲート信号配線導体（１２ＨＧ、１２ＬＧ）に接続されたゲート信号端子（１４ＨＧ、１４ＬＧ）と、ソース信号配線導体（１２ＨＳ、１２ＬＳ）に接続されたソース信号端子（１４ＨＳ、１４ＬＳ）とを更に備える。ゲート信号端子（１４ＨＧ、１４ＬＧ）及びソース信号端子（１４ＨＳ、１４ＬＳ）は、それぞれ、ゲート信号配線導体（１２ＨＧ、１２ＬＧ）の一部及びソース信号配線導体（１２ＨＳ、１２ＬＳ）の一部が絶縁板１６の主面に平行な方向に延伸されて成る。絶縁板１６の主面の法線方向から見て、ゲート信号端子（１４ＨＧ、１４ＬＧ）及びソース信号端子（１４ＨＳ、１４ＬＳ）は、それぞれ、絶縁板１６の外側まで延伸されている。
　ブリッジ端子１４Ｂ、ハイサイド端子１４Ｈ、及びローサイド端子１７Ｌは、互いに近接して平行に配置されている。同様に、ゲート信号端子１４ＨＧとソース信号端子１４ＨＳは、互いに近接して平行に配置され、ゲート信号端子１４ＬＧとソース信号端子１４ＬＳは、互いに近接して平行に配置されている。各端子（１４Ｂ、１４Ｈ、１７Ｌ）の延伸方向は、複数のボンディングワイヤー（１８ＢＴ、１８ＬＴ）の延伸方向に対して直角を成している。
　ハイサイド端子１４Ｈとブリッジ端子１４Ｂの距離、及びブリッジ端子１４Ｂとローサイド端子１７Ｌの距離は、放電防止や製法に関する設計規則が許す限り接近させて配置することができる。ハイサイド端子１４Ｈとブリッジ端子１４Ｂの間、及びブリッジ端子１４Ｂとローサイド端子１７Ｌの間に、放電防止と接触防止の観点から、絶縁材料（非表示）を挟持することが望ましい。
　本実施形態において、ハイサイドパワー半導体装置１３ＨＴ及びローサイドパワー半導体装置１３ＬＴは、排他的にターンオンするように制御されることを想定している。ただし、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置１３ＬＴを同時にターンオンさせる（地絡させる）ことは可能である。
［ハーフブリッジパワー半導体モジュール１の製造方法］
　次に、図２（ａ）～図２（ｅ）を用いて、図１のハーフブリッジパワー半導体モジュール１の製造方法の一例を説明する。
　第１工程において、図２（ａ）に示す絶縁配線基板と、図２（ｂ）に示すハイサイドパワー半導体装置１３ＨＴと、図２（ｃ）に示すローサイドパワー半導体装置１３ＬＴと、図２（ｄ）に示す負極配線導体２１Ｌが接合された絶縁チップ２０と、を用意する。図２（ａ）に示す絶縁配線基板は、絶縁板１６の表面に、正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂ、ゲート信号配線導体（１２ＨＧ、１２ＬＧ）、及びソース信号配線導体（１２ＨＳ、１２ＬＳ）が接合されている。なお、各配線導体（１２Ｈ、１２Ｂ、１２ＨＧ、１２ＬＧ、１２ＨＳ、１２ＬＳ、２１Ｌ）の一部は、端子（１４Ｈ、１４Ｂ、１４ＨＧ、１４ＬＧ、１４ＨＳ、１４ＬＳ、１７Ｌ）として絶縁板１６の外部まで延伸されている。
　絶縁配線基板を、アセトン、エタノールなどの有機溶剤で、少なくともその表面を十分に洗浄する。パワー半導体装置（１３ＨＴ、１３ＬＴ）の裏面及び絶縁チップ２０の裏面には、はんだ付けを可能とするメタライゼーションが施されている。なお、この様な絶縁配線基板及び絶縁チップ２０は、今セラミック基板メーカに図面を添えて発注すれば入手することができる。パワー半導体装置（１３ＨＴ、１３ＬＴ）は半導体メーカより入手することができる。
　第２工程において、図２（ｅ）に示すように、たとえば減圧リフロー装置を用いて、正極配線導体１２Ｈの上にハイサイドパワー半導体装置１３ＨＴの裏面電極を接合し、ブリッジ配線導体１２Ｂの上にローサイドパワー半導体装置１３ＬＴの裏面電極を接合する。そして、ブリッジ配線導体１２Ｂの上のうち、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置１３ＬＴの間に、絶縁チップ２０を介して負極配線導体２１Ｌを接合する。この時、各パワー半導体装置（１３ＨＴ、１３ＬＴ）と絶縁チップ２０の正確な位置決めを行うために、カーボン位置決め治具を使用するのが望ましい。ただし、接合の方法は、はんだ付けに限定するものではない。導電性接着剤を用いた接合方法、ＡｇやＣｕ等のサブミクロン導体粒子を用いた接合方法、固相（または液相）拡散接合方法なども用いることができる。
　最後に、第３工程において、ワイヤボンド装置を用いて、各パワー半導体装置（１３ＨＴ、１３ＬＴ）の表面電極（ソース電極、ゲート電極）と各配線導体（１２Ｂ、１２ＨＧ、１２ＨＳ、２１Ｌ、１２ＬＧ、１２ＬＳ）とを、ボンディングワイヤー（１８ＢＴ、１８ＨＧ、１８ＨＳ、１８ＬＴ、１８ＬＧ、１８ＬＳ）で接続する。こうして、図１のハーフブリッジパワー半導体モジュール１が完成する。
［比較例］
　次に、図２１に示す比較例を参照して、図１のハーフブリッジパワー半導体モジュール１より得られる作用及び効果を説明する。
　炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）のワイドバンドギャップ半導体を用いたパワー半導体装置（ＭＯＳＦＥＴ、ＪＦＥＴ、ＳＢＤなど）や、スーパージャンクション構造のパワーＳｉ－ＭＯＳＦＥＴの出現によって、昨今、６００Ｖ～１．８ｋＶの高電圧領域において、高速スイッチングさせて駆動する次世代電力変換器（インバータやコンバータ）の開発が盛んになってきている。なぜなら、高速スイッチング駆動が可能であることは、勿論、これらパワー半導体装置が高電圧でユニポーラ動作するデバイスだからである。高速スイッチング駆動の第１の恩恵は、パワー半導体装置のスイッチング損失を低減して、変換効率を高めることである。しかし、スイッチング損失を低減した分、変換効率を落とさず、スイッチング周波数（またはキャリア周波数）を上げられるという第２の恩恵の方が実用上より重要である。なぜなら、スイッチング周波数が上げられれば、結合キャパシタやリアクトルなどの大型受動部品の体積が小さくなり、それは電力変換器の寸法や価格の縮減に繋がるからである。
　ところで、モータやインダクタ、トランスなど大きな誘導性の負荷を制御する電力変換器の主回路として、１パッケージ内に１つまたは複数のハーフブリッジ（パワー）回路を収納したパワーモジュールが広く用いられている。このハーフブリッジ（パワー）回路は、２つのパワー半導体装置チップを直列接続にして、その接続中点を出力端子にした回路である。
　ところが、このハーフブリッジ（パワー）回路を高速でスイッチングさせようとすると、以下の（１）～（３）の問題が生じる場合がある。
　（１）ターンオンしていたパワー半導体装置をターンオフする瞬間に大きなサージ電圧（または跳ね上がり電圧）が発生してスイッチング損失が増大する。
　（２）最悪の場合、このサージ電圧でパワー半導体装置を破壊する。
　（３）この脅威から逃れるために、より高耐圧仕様のパワー半導体装置を採用すると導通損失が増大する、そして、製造コストも増大する。
　上記問題の原因は、主電流（負荷電流）の流れるモジュール配線経路に生じる寄生インダクタンス（自己インダクタンス）Ｌｓと急速な電流変化（ｄｉ／ｄｔ）が引き起こす逆起電圧（＝－Ｌｓ×ｄｉ／ｄｔ）である。
　配線の寄生インダクタンスを軽減する方法として、近接させた往復配線に逆方向の電流を流すことによる相互コンダクタンス効果を用いて、寄生インダクタンスを減殺する電磁気学的方法がある（特許文献１及び２参照）。即ち、表面にブリッジ回路を形成した絶縁基板の裏面に、ハイサイド電位またはローサイド電位のいずれかと同電位にした平行配線板を設ける。平行配線板に表面の主電流と逆向きの主電流を流して、「近接逆平行通流」を形成する。
　図２１は、この電磁気学的方法を、ハーフブリッジパワーモジュール１０００内部の寄生インダクタンス低減に適用した比較例を示す。ハーフブリッジパワーモジュール１０００において、絶縁配線基板１１５は第１絶縁板１１６と第２絶縁板１２１を備え、第１絶縁板１１６の表面に、表面配線導体（１１２Ｈ、１１２Ｂ、１１２Ｌ１、１１２Ｌ２）を設け、第１絶縁板１１６と第２絶縁板１２１の間には中間配線導体１１７Ｌを設け、第２絶縁板１２１の裏面に熱応力緩和導体１２２を設けている。第１絶縁板１１６を貫通する開口に接続導体（１２０Ｌ１、１２０Ｌ２）が埋め込まれている。接続導体１２０Ｌ１は表面配線導体１１２Ｌ１と中間配線導体１１７Ｌを接続し、接続導体１２０Ｌ２は表面配線導体１１２Ｌ２と中間配線導体１１７Ｌを接続している。
　ハイサイド端子１１４Ｈは表面配線導体１１２Ｈに設けられ、ローサイド端子１１４Ｌは表面配線導体１１２Ｌ１に設けられ、ブリッジ端子１１４Ｂは表面配線導体１１２Ｂに設けられている。
　ハイサイドパワー半導体装置（スイッチング素子）１１３ＨＴの裏面電極（ドレイン電極）は表面配線導体１１２Ｈに接合され、ローサイドパワー半導体装置（スイッチング素子）１１３ＬＴの裏面電極（ドレイン電極）は表面配線導体１１２Ｂに接合されている。ハイサイドパワー半導体装置１１３ＨＴの表面電極はボンディングワイヤー１１８Ｂを介して表面配線導体１１２Ｂに接続されている。ローサイドパワー半導体装置１１３ＬＴの表面電極はボンディングワイヤー１１８Ｌを介して表面配線導体１１２Ｌ２に接続されている。
　しかし、図２１のパワーモジュール１０００の構造においては、第１絶縁板１１６と熱応力緩和導体１２２のとの間に中間配線導体１１７Ｌと第２絶縁板１２１が挿入されている。よって、今日広く用いられている絶縁板の両面に導体板を貼り付けた単純な絶縁基板と比較して、絶縁配線基板１１５の熱抵抗が増大してしまう。このため、パワー半導体装置（１１３ＨＴ、１１３ＬＴ）の放熱性が悪くなる、即ち、接合温度が高くなるという問題があった。なお、熱抵抗に与える影響度は、中間配線導体１１７Ｌより第２絶縁板１２１が大きい。これは第２絶縁板１２１の熱伝導度が著しく低いからである。
［第１実施形態による作用効果］
　正極配線導体１２Ｈ及び複数のボンディングワイヤー１８ＢＴの各々に流れる主電流は、その大きさが等しく、その向きが逆方向であり且つ平行である。また、ブリッジ配線導体１２Ｂ及び複数のボンディングワイヤー１８ＬＴの各々に流れる主電流は、その大きさが等しく、その向きが逆方向且つ平行である。
　ブリッジ端子１４Ｂ、ハイサイド端子１４Ｈ、及びローサイド端子１７Ｌは、互いに近接して平行に配置されている。ハイサイド端子１４Ｈ及びブリッジ端子１４Ｂの各々に流れる主電流は、その大きさが等しく、その向きが逆方向且つ平行である。ローサイド端子１７Ｌ及びブリッジ端子１４Ｂの各々に流れる主電流は、その大きさが等しく、その向きが逆方向且つ平行である。
　更に、正極配線導体１２Ｈに流れる主電流の向きとハイサイド端子１４Ｈに流れる主電流の向きは略直角を成している。負極配線導体２１Ｌに流れる主電流の向きとローサイド端子１７Ｌに流れる主電流の向きは略直角を成している。
　このような主電流の向きを形成することにより、図１のハーフブリッジパワー半導体モジュール１は、図２１のハーフブリッジパワーモジュール１０００と同等またはそれ以上に低い寄生インダクタンスを実現することができる。
　更に、図１のハーフブリッジパワー半導体モジュール１は、単層の絶縁板１６を備えることにより、図２１のハーフブリッジパワーモジュール１０００と同等またはそれ以上に低い寄生インダクタンスを実現しながら、単層の絶縁板を備える絶縁配線基板を用いた従前のハーフブリッジパワー半導体モジュールと同等の熱抵抗（絶縁配線基板の熱抵抗）を達成することができる。
　はじめに、第１実施形態のハーフブリッジパワー半導体モジュール１が従前のハーフブリッジパワー半導体モジュールと同等の熱抵抗を達成することができる理由を説明する。一般に、パワー半導体装置で発生したジュール熱は絶縁配線基板の下部に結合された放熱器に向かって垂直に伝播する。この伝播経路を構成する部材の熱抵抗の総和が絶縁配線基板の熱抵抗である。
　第１実施形態のハーフブリッジパワー半導体モジュール１は、図１（ｂ）の断面構造を参照すれば明白なように、従前のハーフブリッジパワー半導体モジュールと同じ垂直構造を有する。つまり、単層の絶縁板１６を備える絶縁配線基板１５を用いている。よって、第１実施形態に係わる絶縁配線基板１５の熱抵抗は、従前の絶縁配線基板の熱抵抗と同じであると言うことができる。配線導体（１２Ｈ、１２Ｂ）の熱抵抗をＲｔｈ＿Ｃ１、絶縁板１６の熱抵抗をＲｔｈ＿Ｉ１、熱応力緩和導体２２の熱抵抗をＲｔｈ＿Ｃ２とすると、絶縁配線基板１５の熱抵抗Ｒｔｈ＿ｓｕｂは、式（１）に示すように、これらの直列接続抵抗となる。
　Ｒｔｈ－ｓｕｂ＝Ｒｔｈ＿Ｃ１＋Ｒｔｈ＿Ｉ１＋Ｒｔｈ＿Ｃ２・・・・（１）
　式（１）に示す絶縁配線基板の熱抵抗Ｒｔｈ＿ｓｕｂは、単層の絶縁板を備える絶縁配線基板を用いた従前のハーフブリッジパワー半導体モジュールと同じである。
　これに対して、比較例（図２１）の熱抵抗Ｒｔｈ＿ｓｕｂは、式（２）で表すことができる。なお、Ｒｔｈ＿Ｃｍ、Ｒｔｈ＿Ｉ２はそれぞれ中間配線導体１１７Ｌと第２絶縁板１２１の熱抵抗である。
　Ｒｔｈ－ｓｕｂ＝Ｒｔｈ＿Ｃ１＋Ｒｔｈ＿Ｉ１＋（Ｒｔｈ＿Ｃｍ＋Ｒｔｈ＿Ｉ２）＋Ｒｔｈ＿Ｃ２・・・・（２）
　ここで、式（１）と式（２）を比較すると明らかなように、第１実施形態のハーフブリッジパワー半導体モジュール１の熱抵抗は、比較例（図２１）に比べて、中間配線導体１１７Ｌと第２絶縁板１２１の熱抵抗（Ｒｔｈ＿Ｃｍ＋Ｒｔｈ＿Ｉ２）だけ低減される。よって、熱的に優れた性能を備えていることが数式的にも理解される。
　つぎに、第１実施形態のハーフブリッジパワー半導体モジュール１が、比較例（図２１）と同等またはそれ以上に低い寄生インダクタンスを実現できる３つの理由を説明する。
　まず、第１の理由は次のとおりである。図１に示すように、たとえば、ローサイドパワー半導体装置１３ＬＴがターンオンしているとき、ハーフブリッジパワー半導体モジュール１には矢印及び点線で示す主電流ＩＬＬが流れる。主電流ＩＬＬは、ブリッジ端子１４Ｂからモジュールに入り、ブリッジ配線導体１２Ｂを流れ、ローサイドパワー半導体装置１３ＬＴで折り返し、複数のボンディングワイヤー１８ＬＴと負極配線導体２１Ｌを経由して、ローサイド端子１７Ｌからモジュール外に出る。このように、ローサイドパワー半導体装置１３Ｌがターンオンしているとき、端子（１４Ｂ、１４Ｌ）を含むほぼ全ての地点において、大きさが同じ且つ向きが逆となる主電流（ＩＬＬ）が近接位置で循環している。これにより、主電流（ＩＬＬ）の「近接逆平行通流」の構成が主電流の流路のほぼ全域で得られる。これにより、ローサイドパワー半導体装置１３ＬＴがターンオンしているときに流れる主電流の流路に発生する寄生インダクタンスＬｓを電磁気学的に理想的に低減することができる。
　図３（ａ）に示す主電流ＩＬＨは、図１のハイサイドパワー半導体装置（スイッチ）１３ＨＴがターンオンしたときに流れる主電流を示し、図３（ｂ）に示す主電流（環流電流）ＩＬＬは、図１のローサイドパワー半導体装置（スイッチ）１３ＬＴに内蔵されたダイオードが逆導通しているときに流れる主電流（環流電流）を示し、図３（ｃ）に示す主電流（環流電流）ＩＬＨは、図１のハイサイドパワー半導体装置（スイッチ）１３ＨＴに内蔵されたダイオードが逆導通しているときに流れる主電流（環流電流）を示す。図３（ａ）～（ｃ）に示す主電流（ＩＬＨ、ＩＬＬ）についても同様にして、「近接逆平行通流」の構成が主電流の流路のほぼ全域で得られ、主電流の流路に発生する寄生インダクタンスＬｓを電磁気学的に理想的に低減することができる。
　さらには、図１（ｂ）及び図３（ａ）～（ｃ）に示す定常状態のそれぞれにおいて、ハイサイドブロック及びローサイドブロックの単位で近接逆平行通流を達成している。よって、スイッチング状態が変化する過渡状態（ターンオン、ターンオフする瞬間）であっても、負荷の種類によらず近接逆平行通流を達成することができる。たとえば、ローサイドパワー半導体装置１３Ｌがターンオフする瞬間の過渡状態は、図１（ｂ）と図３（ｃ）に示す近接逆平行通流が同時に起こる。この様な過渡状態であっても、ハイサイド及びローサイドに分岐した主電流がそれぞれのサイドにおいて、近接逆平行通流を実現していることが分かる。他の過渡状態、すなわち、ローサイドパワー半導体装置１３ＬＴがターンオンする場合、ハイサイドパワー半導体装置１３ＨＴがターンオフ或いはターンオンする場合も同様である。この作用によって、過渡状態で発生する電圧サージのみならず電流のリンギングもまた極めて効果的に低減することができる。
　これに対して、比較例（図２１）のパワーモジュールの構造においては、主電流の「近接逆平行通流」が不完全になる区間が必然的に生じる。このため、寄生インダクタンスＬｓの低減が思うようにできない、その結果として、電圧サージの低減も思うようにできないという問題がある。この影響は抵抗成分が優勢な負荷の場合には深刻になってくる。
　詳細に説明すると、図２１の破線ＩＬＬ及び矢印は、ローサイドパワー半導体装置１１３ＬＴがターンオンしているときの主電流（負荷電流）の流れを示す。主電流（ＩＬＬ）は、ブリッジ端子１１４Ｂからパワーモジュールに入力され、表面配線導体１１２Ｂ、ローサイドパワー半導体装置１１３ＬＴ、ボンディングワイヤー１１８Ｌ、表面配線導体１１２Ｌ２、接続導体１２０Ｌ２、中間配線導体１１７Ｌ、接続導体１２０Ｌ１、及び表面配線導体１１２Ｌ１を経由してローサイド端子１１４Ｌから出力される。ここで、図２１の第１区間Ｇ１では、絶縁基板１１５の表面側に流れる主電流（ＩＬＬ）と裏面側に流れる主電流（ＩＬＬ）とが逆向きとなる。よって、主電流の「近接逆平行通流」の効果があるため、低い寄生インダクタンスＬｓを実現できる。しかし、第１区間Ｇ１に隣接する第２区間Ｇ２で、主電流（ＩＬＬ）は、中間配線導体１１７Ｌだけに流れる。よって、主電流の「近接逆平行通流」の効果が無いため、第２区間Ｇ２に大きな寄生インダクタンスＬｓが生じることになる。
　図２１の破線ＩＬＨ及び矢印は、ハイサイドパワー半導体装置１１３ＨＴがターンオンしているときの主電流（負荷電流）の流れを示す。主電流（ＩＬＨ）は、ハイサイド端子１１４Ｈからパワーモジュールに入力され、表面配線導体１１２Ｈ、ハイサイドパワー半導体装置１１３ＨＴ、ボンディングワイヤー１１８Ｂ、表面配線導体１１２Ｂを経由して、ブリッジ端子１１４Ｂから出力される。ここで注目すべきは、中間配線導体１１７Ｌに主電流（ＩＬＨ）が一切流れず、「近接逆平行通流」の効果が無い点である。すなわち、ハーサイド半導体装置１１３Ｈがターンオンしているとき、主電流（ＩＬＨ）の電流経路（１１４Ｈ、１１２Ｈ、１１３ＨＴ、１１８Ｂ、１１２Ｂ、１１４Ｂ）は寄生インダクタンスＬｓが高い状態になっている。
　同様に、ハイサイドパワー半導体装置１１３ＨＴあるいはローサイドパワー半導体装置１１３ＬＴが転流モードにあるときも第２区間Ｇ２は大きな寄生インダクタンスになっている。
　以上説明したように、第１実施形態では比較例の「近接逆平行通流」が成立しない区間Ｇ２が存在しない。このため、第１実施形態はどのような負荷条件であっても、比較例より寄生インダクタンスＬｓを効果的に削減することができる。
　低い寄生インダクタンスを実現できる第２の理由は、主電流の流路が比較例より短いからである。比較例（図２１）では、中間配線導体１１７Ｌに主電流を流すために、第１絶縁板１１６に２つの接続口（接続導体１２０Ｌ１、１２０Ｌ２）を設ける必要がある。このため、接続口を持たない第１実施形態（図１（ｂ））と比べると主電流の流路は長くなる。短い電流流路は寄生インダクタンスを縮減する効果があるため、第１実施形態は比較例よりも寄生インダクタンスを小さくすることができる。また、主電流の流路を比較例より短くしたことにより、モジュールの寸法を小さくできるという効果も合わせて得られる。
　低い寄生インダクタンスを実現できる第３の理由は、逆平行させて流れる２つの主電流（往路電流と復路電流）の距離が短いからである。比較例（図２１）の２つの主電流は絶縁板１１６を挟んでいる。一方、第１実施形態（図１（ｂ））の２つの主電流は絶縁板１６を挟んでいない。第１実施形態は、絶縁板１１６の厚みに相当する分だけ、２つの主電流（往路電流と復路電流）を近接させることができる。第１実施形態は、この近接効果によって、比較例よりも寄生インダクタンスを小さくすることができる。
　以上述べた作用効果は、後述する他の実施形態及び変形例においても共通する。
（変形例１）
　その他、第１実施形態に特有の効果もある。ハイサイド端子１４Ｈとローサイド端子１７Ｌとブリッジ端子１４Ｂとを１箇所に集約して絶縁配線基板１５の側面から取り出す。これにより、ハイサイド端子１４Ｈとブリッジ端子１４Ｂの間、及びブリッジ端子１４Ｂとローサイド端子１７Ｌの間に、それぞれ、スナバコンデンサー（またはデカップリングコンデンサ）を容易に設けることができる。
　ハーフブリッジパワー半導体モジュール１は、絶縁板１６の主面において、ハイサイド端子１４Ｈとブリッジ端子１４Ｂの間に接続されたハイサイドスナバコンデンサー２５ＨＢと、絶縁板１６の主面において、ブリッジ端子１４Ｂとローサイド端子１７Ｌの間に接続されたローサイドスナバコンデンサー２５ＬＢの少なくとも一方を更に備える。図４に示すように、スナバコンデンサーを、モジュール内かつ各端子上に容易に設けることができる。スナバコンデンサーを設けることにより、ハイサイド端子１４Ｈとローサイド端子１７Ｌ付近の寄生インダクタンス成分に起因して起こるサージ電圧を抑制できる。
　図４に示すハーフブリッジパワー半導体モジュール１’はスナバコンデンサー（２５ＨＢ、２５ＬＢ）をモジュール内に設置した変形例である。スナバコンデンサー２５ＨＢは、正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂの結節点近くにおいて、ハイサイド端子１４Ｈとブリッジ端子１４Ｂとをはんだ等により容量接続している。同様に、スナバコンデンサー２５ＬＢは、負極配線導体２１Ｌ、ブリッジ配線導体１２Ｂの結節点近くにおいて、ローサイド端子１７Ｌとブリッジ端子１４Ｂとをはんだ等により容量接続している。金属スペーサ２７は、ブリッジ端子１４Ｂとローサイド端子１７Ｌとの間を接続している。ブリッジ端子１４Ｂと金属スペーサ２７との接続及び金属スペーサ２７とスナバコンデンサー２５ＬＢとの接続ははんだで行われる。他の構成は図１と同じなので、説明は省略する。
　変形例１ではスナバコンデンサー（２５ＨＢ、２５ＬＢ）を正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂ、負極配線導体２１Ｌの結節点近傍に取り付けたことによって、各端子（１４Ｈ、１４Ｂ、１７Ｌ）に寄生するインダクタンスに起因するサージ電圧を吸収することができる。よって、パワー半導体装置（１３ＨＴ、１３ＬＴ）に印加されるサージ電圧をさらに低減することができる。
　一方、比較例（図２１）では、ブリッジ端子がハイサイド端子及びローサイド端子から離れた位置に所在するため、モジュールの内部にスナバコンデンサーを設置することは困難であり、モジュール外に設けざるを得ない。しかしながら、スナバコンデンサーをモジュール外に設けると、ブリッジ端子、ハイサイド端子、ローサイド端子付近の寄生インダクタンスで生起する電圧サージを吸収することはできない。
（第２実施形態）
　第１実施形態及び変形例１では、ハイサイドパワー半導体装置１３ＨＴ及びローサイドパワー半導体装置１３ＬＴがともにスイッチング素子（すなわち、ＭＯＳＦＥＴやＪＦＥＴなどのトランジスタ）である場合を示した。しかしながら、ハイサイドパワー半導体装置またはローサイドパワー半導体装置の一方がダイオードであり、他方がトランジスタであっても、寄生インダクタンスＬｓを低減し、その結果として、トランジスタのターンオンで発生するサージ電圧を低減することができる。
　第２実施形態では、降圧チョッパーや昇圧チョッパーと呼ばれるＤＣ－ＤＣ変換器に広く用いられている、一方がダイオード、他方がトランジスタであるハーフブリッジパワー半導体モジュール２について説明する。
　図５を参照して、第２施形態に係わるハーフブリッジパワー半導体モジュール２の構成を説明する。図５（ａ）が平面図であり、図５（ｂ）は図５（ａ）のＡ－Ａ’切断面に沿った断面図であり、図５（ｃ）はハーフブリッジパワー半導体モジュール２の回路図である。
　ハイサイドパワー半導体装置及びローサイドパワー半導体装置のいずれか一方がパワースイッチング素子であり、他方がパワーダイオードである。具体的に、ハーフブリッジパワー半導体モジュール２は、ローサイドパワー半導体装置として、ブリッジ配線導体１２Ｂの表面に配置された高速還流パワーダイオード１３ＬＤを備える。高速還流パワーダイオード１３ＬＤは、たとえばショットキーダイオードまたは高速ｐｎダイオードからなる。高速還流パワーダイオード１３ＬＤの裏面電極（カソード電極）は、ブリッジ配線導体１２Ｂの表面に、はんだ等によってダイボンドされている。一方、高速還流パワーダイオード１３ＬＤの表面電極（アノード電極）は、複数のボンディングワイヤー１８ＬＤによって負極配線導体１２Ｌに接続されている。複数のボンディングワイヤーの替りに、ボンディングリボンあるいはクリップリードを用いてもよい。ハイサイドパワー半導体装置（スイッチ）１３ＨＴは、第１実施形態と同様にして、ユニポーラ型スイッチでもバイポーラ型スイッチでも構わない。また、必ずしも逆導通ダイオードを内蔵している必要はない。
　ハーフブリッジパワー半導体モジュール２は、絶縁配線基板３１を備える。高速還流パワーダイオード１３ＬＤはゲート電極を有しないため、絶縁配線基板３１は、ローサイドのゲート信号配線導体（１２ＬＧ）及びソース信号配線導体（１２ＬＳ）を有さない。絶縁配線基板３１は、この点を除き、図１（ａ）の絶縁配線基板１５と同じ構成である。また、ローサイドのボンディングワイヤー（１８ＬＧ、１８ＬＳ）、及び信号端子（１４ＬＧ、１４ＬＳ）も存在しない。
　その他の符号に対応する構成は図１と同じなので、説明は省略する。なお、降圧チョッパーでは、通常、ハイサイド端子１４Ｈに直流電源の正極が接続され、ローサイド端子１４Ｌに直流電源の負極が接続され、ブリッジ端子１４Ｂとローサイド端子１４Ｌの間には直列接続にしたエネルギー蓄積用コイルと平滑コンデンサが接続される。降圧された直流電圧はこの平滑コンデンサの両端から出力される。
　次に、図５のハーフブリッジパワー半導体モジュール２は、図２（ａ）～（ｅ）を参照して説明した、第１実施形態の製造方法と同じ方法によって製造することができる。ただし、図２（ａ）～（ｅ）の絶縁配線基板１５を絶縁配線基板３１に置き換え、ローサイドパワー半導体装置（スイッチ）１３ＬＴを高速還流パワーダイオード１３ＬＤに置き換え、ボンディングワイヤー１８ＬＴをボンディングワイヤー１８ＬＤに置き換え、そして、配線導体（１２ＬＧ、１２ＬＳ）、ボンディングワイヤー（１８ＬＧ、１８ＬＳ）、及び信号端子（１４ＬＧ、１４ＬＳ）を削除するものとする。
　第２実施形態による作用効果を説明する。ハイサイドパワー半導体装置１３Ｈがターンオンしているときに流れる主電流（負荷電流）ＩＬＨは、図３（ａ）と同じであり、第１実施形態で説明した効果と同様な効果が得られる。また、図５に示すように、ハイサイドパワー半導体装置１３Ｈがターンオフした後、高速還流パワーダイオード（ローサイドパワー半導体装置）１３ＬＤには、主電流（負荷電流）ＩＬＬが流れる。図５に示す主電流（負荷電流）ＩＬＬは、図１（ｂ）と同じであり、第１実施形態で説明した効果と同様な効果が得られる。さらに、ハイサイドパワー半導体装置１３Ｈがターンオン或いはターンオフする瞬間の過渡状態では、図３（ａ）及び図３（ｂ）に示す近接逆平行通流が同時に起こる。この過渡状態であっても、ハイサイド領域及びローサイド領域のそれぞれにおいて、近接逆平行通流が実現されている。このため、寄生インダクタンスの低減が実現され、それによって、サージ電圧が小さくなるという効果が得られる。
（第３実施形態）
　ハーフブリッジパワー半導体モジュールの属性または用途によっては、ハイサイドパワー半導体装置（スイッチ）或いはローサイドパワー半導体装置（スイッチ）に対して、高速還流パワーダイオードＦＷＤ（ショットキーダイオードまたは高速ｐｎダイオード）を逆並列に接続させる必要がある場合がある。これに該当するのは、たとえば、ＩＧＢＴのように逆導通させることが原理的に困難なバイポーラパワー半導体装置の場合、ユニポーラ型であってもパワー半導体装置（スイッチ）に逆導通型ダイオードが内蔵されていない場合、パワー半導体装置（スイッチ）に内蔵されている逆導通型ダイオードでは電流が十分流せない場合、あるいは、内蔵ダイオードを逆導通させたくない場合、などである。本発明は、以下に述べるようにこのような場合でも適用可能である。
　第３実施形態において、ハイサイドパワー半導体装置及びローサイドパワー半導体装置は、ともに逆並列接続された一対のパワースイッチング素子と高速還流パワーダイオードからなっている。
　図６は、本発明第３実施形態に係わるハーフブリッジパワー半導体モジュール３の構成を示す。図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）のＢ－Ｂ’切断面に沿った断面図であり、図６（ｃ）はハーフブリッジパワー半導体モジュール３の回路図である。図６（ａ）のＡ－Ａ’切断面に沿った断面図は、図５（ｂ）と同じであるため、図示は省略する。
　ハイサイドパワー半導体装置及びローサイドパワー半導体装置の少なくとも一方が、パワースイッチング素子（１３ＨＴ、１３ＬＴ）とパワースイッチング素子に逆並列に接続されたパワーダイオード（１３ＨＤ、１３ＬＤ）とを備える。
　具体的には、ハーフブリッジパワー半導体モジュール３は、ハイサイドパワー半導体装置（スイッチ）１３ＨＴと、ハイサイドパワー半導体装置（ダイオード）１３ＨＤとを備える。ハイサイドパワー半導体装置（スイッチ）１３ＨＴ、及びハイサイドパワー半導体装置（ダイオード）１３ＨＤの裏面電極は、正極配線導体１２Ｈに接合されている。ハイサイドパワー半導体装置（スイッチ）１３ＨＴ、及びハイサイドパワー半導体装置（ダイオード）１３ＨＤの間には、正極配線導体１２Ｈをスイッチ領域１２Ｈ（Ｔ）とダイオード領域１２Ｈ（Ｄ）に分割するスリット２６Ｈが形成されている。
　同様に、ハーフブリッジパワー半導体モジュール３は、ローサイドパワー半導体装置（スイッチ）１３ＬＴと、ローサイドパワー半導体装置（ダイオード）１３ＬＤとを備える。ローサイドパワー半導体装置（スイッチ）１３ＬＴ、及びローサイドパワー半導体装置（ダイオード）１３ＬＤの裏面電極は、ブリッジ配線導体１２Ｂに接合されている。ローサイドパワー半導体装置（スイッチ）１３ＬＴ、及びローサイドパワー半導体装置（ダイオード）１３ＬＤの間には、ブリッジ配線導体１２Ｂをスイッチ領域１２Ｂ（Ｔ）とダイオード領域１２Ｂ（Ｄ）に分割するスリット２６Ｂが形成されている。
　スリット（２６Ｈ、２６Ｂ）を設けることにより、以下に述べる作用効果が得られる。すなわち、スリット２６Ｈは正極配線導体１２Ｈ（Ｔ）（または１２Ｈ（Ｄ））を流れる負荷電流の重心線と複数のボンディングワイヤー１８ＨＴ（または１８ＨＤ）を流れる逆向きの負荷電流の重心線を近接（或いは一致）させ、寄生インダクタンスをさらに低減させることができる。同様に、スリット２６Ｂはブリッジ配線導体１２Ｂ（Ｔ）（または１２Ｂ（Ｄ））を流れる負荷電流の重心線と複数のボンディングワイヤー１８ＬＴ（または１８ＬＤ）を流れる逆向きの負荷電流の重心線を近接（或いは一致）させ、寄生インダクタンスをさらに低減させることができる。
　ハイサイドパワー半導体装置（スイッチ）１３ＨＴ及びハイサイドパワー半導体装置（ダイオード）１３ＨＤは、それぞれ、スイッチ領域１２Ｈ（Ｔ）及びダイオード領域１２Ｈ（Ｄ）の所定の位置にはんだなどと用いてダイボンドされる。ローサイドパワー半導体装置（スイッチ）１３ＬＴ、ローサイドパワー半導体装置（ダイオード）１３ＬＤは、それぞれ、スイッチ領域１２Ｂ（Ｔ）、ダイオード領域１２Ｂ（Ｄ）の所定の位置にダイボンドされる。その他の構成部材は、図１或いは図５と同じであり、説明を省略する。
　ハーフブリッジパワー半導体モジュール３を便宜上、領域３２Ａ及び領域３２Ｂに分けて着目する。それぞれの領域はともにハイサイド及びローサイドの一方がスイッチ（パワー半導体装置）、他方がダイオード（パワー半導体装置）であった第２実施形態と同じである。故に、スイッチ（１３ＨＴ、１３ＬＴ）がターンオン或いはターンオフしているときの主電流（負荷電流）の流れ、及び、ダイオード（１３ＨＤ，１３ＬＤ）が逆導通（転流）しているときの主電流（負荷電流）の流れは、過渡状態も含めて第２実施形態とまったく同じように、近接逆平行通流を実現している。また、入出力端子（１４Ｈ、１４Ｂ、１７Ｌ）の構成も第２実施形態（図５）と同じである。したがって、第３実施形態は第２実施形態と同様に、ひいては第１実施形態と同様に、モジュール内部の寄生インダクタンスと熱抵抗を同時に低減することができる。
　ここで、第３実施形態にかかる変形例または第１～第３実施形態に共通して適用できる有用な複数の変形例をいくつか説明する。
（変形例２）
　図７は、第３実施形態の変形例２に係わるハーフブリッジパワー半導体モジュール３－１の構成を示す。図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）のＢ－Ｂ’切断面に沿った断面図である。図７（ａ）のＡ－Ａ’切断面に沿った断面図は図１（ｂ）と同じであり、回路図は図６（ｃ）と同じであるから、図示を省略する。
　ハーフブリッジパワー半導体モジュール３－１と図６のハーフブリッジパワー半導体モジュール３との相違点を説明する。第１の相違は、ローサイドパワー半導体装置（スイッチ）１３ＬＴとローサイドパワー半導体装置（ダイオード）１３ＬＤの配置が入れ替わっていることである。この位置の入れ替わりにより、ハイサイド側とローサイド側の配置が入出力端子（１４Ｈ、１４Ｂ、１７Ｌ）を境に略左右対称に配置されている。このため、図６と比べるとハイサイドとローサイドの寄生インダクタンスの総合バランスが良好に取れるという効果が得られる。またこの変更により、ローサイドゲート信号端子１４ＬＧ、ソース信号端子１４ＬＳが下部に移動し、上部のスペースが空く。これにより、絶縁配線基板（モジュール）３１の寸法が小さくできるという利点が生じる。なお、製造工程は第１実施形態（図２）と同じなので説明は省略する。
　一方、ハーフブリッジパワー半導体モジュール（３、３－１）は、ＰＷＭ変調を行うＤＣ－ＤＣコンバータや正弦波波形を出力するＰＷＭインバータのように、同極性の電力パルスを連続して出力する用途に用いることがきる。この場合、一方のサイド（例えばハイサイド）のスイッチをターンオン或いはターンオフし、他方のサイド（例えばローサイド）のダイオードに転流させる動作を繰り返す。このような動作モードの場合には、変形例２よりも第３実施形態（図６）の構成の方が寄生インダクタンスのアンバランスの悪影響は少なく、優れている。この例で分かるように、用途によって最良の実施形態やその変形例を選ぶべきであり、この指針は実施形態全体に共通して適用される。
　正極配線導体１２Ｈ及びブリッジ配線導体１２Ｂの少なくとも一方には、パワースイッチング素子（１３ＨＴ、１３ＬＴ）とパワーダイオード（１３ＨＤ、１３ＬＤ）の間を仕切るスリット（２６Ｈ、２６Ｂ）が形成されている。これにより、ハイサイドとローサイドの寄生インダクタンスの総合バランスを良好に取ることができる。
（変形例３）
　図８は、第３実施形態の変形例３に係わるハーフブリッジパワー半導体モジュール３－２の構成を示す。図８（ａ）は平面図であり、図８（ｂ）は図８（ａ）のＡ－Ａ’切断面に沿った断面図である。図８に示すように、全てのハイサイドパワー半導体装置（１３ＨＴ、１３ＨＤ）と全てのローサイドパワー半導体装置（１３ＬＤ、１３ＬＴ）は、絶縁配線基板１５（又は３１）の上に横一列に配置されている。全てのパワー半導体装置（１３ＨＴ、１３ＨＤ、１３ＬＴ、１３ＬＤ）が、入出力端子（１４Ｈ、１４Ｂ、１７Ｌ）に直交する１直線上に配置されている。変形例３はこのように奥行の短いパワー半導体モジュールを提供することができる。
　正極配線導体１２Ｈを入出力端子（１４Ｈ、１４Ｂ、１７Ｌ）と垂直を成す方向に延長し、その上にハイサイドパワー半導体装置（スイッチ）１３ＨＴとハイサイドパワー半導体装置（ダイオード）１３ＨＤを並べてダイボンドしている。同様に、ブリッジ配線導体１２Ｂを入出力端子（１４Ｈ、１４Ｂ、１７Ｌ）と垂直を成す方向に延長し、その上にローサイドパワー半導体装置（ダイオード）１３ＬＤとローサイドパワー半導体装置（スイッチ）１３ＬＴを並べてダイボンドしている。複数のボンディングワイヤー１８Ｈは、ハイサイドパワー半導体装置（スイッチ）１３ＨＴの表面電極とハイサイドパワー半導体装置（ダイオード）１３ＨＤの表面電極とブリッジ配線導体１２Ｂとを結線している。複数のボンディングワイヤー１８Ｌは、ローサイドパワー半導体装置（スイッチ）１３ＬＴの表面電極とローサイドパワー半導体装置（ダイオード）１３ＬＤの表面電極と負極配線導体２１Ｌとを結線している。図８において、複数のボンディングワイヤー（１８Ｈ、１８Ｌ）はスティッキングボンディングワイヤとして描画している。これにより、パワー半導体装置（１３ＨＴ、１３ＨＤ、１３ＬＴ、１３ＬＤ）の横一列配置が可能となる。
　他の符号の部材およびその役割は、同じ符号を付した第１乃至第３実施形態及びその変形例と同じであるため説明を省略する。また、変形例３に係わるハーフブリッジパワー半導体モジュール３－２は、第１実施形態（図２）と同じ方法を用いて製造できるため、製造工程の説明は省略する。
　図８（ｂ）に示すように、変形例３においても、絶縁配線基板１５は、第１乃至第３実施形態及びその変形例と同様にして、単層の絶縁板１６を備える。よって、第１乃至第３実施形態及びその変形例と同等の低い熱抵抗を実現することができる。したがって、２層の絶縁板を備える比較例（図２１）よりも熱抵抗が低く、放熱性が優れている。
　図８及び図９（ａ）～（ｃ）は、変形例３に係わるハーフブリッジパワー半導体モジュール３－２の主電流（負荷電流）ＩＬＨ、ＩＬＬを示す。図８は、ローサイドパワー半導体装置（スイッチ）１３ＬＴがターンオンしたときに流れる主電流ＩＬＬを示し、図９（ａ）は、図８のハイサイドパワー半導体装置（スイッチ）１３ＨＴがターンオンしたときに流れる主電流ＩＬＨを示し、図９（ｂ）は、図８のローサイドパワー半導体装置（ダイオード）１３ＬＤに流れる主電流（環流電流）ＩＬＬを示し、図９（ｃ）は、図８のハイサイドパワー半導体装置（ダイオード）１３ＨＤに流れる主電流（環流電流）ＩＬＨを示す。図８及び図９（ａ）～（ｃ）から明らかなように、すべての電導モードにおいて、主電流（環流電流）ＩＬＨ、ＩＬＬは近接逆平行通流を実現しているのが分かる。
　このように、２以上のハイサイドパワー半導体装置（１３ＨＴ、１３ＨＤ）は、正極配線導体１２Ｈ及び複数のボンディングワイヤー１８Ｈの各々に流れる主電流（ＩＬＨ）の流路を共有するように、一方向に配列されている。これにより、主電流（環流電流）ＩＬＨは近接逆平行通流を実現することができる。
　このように、２以上のローサイドパワー半導体装置（１３ＬＴ、１３ＬＤ）は、ブリッジ配線導体１２Ｂ及び複数のボンディングワイヤー１８Ｌの各々に流れる主電流（ＩＬＬ）の流路を共有するように、一方向に配列されている。これにより、主電流（環流電流）ＩＬＬは近接逆平行通流を実現することができる。
（変形例４）
　変形例４は、第１乃至第３実施形態及びその変形例に共通して適用可能な例であって、入出力端子（１４Ｈ、１４Ｂ、１７Ｌ）付近の寄生インダクタンスの低減に有効な例である。図１０を参照して、第３実施形態（図６）に適用した変形例４を説明する。
　図１０に示すハーフブリッジパワー半導体モジュール３－３において、ハイサイド端子（１４Ｈ１、１４Ｈ２）は、正極配線導体１２Ｈの一部が絶縁板１６の主面に平行な対向する２つの方向に延伸されて成る。同様に、ブリッジ端子（１４Ｂ１、１４Ｂ２）は、ブリッジ配線導体１２Ｂの一部が絶縁板１６の主面に平行な対向する２つの方向に延伸されて成る。ローサイド端子（１７Ｌ１、１７Ｌ２）は、負極配線導体２１Ｌの一部が絶縁板１６の主面に平行な対向する２つの方向に延伸されて成る。
　図１０（ａ）のＡ－Ａ’切断面に沿った断面図は図５（ｂ）と同じであり、図１０（ａ）のＢ－Ｂ’切断面に沿った断面図は図６（ｂ）と同じである。その他の符号は第３実施形態（図６）と同じなので説明を省略する。
　図１０に示したハーフブリッジパワー半導体モジュール３－３の製造方法は第３実施形態の製造方法と同じなので、説明は省略する。
　図１０に示すように、変形例４においては、ハイサイド端子、ブリッジ端子及びローサイド端子の各々を２つずつ設けることによって、各端子付近において近接逆方向通流を維持しながら、パワーモジュールへ流入あるいは流出する主電流（ＩＬＨ、ＩＬＬ）の流れを２分割することができる。主電流が２分割されるということは電磁気学的には各端子付近の寄生インダクタンスが半分になったことと等価である。すなわち、変形例４は第３実施形態が備えている寄生インダクタンスの低減効果の他に、主電流の入出力端子付近で発生する寄生インダクタンスを第３実施形態に比べて約半減できるという優れた効果を有している。
　なお、変形例４も絶縁配線基板１５が単層の絶縁板１６を備えるので、従前のパワー半導体モジュールと同等の低い熱抵抗を実現している。したがって、２層の絶縁板で構成される比較例（図２１）よりも熱抵抗が低く、放熱性が優れている。
（第４実施形態）
　第１乃至第３実施形態及びその変形例において、ハイサイド端子１４Ｈ、ブリッジ端子１４Ｂ、ローサイド端子１７Ｌは、それぞれ正極配線導体１２Ｈの一部、ブリッジ配線導体１２Ｂの一部、負極配線導体２１Ｌの一部を、絶縁板１６の表面に平行にかつその外縁に延伸させたものであった。しかし、これらの入出力端子は、このような配線延伸型の端子構造（１４Ｈ、１４Ｂ、１７Ｌ）に限定されるものではない。入出力端子の低寄生インダクタンス性を維持したまま、入出力端子を絶縁板１６の表面に垂直方向に取り出すこともできる。絶縁板１６の表面に垂直方向に取り出す端子をここでは「起立型端子」と称することにする。第４実施形態では、起立型端子を備えたハーフブリッジパワー半導体モジュールが実現可能であることを示す。
　第４実施形態の典型例として、第１実施形態（図１）の配線延伸型の端子構造（１４Ｈ、１４Ｂ、１７Ｌ、１４ＨＧ、１４ＨＳ、１４ＬＧ、１４ＬＳ）を起立型端子に改変した例を説明する。図１１Ａ及び図１１Ｂは、第４実施形態に係わるハーフブリッジパワー半導体モジュール４の構成を示している。図１１Ａ（ａ）は平面図を示し、図１１Ａ（ｂ）は図１１Ａ（ａ）のＡ－Ａ’切断面に沿った断面図であり、図１１Ａ（ｃ）は図１１Ａ（ａ）のＢ－Ｂ’切断面に沿った断面図であり、図１１Ｂ（ａ）は、図１１Ａ（ａ）のＣ－Ｃ’切断面に沿った断面図であり、図１１Ｂ（ｂ）は回路図である。なお、図１１Ａ（ｂ）には複数のボンディングワイヤー（１８ＨＴ、１８ＬＴ）の位置を参照するため、Ａ－Ａ’切断面には現れない複数のボンディングワイヤー（１８ＨＴ、１８ＬＴ）を描いている。
　ブリッジ端子１４Ｂ’は、絶縁配線基板１５表面より起立した板状の起立型端子である。ブリッジ端子１４Ｂ’はブリッジ配線導体１２Ｂにはんだなどで電気的且つ物理的に接合されている。ブリッジ端子１４Ｂ’とブリッジ配線導体１２Ｂとの接続部は、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置の間に位置する。ブリッジ端子１４Ｂ’は、高さ３０より下位の部分で複数（たとえば３つ）の枝に分岐している。ブリッジ端子１４Ｂ’は、熊手（またはフォーク）構造を有する。ブリッジ端子１４Ｂ’は、絶縁板１６の主面の法線方向に起立した平板状のベース部と、ベース部から平行に分岐した複数の歯部とからなり、複数の歯部の先端がブリッジ配線導体１２Ｂに接続している。
　ハイサイド端子１４Ｈ’は、絶縁配線基板１５表面より起立した板状の起立型端子である。ハイサイド端子１４Ｈ’は、銀ロウやはんだなどで正極配線導体１２Ｈに電気的且つ物理的に接合されている。ハイサイド端子１４Ｈ’と正極配線導体１２Ｈとの接続部は、ハイサイドパワー半導体装置１３ＨＴとブリッジ端子１４Ｂ’との間に位置する。ローサイド端子１７Ｌ’は、絶縁配線基板１５表面より起立した板状の起立型端子である。ローサイド端子１７Ｌ’は、銀ロウやはんだなどで負極配線導体２１Ｌに電気的物理的に接合されている。ローサイド端子１７Ｌ’と負極配線導体２１Ｌとの接続部は、ブリッジ端子１４Ｂ’とローサイドパワー半導体装置１３ＬＴとの間に位置している。ハイサイド端子１４Ｈ’及びローサイド端子１７Ｌ’の各々は、絶縁板１６の主面の法線方向に起立した平板状のベース部と、ベース部から平行に分岐した複数の歯部とからなり、複数の歯部の先端がブリッジ配線導体１２Ｂに接続している。ハイサイド端子１４Ｈ’、ブリッジ端子１４Ｂ’、及びローサイド端子１７Ｌ’は、互いに平行を成している。
　複数のボンディングワイヤー１８ＢＴは、ブリッジ端子１４Ｂ’の歯部の間を貫通して、ブリッジ端子１４Ｂ’と直交している。複数のボンディングワイヤー１８ＬＴは、ローサイド端子１７Ｌ’の歯部の間において負極配線導体２１Ｌに接続している。
　ゲート信号端子１４ＨＧ’とソース信号端子１４ＨＳ’は、絶縁配線基板１５表面より絶縁板１６の主面の法線方向に起立した平板状の起立型端子であって、ハイサイドのゲート信号配線導体１２ＨＧ、ソース信号配線導体１２ＨＳに電気的且つ物理的に接合されている。ゲート信号端子１４ＬＧ’とソース信号端子１４ＬＳ’は、絶縁配線基板１５表面より、絶縁板１６の主面の法線方向に起立した平板状の起立型端子であって、ローサイドのゲート信号配線導体１２ＬＧ、ソース信号配線導体１２ＬＳに電気的且つ物理的に接合されている。ゲート信号端子（１４ＨＧ’、１４ＬＧ’）とソース信号端子（１４ＬＧ’、１４ＬＳ’）は、それぞれ、互いに平行を成している。また、ゲート信号端子（１４ＨＧ’、１４ＬＧ’）とソース信号端子（１４ＬＧ’、１４ＬＳ’）とは、ゲートインダクタンスを低減する観点から可能な限り近接させることが望ましい。なお、図１１Ｂ（ａ）に示す起立型端子（１４ＨＧ’、１４ＨＳ’、１４ＬＧ’、１４ＬＳ’）の替りに、図１に示す延伸型端子（１４ＨＧ、１４ＨＳ、１４ＬＧ、１４ＬＳ）を用いてもよい。その他の構成は図１と同じであり、説明を省略する。
　図１２を参照して、図１１に示したハーフブリッジパワー半導体モジュール４の製造方法の一例を説明する。
　第１工程において、図１２（ａ）に示すように、正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂ、ゲート信号配線導体（１２ＨＧ、１２ＬＧ）及びソース信号配線導体（１２ＨＳ、１２ＬＳ）を備えた絶縁配線基板を用意する。このほか、図示は省略するが、負極配線導体２１Ｌが接合された絶縁チップ２０と、ハイサイドパワー半導体装置１３ＨＴと、ローサイドパワー半導体装置１３ＬＴとを用意する。絶縁配線基板をアセトン、エタノールなどの有機溶剤で十分に洗浄する。
　つづいて、第２工程において、図１２（ｂ）に示すように、減圧リフロー装置を用いて、各パワー半導体装置（１３ＨＴ、１３ＬＴ）の裏面電極を、絶縁配線基板１５の配線導体（１２Ｈ、１２Ｂ）の所定の位置にはんだ付けする。ブリッジ配線導体１２Ｂの上のうち、ハイサイドパワー半導体装置１３ＨＴとローサイドパワー半導体装置１３ＬＴの間の位置に、絶縁チップ２０を介して負極配線導体２１Ｌを接合する。この時、各パワー半導体装置（１３ＨＴ、１３ＬＴ）と絶縁チップ２０の正確な位置決めを行うために、カーボン位置決め治具を使用するのが望ましい。ただし、接合の方法ははんだ付けに限定するものではない。導電性接着剤を用いた接合、ＡｇやＣｕ等のサブミクロン導体粒子を用いた接合、固相（または液相）拡散接合なども用いることができる。
　つづく第３工程において、図１２（ｃ）に示すように、ワイヤボンド装置を用いて、各パワー半導体装置（１３ＨＴ、１３ＬＴ）の表面電極（ソース電極、ゲート電極）と各配線導体（１２Ｂ、１２ＨＧ、１２ＨＳ、２１Ｌ、１２ＬＧ、１２ＬＳ）とを、ボンディングワイヤー（１８ＢＴ、１８ＨＧ、１８ＨＳ、１８ＬＴ、１８ＬＧ、１８ＬＳ）で接続する。
　最後に第４工程において、はんだペーストと減圧リフロー装置を用いて、各起立型端子（１４Ｈ’、１４Ｂ’、１７Ｌ’、１４ＨＧ’、１４ＨＳ’、１４ＬＧ’、１４ＬＳ’）を配線導体（１２Ｈ、１２Ｂ、２１Ｌ、１２ＨＧ、１２ＨＳ、１２ＬＧ、１２ＬＳ）の所定の位置表面にはんだ付けする。正確な位置決めを行うために、カーボン位置決め治具を使用するのが望ましい。第４工程で使用するはんだは、第２工程で使用したはんだより３０℃以上その融点が低い材料であることが望ましい。こうして、図１１Ａ及び図１１Ｂに示すハーフブリッジパワー半導体モジュール４が完成する。
　図１１Ａ（ｂ）及び（ｃ）を見れば明らかなとおり、絶縁配線基板１５は単層の絶縁板１６を備えているため、図２１の比較例より熱抵抗が低く、従前のパワー半導体モジュールと同等の熱抵抗を実現している。
　図１１Ａ（ｂ）及び図１３（ａ）～（ｃ）は、ハーフブリッジパワー半導体モジュール４に流れる主電流（負荷電流）ＩＬＨ、ＩＬＬの全ての電導モードを示している。すべての電導モードにおいて主電流（負荷電流）ＩＬＨ、ＩＬＬは近接逆平行通流を実現しているのが分かる。
　さらに、入出力端子（１４Ｈ’、１４Ｂ’、１７Ｌ’）付近の主電流の流れを詳細に検討してみる。第４実施形態の端子構成によれば、第１～第３実施形態及びその変形例と比べて主電流が流れる領域が拡がり、かつ、主電流は接近して逆平行に流れる。これは電磁気学的には入出力端子付近の寄生インダクタンスが減少したことと等価である。よって、第４実施形態によれば、第１～第３実施形態及びその変形例と比べて、入出力端子付近の寄生インダクタンスを低減できる。
　図１１Ａ（ａ）及び図１１Ｂ（ａ）から確認されるように、起立型のゲート信号端子１４ＨＧ’（１４ＬＧ’）と起立型のソース信号端子１４ＨＳ’（１４ＬＳ’）は、第１実施形態（図１）の延伸型のゲート信号端子１４ＨＧ（１４ＬＧ）と延伸型のソース信号端子１４ＨＳ（１４ＬＳ）と比べると、より平板が一層近接している構造になっている。すなわち、実施形態ゲート信号端子及びソース信号端子は、第１～第３実施形態より低いゲート寄生インダクタンスを実現可能であり、相対的に高速スイッチング動作に有利であるという利点を有している。
（第５実施形態）
　第１～第４実施の形態及びその変形例においては、ハイサイドパワー半導体装置１３ＨＴ（１３ＨＤ）とローサイドパワー半導体装置１３ＬＴ（１３ＬＤ）をブリッジ接続している。そして、負極配線導体２１Ｌとパワー半導体装置１３ＬＴ（１３ＬＤ）を接続するローサイド接続手段の一例である複数のボンディングワイヤー１８ＬＴ（１８ＬＤ）を流れるローサイド主電流（ＩＬＬ）と、ブリッジ配線導体１２を流れるローサイド主電流（ＩＬＬ）とを近接逆方向に通流させる環境を確立している。このために、負極配線導体２１Ｌとローサイド端子１７Ｌを付設した絶縁チップ２０が重要な役割を演じていた。しかしながら、第５実施形態で説明するように、ハーフブリッジパワー半導体モジュールは、絶縁チップ２０がない構造でも実現可能である。
　第５実施形態は、他のすべての実施形態及びその変形例に適用可能であるが、ここでは便宜的に第４実施形態（図１１Ａ及び図１１Ｂ）に適用した例を用いて説明する。図１１Ａ及び図１１Ｂと同じ構成要素には同じ符号を付して説明は省略する。
　図１４Ａ及び図１４Ｂを参照して、第５実施形態に係わるハーフブリッジパワー半導体モジュール５の構成を説明する。図１４Ａ（ａ）はハーフブリッジパワー半導体モジュール５の平面図を示し、図１４Ａ（ｂ）は図１４Ａ（ａ）のＡ－Ａ’切断面に沿った断面図であり、図１４Ａ（ｃ）は図１４Ａ（ａ）のＢ－Ｂ’切断面に沿った断面図である。図１４Ａ（ｄ）は図１４Ａ（ａ）から、起立型端子（１４Ｂ’、１４Ｈ’、１４Ｌ’、１４ＨＧ’、１４ＨＳ’、１４ＬＧ’、１４ＬＳ’）を削除した仮想平面図である。図１４Ｂは等価回路図である。図１４Ａには、ローサイド半導体装置（スイッチ）１３ＬＴがターンオンしたときに流れる主電流ＩＬＬを示している。
　図１４Ａ（ａ）及び（ｄ）に示すように、負極配線導体１２Ｌは、絶縁板１６の主面の法線方向から見て、空隙を介してブリッジ配線導体１２Ｂに包囲されている。図１１に示した絶縁チップ２０及び絶縁チップ２０の上に形成された負極配線導体２１Ｌ、負極配線導体２１Ｌの上に接合されたローサイド端子１７Ｌ’は存在しない。絶縁配線基板１５は、絶縁板１６と、絶縁板１６の表面に配置された配線導体（１２Ｂ、１２Ｈ、１２Ｌ、１２ＨＧ、１２ＨＳ，１２ＬＧ、１２ＬＳ）と、絶縁板１６の裏面に配置された熱歪み緩和導体２２とを備える。負極配線導体１２Ｌは、ブリッジ配線導体１２Ｂ内部領域に空隙を介して設けられている。負極配線導体１２Ｌには、図１４Ａ（ａ）に示されるように、起立型のローサイド端子１４Ｌ’及び複数のボンディングワイヤー１８ＬＴの一端が接続されている。負極配線導体１２Ｌは、ローサイド端子１４Ｌ’とローサイドパワー半導体装置１３ＬＴの間に位置している。起立型のローサイド端子１４Ｌ’の構造は、図１１のローサイド端子１７Ｌ’と同様である。
　正極配線導体１２Ｈとブリッジ配線導体１２Ｂは、それぞれの領域に相互に突起しあう凸部１２ＨＨ、１２ＢＢを有している。凸部１２ＢＢには複数のボンディングワイヤー１８ＢＴ（ハイサイド接続手段）の一端が接続され、凸部１２ＨＨには起立型のブリッジ端子１４Ｂ’がはんだなどで接続されている。図１４Ａ（ａ）に示すように、絶縁板１６の主面の法線方向から見て、ハイサイドパワー半導体装置１３ＨＴ、ハイサイド端子１４Ｈ’、ブリッジ端子１４Ｂ’、ローサイド端子１４Ｌ’、及びローサイドパワー半導体装置１３ＬＴの位置関係は、第４実施形態（図１１Ａ）と同じである。
　つぎに、図１５を参照して、図１４Ａ及び図１４Ｂに示したハーフブリッジパワー半導体モジュール５の製造方法の一例を説明する。ここで示す製造工程は図１２を参照して説明した第４実施形態の製造工程に対応している。
　第１工程において、図１５（ａ）に示すように、正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂ、負極配線導体１２Ｌ、ゲート信号配線導体（１２ＨＧ、１２ＬＧ）及びソース信号配線導体（１２ＨＳ、１２ＬＳ）を備えた絶縁配線基板１５を用意する。このほか、図示は省略するが、ハイサイドパワー半導体装置１３ＨＴと、ローサイドパワー半導体装置１３ＬＴとを用意する。絶縁配線基板１５をアセトン、エタノールなどの有機溶剤で十分に洗浄する。
　つづいて、第２工程において、図１５（ｂ）に示すように、減圧リフロー装置を用いて、各パワー半導体装置（１３ＨＴ、１３ＬＴ）の裏面電極を、絶縁配線基板１５の配線導体（１２Ｈ、１２Ｂ）の所定の位置にはんだ付けする。この時、各パワー半導体装置（１３ＨＴ、１３ＬＴ）の正確な位置決めを行うために、カーボン位置決め治具を使用するのが望ましい。ただし、接合の方法ははんだ付けに限定するものではない。導電性接着剤を用いた接合、ＡｇやＣｕ等のサブミクロン導体粒子を用いた接合、固相（または液相）拡散接合なども用いることができる。
　つづく第３工程において、図１５（ｃ）に示すように、ワイヤボンド装置を用いて、各パワー半導体装置（１３ＨＴ、１３ＬＴ）の表面電極（ソース電極、ゲート電極）と各配線導体（１２Ｂ、１２Ｌ、１２ＨＧ、１２ＨＳ、１２ＬＧ、１２ＬＳ）とを、ボンディングワイヤー（１８ＢＴ、１８ＨＧ、１８ＨＳ、１８ＬＴ、１８ＬＧ、１８ＬＳ）で接続する。ボンディングワイヤーに限らず、その他の接続手段を用いても構わない。
　最後に第４工程において、はんだペーストと減圧リフロー装置を用いて、各起立型端子（１４Ｈ’、１４Ｂ’、１４Ｌ’、１４ＨＧ’、１４ＨＳ’、１４ＬＧ’、１４ＬＳ’）を配線導体（１２Ｈ、１２Ｂ、１２Ｌ、１２ＨＧ、１２ＨＳ、１２ＬＧ、１２ＬＳ）の所定の位置表面にはんだ付けする。正確な位置決めを行うために、カーボン位置決め治具を使用するのが望ましい。第４工程で使用するはんだは、第２工程で使用したはんだより３０℃以上その融点が低い材料であることが望ましい。こうして、図１４Ａ及び図１４Ｂに示すハーフブリッジパワー半導体モジュール５が完成する。
　図１４Ａ及び図１４Ｂに示したハーフブリッジパワー半導体モジュール５は図１６（ａ）～（ｃ）に示す他の製造方法でも製作することが可能である。
　第１工程において、図１６（ａ）に示すように、正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂ、負極配線導体１２Ｌ、ゲート信号配線導体（１２ＨＧ、１２ＬＧ）及びソース信号配線導体（１２ＨＳ、１２ＬＳ）を備えた絶縁配線基板１５を用意する。このほか、図示は省略するが、各起立型端子（１４Ｈ’、１４Ｂ’、１４Ｌ’、１４ＨＧ’、１４ＨＳ’、１４ＬＧ’、１４ＬＳ’）を用意する。絶縁配線基板１５をアセトン、エタノールなどの有機溶剤で十分に洗浄する。
　つづいて、第２工程において、図１６（ｂ）に示すように、高温接合装置を用いて、各起立型端子（１４Ｈ’、１４Ｂ’、１４Ｌ’、１４ＨＧ’、１４ＨＳ’、１４ＬＳ’、１４ＬＳ’）を絶縁配線基板１５の表面配線導体１２Ｈ、１２Ｂ、１２Ｌ、１４ＨＧ、１４ＨＳ、１４ＬＧ、１４ＬＳの所定の位置に銀ろう付けする。この時、各起立型端子の正確な位置決めを行うために、カーボン位置決め治具を使用するのが望ましい。ただし、接合方法は銀ろう付けに限定するものではない。はんだ付けや導電性接着剤を用いた接合、ＡｇやＣｕ等のサブミクロン導体粒子を用いた接合、固相（または液相）拡散接合なども用いることができる。
　つづいて、第３工程において、図１６（ｃ）に示すように、減圧リフロー装置を用いて、十分洗浄した各パワー半導体装置（１３ＨＴ、１３ＬＴ）を正極配線導体１２Ｈ、ブリッジ配線導体１２Ｂの所定の位置にはんだ付けする。この時、各パワー半導体装置（１３ＨＴ、１３ＬＴ）の正確な位置決めを行うために、カーボン位置決め治具を使用するのが望ましい。接合の方法ははんだ付けに限定するものではない。導電性接着剤を用いた接合、ＡｇやＣｕ等のサブミクロン導体粒子を用いた接合、固相（または液相）拡散接合なども用いることができる。接合のプロセス温度は前記第２工程で使用した接合材の耐熱温度より３０℃以上低い材料であることが望ましい。
　最後に、第４工程において、ワイヤボンド装置を用いて、各パワー半導体装置（１３ＨＴ、１３ＬＴ）の表面電極（ソース電極、ゲート電極）と各配線導体（１２Ｂ、１２Ｌ、１２ＨＧ、１２ＨＳ、１２ＬＧ、１２ＬＳ）とを、ボンディングワイヤー（１８ＢＴ、１８ＨＧ、１８ＨＳ、１８ＬＴ、１８ＬＧ、１８ＬＳ）で接続する。ボンディングワイヤーに限らず、その他の接続手段を用いても構わない。こうして、図１４Ａ及び図１４Ｂに示すハーフブリッジパワー半導体モジュール５が完成する。
　図１４Ａ（ｂ）及び（ｃ）を見れば明らかなとおり、絶縁配線基板１５は単層の絶縁板１６を備えているため、図２１の比較例より熱抵抗が低く、従前のパワー半導体モジュールと同等の熱抵抗を実現している。
　図１４Ａ（ａ）、図１４Ａ（ｃ）、図１７Ａ、及び図１７Ｂは、ハーフブリッジパワー半導体モジュール５に流れる主電流（負荷電流）ＩＬＨ、ＩＬＬの全ての電導モードを示している。すべての電導モードにおいて主電流（負荷電流）ＩＬＨ、ＩＬＬは近接逆平行通流を実現しているのが分かる。
　平面図（図１４Ａ（ａ）、図１７Ａ（ｃ））の左右方向をｘ軸、上下方向をｙ軸、紙面に垂直な方向をｚ軸と定義して、ローサイド側の主電流ＩＬＬの流れを精密に点検する。複数のボンディングワイヤー１８ＬＴに該当する区間、及び起立型端子（１４Ｂ’、１４Ｌ’）に該当する区間において、主電流ＩＬＬは、第４実施形態（図１１Ａ）と同様に、ｘｚ平面（図１４Ａ（ｃ）、図１７Ａ（ｄ））において近接逆方向通流を実現している。そして、負極配線導体１２Ｌに該当する区間において、主電流ＩＬＬは、第４実施形態（図１１Ａ）と異なって、ｘｙ平面において近接逆方向通流を実現している。
　一方、ハイサイド側の主電流ＩＬＨの流れは第４実施形態（図１１Ａ）と同じであり、第４実施形態（図１１）と同じ様式で近接逆方向通流を実現している。
　また、入出力端子（１４Ｈ’、１４Ｂ’、１７Ｌ’）付近の主電流（ＩＬＬ、ＩＬＨ）の流れは第４実施形態と同じである。よって、第５実施形態は、第４実施形態と同様に、第１～第３実施形態及びその変形例と比べて、入出力端子付近の寄生インダクタンスを低減できる。
（第６実施形態）
　第２実施形態でも説明したように、ハイサイドパワー半導体装置またはローサイドパワー半導体装置の一方がパワースイッチング素子であり、他方がパワーダイオードであっても構わない。第６実施形態では、第５実施形態のハーフブリッジパワー半導体モジュール５において、ローサイドパワー半導体装置（スイッチ）１３ＬＴを高速還流パワーダイオード１３ＬＤで置き換えたハーフブリッジパワー半導体モジュール６について説明する。
　図１８（ａ）は、第６施形態に係わるハーフブリッジパワー半導体モジュール６の構造を示す平面図であり、図１８（ｂ）は、図１８（ａ）のＡ－Ａ’切断面に沿った断面図であり、図１８（ｃ）は、図１８（ａ）のＢ－Ｂ’切断面に沿った断面図である。ハーフブリッジパワー半導体モジュール６は、ローサイドパワー半導体装置として、ブリッジ配線導体１２Ｂの表面に配置された高速還流パワーダイオード１３ＬＤを備える。高速還流パワーダイオード１３ＬＤの裏面電極（カソード電極）はブリッジ配線導体１２Ｂ上の所定の位置にはんだなどでダイボンドされている。高速還流パワーダイオード１３ＬＤの裏面電極（アノード電極）は、複数のボンディングワイヤー１８ＬＤを介して、負極配線導体１２Ｌ接続されている。
　ハーフブリッジパワー半導体モジュール６は、絶縁配線基板１５を備える。高速還流パワーダイオード１３ＬＤはゲート電極を有しないため、絶縁配線基板１５は、ローサイドのゲート信号配線導体（１２ＬＧ）及びソース信号配線導体（１２ＬＳ）が存在しない点を除けば、図１（ａ）の絶縁配線基板１５と同じ構成である。また、ローサイドのボンディングワイヤー（１８ＬＧ、１８ＬＳ）、及び起立型端子（１４ＬＧ’、１４ＬＳ’）も存在しない。
　図１８に示したハーフブリッジパワー半導体モジュール６の製造工程は図１５または図１６を用いて説明したハーフブリッジパワー半導体モジュール５の製造工程と同じであるので説明を省略する。
　ハーフブリッジパワー半導体モジュール６の動作モードは、図１７Ａ及び図１７Ｂで示したハーフブリッジパワー半導体モジュール５の動作モードと同じである。ただし、図１６のローサイドパワー半導体装置（スイッチ）１３ＬＴは高速還流パワーダイオード１３ＬＤを置き換えるものとする。
　各種部材の基本構成と動作モードは、第５実施形態（図１４Ａ）と同じであるため、第６実施形態においても第５実施形態と同じ作用及び効果が得られる。
（第７実施形態）
　第３実施形態でも説明したように、ハイサイドパワー半導体装置及びローサイドパワー半導体装置の少なくとも一方が、パワースイッチング素子とパワースイッチング素子に逆並列に接続されたパワーダイオードとを備えていても構わない。第７実施形態では、第５実施形態のハーフブリッジパワー半導体モジュール５に対して、高速還流パワーダイオードＦＷＤを逆並列に接続させたハーフブリッジパワー半導体モジュール７について説明する。
　第７実施形態では、ハイサイドパワー半導体装置（スイッチ）１３ＨＴ及びローサイドパワー半導体装置（スイッチ）１３ＬＴの各々に対して、高速還流パワーダイオードＦＷＤ（１３ＨＤ、１３ＬＤ）が逆並列に接続されている。
　図１９は第７実施形態に係わるハーフブリッジパワー半導体モジュール７の構造を示す平面図である。図１９のＡ－Ａ’切断面に沿った断面図、及びＢ－Ｂ’切断面に沿った断面図は、図１８（ｃ）及び図１８（ｂ）と同じであり、その回路図は図６（ｃ）と同じである。図６、図１８と同じ構成要素には同じ符号を付して説明を省略する。
　負極配線導体１２ＬＴは、絶縁板１６の主面の法線方向から見て、空隙を介してブリッジ配線導体１２Ｂ（Ｔ）に包囲されている。負極配線導体１２ＬＤは、絶縁板１６の主面の法線方向から見て、空隙を介してブリッジ配線導体１２Ｂ（Ｄ）に包囲されている。負極配線導体（１２ＬＴ、１２ＬＤ）には起立型端子であるローサイド端子１４Ｌ’が接合されている。複数のボンディングワイヤー１８ＬＴは、負極配線導体１２ＬＴとローサイドパワー半導体装置（スイッチ）１３ＬＴの表面電極（ソース電極またはエミッタ電極）とを接続している。複数のボンディングワイヤー１８ＬＤは、負極配線導体１２ＬＤとローサイドパワー半導体装置（ダイオード）１３ＬＤの表面電極（アノード電極）とを接続している。
　起立型のブリッジ端子１４Ｂ’は、ブリッジ配線導体１２Ｂ（Ｔ）、１２Ｂ（Ｄ）を横断するように、ブリッジ配線導体１２Ｂ（Ｔ）、１２Ｂ（Ｄ）に接合されている。起立型のハイサイド端子１４Ｈ’は、正極配線導体１２Ｈ（Ｔ）及び正極配線導体１２Ｈ（Ｄ）の凸部領域に接合されている。
　複数のボンディングワイヤー１８ＨＴは、ブリッジ配線導体１２Ｂ（Ｄ）の凸部領域とハイサイドパワー半導体装置（スイッチ）１３ＨＴの表面電極（ソース電極またはエミッタ電極）とを接続している。複数のボンディングワイヤー１８ＨＤは、ブリッジ配線導体１２Ｂ（Ｔ）の凸部領域とハイサイドパワー半導体装置（ダイオード）１３ＨＤの表面電極（アノード電極）とを接続している。
　第７実施形態に係るハーフブリッジパワー半導体モジュール７の製造工程は、図１５または図１６を用いて説明した製造工程とほぼ同じであるから説明を省略する。
　第７実施形態に係るハーフブリッジパワー半導体モジュール７は、第６実施形態と同様にして、単層の絶縁板１６からなる絶縁配線基板３１（図１８）を備える。このため、絶縁板が２層となる図２１の比較例より熱抵抗が低く、従前のパワー半導体モジュールと同等の低い熱抵抗を実現している。
　図２０Ａ（ａ）は、図１９のハイサイドパワー半導体装置（スイッチ）１３ＨＴがターンオンしたときに流れる主電流ＩＬＨを示し、図２０Ａ（ｂ）は、図１９のローサイドパワー半導体装置（ダイオード）１３ＬＤに流れる主電流（環流電流）ＩＬＬを示す。図２０Ｂ（ａ）は、図１９のローサイドパワー半導体装置（スイッチ）１３ＬＴがターンオンしたときに流れる主電流ＩＬＬを示し、図２０Ｂ（ｂ）は、図１９のハイサイドパワー半導体装置（ダイオード）１３ＨＤに流れる主電流（環流電流）ＩＬＬを示す。図２０Ａ及び図２０Ｂに示すように、ハーフブリッジパワー半導体モジュール７の各動作モードにおいて、主電流ＩＬＨ、ＩＬＬは近接逆平行通流を実現していることが分かる。
　各種部材の基本構成と動作モードは、第３実施形態（図６）及び第６実施形態（図１８）と同じであるため、第７実施形態においても第３実施形態及び第６実施形態と同じ作用及び効果が得られる。
　以上、実施例に沿って本発明の内容を説明したが、本発明はこれらの記載に限定されるものではなく、種々の変形及び改良が可能であることは、当業者には自明である。
　１～７、１’、３－１、３－２、３－３　ハーフブリッジパワー半導体モジュール
　１２Ｈ、１２Ｈ（Ｔ）、１２Ｈ（Ｄ）　正極配線導体
　１２Ｌ、１２ＬＴ、１２ＬＤ、２１Ｌ　負極配線導体
　１２Ｂ、１２Ｂ（Ｔ）、１２Ｂ（Ｄ）　ブリッジ配線導体
　１２ＨＧ、１２ＬＧ　ゲート（ベース）信号配線導体
　１２ＨＳ、１２ＬＳ　ソース（エミッタ）信号配線導体
　１３ＨＴ　ハイサイドパワー半導体装置（スイッチ）
　１３ＨＤ　ハイサイドパワー半導体装置（ダイオードＦＷＤ）
　１３ＬＴ　ローサイドパワー半導体装置（スイッチ）
　１３ＬＤ　ローサイドパワー半導体装置（ダイオードＦＷＤ）
　１４Ｈ、１４Ｈ１、１４Ｈ２、１４Ｈ’　ハイサイド端子
　１４Ｌ’、１７Ｌ、１７Ｌ１、１７Ｌ２、１７Ｌ’　ローサイド端子
　１４Ｂ、１４Ｂ１、１４Ｂ２、１４Ｂ’　ブリッジ端子
　１４ＨＧ、１４ＬＧ、１４ＨＧ’、１４ＬＧ’　ゲート信号端子
　１４ＨＳ、１４ＬＳ、１４ＨＳ’、１４ＬＳ’　ソース信号端子
　１５、３１　絶縁配線基板
　１６　絶縁板
　１８ＢＴ、１８ＢＤ　複数のボンディングワイヤー（ハイサイド接続手段）
　１８ＬＴ、１８ＬＤ　複数のボンディングワイヤー（ローサイド接続手段）
　１８ＨＧ、１８ＬＧ　複数のボンディングワイヤー（ゲート信号接続手段）
　１８ＨＳ、１８ＬＳ　複数のボンディングワイヤー（ソース信号接続手段）
　２０　絶縁チップ
　２５ＨＢ、２５ＬＢ　スナバコンデンサー
　ＩＬＨ、ＩＬＬ　主電流

Claims (29)

  1. 　１枚の絶縁板と、前記絶縁板の上或いはその上方に互いに電気的に絶縁して配置された、正極配線導体、ブリッジ配線導体、及び負極配線導体と、を備えた絶縁配線基板と、
    　前記正極配線導体の上にその裏面電極が接合された１以上のハイサイドパワー半導体装置と、
    　前記ブリッジ配線導体の上にその裏面電極が接合された１以上のローサイドパワー半導体装置と、
    　前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置の間において、前記ブリッジ配線導体に接続されたブリッジ端子と、
    　前記ハイサイドパワー半導体装置と前記ブリッジ端子の間において、前記正極配線導体に接続されたハイサイド端子と、
    　前記ブリッジ端子と前記ローサイドパワー半導体装置の間において、前記負極配線導体に接続されたローサイド端子と、
    　前記ハイサイドパワー半導体装置の表面電極と前記ブリッジ配線導体を接続するハイサイド接続手段と、
    　前記ローサイドパワー半導体装置の表面電極と前記負極配線導体を接続するローサイド接続手段と、
    を備えることを特徴とするハーフブリッジパワー半導体モジュール。
  2. 　前記正極配線導体及び前記ハイサイド接続手段の各々に流れる主電流は、その大きさが等しく、その向きが逆方向であり且つ平行であることを特徴とする請求項１記載のハーフブリッジパワー半導体モジュール。
  3. 　前記ブリッジ配線導体及び前記ローサイド接続手段の各々に流れる主電流は、その大きさが等しく、その向きが逆方向且つ平行であることを特徴とする請求項１又は２に記載のハーフブリッジパワー半導体モジュール。
  4. 　前記ブリッジ端子、前記ハイサイド端子、及び前記ローサイド端子は、互いに近接して平行に配置されていることを特徴とする請求項１～３のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  5. 　前記ハイサイド端子及び前記ブリッジ端子の各々に流れる主電流は、その大きさが等しく、その向きが逆方向且つ平行であることを特徴とする請求項１～４のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  6. 　前記ローサイド端子及び前記ブリッジ端子の各々に流れる主電流は、その大きさが等しく、その向きが逆方向且つ平行であることを特徴とする請求項１～５のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  7. 　前記正極配線導体に流れる主電流の向きと前記ハイサイド端子に流れる主電流の向きは直角を成していることを特徴とする請求項１～６のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  8. 　前記ブリッジ配線導体に流れる主電流の向きと前記ローサイド端子に流れる主電流の向きは略直角を成していることを特徴とする請求項１～７のいずれか一項に記載のハーフブリッジパワー半導体モジュール
  9. 　前記絶縁配線基板は、前記絶縁板の上に配置されたゲート信号配線導体及びソース信号配線導体を更に備え、
    　前記ハーフブリッジパワー半導体モジュールは、
    　前記ゲート信号配線導体に接続されたゲート信号端子と、
    　前記ソース信号配線導体に接続されたソース信号端子と、
    　前記ハイサイドパワー半導体装置及び前記ローサイドパワー半導体装置の少なくとも一方のゲート電極と前記ゲート信号配線導体とを接続するゲート信号接続手段と、
    　前記ハイサイドパワー半導体装置及び該ローサイドパワー半導体装置の少なくとも一方のソース電極と前記ソース信号配線導体とを接続するソース信号接続手段と、を更に備え、
    　前記ゲート信号接続手段と前記ソース信号接続手段は互いに平行に配置され、前記ゲート信号端子とソース信号端子は互いに平行に配置され、ゲート信号電流が等量で逆平行に通流するよう配置されていることを特徴とする請求項１～８のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  10. 　前記負極配線導体は絶縁チップを介在して前記ブリッジ配線導体の上方に配置されていることを特徴とする請求項１～９のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  11. 　前記ハイサイド端子、前記ブリッジ端子、及び前記ローサイド端子は、それぞれ、前記正極配線導体の一部、前記ブリッジ配線導体の一部、及び前記負極配線導体の一部が前記絶縁板の主面に平行な方向に延伸されて成ることを特徴とする請求項１～１０のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  12. 　前記ゲート信号端子及び前記ソース信号端子は、それぞれ、前記ゲート信号配線導体の一部及び前記ソース信号配線導体の一部が前記絶縁板の主面に平行な方向に延伸されて成ることを特徴とする請求項９に記載のハーフブリッジパワー半導体モジュール。
  13. 　前記絶縁板の主面において、前記ハイサイド端子とブリッジ端子の間に接続されたハイサイドスナバコンデンサーと、前記絶縁板の主面において、前記ブリッジ端子と前記ローサイド端子の間に接続されたローサイドスナバコンデンサーの少なくとも一方を更に備えることを特徴とする請求項１０～１２のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  14. 　前記ハイサイドパワー半導体装置及び前記ローサイドパワー半導体装置のいずれか一方がパワースイッチング素子であり、他方がパワーダイオードであること特徴とする請求項１～１３のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  15. 　前記ハイサイドパワー半導体装置及び前記ローサイドパワー半導体装置の少なくとも一方が、パワースイッチング素子と前記パワースイッチング素子に逆並列に接続されたパワーダイオードとを備えることを特徴とする請求項１～１３のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  16. 　前記正極配線導体及び前記ブリッジ配線導体の少なくとも一方には、前記パワースイッチング素子と前記パワーダイオードの間を仕切るスリットが形成されていることを特徴とする請求項１５に記載のハーフブリッジパワー半導体モジュール。
  17. 　２以上の前記ハイサイドパワー半導体装置は、前記正極配線導体及び前記ハイサイド接続手段の各々に流れる主電流の流路を共有するように、一方向に配列されていることを特徴とする請求項１５に記載のハーフブリッジパワー半導体モジュール。
  18. 　２以上の前記ローサイドパワー半導体装置は、前記ブリッジ配線導体及び前記ローサイド接続手段の各々に流れる主電流の流路を共有するように、一方向に配列されていることを特徴とする請求項１５又は１７に記載のハーフブリッジパワー半導体モジュール。
  19. 　前記絶縁板の主面の法線方向から見て、前記負極配線導体は、空隙を介して前記ブリッジ配線導体に包囲されていることを特徴とする請求項１～９のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  20. 　前記ハイサイド端子、前記ブリッジ端子、及び前記ローサイド端子は、それぞれ、前記正極配線導体、前記ブリッジ配線導体、及び前記負極配線導体との接続部から、前記絶縁板の主面の法線方向に起立した平板状の端子であることを特徴とする請求項１～１０、１９のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  21. 　前記ハイサイド端子、前記ブリッジ端子、及び前記ローサイド端子は、互いに平行を成していることを特徴とする請求項２０に記載のハーフブリッジパワー半導体モジュール。
  22. 　前記ハイサイド端子及び前記ローサイド端子は、それぞれ、前記絶縁板の主面の法線方向に起立した平板状のベース部と、ベース部から分岐した複数の歯部とからなり、複数の歯部の先端が前記正極配線導体及び前記負極配線導体に接続していることを特徴とする請求項２０又は２１に記載のハーフブリッジパワー半導体モジュール。
  23. 　前記ゲート信号端子と前記ソース信号端子は、それぞれ、前記ゲート信号配線導体及び前記ソース信号配線導体から、前記絶縁板の主面の法線方向に起立した平板状の端子であることを特徴とする請求項１～９及び１９～２２のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  24. 　前記ゲート信号端子と前記ソース信号端子は、互いに平行を成していることを特徴とする請求項２３に記載のハーフブリッジパワー半導体モジュール。
  25. 　前記ハイサイドパワー半導体装置又は前記ローサイドパワー半導体装置のいずれか一方がパワースイッチング素子であり、他方がパワーダイオードであること特徴とする請求項１９～２４のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  26. 　前記ハイサイドパワー半導体装置及び前記ローサイドパワー半導体装置の少なくとも一方が、パワースイッチング素子と前記パワースイッチング素子に逆並列に接続されたパワーダイオードとを備えることを特徴とする請求項１９～２４のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  27. 　１枚の絶縁板と、前記絶縁板の上或いはその上方に互いに電気的に絶縁して配置された、正極配線導体、ブリッジ配線導体、及び負極配線導体と、を備えた絶縁配線基板と、
    　前記正極配線導体の上にその裏面電極が接合された１以上のハイサイドパワー半導体装置と、
    　前記ブリッジ配線導体の上にその裏面電極が接合された１以上のローサイドパワー半導体装置と、
    　前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置の間において、前記ブリッジ配線導体に接続されたブリッジ端子と、
    　前記ハイサイドパワー半導体装置と前記ブリッジ端子の間において、前記正極配線導体に接続されたハイサイド端子と、
    　前記ブリッジ端子と前記ローサイドパワー半導体装置の間において、前記負極配線導体に接続されたローサイド端子と、
    　前記ハイサイドパワー半導体装置の表面電極と前記ブリッジ配線導体を接続するハイサイド接続手段と、
    　前記ローサイドパワー半導体装置の表面電極と前記負極配線導体を接続するローサイド接続手段とを備え、
    　前記負極配線導体は絶縁チップを介在して前記ブリッジ配線導体の上方に配置され、
    　前記ハイサイド端子、前記ブリッジ端子、及び前記ローサイド端子は、それぞれ、前記正極配線導体の一部、前記ブリッジ配線導体の一部、及び前記負極配線導体の一部が前記絶縁板の主面に平行な方向に延伸されて成る
    ハーフブリッジパワー半導体モジュールの製造方法であって、
    　前記正極配線導体及び前記ブリッジ配線導体を備えた絶縁配線基板と、前記負極配線導体が接合された前記絶縁チップと、前記ハイサイドパワー半導体装置と、前記ローサイドパワー半導体装置とを用意し、
    　前記正極配線導体の上に前記ハイサイドパワー半導体装置の裏面電極を接合し、
    　前記ブリッジ配線導体の上に前記ローサイドパワー半導体装置の裏面電極を接合し、
    　前記ブリッジ配線導体の上のうち、前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置の間に、前記絶縁チップを介して前記負極配線導体を接合し、
    　前記ハイサイドパワー半導体装置の表面電極と前記ブリッジ配線導体とを前記ハイサイド接続手段を用いて接続し、
    　前記ローサイドパワー半導体装置の表面電極と前記負極配線導体とを前記ローサイド接続手段を用いて接続する
    ことを特徴とするハーフブリッジパワー半導体モジュールの製造方法。
  28. 　１枚の絶縁板と、前記絶縁板の上或いはその上方に互いに電気的に絶縁して配置された、正極配線導体、ブリッジ配線導体、及び負極配線導体と、を備えた絶縁配線基板と、
    　前記正極配線導体の上にその裏面電極が接合された１以上のハイサイドパワー半導体装置と、
    　前記ブリッジ配線導体の上にその裏面電極が接合された１以上のローサイドパワー半導体装置と、
    　前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置の間において、前記ブリッジ配線導体に接続されたブリッジ端子と、
    　前記ハイサイドパワー半導体装置と前記ブリッジ端子の間において、前記正極配線導体に接続されたハイサイド端子と、
    　前記ブリッジ端子と前記ローサイドパワー半導体装置の間において、前記負極配線導体に接続されたローサイド端子と、
    　前記ハイサイドパワー半導体装置の表面電極と前記ブリッジ配線導体を接続するハイサイド接続手段と、
    　前記ローサイドパワー半導体装置の表面電極と前記負極配線導体を接続するローサイド接続手段とを備え、
    　前記負極配線導体は絶縁チップを介在して前記ブリッジ配線導体の上方に配置され、
    　前記ハイサイド端子、前記ブリッジ端子、及び前記ローサイド端子は、それぞれ、前記正極配線導体との接続部、前記ブリッジ配線導体との接続部、及び前記負極配線導体との接続部から、前記絶縁板の主面の法線方向に起立した平板状の端子である
    ハーフブリッジパワー半導体モジュールの製造方法であって、
    　前記正極配線導体及び前記ブリッジ配線導体を備えた絶縁配線基板と、前記負極配線導体が接合された前記絶縁チップと、前記ハイサイドパワー半導体装置と、前記ローサイドパワー半導体装置とを用意し、
    　前記正極配線導体の上に前記ハイサイドパワー半導体装置の裏面電極を接合し、
    　前記ブリッジ配線導体の上に前記ローサイドパワー半導体装置の裏面電極を接合し、
    　前記ブリッジ配線導体の上のうち、前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置の間に、前記絶縁チップを介して前記負極配線導体を接合し、
    　前記ハイサイドパワー半導体装置の表面電極と前記ブリッジ配線導体とを前記ハイサイド接続手段を用いて接続し、
    　前記ローサイドパワー半導体装置の表面電極と前記負極配線導体とを前記ローサイド接続手段を用いて接続し、
    　前記ブリッジ配線導体に前記ブリッジ端子を接続し、
    　前記正極配線導体に前記ハイサイド端子を接続し、
    　前記負極配線導体に前記ローサイド端子を接続する
    ことを特徴とするハーフブリッジパワー半導体モジュールの製造方法。
  29. 　１枚の絶縁板と、前記絶縁板の上に互いに電気的に絶縁して配置された、正極配線導体、ブリッジ配線導体、及び負極配線導体と、を備えた絶縁配線基板と、
    　前記正極配線導体の上にその裏面電極が接合された１以上のハイサイドパワー半導体装置と、
    　前記ブリッジ配線導体の上にその裏面電極が接合された１以上のローサイドパワー半導体装置と、
    　前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置の間において、前記ブリッジ配線導体に接続されたブリッジ端子と、
    　前記ハイサイドパワー半導体装置と前記ブリッジ端子の間において、前記正極配線導体に接続されたハイサイド端子と、
    　前記ブリッジ端子と前記ローサイドパワー半導体装置の間において、前記負極配線導体に接続されたローサイド端子と、
    　前記ハイサイドパワー半導体装置の表面電極と前記ブリッジ配線導体を接続するハイサイド接続手段と、
    　前記ローサイドパワー半導体装置の表面電極と前記負極配線導体を接続するローサイド接続手段とを備え、
    　前記絶縁遺体の主面の法線方向から見て、前記負極配線導体は、空隙を介して前記ブリッジ配線導体に包囲され、
    　前記ハイサイド端子、前記ブリッジ端子、及び前記ローサイド端子は、それぞれ、前記正極配線導体との接続部、前記ブリッジ配線導体との接続部、及び前記負極配線導体との接続部から、前記絶縁板の主面の法線方向に起立した平板状の端子である
    ハーフブリッジパワー半導体モジュールの製造方法であって、
    　前記正極配線導体、前記ブリッジ配線導体、及び前記負極配線導体を備えた前記絶縁配線基板と、前記ハイサイドパワー半導体装置と、前記ローサイドパワー半導体装置とを用意し、
    　前記正極配線導体の上に前記ハイサイドパワー半導体装置の裏面電極を接合し、
    　前記ブリッジ配線導体の上に前記ローサイドパワー半導体装置の裏面電極を接合し、
    　前記ハイサイドパワー半導体装置の表面電極と前記ブリッジ配線導体とを前記ハイサイド接続手段を用いて接続し、
    　前記ローサイドパワー半導体装置の表面電極と前記負極配線導体とを前記ローサイド接続手段を用いて接続し、
    　前記ブリッジ配線導体に前記ブリッジ端子を接続し、
    　前記正極配線導体に前記ハイサイド端子を接続し、
    　前記負極配線導体に前記ローサイド端子を接続する
    ことを特徴とするハーフブリッジパワー半導体モジュールの製造方法。
PCT/JP2014/081609 2014-11-28 2014-11-28 ハーフブリッジパワー半導体モジュール及びその製造方法 WO2016084241A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP14907167.2A EP3226294B1 (en) 2014-11-28 2014-11-28 Half-bridge power semiconductor module and method for manufacturing same
PCT/JP2014/081609 WO2016084241A1 (ja) 2014-11-28 2014-11-28 ハーフブリッジパワー半導体モジュール及びその製造方法
US15/527,143 US10756057B2 (en) 2014-11-28 2014-11-28 Half-bridge power semiconductor module and method of manufacturing same
CN201480083659.6A CN107155372B (zh) 2014-11-28 2014-11-28 半桥功率半导体模块及其制造方法
JP2016561200A JP6288301B2 (ja) 2014-11-28 2014-11-28 ハーフブリッジパワー半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/081609 WO2016084241A1 (ja) 2014-11-28 2014-11-28 ハーフブリッジパワー半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
WO2016084241A1 true WO2016084241A1 (ja) 2016-06-02

Family

ID=56073852

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/081609 WO2016084241A1 (ja) 2014-11-28 2014-11-28 ハーフブリッジパワー半導体モジュール及びその製造方法

Country Status (5)

Country Link
US (1) US10756057B2 (ja)
EP (1) EP3226294B1 (ja)
JP (1) JP6288301B2 (ja)
CN (1) CN107155372B (ja)
WO (1) WO2016084241A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018130407A1 (en) * 2017-01-12 2018-07-19 Danfoss Silicon Power Gmbh Power module with optimized bond wire layout
JP2019169609A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
WO2020261385A1 (ja) * 2019-06-25 2020-12-30 三菱電機株式会社 半導体装置および電力変換装置
WO2021229837A1 (ja) * 2020-05-12 2021-11-18 住友電気工業株式会社 半導体装置
WO2021261508A1 (ja) * 2020-06-23 2021-12-30 ローム株式会社 半導体装置
WO2022025041A1 (ja) * 2020-07-28 2022-02-03 ローム株式会社 半導体装置
WO2022118633A1 (ja) * 2020-12-03 2022-06-09 ローム株式会社 半導体装置
WO2024024169A1 (ja) * 2022-07-25 2024-02-01 株式会社日立パワーデバイス パワー半導体モジュールおよびそれを用いたモータ駆動システム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522517B2 (en) 2014-07-03 2019-12-31 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and manufacturing method therefor
WO2016084241A1 (ja) 2014-11-28 2016-06-02 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
US10396057B2 (en) * 2015-02-13 2019-08-27 Nissan Arc, Ltd. Half-bridge power semiconductor module and method for manufacturing same
CN109075086B (zh) * 2016-04-19 2022-07-15 罗姆股份有限公司 半导体装置、功率模块及其制造方法
US11211312B2 (en) * 2017-11-20 2021-12-28 Rohm Co., Ltd. Semiconductor device
CN110739294B (zh) * 2018-07-18 2021-03-16 台达电子企业管理（上海）有限公司 功率模块结构
US11342241B2 (en) 2018-07-18 2022-05-24 Delta Electronics (Shanghai) Co., Ltd Power module
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
EP4075498A3 (en) 2018-07-18 2023-03-01 Delta Electronics (Shanghai) Co., Ltd. Power module structure
DE112018007977T5 (de) * 2018-09-11 2021-06-02 Kyushu Railway Company Steuervorrichtung für einen zug mit variabler spurweite
US10848074B2 (en) * 2018-10-12 2020-11-24 Electronics And Telecommunications Research Institute High voltage bridge rectifier
EP3748835A1 (en) * 2019-06-06 2020-12-09 Infineon Technologies AG Power semiconductor module arrangement
US11758697B2 (en) * 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates
US20230217590A1 (en) * 2020-05-27 2023-07-06 Amosense Co., Ltd. Power module
CN113345871B (zh) * 2021-04-25 2022-09-13 华中科技大学 一种低寄生电感串联功率模块
EP4312263A1 (de) * 2022-07-29 2024-01-31 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und zumindest einem verdrahtungselement
DE102022208031A1 (de) 2022-08-03 2024-02-08 Siemens Aktiengesellschaft Halbleiterbauelement
CN117276226B (zh) * 2023-11-01 2024-04-16 深圳基本半导体有限公司 功率模块、封装结构及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JPH0722553U (ja) * 1992-07-07 1995-04-21 神鋼電機株式会社 パワーモジュール
JP2002033446A (ja) * 2000-05-10 2002-01-31 Nissan Motor Co Ltd 半導体装置
JP2006086438A (ja) * 2004-09-17 2006-03-30 Nichicon Corp 半導体モジュールのバスバー構造
JP2008306872A (ja) * 2007-06-08 2008-12-18 Nissan Motor Co Ltd 半導体装置
JP2009159707A (ja) * 2007-12-26 2009-07-16 Shindengen Electric Mfg Co Ltd ワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路
JP2013089784A (ja) * 2011-10-19 2013-05-13 Hitachi Ltd 半導体装置
WO2014091608A1 (ja) * 2012-12-13 2014-06-19 株式会社 日立製作所 パワー半導体モジュール及びこれを用いた電力変換装置

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819042A (en) 1983-10-31 1989-04-04 Kaufman Lance R Isolated package for multiple semiconductor power components
JP3053298B2 (ja) 1992-08-19 2000-06-19 株式会社東芝 半導体装置
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
US6212087B1 (en) * 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
JP4292652B2 (ja) 1999-09-30 2009-07-08 三菱電機株式会社 パワー半導体モジュール
JP4009056B2 (ja) 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
JP4089143B2 (ja) 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP3635020B2 (ja) 2000-09-28 2005-03-30 京セラ株式会社 インバータ制御モジュール
US6343023B1 (en) 2000-12-15 2002-01-29 Celestica International Inc. System and method for recovering energy in power converters
JP3723869B2 (ja) * 2001-03-30 2005-12-07 株式会社日立製作所 半導体装置
US6943445B2 (en) * 2001-03-30 2005-09-13 Hitachi, Ltd. Semiconductor device having bridge-connected wiring structure
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
US6906404B2 (en) * 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
US6987670B2 (en) * 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
US7505294B2 (en) * 2003-05-16 2009-03-17 Continental Automotive Systems Us, Inc. Tri-level inverter
JP2005192328A (ja) * 2003-12-25 2005-07-14 Toyota Motor Corp 半導体装置
DE102005002707B4 (de) 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
JP4459883B2 (ja) 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
JP4572736B2 (ja) 2005-05-09 2010-11-04 株式会社豊田自動織機 半導体装置
JP4284625B2 (ja) * 2005-06-22 2009-06-24 株式会社デンソー 三相インバータ装置
JP2007220976A (ja) * 2006-02-17 2007-08-30 Toyota Motor Corp 半導体モジュールおよびそれを備えるハイブリッド車両の駆動装置
DE102006014582B4 (de) 2006-03-29 2011-09-15 Infineon Technologies Ag Halbleitermodul
JP2008091809A (ja) 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
JP2009071962A (ja) 2007-09-12 2009-04-02 Toyota Motor Corp インバータ装置およびインバータ装置の製造方法
US20090091892A1 (en) * 2007-09-26 2009-04-09 Rohm Co., Ltd. Semiconductor Device
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
JP5550553B2 (ja) 2008-07-10 2014-07-16 三菱電機株式会社 電力用半導体モジュール
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP5287359B2 (ja) 2009-03-04 2013-09-11 株式会社デンソー 半導体モジュール
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
DE102010002627B4 (de) * 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
JP5211364B2 (ja) 2010-05-07 2013-06-12 三菱電機株式会社 半導体装置
US9363894B2 (en) * 2010-09-24 2016-06-07 Semiconductor Components Industries, Llc Circuit device
JP5447453B2 (ja) 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール
CN103229408A (zh) * 2010-12-01 2013-07-31 株式会社安川电机 电力变换装置
JP5637944B2 (ja) 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール
JP5626472B2 (ja) 2011-07-28 2014-11-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013033812A (ja) 2011-08-01 2013-02-14 Fuji Electric Co Ltd パワー半導体モジュール
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
JP5798412B2 (ja) * 2011-08-25 2015-10-21 日産自動車株式会社 半導体モジュール
JP5971263B2 (ja) * 2012-02-09 2016-08-17 富士電機株式会社 半導体装置
DE112013001234B4 (de) * 2012-03-01 2023-02-02 Mitsubishi Electric Corporation Leistungshalbleitermodul und Energieumsetzungseinrichtung
JP5954410B2 (ja) * 2012-03-28 2016-07-20 富士電機株式会社 半導体装置
CN104170085B (zh) 2012-03-28 2017-05-10 富士电机株式会社 半导体装置
WO2013145619A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2013219290A (ja) 2012-04-12 2013-10-24 Panasonic Corp 半導体装置
CN104396011B (zh) * 2012-07-04 2017-06-06 松下知识产权经营株式会社 半导体装置
JP2014038982A (ja) 2012-08-20 2014-02-27 Ihi Corp 半導体パワーモジュール
WO2014046058A1 (ja) * 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
JP6044321B2 (ja) 2012-12-19 2016-12-14 富士電機株式会社 半導体モジュール
DE102013008193A1 (de) * 2013-05-14 2014-11-20 Audi Ag Vorrichtung und elektrische Baugruppe zum Wandeln einer Gleichspannung in eine Wechselspannung
DE112014002405T5 (de) * 2013-05-16 2016-05-19 Fuji Electric Co., Ltd Halbleitervorrichtung
JP2015099846A (ja) * 2013-11-19 2015-05-28 株式会社豊田自動織機 半導体装置および半導体装置の製造方法
US9899328B2 (en) * 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module
JP6320433B2 (ja) 2014-02-11 2018-05-09 三菱電機株式会社 電力用半導体モジュール
US10522517B2 (en) * 2014-07-03 2019-12-31 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and manufacturing method therefor
WO2016031295A1 (ja) 2014-08-26 2016-03-03 富士電機株式会社 ３レベル電力変換装置
JP6318064B2 (ja) * 2014-09-25 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016084241A1 (ja) 2014-11-28 2016-06-02 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
US10396057B2 (en) * 2015-02-13 2019-08-27 Nissan Arc, Ltd. Half-bridge power semiconductor module and method for manufacturing same
US9972569B2 (en) 2016-04-12 2018-05-15 General Electric Company Robust low inductance power module package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722553U (ja) * 1992-07-07 1995-04-21 神鋼電機株式会社 パワーモジュール
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JP2002033446A (ja) * 2000-05-10 2002-01-31 Nissan Motor Co Ltd 半導体装置
JP2006086438A (ja) * 2004-09-17 2006-03-30 Nichicon Corp 半導体モジュールのバスバー構造
JP2008306872A (ja) * 2007-06-08 2008-12-18 Nissan Motor Co Ltd 半導体装置
JP2009159707A (ja) * 2007-12-26 2009-07-16 Shindengen Electric Mfg Co Ltd ワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路
JP2013089784A (ja) * 2011-10-19 2013-05-13 Hitachi Ltd 半導体装置
WO2014091608A1 (ja) * 2012-12-13 2014-06-19 株式会社 日立製作所 パワー半導体モジュール及びこれを用いた電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3226294A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018130407A1 (en) * 2017-01-12 2018-07-19 Danfoss Silicon Power Gmbh Power module with optimized bond wire layout
JP2019169609A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
WO2020261385A1 (ja) * 2019-06-25 2020-12-30 三菱電機株式会社 半導体装置および電力変換装置
JPWO2020261385A1 (ja) * 2019-06-25 2020-12-30
JP7170871B2 (ja) 2019-06-25 2022-11-14 三菱電機株式会社 半導体装置および電力変換装置
WO2021229837A1 (ja) * 2020-05-12 2021-11-18 住友電気工業株式会社 半導体装置
WO2021261508A1 (ja) * 2020-06-23 2021-12-30 ローム株式会社 半導体装置
WO2022025041A1 (ja) * 2020-07-28 2022-02-03 ローム株式会社 半導体装置
WO2022118633A1 (ja) * 2020-12-03 2022-06-09 ローム株式会社 半導体装置
WO2024024169A1 (ja) * 2022-07-25 2024-02-01 株式会社日立パワーデバイス パワー半導体モジュールおよびそれを用いたモータ駆動システム

Also Published As

Publication number Publication date
CN107155372A (zh) 2017-09-12
CN107155372B (zh) 2019-10-01
US20170345792A1 (en) 2017-11-30
EP3226294B1 (en) 2021-04-07
EP3226294A1 (en) 2017-10-04
JP6288301B2 (ja) 2018-03-14
US10756057B2 (en) 2020-08-25
EP3226294A4 (en) 2018-02-21
JPWO2016084241A1 (ja) 2017-10-26

Similar Documents

Publication Publication Date Title
JP6288301B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US10749520B2 (en) Power circuit and power module using MISFET having control circuit disposed between gate and source
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP5568645B2 (ja) 電力変換装置
JP6603676B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US8461623B2 (en) Power semiconductor module
JP6685414B2 (ja) 電力用半導体モジュール及び電力用半導体装置
US9515061B2 (en) Semiconductor module and semiconductor device
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US20220319976A1 (en) Three-level power module
JP2019017112A (ja) パワー回路
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP2015225988A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14907167

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016561200

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15527143

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2014907167

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE