WO2016072724A1 - 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법 - Google Patents

플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법 Download PDF

Info

Publication number
WO2016072724A1
WO2016072724A1 PCT/KR2015/011755 KR2015011755W WO2016072724A1 WO 2016072724 A1 WO2016072724 A1 WO 2016072724A1 KR 2015011755 W KR2015011755 W KR 2015011755W WO 2016072724 A1 WO2016072724 A1 WO 2016072724A1
Authority
WO
WIPO (PCT)
Prior art keywords
coating film
plasma
peaks
valleys
process part
Prior art date
Application number
PCT/KR2015/011755
Other languages
English (en)
French (fr)
Inventor
김옥률
김옥민
Original Assignee
(주)펨빅스
김옥률
김옥민
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)펨빅스, 김옥률, 김옥민 filed Critical (주)펨빅스
Priority to US15/524,045 priority Critical patent/US20170349992A1/en
Priority to CN201580059892.5A priority patent/CN107004558A/zh
Priority to JP2017544263A priority patent/JP6798997B2/ja
Publication of WO2016072724A1 publication Critical patent/WO2016072724A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/04—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the coating material
    • C23C4/10—Oxides, borides, carbides, nitrides or silicides; Mixtures thereof
    • C23C4/11—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/02—Pretreatment of the material to be coated, e.g. for coating on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/134—Plasma spraying
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/18—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Definitions

  • the present invention is to solve the problem that the process parts of the semiconductor or display manufacturing equipment is exposed to the plasma etching, the bone of the surface before and after the ceramic powder coating (the surface of the main body and the coating film) of the process parts (
  • the present invention relates to a method for improving plasma etching resistance by removing valleys and peaks, and to a process component having improved plasma etching resistance.
  • the present invention relates to a method for improving the plasma etch resistance of a semiconductor or display manufacturing equipment process part, and to a process part with improved plasma etch resistance formed by the method.
  • plasma etching is developed at the valleys and peaks of the coating layer to protect the process parts from the plasma environment, thereby improving semiconductor and display manufacturing productivity and yield. It is to let.
  • the conventional technology for improving plasma etching resistance of semiconductor or display manufacturing equipment process parts is as follows.
  • Korean Patent No. 10-0938474 Low Temperature Aerosol Deposition of Plasma Protective Layer
  • US Patent No. 7,479,464 Low temperature aerosol deposition of plasma resistive layer
  • This technique is a technique for forming a bonding layer between the substrate surface and the plasma resistive layer to prevent cracking or shrinkage in the plasma resistive layer of yttrium oxide during the plasma process.
  • Korean Patent Publication No. 10-2013-0044170 “Components of Plasma Processing Chambers with Textured Plasma Resistant Coatings” and US Patent Publication US 2013/0102156 "Components of plasma processing chambers having textured plasma resistant coatings” include aerosol deposition on the surface of process components.
  • this technique is a technique for forming a yttria coating film on the process parts by using an aerosol deposition method, and then performing polishing, without using a separate process such as the bonding layer of the above-described US Patent US 7,479,464 technology. Since the yttria coating film is formed on the process part by use, and the coating film is polished, the valleys and peaks on the surface of the process part before coating appear on the surface of the coating film. Therefore, in order to remove the coating surface surface valleys and peaks, many coating film thicknesses must be removed, and thus, there is a disadvantage in that a large coating film thickness must be formed during coating. In addition, the coating film formed by coating without removing the valleys and peaks on the surface of the process part before coating has a disadvantage in that plasma etching resistance is lowered as described above.
  • Patent Document 1 Republic of Korea Patent Registration 10-0607790 "Processing chamber and a component having a textured inner surface and its manufacturing method"
  • Patent Document 2 United States Patent US 6,933,025 "Chamber having components with textured surfaces and method of manufacture"
  • Patent Document 3 3. Republic of Korea Patent 10-0938474 "Deposition of low temperature aerosol of the plasma protective layer"
  • Patent Document 4 4. US Patent US 7,479,464 "Low temperature aerosol deposition of plasma resistive layer"
  • Patent Document 5 The Republic of Korea Patent Publication 10-2013-0044170 "Component of the plasma processing chamber having a textured plasma coating"
  • Patent Document 6 United States Patent Application Publication US 2013/0102156 "Components of plasma processing chambers having textured plasma resistant coatings"
  • Patent Document 7 United States Patent Application Publication US 2013/0273327 "Ceramic coated article and process for applying ceramic coating"
  • Patent Document 8 8. Republic of Korea Patent Publication 10-2014-0100030 "Surface treatment method and ceramic structure using the same"
  • An object of the present invention is to provide a method for improving plasma etching resistance of semiconductor and display manufacturing equipment process parts, and a process part for improving plasma etching resistance formed by the method.
  • the valleys and peaks on the surface of the process parts are removed before the ceramic coating film is formed on the process parts.
  • the surface roughness Rz value of the coating film or the microscopic surface photograph By controlling the area ratio between the light and dark areas, plasma etching resistance developed at the valleys and peaks of the ceramic coating layer surface can be improved.
  • plasma etching resistance may be further improved.
  • the present invention is a process component for semiconductor or display manufacturing equipment exposed to plasma, wherein a ceramic coating film is formed on the surface of the process part body from which part or all of the valleys and peaks are removed, and the bone is formed on the surface of the coating film. and a process component having improved plasma etch resistance, wherein part or all of a valley and a peak are removed.
  • the present invention also provides a method for improving plasma etching resistance of semiconductor or display manufacturing equipment process parts exposed to plasma, comprising the steps of: (a) preparing a process part; (b) removing some or all of the valleys and peaks from the surface of the process component body; (c) forming a ceramic coating film on the surface of the process part body; And (d) removing some or all of the valleys and peaks from the surface of the coating film; Plasma etching resistance strengthening treatment method of a process component comprising a.
  • Plasma etching resistance of semiconductor or display manufacturing equipment process parts exposed to plasma can be improved.
  • 1 is a 1,200 times magnification optical micrograph of the surface of an alumina ceramic component, showing that some valleys and peaks of the ceramic surface are removed such that the surface roughness Rz is less than 5.0 ⁇ m (a) And state (b) in which the valleys and the peaks were removed relatively more so that the surface roughness Rz was 3.0 ⁇ m or less.
  • FIG. 2 is a 1,200 times optical microscope photograph of the surface of a coating film coated with yttria (Y 2 O 3 ) on the surface of an alumina ceramic component, wherein the surface roughness Rz is less than 2.0 ⁇ m, and The peak (a) is removed, and the surface roughness Rz is 1.0 ⁇ m or less, and the valley and the peak are relatively more removed (b).
  • FIG. 3 is a process flowchart of a method for improving plasma etching resistance of semiconductor or display manufacturing equipment process parts exposed to plasma.
  • FIG. 5 is yttria (Y 2 O 3 is an alumina ceramic surface of the part (a), an alumina ceramic component of bone and a peak has been removed a portion (b) and valleys on the surface and a peak formed in an alumina ceramic surface of the part to remove a portion ) 1,200 times magnification optical micrograph of the coating film surface (c), respectively.
  • FIG. 6 is a table showing surface roughness Rz values of (a) to (c) of FIG. 5.
  • FIG. 7 is a 1,200 times magnification optical micrograph showing a state in which the valleys and peaks are partially removed from the surface of the alumina ceramic component (a) and the surface of the Y 2 O 3 coating film formed on the surface of the alumina ceramic components in which the valleys and peaks are partially removed. (B) shows the valleys and peaks partially removed.
  • FIG. 8 is a table showing surface roughness Rz values of FIGS. 7A and 7B.
  • FIG. 9 is a magnification 1,200 times optical micrograph showing the surface of the Y 2 O 3 coating film formed by performing a blast (blast) on the surface of the alumina ceramic component and then spray coating.
  • FIG. 10 is a table showing surface roughness Rz values of the thermal sprayed coating film shown in FIG. 9.
  • FIG. 11 is a process flow diagram related to another method of improving plasma etch resistance of semiconductor or display manufacturing equipment process components exposed to plasma.
  • FIG. 13 is a table showing surface roughness Rz values of (a) and (b) in FIG. 12.
  • FIG. 14 is a 1,200 times magnification optical micrograph, in which the valleys and peaks of the quartz surface are partially removed (a), and the yttria formed on the quartz surface from which the valleys and peaks of the surface are partially removed (Y 2); O 3 ) shows a state (c) in which the valleys and peaks of the surface of the yttria (Y 2 O 3 ) coating layer formed on the surface of the coating film (b) and the quartz surface from which the valleys and peaks of the surface are partially removed.
  • FIG. 15 is a table showing surface roughness Rz values of (a) to (c) of FIG. 14.
  • a process component for semiconductor or display manufacturing equipment exposed to plasma which is parallel to a center line (mean line) where the peak and valley areas are equal within the surface roughness measurement interval.
  • distance value average ((V1 + V2 + V3 + V4 + V5) / 5) and the highest peak from the datum line to the 5 deepest valleys (V1.V2, V3, V4, V5) in the surface roughness measurement section Absolute value (((P1 + P2 + P3 + P4 + P5) / 5- (V1 + V2 + V3 + V4 + V5) for the difference of the mean of the distance values up to five (P1, P2, P3, P4, P5) ) / 5])
  • a ceramic coating film is formed on the surface of the main body of the process part with the bones and peaks removed or partially so that the surface roughness (Rz) value expressed by the surface roughness (Rz) is less than 5.0 ⁇ m, and the bones on the surface of the coating film Some or all of the peaks are removed, but the coating layer is
  • a method of improving plasma etching resistance of semiconductor or display manufacturing equipment process parts exposed to plasma comprising: (a) preparing a process part; (b) the surface roughness measurement interval from an arbitrarily datum line parallel to the center line (mean line) where the area of the peak and valley is equal within the surface roughness measurement interval.
  • Distance value average ((V1 + V2 + V3 + V4 + V5) / 5) to five deep valleys (V1.V2, V3, V4, V5) and the highest five peaks (P1, P2, P3, P4, Surface roughness expressed as an absolute value ([(P1 + P2 + P3 + P4 + P5) / 5- (V1 + V2 + V3 + V4 + V5) / 5]) with respect to the difference between the mean values of the distances to P5).
  • step (c) is Y 2 O 3 (yttria), YF 3 (yttrium fluoride), YSZ (Y 2 O 3 stabilized ZrO 2 ), Y 4 Al 2 O 9 at 0 ⁇ 60 °C and vacuum conditions (YAM), Y 3 Al 5 O 12 (YAG) and YAlO 3 (YAP) any one or two or more is characterized in that the coating film is formed by spraying a ceramic powder, the step (d) is the coating film The surface roughness (Rz) value of less than 2.0 ⁇ m, the plasma etching resistance strengthening treatment method of the process component.
  • the present invention is a process component for semiconductor or display manufacturing equipment exposed to plasma, which is parallel to a center line (mean line) where the area of peak and valley is equal within the surface roughness measurement interval.
  • the average distance value ((V1 + V2 + V3 + V4 + V5) / 5 from the arbitrary datum line to the five deepest valleys (V1.V2, V3, V4, V5) in the surface roughness measurement interval; Absolute value (((P1 + P2 + P3 + P4 + P5) / 5- (V1 + V2 + V3 +) for the difference of the mean of the distances to the five highest peaks (P1, P2, P3, P4, P5) V4 + V5) / 5]), a ceramic coating film is formed on the surface of the main body of the process part with the valleys and peaks removed or partially so that the surface roughness (Rz) value represented by V4 + V5) / 5]) is less than 5.0 ⁇ m and is present on the surface of the coating film.
  • the process part of the present invention is made of one or more of ceramic, quartz, metal material, and polymer. Ceramic powder is sprayed on the surface of the process part to form a coating film. Ceramic powder forming the coating layer is Y 2 O 3 (yttria), YF 3 (yttrium fluoride), Y 2 O 3 stabilized ZrO 2 (YSZ), Y 4 Al 2 O 9 (YAM) excellent in the resistance to plasma.
  • YAG Y 3 Al 5 O 12
  • YAP YAlO 3
  • the ceramic powder is preferably applied to 99% or more purity.
  • the coating film is sprayed the ceramic powder at 0 ⁇ 60 °C and vacuum conditions (b) of Figure 2, Figure 7 (b), Figure 12 (b), Figure 14 of ( As shown in b) and (c), it can be formed to be free of pores and cracks.
  • the valleys and peaks present on the surface of the main body of the process part serve as a cause of plasma etching even after the ceramic coating layer is formed. Accordingly, the plasma etch rate may be lowered by removing some or all of the valleys and peaks on the surface of the process component body.
  • the valleys and peaks present on the surface of the coating film formed by forming the coating film formed by the spray coating of the ceramic powder on the surface of the process part also act as a cause of plasma etching. Accordingly, by removing some or all of the valleys and peaks on the surface of the coating layer, plasma etching rate may be further lowered.
  • the thickness of the coating film may be 2.0 to 15 ⁇ m.
  • the initial thickness of the coating film after coating is formed to 3.0 ⁇ 20 ⁇ m, the thickness of the coating film by removing the valleys and peaks of the coating film 2.0 ⁇ Plasma etching resistance can be improved by maintaining at 15 micrometers.
  • the degree of removal of valleys and peaks from the surface of the main body of the process part (before the coating layer) and the surface of the coating layer may be quantified by calculating surface roughness Rz or analyzing an optical micrograph.
  • the surface roughness Rz when used as a reference, when Rz of the surface of the main body of the process part is less than 5.0 ⁇ m, it contributes to the improvement of the plasma etching resistance.
  • ceramic process parts are generally made of sintering, and the surface roughness Rz of such a sintered product is formed to 5.0 ⁇ m or more, and when the valleys and peaks of the surface of the sintered product are removed, the surface of the sintered product Roughness Rz may be reduced to less than 5.0 ⁇ m to reduce plasma etching that develops in valleys and peaks.
  • quartz quartz
  • the surface of a metallic material process part such as aluminum is generally formed in a uniform pattern or irregular pattern, and has a surface roughness Rz of 5.0 ⁇ m or more, and removes valleys and peaks (pattern or pattern) on the surface of such process part.
  • the surface roughness Rz of the process part is reduced to less than 5.0 ⁇ m.
  • the Rz of the surface of the ceramic coating film formed on the surface of the process part main body contributes to the improvement of the plasma etching resistance when it is less than 2.0 ⁇ m.
  • surface roughness Rz is more than 2.498 ⁇ 3.289 ⁇ m 2.0 ⁇ m a value as shown in (c) of [5]
  • the surface roughness Rz of the coating film is formed to be less than 2.0 ⁇ m, valleys and peaks on the surface of the coating film It is possible to reduce the plasma etching developed in the.
  • Rz It is possible to determine whether or not to proceed with the surface treatment based on 5.0 ⁇ m (surface roughness of the surface of the main body of the process part before coating) and Rz 2.0 ⁇ m (surface roughness of the coating film).
  • the optical micrograph analysis criteria are as follows.
  • the optical micrograph of the surface of the coating film is divided into light and dark parts according to relative brightness, when the light area becomes 10% or more based on the dark area, it contributes to the improvement of plasma etching resistance. do.
  • the optical micrograph of the surface of the main body of the process part when the roux area becomes 10% or more based on the dark portion area, it contributes to the improvement of the plasma etching resistance.
  • the rosters 20 and 40 are flattened by the combined removal method of the valleys and peaks so that the light is reflected and appears bright, and the bright part If much appears, it means that the surface of the main body of the process part or the surface of the ceramic coating film of the process part becomes flat.
  • the surface roughness Rz has a value of less than 5.0 ⁇ m (the Rz value is small), and the plasma etching resistance is improved. do.
  • the surface roughness measurement interval is determined from an arbitrary datum line parallel to a center line (mean line) where the area of the peak and valley is the same within the surface roughness measurement interval.
  • Distance value average ((V1 + V2 + V3 + V4 + V5) / 5) to the five deepest valleys (V1.V2, V3, V4, V5) and five highest peaks (P1, P2, P3, P4)
  • Surface roughness expressed as an absolute value ([(P1 + P2 + P3 + P4 + P5) / 5- (V1 + V2 + V3 + V4 + V5) / 5]) with respect to the difference between the mean values of the distances to P5) And removing some or all of the valleys and peaks from the surface of the process part body so that the (Rz) value is less than 5.0 ⁇ m.
  • any one of cutting, grinding, brushing, polishing, lapping, and chemical polishing is applied. Or a combination of two or more methods.
  • step (c) by spraying the ceramic powder at 0 to 60 ° C. and vacuum conditions, cracks and pores may not be generated in the ceramic coating layer.
  • the ceramic powder any one or two or more of Y 2 O 3 , YF 3 , YSZ, Y 4 Al 2 O 9 , Y 3 Al 5 O 12, and YAlO 3 may be applied.
  • Whether the process of removing the bones and peaks from the process part body surface (before the coating film is formed) and the surface of the coating film is progressed, and the amount of work may be determined through surface roughness Rz or optical micrograph analysis.
  • Figure 3 schematically shows the progress of the step according to the surface roughness.
  • step (b) the surface roughness Rz of the main body of the process part is less than 5.0 ⁇ m, and in step (d), the bone and peak are removed so that the surface roughness Rz of the coating film is less than 2.0 ⁇ m. To proceed.
  • the surface roughness Rz of the process part main body is checked, and if the surface roughness Rz of the process part main body is 5.0 ⁇ m or more, the surface roughness of the process part main body so that the surface roughness Rz is less than 5.0 ⁇ m (Work to remove valleys and peaks. Further, in the step (d), the valleys and peaks on the surface of the ceramic coating film are removed so that the surface roughness Rz of the surface of the ceramic coating film is less than 2.0 ⁇ m.
  • the surface roughness Rz of the main body of the process part is 5.0 ⁇ m or more ((a) in Fig. 5), (b) of Fig. 5
  • the peak and valleys are partially removed to adjust the surface roughness Rz of the process part to less than 5.0 ⁇ m, and spray coating the ceramic powder as shown in (c) of FIG. 5 to form a coating layer free of pores and cracks.
  • the ceramic coating film surface roughness Rz of the process part is formed to be 2.0 ⁇ m or more.
  • the plasma etching resistance is much higher than that shown in (c) of FIG. 5. Gets bigger
  • the coating film is formed in the state (a) of FIG. 7 has a much higher plasma etching resistance than the coating film is formed in the state (b) of FIG. 5, and Rz as shown in (a) of FIG. When a small value of less than 5.0 ⁇ m When the coating film is formed as shown in (b) of FIG. 7 after the Rz of the coating film is less than 2.0 ⁇ m, the coating film of the process component is much more plasma etch resistance.
  • Patents 10-2013-0044170 “Components of Plasma Processing Chambers with Textured Plasma Resistant Coatings”
  • US Patent Publication US 2013/0102156 “Components of plasma processing chambers having textured plasma resistant coatings” 50% or more is better than the plasma etch resistance of the coating film in which the yttria coating film is formed without the peak removed. That is, if the process component according to US 2013/0102156 can be used for 6,000 hours after being exposed to plasma, it means that the process part according to the present invention can be used after being exposed to plasma for 12,000 hours or more.
  • the surface roughness Rz of the ceramic coating film should be made as small as possible by removing valleys and peaks on the surface of the coating film. This is because the smaller the surface roughness Rz of the pre-coating process part and the surface roughness Rz of the post-coating process part ceramic coating film, the greater the plasma etching resistance.
  • the reason why the surface of the process part and the Rz value of the coating film cannot be reduced indefinitely is that the surface treatment time of the process part and the coating film thickness (initial thickness) of the process part cannot be increased indefinitely. Therefore, the surface roughness Rz value should be adjusted in consideration of the surface condition of the main body of the process part before coating and the thickness of the ceramic coating film after coating.
  • step (b) may be omitted and subsequent steps may be sequentially performed.
  • step (b) the optical micrograph of the surface of the main body of the process part is divided into roux and dark portions according to relative brightness, and the roux area Y based on the dark portion area X. ) Is 10% or more, and in step (d), the optical micrograph of the surface of the coating film is divided into roux and dark portions according to relative brightness, so that the roux area is 10% or more based on the dark portion area.
  • FIG. 1 in an optical microscope photograph of the surface of the process part main body (before forming the coating film), ⁇ area Y of area 20 / area Y of arm 10 ⁇ That is, it may be confirmed that Y / X is less than 10%, and if less than 10%, the valleys and peaks on the surface of the main body of the process part may be removed.
  • FIG. 2 in the micrograph showing the surface of the ceramic coating film of the process part, ⁇ area Y of area 40 / area X of arm 30 ⁇ , that is, Y / X is 10. It may be confirmed that the percentage is greater than or equal to 10%, and the valleys and peaks on the surface of the ceramic coating layer of the process part may be removed to improve plasma etching resistance.
  • step (b) may be omitted and proceed to the next step.
  • the surface roughness Rz of the coating film is The Rz value is distributed in the range of 2.103 to 2.311 ⁇ m ((b) of FIG. 14) of 2.0 ⁇ m or more, and the surface roughness Rz value of the coating layer is 2.0 ⁇ m by removing valleys and peaks on the surface of the coating layer having the Rz value of 2.0 ⁇ m or more. If it is adjusted to less than ((c) of FIG. 14, the surface roughness Rz is 0.254-0.389 ⁇ m), plasma etching resistance of the ceramic coating film of the process part may be improved.
  • the present invention provides a method for improving plasma etch resistance through removal of valleys and peaks on the front and back surfaces of the ceramic powder coating on the process parts (the surface of the process part body and the surface of the coating film) and thereby the plasma.
  • the present invention relates to a process part with improved corrosion resistance, and solves the problem of etching process parts of semiconductor or display manufacturing equipment by exposure to plasma.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Coating By Spraying Or Casting (AREA)

Abstract

본 발명은 반도체 또는 디스플레이 제조장비의 공정부품이 플라즈마에 노출되어 식각되는 문제를 해결하기 위한 것으로서, 공정부품에 대한 세라믹 파우더 코팅 전·후 표면(공정부품 본체의 표면 및 코팅막의 표면)의 골(valley)과 피크(peak)의 제거를 통해 플라즈마 내식각성을 향상시키는 방법과 이로 인해 플라즈마 내식각성이 향상된 공정부품에 관한 것이다. 본 발명은 「플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품으로서, 골(valley)과 피크(peak)의 일부 또는 전부가 제거된 본체의 표면에 코팅막이 형성되고, 상기 코팅막 표면에서 골(valley)과 피크(peak)의 일부 또는 전부가 제거된 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품」을 제공한다.

Description

플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법
본 발명은 반도체 또는 디스플레이 제조장비의 공정부품이 플라즈마에 노출되어 식각되는 문제를 해결하기 위한 것으로서, 공정부품에 대한 세라믹 파우더 코팅 전·후 표면(공정부품 본체의 표면 및 코팅막의 표면)의 골(valley)과 피크(peak)의 제거를 통해 플라즈마 내식각성을 향상시키는 방법과 이로 인해 플라즈마 내식각성이 향상된 공정부품에 관한 것이다.
본 발명은 반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시키는 방법 및 이 방법에 의해 형성된 플라즈마 내식각성이 향상된 공정부품에 관한 것으로서, 플라즈마 내식각성이 우수한 세라믹 파우더를 분사 코팅하기 전 공정부품의 표면 및 세라믹 파우더 분사 코팅 후의 코팅막 표면의 골과 피크를 일부 또는 전부를 제거함으로써 코팅막의 골과 피크에서 전개되는 플라즈마 식각을 조절하여 공정부품을 플라즈마 환경으로부터 보호하여 반도체 및 디스플레이 제조 생산성 및 수율을 향상시키기 위한 것이다.
반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시키기 위한 종래의 기술을 소개하면 다음과 같다.
대한민국 등록특허 10-0607790 "텍스처링된 내부표면을 구비한 처리 챔버 및 부품 및 이의 제조방법"과 미국등록특허 US 6,933,025 "Chamber having components with textured surfaces and method of manufacture"는 플라즈마 챔버용 돔(dome)형 용기 벽에 150 내지 450 마이크로인치의 거칠기 평균을 가진 거친 표면에 플라즈마 분무된 세라믹 코팅부가 유전체 재료의 거친 표면상에 적용되어, 플라즈마 분무된 세라믹 코팅부에 음의 값인 평균왜도(average skewness)를 가진 거칠기를 갖도록 텍스처링함으로써 부품 표면이 양호한 파티클 부착성을 가지게 하는 기술이 있다. 다만, 플라즈마 분무된 코팅부 표면의 골과 피크에서 플라즈마로 인한 식각이 빠른 속도로 전개되는 문제점이 있으므로 결국 파티클 발생이 우려되는 문제점이 있다.
대한민국 등록특허 10-0938474 "플라즈마 보호층의 저온 에어로졸 증착" 및 미국등록특허 US 7,479,464 "Low temperature aerosol deposition of plasma resistive layer"에는 반도체 챔버 구성요소/부품 상에 플라즈마 저항층의 저온에어로졸 증착을 위한 방법이 나타나 있다. 이 기술은 기판 표면과 플라즈마 저항층 사이에 결합층을 형성하여 플라즈마 공정 동안 이트륨 산화물의 플라즈마 저항층에 균열이 발생하거나 패어지는 것을 방지하는 기술이다. 다만, 이 기술은 저온에어로졸 증착에 의한 기판과 코팅층과의 결합력 부족을 해소하기 위하여 결합층을 형성한 것이기 때문에, 상기 코팅층 표면의 골과 피크가 결합층의 피크와 골 형태 그대로 유지되어 상기 코팅층 표면의 골과 피크에서 플라즈마 식각이 전개되는 단점이 있다.
대한민국 공개특허 10-2013-0044170 "텍스쳐된 내플라즈마 코팅을 갖는 플라즈마 프로세싱 챔버의 컴포넌트" 및 미국공개특허 US 2013/0102156 "Components of plasma processing chambers having textured plasma resistant coatings"에는, 공정부품 표면에 에어로졸 증착 방법을 이용하여 내플라즈마 이트리아(yttria; Y2O3) 코팅막을 형성하고, 그 코팅막 표면을 다이아몬드 패드로 연마하여 상호연결된 스크래치의 텍스쳐(texture of interconnected scratch)를 형성하여 플라즈마 노출 표면상의 막축척(film buildup)으로부터 입자생성을 방지하고자 하는 기술이 나타나 있다. 다만, 이 기술은 에어로졸 증착방법을 이용하여 공정부품에 이트리아 코팅막을 형성한 후 연마를 실시하는 기술인데, 전술한 미국등록특허 US 7,479,464 기술의 결합층과 같은 별도의 처리 없이, 에어로졸 증착방법을 이용하여 이트리아 코팅막을 공정부품에 형성하고, 이 코팅막을 연마하기 때문에 코팅 전 공정부품 표면의 골과 피크의 형태가 코팅막 표면구조에 그대로 나타난다. 그래서, 상기 코팅막 표면 골과 피크를 제거하기 위해서 많은 코팅막 두께를 제거해야 하기 때문에, 코팅시 많은 코팅막 두께를 형성하여야 하는 단점이 있다. 또한, 코팅 전 공정부품 표면의 골과 피크를 제거하지 않고 코팅하여 형성된 코팅막은 전술한 바와 같이 플라즈마 내식각성이 저하되는 단점이 있다.
미국공개특허 US 2013/0273327 "Ceramic coated article and process for applying ceramic coating"에 기재된 기술은 알루미나(alumina; Al2O3)로 구성된 공정부품 표면을 비드 블라스팅(bead blasting)하여 거칠게 한 후 그 거친 표면을 따라 플라즈마 스프레이 방법을 이용하여 세라믹 코팅막을 형성시킨 후 그 거친 세라믹 코팅막 표면을 연마(polishing)하여 코팅막 표면을 매끄럽게 하는 기술이다. 이 기술은 코팅막 표면을 연마처리하는 것이지만 코팅막 전체에 기공과 균열이 분포되어, 플라즈마에 노출되는 코팅막 표면의 골과 피크에서 플라즈마 식각이 전개되는 문제점이 있다.
대한민국 공개특허 10-2014-0100030 "표면 처리 방법 및 이를 이용한 세라믹 구조물"에 기재된 기술은 모재에 블라스트(blast) 처리하여 플라즈마 스프레이 방법을 이용하여 세라믹 코팅을 실시한 후 코팅막을 연마 처리하는 기술이다. 다만, 상기 기술은 전술한 미국공개특허 US 2013/0273327과 같이 코팅후 연마처리를 하더라도 코팅막 표면에 기공과 균열이 코팅막 전체에 분포되어, 플라즈마에 노출되는 코팅막 표면의 골과 피크에서 플라즈마 식각이 전개되는 문제점이 있다.
(특허문헌 1) 1. 대한민국 등록특허 10-0607790 "텍스처링된 내부표면을 구비한 처리 챔버 및 부품 및 이의 제조방법"
(특허문헌 2) 2. 미국등록특허 US 6,933,025 "Chamber having components with textured surfaces and method of manufacture"
(특허문헌 3) 3. 대한민국 등록특허 10-0938474 "플라즈마 보호층의 저온 에어로졸 증착"
(특허문헌 4) 4. 미국등록특허 US 7,479,464 "Low temperature aerosol deposition of plasma resistive layer"
(특허문헌 5) 5. 대한민국 공개특허 10-2013-0044170 "텍스쳐된 내플라즈마 코팅을 갖는 플라즈마 프로세싱 챔버의 컴포넌트"
(특허문헌 6) 6. 미국공개특허 US 2013/0102156 "Components of plasma processing chambers having textured plasma resistant coatings"
(특허문헌 7) 7. 미국공개특허 US 2013/0273327 "Ceramic coated article and process for applying ceramic coating"
(특허문헌 8) 8. 대한민국 공개특허 10-2014-0100030 "표면 처리 방법 및 이를 이용한 세라믹 구조물"
본 발명은 반도체 및 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상키는 방법 및 이 방법에 의해 형성된 플라즈마 내식각성이 향상된 공정부품을 제공하는데 그 목적이 있다.
반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시키기 위하여, 공정부품에 세라믹 코팅막을 형성시키기 전에 공정부품 표면의 골과 피크의 일부 또는 전부를 제거하여 표면조도 Rz값 또는 현미경 표면사진에서 나타나는 밝은 부분과 어두운 부분의 면적비를 조절하고, 그 처리된 공정부품 표면에 세라믹 코팅막을 형성시킨 후 다시 상기 코팅막 표면의 골과 피크의 일부 또는 전부를 제거하여 코팅막의 표면조도 Rz값 또는 현미경 표면사진에서 나타나는 밝은 부분과 어두운 부분의 면적비를 조절함으로써 세라믹 코팅막 표면의 골과 피크에서 전개되는 플라즈마 내식각성을 향상시킬 수 있다. 또한, 상기 코팅막이 기공과 균열 없이 형성되면 플라즈마 내식각성을 더욱 향상시킬 수 있다.
본 발명은 「플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품으로서, 골(valley)과 피크(peak)의 일부 또는 전부가 제거된 공정부품 본체의 표면에 세라믹 코팅막이 형성되고, 상기 코팅막 표면에서 골(valley)과 피크(peak)의 일부 또는 전부가 제거된 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품」을 제공한다.
또한, 본 발명은 「플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시키는 방법으로서, (a) 공정부품을 준비하는 단계; (b) 상기 공정부품 본체 표면에서 골과 피크의 일부 또는 전부를 제거하는 단계; (c) 상기 공정부품 본체 표면에 세라믹 코팅막을 형성시키는 단계; 및 (d) 상기 코팅막 표면에서 골과 피크의 일부 또는 전부를 제거하는 단계; 를 포함하는 것을 특징으로 하는 공정부품의 플라즈마 내식각성 강화 처리 방법」을 함께 제공한다.
본 발명이 제공하는 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법에 따르면 다음과 같은 효과가 있다.
1) 플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시킬 수 있다.
2) 플라즈마 내식각성이 향상된 공정부품을 반도체 및 디스플레이 제조장비에 장착함으로써 공정부품의 수명 연장 및 제품 생산성 및 수율을 향상시킬 수 있다.
3) 플라즈마 내식각성이 향상된 공정부품을 반도체 및 디스플레이 제조장비에 장착함으로써 플라즈마 식각으로 인한 파티클 발생을 억제하여 공정을 연속적으로 유지 할 수 있다.
[도 1]은 알루미나 세라믹 부품 표면에 대한 배율 1,200배 광학현미경 사진으로서, 표면조도 Rz가 5.0㎛ 미만이 되도록 세라믹 표면의 골(valley)과 피크(peak)가 일부 제거된 것을 나타낸 상태 (a)와, 표면조도 Rz가 3.0㎛ 이하가 되도록 골과 피크가 상대적으로 더 많이 제거된 상태 (b)를 나타낸 것이다.
[도 2]는 알루미나 세라믹 부품 표면에 이트리아(Y2O3)가 코팅된 코팅막 표면에 대한 배율 1,200배 광학현미경 사진으로서, 표면조도 Rz가 2.0㎛ 미만이 되도록 코팅막 표면의 골(valley)과 피크(peak)가 제거된 상태 (a)와 표면조도 Rz가 1.0㎛ 이하가 되도록 골과 피크가 상대적으로 더 많이 제거된 상태 (b)를 나타낸 것이다.
[도 3]은 플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시키는 방법에 관한 공정 순서도이다.
[도 4]는 표면조도 Ra를 설명하기 위한 그래프 (a)와 표면조도 Rz를 설명하기 위한 그래프 (b)를 나타낸 것이다.
[도 5]는 알루미나 세라믹 부품 표면 (a), 알루미나 세라믹 부품 표면의 골과 피크가 일부분 제거된 상태 (b) 및 골과 피크가 일부분 제거된 알루미나 세라믹 부품 표면에 형성된 이트리아(Y2O3) 코팅막 표면 (c)를 각각 촬영한 배율 1,200배 광학현미경 사진이다.
[도 6]은 [도 5]의 (a) 내지 (c)의 표면조도 Rz값을 나타내는 표이다.
[도 7]은 배율 1,200배 광학현미경 사진으로서, 알루미나 세라믹 부품 표면에 골과 피크가 일부분 제거된 상태 (a) 및 골과 피크가 일부분 제거된 알루미나 세라믹 부품 표면에 형성된 Y2O3 코팅막 표면의 골과 피크가 일부분 제거된 상태 (b)를 나타낸 것이다.
[도 8]은 [도 7]의 (a) 및 (b)의 표면조도 Rz값을 나타내는 표이다.
[도 9]는 알루미나 세라믹 부품 표면에 블라스트(blast)를 실시한 후 용사 코팅하여 형성된 Y2O3 코팅막 표면을 나타내는 배율 1,200배 광학현미경 사진이다.
[도 10]은 [도 9]에 나타난 용사 코팅막의 표면조도 Rz값을 나타내는 표이다.
[도 11]은 플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시키는 또 다른 방법에 관한 공정 순서도이다.
[도 12]는 배율 1,200배 광학현미경 사진으로서, 질화알루미늄 세라믹 부품 표면의 골과 피크가 일부분 제거된 상태 (a)와, 골과 피크가 일부분 제거된 질화알루미늄 세라믹 부품 표면에 형성된 Y2O3 코팅막 표면의 골과 피크가 일부분 제거된 상태 (b)를 나타낸 것이다.
[도 13]은 [도 12]의 (a) 및 (b)의 표면조도 Rz값을 나타내는 표이다.
[도 14]는 배율 1,200배 광학현미경 사진으로서, 석영(quartz) 표면의 골과 피크가 일부분 제거된 상태 (a)와, 표면의 골과 피크가 일부분 제거된 석영 표면에 형성된 이트리아(Y2O3) 코팅막 표면 (b) 및 표면의 골과 피크가 일부분 제거된 석영 표면에 형성된 이트리아(Y2O3) 코팅막 표면의 골과 피크가 일부분 제거된 상태 (c)를 나타낸 것이다.
[도 15]는 [도 14]의 (a) 내지 (c)의 표면조도 Rz값을 나타내는 표이다.
본 발명의 실시를 위한 최선의 형태는 다음과 같다.
1. 플라즈마 내식각성이 향상된 공정부품
본 발명에 따른 플라즈마 내식각성이 향상된 공정부품의 최선의 형태는,
「플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품으로서, 표면조도 측정 구간 내에서 피크(Peak)와 골(valley)의 면적이 같아지는 중심선(center line; mean line)과 평행한 임의의 기준선(arbitrary datum line)으로부터 상기 표면조도 측정 구간 내 가장 깊은 골 5개(V1. V2, V3, V4, V5)까지의 거리값 평균((V1+V2+V3+V4+V5)/5)과 가장 높은 피크 5개(P1, P2, P3, P4, P5)까지의 거리값 평균의 차에 대한 절대값([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])으로 표현되는 표면조도(Rz) 값이 5.0㎛ 미만이 되도록 골과 피크를 일부 또는 전체를 제거한 상태의 공정부품 본체 표면에 세라믹 코팅막이 형성되고, 상기 코팅막 표면에 존재하는 골과 피크의 일부 또는 전부가 제거된 것을 특징으로 하되, 상기 코팅막은 Y2O3(yttria), YF3(yttrium fluoride), YSZ(Y2O3 stabilized ZrO2), Y4Al2O9(YAM), Y3Al5O12(YAG) 및 YAlO3(YAP) 중 어느 하나 이상으로 조성되고, 기공과 균열이 없으며, 표면조도(Rz) 값이 2.0㎛ 미만인 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품」이다.
2. 공정부품의 플라즈마 내식각성 강화 처리 방법
본 발명에 따른 공정부품의 플라즈마 내식각성 강화 처리 방법의 최선의 형태는,
「플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시키는 방법으로서, (a) 공정부품을 준비하는 단계; (b) 표면조도 측정 구간 내에서 피크(Peak)와 골(valley)의 면적이 같아지는 중심선(center line; mean line)과 평행한 임의의 기준선(arbitrary datum line)으로부터 상기 표면조도 측정 구간 내 가장 깊은 골 5개(V1. V2, V3, V4, V5)까지의 거리값 평균((V1+V2+V3+V4+V5)/5)과 가장 높은 피크 5개(P1, P2, P3, P4, P5)까지의 거리값 평균의 차에 대한 절대값([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])으로 표현되는 표면조도(Rz) 값이 5.0㎛ 미만이 되도록 상기 공정부품 본체 표면에서 골과 피크의 일부 또는 전체를 제거하는 단계; (c) 상기 공정부품 본체 표면에 세라믹 코팅막을 형성시키는 단계; 및 (d) 상기 코팅막 표면에서 골과 피크의 일부 또는 전부를 제거하는 단계; 를 포함하되, 상기 (c)단계는 0~60℃ 및 진공 조건에서 Y2O3(yttria), YF3(yttrium fluoride), YSZ(Y2O3 stabilized ZrO2), Y4Al2O9(YAM), Y3Al5O12(YAG) 및 YAlO3(YAP) 중 어느 하나 또는 둘 이상이 혼합된 세라믹 파우더를 분사하여 코팅막을 형성시키는 것을 특징으로 하고, 상기 (d)단계는 상기 코팅막의 표면조도(Rz) 값이 2.0㎛ 미만이 되도록 하는 것을 특징으로 하는 공정부품의 플라즈마 내식각성 강화 처리 방법」이다.
이하에서는 첨부된 도면과 함께 본 발명에 따른 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법에 대해 상세하게 설명한다.
1. 플라즈마 내식각성이 향상된 공정부품
본 발명은 「플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품으로서, 표면조도 측정 구간 내에서 피크(Peak)와 골(valley)의 면적이 같아지는 중심선(center line; mean line)과 평행한 임의의 기준선(arbitrary datum line)으로부터 상기 표면조도 측정 구간 내 가장 깊은 골 5개(V1. V2, V3, V4, V5)까지의 거리값 평균((V1+V2+V3+V4+V5)/5)과 가장 높은 피크 5개(P1, P2, P3, P4, P5)까지의 거리값 평균의 차에 대한 절대값([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])으로 표현되는 표면조도(Rz) 값이 5.0㎛ 미만이 되도록 골과 피크를 일부 또는 전체를 제거한 상태의 공정부품 본체 표면에 세라믹 코팅막이 형성되고, 상기 코팅막 표면에 존재하는 골과 피크의 일부 또는 전부가 제거된 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품」을 제공한다.
본 발명의 공정부품은 세라믹, 석영(quartz), 금속재료, 폴리머(polymer) 중 어느 하나 이상으로 이루어진 것이다. 상기 공정부품의 표면에는 세라믹 파우더가 분사되어 코팅막이 형성된다. 상기 코팅막을 형성하는 세라믹 파우더는 플라즈마에 대한 내식각성이 우수한 Y2O3(yttria), YF3(yttrium fluoride), YSZ(Y2O3 stabilized ZrO2), Y4Al2O9(YAM), Y3Al5O12(YAG) 및 YAlO3(YAP) 중 어느 하나 또는 둘 이상이 혼합된 것을 적용할 수 있다. 상기 세라믹 파우더는 순도 99% 이상의 것을 적용하는 것이 바람직하다.
상기 코팅막은 0~60℃ 및 진공 조건에서 상기 세라믹 파우더를 분사함으로써 [도 2]의 (b), [도 7]의 (b), [도 12]의 (b), [도 14]의 (b) 및 (c)에 보이는 바와 같이 기공과 균열이 없도록 형성시킬 수 있다.
공정부품 본체 표면에 세라믹 파우더를 분사코팅하기 전, 공정부품 본체의 표면에 존재하는 골(valley)과 피크(peak)는 세라믹 코팅막을 형성시킨 후에도 플라즈마 식각 발생 원인으로 작용한다. 이에 따라 상기 공정부품 본체 표면의 골과 피크의 일부 또는 전부를 제거함으로써 플라즈마 식각율을 낮출 수 있다. 또한, 공정부품 본체 표면에 상기 세라믹 파우더의 분사 코팅으로 형성된 코팅막을 형성시킨 코팅막 표면에 존재하는 골과 피크 역시 플라즈마 식각 발생 원인으로 작용한다. 이에 따라 상기 코팅막 표면의 골과 피크 역시 그 일부 또는 전부를 제거함으로써 플라즈마 식각율을 더욱 낮출 수 있다. 골과 피크가 제거된 후의 코팅막 두께는 2.0~15㎛로 형성할 수 있다. 상기 골과 피크가 제거된 후 코팅막의 표면조도 Rz를 2.0㎛ 미만으로 형성시키기 위하여 코팅 후 코팅막의 최초 두께를 3.0~20㎛로 형성시키고, 상기 코팅막의 골과 피크를 제거하여 코팅막 두께를 2.0~15㎛로 유지함으로써 플라즈마 내식각성을 향상시킬 수 있다.
상기 공정부품 본체 표면(코팅막 형성 전) 및 코팅막 표면에서 골과 피크를 제거한 정도는 모두 표면조도(surface roughness) Rz 산출 또는 광학현미경 사진 분석을 통해 정량화할 수 있다.
표면조도 Rz를 기준으로 하는 경우, 공정부품 본체 표면의 Rz가 5.0㎛ 미만일 때 플라즈마 내식각성 향상에 이바지하게 된다. 예를 들면, 세라믹 공정부품은 일반적으로 소결(sintering)로 만들어지고, 이러한 소결제품의 표면조도 Rz는 5.0㎛ 이상으로 형성되어 있고, 상기 소결제품 표면의 골과 피크를 제거하게 되면 소결제품의 표면조도 Rz가 5.0㎛ 미만으로 감소하게 되어 골과 피크에서 전개되는 플라즈마 식각을 감소시킬 수 있다. 위와 같은 메커니즘은 석영(quartz)에서도 동일하게 나타난다. 알루미늄과 같은 금속재료 공정부품의 표면은 일반적으로 일정한 패턴 또는 불규칙적인 무늬로 형성되어, 표면조도 Rz가 5.0㎛ 이상으로 형성되어 있고, 이러한 공정부품 표면의 골과 피크(패턴 또는 무늬)를 제거하게 되면 공정부품의 표면조도 Rz가 5.0㎛ 미만으로 감소된다.
또한, 상기 공정부품 본체 표면에 형성된 세라믹 코팅막 표면의 Rz는 2.0㎛ 미만일 때 플라즈마 내식각성 향상에 이바지하게 된다. 예를 들면, [도 5]의 (c)에 보이는 바와 같이 Y2O3 세라믹 파우더 분사 코팅 후 Y2O3 코팅막의 표면조도 Rz가 2.498~3.289㎛로 2.0㎛ 이상의 값으로 분포하는 바와 같이, 코팅막 표면의 플라즈마 내식각성을 향상시키기 위하여, 반드시 Y2O3 코팅막 형성 후 [도 7]의 (b)에 보이는 바와 같이 코팅막의 표면조도 Rz를 2.0㎛ 미만으로 형성하면, 코팅막 표면의 골과 피크에서 전개되는 플라즈마 식각을 감소시킬 수 있다.
따라서, 절삭(cutting), 그라인딩(grinding), 브러싱(brushing), 폴리싱(polishing), 래핑(lapping), 화학적 연마 등의 수단으로 공정부품 본체 표면 또는 코팅막 표면에서 골과 피크를 제거할 때, Rz 5.0㎛(코팅 전 공정부품 본체 표면의 표면조도) 및 Rz 2.0㎛(코팅막의 표면조도) 기준으로 표면 처리 작업 진행 여부를 결정할 수 있다.
한편, 공정부품의 표면조도를 표현하는 대표적인 방법은 [도 4]에 보이는 바와 같이, 표면조도 측정 탐침이 측정하는 임의 길이(l)에서 피크(peak)와 골(valley)의 면적이 같아지는 중심선(center line; mean line)에서 피크와 골까지의 거리(h) 산술평균인 표면조도(surface roughness) Ra(=h1+h2+....+hl)/l) 또는 임의 길이(l)에 걸쳐 임의의 기준선(arbitrary datum line)에서 피크까지의 5개 길이의 합 평균값과 골까지의 5개 길이의 합 평균값과의 차이인 표면조도(surface roughness) Rz(={[P1+P2+P3+P4+P5]/5}-{[V1+V2+V3+V4+V5]/5})인데, 상기 표면조도 표현식에서 알 수 있듯이, 상기 Ra([도 4]의 (a)) 값보다는 Rz([도 4]의 (b)) 값으로 평가하는 것이 공정부품 표면의 골과 피크에 집중되고 전개되는 플라즈마 식각성을 훨씬 더 잘 평가할 수 있다. 왜냐하면, Rz 값이 상기 공정부품 표면의 패인정도에 더 민감하게 측정된 것이 반영된 값이기 때문이다. 여기서, Rz 값은 Ra 값 보다 크게 나타난다.
한편, 광학현미경 사진 분석 기준은 다음과 같다. 상기 코팅막 표면에 대한 광학현미경 사진을 상대적 밝기에 따라 명부(明部)와 암부(暗部)로 구분할 때, 상기 암부 면적을 기준으로 명부 면적이 10% 이상이 될 때, 플라즈마 내식각성 향상에 이바지하게 된다. 마찬가지로 상기 공정부품 본체 표면에 대한 광학현미경 사진을 상대적 밝기에 따라 명부와 암부로 구분할 때, 상기 암부 면적을 기준으로 명부 면적이 10% 이상이 될 때, 플라즈마 내식각성 향상에 이바지하게 된다.
[도 1] 및 [도 2]에 보이는 바와 같이, 광학현미경 사진에서 명부(20, 40)는 상기 골과 피크의 조합된 제거방법에 의해 편평하게 다듬어져서 빛이 반사되어 밝게 나타나는 것이고, 밝은 부분이 많이 나타나면 공정부품의 본체 표면 또는 공정부품 세라믹 코팅막 표면이 편평해 졌다는 것을 의미하고, 이 경우 표면조도 Rz가 5.0㎛ 미만의 값(Rz 값이 작다는 것)을 가지게 되며, 플라즈마 내식각성이 향상된다.
이하에서는 공정부품의 플라즈마 내식각성 강화 처리 방법에 대하여 자세히 설명하기로 한다.
2. 공정부품의 플라즈마 내식각성 강화 처리 방법
본 발명은 「표면조도 측정 구간 내에서 피크(Peak)와 골(valley)의 면적이 같아지는 중심선(center line; mean line)과 평행한 임의의 기준선(arbitrary datum line)으로부터 상기 표면조도 측정 구간 내 가장 깊은 골 5개(V1. V2, V3, V4, V5)까지의 거리값 평균((V1+V2+V3+V4+V5)/5)과 가장 높은 피크 5개(P1, P2, P3, P4, P5)까지의 거리값 평균의 차에 대한 절대값([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])으로 표현되는 표면조도(Rz) 값이 5.0㎛ 미만이 되도록 상기 공정부품 본체 표면에서 골과 피크의 일부 또는 전체를 제거하는 단계」을 함께 제공한다.
상기 공정부품 본체 표면과 코팅막 표면에서 골과 피크를 제거하는 방법으로는 절삭(cutting), 그라인딩(grinding), 브러싱(brushing), 폴리싱(polishing), 래핑(lapping), 화학적 연마 중 어느 하나를 적용하거나 두 가지 이상의 방법을 조합하여 적용할 수 있다.
상기 (c)단계는 0~60℃ 및 진공 조건에서 상기 세라믹 파우더를 분사함으로써, 세라믹 코팅막에 균열과 기공이 발생하지 않도록 할 수 있다. 상기 세라믹 파우더로는 Y2O3, YF3, YSZ, Y4Al2O9, Y3Al5O12 및 YAlO3 중 어느 하나 또는 둘 이상이 혼합된 것을 적용할 수 있다.
상기 공정부품 본체 표면(코팅막 형성 전) 및 코팅막 표면에서 골과 피크를 제거한 작업의 진행 여부, 작업량 등은 표면조도(surface roughness) Rz 또는 광학현미경 사진 분석을 통해 결정될 수 있다.
[도 3]은 표면조도에 따른 단계 진행을 도식적으로 나타낸 것이다.
이 경우에는 상기 (b)단계에서 상기 공정부품 본체의 표면조도 Rz가 5.0㎛ 미만이 되도록 하고, 상기 (d)단계에서는 상기 코팅막의 표면조도 Rz가 2.0㎛ 미만이 되도록 골과 피크를 제거하는 작업을 진행하는 것이다.
즉, 상기 (b)단계에서는 공정부품 본체의 표면조도 Rz를 확인하여, 상기 공정부품 본체의 표면조도 Rz가 5.0㎛ 이상이면, 그 표면조도 Rz가 5.0㎛ 미만이 되도록 공정부품 본체 표면의 골(valley)과 피크(peak)를 제거하는 작업을 진행한다. 또한, 상기 (d)단계에서는 상기 세라믹 코팅막 표면의 표면조도 Rz가 2.0㎛ 미만이 되도록 공정부품 세라믹 코팅막 표면의 골과 피크를 제거한다.
더욱 구체적으로 설명하면, [도 5] 및 [도 6]에 보이는 바와 같이, 공정부품 본체의 표면조도 Rz가 5.0㎛ 이상([도 5]의 (a))이면, [도 5]의 (b)와 같이 피크와 골을 일부분 제거하여 공정부품의 표면조도 Rz를 5.0㎛ 미만으로 조절하고, [도 5]의 (c)와 같이 상기 세라믹 파우더를 분사 코팅하여 기공과 균열이 없는 코팅막을 형성하면, 공정부품의 세라믹 코팅막 표면조도 Rz가 2.0㎛ 이상으로 형성된다. 여기서, 다시 상기 코팅막 표면을 [도 7]의 (b)와 같이 코팅막 표면조도 Rz를 2.0㎛ 미만으로 골과 피크를 제거하면, [도 5]의 (c)에 나타난 것보다 플라즈마 내식각성이 훨씬 더 커진다.
또한, [도 7]의 (a) 상태에서 코팅막이 형성된 것은 [도 5]의 (b) 상태에서 코팅막이 형성된 것보다 플라즈마 내식각성이 훨씬 더 커지고, [도 7]의 (a)와 같이 Rz가 5.0㎛ 미만의 작은 값으로 나타날 경우 [도 7]의 (b)처럼 코팅막이 형성된 후 코팅막의 Rz가 2.0㎛ 미만이 되면, 상기 공정부품의 코팅막은 플라즈마 내식각성이 훨씬 커지게 된다.
예를 들면, [도 7]에 보이는 바와 같이, 본 발명에 따라 코팅 전 공정부품 본체의 표면 및 코팅 후 공정부품 코팅막의 골과 피크가 제거된 공정부품 코팅막의 플라즈마 내식각성이, 전술한 대한민국 공개특허 10-2013-0044170 "텍스쳐된 내플라즈마 코팅을 갖는 플라즈마 프로세싱 챔버의 컴포넌트" 및 미국공개특허 US 2013/0102156 "Components of plasma processing chambers having textured plasma resistant coatings"에 의해 코팅전 공정부품 표면의 골과 피크가 제거되지 않은 상태에서 이트리아 코팅막이 형성된 코팅막의 플라즈마 내식각성 보다 50% 이상 더 좋다는 것이다. 즉, 상기 US 2013/0102156에 의한 공정부품이 플라즈마에 노출되어 6,000시간을 사용할 수 있다면, 본 발명에 의한 공정부품은 12,000시간 이상 플라즈마에 노출되어 사용할 수 있다는 의미이다.
따라서, 공정부품의 플라즈마 내식각성을 향상시키기 위해서는 세라믹 코팅 전 공정부품의 표면조도 Rz가 최대한 작은 값이 되도록 공정부품 표면의 골과 피크를 제거하여야 한다. 그리고, 세라믹 코팅 후에도 코팅막 표면의 골과 피크를 제거하여 세라믹 코팅막의 표면조도 Rz 값을 최대한 작게 하여야 한다. 왜냐하면, 코팅전 공정부품의 표면조도 Rz 및 코팅후 공정부품 세라믹 코팅막의 표면조도 Rz가 작으면 작을수록 플라즈마 내식각성이 커지지 때문이다. 다만, 공정부품의 표면 및 코팅막의 Rz 값을 무한정 작게 할 수 없는 이유는, 공정부품의 표면처리 시간 및 공정부품의 코팅막 두께(초기 두께)를 무한정 크게 할 수 없기 때문이다. 따라서, 코팅전 공정부품 본체의 표면상태 및 코팅 후 세라믹 코팅막의 두께를 고려하여 표면조도 Rz 값을 조절하여야 한다.
한편, [도 9] 및 [도 10]에 보이는 바와 같이, 세라믹 표면에 블라스트를 실시한 후 용사 코팅 방법을 이용하여 세라믹 코팅을 실시한 후 코팅막 표면의 표면조도 Rz를 측정한 결과, 27.574~34.708㎛의 값을 보이는데, 상기 본 발명에 따른 [도 7] 및 [도 8]에 보이는 바와 같이 공정부품의 세라믹 코팅막 표면조도 Rz 값이 0.113~0.169㎛로 측정되는 것과 대조적으로 나타난다. 따라서, 본 발명의 방법에 따라 형성된 공정부품은 현저히 양호한 플라즈마 내식각성을 나타낸다.
한편, 상기 공정부품 본체의 표면조도 Rz가 5.0㎛ 미만인 경우에는 상기 (b)단계를 생략하고 그 뒷 단계를 순차적으로 실시할 수 있다.
표면조도 Rz 확인을 통한 단계 진행과 대비되는 방법으로, [도 11]은 광학현미경 사진 분석을 통한 단계 진행을 도식적으로 나타낸 것이다.
이 경우에는 상기 (b)단계에서 상기 공정부품 본체 표면의 광학현미경 사진을 상대적 밝기에 따라 명부(明部)와 암부(暗部)로 구분하여, 상기 암부 면적(X)을 기준으로 명부 면적(Y)이 10% 이상이 되도록 하고, 상기 (d)단계에서는 상기 코팅막 표면의 광학현미경 사진을 상대적 밝기에 따라 명부와 암부로 구분하여, 상기 암부 면적을 기준으로 명부 면적이 10% 이상이 되도록 한다.
구체적으로 보면, [도 1]에 보이는 바와 같이 상기 공정부품 본체(코팅막 형성 전)의 표면을 촬영한 광학현미경 사진에서 {명부(20)의 면적(Y)/암부(10)의 면적(Y)}, 즉 Y/X가 10% 미만인지를 확인하고, 10% 미만이면 10% 이상이 되도록 공정부품 본체 표면의 골과 피크를 제거할 수 있다. 그리고, [도 2]에 보이는 바와 같이, 공정부품의 세라믹 코팅막 표면을 나타내는 현미경사진에서 {명부(40)의 면적(Y)/암부(30)의 면적(X)}, 즉 Y/X가 10% 이상 인지를 확인하고, 10% 이상이 되도록 공정부품의 세라믹 코팅막 표면의 골과 피크를 제거하여 플라즈마 내식각성을 향상시킬 수 있다.
여기서, 상기 공정부품 본체의 표면 Y/X가 10% 이상이면, 상기 (b)단계를 생략하고 후속 단계를 진행할 수 있다.
본 발명의 방법에 따라 질화알루미늄(AlN) 표면의 골과 피크를 일부분 제거하여 표면조도 Rz를 5.0㎛ 미만으로 형성([도 12]의 (a))한 후 Y2O3 세라믹 파우더를 분사 코팅하여 질화알루미늄 표면에 코팅막을 형성한 후, 상기 코팅막의 표면조도 Rz가 2.0㎛ 미만이 되도록 코팅막의 골과 피크를 제거하면([도 12]의 (b)) 플라즈마 내식각성을 향상시킬 수 있다.
또한, 표면조도 Rz가 0.097~0.135㎛로 분포하는 석영(quartz) 표면([도 14]의 (a))에 Y2O3 세라믹 파우더를 분사코팅하여 코팅막을 형성하면 상기 코팅막의 표면조도 Rz는 2.103~2.311㎛([도 14]의 (b))로 Rz값이 2.0㎛ 이상으로 분포하는데, 상기 Rz 값이 2.0㎛ 이상인 코팅막 표면의 골과 피크를 제거함으로써 코팅막의 표면조도 Rz 값을 2.0㎛ 미만으로 조절([도 14]의 (c)는 표면조도 Rz가 0.254~0.389㎛)하면 공정부품의 세라믹 코팅막의 플라즈마 내식각성을 향상시킬 수 있다.
이상과 같이 본 발명을 첨부된 도면과 관련하여 설명하였으나 본 발명의 요지를 벗어남이 없는 범위에서 다소간의 수정 및 변형이 가능하며, 다양한 분야에서 사용될 수도 있다. 따라서 본 발명의 청구범위는 이건 발명의 진정한 범위 내에 속하는 수정 및 변형을 포함한다.
(부호의 설명)
10 : 배율 1,200배의 광학현미경 사진에서 나타난 알루미나(Al2O3) 세라믹 표면의 골(valley) 부분(사진에서 어두운 부분으로 나타남)
20 : 배율 1,200배의 광학현미경 사진에서 나타난 알루미나(Al2O3) 세라믹 표면의 피크(peak)가 제거된 부분(사진에서 밝은 부분으로 나타남)
30 : 배율 1,200배의 광학현미경 사진에서 나타난 알루미나(Al2O3) 세라믹 표면에 형성된 Y2O3 코팅막의 골(valley) 부분(사진에서 어두운 부분으로 나타남)
40 : 배율 1,200배의 광학현미경 사진에서 나타난 알루미나(Al2O3) 세라믹 표면에 형성된 Y2O3 코팅막의 피크(peak)가 제거된 부분(사진에서 밝은 부분으로 나타남)
본 발명은 공정부품에 대한 세라믹 파우더 코팅 전·후 표면(공정부품 본체의 표면 및 코팅막의 표면)의 골(valley)과 피크(peak)의 제거를 통해 플라즈마 내식각성을 향상시키는 방법과 이로 인해 플라즈마 내식각성이 향상된 공정부품에 관한 것으로 반도체 또는 디스플레이 제조장비의 공정부품이 플라즈마에 노출되어 식각되는 문제를 해결하여 준다.

Claims (12)

  1. 플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품으로서,
    표면조도 측정 구간 내에서 피크(Peak)와 골(valley)의 면적이 같아지는 중심선(center line; mean line)과 평행한 임의의 기준선(arbitrary datum line)으로부터 상기 표면조도 측정 구간 내 가장 깊은 골 5개(V1. V2, V3, V4, V5)까지의 거리값 평균((V1+V2+V3+V4+V5)/5)과 가장 높은 피크 5개(P1, P2, P3, P4, P5)까지의 거리값 평균의 차에 대한 절대값([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])으로 표현되는 표면조도(Rz) 값이 5.0㎛ 미만이 되도록 골과 피크를 일부 또는 전체를 제거한 상태의 공정부품 본체 표면에 세라믹 코팅막이 형성되고, 상기 코팅막 표면에 존재하는 골과 피크의 일부 또는 전부가 제거된 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품.
  2. 제1항에서,
    상기 코팅막은 Y2O3(yttria), YF3(yttrium fluoride), YSZ(Y2O3 stabilized ZrO2), Y4Al2O9(YAM), Y3Al5O12(YAG) 및 YAlO3(YAP) 중 어느 하나 이상으로 조성된 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품.
  3. 제1항에서,
    상기 코팅막은 기공과 균열이 없는 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품.
  4. 제1항에서,
    상기 코팅막의 표면조도(Rz) 값이 2.0㎛ 미만인 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품.
  5. 제1항에서,
    상기 코팅막 표면에 대한 광학현미경 사진을 상대적 밝기에 따라 명부(明部)와 암부(暗部)로 구분할 때, 상기 암부 면적을 기준으로 명부 면적이 10% 이상이 되도록 구성된 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품.
  6. 제5항에서,
    상기 본체 표면에 대한 광학현미경 사진을 상대적 밝기에 따라 명부와 암부로 구분할 때, 상기 암부 면적을 기준으로 명부 면적이 10% 이상이 되도록 구성된 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품.
  7. 제1항 내지 제6항 중 어느 한 항에서,
    상기 공정부품은 세라믹, 석영(quartz), 금속재료, 폴리머(polymer) 중 하나 이상으로 이루어진 것을 특징으로 하는 플라즈마 내식각성이 향상된 공정부품.
  8. 플라즈마에 노출되는 반도체 또는 디스플레이 제조장비 공정부품의 플라즈마 내식각성을 향상시키는 방법으로서,
    (a) 공정부품을 준비하는 단계;
    (b) 표면조도 측정 구간 내에서 피크(Peak)와 골(valley)의 면적이 같아지는 중심선(center line; mean line)과 평행한 임의의 기준선(arbitrary datum line)으로부터 상기 표면조도 측정 구간 내 가장 깊은 골 5개(V1. V2, V3, V4, V5)까지의 거리값 평균((V1+V2+V3+V4+V5)/5)과 가장 높은 피크 5개(P1, P2, P3, P4, P5)까지의 거리값 평균의 차에 대한 절대값([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])으로 표현되는 표면조도(Rz) 값이 5.0㎛ 미만이 되도록 상기 공정부품 본체 표면에서 골과 피크의 일부 또는 전체를 제거하는 단계;
    (c) 상기 공정부품 본체 표면에 세라믹 코팅막을 형성시키는 단계; 및
    (d) 상기 코팅막 표면에서 골과 피크의 일부 또는 전부를 제거하는 단계; 를 포함하는 것을 특징으로 하는 공정부품의 플라즈마 내식각성 강화 처리 방법.
  9. 제8항에서,
    상기 (d)단계는 상기 코팅막의 표면조도(Rz) 값이 2.0㎛ 미만이 되도록 하는 것을 특징으로 하는 공정부품의 플라즈마 내식각성 강화 처리 방법.
  10. 제8항에서,
    상기 (b)단계는 상기 공정부품 본체 표면의 광학현미경 사진을 상대적 밝기에 따라 명부(明部)와 암부(暗部)로 구분하여, 상기 암부 면적을 기준으로 명부 면적이 10% 이상이 되도록 하고,
    상기 (d)단계는 상기 코팅막 표면의 광학현미경 사진을 상대적 밝기에 따라 명부와 암부로 구분하여, 상기 암부 면적을 기준으로 명부 면적이 10% 이상이 되도록 하는 것을 특징으로 하는 공정부품의 플라즈마 내식각성 강화 처리 방법.
  11. 제8항 내지 제10항 중 어느 한 항에서,
    상기 공정부품 본체 표면과 코팅막 표면에서 골과 피크를 제거하는 방법으로 절삭(cutting), 그라인딩(grinding), 브러싱(brushing), 폴리싱(polishing), 래핑(lapping), 화학적 연마 중 어느 하나 이상의 방법을 적용하는 것을 특징으로 하는 공정부품의 플라즈마 내식각성 강화 처리 방법.
  12. 제8항에서,
    상기 (c)단계는 0~60℃ 및 진공 조건에서 Y2O3(yttria), YF3(yttrium fluoride), YSZ(Y2O3 stabilized ZrO2), Y4Al2O9(YAM), Y3Al5O12(YAG) 및 YAlO3(YAP) 중 어느 하나 또는 둘 이상이 혼합된 세라믹 파우더를 분사하여 코팅막을 형성시키는 것을 특징으로 하는 공정부품의 플라즈마 내식각성 강화 처리 방법.
PCT/KR2015/011755 2014-11-07 2015-11-04 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법 WO2016072724A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/524,045 US20170349992A1 (en) 2014-11-07 2015-11-04 Processing component having improved plasma etching resistance, and treatment method for reinforcing plasma etching resistance of processing component
CN201580059892.5A CN107004558A (zh) 2014-11-07 2015-11-04 等离子体耐蚀刻性得到提高的工艺部件及工艺部件的等离子体耐蚀刻性强化处理方法
JP2017544263A JP6798997B2 (ja) 2014-11-07 2015-11-04 プラズマ耐エッチング性が向上された工程部品及びそのプラズマ耐エッチング性の強化処理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0154200 2014-11-07
KR1020140154200A KR101563130B1 (ko) 2014-11-07 2014-11-07 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법

Publications (1)

Publication Number Publication Date
WO2016072724A1 true WO2016072724A1 (ko) 2016-05-12

Family

ID=53515888

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/011755 WO2016072724A1 (ko) 2014-11-07 2015-11-04 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법

Country Status (6)

Country Link
US (1) US20170349992A1 (ko)
JP (1) JP6798997B2 (ko)
KR (1) KR101563130B1 (ko)
CN (1) CN107004558A (ko)
TW (1) TWI581330B (ko)
WO (1) WO2016072724A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132550A1 (ko) * 2017-12-29 2019-07-04 아이원스 주식회사 코팅막의 형성 방법 및 이에 따른 코팅막
TWI714965B (zh) * 2018-02-15 2021-01-01 日商京瓷股份有限公司 電漿處理裝置用構件及具備其之電漿處理裝置
KR102082602B1 (ko) * 2018-03-08 2020-04-23 토토 가부시키가이샤 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치 그리고 디스플레이 제조 장치
JP2020141123A (ja) 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP7236347B2 (ja) * 2019-08-06 2023-03-09 日本特殊陶業株式会社 溶射膜被覆部材の製造方法
US20210394334A1 (en) * 2020-06-19 2021-12-23 Skc Solmics Co., Ltd. Polishing pad, preparation method thereof and method for preparing semiconductor device using same
KR20230107643A (ko) * 2020-11-18 2023-07-17 엔테그리스, 아이엔씨. 내균열성 플루오로-어닐링된 필름으로 코팅된 물품 및 제조 방법
CN113611589B (zh) * 2021-10-08 2021-12-24 中微半导体设备(上海)股份有限公司 零部件、等离子体装置、形成耐腐蚀涂层的方法及其装置
KR102522277B1 (ko) 2022-03-24 2023-04-17 주식회사 펨빅스 내플라즈마 2층 코팅막 구조물 및 이의 제조 방법
KR102464219B1 (ko) * 2022-03-30 2022-11-09 (주)단단 오염입자 발생이 감소되는 코팅용 조성물 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040012364A (ko) * 2002-08-02 2004-02-11 삼성전자주식회사 반도체 제조설비용 프로세스 챔버
KR20070006406A (ko) * 2005-07-08 2007-01-11 매그나칩 반도체 유한회사 반도체 장치 제조 방법
KR101272736B1 (ko) * 2013-02-07 2013-06-10 주식회사 템네스트 에어로졸 코팅을 이용한 정전척 재생 방법
US20130273313A1 (en) * 2012-04-13 2013-10-17 Applied Materials, Inc. Ceramic coated ring and process for applying ceramic coating
KR20130123821A (ko) * 2012-05-04 2013-11-13 (주)코미코 내 플라즈마 코팅막, 이의 제조 방법 및 내 플라즈마성 부품

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864958B2 (ja) * 2004-02-02 2007-01-10 東陶機器株式会社 耐プラズマ性を有する半導体製造装置用部材およびその作製方法
US7589025B2 (en) * 2005-12-02 2009-09-15 Rohm And Haas Electronic Materials Llc Semiconductor processing
JP2008160093A (ja) * 2006-11-29 2008-07-10 Toto Ltd 静電チャック、静電チャックの製造方法および基板処理装置
JP2008189494A (ja) * 2007-02-02 2008-08-21 Tosoh Corp 石英ガラス部品及びその製造方法
US8114473B2 (en) * 2007-04-27 2012-02-14 Toto Ltd. Composite structure and production method thereof
US20090162670A1 (en) * 2007-12-20 2009-06-25 General Electric Company Method for applying ceramic coatings to smooth surfaces by air plasma spray techniques, and related articles
JP5129902B2 (ja) * 2008-09-15 2013-01-30 共栄電工株式会社 基板戴置装置用の基板戴置板の表面研磨方法及び装置
JP5726021B2 (ja) * 2010-08-30 2015-05-27 京セラ株式会社 球状体およびこれを用いた転がり支持装置
JP5568756B2 (ja) * 2011-06-29 2014-08-13 トーカロ株式会社 耐食性や耐プラズマエロージョン性に優れるサーメット溶射皮膜被覆部材およびその製造方法
CN103074563B (zh) * 2011-10-26 2017-09-12 中国科学院微电子研究所 一种y2o3耐侵蚀陶瓷涂层的改进方法
US9090046B2 (en) * 2012-04-16 2015-07-28 Applied Materials, Inc. Ceramic coated article and process for applying ceramic coating

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040012364A (ko) * 2002-08-02 2004-02-11 삼성전자주식회사 반도체 제조설비용 프로세스 챔버
KR20070006406A (ko) * 2005-07-08 2007-01-11 매그나칩 반도체 유한회사 반도체 장치 제조 방법
US20130273313A1 (en) * 2012-04-13 2013-10-17 Applied Materials, Inc. Ceramic coated ring and process for applying ceramic coating
KR20130123821A (ko) * 2012-05-04 2013-11-13 (주)코미코 내 플라즈마 코팅막, 이의 제조 방법 및 내 플라즈마성 부품
KR101272736B1 (ko) * 2013-02-07 2013-06-10 주식회사 템네스트 에어로졸 코팅을 이용한 정전척 재생 방법

Also Published As

Publication number Publication date
JP6798997B2 (ja) 2020-12-09
KR101563130B1 (ko) 2015-11-09
JP2017534001A (ja) 2017-11-16
US20170349992A1 (en) 2017-12-07
TW201630066A (zh) 2016-08-16
KR20150068285A (ko) 2015-06-19
TWI581330B (zh) 2017-05-01
CN107004558A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
WO2016072724A1 (ko) 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법
JP7368398B2 (ja) プラズマ耐食性希土類酸化物系薄膜コーティング
WO2017116130A1 (ko) 내플라즈마 코팅막 및 이의 형성방법
US20210079509A1 (en) Yttrium fluoride sprayed coating, spray material therefor, and corrosion resistant coating including sprayed coating
KR101304082B1 (ko) 내식성 다층 부재
TWI665322B (zh) 離子輔助沉積的稀土氧化物之頂部塗層
JP6312278B2 (ja) 半導体チャンバ構成要素のための放射率を調節したコーティング
JP4277973B2 (ja) イットリア−アルミナ複合酸化物膜の製造方法、イットリア−アルミナ複合酸化物膜および耐蝕性部材
US20110135915A1 (en) Methods of Coating Substrate With Plasma Resistant Coatings and Related Coated Substrates
WO2019098488A1 (ko) 내플라즈마성 코팅막의 제조방법 및 이에 의해 형성된 내플라즈마성 부재
WO2016021799A1 (ko) 불화알루미늄 생성방지막이 형성된 cvd 공정챔버 부품
CN105392913A (zh) 用于盖与喷嘴上的稀土氧化物基涂层的离子辅助沉积
KR20220130648A (ko) 내 플라즈마 코팅을 위한 에어로졸 증착 코팅방법
EP1589567B1 (en) Member for plasma etching device and method for manufacture thereof
WO2018151462A1 (ko) 가스유로에 균열이 없는 코팅막이 형성되어 있는 가스 샤워헤드
US20110220285A1 (en) Methods and systems for texturing ceramic components
WO2020017671A1 (ko) 내 플라즈마 코팅을 위한 에어로졸 증착 코팅방법
US7060622B2 (en) Method of forming dummy wafer
WO2023182747A1 (ko) 내플라즈마 2층 코팅막 구조물 및 이의 제조 방법
US20230312406A1 (en) Quartz glass substrate with improved adhesion of thermal spray coating, its manufacturing method, and method for manufacturing quartz glass parts covered with thermal spray coating
TWI733815B (zh) 耐電漿塗層的氣膠沉積塗佈法
JP2003335589A (ja) 耐食性複合部材およびその製造方法
WO2021188710A1 (en) Plasma processing chamber with multilayer protective surface
WO2015064822A1 (ko) 용사 코팅막과의 접착력 향상을 위한 산화알루미늄 성형 세라믹 기재의 표면 처리방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15856607

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017544263

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15524045

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15856607

Country of ref document: EP

Kind code of ref document: A1