TW201630066A - 具有較佳電漿蝕刻阻抗性之元件及改善元件對電漿蝕刻之阻抗性之方法 - Google Patents

具有較佳電漿蝕刻阻抗性之元件及改善元件對電漿蝕刻之阻抗性之方法 Download PDF

Info

Publication number
TW201630066A
TW201630066A TW104136434A TW104136434A TW201630066A TW 201630066 A TW201630066 A TW 201630066A TW 104136434 A TW104136434 A TW 104136434A TW 104136434 A TW104136434 A TW 104136434A TW 201630066 A TW201630066 A TW 201630066A
Authority
TW
Taiwan
Prior art keywords
coating layer
component
plasma
valleys
surface roughness
Prior art date
Application number
TW104136434A
Other languages
English (en)
Other versions
TWI581330B (zh
Inventor
金沃珉
金沃律
Original Assignee
品維斯有限公司
金沃律
金沃珉
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 品維斯有限公司, 金沃律, 金沃珉 filed Critical 品維斯有限公司
Publication of TW201630066A publication Critical patent/TW201630066A/zh
Application granted granted Critical
Publication of TWI581330B publication Critical patent/TWI581330B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/04—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the coating material
    • C23C4/10—Oxides, borides, carbides, nitrides or silicides; Mixtures thereof
    • C23C4/11—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/02—Pretreatment of the material to be coated, e.g. for coating on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/134—Plasma spraying
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/18—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Coating By Spraying Or Casting (AREA)

Abstract

本發明係關於解決半導體或顯示器製造設備之元件因曝露於電漿而被蝕刻之問題，詳言之則係關於一種改善元件對電漿蝕刻之阻抗性之方法，其步驟包括在塗佈陶瓷粉末前去除元件本體表面之谷部及峰部，以及去除因塗佈陶瓷粉末而形成之被覆層之表面谷部及峰部，此外，本發明亦關於一種由該方法所形成、具有較佳電漿蝕刻阻抗性之元件。該元件係半導體或顯示器製造設備之元件，且係曝露於電漿中，該元件之形成方式係在已去除部分或全部谷部及峰部之元件本體表面上形成陶瓷被覆層，並去除該被覆層表面之部分或全部谷部及峰部。

Description

具有較佳電漿蝕刻阻抗性之元件及改善元件對電漿蝕刻之阻抗性之方法
本發明係關於解決半導體或顯示器製造設備之元件因曝露於電漿而被蝕刻之問題，詳言之則係關於一種改善元件對電漿蝕刻之阻抗性之方法，其步驟包括在塗佈陶瓷粉末前去除元件本體表面之谷部及峰部，以及去除因塗佈陶瓷粉末而形成之被覆層之表面谷部及峰部，此外，本發明亦關於一種由該方法所形成、具有較佳電漿蝕刻阻抗性之元件。
本發明係關於一種改善半導體或顯示器製造設備之元件對電漿蝕刻之阻抗性之方法，以及一種由該方法所形成之具有較佳電漿蝕刻阻抗性之元件。詳言之，本發明係關於一種方法，其中，在將具有優異電漿蝕刻阻抗性之陶瓷粉末噴塗於一元件前，即先行去除該元件表面之部分或全部谷部及峰部，待該元件完成陶瓷粉末之塗佈後，再去除被覆層表面之部分或全部谷部及峰部，如此一來即可控制被覆層之電漿蝕刻現象(電漿蝕刻係從被覆層之谷部及峰部開始)，進而保護該元件免受電漿環境之傷害，並因此提高半導體及顯示器製程之生產力及良率。
以下概述先前技藝如何改善半導體或顯示器製造設備之元 件對電漿蝕刻之阻抗性。
在第10-0607790號韓國專利「具有紋理化內面之處理室及元件及其製造方法」及第6,933,025號美國專利「具有設置紋理化表面之元件之腔室及製造方法」所揭露之技術中，一陶瓷塗層係於一圓頂型包覆壁內以電漿塗佈法塗佈於一平均粗糙度為百萬分之150-450英寸之粗糙化表面，詳言之則係施作於一介電材料之粗糙化表面，然後再將該以電漿塗佈法形成之陶瓷塗層紋理化(使平均偏斜度為負值)，從而提高塗層表面之顆粒黏附性。但問題在於，該電漿噴塗層之谷部及峰部將立即出現電漿蝕刻之現象，因而產生顆粒。
第10-0938474號韓國專利「電漿阻抗層之低溫氣溶膠沉積法」及第7,479,464號美國專利「電漿阻抗層之低溫氣溶膠沉積法」均揭露一種將電漿阻抗層以低溫氣溶膠沉積法沉積於半導體室元件/零件之方法。該兩份專利所揭露之技術係於一基板表面與一電漿阻抗層之間形成一黏合層，以防止該電漿阻抗層(以氧化釔製成)在電漿處理過程中破裂或剝落。但此技術之缺點在於，由於形成該黏合層之目的係克服基板與被覆層間之黏合力因低溫氣溶膠沉積法而減弱之問題，被覆層表面之谷部及峰部仍將以黏合層峰部及谷部之形式出現，致使被覆層表面之谷部及峰部出現電漿蝕刻之現象。
在第10-2013-0044170號韓國專利公開案「具有紋理化電漿阻抗被覆層之電漿處理室元件」及第2013/0102156號美國專利公開案「具有紋理化電漿阻抗被覆層之電漿處理室元件」所揭露之技術中，一可阻抗電漿之氧化釔(Y2O3)被覆層係以氣溶膠沉積法形成於元件表面，然後再以鑽石 拋光墊拋光被覆層之表面，形成由互連刮痕所構成之紋理，以免累積於電漿曝露面之薄膜產生顆粒。此技術包含以氣溶膠沉積法在元件上形成氧化釔被覆層，然後再加以拋光。在此技術中，氧化釔被覆層未經其他處理(例如使用第7,479,464號美國專利所揭露之黏合層)即形成於元件上，且被覆層係經拋光，因此，被覆前便存在於元件表面之谷部及峰部構型將出現在被覆層之表面結構上。其缺點為：被覆過程中須增加被覆層之厚度，因為必須去除被覆層厚度之一大部分方能去除被覆層表面之谷部及峰部。此外，若未先行去除元件表面之谷部及峰部即加以被覆以形成被覆層，該被覆層對電漿蝕刻之阻抗性較低，一如前述。
在第2013/0273327號美國專利公開案「被覆陶瓷之物件及施作陶瓷被覆層之方法」所揭露之技術中係以微珠噴砂法將氧化鋁(Al2O3)製成之元件之表面粗糙化，並以電漿噴塗法在粗糙化之表面上形成陶瓷被覆層，之後再透過拋光將陶瓷被覆層之粗糙表面平滑化。此技術包含拋光被覆層之表面，但問題在於，分布在被覆層各處之孔洞及裂紋將使曝露於電漿之被覆層表面出現電漿蝕刻之現象。
第10-2014-0100030號韓國專利公開案「表面處理方法及以該方法形成之陶瓷結構」所揭露之技術包含對基材進行噴砂處理；以電漿噴塗法在噴砂後之基材上形成陶瓷被覆層；及拋光所形成之被覆層。此技術之缺點在於：分布在被覆層各處之孔洞及裂紋將使曝露於電漿之被覆層表面出現電漿蝕刻之現象，即使被覆層之表面於塗佈完成後接受拋光(如第2013/0273327號美國專利公開案所揭露之做法)亦復如此。
先前技藝文件
專利文件
專利文件1：第10-0607790號韓國專利「具有紋理化內面之處理室及元件及其製造方法」。
專利文件2：第6,933,025號美國專利「具有設置紋理化表面之元件之腔室及製造方法」。
專利文件3：第10-0938474號韓國專利「電漿阻抗層之低溫氣溶膠沉積法」。
專利文件4：第7,479,464號美國專利「電漿阻抗層之低溫氣溶膠沉積法」。
專利文件5：第10-2013-0044170號韓國專利公開案「具有紋理化電漿阻抗被覆層之電漿處理室元件」。
專利文件6：第2013/0102156號美國專利公開案「具有紋理化電漿阻抗被覆層之電漿處理室元件」。
專利文件7：第2013/0273327號美國專利公開案「被覆陶瓷之物件及施作陶瓷被覆層之方法」。
專利文件8：第10-2014-0100030號韓國專利公開案「表面處理方法及以該方法形成之陶瓷結構」。
本發明之一目的係提供一種改善半導體或顯示器製造設備之元件對電漿蝕刻之阻抗性之方法，以及一種以該方法形成之具有較佳電漿蝕刻阻抗性之元件。
根據本發明，為改善半導體或顯示器製造設備之元件對電漿 蝕刻之阻抗性，必須在元件表面尚未形成被覆層時，先行去除元件表面之部分或全部谷部及峰部，藉以控制表面粗糙度Rz之數值或一亮部與一暗部間之面積比例(該亮部與該暗部係出現於元件表面之顯微照片中)，並在處理完成之表面上形成陶瓷被覆層，然後去除被覆層表面之部分或全部谷部及峰部，藉以控制被覆層表面粗糙度Rz之數值或一亮部與一暗部間之面積比例(該亮部與該暗部係出現於被覆層表面之顯微照片中)，如此一來即可改善元件對出現於陶瓷被覆層表面之谷部及峰部之電漿蝕刻現象之阻抗性。此外，若所形成之被覆層不含孔洞或裂紋，則被覆層對電漿蝕刻之阻抗性將更為提升。
本發明提供一種半導體或顯示器製造設備之元件，其中該元件係曝露於電漿中且具有較佳之電漿蝕刻阻抗性。形成該元件之方式為：在元件本體之表面上形成陶瓷被覆層，其中該元件本體表面上之部分或全部谷部及峰部已先行去除；以及去除被覆層表面之部分或全部谷部及峰部。
本發明亦提供一種改善半導體或顯示器製造設備之元件對電漿蝕刻之阻抗性之方法，其中該元件係曝露於電漿中。該方法包含下列步驟：(a)製備元件本體；(b)去除元件本體表面之部分或全部谷部及峰部；(c)在元件本體表面上形成陶瓷被覆層；及(d)去除被覆層表面之部分或全部谷部及峰部。
本發明之功效：本發明具有較佳電漿蝕刻阻抗性之元件及本發明用以改善元件對電漿蝕刻之阻抗性之方法具有下列功效。
1)可改善曝露於電漿中之半導體或顯示器製造設備元件對 電漿蝕刻之阻抗性。
2)該具有較佳電漿蝕刻阻抗性之元件可安裝於半導體或顯示器製造設備中，藉以延長該元件之使用壽命，並提高產品之產量及良率。
3)若將該具有較佳電漿蝕刻阻抗性之元件安裝於半導體或顯示器製造設備中，可抑制因電漿蝕刻而產生顆粒之現象，使製程得以持續進行。
10、30‧‧‧暗部
20、40‧‧‧亮部
第1圖為氧化鋁陶瓷元件表面放大1,200倍之光學顯微照片。詳言之，第1(a)圖顯示陶瓷表面之谷部及峰部經局部去除後之狀態，局部去除谷部及峰部之目的係為使表面粗糙度Rz小於5.0微米，而第1(b)圖則顯示去除更大量谷部及峰部後之狀態，去除更大量谷部及峰部之目的係為使表面粗糙度Rz接近3.0微米或以下。
第2圖為形成於氧化鋁陶瓷元件上之氧化釔(Y2O3)被覆層之表面放大1,200倍之光學顯微照片。詳言之，第2(a)圖顯示被覆層表面之谷部及峰部經局部去除後之狀態，局部去除谷部及峰部之目的係為使表面粗糙度Rz小於2.0微米，而第2(b)圖則顯示去除更大量谷部及峰部後之狀態，去除更大量谷部及峰部之目的係為使表面粗糙度Rz接近1.0微米或以下。
第3圖為一流程圖，顯示一種改善半導體或顯示器製造設備之元件對電漿蝕刻之阻抗性之方法，其中該元件係曝露於電漿中。
第4(a)圖之圖表繪示表面粗糙度Ra，第4(b)圖之圖表則繪示表面粗糙度Rz。
第5圖為放大1,200倍之光學顯微照片，分別顯示氧化鋁陶瓷元件之表面(第 5(a)圖)、去除部分谷部及峰部後之氧化鋁陶瓷元件表面(第5(b)圖)，及形成於已去除部分谷部及峰部之氧化鋁陶瓷元件表面上之氧化釔(Y2O3)被覆層之表面(第5(c)圖)。
第6圖之表格顯示第5(a)至5(c)圖所示表面之表面粗糙度Rz之數值。
第7圖為放大1,200倍之光學顯微照片。詳言之，第7(a)圖顯示氧化鋁陶瓷元件表面之部分谷部及峰部經去除後之狀態，而第7(b)圖則顯示形成於已去除部分谷部及峰部之氧化鋁陶瓷元件表面上之Y2O3被覆層之表面經去除部分谷部及峰部後之狀態。
第8圖之表格顯示第7(a)及7(b)圖所示表面之表面粗糙度Rz之數值。
第9圖為一放大1,200倍之光學顯微照片，顯示以噴塗法形成於氧化鋁陶瓷元件噴砂表面之Y2O3被覆層之表面。
第10圖之表格顯示第9圖所示噴塗表面之表面粗糙度Rz之數值。
第11圖為一流程圖，顯示另一種改善半導體或顯示器製造設備之元件對電漿蝕刻之阻抗性之方法，其中該元件係曝露於電漿中。
第12圖為放大1,200倍之光學顯微照片。詳言之，第12(a)圖顯示氮化鋁陶瓷元件表面之部分谷部及峰部經去除後之狀態，而第12(b)圖則顯示形成於已去除部分谷部及峰部之氮化鋁陶瓷元件表面上之Y2O3被覆層之表面經去除部分谷部及峰部後之狀態。
第13圖之表格顯示第12(a)及12(b)圖所示表面之表面粗糙度Rz之數值。
第14圖為放大1,200倍之光學顯微照片。詳言之，第14(a)圖顯示石英表面之部分谷部及峰部經去除後之狀態，第14(b)圖顯示形成於已去除部分谷部及峰部之石英表面上之氧化釔(Y2O3)被覆層之表面，第14(c)圖則顯示形成於已 去除部分谷部及峰部之石英表面上之氧化釔(Y2O3)被覆層之表面經去除部分谷部及峰部後之狀態。
第15圖之表格顯示第14(a)至14(c)圖所示表面之表面粗糙度Rz之數值。
圖式中所用參考標號之說明：
10：氧化鋁(Al2O3)陶瓷表面上之谷部，出現在放大1,200倍之光學顯微照片中(此谷部為顯微照片中之暗部)。
20：氧化鋁(Al2O3)陶瓷表面去除峰部後之剩餘部分，出現在放大1,200倍之光學顯微照片中(此部分為顯微照片中之亮部)。
30：在氧化鋁(Al2O3)陶瓷表面上所形成之Y2O3被覆層上之谷部，出現在放大1,200倍之光學顯微照片中(此谷部為顯微照片中之暗部)。
40：在氧化鋁(Al2O3)陶瓷表面上所形成之Y2O3被覆層去除峰部後之剩餘部分，出現在放大1,200倍之光學顯微照片中(此部分為顯微照片中之亮部)。
以下將參照附圖詳細說明本發明具有較佳電漿蝕刻阻抗性之元件及本發明改善元件對電漿蝕刻之阻抗性之方法。
1.具有較佳電漿蝕刻阻抗性之元件
本發明提供一種半導體或顯示器製造設備之元件，其中該元件係曝露於電漿中且具有較佳之電漿蝕刻阻抗性。該元件之形成方式如下：移除元件本體表面之部分或全部谷部及峰部，致使一表面粗糙度(Rz)之數值小於5.0微米，其中該表面粗糙度之數值係一表面粗糙度量測區段內一平行於中心線(平均線，其可使峰部之面積與谷部之面積相等)之任意 基準線到五個最深谷部(V1、V2、V3、V4及V5)之平均距離與該基準線到五個最高峰部(P1、P2、P3、P4及P5)之平均距離之差值之絕對值([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])；在已去除部分或全部谷部及峰部之元件本體表面上形成陶瓷被覆層；及去除被覆層表面之部分或全部谷部及峰部。
該元件係以選自下列群組之任一或多種材料製成：陶瓷材料、石英、金屬材料及聚合物。在此係將陶瓷粉末噴塗於元件表面以形成被覆層。用以形成該被覆層之陶瓷粉末可為選自下列群組之任一種材料、任兩種材料之混合物，或任兩種以上材料之混合物：Y2O3(氧化釔)、YF3(氟化釔)、YSZ(氧化釔安定氧化鋯)、Y4Al2O9(YAM)、Y3Al5O12(釔鋁石榴石；YAG)及YAlO3(YAP)，上列材料均具有高電漿蝕刻阻抗性。用於本發明之陶瓷粉末最好具有99%或更高之純度。
上述陶瓷粉末係在真空條件下以0℃-60℃之溫度噴塗，以形成如第2(b)、7(b)、12(b)、14(b)及14(c)圖所示不含孔洞或裂紋之被覆層。
在將陶瓷粉末噴塗於元件本體表面前即存在於元件本體表面之谷部及峰部係引起電漿蝕刻之原因，即使在形成陶瓷被覆層後仍是如此。因此，若能縮小元件本體表面之部分或全部谷部及峰部，即可降低元件本體之電漿蝕刻率。此外，透過噴塗陶瓷粉末之方式在元件本體表面形成被覆層後，被覆層表面之谷部及峰部亦為引起電漿蝕刻之原因。因此，若能去除被覆層表面之部分或全部谷部及峰部，亦可降低被覆層之電漿蝕刻率。去除谷部及峰部後，被覆層之厚度為2.0-15微米。為使去除谷部及峰部之被覆層之表面粗糙度Rz小於2.0微米，形成被覆層時係令被覆層之初始 厚度為3.0-20微米，一旦去除被覆層上之谷部及峰部，被覆層之厚度便降為2.0-15微米，從而改善被覆層之電漿蝕刻阻抗性。
在形成被覆層之前從元件本體表面去除谷部及峰部之程度以及從被覆層表面去除谷部及峰部之程度可藉由計算表面粗糙度Rz或分析各表面之光學顯微照片而量化。
當元件本體表面之表面粗糙度Rz小於5.0微米時，元件本體對電漿蝕刻之阻抗性便獲得改善。例如，以燒結法製成之陶瓷元件具有5.0微米或以上之表面粗糙度Rz。一旦去除此燒結產品表面之谷部及峰部，該燒結產品之表面粗糙度Rz便降低至小於5.0微米，因而降低峰部及谷部之電漿蝕刻率。此機制同樣適用於石英。若元件係以諸如鋁之金屬材料製成，其表面通常會形成規則之圖案或不規則之圖形，因此具有5.0微米或以上之表面粗糙度Rz。若去除此元件表面之谷部及峰部(圖案或圖形)，該元件之表面粗糙度Rz便降低至小於5.0微米。
再者，當形成於元件表面之陶瓷被覆層之表面粗糙度Rz小於2.0微米時，將可改善該陶瓷被覆層對電漿蝕刻之阻抗性。例如，如第5(c)圖所示，透過噴塗Y2O3陶瓷粉末而形成之Y2O3被覆層之表面粗糙度Rz為2.498-3.289微米，此粗糙度大於2.0微米。因此，若能將此Y2O3被覆層之表面粗糙度Rz降低至小於2.0微米，如第7(b)圖所示，藉以改善該被覆層表面之電漿蝕刻阻抗性，該被覆層表面谷部與峰部之電漿蝕刻率亦將隨之降低。
因此，若欲透過切割、研磨、擦刷、拋光、精磨或化學拋光等方式去除元件本體表面上或被覆層表面上之谷部及峰部，可根據Rz5.0微米(元件本體在塗佈前之表面粗糙度)及Rz2.0微米(被覆層之表面粗糙度) 決定是否需進行表面處理。
此外，如第4圖所示，元件之表面粗糙度可以下列任一方程式表示：表面粗糙度Ra=(h1+h2+....+hl)/l，此為任一長度(l)內之峰部及谷部與一可令峰部及谷部面積相等之中心線(平均線)之距離(h)之算術平均值，可由表面粗糙度量測探針測得；或表面粗糙度Rz=[(P1+P2+P3+P4+P5)/5]-[(V1+V2+V3+V4+V5)/5]，此為任一長度(l)內從一任意基準線到五個峰部之平均距離與該基準線到五個谷部之平均距離之差值。吾人可從上列表面粗糙度方程式得知，相較於以Ra計算之表面粗糙度(第4(a)圖)，以Rz計算之表面粗糙度(第4(b)圖)更能精確評估電漿蝕刻之現象(其係出現且集中於元件表面之谷部及峰部)，其原因在於Rz之數值係反映元件表面之谷部與峰部之程度之量測值。在本文中，Rz之數值似乎大於Ra之數值。
以下說明表面光學顯微照片之分析標準。被覆層表面之光學顯微照片可根據相對亮度而區分為一亮部與一暗部。若亮部面積為暗部面積之10%或以上，即有助於改善被覆層表面對電漿蝕刻之阻抗性。同樣，元件本體表面之光學顯微照片可根據相對亮度區分為一亮部及一暗部。當亮部面積為暗部面積之10%或以上時，即有助於改善元件本體表面對電漿蝕刻之阻抗性。
第1及2圖所示光學顯微照片中之亮部20或40看似明亮，原因在於去除谷部及峰部後之表面已平滑化，可反射光線。若出現大面積之亮部即代表元件本體表面或元件本體上之陶瓷被覆層之表面已平滑化。在此範例中，表面粗糙度Rz小於5.0微米(Rz數值頗小)，因此，該表面對電漿 蝕刻之阻抗性已獲得改善。
下文將詳細說明一種改善元件對電漿蝕刻之阻抗性之方法。
2.用以改善元件對電漿蝕刻之阻抗性之方法
本發明提供一種改善元件對電漿蝕刻之阻抗性之方法，該方法之步驟包含去除元件本體表面之部分或全部谷部及峰部，致使一表面粗糙度(Rz)之數值小於5.0微米，其中該表面粗糙度係一表面粗糙度量測區段內從一平行於中心線(平均線，其可使峰部面積與谷部面積相等)之任意基準線到五個最深谷部(V1、V2、V3、V4及V5)之平均距離與該基準線到五個最高峰部(P1、P2、P3、P4及P5)之平均距離之差值之絕對值([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])。
用以去除元件本體表面上及被覆層表面上之谷部及峰部之方法可為選自下列群組之任一種、任兩種之組合，或任兩種以上之組合：切割、研磨、擦刷、拋光、精磨及化學拋光。
在步驟(c)中，陶瓷粉末可在真空條件下以0至60℃之溫度進行噴塗，以免產生裂紋或孔洞。本發明所用之陶瓷粉末可為選自下列群組之任一種、任二種之混合物，或任二種以上之混合物：Y2O3、YF3、YSZ、Y4Al2O9、Y3Al5O12及YAlO3。
藉由分析表面粗糙度Rz或各表面之光學顯微照片，即可判定是否需要在形成被覆層之前去除元件本體表面之谷部及峰部、是否需要去除被覆層表面之谷部及峰部，及去除量等。
第3圖顯示依表面粗糙度劃分之步驟進程。
在此範例中，去除谷部及峰部可使步驟(b)中元件本體之表 面粗糙度Rz小於5.0微米，而步驟(d)中被覆層之表面粗糙度Rz則小於2.0微米。
換言之，在步驟(b)中將量測元件本體之表面粗糙度Rz。若元件本體之表面粗糙度Rz大於5.0微米，便去除元件本體表面之谷部及峰部，使表面粗糙度Rz小於5.0微米。此外，在步驟(d)中則去除陶瓷被覆層表面之谷部及峰部，使陶瓷被覆層表面之表面粗糙度Rz小於2.0微米。
詳言之，如第5及6圖所示，若元件本體之表面粗糙度Rz大於5.0微米(第5(a)圖)，則去除部分谷部及峰部，藉以將元件之表面粗糙度Rz控制為小於5.0微米，如第5(b)圖所示。透過噴塗陶瓷粉末形成不含孔洞或裂紋之被覆層後，如第5(c)圖所示，元件上之陶瓷被覆層即具有大於2.0微米之表面粗糙度Rz。若再去除被覆層表面之谷部及峰部，藉以將被覆層之表面粗糙度Rz控制為小於2.0微米，如第7(b)圖所示，則此被覆層對電漿蝕刻之阻抗性將明顯大於第5(c)圖所示被覆層對電漿蝕刻之阻抗性。
再者，第7(a)圖中形成於元件上之被覆層對電漿蝕刻之阻抗性遠大於第5(b)圖中形成於元件上之被覆層對電漿蝕刻之阻抗性。若元件之Rz值似乎小於5.0微米，如第7(a)圖所示，則在元件上形成被覆層，如第7(b)圖所示，之後再將被覆層之Rz值控制為小於2.0微米。在此範例中，元件上之被覆層對電漿蝕刻之阻抗性已大幅提升。
例如，如第7圖所示，藉由在塗佈前去除元件本體上之谷部及峰部及在塗佈後去除元件被覆層上之谷部及峰部，可使元件被覆層對電漿蝕刻之阻抗性較第10-2013-0044170號韓國專利公開案「具有紋理化電漿阻抗被覆層之電漿處理室元件」及第2013/0102156號美國專利公開案「具有 紋理化電漿阻抗被覆層之電漿處理室元件」中形成於元件表面之被覆層(其並未於被覆前去除元件表面之谷部及峰部)高出至少50%。換言之，利用第2013/0102156號美國專利公開案之技術所形成之元件可在曝露於電漿之情況下使用6,000小時，而本發明之元件則可在曝露於電漿之情況下使用12,000小時或更久。
為改善元件對電漿蝕刻之阻抗性，應去除元件表面之谷部及峰部，使元件在塗佈前之表面粗糙度Rz達到可能之最小數值，此外亦應去除元件上透過塗佈而形成之被覆層之表面谷部及峰部，使陶瓷被覆層之表面粗糙度Rz達到可能之最小數值，因為在塗佈前降低元件之表面粗糙度Rz及在塗佈後降低元件被覆層之表面粗糙度Rz可提高元件與被覆層對電漿蝕刻之阻抗性。然而，由於元件之表面處理時間及元件被覆層之厚度(初始厚度)無法無限度增加，元件與被覆層之表面粗糙度Rz數值亦無法無限度降低。在控制表面粗糙度Rz之數值時，應參酌元件本體在塗佈前之表面狀態及陶瓷被覆層在塗佈完成後之厚度。
第9及10圖所示之陶瓷表面係經噴砂處理，並以噴塗法塗佈陶瓷粉末，然後量測被覆層之表面粗糙度Rz，其量測結果為27.574-34.708微米，此粗糙度數值明顯不同於第7及8圖中本發明元件之陶瓷被覆層之粗糙度Rz量測值0.113-0.169微米。根據本發明而形成之元件具有明顯較佳之電漿蝕刻阻抗性。
此外，若元件本體之表面粗糙度Rz小於5.0微米則可省略步驟(b)，並依序進行步驟(b)後之步驟。
第11圖顯示一種依據光學顯微照片之分析結果劃分步驟進 程之方法，此方法與前述依照表面粗糙度Rz量測值劃分步驟進程之方法不同。
在此範例中，步驟(b)係將元件本體表面之光學顯微照片依相對亮度區分為一亮部及一暗部，並去除元件本體表面之谷部及峰部以使亮部之面積(Y)為暗部面積之10%或以上。步驟(d)則將被覆層表面之光學顯微照片依相對亮度區分為一亮部及一暗部，並去除被覆層表面之谷部及峰部以使亮部之面積(Y)為暗部面積之10%或以上。
詳言之，如第1圖所示，此方法先就尚未形成被覆層之元件本體表面之光學顯微照片進行分析，判斷亮部20之面積(Y)相對於暗部10之面積(X)之比例(亦即Y/X)是否小於10%。若Y/X小於10%，則可去除元件本體表面之谷部及峰部，使Y/X為10%或以上。另外再就元件陶瓷被覆層表面之顯微照片進行分析，如第2圖所示，當亮部40之面積(Y)相對於暗部30之面積(X)之比例(亦即Y/X)小於10%時，則可減少元件陶瓷被覆層表面之谷部及峰部，使Y/X為10%或以上，藉以改善該表面對電漿蝕刻之阻抗性。
若元件表面之Y/X為10%或以上，可省略步驟(b)，直接進行後續步驟。
在第12(a)圖中，氮化鋁(AlN)表面之部分谷部及峰部已依本發明之方法去除，俾將表面粗糙度Rz控制為小於5.0微米。然後再將Y2O3陶瓷粉末噴塗於氮化鋁(AlN)表面以形成被覆層，並去除被覆層上之谷部及峰部，如第12(b)圖所示，使被覆層之表面粗糙度Rz小於2.0微米。如此一來即可改善該表面對電漿蝕刻之阻抗性。
在第14圖中，Y2O3陶瓷粉末係依本發明之方法噴塗於一表 面粗糙度Rz為0.097-0.135微米之石英表面(第14(a)圖)以形成被覆層，該被覆層之表面粗糙度Rz為2.103-2.311微米(第14(b)圖)，此粗糙度大於2.0微米。藉由去除該表面粗糙度Rz大於2.0微米之被覆層表面之谷部及峰部，即可將被覆層之表面粗糙度Rz數值控制為小於2.0微米(第14(c)圖所示被覆層之表面粗糙度Rz為0.254-0.389微米)，從而改善元件之陶瓷被覆層對電漿蝕刻之阻抗性。
以上針對本發明較佳實施例所做之說明僅供例示之用，熟習此項技藝之人士當知，上述實施例可以多種方法修改、增補及替換而不脫離本發明如後附申請專利範圍所揭露之範圍及精神。
10‧‧‧暗部
20‧‧‧亮部

Claims (12)

  1. 一種半導體或顯示器製造設備之元件，其中該元件係曝露於電漿中且具有較佳之電漿蝕刻阻抗性，該元件之形成方式為：移除一元件本體之表面上之部分或全部谷部及峰部，致使一表面粗糙度(Rz)之數值小於5.0微米，其中該表面粗糙度之數值係一表面粗糙度量測區段內從一平行於一中心線(平均線，其可使峰部之面積與谷部之面積相等)之任意基準線到五個最深谷部(V1、V2、V3、V4及V5)之平均距離與該基準線到五個最高峰部(P1、P2、P3、P4及P5)之平均距離之差值之絕對值([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])；在已去除部分或全部谷部及峰部之該元件本體表面上形成一陶瓷被覆層；及去除該被覆層之表面上之部分或全部谷部及峰部。
  2. 如申請專利範圍第1項所述之元件，其中該被覆層係由以下各項所組成之群組中所選出之任一或多項構成：Y2O3(氧化釔)、YF3(氟化釔)、YSZ(氧化釔安定氧化鋯)、Y4Al2O9(YAM)、Y3Al5O12(釔鋁石榴石；YAG)及YAlO3(YAP)。
  3. 如申請專利範圍第1項所述之元件，其中該被覆層無孔洞或裂紋。
  4. 如申請專利範圍第1項所述之元件，其中該被覆層之所述表面粗糙度(Rz)之數值小於2.0微米。
  5. 如申請專利範圍第1項所述之元件，其中該被覆層之表面構型可使該被覆層表面之一光學顯微照片依相對亮度區分為一亮部及一暗部時，該亮部之面積為該暗部之面積之10%或以上。
  6. 如申請專利範圍第5項所述之元件，其中該本體之表面構型可使該本體表面之一光學顯微照片依相對亮度區分為一亮部及一暗部時，該亮部之面積為該暗部之面積之10%或以上。
  7. 如申請專利範圍第1至6項中任一項所述之元件，其中該元件係由以下各項所組成之群組中所選出之一或多項構成：陶瓷材料、石英、金屬材料及聚合物。
  8. 一種改善半導體或顯示器製造設備之一元件對電漿蝕刻之阻抗性之方法，其中該元件係曝露於電漿中，該方法包含下列步驟：(a)製備一元件本體；(b)去除該元件本體之表面上之部分或全部谷部及峰部，致使一表面粗糙度(Rz)之數值小於5.0微米，其中該表面粗糙度之數值係一表面粗糙度量測區段內從一平行於一中心線(平均線，其可使峰部之面積與谷部之面積相等)之任意基準線到五個最深谷部(V1、V2、V3、V4及V5)之平均距離與該基準線到五個最高峰部(P1、P2、P3、P4及P5)之平均距離之差值之絕對值([(P1+P2+P3+P4+P5)/5-(V1+V2+V3+V4+V5)/5])；(c)在該元件本體之表面上形成一陶瓷被覆層；及(d)去除該被覆層之表面上之部分或全部谷部及峰部。
  9. 如申請專利範圍第8項所述之方法，其中執行步驟(d)可使該被覆層之所述表面粗糙度(Rz)之數值小於2.0微米。
  10. 如申請專利範圍第8項所述之方法，其中：執行步驟(b)可使該元件本體表面之一光學顯微照片依相對亮度區分為一亮部及一暗部時，該亮部之面積為該暗部之面積之10%或以上；且 執行步驟(d)可使該被覆層表面之一光學顯微照片依相對亮度區分為一亮部及一暗部時，該亮部之面積為該暗部之面積之10%或以上。
  11. 如申請專利範圍第8至10項中任一項所述之方法，其中係以以下各項所組成之群組中所選出之一或多種方法去除該元件表面上及該被覆層表面上之谷部及峰部：切割、研磨、擦刷、拋光、精磨及化學拋光。
  12. 如申請專利範圍第8項所述之方法，其中步驟(c)形成該被覆層之方式係於一真空條件下以0至60℃之溫度噴塗由以下各項所組成之群組中所選出之任一項、任兩項之混合物或任兩項以上之混合物：Y2O3(氧化釔)、YF3(氟化釔)、YSZ(氧化釔安定氧化鋯)、Y4Al2O9(YAM)、Y3Al5O12(釔鋁石榴石；YAG)及YAlO3(YAP)。
TW104136434A 2014-11-07 2015-11-05 具有較佳電漿蝕刻阻抗性之元件及改善元件對電漿蝕刻之阻抗性之方法 TWI581330B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140154200A KR101563130B1 (ko) 2014-11-07 2014-11-07 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법

Publications (2)

Publication Number Publication Date
TW201630066A true TW201630066A (zh) 2016-08-16
TWI581330B TWI581330B (zh) 2017-05-01

Family

ID=53515888

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136434A TWI581330B (zh) 2014-11-07 2015-11-05 具有較佳電漿蝕刻阻抗性之元件及改善元件對電漿蝕刻之阻抗性之方法

Country Status (6)

Country Link
US (1) US20170349992A1 (zh)
JP (1) JP6798997B2 (zh)
KR (1) KR101563130B1 (zh)
CN (1) CN107004558A (zh)
TW (1) TWI581330B (zh)
WO (1) WO2016072724A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132550A1 (ko) * 2017-12-29 2019-07-04 아이원스 주식회사 코팅막의 형성 방법 및 이에 따른 코팅막
TWI714965B (zh) * 2018-02-15 2021-01-01 日商京瓷股份有限公司 電漿處理裝置用構件及具備其之電漿處理裝置
KR102082602B1 (ko) * 2018-03-08 2020-04-23 토토 가부시키가이샤 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치 그리고 디스플레이 제조 장치
JP2020141123A (ja) 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP7236347B2 (ja) * 2019-08-06 2023-03-09 日本特殊陶業株式会社 溶射膜被覆部材の製造方法
US20210394334A1 (en) * 2020-06-19 2021-12-23 Skc Solmics Co., Ltd. Polishing pad, preparation method thereof and method for preparing semiconductor device using same
KR20230107643A (ko) * 2020-11-18 2023-07-17 엔테그리스, 아이엔씨. 내균열성 플루오로-어닐링된 필름으로 코팅된 물품 및 제조 방법
CN113611589B (zh) * 2021-10-08 2021-12-24 中微半导体设备(上海)股份有限公司 零部件、等离子体装置、形成耐腐蚀涂层的方法及其装置
KR102522277B1 (ko) 2022-03-24 2023-04-17 주식회사 펨빅스 내플라즈마 2층 코팅막 구조물 및 이의 제조 방법
KR102464219B1 (ko) * 2022-03-30 2022-11-09 (주)단단 오염입자 발생이 감소되는 코팅용 조성물 및 이의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460143B1 (ko) * 2002-08-02 2004-12-03 삼성전자주식회사 반도체 제조설비용 프로세스 챔버
JP3864958B2 (ja) * 2004-02-02 2007-01-10 東陶機器株式会社 耐プラズマ性を有する半導体製造装置用部材およびその作製方法
KR101194020B1 (ko) * 2005-07-08 2012-10-24 매그나칩 반도체 유한회사 반도체 장치 제조 방법
US7589025B2 (en) * 2005-12-02 2009-09-15 Rohm And Haas Electronic Materials Llc Semiconductor processing
JP2008160093A (ja) * 2006-11-29 2008-07-10 Toto Ltd 静電チャック、静電チャックの製造方法および基板処理装置
JP2008189494A (ja) * 2007-02-02 2008-08-21 Tosoh Corp 石英ガラス部品及びその製造方法
US8114473B2 (en) * 2007-04-27 2012-02-14 Toto Ltd. Composite structure and production method thereof
US20090162670A1 (en) * 2007-12-20 2009-06-25 General Electric Company Method for applying ceramic coatings to smooth surfaces by air plasma spray techniques, and related articles
JP5129902B2 (ja) * 2008-09-15 2013-01-30 共栄電工株式会社 基板戴置装置用の基板戴置板の表面研磨方法及び装置
JP5726021B2 (ja) * 2010-08-30 2015-05-27 京セラ株式会社 球状体およびこれを用いた転がり支持装置
JP5568756B2 (ja) * 2011-06-29 2014-08-13 トーカロ株式会社 耐食性や耐プラズマエロージョン性に優れるサーメット溶射皮膜被覆部材およびその製造方法
CN103074563B (zh) * 2011-10-26 2017-09-12 中国科学院微电子研究所 一种y2o3耐侵蚀陶瓷涂层的改进方法
US20130273313A1 (en) * 2012-04-13 2013-10-17 Applied Materials, Inc. Ceramic coated ring and process for applying ceramic coating
US9090046B2 (en) * 2012-04-16 2015-07-28 Applied Materials, Inc. Ceramic coated article and process for applying ceramic coating
KR101932429B1 (ko) * 2012-05-04 2018-12-26 (주)코미코 내 플라즈마 코팅막, 이의 제조 방법 및 내 플라즈마성 부품
KR101272736B1 (ko) * 2013-02-07 2013-06-10 주식회사 템네스트 에어로졸 코팅을 이용한 정전척 재생 방법

Also Published As

Publication number Publication date
JP6798997B2 (ja) 2020-12-09
KR101563130B1 (ko) 2015-11-09
JP2017534001A (ja) 2017-11-16
WO2016072724A1 (ko) 2016-05-12
US20170349992A1 (en) 2017-12-07
KR20150068285A (ko) 2015-06-19
TWI581330B (zh) 2017-05-01
CN107004558A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
TWI581330B (zh) 具有較佳電漿蝕刻阻抗性之元件及改善元件對電漿蝕刻之阻抗性之方法
TWI487024B (zh) Resistant parts
TWI401223B (zh) 製造防光眩玻璃之方法
KR101967971B1 (ko) 반도체 챔버 구성요소를 위한 방사율 제어된 코팅
JP6326210B2 (ja) 石英ガラス部品及び石英ガラス部品の製造方法
JP6939853B2 (ja) 溶射皮膜、溶射皮膜の製造方法、及び溶射部材
JP4006535B2 (ja) 半導体または液晶製造装置部材およびその製造方法
TW201531446A (zh) 玻璃基底以及其製作方法
JP2002001865A (ja) 積層体、耐蝕性部材および耐ハロゲンガスプラズマ用部材
JP2021500480A (ja) 耐プラズマ性コーティング膜の製造方法及びこれにより形成された耐プラズマ性部材
KR20220130648A (ko) 내 플라즈마 코팅을 위한 에어로졸 증착 코팅방법
KR20220116489A (ko) 불화이트륨계 용사 피막, 용사 부재, 및 불화이트륨계 용사 피막의 제조 방법
KR102294459B1 (ko) 티타늄 부품용 텍스처화된 표면
Boulousis et al. Formation and metrology of dual scale nano-morphology on SF6 plasma etched silicon surfaces
TW201816889A (zh) 用於快速恢復蝕刻腔室中之蝕刻量之氟氧化鋁層的沉積方法
JP2007277620A (ja) 脆性材料基材への溶射膜形成方法
KR101793252B1 (ko) 금속-고분자 복합체 및 이의 제조방법
JP6358492B2 (ja) 耐プラズマ性部材
KR20190032719A (ko) 반도체 웨이퍼용 고효율 히터블럭 및 그 제조방법
US20230312406A1 (en) Quartz glass substrate with improved adhesion of thermal spray coating, its manufacturing method, and method for manufacturing quartz glass parts covered with thermal spray coating
US20230018563A1 (en) High precision trackpad and methods of manufacture
JP7196343B1 (ja) 皮膜密着用の下地膜を有するガラス基材、及び皮膜を設けたガラス部品
KR102517083B1 (ko) 반도체 Etch 공정장비의 경시성 개선을 위한 코팅 표면 처리 방법
JP2019056143A (ja) 溶射膜を備えた基材及びその製造方法
KR101231666B1 (ko) 단열 코팅 방법