WO2016051438A1 - 信号生成回路 - Google Patents

信号生成回路 Download PDF

Info

Publication number
WO2016051438A1
WO2016051438A1 PCT/JP2014/005052 JP2014005052W WO2016051438A1 WO 2016051438 A1 WO2016051438 A1 WO 2016051438A1 JP 2014005052 W JP2014005052 W JP 2014005052W WO 2016051438 A1 WO2016051438 A1 WO 2016051438A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frequency
voltage
phase
control voltage
Prior art date
Application number
PCT/JP2014/005052
Other languages
English (en)
French (fr)
Inventor
和英 樋口
安藤　暢彦
恒次 堤
浩之 水谷
檜枝　護重
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US15/509,580 priority Critical patent/US10585169B2/en
Priority to CN201480082366.6A priority patent/CN106796288A/zh
Priority to CN202210586698.4A priority patent/CN114978161A/zh
Priority to JP2016551121A priority patent/JP6381656B2/ja
Priority to EP14903322.7A priority patent/EP3203260A4/en
Priority to PCT/JP2014/005052 priority patent/WO2016051438A1/ja
Publication of WO2016051438A1 publication Critical patent/WO2016051438A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • G01S13/343—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using sawtooth modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • G01S13/345—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using triangular modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G01S7/4004—Means for monitoring or calibrating of parts of a radar system
    • G01S7/4008—Means for monitoring or calibrating of parts of a radar system of transmitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B2001/6912—Spread spectrum techniques using chirp

Definitions

  • the present invention relates to a signal generation circuit that generates a chirp signal.
  • An FMCW (Frequency Modulated Continuous Waves) type radar that can simultaneously measure the distance and relative speed with the object to be measured with high accuracy is widely used for in-vehicle radars and the like.
  • This method transmits a chirp signal as a continuous wave, receives a reflected wave from the object to be measured, measures the distance from the time delay of the reflected wave to the object to be measured, and compares the frequency displacement to the object to be measured.
  • the chirp signal is a frequency-modulated signal whose frequency changes with time.
  • the signal generation circuit of Patent Document 1 includes a modulation control circuit, a digital-analog conversion circuit (DAC: Digital to Analog Converter), a low-pass filter (LPF: Low Pass Filter), a voltage-controlled oscillator (VCO: Voltage Controlled Oscillator), A local signal generation circuit, a difference frequency signal generation circuit, an IF detection circuit, and an ADC (Analog To Digital Converter) are provided.
  • the modulation control circuit includes a lookup table (LUT: Look Up Table) that records the voltage frequency characteristics (VF characteristics) of the VCO.
  • the modulation control circuit obtains a control voltage that makes the time-frequency characteristic of the chirp signal linear from the VF characteristics of the LUT, and outputs the control voltage to the DAC as a digital signal.
  • the DAC converts the digital control voltage output from the modulation control circuit into an analog control voltage and outputs the analog control voltage to the LPF.
  • the LPF removes the high frequency component of the control voltage output from the DAC and smoothes the control voltage. The LPF then outputs a control voltage to the VCO.
  • the VCO outputs a signal having a frequency corresponding to the control voltage according to the control voltage output from the LPF based on the VF characteristic of the VCO.
  • this signal generation circuit can generate a VCO control voltage based on the VCO VF characteristic of the LUT and generate a frequency-modulated chirp signal.
  • the VCO generates a chirp signal (f1) according to the control voltage.
  • the local signal generation circuit generates a local signal (f2).
  • the difference frequency signal generation circuit is an IF (Intermediate Frequency) that is a difference frequency component between the output signal of the VCO and the local signal from the output signal (f1) of the VCO and the local signal (f2) generated by the local signal generation circuit.
  • the signal (f1-f2) is output.
  • the IF detection circuit outputs the IF detection signal to the ADC when the frequency of the IF signal falls below a specific IF detection frequency.
  • the time when the frequency of the IF signal becomes equal to or lower than a specific IF detection frequency is when f1 ⁇ f2. Since f1 changes with time, there is a timing at which f1 ⁇ f2.
  • the ADC measures the control voltage (v1) of the VCO at the timing when the IF detection circuit outputs the IF detection signal, and outputs it to the modulation control circuit.
  • the above operation is performed a plurality of times by changing f2.
  • the modulation control circuit obtains the VF characteristic of the VCO from the change in v1 when f2 is changed, and updates the VF characteristic stored in the LUT.
  • the modulation control circuit obtains a control voltage that makes the time-frequency characteristic of the chirp signal linear based on the updated VF characteristic, and outputs the control voltage to the DAC as a digital signal.
  • the signal generation circuit of Patent Document 1 uses the local signal generation circuit, the difference frequency signal generation circuit, the local signal generation circuit, and the IF detection circuit to update the VF characteristics stored in the LUT, A chirp signal is generated based on the updated VF characteristics.
  • the circuit of Patent Document 1 cannot compensate for an error in the chirp signal when the VF characteristic of the VCO changes rapidly due to a disturbance such as temperature. This is because, in order to obtain the VF characteristics of the VCO, it is necessary to generate a chirp signal by changing f2 a plurality of times, and the VF characteristics of the VCO cannot be updated during that time. In other words, since the circuit of Patent Document 1 can detect only one voltage value (V) and one frequency value (F) corresponding to the voltage from one chirp signal, it must generate a chirp signal multiple times. This is because the VF characteristics of the VCO cannot be obtained.
  • V voltage value
  • F frequency value
  • the conventional signal generation circuit has a problem that the error of the chirp signal cannot be compensated when the VF characteristic of the VCO changes suddenly due to disturbance.
  • a signal generation circuit includes a control voltage setting unit that sets a control voltage using a voltage frequency characteristic indicating a characteristic of an output frequency with respect to a voltage, a voltage controlled oscillator that changes a frequency of an output signal using the control voltage, and a voltage
  • a quadrature demodulator that quadrature demodulates the output signal of the controlled oscillator and generates an in-phase signal and a quadrature signal that are orthogonal to each other, and a frequency detection that detects the frequency of the output signal of the voltage controlled oscillator based on the in-phase signal and the quadrature signal
  • the control voltage setting unit corrects the control voltage using a voltage frequency characteristic derived from the relationship between the control voltage and the frequency of the output signal of the voltage controlled oscillator, and the voltage controlled oscillator sets the control voltage.
  • a chirp signal is generated based on the control voltage corrected by the unit.
  • the signal generation circuit of the present invention performs quadrature demodulation on the output signal of the VCO, generates an in-phase signal and an orthogonal signal that are orthogonal to each other, and detects the frequency of the output signal of the VCO based on the in-phase signal and the orthogonal signal Since the VF characteristic of the VCO is derived, the signal generation circuit of the present invention can compensate for the error of the chirp signal even when the VF characteristic of the VCO changes suddenly due to a disturbance.
  • FIG. 1 is a configuration diagram illustrating a configuration example of a signal generation circuit according to a first embodiment.
  • 3 is a configuration diagram illustrating a configuration example of an MCU 180 according to Embodiment 1.
  • FIG. 3 is a flowchart showing the operation of the signal generation circuit according to the first embodiment.
  • 4 is a flowchart showing the operation of the MCU 180 according to the first embodiment.
  • FIG. 5 is a diagram showing the update timing of the VF characteristics in the signal generation circuit according to the first embodiment and the signal generation circuit of the conventional invention (the invention of Patent Document 1).
  • 6 is a diagram illustrating a chirp signal generated by the signal generation circuit according to the first embodiment.
  • FIG. FIG. 6 is a configuration diagram illustrating a configuration example of a signal generation circuit according to a second embodiment.
  • FIG. 10 is a configuration diagram illustrating a configuration example of an MCU 181 according to a second embodiment.
  • FIG. 10 is a configuration diagram illustrating a configuration example of a signal generation circuit according to a third embodiment.
  • FIG. 10 is a configuration diagram illustrating a configuration example of an MCU 182 according to a third embodiment.
  • FIG. 1 is a configuration diagram illustrating a configuration example of a signal generation circuit according to the first embodiment.
  • This signal generation circuit includes a VCO (Voltage Controlled Oscillator) 100, a DAC (Digital to Analog Converter) 105, an LPF (Low Pass Filter) 110, a frequency divider 115, a multiplier 140, a local oscillator 150, an LPF 160, an ADC (Analog To).
  • a digital converter (170) and an MCU (micro controller unit) 180 are provided.
  • v is the control voltage of the VCO 100
  • fvco is the frequency (output frequency) of the output signal of the VCO 100
  • fxo is the output frequency of the local oscillator 150.
  • IN_MCU represents an input signal to the MCU
  • OUT_MCU represents an output signal from the MCU.
  • the VCO 100 is a voltage controlled oscillator that outputs a signal having a frequency corresponding to the control signal output from the LPF 110.
  • the VCO 100 uses an oscillation circuit that includes a tuning circuit using a varactor diode and an active circuit using a transistor.
  • the DAC 105 is a circuit that converts the digital control signal output from the control voltage setting unit 130 into an analog control signal and outputs the analog control signal.
  • a ⁇ DAC composed of a ⁇ modulator and a comparator is used.
  • the LPF 110 is a low-pass filter that smoothes the analog control signal by removing the high-frequency component of the analog control signal output from the DAC 105 and outputs the smoothed analog control signal to the VCO 100.
  • the LPF 110 uses a filter circuit composed of a coil and a capacitor.
  • the frequency divider 115 is a frequency divider that divides the output signal of the VCO 100 by a frequency division ratio N (N is a natural number) and outputs the divided signal.
  • N is a natural number
  • the frequency divider 115 is a counter circuit composed of flip-flops.
  • the multiplier 140 is a multiplier that multiplies the signal output from the frequency divider 115 and the signal output from the local oscillator 150 described later, and outputs the multiplied signal.
  • the multiplier 140 uses a frequency mixer including a diode and a transformer.
  • the local oscillator 150 is a signal source that outputs a signal serving as a reference when performing frequency conversion to the multiplier 140.
  • the local oscillator 150 is composed of a crystal oscillator having an accurate oscillation frequency.
  • the local oscillator 150 may be a DDS (Direct Digital Synthesizer).
  • the LPF 160 is a filter that removes the high frequency component of the signal output from the multiplier 140 and outputs the signal from which the high frequency component has been removed.
  • the LPF 160 uses a filter circuit composed of a coil and a capacitor.
  • the ADC 170 is a circuit that converts the analog signal output from the LPF 160 into a digital signal and outputs the converted digital signal to the MCU 180.
  • FIG. 2 is a configuration diagram illustrating a configuration example of the MCU 180 of the signal generation circuit according to the first embodiment.
  • the MCU 180 is an integrated circuit (microcontroller unit) incorporating a computer system.
  • the microcontroller unit stores a CPU (Central Processing Unit), a memory, an input / output circuit, a timer circuit, and the like.
  • the MCU 180 includes a control voltage setting unit 130, a quadrature demodulation unit 200, an LPF 210, an LPF 211, a phase detection unit 212, and a frequency detection unit 214. Each of these units may be configured by software operating on the MCU 180, or may be configured by an analog circuit or a digital circuit.
  • the quadrature demodulating unit 200 is a circuit that performs quadrature demodulation on the digital signal output from the ADC 170 and generates an in-phase signal and a quadrature signal that are orthogonal to each other.
  • the quadrature demodulator 200 includes a multiplier 202, a multiplier 204, a 90 ° phase shift distributor 208, and a local oscillator 206.
  • the local oscillator 206 is an oscillator that outputs a signal having a constant frequency.
  • the 90 ° phase shift distributor 208 is a phase shift distributor that distributes the output signal of the local oscillator 206 into two signals of a cosine wave and a sin wave that are 90 ° out of phase.
  • Multiplier 202 is a multiplier that multiplies the output signal of ADC 170 by a cosine wave and outputs the multiplied signal as an in-phase signal.
  • the multiplier 204 is a multiplier that multiplies the output signal of the ADC 170 by a sine wave and outputs the multiplied signal as an orthogonal signal.
  • the LPF 210 is a low-pass filter that removes the high frequency component of the output signal of the multiplier 202 and outputs a signal from which the high frequency component has been removed.
  • the LPF 211 is a low-pass filter that removes a high-frequency component from the output signal of the multiplier 204 and outputs a signal from which the high-frequency component has been removed.
  • the phase detection unit 212 is a circuit that detects an instantaneous phase from the output signal of the LPF 210 and the output signal of the LPF 211 that are orthogonal to each other.
  • the instantaneous phase refers to the phase of the signal with respect to each time when the phase of the signal changes with respect to time (when the phase is a function of time).
  • the frequency detection unit 214 is a circuit that performs time differentiation on the instantaneous phase output from the phase detection unit 212 and detects an instantaneous frequency.
  • the instantaneous frequency is defined as a time change rate of the phase of a signal in a signal whose frequency changes with time, and means a frequency for each time.
  • the control voltage setting unit 130 includes a LUT (Look Up Table) 120 that stores the VF characteristics of the VCO 100, and is a circuit that generates a control signal for the VCO 100 based on the VF characteristics stored in the LUT 120.
  • the control voltage setting unit 130 includes a memory of the MCU 180 and an input / output circuit of the MCU 180.
  • the control voltage setting unit 130 is configured to include the LUT 120 therein.
  • the control voltage setting unit 130 may have any configuration as long as it refers to the LUT 120 and sets the control signal for the VCO 100.
  • the LUT 120 may be provided outside the control voltage setting unit 130, and the control voltage setting unit 130 may be configured to generate a control voltage with reference to the external LUT 120.
  • FIG. 3 is a flowchart showing the operation of the signal generation circuit according to the first embodiment. With reference to FIG. 3, the operation of the signal generation circuit is completed.
  • the control voltage setting unit 130 of the MCU 180 generates a control voltage of the VCO 100 for each time based on the VF characteristics of the VCO 100 stored in the LUT 120, and outputs the control voltage to the DAC 105 (S101).
  • the DAC 105 converts the control voltage output from the control voltage setting unit 130 from a digital signal to an analog signal and outputs the analog signal to the LPF 110 (S102).
  • the LPF 110 smoothes the signal by removing the high-frequency component of the output signal from the DAC 105, and outputs the smoothed signal to the VCO 100 (S103).
  • the VCO 100 outputs a signal (cos (2 ⁇ fvco) t) having a frequency corresponding to the control signal output from the LPF 110 based on the VF characteristics (S104).
  • fvco is the frequency of the output signal of the VCO 100.
  • the frequency divider 115 divides a part of the signal output from the VCO 100 by a frequency division ratio N (N is a natural number), and outputs the frequency-divided signal (cos (2 ⁇ fvco / N) t)) to the multiplier 140. (S105).
  • N is a natural number
  • fvco / N is the frequency of the output signal of the frequency divider 115.
  • the multiplier 140 multiplies the signal (cos ((2 ⁇ fxo) t)) output from the local oscillator 150 by the output signal (cos (2 ⁇ fvco / N) t) of the frequency divider 115, and the frequency is converted by multiplication.
  • the signal is output (S106).
  • fxo is the frequency of the output signal of the local oscillator 150.
  • the multiplier 140 frequency-converts the output signal of the VCO 100 to a frequency that can be captured by the ADC 170 described later, using the signal divided by the frequency divider 115 and the output signal of the local oscillator 150.
  • the output signal of the VCO 100 can be directly converted by the multiplier 140 without using the divided signal.
  • a PLL (Phase Locked Loop) circuit is required as the local oscillator 150. Therefore, since the circuit scale becomes large, the configuration using the frequency divider 115 and the multiplier 140 is desirable.
  • the output signal (S) of the multiplier 140 is expressed by Expression (1).
  • the LPF 160 removes the high frequency component of the output signal of the multiplier 140 and outputs a difference frequency signal which is the first term of the equation (1) (S107).
  • the difference frequency signal (Sdiff) is expressed by Expression (2).
  • the coefficient 0.5 is omitted.
  • the ADC 170 converts the output signal of the LPF 160 from an analog signal to a digital signal (S108), and outputs it to the quadrature demodulation unit 200 of the MCU 180 (S109).
  • FIG. 4 is a flowchart showing the operation of the MCU 180. The operation of the MCU 180 will be described with reference to FIG.
  • the local oscillator 206 outputs a local signal having a frequency of fLO to the 90 ° phase shift distributor 208.
  • the 90 ° phase shift distributor 208 distributes the local signal into two signals having a 90 ° phase difference.
  • a cos wave (cos (2 ⁇ fLOt)) and a sin wave (sin (2 ⁇ fLOt)) are generated (S201).
  • the multiplier 202 multiplies the cosine wave (cos (2 ⁇ fLOt)) and the output signal (Sdiff) of the ADC 170, and outputs the multiplied signal to the LPF 210 as an in-phase signal (S202).
  • a signal output from the multiplier 202 is expressed by Expression (3).
  • the multiplier 204 multiplies the sin wave (sin (2 ⁇ fLOt)) and the output signal (Sdiff) of the ADC 170, and outputs the multiplied signal to the LPF 211 as an orthogonal signal.
  • a signal output from the multiplier 204 is expressed by Expression (4).
  • the LPF 210 removes the high frequency component of Si, and outputs Si from which the high frequency has been removed to the phase detection unit 212 (S203).
  • the LPF 211 removes the high frequency component of Sq and outputs Sq from which the high frequency has been removed to the phase detection unit 212.
  • Si and Sq from which the high-frequency component has been removed are expressed by Expression (5) and Expression (6), respectively.
  • Si is an in-phase signal (I signal)
  • Sq is a quadrature signal (Q signal).
  • the phase detection unit 212 divides the in-phase signal output from the LPF 210 and the quadrature signal output from the LPF 211, multiplies the divided value by -1, and calculates its arc tangent. Thereby, the phase detection part 212 detects an instantaneous phase (S204).
  • the frequency detection unit 214 calculates the temporal differentiation of the instantaneous phase and detects the instantaneous frequency (S205).
  • the instantaneous frequency (fbb) is expressed by equation (8).
  • N is the frequency division ratio
  • fxo is the frequency of the output signal of the local oscillator 150
  • fLO is the frequency of the output signal of the local oscillator 206. Since fbb, N, fxo, and fLO are known, the frequency detection unit 214 can detect the output frequency (fvco) of the VCO 100 (S206).
  • the frequency of the output signal of the VCO 100 is expressed by equation (9).
  • the frequency detection unit 214 can detect the instantaneous frequency (fbb) every time, it can detect the output frequency (fvco) of the VCO 100 at each time from the equation (9). Therefore, the time change of the output frequency (fvco) of the VCO 100 can be detected from one chirp signal. That is, the time-frequency characteristic of the VCO 100 can be detected. This means that the VF characteristic of the VCO 100 can be obtained from a single chirp signal.
  • the control voltage setting unit 130 obtains the VF characteristic of the VCO 100 from the time change of the control voltage output to the DAC 105 and the time-frequency characteristic detected by the frequency detection unit 214 (S207). Next, the control voltage setting unit 130 updates the value of the VF characteristic stored in the LUT 120 to the value of the VF characteristic obtained in step S207 (S208).
  • control voltage setting unit 130 corrects the control voltage of the VCO 100 based on the updated VF characteristic, and outputs it to the DAC 105 (S209).
  • the control voltage setting unit 130 may determine the control voltage of the next chirp signal while the VCO 100 outputs the chirp signal. This is because the frequency detection unit 214 can detect the instantaneous frequency from the instantaneous phase, so that the control voltage setting unit 130 can sequentially update the LUT 120 every time.
  • the DAC 105 converts the digital control voltage output from the control voltage setting unit 130 of the MCU 180 into an analog control voltage and outputs the analog control voltage to the LPF 110.
  • the LPF 110 removes the high frequency component of the control voltage output from the DAC 105 and smoothes the control voltage. Then, the LPF 110 outputs the smoothed control voltage to the VCO 100.
  • the VCO 100 generates a chirp signal according to the control voltage output from the LPF 110.
  • the control voltage is corrected based on the updated VF characteristic, the VCO 100 can generate a chirp signal with high linearity.
  • FIG. 5 is a diagram showing the update timing of the VF characteristics in the signal generation circuit according to the first embodiment and the signal generation circuit of the conventional invention (invention of Patent Document 1).
  • the vertical axis represents the temperature of the signal generation circuit
  • the horizontal axis represents time.
  • the black triangular symbol indicates the timing at which the signal generation circuit of the conventional invention updates the VF characteristics
  • the black circle symbol indicates the VF characteristic updated by the signal generation circuit according to the first embodiment. Indicates timing.
  • the VF characteristic of the VCO 100 since a rapid change occurs in the signal generation circuit between 10 ⁇ t and 20 ⁇ t, the VF characteristic of the VCO 100 also greatly changes during this period.
  • both the signal generation circuit according to the first embodiment and the signal generation circuit of the conventional invention generate a chirp signal for each ⁇ t.
  • the signal generation circuit of the conventional invention needs to generate a chirp signal a plurality of times in order to obtain the VF characteristics.
  • the VF characteristic is calculated from 10 chirp signals. Then, since a chirp signal is generated every ⁇ t, the VF characteristic is updated every 10 ⁇ t.
  • the signal generation circuit of the conventional invention needs to generate the chirp signal 10 times in order to obtain the VF characteristics, during the period from ⁇ 10t to ⁇ 20t in which the temperature changes rapidly in FIG.
  • the VF characteristics cannot be updated, and the chirp signal error cannot be compensated.
  • the signal generation circuit can calculate the VF characteristics from a single chirp signal. Therefore, as shown in FIG. 5, the VF characteristic can be updated every ⁇ t, so that even when the temperature is changing (between ⁇ 10t and ⁇ 20t in FIG. 5), the error of the chirp signal Can be compensated.
  • FIG. 6 is a diagram illustrating a chirp signal generated by the signal generation circuit according to the first embodiment.
  • the vertical axis is frequency and the horizontal axis is time.
  • a solid line indicates a chirp signal generated by the signal generation circuit according to the first embodiment, and a broken line indicates a chirp signal generated by the signal generation circuit of the conventional invention. It can be seen that the solid line has higher linearity of the chirp signal than the broken line.
  • the present invention can be applied even when the VF characteristics of the VCO 100 change due to electromagnetic waves radiated from other devices, aging of the VCO 100, or the like.
  • the error of the chirp signal can be compensated.
  • quadrature demodulation is performed on the output signal of VCO 100 to generate an in-phase signal and a quadrature signal that are orthogonal to each other, and the output of VCO 100 is based on the in-phase signal and the quadrature signal. Since the signal frequency is detected and the VF characteristic of the VCO 100 is derived, the signal generation circuit of the present invention outputs a chirp signal even when the VF characteristic of the VCO 100 changes suddenly due to a disturbance. Each time, the VF characteristic of the VCO 100 can be derived, and the error of the chirp signal can be compensated.
  • VF characteristics stored in the LUT 120 are updated using the output signal of the VCO 100, an error in the chirp signal can be obtained without stopping the output of the chirp signal. Can be compensated.
  • the quadrature demodulation unit 200 using the MCU 180, the quadrature demodulation unit 200, the LPF 210, the LPF 211, the phase detection unit 212, the frequency detection unit 214, and the control voltage setting unit 130 are integrally configured on the MCU 180 as software. As a result, the circuit scale of the signal generation circuit can be reduced.
  • control voltage setting unit 130 the quadrature demodulation unit 200, the LPF 210, the LPF 211, the phase detection unit 212, the frequency detection unit 214, and the control voltage setting unit 130 are integrally configured on the MCU 180.
  • each may be configured using an individual digital circuit or analog circuit.
  • control voltage setting unit 130 may be configured by an FPGA (Field Programmable Gate Array).
  • the signal generation circuit is configured to frequency-convert the output signal of the frequency divider 115 using the multiplier 140 and the local oscillator 150 and output the frequency-converted signal to the ADC 170. If the frequency can be converted to a frequency that can be captured, the multiplier 140 and the local oscillator 150 may be omitted.
  • the control voltage setting unit 130 is configured to set the control voltage using the LUT 120, but may be configured to set the control voltage without using the LUT 120.
  • the configuration may be such that when the control voltage is set without saving the VF characteristics as a table, the control voltage is set by obtaining the VF characteristics by arithmetic processing.
  • Embodiment 2 In the first embodiment, a configuration is used in which a high-frequency component (unnecessary wave component) is removed from a signal output from the quadrature demodulator 200, and a difference frequency component (desired wave component) is extracted using the LPF 210 and the LPF 211. Indicated. In the second embodiment, a configuration in which a desired wave component is extracted without using the LPF 210 and the LPF 211 is shown.
  • FIG. 7 is a configuration diagram illustrating a configuration example of the signal generation circuit according to the second embodiment.
  • I indicates an in-phase signal output from the frequency divider 116
  • Q indicates a quadrature signal output from the frequency divider 116.
  • IN_MCU_I indicates an in-phase signal input to the MCU 181
  • IN_MCU_Q indicates a quadrature signal input to the MCU 181
  • OUT_MCU indicates a signal output from the MCU 181.
  • the signal generation circuit of the second embodiment includes a frequency divider 116 that outputs an in-phase signal and a quadrature signal instead of the frequency divider 115, and performs multiplication instead of the multiplier 140. And the multiplier 140b.
  • the LPF 160 is replaced by the LPF 160a and the LPF 160b
  • the ADC 170 is replaced by the ADC 170a and the ADC 170b
  • the MCU 180 is replaced by the MCU 181.
  • the multiplier 140a and the multiplier 140b are the same as the multiplier 140.
  • the LPF 160a and the LPF 160b are the same as the LPF 160.
  • the ADC 170a and the ADC 170b are the same as the ADC 170.
  • the frequency divider 116 is a frequency divider that divides the output signal of the VCO 100 and outputs the divided signal as an in-phase signal and a quadrature signal. That is, the frequency divider 116 is an oscillator having a quadrature demodulation function.
  • FIG. 8 is a configuration diagram illustrating a configuration example of the MCU 181 of the signal generation circuit according to the second embodiment.
  • the MCU 181 of the second embodiment includes a first orthogonal demodulator 200a and a second orthogonal demodulator 200b instead of the orthogonal demodulator 200, and an adder 213 and a subtractor 216. Is added, and the LPF 210 and the LPF 211 are omitted.
  • the first orthogonal demodulator 200a and the second orthogonal demodulator 200b are the same as the orthogonal demodulator 200.
  • the adder 213 is a circuit that adds two signals.
  • the function of the adder 213 is realized by software processing of the MCU 180. Note that the adder 213 may be configured by an analog circuit or a digital circuit.
  • the subtractor 216 is a circuit that subtracts two signals.
  • the function of the adder 216 is realized by software processing of the MCU 180. Note that the adder 216 may be configured by an analog circuit or a digital circuit.
  • the frequency divider 116 divides the output signal of the VCO 100 and outputs the divided signal as an in-phase signal and a quadrature signal that are orthogonal to each other.
  • the multiplier 140a multiplies the signal divided by the frequency divider 116 and the output signal of the local oscillator 150, and outputs a frequency converted signal by multiplication.
  • the multiplier 140b multiplies the signal divided by the frequency divider 116 and the output signal of the local oscillator 150, and outputs a signal obtained by frequency conversion by multiplication.
  • LPF 160a removes the high frequency component of the output signal of multiplier 140a.
  • the LPF 160b removes the high frequency component of the output signal of the multiplier 140b.
  • the ADC 170a converts the output signal of the LPF 160a from an analog signal to a digital signal, and outputs the signal to the first orthogonal demodulation unit 200b of the MCU 181.
  • the ADC 170b converts the output signal of the LPF 160b from an analog signal to a digital signal, and outputs it to the second quadrature demodulation unit 200b of the MCU 181.
  • the signal (IN_MCU_I) output from the ADC 170a is expressed by the equation (10).
  • a signal (IN_MCU_Q) output from the ADC 170b is expressed by Expression (11).
  • the local oscillator 206a outputs a local signal having a frequency of fLO to the 90 ° phase shift distributor 208a.
  • the 90 ° phase shift distributor 208a distributes the local signal into two signals having a 90 ° phase difference, and generates a cosine wave (cos (2 ⁇ fLOt)) and a sin wave (sin (2 ⁇ fLOt)).
  • the multiplier 202a multiplies the cosine wave (cos (2 ⁇ fLOt)) by the output signal (Si) of the ADC 170a, and outputs the multiplied signal (Sii) to the adder 213.
  • Sii is represented by Formula (12).
  • the multiplier 204 a multiplies the sin wave (sin (2 ⁇ fLOt)) and the output signal (Si) of the ADC 170 a and outputs the multiplied signal (Siq) to the subtractor 214.
  • Siq is represented by Formula (13).
  • the local oscillator 206b outputs a local signal having a frequency of fLO to the 90 ° phase shift distributor 208b.
  • the 90 ° phase shift distributor 208b distributes the local signal into two signals having a 90 ° phase difference, and generates a cosine wave (cos (2 ⁇ fLOt)) and a sin wave (sin (2 ⁇ fLOt)).
  • the multiplier 202b multiplies the cosine wave (cos (2 ⁇ fLOt)) and the output signal (Sq) of the ADC 170b, and outputs the multiplied signal (Sqi) to the adder 213.
  • Sqi is represented by Expression (14).
  • the multiplier 204a multiplies the sin wave (sin (2 ⁇ fLOt)) by the output signal (Sq) of the ADC 170b, and outputs the multiplied signal (Sqq) to the subtractor 216.
  • Sqq is represented by Formula (15).
  • the adder 213 adds Sii and Sqq, and outputs the added signal to the phase detection unit 214.
  • the added signal is expressed by Expression (16).
  • the subtractor 216 subtracts Siq from Sqi and outputs the subtracted signal to the phase detection unit 214.
  • the subtracted signal is expressed by Expression (17).
  • Expression (16) corresponds to the in-phase signal (Expression (5)) described in Embodiment 1
  • Expression (17) corresponds to the quadrature signal (Expression (6)) described in Embodiment 1. To do.
  • the signal generation circuit according to the second embodiment configured as described above has the same effect as that of the first embodiment without using the LPF 210 and the LPF 211.
  • the arithmetic processing of the LPF 210 and the LPF 211 performed by the MCU 181 can be reduced, and the load of the arithmetic processing of the MCU 181 can be reduced.
  • the calculation processing on the signal becomes large, and the load reduction effect becomes large.
  • Embodiment 3 In the first embodiment, the configuration in which the orthogonal demodulation unit 200 is provided in the MCU 180 has been described.
  • the third embodiment shows a configuration in which the quadrature demodulation unit 200 in the MCU 180 is deleted and the quadrature demodulation unit 200 is provided as an analog circuit outside the MCU 180.
  • FIG. 9 is a configuration diagram illustrating a configuration example of the signal generation circuit according to the third embodiment. 9, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and the description thereof is omitted.
  • IN_MCU_I indicates an in-phase signal input to the MCU 182
  • IN_MCU_Q indicates a quadrature signal input to the MCU 182
  • OUT_MCU indicates a signal output from the MCU 181.
  • the signal generation circuit of the third embodiment includes a quadrature demodulation unit 200 instead of the multiplier 140 and the local oscillator 150, includes an LPF 160a and an LPF 160b instead of the LPF 160, and replaces the ADC 170.
  • 1 includes an ADC 170a and an ADC 170b, and an MCU 182 instead of the MCU 180.
  • FIG. 10 is a configuration diagram illustrating a configuration example of the MCU 182 of the signal generation circuit according to the third embodiment. Compared to the configuration of the first embodiment, the MCU 182 of the second embodiment is different in that the quadrature demodulation unit 200 is not provided.
  • the local oscillator 206 outputs a local signal having a frequency of fLO to the 90 ° phase shift distributor 208.
  • the 90 ° phase shift distributor 208 distributes the local signal into two signals having a 90 ° phase difference, and generates a cosine wave (cos (2 ⁇ fLOt)) and a sin wave (sin (2 ⁇ fLOt)).
  • Multiplier 202 multiplies the cosine wave and the output signal of frequency divider 115, and outputs the multiplied signal to LPF 160a as an in-phase signal.
  • a signal output from the multiplier 202 is expressed by Expression (18).
  • Multiplier 204 multiplies the sin wave and the output signal of frequency divider 115, and outputs the multiplied signal to LPF 160b as an in-phase signal.
  • a signal output from the multiplier 204 is expressed by Expression (19).
  • the LPF 160a removes the high frequency component of the output signal of the multiplier 140a.
  • the signal from which the high frequency component has been removed is expressed by Expression (20).
  • the LPF 160b removes the high frequency component of the output signal of the multiplier 140b.
  • the signal from which the high frequency component has been removed is expressed by Expression (21).
  • the ADC 170a converts the output signal (Equation (20)) of the LPF 160a from an analog signal to a digital signal and outputs it to the phase detection unit 212 of the MCU 182.
  • the ADC 170 b converts the output signal (formula (21)) of the LPF 160 b from an analog signal to a digital signal, and outputs it to the phase detection unit 212 of the MCU 182.
  • the signal generation circuit according to the third embodiment configured as described above has the same effects as those of the first embodiment. Furthermore, the signal generation circuit according to the third embodiment performs quadrature demodulation at high speed by providing the quadrature demodulation unit 200 as an analog circuit outside the MCU 182 so that the MCU 182 performs quadrature demodulation as digital processing. Can do. Therefore, quadrature modulation / demodulation can be performed even for a signal that is frequency-modulated at high speed. In addition, the signal generation circuit according to the third embodiment can reduce the digital processing load in the MCU 182 because the quadrature demodulation unit 200 is unnecessary from the MCU 180.
  • MCU181 may be used instead of MCU182.

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

　従来の信号生成回路は、外乱によりＶＣＯのＶ－Ｆ特性が急激に変化した場合、チャープ信号の誤差を補償できないという課題があった　本発明の信号生成回路は、電圧に対する出力周波数の特性を示す電圧周波数特性を用いて、チャープ信号に対する制御電圧を設定する制御電圧設定部と、制御電圧により出力信号の周波数を変化させる電圧制御発振器と、電圧制御発振器の出力信号を直交復調し、互いに直交する同相信号と直交信号を生成する直交復調部と、同相信号及び直交信号に基づいて、電圧制御発振器の出力信号の周波数を検出する周波数検出部と、を備え、制御電圧設定部は、制御電圧と電圧制御発振器の出力信号の周波数との関係から導出した電圧周波数特性を用いて、制御電圧を補正し、電圧制御発振器は、制御電圧設定部により補正された制御電圧に基づいて、チャープ信号を生成する。

Description

信号生成回路
　本発明は、チャープ信号を生成する信号生成回路に関する。
被測定物との距離および相対速度を同時に高精度で計測できるＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ　Ｍｏｄｕｌａｔｅｄ　Ｃｏｎｔｉｎｕｏｕｓ　Ｗａｖｅｓ）方式のレーダが、車載レーダなどに広く用いられている。本方式は、チャープ信号を連続波として送信するとともに、被測定物からの反射波を受信し、反射波の時間遅れから被測定物までの距離を計測し、周波数変位から被測定物との相対速度を計測する方式である。ここで、チャープ信号とは、時間によって周波数が変化する、周波数変調された信号である。
　ＦＭＣＷレーダ装置における信号生成回路としては、例えば、特許文献１の信号生成回路が知られている。特許文献１の信号生成回路は、変調制御回路、デジタル―アナログ変換回路（ＤＡＣ：Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）、低域通過フィルタ（ＬＰＦ：Ｌｏｗ　Ｐａｓs　Ｆｉｌｔｅｒ）、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）、ローカル信号生成回路、差周波信号生成回路、ＩＦ検出回路及びＡＤＣ（Ａｎａｌｏｇ　Ｔｏ　Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を備える。変調制御回路は、ＶＣＯの電圧周波数特性（Ｖ－Ｆ特性）を記録したルックアップテーブル（ＬＵＴ：Ｌｏｏｋ　Ｕｐ　Ｔａｂｌｅ）を備える。
　次に、チャープ信号生成するときの信号生成回路の動作について説明する。
変調制御回路は、ＬＵＴのＶ－Ｆ特性から、チャープ信号の時間―周波数特性が線形になるような制御電圧を求め、その制御電圧をデジタル信号としてＤＡＣに出力する。
　ＤＡＣは、変調制御回路から出力されたデジタルの制御電圧をアナログの制御電圧に変換し、ＬＰＦに出力する。
ＬＰＦは、ＤＡＣから出力された制御電圧の高周波成分を除去し、制御電圧を平滑化する。そして、ＬＰＦは、ＶＣＯに制御電圧を出力する。
ＶＣＯは、自身の持つＶ－Ｆ特性に基づき、ＬＰＦが出力した制御電圧にしたがって、制御電圧に対応する周波数の信号を出力する。
この結果、この信号生成回路は、ＬＵＴが有するＶＣＯのＶ－Ｆ特性に基づいて、ＶＣＯの制御電圧を生成し、周波数変調されたチャープ信号を生成できる。
次に、ＬＵＴを更新するときの信号生成回路の動作について説明する。
ＶＣＯは、制御電圧にしたがって、チャープ信号（ｆ１）を生成する。
ローカル信号生成回路は、ローカル信号（ｆ２）を生成する。
差周波信号生成回路は、ＶＣＯの出力信号（ｆ１）と、ローカル信号生成回路で生成されたローカル信号（ｆ２）とから、ＶＣＯの出力信号とローカル信号の差周波成分であるＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ　Ｆｒｅｑｕｅｎｃｙ）信号（ｆ１－ｆ２）を出力する。
　ＩＦ検出回路は、ＩＦ信号の周波数がある特定のＩＦ検出周波数以下になったときに、ＩＦ検出信号をＡＤＣに出力する。ＩＦ信号の周波数がある特定のＩＦ検出周波数以下になったときとは、ｆ１≒ｆ２であるときである。時間によりｆ１は変化しているので、ｆ１≒ｆ２となるタイミングが存在する。
ＡＤＣは、ＩＦ検出回路がＩＦ検出信号を出力したタイミングで、ＶＣＯの制御電圧（ｖ１）を計測し、変調制御回路に出力する。上記の動作は、ｆ２を変化させて複数回、行われる。こ
変調制御回路は、ｆ２を変化させたときのｖ１の変化から、ＶＣＯのＶ－Ｆ特性を求めて、ＬＵＴに保存されたＶ－Ｆ特性を更新する。変調制御回路は、更新されたＶ－Ｆ特性に基づき、チャープ信号の時間―周波数特性が線形になる制御電圧を求め、その制御電圧をデジタル信号としてＤＡＣに出力する。
　以上のように、特許文献１の信号生成回路は、ローカル信号生成回路、差周波信号生成回路、ローカル信号生成回路、ＩＦ検出回路を用いて、ＬＵＴに保存されたＶ－Ｆ特性を更新し、更新したＶ－Ｆ特性に基づき、チャープ信号を生成する。
しかし、特許文献１の回路は、温度などの外乱によりＶＣＯのＶ－Ｆ特性が急激に変化した場合、チャープ信号の誤差を補償できない。この回路は、ＶＣＯのＶ－Ｆ特性を求めるのに、複数回、ｆ２を変化させて、チャープ信号を生成する必要があり、その間はＶＣＯのＶ－Ｆ特性を更新できないからである。言い換えれば、特許文献１の回路は、１回のチャープ信号から、１つの電圧値（Ｖ）及びその電圧に対応する１つの周波数値（Ｆ）しか検出できないので、複数回チャープ信号を生成しなければ、ＶＣＯのＶ－Ｆ特性を求めることができないからである。
特開２０１１－２４７５９８号公報
　従来の信号生成回路は、外乱によりＶＣＯのＶ－Ｆ特性が急激に変化した場合、チャープ信号の誤差を補償できないという課題があった。
本発明の信号生成回路は、電圧に対する出力周波数の特性を示す電圧周波数特性を用いて、制御電圧を設定する制御電圧設定部と、制御電圧により出力信号の周波数を変化させる電圧制御発振器と、電圧制御発振器の出力信号を直交復調し、互いに直交する同相信号と直交信号を生成する直交復調部と、同相信号及び直交信号に基づいて、電圧制御発振器の出力信号の周波数を検出する周波数検出部と、を備え、制御電圧設定部は、制御電圧と電圧制御発振器の出力信号の周波数との関係から導出した電圧周波数特性を用いて、制御電圧を補正し、電圧制御発振器は、制御電圧設定部により補正された制御電圧に基づいて、チャープ信号を生成する。
本発明の信号生成回路は、ＶＣＯの出力信号に対して直交復調を行い、互いに直交する同相信号と直交信号を生成し、同相信号と直交信号に基づいてＶＣＯの出力信号の周波数を検出し、ＶＣＯのＶ－Ｆ特性を導出するように構成したので、本発明の信号生成回路は、外乱によりＶＣＯのＶ－Ｆ特性が急激に変化した場合でも、チャープ信号の誤差を補償できる。
実施の形態１に係る信号生成回路の一構成例を示す構成図である。 実施の形態１に係るＭＣＵ１８０の一構成例を示す構成図である。 実施の形態１に係る信号生成回路の動作を示すフローチャートである。 実施の形態１に係るＭＣＵ１８０の動作を示すフローチャートである。 実施の形態１に係る信号生成回路及び従来発明（特許文献１の発明）の信号生成回路におけるＶ－Ｆ特性の更新タイミングを示す図である。 実施の形態１に係る信号生成回路で生成したチャープ信号を示す図である。 実施の形態２に係る信号生成回路の一構成例を示す構成図である。 実施の形態２に係るＭＣＵ１８１の一構成例を示す構成図である。 実施の形態３に係る信号生成回路の一構成例を示す構成図である。 実施の形態３に係るＭＣＵ１８２の一構成例を示す構成図である。
実施の形態１
　図１は、実施の形態１に係る信号生成回路の一構成例を示す構成図である。
　本信号生成回路は、ＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）１００、ＤＡＣ（Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）１０５、ＬＰＦ（Ｌｏｗ　Ｐａｓs　Ｆｉｌｔｅｒ）１１０、分周器１１５、乗算器１４０、局部発振器１５０、ＬＰＦ１６０、ＡＤＣ（Ａｎａｌｏｇ　Ｔｏ　Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１７０、ＭＣＵ（Ｍｉｃｒｏ　Ｃｏｎｔｒｏｌｌｅｒ　Ｕｎｉｔ）１８０を備える。図１において、ｖはＶＣＯ１００の制御電圧であり、ｆｖｃｏはＶＣＯ１００の出力信号の周波数（出力周波数）であり、ｆｘｏは局部発振器１５０の出力周波数である。ＩＮ＿ＭＣＵはＭＣＵへの入力信号を示し、ＯＵＴ＿ＭＣＵはＭＣＵからの出力信号を示す。
ＶＣＯ１００は、ＬＰＦ１１０から出力された制御信号に対応した周波数の信号を出力する電圧制御発振器である。例えば、ＶＣＯ１００は、バラクタダイオードによる同調回路とトランジスタによる能動回路から構成される発振回路が用いられる。
　ＤＡＣ１０５は、制御電圧設定部１３０から出力されたデジタル制御信号をアナログ制御信号に変換して出力する回路である。例えば、ＤＡＣ１０５は、ΔΣ変調器とコンパレータから構成されるΔΣ型ＤＡＣが用いられる。
　ＬＰＦ１１０は、ＤＡＣ１０５から出力されたアナログ制御信号の高周波成分を除去することにより、アナログ制御信号を平滑化し、平滑化したアナログ制御信号をＶＣＯ１００に出力するローパスフィルタである。例えば、ＬＰＦ１１０は、コイルとコンデンサから構成されるフィルタ回路が用いられる。
分周器１１５は、ＶＣＯ１００の出力信号を分周比Ｎ（Ｎは自然数）で分周し、分周した信号を出力する分周器である。例えば、分周器１１５は、フリップフロップから構成されるカウンタ回路が用いられる。
乗算器１４０は、分周器１１５から出力された信号と、後述する局部発振器１５０から出力された信号とを乗算し、乗算した信号を出力する乗算器である。例えば、乗算器１４０は、ダイオードとトランスから構成される周波数ミキサが用いられる。
　局部発振器１５０は、乗算器１４０に、周波数変換を行うときの基準となる信号を出力する信号源である。局部発振器１５０は、正確な発振周波数を有する水晶発振器などから構成される。局部発振器１５０にはＤＤＳ（Ｄｉｒｅｃｔ　Ｄｉｇｉｔａｌ　Ｓｙｎｔｈｅｓｉｚｅｒ：デジタル直接合成発振器）を用いても良い。
　ＬＰＦ１６０は、乗算器１４０から出力された信号の高周波成分を除去し、高周波成分を除去した信号を出力するフィルタである。例えば、ＬＰＦ１６０は、コイルとコンデンサから構成されるフィルタ回路が用いられる。
　ＡＤＣ１７０は、ＬＰＦ１６０から出力されたアナログ信号をデジタル信号に変換し、変換したデジタル信号をＭＣＵ１８０に出力する回路である。
図２は、実施の形態１に係る信号生成回路のＭＣＵ１８０の一構成例を示す構成図である。ＭＣＵ１８０は、コンピュータシステムを組み込んだ集積回路（マイクロコントローラユニット）である。マイクロコントローラユニットはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、入出力回路、タイマー回路などを格納している。ＭＣＵ１８０は、制御電圧設定部１３０、直交復調部２００、ＬＰＦ２１０、ＬＰＦ２１１、位相検出部２１２、周波数検出部２１４を備える。これら各部は、ＭＣＵ１８０上で動作するソフトウェアにより構成されても良いし、アナログ回路又はデジタル回路で構成されても良い。
　直交復調部２００は、ＡＤＣ１７０から出力されたデジタル信号に対して直交復調を行い、互いに直交する同相信号と直交信号を生成する回路である。直交復調部２００は、乗算器２０２、乗算器２０４、９０°移相分配器２０８、局部発振器２０６を備える。
局部発振器２０６は、一定の周波数の信号を出力する発振器である。
９０°移相分配器２０８は、局部発振器２０６の出力信号を９０°位相の異なるｃｏｓ波とｓｉｎ波の２つの信号に分配する移相分配器である。
乗算器２０２は、ＡＤＣ１７０の出力信号にｃｏｓ波を乗算し、乗算した信号を同相信号として出力する乗算器である。
乗算器２０４は、ＡＤＣ１７０の出力信号にｓｉｎ波を乗算し、乗算した信号を直交信号して出力する乗算器である。
　ＬＰＦ２１０は、乗算器２０２の出力信号の高周波成分を除去し、高周波成分を除去した信号を出力するローパスフィルタである。
ＬＰＦ２１１は、乗算器２０４の出力信号の高周波成分を除去し、高周波成分を除去した信号を出力するローパスフィルタである。
　位相検出部２１２は、互いに直交するＬＰＦ２１０の出力信号とＬＰＦ２１１の出力信号から瞬時位相を検出する回路である。瞬時位相とは、信号の位相が時間に対して変化する場合（位相が時間の関数である場合）に、各時間に対する信号の位相をいう。
周波数検出部２１４は、位相検出部２１２から出力された瞬時位相に対して時間微分を行い、瞬時周波数を検出する回路である。瞬時周波数とは、周波数が時間と共に変化する信号において、信号の位相の時間変化率と定義され、各時間に対する周波数をいう。
　制御電圧設定部１３０は、ＶＣＯ１００のＶ－Ｆ特性を記憶したＬＵＴ（Ｌｏｏｋ　Ｕｐ　Ｔａｂｌｅ）１２０を備え、ＬＵＴ１２０に記憶されたＶ－Ｆ特性に基づき、ＶＣＯ１００の制御信号を生成する回路である。例えば、制御電圧設定部１３０は、ＭＣＵ１８０のメモリ及びＭＣＵ１８０の入出力回路で構成される。なお、ここでは、制御電圧設定部１３０は、内部にＬＵＴ１２０を備える構成である。しかし、制御電圧設定部１３０は、ＬＵＴ１２０を参照して、ＶＣＯ１００の制御信号を設定する構成であれば、どのような構成でも良い。例えば、制御電圧設定部１３０の外部にＬＵＴ１２０があり、制御電圧設定部１３０は、外部のＬＵＴ１２０を参照して、制御電圧を生成する構成でも良い。
　次に、チャープ信号を生成するときの信号生成回路の動作について説明する。図３は、実施の形態１に係る信号生成回路の動作を示すフローチャートである。図３を参照しながら、信号生成回路の動作をセ詰めする。
　ＭＣＵ１８０の制御電圧設定部１３０は、ＬＵＴ１２０に記憶されたＶＣＯ１００のＶ－Ｆ特性に基づき、各時間に対するＶＣＯ１００の制御電圧を生成し、ＤＡＣ１０５に出力する（Ｓ１０１）。
　ＤＡＣ１０５は、制御電圧設定部１３０出力された制御電圧をデジタル信号からアナログ信号に変換し、ＬＰＦ１１０に出力する（Ｓ１０２）。
　ＬＰＦ１１０は、ＤＡＣ１０５から出力信号の高周波成分を除去することにより、信号を平滑化し、平滑化した信号をＶＣＯ１００に出力する（Ｓ１０３）。
　ＶＣＯ１００は、Ｖ－Ｆ特性に基づき、ＬＰＦ１１０から出力された制御信号に応じた周波数の信号（ｃｏｓ（２πｆｖｃｏ）ｔ）を出力する（Ｓ１０４）。ここで、ｆｖｃｏは、ＶＣＯ１００の出力信号の周波数である。
　分周器１１５は、ＶＣＯ１００から出力された信号の一部を分周比Ｎ（Ｎは自然数）で分周し、分周した信号（ｃｏｓ（２πｆｖｃｏ／Ｎ）ｔ））を乗算器１４０に出力する（Ｓ１０５）。ここで、ｆｖｃｏ／Ｎは、分周器１１５の出力信号の周波数である。
　乗算器１４０は、局部発振器１５０が出力した信号（ｃｏｓ（（２πｆｘｏ）ｔ））と、分周器１１５の出力信号（ｃｏｓ（２πｆｖｃｏ／Ｎ）ｔ））とを乗算し、乗算により周波数変換された信号を出力する（Ｓ１０６）。ここで、ｆｘｏは、局部発振器１５０の出力信号の周波数である。
　このように、分周器１１５が分周した信号と、局部発振器１５０が出力信号とを用いて、乗算器１４０は、ＶＣＯ１００の出力信号を、後述するＡＤＣ１７０が取り込める周波数まで周波数変換している。
　ところで、周波数変換を行うときに、分周した信号を用いないで、ＶＣＯ１００の出力信号を乗算器１４０により、そのまま周波数変換することも可能である。その場合は、局部発振器１５０として、ＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路が必要になる。したがって、回路規模が大きくなるので、構成としては、分周器１１５と乗算器１４０を用いる構成が望ましい。
　乗算器１４０の出力信号（Ｓ）は、式（１）で表される。
Figure JPOXMLDOC01-appb-M000001
　ＬＰＦ１６０は、乗算器１４０の出力信号の高周波成分を除去し、式（１）の第１項である差周波信号を出力する（Ｓ１０７）。差周波信号（Ｓｄｉｆｆ）は、式（２）で表される。
Figure JPOXMLDOC01-appb-M000002
 ここでは、式を簡単にするために、係数の０．５は省略されている。
　ＡＤＣ１７０は、ＬＰＦ１６０の出力信号をアナログ信号からデジタル信号に変換し（Ｓ１０８）、ＭＣＵ１８０の直交復調部２００に出力する（Ｓ１０９）。
　図４は、ＭＣＵ１８０の動作を示すフローチャートである。図４を参照しながら、ＭＣＵ１８０の動作を説明する。
　局部発振器２０６は、周波数がｆＬＯであるローカル信号を９０°移相分配器２０８に出力し、９０°移相分配器２０８は、ローカル信号を、９０°位相差をもつ２つの信号に分配し、ｃｏｓ波（ｃｏｓ（２πｆＬＯｔ））及びｓｉｎ波（ｓｉｎ（２πｆＬＯｔ））を生成する（Ｓ２０１）。
乗算器２０２は、ｃｏｓ波（ｃｏｓ（２πｆＬＯｔ））と、ＡＤＣ１７０の出力信号（Ｓｄｉｆｆ）とを乗算し、乗算した信号を同相信号としてＬＰＦ２１０に出力する（Ｓ２０２）。乗算器２０２から出力される信号は、式（３）で表される。
Figure JPOXMLDOC01-appb-M000003
　乗算器２０４は、ｓｉｎ波（ｓｉｎ（２πｆＬＯｔ））と、ＡＤＣ１７０の出力信号（Ｓｄｉｆｆ）とを乗算し、乗算した信号を直交信号としてＬＰＦ２１１に出力する。乗算器２０４から出力される信号は、式（４）で表される。
Figure JPOXMLDOC01-appb-M000004
　ＬＰＦ２１０は、Ｓｉの高周波成分を除去し、高周波を除去したＳｉを位相検出部２１２に出力する（Ｓ２０３）。ＬＰＦ２１１は、Ｓｑの高周波成分を除去し、高周波を除去したＳｑを位相検出部２１２に出力する。高周波成分が除去されたＳｉ及びＳｑは、それぞれ、式（５）、式（６）で表される。
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
 Ｓｉは同相信号（Ｉ信号）であり、Ｓｑは直交信号（Ｑ信号）である。
　位相検出部２１２は、ＬＰＦ２１０から出力された同相信号と、ＬＰＦ２１１から出力された直交信号とを除算し、除算した値に－１を乗算し、その逆正接を計算する。これにより、位相検出部２１２は、瞬時位相を検出する（Ｓ２０４）。
瞬時位相（θ（ｔ））は、式（７）で表される。
Figure JPOXMLDOC01-appb-M000007
　周波数検出部２１４は、瞬時位相の時間微分を計算し、瞬時周波数を検出する（Ｓ２０５）。瞬時周波数（ｆｂｂ）は、式（８）で表される。
Figure JPOXMLDOC01-appb-M000008
 ここで、Ｎは分周比、ｆｘｏは局部発振器１５０の出力信号の周波数、ｆＬＯは局部発振器２０６の出力信号の周波数である。ｆｂｂ、Ｎ、ｆｘｏ、ｆＬＯは既知であるので、周波数検出部２１４は、ＶＣＯ１００の出力周波数（ｆｖｃｏ）を検出できる（Ｓ２０６）。ＶＣＯ１００の出力信号の周波数は、式（９）で表される。
Figure JPOXMLDOC01-appb-M000009
周波数検出部２１４は、時間ごとに瞬時周波数（ｆｂｂ）を検出できるので、式（９）から各時間におけるＶＣＯ１００の出力周波数（ｆｖｃｏ）を検出できる。よって、１回のチャープ信号から、ＶＣＯ１００の出力周波数（ｆｖｃｏ）の時間変化を検出できる。つまり、ＶＣＯ１００の時間－周波数特性を検出できる。これは、１回のチャープ信号から、ＶＣＯ１００のＶ－Ｆ特性を求めることができることを意味する。
　制御電圧設定部１３０は、ＤＡＣ１０５に出力した制御電圧の時間変化と、周波数検出部２１４が検出した時間－周波数特性とから、ＶＣＯ１００のＶ－Ｆ特性を求める（Ｓ２０７）。　次に、制御電圧設定部１３０は、ＬＵＴ１２０に保存されたＶ－Ｆ特性の値を、ステップＳ２０７で求めたＶ－Ｆ特性の値に更新する（Ｓ２０８）。
次に、制御電圧設定部１３０は、更新したＶ－Ｆ特性に基づき、ＶＣＯ１００の制御電圧を補正し、ＤＡＣ１０５に出力する（Ｓ２０９）。ここで、制御電圧設定部１３０は、ＶＣＯ１００がチャープ信号を出力している間に、次のチャープ信号の制御電圧を決定することもできる。周波数検出部２１４が、瞬時位相から瞬時周波数を検出できるので、制御電圧設定部１３０は、時間ごとに順次ＬＵＴ１２０を更新していくことができるからである。
　ＤＡＣ１０５は、ＭＣＵ１８０の制御電圧設定部１３０から出力されたデジタルの制御電圧をアナログの制御電圧に変換し、ＬＰＦ１１０に出力する。ＬＰＦ１１０は、ＤＡＣ１０５から出力された制御電圧の高周波成分を除去し、制御電圧を平滑化する。そして、ＬＰＦ１１０は、平滑化された制御電圧をＶＣＯ１００に出力する。
　ＶＣＯ１００は、ＬＰＦ１１０から出力された制御電圧にしたがい、チャープ信号を生成する。ここで、制御電圧は、更新されたＶ－Ｆ特性に基づいて補正されているので、ＶＣＯ１００は、線形性の高いチャープ信号を生成できる。
　図５は、実施の形態１に係る信号生成回路及び従来発明（特許文献１の発明）の信号生成回路におけるＶ－Ｆ特性の更新タイミングを示す図である。図５を用いて、実施の形態１に係る信号生成回路の効果を説明する。図５において、縦軸は、信号生成回路の温度を示し、横軸は、時間を示す。図５中、黒い三角のシンボルは、従来発明の信号生成回路がＶ－Ｆ特性を更新するタイミングを示し、黒丸のシンボルは、実施の形態１に係る信号生成回路がＶ－Ｆ特性を更新するタイミングを示す。また、図５に示すように、１０Δｔから２０Δｔの間で信号生成回路に急激な変化が生じているため、この期間でＶＣＯ１００のＶ－Ｆ特性も大きく変化する。なお、以下では、実施の形態１に係る信号生成回路及び従来発明の信号生成回路はいずれも、Δｔ毎にチャープ信号を生成するものとして説明を行う。
ここで、従来発明の信号生成回路は、段落[００１４]で既に説明したように、Ｖ－Ｆ特性を求めるために、複数回チャープ信号を生成する必要がある。ここでは、１０回のチャープ信号からＶ－Ｆ特性を算出するものとする。そうすると、Δｔ毎にチャープ信号は生成されることから、Ｖ－Ｆ特性は１０Δｔ毎に更新される。
このように、従来発明の信号生成回路は、Ｖ－Ｆ特性を求めるために１０回チャープ信号を生成する必要があるので、図５において温度が急激に変化しているΔ１０ｔからΔ２０ｔの間は、Ｖ－Ｆ特性を更新できず、チャープ信号の誤差を補償できない。
一方で、実施の形態１に係る信号生成回路は、段落[００６０]で既に説明したように、１回のチャープ信号からＶ－Ｆ特性を算出できる。そのため、図５に示すように、Δｔ毎にＶ－Ｆ特性を更新することが可能となるので、温度が変化している間（図５中、Δ１０ｔからΔ２０ｔの間）でも、チャープ信号の誤差を補償できる。
　図６は、実施の形態１に係る信号生成回路で生成したチャープ信号を示す図である。縦軸が周波数であり、横軸が時間である。実線が、実施の形態１に係る信号生成回路で生成したチャープ信号を示し、破線が、従来発明の信号生成回路で生成したチャープ信号を示す。実線の方が、破線に比べて、チャープ信号の線形性が高いことが分かる。
なお、ここでは、外乱として温度が変化する場合を示したが、他の機器から放射される電磁波やＶＣＯ１００の経年劣化などにより、ＶＣＯ１００のＶ－Ｆ特性に変化が生じた場合でも、本発明はチャープ信号の誤差を補償できる。
　以上のように、実施の形態１によれば、ＶＣＯ１００の出力信号に対して直交復調を行い、互いに直交する同相信号と直交信号を生成し、同相信号と直交信号に基づいてＶＣＯ１００の出力信号の周波数を検出し、ＶＣＯ１００のＶ－Ｆ特性を導出するように構成したので、本発明の信号生成回路は、外乱によりＶＣＯ１００のＶ－Ｆ特性が急激に変化した場合でも、チャープ信号を出力するごとにＶＣＯ１００のＶ－Ｆ特性を導出でき、チャープ信号の誤差を補償できる。
また、実施の形態１によれば、ＶＣＯ１００の出力信号を用いて、ＬＵＴ１２０に記憶されたＶ－Ｆ特性を更新する構成であるため、チャープ信号の出力を停止させずに、チャープ信号の誤差を補償することができる。
さらに、実施の形態１によれば、ＭＣＵ１８０を用いて、直交復調部２００、ＬＰＦ２１０、ＬＰＦ２１１、位相検出部２１２、周波数検出部２１４及び制御電圧設定部１３０を、ＭＣＵ１８０上にソフトウェアとして一体的に構成したので、信号生成回路の回路規模を小さくすることができる。
　なお、ここでは、制御電圧設定部１３０、直交復調部２００、ＬＰＦ２１０、ＬＰＦ２１１、位相検出部２１２、周波数検出部２１４及び制御電圧設定部１３０が、ＭＣＵ１８０上に一体的に構成される例を示したが、それぞれが個別のデジタル回路やアナログ回路を用いて構成されても良い。
また、制御電圧設定部１３０、直交復調部２００、ＬＰＦ２１０、ＬＰＦ２１１、位相検出部２１２、周波数検出部２１４及び制御電圧設定部１３０は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）で構成されても良い。
実施の形態１に係る信号生成回路は、乗算器１４０及び局部発振器１５０を用いて、分周器１１５の出力信号を周波数変換し、ＡＤＣ１７０に出力する構成であるが、分周器１１５でＡＤＣ１７０が取り込み可能な周波数まで周波数を変換できる場合は、乗算器１４０及び局部発振器１５０を省略した構成でも良い。
制御電圧設定部１３０は、ＬＵＴ１２０を用いて、制御電圧を設定するように構成されているが、ＬＵＴ１２０を用いず、制御電圧を設定する構成でも良い。Ｖ－Ｆ特性をテーブルとして保存せずに、制御電圧を設定するときに、演算処理によりＶ－Ｆ特性を求めて、制御電圧を設定する構成でも良い。
実施の形態２
　実施の形態１では、直交復調部２００から出力される信号に対して、ＬＰＦ２１０、ＬＰＦ２１１を用いて、高周波成分（不要波成分）を除去し、差周波成分（所望波成分）を抽出する構成を示した。実施の形態２では、ＬＰＦ２１０、ＬＰＦ２１１を用いず、所望波成分を抽出する構成を示す。
　図７は、実施の形態２に係る信号生成回路の一構成例を示す構成図である。
　なお、図７中、図１と同一符号は同一又は相当部分を示し、説明を省略する。図７中、Ｉは分周器１１６から出力される同相信号を示し、Ｑは分周器１１６から出力される直交信号を示す。ＩＮ＿ＭＣＵ＿Ｉは、ＭＣＵ１８１に入力される同相信号を示し、ＩＮ＿ＭＣＵ＿ＱはＭＣＵ１８１に入力される直交信号を示し、ＯＵＴ＿ＭＣＵは、ＭＣＵ１８１から出力される信号を示す。
実施の形態１の構成と比べて、実施の形態２の信号生成回路は、分周器１１５の代わりに同相信号および直交信号を出力する分周器１１６を備え、乗算器１４０の代わりに乗算器１４０ａ及び乗算器１４０ｂを備え、ＬＰＦ１６０の代わりにＬＰＦ１６０ａ及びＬＰＦ１６０ｂを備え、ＡＤＣ１７０の代わりにＡＤＣ１７０ａ及びＡＤＣ１７０ｂを備え、ＭＣＵ１８０の代わりにＭＣＵ１８１を備えた点が異なる。
乗算器１４０ａ及び乗算器１４０ｂは乗算器１４０と同一である。ＬＰＦ１６０ａ及びＬＰＦ１６０ｂは、ＬＰＦ１６０と同一である。ＡＤＣ１７０ａ及びＡＤＣ１７０ｂは、ＡＤＣ１７０と同一である。
分周器１１６は、ＶＣＯ１００の出力信号を分周し、分周した信号を、同相信号および直交信号として出力する分周器である。つまり、分周器１１６は、直交復調機能を有する発振器である。
図８は、実施の形態２に係る信号生成回路のＭＣＵ１８１の一構成例を示す構成図である。
実施の形態１の構成と比べて、実施の形態２のＭＣＵ１８１は、直交復調部２００の代わりに第１の直交復調部２００ａ及び第２の直交復調部２００ｂを備え、加算器２１３及び減算器２１６を追加し、ＬＰＦ２１０、ＬＰＦ２１１を省略している点が異なる。
第１の直交復調部２００ａ及び第２の直交復調部２００ｂは、直交復調部２００と同一である。
　加算器２１３は、２つの信号を加算する回路である。加算器２１３の機能は、ＭＣＵ１８０のソフトウェア処理により実現される。なお、加算器２１３は、アナログ回路又はデジタル回路で構成されても良い。
　減算器２１６は、２つの信号を減算する回路である。加算器２１６の機能は、ＭＣＵ１８０のソフトウェア処理により実現される。なお、加算器２１６は、アナログ回路又はデジタル回路で構成されても良い。
　次に、実施の形態２に係る信号生成回路の動作について説明する。
　ＤＡＣ１０５、ＬＰＦ１１０、ＶＣＯ１００及び局部発振器１５０の動作は、実施の形態１と同じであるため、説明を省略する。
　分周器１１６は、ＶＣＯ１００の出力信号を分周し、分周した信号を、互いに直交する同相信号及び直交信号として出力する。
　乗算器１４０ａは、分周器１１６が分周した信号と、局部発振器１５０の出力信号とを乗算し、乗算により周波数変換した信号を出力する。乗算器１４０ｂは、分周器１１６が分周した信号と、局部発振器１５０の出力信号とを乗算し、乗算により周波数変換した信号を出力する。
　ＬＰＦ１６０ａは、乗算器１４０ａの出力信号の高周波成分を除去する。ＬＰＦ１６０ｂは、乗算器１４０ｂの出力信号の高周波成分を除去する。
　ＡＤＣ１７０ａは、ＬＰＦ１６０ａの出力信号をアナログ信号からデジタル信号に変換し、ＭＣＵ１８１の第一の直交復調部２００ｂに出力する。ＡＤＣ１７０ｂは、ＬＰＦ１６０ｂの出力信号をアナログ信号からデジタル信号に変換し、ＭＣＵ１８１の第二の直交復調部２００ｂに出力する。
　ＡＤＣ１７０ａから出力される信号（ＩＮ＿ＭＣＵ＿Ｉ）は、（１０）式で表される。
Figure JPOXMLDOC01-appb-M000010
 　ＡＤＣ１７０ｂから出力される信号（ＩＮ＿ＭＣＵ＿Ｑ）は、（１１）式で表される。
Figure JPOXMLDOC01-appb-M000011
　局部発振器２０６ａは、周波数がｆＬＯであるローカル信号を９０°移相分配器２０８ａに出力する。９０°移相分配器２０８ａは、ローカル信号を、９０°位相差をもつ２つの信号に分配し、ｃｏｓ波（ｃｏｓ（２πｆＬＯｔ））及びｓｉｎ波（ｓｉｎ（２πｆＬＯｔ））を生成する。
乗算器２０２ａは、ｃｏｓ波（ｃｏｓ（２πｆＬＯｔ））と、ＡＤＣ１７０ａの出力信号（Ｓｉ）とを乗算し、乗算した信号（Ｓｉｉ）を加算器２１３に出力する。Ｓｉｉは、式（１２）で表される。
Figure JPOXMLDOC01-appb-M000012
乗算器２０４ａは、ｓｉｎ波（ｓｉｎ（２πｆＬＯｔ））と、ＡＤＣ１７０ａの出力信号（Ｓｉ）とを乗算し、乗算した信号（Ｓｉｑ）を減算器２１４に出力する。Ｓｉｑは、式（１３）で表される。
Figure JPOXMLDOC01-appb-M000013
　局部発振器２０６ｂは、周波数がｆＬＯであるローカル信号を９０°移相分配器２０８ｂに出力する。９０°移相分配器２０８ｂは、ローカル信号を、９０°位相差をもつ２つの信号に分配し、ｃｏｓ波（ｃｏｓ（２πｆＬＯｔ））及びｓｉｎ波（ｓｉｎ（２πｆＬＯｔ））を生成する。
乗算器２０２ｂは、ｃｏｓ波（ｃｏｓ（２πｆＬＯｔ））と、ＡＤＣ１７０ｂの出力信号（Ｓｑ）とを乗算し、乗算した信号（Ｓｑｉ）を加算器２１３に出力する。Ｓｑｉは、式（１４）で表される。
Figure JPOXMLDOC01-appb-M000014
乗算器２０４ａは、ｓｉｎ波（ｓｉｎ（２πｆＬＯｔ））と、ＡＤＣ１７０ｂの出力信号（Ｓｑ）とを乗算し、乗算した信号（Ｓｑｑ）を減算器２１６に出力する。Ｓｑｑは、式（１５）で表される。
Figure JPOXMLDOC01-appb-M000015
　加算器２１３は、ＳｉｉとＳｑｑを加算し、加算した信号を位相検出部２１４に出力する。加算した信号は、式（１６）で表される。ＳｉｉとＳｑｑを加算することにより、不要な高周波成分はキャンセルされるため、高周波成分を除去するためのローパスフィルタは不要になる。
　減算器２１６は、ＳｑｉからＳｉｑを減算し、減算した信号を位相検出部２１４に出力する。減算した信号は、式（１７）で表される。ＳｑｉからＳｉｑを減算することにより、不要な高周波成分はキャンセルされるため、高周波成分を除去するためのローパスフィルタは不要になる。
Figure JPOXMLDOC01-appb-M000017
 　ここで、式（１６）が実施の形態１で説明した同相信号（式（５））に相当し、式（１７）が実施の形態１で説明した直交信号（式（６））に相当する。
　この後の動作、つまり、位相検出部２１２、周波数検出部２１４及び制御電圧設定部１３０の動作は、実施の形態１と同じであるため、説明を省略する。
　以上のように構成した実施の形態２の信号生成回路では、ＬＰＦ２１０及びＬＰＦ２１１を用いることなく、実施の形態１と同様の効果を奏する。これにより、ＭＣＵ１８１が行うＬＰＦ２１０及びＬＰＦ２１１の演算処理を削減でき、ＭＣＵ１８１の演算処理の負荷を軽減できる効果がある。特に、ＬＰＦ２１０及びＬＰＦ２１１のフィルタ次数を高くする必要がある場合、信号に対する演算処理が大きくなるので、負荷軽減効果は大きくなる。
実施の形態３
　実施の形態１では、ＭＣＵ１８０内に直交復調部２００を設けた構成について示した。実施の形態３では、ＭＣＵ１８０内の直交復調部２００を削除し、ＭＣＵ１８０の外に直交復調部２００をアナログ回路として設けた構成を示す。
　図９は、実施の形態３に係る信号生成回路の一構成例を示す構成図である。
　なお、図９中、図１と同一符号は同一又は相当部分を示し、説明を省略する。図９中、ＩＮ＿ＭＣＵ＿Ｉは、ＭＣＵ１８２に入力される同相信号を示し、ＩＮ＿ＭＣＵ＿ＱはＭＣＵ１８２に入力される直交信号を示し、ＯＵＴ＿ＭＣＵは、ＭＣＵ１８１から出力される信号を示す。
実施の形態１の構成と比べて、実施の形態３の信号生成回路は、乗算器１４０及び局部発振器１５０の代わりに直交復調部２００を備え、ＬＰＦ１６０の代わりにＬＰＦ１６０ａ及びＬＰＦ１６０ｂを備え、ＡＤＣ１７０の代わりにＡＤＣ１７０ａ及びＡＤＣ１７０ｂを備え、ＭＣＵ１８０の代わりにＭＣＵ１８２を備えた点が異なる。
図１０は、実施の形態３に係る信号生成回路のＭＣＵ１８２の一構成例を示す構成図である。
実施の形態１の構成と比べて、実施の形態２のＭＣＵ１８２は、直交復調部２００を備えない点が異なる。
　次に、実施の形態３に係る信号生成回路の動作について説明する。
　ＤＡＣ１０５、ＬＰＦ１１０、ＶＣＯ１００、分周器１１５の動作は、実施の形態１と同じであるため、説明を省略する。
局部発振器２０６は、周波数がｆＬＯであるローカル信号を９０°移相分配器２０８に出力する。９０°移相分配器２０８は、ローカル信号を、９０°位相差をもつ２つの信号に分配し、ｃｏｓ波（ｃｏｓ（２πｆＬＯｔ））及びｓｉｎ波（ｓｉｎ（２πｆＬＯｔ））を生成する。
乗算器２０２は、ｃｏｓ波と、分周器１１５の出力信号とを乗算し、乗算した信号を同相信号としてＬＰＦ１６０ａに出力する。乗算器２０２から出力される信号は、式（１８）で表される。
Figure JPOXMLDOC01-appb-M000018
乗算器２０４は、ｓｉｎ波と、分周器１１５の出力信号とを乗算し、乗算した信号を同相信号としてＬＰＦ１６０ｂに出力する。乗算器２０４から出力される信号は、式（１９）で表される。
Figure JPOXMLDOC01-appb-M000019
　ＬＰＦ１６０ａは、乗算器１４０ａの出力信号の高周波成分を除去する。高周波成分を除去した信号は式（２０）で表される。
Figure JPOXMLDOC01-appb-M000020
ＬＰＦ１６０ｂは、乗算器１４０ｂの出力信号の高周波成分を除去する。高周波成分を除去した信号は式（２１）で表される。
Figure JPOXMLDOC01-appb-M000021
　ＡＤＣ１７０ａは、ＬＰＦ１６０ａの出力信号（式（２０））をアナログ信号からデジタル信号に変換し、ＭＣＵ１８２の位相検出部２１２に出力する。ＡＤＣ１７０ｂは、ＬＰＦ１６０ｂの出力信号（式（２１））をアナログ信号からデジタル信号に変換し、ＭＣＵ１８２の位相検出部２１２に出力する。
この後の動作、つまり、位相検出部２１２、周波数検出部２１４及び制御電圧設定部１３０の動作は、実施の形態１と同じであるため、説明を省略する。
　以上のように構成した実施の形態３の信号生成回路であっても、実施の形態１と同様の効果を奏する。さらに、実施の形態３の信号生成回路は、ＭＣＵ１８２の外部にアナログ回路として、直交復調部２００を設けることにより、ＭＣＵ１８２でデジタル処理として直交復調を行う構成に比べて、高速に直交復調を行うことができる。そのため、高速に周波数変調された信号でも直交変復調を行うことができる。その上、実施の形態３の信号生成回路は、ＭＣＵ１８０から直交復調部２００が不要となるため、ＭＣＵ１８２におけるデジタル処理の負荷を軽減できる。
　なお、ここでは、ＭＣＵ１８２を用いた構成を示したが、ＭＣＵ１８２の代わりにＭＣＵ１８１を用いても良い。
１００　ＶＣＯ、１０５　ＤＡＣ、１１０　１６０　１６０ａ　１６０ｂ　２１０　２１１　ＬＰＦ、１１５　１１６　分周器、１２０　ＬＵＴ、１３０　制御電圧設定部、１４０　１４０ａ　１４０ｂ　２０２　２０２ａ　２０２ｂ　２０４　２０４ａ　２０４ｂ　乗算器、１７０　１７０ａ　１７０ｂ　ＡＤＣ、１８０　１８１　１８２　ＭＣＵ、２００　２００ａ、２００ｂ　直交復調部、１５０　２０６　２０６ａ　２０６ｂ　局部発振器、　２０８　２０８ａ　２０８ｂ　９０°移相分配器、２１２　位相検出部、２１３　加算器、２１４　周波数検出部、２１６　減算器

Claims (9)

  1. 電圧に対する出力周波数の特性を示す電圧周波数特性を用いて、制御電圧を設定する制御電圧設定部と、
    　前記制御電圧により出力信号の周波数を変化させる電圧制御発振器と、
    　前記電圧制御発振器の出力信号を直交復調し、互いに直交する同相信号と直交信号を生成する直交復調部と、
    　前記同相信号及び前記直交信号に基づいて、前記電圧制御発振器の出力信号の周波数を検出する周波数検出部と、
    を備え、
    　前記制御電圧設定部は、前記制御電圧と前記電圧制御発振器の出力信号の周波数との関係から導出した前記電圧周波数特性を用いて、前記制御電圧を補正し、
    　前記電圧制御発振器は、前記制御電圧設定部により補正された前記制御電圧に基づいて、チャープ信号を生成する信号生成回路。
  2. 前記電圧制御発振器の出力信号を分周する分周器
    を備え、
    前記直交復調部は、前記分周器により分周された前記電圧制御発振器の出力信号を直交復調することを特徴とする請求項１に記載の信号生成回路。
  3. 前記電圧制御発振器の出力信号を分周する分周器と、
    前記分周器の出力信号の周波数を変化させる周波数変換回路と、
    を備え、
    前記直交復調部は、前記周波数変換回路により周波数変換された前記電圧制御発振器の出力信号を直交復調することを特徴とする請求項１に記載の信号生成回路。
  4. 　前記分周器は、分周された信号として、互いに直交する同相信号と直交信号とを出力することを特徴とする請求項２又は請求項３に記載の信号生成回路。
  5. 　前記同相信号及び前記直交信号から位相を検出する位相検出部
    を備え、
    　前記周波数検出部は、前記位相検出部が検出した位相に基づいて、前記電圧制御発振器の出力信号の周波数を検出することを特徴とする請求項１から請求項４のいずれか１項に記載の信号生成回路。
  6. 　前記位相検出部は、前記直交信号を前記同相信号により除算し、逆正接を計算することより、位相を検出することを特徴とする請求項５記載の信号生成回路。
  7. 　前記周波数検出部は、前記位相検出部が検出した位相を時間微分して得られた周波数に基づいて、前記電圧制御発振器の出力信号の周波数を検出することを特徴とする請求項５又は請求項６に記載の信号生成回路。
  8. 　前記直交復調部、前記位相検出部、前記周波数検出部、及び前記制御電圧設定部はマイクロコントローラユニットで構成されたことを特徴とする請求項５から請求項７のいずれか１項に記載の信号生成回路。
  9. 前記制御電圧設定部は、前記電圧制御発振器の前記電圧周波数特性を保存するルックアップテーブルを有し、前記ルックアップテーブルに基づいて、前記制御電圧を設定することを特徴とする請求項１から請求項８のいずれか１項に記載の信号生成回路。
PCT/JP2014/005052 2014-10-03 2014-10-03 信号生成回路 WO2016051438A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US15/509,580 US10585169B2 (en) 2014-10-03 2014-10-03 Signal generating circuit
CN201480082366.6A CN106796288A (zh) 2014-10-03 2014-10-03 信号生成电路
CN202210586698.4A CN114978161A (zh) 2014-10-03 2014-10-03 信号生成电路
JP2016551121A JP6381656B2 (ja) 2014-10-03 2014-10-03 信号生成回路
EP14903322.7A EP3203260A4 (en) 2014-10-03 2014-10-03 Signal-generating circuit
PCT/JP2014/005052 WO2016051438A1 (ja) 2014-10-03 2014-10-03 信号生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/005052 WO2016051438A1 (ja) 2014-10-03 2014-10-03 信号生成回路

Publications (1)

Publication Number Publication Date
WO2016051438A1 true WO2016051438A1 (ja) 2016-04-07

Family

ID=55629540

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/005052 WO2016051438A1 (ja) 2014-10-03 2014-10-03 信号生成回路

Country Status (5)

Country Link
US (1) US10585169B2 (ja)
EP (1) EP3203260A4 (ja)
JP (1) JP6381656B2 (ja)
CN (2) CN106796288A (ja)
WO (1) WO2016051438A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196375A (zh) * 2016-05-16 2019-01-11 三菱电机株式会社 Fm-cw雷达以及fm-cw信号的生成方法
EP3422044A4 (en) * 2016-04-05 2019-05-08 Mitsubishi Electric Corporation FREQUENCY MODULATION CIRCUIT, FM CW RADAR AND HIGH-SPEED MODULATION RADAR
US10520596B2 (en) 2015-02-19 2019-12-31 Mitsubishi Electric Corporation FM-CW radar and method of generating FM-CW signal

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3343774B1 (en) * 2016-12-30 2020-07-22 Nxp B.V. Digitally controlled oscillator
CN107561516B (zh) * 2017-08-29 2019-09-13 纵目科技(厦门)有限公司 一种雷达快速校正发射频率的方法
DE202017107202U1 (de) 2017-11-28 2019-04-04 Weidmüller Interface GmbH & Co. KG Anschlussvorrichtung zum Anschluss eines Leiterendes
WO2020003349A1 (ja) * 2018-06-25 2020-01-02 株式会社ソシオネクスト 周波数掃引回路およびレーダー装置
CN109581376B (zh) * 2018-12-26 2021-02-09 北京遥测技术研究所 一种用于安检成像的vco扫频非线性校正方法
JP7261077B2 (ja) * 2019-04-23 2023-04-19 日本電波工業株式会社 Ｐｌｌ装置
US11372095B2 (en) * 2019-07-24 2022-06-28 Nxp B.V. Phase-adjustable injection-locking
CN114665918B (zh) * 2022-03-25 2023-10-27 深圳市力合微电子股份有限公司 一种具有纠错能力的多斜率Chirp信号生成及解扩方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52129458A (en) * 1976-03-12 1977-10-29 Trt Telecom Radio Electr Distance measuring instrument
JPH0541258A (ja) * 1991-08-05 1993-02-19 Japan Aviation Electron Ind Ltd 基板用高密度多心同軸コネクタ
JPH0744446B2 (ja) * 1984-10-16 1995-05-15 ソニー株式会社 周波数情報検出方法
JP2001053820A (ja) * 1999-08-16 2001-02-23 Toyo Commun Equip Co Ltd ディジタル復調装置
JP2007124438A (ja) * 2005-10-31 2007-05-17 Kenwood Corp 無線通信機の中間周波回路および中間周波信号処理方法
JP4407769B2 (ja) * 2006-12-11 2010-02-03 株式会社村田製作所 レーダ装置
JP2011012984A (ja) * 2009-06-30 2011-01-20 Mitsubishi Electric Corp 対象物の位置測定装置
JP2011247598A (ja) * 2010-05-21 2011-12-08 Mitsubishi Electric Corp Ｆｍｃｗレーダ装置の周波数変調回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454463Y2 (ja) * 1984-11-06 1992-12-21
JPH0454463A (ja) 1990-06-25 1992-02-21 Fujitsu Ltd 周波数計測方式
JPH0744446A (ja) 1993-08-03 1995-02-14 Hitachi Ltd グループ化情報の関連付け方法
GB2291551B (en) 1994-06-24 1998-03-18 Roscoe C Williams Limited Electronic viewing aid
US6072426A (en) 1996-08-15 2000-06-06 Alliedsignal Inc. Modulator slope calibration circuit
US6304146B1 (en) * 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US6707419B2 (en) * 2000-08-16 2004-03-16 Raytheon Company Radar transmitter circuitry and techniques
US7091796B2 (en) 2003-08-20 2006-08-15 Hewlett-Packard Development Company, L.P. Method and system for calibration of a voltage controlled oscillator (VCO)
US7830212B2 (en) * 2007-07-30 2010-11-09 Mediatek Inc. Phase locked loop, voltage controlled oscillator, and phase-frequency detector
US7737885B2 (en) 2007-08-01 2010-06-15 Infineon Technologies Ag Ramp linearization for FMCW radar using digital down-conversion of a sampled VCO signal
US8360984B2 (en) * 2008-01-28 2013-01-29 Cardiomems, Inc. Hypertension system and method
JP3153816U (ja) 2009-07-09 2009-09-17 株式会社神戸製鋼所 Ｆｍ−ｃｗレーダ装置
JP5566974B2 (ja) 2011-08-29 2014-08-06 株式会社東芝 信号生成回路、発振装置、レーダー装置
JP5727978B2 (ja) 2012-09-21 2015-06-03 旭化成エレクトロニクス株式会社 Ｆｍｃｗ信号発生器
US20150285906A1 (en) 2012-10-04 2015-10-08 Technology Service Corporation Proximity sensor
US10514441B2 (en) * 2013-03-15 2019-12-24 Valentine Research, Inc. High probability of intercept radar detector
JP6176007B2 (ja) * 2013-09-06 2017-08-09 富士通株式会社 探知測距装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52129458A (en) * 1976-03-12 1977-10-29 Trt Telecom Radio Electr Distance measuring instrument
JPH0744446B2 (ja) * 1984-10-16 1995-05-15 ソニー株式会社 周波数情報検出方法
JPH0541258A (ja) * 1991-08-05 1993-02-19 Japan Aviation Electron Ind Ltd 基板用高密度多心同軸コネクタ
JP2001053820A (ja) * 1999-08-16 2001-02-23 Toyo Commun Equip Co Ltd ディジタル復調装置
JP2007124438A (ja) * 2005-10-31 2007-05-17 Kenwood Corp 無線通信機の中間周波回路および中間周波信号処理方法
JP4407769B2 (ja) * 2006-12-11 2010-02-03 株式会社村田製作所 レーダ装置
JP2011012984A (ja) * 2009-06-30 2011-01-20 Mitsubishi Electric Corp 対象物の位置測定装置
JP2011247598A (ja) * 2010-05-21 2011-12-08 Mitsubishi Electric Corp Ｆｍｃｗレーダ装置の周波数変調回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3203260A4 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10520596B2 (en) 2015-02-19 2019-12-31 Mitsubishi Electric Corporation FM-CW radar and method of generating FM-CW signal
EP3422044A4 (en) * 2016-04-05 2019-05-08 Mitsubishi Electric Corporation FREQUENCY MODULATION CIRCUIT, FM CW RADAR AND HIGH-SPEED MODULATION RADAR
US10393861B2 (en) 2016-04-05 2019-08-27 Mitsubishi Electric Corporation Frequency modulation circuit, FM-CW radar, and high-speed modulation radar
CN109196375A (zh) * 2016-05-16 2019-01-11 三菱电机株式会社 Fm-cw雷达以及fm-cw信号的生成方法
EP3460510A4 (en) * 2016-05-16 2019-06-26 Mitsubishi Electric Corporation FM CW RADAR AND METHOD FOR GENERATING AN FM CW SIGNAL
US11029389B2 (en) 2016-05-16 2021-06-08 Mitsubishi Electric Corporation FM-CW radar and method of generating FM-CW signal
CN109196375B (zh) * 2016-05-16 2023-06-30 三菱电机株式会社 Fm-cw雷达以及fm-cw信号的生成方法

Also Published As

Publication number Publication date
JP6381656B2 (ja) 2018-08-29
US10585169B2 (en) 2020-03-10
US20170285139A1 (en) 2017-10-05
JPWO2016051438A1 (ja) 2017-04-27
CN106796288A (zh) 2017-05-31
CN114978161A (zh) 2022-08-30
EP3203260A1 (en) 2017-08-09
EP3203260A4 (en) 2018-06-06

Similar Documents

Publication Publication Date Title
JP6381656B2 (ja) 信号生成回路
JP5566974B2 (ja) 信号生成回路、発振装置、レーダー装置
JP6647396B2 (ja) Ｆｍ−ｃｗレーダ
TWI492545B (zh) 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法
US8362815B2 (en) Digital phase locked loop
JP5606400B2 (ja) 信号生成回路、レーダー装置
JP6066015B1 (ja) 線形性向上処理器
JP6479155B2 (ja) Ｆｍ−ｃｗレーダおよびｆｍ−ｃｗ信号の生成方法
WO2017185953A1 (zh) 数字分频锁相环
US8947139B1 (en) Apparatus for doubling the dynamic range of a time to digital converter
JP5727978B2 (ja) Ｆｍｃｗ信号発生器
JP6351910B2 (ja) 周波数変調回路、ｆｍ−ｃｗレーダおよび高速変調レーダ
JP5436332B2 (ja) Ｆｍｃｗレーダ装置の周波数変調回路
KR102038557B1 (ko) 레이더 시스템의 신호 선형화 장치 및 방법
KR102169591B1 (ko) 주파수변조연속파 레이더시스템 및 그 운용방법
KR100795478B1 (ko) 전압제어발진기
JP2008079261A (ja) 標準信号発生器及び標準信号発生システム
JP2009177259A (ja) Ｐｌｌ回路、無線端末装置、および周波数検出方法
CN115421367B (zh) 校准方法及系统
TWI551036B (zh) 振盪頻率偏移偵測方法以及振盪頻率偏移偵測電路
JP2022169296A (ja) 周波数計測器
JP2007163179A (ja) 検出器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14903322

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016551121

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15509580

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2014903322

Country of ref document: EP