CN115421367B - 校准方法及系统 - Google Patents

Abstract

本申请公开了校准方法及系统，其中，校准方法包括：基于相位控制值，由数字时间转换器将输入的第一时钟信号延时后生成第二时钟信号；以第二时钟信号为参考信号，利用整数锁相环生成第三时钟信号；获取第二时钟信号与第三时钟信号的相位差值；基于相位差值调整查找表的第一条目，以调整第一时钟信号。本申请通过以数字时间转换器输出的第二时钟信号为参考信号，并利用整数锁相环生成第三时钟信号，通过计算第二时钟信号与第三时钟信号的相位差值，以对应调整输入数字时间转换器的第一时钟信号，以校准数字时间转换器的相位非线性。

Description

校准方法及系统

技术领域

本申请涉及数字时间转换器技术领域，特别是涉及校准方法及系统。

背景技术

数字时间转换器(Digital-to-time converter，DTC)用于从固定参考频率生成带有频偏或经相位偏移的时钟信号。所述时钟信号可用于例如无线数字发送器中的载波频率或相位调制，或者用于小数频率合成。

在一些应用中，DTC相位非线性要求非常高。因此，会对该类应用的DTC进行芯片上的校正，并根据校正结果对DTC进行预失真处理。

现有的一些校正方法，其中一个缺点是校正电路本身具有相位非线性，譬如用于测量相位的TDC(Time-to-digital converter，时间数字转换器)或者DTC，已经用于产生参考时钟的小数锁相环。因为小数锁相环需要工作在小数模式下，所以容易导致锁相环鉴相器中的相位非线性参考信号存在杂散，并最终导致DTC的相位非线性校正出现较大的误差。

发明内容

本申请至少提供校准方法及系统，用于解决现有技术中DTC的相位非线性校正存在较大的误差的问题。

本申请第一方面提供了一种校准方法，用于校准数字时间转换器的相位非线性，该校准方法包括：

基于相位控制值，由数字时间转换器将输入的第一时钟信号延时后生成第二时钟信号；

以第二时钟信号为参考信号，利用整数锁相环生成第三时钟信号；

获取第二时钟信号与第三时钟信号的相位差值；

基于相位差值调整查找表的第一条目，以调整第一时钟信号。

可选地，基于相位控制值调整输入数字时间转换器的第一时钟信号，以得到数字时间转换器输出的第二时钟信号的步骤，包括：

获取查找表中与相位控制值对应的第二条目，第二条目被指派给数字时间转换器；

基于第二条目对第一时钟信号施加延时，以生成第二时钟信号。

可选地，整数锁相环包括滤波器与分频器，以第二时钟信号为参考信号，利用整数锁相环生成第三时钟信号的步骤，包括：

基于第二时钟信号为参考信号，利用滤波器生成第四时钟信号，其中第四时钟信号的频率为第二时钟信号的频率的整数倍；

基于第四时钟信号，利用分频器生成第三时钟信号，其中第三时钟信号的频率与第二时钟信号的频率基本相等；

其中，第三时钟信号以第二时钟信号为参考信号，锁定于整数锁相环。

可选地，获取第二时钟信号与第三时钟信号的相位差值的步骤，包括：

计算第二时钟信号与锁定于整数锁相环的第三时钟信号的相位差值；其中，相位差值的符号值表征第二时钟信号与第三时钟信号的相位顺序。

可选地，获取第二时钟信号与第三时钟信号的相位差值的步骤，包括：

获取参考时钟周期内第三时钟信号的归一化可调相位；

获取参考时钟周期内第二时钟信号的归一化参考相位；

计算归一化可调相位与归一化参考相位的相位差值；其中，相位差值的符号值表征第二时钟信号与第三时钟信号的相位顺序。

可选地，基于相位差值调整查找表的第一条目的步骤，包括：

获取相位差值的符号值；

基于数字时间转换器的控制代码与符号值进行数字计算，以更新查找表的第一条目；其中，更新查找表的第一条目是迭代执行的。

可选地，调整第一时钟信号的步骤，包括：

基于更新后的查找表的第一条目，利用时间数字转换器生成新的第一时钟信号；

调整第一时钟信号的步骤之后，包括：

基于所述新的第一时钟信号，通过数字时间转换器基于相位控制值将新的第一时钟信号延时后生成新的第二时钟信号；其中，新的第二时钟信号不含数字时间转换器的相位非线性的影响。

本申请第二方面提供了一种校准系统，用于校准数字时间转换器的相位非线性，该校准系统包括：

数字时间转换器，用于基于相位控制值，将输入的第一时钟信号延时后生成第二时钟信号；

整数锁相环，用于以第二时钟信号为参考信号生成第三时钟信号，并获取第二时钟信号与第三时钟信号的相位差值；

数字运算器，用于基于相位差值调整查找表的第一条目；

第一时间数字转换器，用于基于调整后的查找表的第一条目，调整第一时钟信号。

可选地，整数锁相环包括：

滤波器，用于基于第二时钟信号为参考信号生成第四时钟信号，其中第四时钟信号的频率为第二时钟信号的频率的整数倍；

分频器，用于基于第四时钟信号生成第三时钟信号，其中第三时钟信号的频率与第二时钟信号的频率基本相等；

非线性相位检测器，用于计算第二时钟信号与锁定于整数锁相环的第三时钟信号的相位差值。

可选地，整数锁相环包括：

滤波器，用于基于第二时钟信号为参考信号生成第三时钟信号，其中第三时钟信号的频率为第二时钟信号的频率的整数倍；

第一计数器和第二计数器，用于获取参考时钟周期内第二时钟信号的归一化参考相位；

第二时间数字转换器，第二时间数字转换器和第二计数器用于获取参考时钟周期内第三时钟信号的归一化可调相位；

数字鉴相器，用于计算归一化可调相位与归一化参考相位的相位差值。

本申请的有益效果是：区别于现有技术，本申请通过数字时间转换器基于相位控制值将输入的第一时钟信号延时后生成第二时钟信号，并利用整数锁相环生成第三时钟信号，通过计算第二时钟信号与第三时钟信号的相位差值，以对应调整查找表的第一条目，使得根据查找表的第一条目所生成的第一时钟信号相应调整，通过调整输入数字时间转换器的第一时钟信号补偿数字时间转换器的相位非线性的影响，进而使数字时间转换器输出的第二时钟信号不含数字时间转换器的相位非线性的影响，实现校准数字时间转换器的相位非线性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请校准方法一实施例的流程示意图；

图2是图1中步骤S11的具体流程示意图；

图3是图1中步骤S12和步骤S13的具体流程示意图；

图4是图1中步骤S13另一实施例的具体流程示意图；

图5是图1中步骤S14和步骤S14之后的具体流程示意图；

图6是本申请校准系统一实施例的电路结构示意图；

图7是本申请校准系统另一实施例的电路结构示意图。

具体实施方式

为使本领域的技术人员更好地理解本申请的技术方案，下面结合附图和具体实施方式对本申请所提供的校准方法及系统做进一步详细描述。可以理解的是，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

请参阅图1，图1是本申请校准方法一实施例的流程示意图。

具体而言，如图1所示，本公开实施例的校准方法可以包括以下步骤：

步骤S11：基于相位控制值，由数字时间转换器将输入的第一时钟信号延时后生成第二时钟信号。

其中，本实施例校准系统可为图6或图7所示的校准系统60，校准系统60包括数字时间转换器61(Digital-to-Time Converter，DTC)和第一时间数字转换器64(Time-to-Digit Converter，TDC)。具体地，第一时间数字转换器64用于产生第一时钟信号CLK₁，并输入数字时间转换器61，数字时间转换器61根据相位控制值PH调整第一时钟信号CLK₁，以生成第二时钟信号CLK₂并输出。

具体得到第二时钟信号CLK₂的过程请继续参阅图2，图2是图1中步骤S11的具体流程示意图。具体而言，包括以下步骤：

步骤S111：获取查找表中与相位控制值对应的第二条目。

其中，数字时间转换器61被用于从恒定参考频率生成部分偏移频率或经调制的信号。它们可用于例如数字极性发送器(digital polar transmitter，DPTX)中的载波频率偏移和相位调制，用于接收器中的频率合成，或者用于钟控应用中的数字时钟生成。

数字时间转换器61的控制代码可以是基于控制字生成的连续上升或下降的代码序列(代码斜坡)的一部分。例如，通过对控制字连续积分可生成控制代码。因此，可以生成数字时间转换器61的若干个连续上升或下降的控制代码。

查找表65(LUT，Look-Up Table)对于每个控制代码可包括一条目。例如，对于数字时间转换器61的N个控制代码，查找表65可包括N个条目，其中N个条目中的每一者被指派给数字时间转换器61的N个控制代码中的特定一个。

进一步地，相位控制值PH决定了延时的时间段，通过查找表65可找到相位控制值PH对应的控制代码CTRL，即获取查找表65中与相位控制值PH对应的第二条目。

步骤S112：基于第二条目对第一时钟信号施加延时，以生成第二时钟信号。

其中，根据由步骤S111查询得到与相位控制值PH对应的控制代码CTRL，相应的控制代码CTRL被指派给数字时间转换器61，由数字时间转换器61将输入的第一时钟信号CLK₁延时后，得到第二时钟信号CLK₂并输出。具体地，延时时间基于相位控制值PH所决定的延时时间段。

可选地，本申请提供一种步骤S12和步骤S13的实施例，其执行主体可具体为如图6所示的校准系统60。请参阅图6，图6是本申请校准系统一实施例的电路结构示意图。

如图6所示，校准系统60还包括整数锁相环62，具体地，整数锁相环包括非线性相位检测器621(Bang-Bang Phase Detector，BBPD)，滤波器622，振荡器623以及分频器624。

可选地，在本实施例中，滤波器622可为环路滤波器(LPF，Low Pass Filter)，分频器624可为整数分频器(integer frequency divider)。

具体而言，本实施例步骤S12和步骤S13的具体步骤如下所示：

步骤S12：以第二时钟信号为参考信号，利用整数锁相环生成第三时钟信号。

步骤S13：获取第二时钟信号与第三时钟信号的相位差值。

其中，整数锁相环62以通过步骤S11得到的第二时钟信号CLK₂作为参考信号，生成第三时钟信号CLK₃，并进一步计算第二时钟信号CLK₂和第三时钟信号CLK₃的相位差值PHE。

具体生成第三时钟信号CLK₃以及计算相位差值PHE的过程请继续参阅图3，图3是图1中步骤S12和步骤S13的具体流程示意图。具体而言，包括以下步骤：

步骤S121：基于第二时钟信号为参考信号，利用滤波器生成第四时钟信号。

其中，本实施例整数锁相环62的滤波器622，即环路滤波器LPF起低通滤波的作用。本实施例使用第二时钟信号CLK₂作为整数锁相环62的参考时钟，并通过整数锁相环62的低通滤波作用将第二时钟信号CLK₂中存在的由数字时间转换器61相位非线性产生的周期性抖动进行过滤，以产生第四时钟信号CLK₄。可选地，第四时钟信号CLK₄的频率为第二时钟信号CLK₂的频率的整数倍，具体可基于整数锁相环62的参数确定整数倍的具体数值。

步骤S122：基于第四时钟信号，利用分频器生成第三时钟信号。

其中，本实施例整数锁相环62通过分频器624，即通过整数分频器生成整数锁相环62的反馈时钟信号，即第三时钟信号CLK₃。可选地，第三时钟信号CLK₃频率与第二时钟信号CLK₂的频率基本相等。其中，第三时钟信号CLK₃以第二时钟信号CLK₂为参考信号，锁定于整数锁相环62。

步骤S131：计算第二时钟信号与锁定于整数锁相环的第三时钟信号的相位差值。

其中，本实施例整数锁相环62通过非线性相位检测器621计算第二时钟信号CLK₂与锁定于整数锁相环62的第三时钟信号CLK₃的相位差值PHE。

可选地，本实施例的相位差值PHE的符号值表征第二时钟信号CLK₂与第三时钟信号CLK₃的相位顺序。即可由整数锁相环62中的非线性相位检测器621输出的相位差值PHE的符号值可得到第二时钟信号CLK₂与第三时钟信号CLK₃的相位先后顺序。

例如，当输出的相位差值PHE的符号值为“+”，则第二时钟信号CLK₂的相位在先，第三时钟信号CLK₃的相位在后；反之，当输出的相位差值PHE的符号值为“-”，则第二时钟信号CLK₂的相位在后，第三时钟信号CLK₃的相位在先。

其中，在本实施例中，非线性相位检测器621用于测量第二时钟信号CLK₂与第三时钟信号CLK₃的相位先后顺序，而第二时钟信号CLK₂与第三时钟信号CLK₃的相位先后顺序取决于对于特定控制代码的数字时间转换器61的非线性，即输出信号(即数字时间转换器61的输出信号)比参考信号切换得更早或更晚，不取决于对两个信号之间的具体时间差的测量。

具体地，在数字时间转换器61无相位非线性情况下，第二时钟信号CLK₂与第三时钟信号CLK₃的先后顺序为随机且等概率。但由于数字时间转换器61的非线性影响，非线性相位检测器621的输出会在数字时间转换器61某些控制代码CTRL上，造成第二时钟信号CLK₂与第三时钟信号CLK₃的先后顺序出现概率不等。

可选地，本申请提供另一种步骤S12和步骤S13的实施例，其执行主体可具体为如图7所示的校准系统60。请参阅图7，图7是本申请校准系统另一实施例的电路结构示意图。

如图7所示，校准系统60还包括整数锁相环62，具体地，整数锁相环包括滤波器622、振荡器623以及数字鉴相器625。其中，数字鉴相器625进一步包括第一计数器6251、第二计数器6252以及第二时间数字转换器6253。

具体而言，本实施例步骤S12和步骤S13的具体步骤如下所示：

步骤S12：以第二时钟信号为参考信号，利用整数锁相环生成第三时钟信号。

其中，整数锁相环62以通过步骤S11得到的第二时钟信号CLK₂作为参考信号，生成第三时钟信号CLK₃，以将第三时钟信号CLK₃锁定于整数锁相环62。

步骤S13：获取第二时钟信号与第三时钟信号的相位差值。

其中，整数锁相环62进一步通过数字鉴相器625计算第二时钟信号CLK₂和第三时钟信号CLK₃的相位差值PHE。

具体获取第二时钟信号CLK₂与第三时钟信号CLK₃的相位差值PHE的操作的过程还可如图4所示，请继续参阅图4，图4是图1中步骤S13另一实施例的具体流程示意图。具体而言，包括以下步骤：

步骤S132：获取参考时钟周期内第三时钟信号的归一化可调相位。

其中，本实施例数字鉴相器625通过第二计数器6252和第二时间数字转换器6253对第三时钟信号CLK₃进行数字相位检测，得到归一化到参考时钟周期的可调相位PHV的整数部分PHV_CNT和小数部分PHV_TDC。

步骤S133：获取参考时钟周期内第二时钟信号的归一化参考相位。

其中，本实施例数字鉴相器625通过第一计数器6251和第二计数器6252对第二时钟信号CLK₂进行数字相位检测，得到归一化到参考时钟周期的参考相位PHR。

步骤S134：计算归一化可调相位与归一化参考相位的相位差值。

其中，本实施例数字鉴相器625进一步计算参考相位PHR和可调相位PHV的相位差值PHE。可选地，相位差值PHE的符号值表征第二时钟信号CLK₂与第三时钟信号CLK₃的相位顺序。

例如，当输出的相位差值PHE的符号值为“+”，则第二时钟信号CLK₂的相位在先，第三时钟信号CLK₃的相位在后；反之，当输出的相位差值PHE的符号值为“-”，则第二时钟信号CLK₂的相位在后，第三时钟信号CLK₃的相位在先。

进一步地，在执行完成上述任一实施例所述的步骤S12和步骤S13之后，进一步执行步骤S14，具体而言，步骤S14如下所示：

步骤S14：基于相位差值调整查找表的第一条目，以调整第一时钟信号。

其中，查找表65最初可被填充以任意日期，例如零、来自先前校准的数据或随机数据等等。查找表65中的条目可被理解为对数字时间转换器61的控制代码的预失真的结果以便对数字时间转换器61非线性进行补偿。也就是说，查找表65中的条目是对数字时间转换器61的经调整的控制代码，这是从其被指派的控制代码得出的。因此，通过调整查找表65中的条目之一，对于特定代码的DTC的非线性可被校准。

具体基于相位差值PHE调整查找表65的第一条目，以调整第一时钟信号CLK₁的过程还可如图5所示，请继续参阅图5，图5是图1中步骤S14和步骤S14之后的具体流程示意图。具体而言，包括以下步骤：

步骤S141：获取相位差值的符号值。

其中，如图6和图7所示，校准系统60还包括数字运算器63，本实施例数字运算器63通过获取非线性相位检测器621或数字鉴相器625输出的相位差值PHE，可进一步获取相位差值PHE的符号值。

步骤S142：基于数字时间转换器的控制代码与符号值进行数字计算，以更新查找表的第一条目。

其中，本实施例数字运算器63使用数字时间转换器61的控制编码CTRL以及由步骤S141获取的相位差值PHE的符号值进行数学计算，并不断地将计算结果更新保存至查找表65，以更新查找表65的第一条目。可选地，更新查找表65的第一条目是迭代执行的，即上述的计算过程在整个校准过程期间可被迭代地重复。

由于在计算过程只使用相位差值PHE的符号值进行计算，因此图6中的非线性相位检测器621和/或图7中的数字鉴相器625的相位非线性不会影响校正。

步骤S143：基于更新后的查找表的第一条目，利用时间数字转换器生成新的第一时钟信号。

其中，本实施例第一时间数字转换器64基于更新后的查找表65的第一条目生成新的第一时钟信号CLK₁，以补偿数字时间转换器61相位非线性的影响。并且，图6中的非线性相位检测器621和/或图7中的数字鉴相器625输出的相位差值PHE的符号正负值在各个数字时间转换器61控制代码CTRL上均为等概率。

可选地，在执行完成步骤S143之后，还可执行如图5所示的步骤S15。具体而言，步骤S15如下所示：

步骤S15：基于新的第一时钟信号，通过数字时间转换器基于相位控制值将新的第一时钟信号延时后生成新的第二时钟信号。

其中，本实施例数字时间转换器61基于新的第一时钟信号CLK₁生成新的二时钟信号CLK₂，新的第二时钟信号CLK₂不含数字时间转换器61的相位非线性的影响。

本申请通过数字时间转换器61基于相位控制值将输入的第一时钟信号CLK₁延时后生成第二时钟信号CLK₂，以第二时钟信号CLK₂为参考信号，并利用整数锁相环62生成第三时钟信号CLK₃，通过计算第二时钟信号CLK₂与第三时钟信号CLK₃的相位差值PHE，以对应调整查找表65的第一条目，使得根据查找表65的第一条目所生成的第一时钟信号CLK₁相应调整，通过调整输入数字时间转换器61的第一时钟信号CLK₁补偿数字时间转换器61的相位非线性的影响，进而使数字时间转换器61输出的第二时钟信号CLK₂不含数字时间转换器61的相位非线性的影响，实现校准数字时间转换器61的相位非线性。

在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。

上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。

以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (8)

1.一种校准方法，用于校准数字时间转换器的相位非线性，其特征在于，包括：

基于相位控制值，由数字时间转换器将输入的第一时钟信号延时后生成第二时钟信号；其中，所述相位控制值决定了延时的时间段；

以所述第二时钟信号为参考信号，利用整数锁相环生成第三时钟信号；

获取所述第二时钟信号与所述第三时钟信号的相位差值；

基于所述相位差值调整查找表的第一条目，以调整所述第一时钟信号；

其中，所述整数锁相环包括滤波器与分频器，所述以所述第二时钟信号为参考信号，利用整数锁相环生成第三时钟信号的步骤，包括：基于第二时钟信号为参考信号，利用所述滤波器生成第四时钟信号，其中所述第四时钟信号的频率为所述第二时钟信号的频率的整数倍；

基于所述第四时钟信号，利用所述分频器生成所述第三时钟信号，其中所述第三时钟信号的频率与所述第二时钟信号的频率基本相等；

其中，所述第三时钟信号以所述第二时钟信号为参考信号，锁定于所述整数锁相环。

2.根据权利要求1所述的校准方法，其特征在于，所述基于相位控制值，由数字时间转换器将输入的第一时钟信号延时后生成第二时钟信号的步骤，包括：

获取所述查找表中与所述相位控制值对应的第二条目，所述第二条目被指派给所述数字时间转换器；

基于所述第二条目对所述第一时钟信号施加延时，以生成所述第二时钟信号。

3.根据权利要求1所述的校准方法，其特征在于，所述获取所述第二时钟信号与所述第三时钟信号的相位差值的步骤，包括：

计算所述第二时钟信号与锁定于所述整数锁相环的所述第三时钟信号的相位差值；其中，所述相位差值的符号值表征所述第二时钟信号与所述第三时钟信号的相位顺序。

4.根据权利要求1所述的校准方法，其特征在于，所述获取所述第二时钟信号与所述第三时钟信号的相位差值的步骤，包括：

获取参考时钟周期内所述第三时钟信号的归一化可调相位；

获取所述参考时钟周期内所述第二时钟信号的归一化参考相位；

计算所述归一化可调相位与所述归一化参考相位的相位差值；其中，所述相位差值的符号值表征所述第二时钟信号与所述第三时钟信号的相位顺序。

5.根据权利要求1所述的校准方法，其特征在于，所述基于所述相位差值调整查找表的第一条目的步骤，包括：

获取所述相位差值的符号值；

基于所述数字时间转换器的控制代码与所述符号值进行数字计算，以更新所述查找表的第一条目；其中，更新所述查找表的第一条目是迭代执行的。

6.根据权利要求5所述的校准方法，其特征在于，所述调整所述第一时钟信号的步骤，包括：

基于所述更新后的所述查找表的第一条目，利用时间数字转换器生成新的第一时钟信号；

所述调整所述第一时钟信号的步骤之后，包括：

基于所述新的第一时钟信号，通过数字时间转换器基于相位控制值将新的第一时钟信号延时后生成新的第二时钟信号；其中，所述新的第二时钟信号不含所述数字时间转换器的相位非线性的影响。

7.一种校准系统，用于校准数字时间转换器的相位非线性，其特征在于，包括：

数字时间转换器，用于基于相位控制值，将输入的第一时钟信号延时后生成第二时钟信号；其中，所述相位控制值决定了延时的时间段；

整数锁相环，用于以所述第二时钟信号为参考信号生成第三时钟信号，并获取所述第二时钟信号与所述第三时钟信号的相位差值；

数字运算器，用于基于所述相位差值调整查找表的第一条目；

第一时间数字转换器，用于基于调整后的查找表的第一条目，调整所述第一时钟信号；

其中，所述整数锁相环包括：

滤波器，用于基于第二时钟信号为参考信号生成第四时钟信号，其中所述第四时钟信号的频率为所述第二时钟信号的频率的整数倍；

分频器，用于基于所述第四时钟信号生成所述第三时钟信号，其中所述第三时钟信号的频率与所述第二时钟信号的频率基本相等；

非线性相位检测器，用于计算所述第二时钟信号与锁定于所述整数锁相环的所述第三时钟信号的相位差值。

8.根据权利要求7所述的校准系统，其特征在于，所述整数锁相环包括：

滤波器，用于基于第二时钟信号为参考信号生成第三时钟信号，其中所述第三时钟信号的频率为所述第二时钟信号的频率的整数倍；

第一计数器和第二计数器，用于获取参考时钟周期内所述第二时钟信号的归一化参考相位；

第二时间数字转换器，所述第二时间数字转换器和所述第二计数器用于获取所述参考时钟周期内所述第三时钟信号的归一化可调相位；

数字鉴相器，用于计算所述归一化可调相位与所述归一化参考相位的相位差值。