CN116743163A - 一种小数分频锁相环和数字时间转换器控制方法 - Google Patents

一种小数分频锁相环和数字时间转换器控制方法 Download PDF

Info

Publication number
CN116743163A
CN116743163A CN202310524713.7A CN202310524713A CN116743163A CN 116743163 A CN116743163 A CN 116743163A CN 202310524713 A CN202310524713 A CN 202310524713A CN 116743163 A CN116743163 A CN 116743163A
Authority
CN
China
Prior art keywords
output
signal
phase
error signal
time converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310524713.7A
Other languages
English (en)
Inventor
邓伟
杨宇蒙
贾海昆
池保勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202310524713.7A priority Critical patent/CN116743163A/zh
Publication of CN116743163A publication Critical patent/CN116743163A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请提供了一种小数分频锁相环和数字时间转换器控制方法，涉及射频技术领域，该锁相环包括：第一电路、参考时钟单元、数字时间转换器、相位域比较器、微分积分调制器和非线性矫正电路；第一电路包括：鉴相器、滤波器、振荡器和多模分频器；相位域比较器被配置用于根据多模分频器输出的分频信号，和，数字时间转换器输出的调制后时钟信号，输出相位误差信号；相位域比较器的输出连接至非线性矫正电路；微分积分调制器被配置用于向所述非线性矫正电路输出量化误差信号；非线性矫正电路被配置用于根据相位误差信号和量化误差信号，向数字时间转换器输出控制信号，以对数字时间转换器进行控制。

Description

一种小数分频锁相环和数字时间转换器控制方法
技术领域
本申请涉及射频技术领域，特别是一种小数分频锁相环和数字时间转换器控制方法。
背景技术
锁相环电路中使用的数字时间转换器(Digital-to-Time Converter，DTC)可以消除微分积分调制器(DSM)在分数N模式下工作时引入的量化误差，有利于改善锁相环(Phase-Locked Loop，PLL)的相位噪声(PN)水平。因此，在需要高质量频率综合器的技术领域，基于数字时间转换器的小数分频锁相环被广泛采用。
然而，数字时间转换器的增益准确性会影响相位噪声，非线性的矫正效果会影响杂散，所以需要对增益误差和非线性误差进行矫正。同时，数字时间转换器的增益和非线性对工艺、电源电压、温度变化十分敏感，在电路运行过程中，数字时间转换器的增益也可能随着时间发生变化。在现有技术中，数字时间转换器矫正技术主要在电压域完成，需要配合电压域采样器、电压比较器才能完成矫正，该方法对传统的模拟锁相环的兼容性较差，并且矫正效果不够理想。
因此，有必要开发一种小数分频锁相环和数字时间转换器控制方法，以实现在锁相环运行过程中，对数字时间转换器的增益误差和非线性误差进行修正。
发明内容
鉴于上述问题，本申请实施例提供了一种小数分频锁相环和数字时间转换器控制方法，以便克服上述问题或者至少部分地解决上述问题。
本申请实施例的第一方面，提供了一种小数分频锁相环，所述锁相环包括：第一电路、参考时钟单元、数字时间转换器、相位域比较器、微分积分调制器和非线性矫正电路；所述第一电路包括：鉴相器、滤波器、振荡器和多模分频器；
所述多模分频器和所述数字时间转换器的输出分别连接至所述相位域比较器；所述相位域比较器被配置用于根据所述多模分频器输出的分频信号，和，所述数字时间转换器输出的调制后时钟信号，输出相位误差信号；
所述相位域比较器的输出连接至所述非线性矫正电路；所述微分积分调制器的输出连接至所述非线性矫正电路，所述微分积分调制器被配置用于向所述非线性矫正电路输出量化误差信号；
所述非线性矫正电路的输出连接至所述数字时间转换器；所述非线性矫正电路被配置用于根据所述相位误差信号和所述量化误差信号，向所述数字时间转换器输出控制信号，以对所述数字时间转换器进行控制。
可选地，所述相位域比较器还包括：第一压控延时链、第二压控延时链、Bang-Bang鉴相器、压控单元；
所述多模分频器的输出一路连接至所述第一压控延时链，另一路连接至所述鉴相器；所述多模分频器向所述第一压控延时链发送所述分频信号，所述第一压控延时链被设置用于对所述分频信号进行延时，输出延时分频信号；
所述数字时间转换器的输出一路连接至所述第二压控延时链，另一路连接至所述鉴相器；所述数字时间转换器向所述第二压控延时链发送所述调制后时钟信号，所述第二压控延时链被设置用于对所述调制后时钟信号进行延时，输出延时时钟信号；
所述第一压控延时链和所述第二压控延时链的输出连接至所述Bang-Bang鉴相器；所述Bang-Bang鉴相器被设置用于根据所述延时分频信号和所述延时时钟信号，输出所述相位误差信号；
所述Bang-Bang鉴相器的输出还连接至所述压控单元，所述压控单元的输出一路连接至所述第一压控延时链，另一路连接至所述第二压控延时链，所述压控单元被配置用于根据所述相位误差信号，对第一压控延时链和所述第二压控延链进行控制。
可选地，所述微分积分调制器的另一路输出连接至所述多模分频器，向所述多模分频器输出分频控制字信号；
所述多模分频器根据所述分频控制字信号输出所述分频信号。
可选地，所述非线性矫正电路包括：
误差提取模块，用于对所述量化误差信号进行提取，得到分段控制信号和残余误差信号；
N+1条查找表路径，每条所述查找表路径根据所述分段控制信号和所述残余误差信号，得到输出值，其中，N为任意大于1的常数；每条所述查找表路径的输出连接至拟合模块，所述N+1条查找表路径表示0至N阶非线性函数所对应查找表路径；
所述拟合模块，用于拟合所述N+1条查找表路径的输出值，得到所述控制信号。
可选地，所述误差提取模块，包括：
量化元件和减法元件；
所述量化元件根据所述量化误差信号，进行量化处理，得到所述分段控制信号；所述量化元件的输出一路连接至所述减法元件；
所述减法元件根据所述量化误差信号和所述分段控制信号，得到所述残余误差信号。
可选地，每条所述查找表路径包括：
矫正参数提取模块和查找表模块；
所述减法元件的输出连接至每条所述查找表路径中的所述矫正参数提取模块，向所述矫正参数提取模块输入所述残余误差信号；
所述相位域比较器的输出连接至每条所述查找表路径中的所述矫正参数提取模块，向所述矫正参数提取模块输入所述相位误差信号；
所述矫正参数提取模块被配置用于根据所述相位误差信号和所述残余误差信号，提取矫正参数；
所述量化元件的输出还连接至每条所述查找表路径中的所述查找表模块，向所述查找表模块输入所述分段控制信号，所述查找表模块根据所述分段控制信号和所述矫正参数，得到输出值。
可选地，每条所述查找表路径的所述查找表模块包括m条通道，m为任意大于1的常数；每条通道表示所述数字时间转换器的非线性函数的一个区间；
所述查找表模块根据所述分段控制信号，从所述m条通道中确定出目标通道；
所述目标通道根据所述矫正参数，计算得到所述输出值。
可选地，所述数字时间转换器的另一路输出连接至所述鉴相器，向所述鉴相器发送所述调制后时钟信号；
所述多模分频器的另一路输出连接至所述鉴相器，向所述鉴相器发送所述分频信号；
所述鉴相器被配置用于根据所述调制后时钟信号和所述分频信号，输出误差信号；
所述鉴相器的输出连接至所述滤波器，所述滤波器对所述误差信号进行滤波，输出频率控制信号；
所述滤波器的输出连接至所述振荡器，所述振荡器根据所述滤波器发送的所述频率控制信号调整输出信号的频率；
所述振荡器的输出连接至所述多模分频器，所述多模分频器被配置用于对所述输出信号进行分频，得到所述分频信号。
本申请实施例第二方面提供了一种数字时间转换器控制方法，应用于第一方面任一项所述的小数分频锁相环，所述方法包括：
获取多模分频器输出的分频信号和数字时间转换器输出的调制后时钟信号；
通过相位域比较器，根据所述分频信号和所述调制后时钟信号，得到相位误差信号；
通过非线性矫正电路，根据所述相位误差信号和微分积分调制器输出的量化误差信号，向所述数字时间转换器输出控制信号，以对所述数字时间转换器进行控制。
可选地，所述相位域比较器还包括：第一压控延时链、第二压控延时链、Bang-Bang鉴相器、压控单元；
所述通过相位域比较器，根据所述分频信号和所述调制后时钟信号，得到相位误差信号，包括：
所述多模分频器向所述相位域比较器的所述第一压控延时链发送所述分频信号，所述第一压控延时链对所述分频信号进行延时，输出延时分频信号；
所述数字时间转换器向所述相位域比较器的所述第二压控延时链发送所述调制后时钟信号，所述第二压控延时链对所述调制后时钟信号进行延时，输出延时时钟信号；
所述Bang-Bang鉴相器根据所述延时分频信号和所述延时时钟信号，输出所述相位误差信号；
所述方法还包括：
根据所述相位误差信号，对第一压控延时链和所述第二压控延链进行控制。
可选地，所述方法，包括：
所述微分积分调制器向多模分频器输出分频控制字信号；
所述多模分频器根据所述分频控制字信号输出所述分频信号。
可选地，所述根据所述微分积分调制器发送的所述量化误差信号和所述相位域比较器发送的所述相位误差信号，向所述数字时间转换器输出控制信号，包括：
对所述量化误差信号进行提取，得到分段控制信号和残余误差信号；
利用N+1条查找表路径，根据所述分段控制信号和所述残余误差信号，得到每条所述查找表路径的输出值；
拟合所述N+1条查找表路径的输出值，得到所述控制信号。
可选地，所述根据所述量化误差信号，对所述量化误差信号进行提取，得到分段控制信号和残余误差信号，包括：
根据所述量化误差信号，进行量化处理，得到所述分段控制信号；
根据所述量化误差信号和所述分段控制信号，得到所述残余误差信号。
可选地，每条所述查找表路径包括：矫正参数提取模块和查找表模块；所述利用N+1条查找表路径，根据所述分段控制信号和所述残余误差信号，得到每条所述查找表路径的输出值，包括：
向所述矫正参数提取模块输入所述残余误差信号和所述相位误差信号，所述矫正参数提取模块根据所述相位误差信号和所述残余误差信号，提取矫正参数；
向所述查找表模块输入所述分段控制信号，所述查找表模块根据所述分段控制信号和所述矫正参数，得到输出值。
可选地，每条所述查找表路径的所述查找表模块包括m条通道，m为任意大于1的常数；每条通道表示所述数字时间转换器的非线性函数的一个区间，所述查找表模块根据所述分段控制信号和所述矫正参数，得到输出值，包括：
根据所述分段控制信号，从所述m条通道中确定出目标通道；
所述目标通道根据所述矫正参数，计算得到所述输出值。
可选地，所述方法还包括：
所述数字时间转换器向鉴相器发送所述调制后时钟信号；
所述多模分频器向所述鉴相器发送所述分频信号；
所述鉴相器根据所述调制后时钟信号和所述分频信号，输出误差信号；
滤波器对所述误差信号进行滤波，输出频率控制信号；
振荡器根据所述滤波器发送的所述频率控制信号调整输出信号的频率；
所述多模分频器对所述输出信号进行分频，得到所述分频信号。
本申请实施例提供了一种小数分频锁相环，所述锁相环包括：第一电路、参考时钟单元、数字时间转换器、相位域比较器、微分积分调制器和非线性矫正电路；所述第一电路包括：鉴相器、滤波器、振荡器和多模分频器；所述多模分频器和所述数字时间转换器的输出分别连接至所述相位域比较器；所述相位域比较器被配置用于根据所述多模分频器输出的分频信号，和，所述数字时间转换器输出的调制后时钟信号，输出相位误差信号；所述相位域比较器的输出连接至所述非线性矫正电路；所述微分积分调制器的输出连接至所述非线性矫正电路，所述微分积分调制器被配置用于向所述非线性矫正电路输出量化误差信号；所述非线性矫正电路的输出连接至所述数字时间转换器；所述非线性矫正电路被配置用于根据所述相位误差信号和所述量化误差信号，向所述数字时间转换器输出控制信号，以对所述数字时间转换器进行控制。本申请实施例在原有的模拟锁相环的电路结构(第一电路)基础上，增加相位域比较器和非线性矫正电路，利用相位域比较器提取相位误差信号，从而使非线性矫正电路能够根据该相位误差信号和量化误差信号，输出控制信号，对数字时间转换器进行实时控制，从而实现了，在锁相环的运行过程中，对数字时间转换器的增益和非线性进行矫正。并且，通过采集实时的相位误差信号，使生成的控制信号(数字时间转换器的控制字)自动适应于当前时刻的工艺、电源电压、温度等条件，能够自动进行相应调整，从而提升数字时间转换器工作的稳定性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种小数分频锁相环的结构示意图；
图2是本申请实施例提供的一种基于数字时间转换器的小数分频锁相环的结构示意图；
图3是本申请实施例提供的一种相位域比较器的结构示意图；
图4是本申请实施例提供的一种非线性矫正电路的结构示意图；
图5是本申请实施例提供的一种数字时间转换器控制方法的步骤流程图。
具体实施方式
下面将结合本申请实施例中的附图更详细地描述本申请的示例性实施例。虽然附图中显示了本申请的示例性实施例，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
为了便于理解，首先对本申请实施例所涉及的技术名词进行简要解释。
锁相环，锁相环是一种反馈电路，锁相环的作用是使电路上的时钟和某一外部时钟的相位同步。锁相环在工作的过程中，当振荡器的输出信号的频率与参考单元的输入信号的频率相等时，输出时钟信号与输入时钟信号保持固定的相位差值，即输出时钟信号与输入时钟信号的相位被锁住。简单来说，锁相环电路结构就是使用相应的控制系统来改变振荡器的频率和/或相位，以匹配参考信号的频率和/或相位，完成频率校准。
小数分频锁相环，是指锁相环的反馈回路中还包括除法器电路。除法器电路将馈送回的输出除以整数N，具有将输出频率相对于输入参考频率乘以N的效果。如果N为整数，则除法器电路可以是简单的模N(modulo-N)计数器，其针对每N个输入信号产生一个输出信号。N的分数值可以通动态地改变整数值，从而使得在一个时段上平均而言实现了期望的分数。可以通过调制器以控制除法器的占空比。
在相关技术中，锁相环广泛应用于涉及通信技术的各个领域中。与全数字锁相环相比，模拟锁相环在相位噪声上更具有优势。数字时间转换器可以消除微分积分调制器在分数N模式下工作时引入的量化误差，有利于改善锁相环的相位噪声水平。因此在需要高质量频率综合器的领域，基于数字时间转换器的小数分频锁相环被广泛采用。但是，使用数字时间转换器需要对其增益和非线性进行矫正，增益的准确性直接影响相位噪声，非线性的矫正效果影响杂散大小。数字时间转换器的增益和非线性对工艺、电源电压、温度变化十分敏感，在电路运行过程中数字时间转换器的增益也可能随着时间发生变化。
为改善相关技术，本申请实施例提供了一种小数分频锁相环和数字时间转换器控制方法，以实现对数字时间转换器的增益和非线性问题的矫正。
下面结合附图，通过一些实施例及其应用场景对本申请实施例提供的一种资源配置方法进行详细地说明。
本申请实施例提供了一种小数分频锁相环，参照图1，图1为本申请实施例提供的一种小数分频锁相环的结构示意图，如图1所示，所述锁相环包括：第一电路、参考时钟单元、数字时间转换器、相位域比较器、微分积分调制器和非线性矫正电路；所述第一电路包括：鉴相器、滤波器、振荡器和多模分频器；
所述多模分频器和所述数字时间转换器的输出分别连接至所述相位域比较器；所述相位域比较器被配置用于根据所述多模分频器输出的分频信号，和，所述数字时间转换器输出的调制后时钟信号，输出相位误差信号；
所述相位域比较器的输出连接至所述非线性矫正电路；
所述微分积分调制器的输出连接至所述非线性矫正电路，所述微分积分调制器被配置用于向所述非线性矫正电路输出量化误差信号；
所述非线性矫正电路的输出连接至所述数字时间转换器；
所述非线性矫正电路被配置用于根据所述相位误差信号和所述量化误差信号，向所述数字时间转换器输出控制信号，以对所述数字时间转换器进行控制。
在本实施例中，该小数分频锁相环总体上基于原有的小数分频锁相环的结构，参照图2，图2示出了一种基于数字时间转换器的小数分频锁相环的结构示意图，如图2所示，小数分频锁相环在第一电路的基础上，增加了数字时间转换器和微分积分调制器，微分积分调制器的输出一路连接至多模分频器，另一路连接至数字时间转换器，由微分积分调制器向多模分频器发送分频控制字信号，从而控制多模分频器进行分频，输出分频信号。
所述第一电路包括：鉴相器、滤波器、振荡器和多模分频器，第一电路构成基本的模拟锁相环结构，如图2所示，该第一电路主要由鉴相器、滤波器、振荡器和多模分频器组成，箭头方向表示信号的传输方向。具体的，振荡器输出端连接至多模分频器，由多模分频器根据微分积分调制器发送的分频控制字信号，对接收到的振荡器的输出信号进行分频处理。多模分频器的输出端连接至鉴相器，向鉴相器输出分频信号，数字时间转换器的输出端连接至鉴相器，向鉴相器输出调制后时钟信号，从而使得鉴相器对接收到的分频信号和调制后时钟信号进行相位比较。具体的，所述鉴相器可以为鉴频鉴相器(PFD)和电荷泵(CP)的组合，将鉴频鉴相器和电荷泵视作为一体的组件，通过鉴频鉴相器检测两路电路输入(输入的分频信号和调制后时钟信号)，产生一定宽度的脉冲信号，控制电荷泵开闭，实现对环路滤波器的电容充放电。由滤波器对鉴相器输出的信号进行滤波，得到控制信号。滤波器的输出端连接至振荡器，从而向振荡器输出控制信号，使得该振荡器能够根据控制信号的电压大小进行自身输出信号的频率调整。
本实施例所提供的小数分频锁相环在原有的小数分频锁相环的基础上，添加了相位域比较器，和非线性矫正电路，如图1所示，所述多模分频器和所述数字时间转换器的输出分别连接至所述相位域比较器；所述相位域比较器被配置用于根据所述多模分频器输出的分频信号，和，所述数字时间转换器输出的调制后时钟信号，输出相位误差信号；所述相位域比较器的输出连接至所述非线性矫正电路；所述微分积分调制器的输出连接至所述非线性矫正电路，所述微分积分调制器被配置用于向所述非线性矫正电路输出量化误差信号；所述非线性矫正电路的输出连接至所述数字时间转换器；所述非线性矫正电路被配置用于根据所述相位误差信号和所述量化误差信号，向所述数字时间转换器输出控制信号，以对所述数字时间转换器进行控制。
本实施例利用相位域比较器获取多模分频器输出的分频信号，和，数字时间转换器输出的调制后时钟信号，相位域比较器用于对上述两个信号进行比较，具体的，可以比较两个信号的的上升沿或下降沿产生的先后关系，从而确定两个信号之间是否存在相位差，进而生成并输出相位误差信号，该相位误差信号用于表示，分频信号和调制后时钟信号之间是否存在相位差。
在本实施例中，相位域比较器的输出连接至非线性矫正电路，向该非线性矫正电路发送相位误差信号，非线性矫正电路根据实时接收到的相位误差信号和微分积分调制器发送的量化误差信号，生成对应的控制信号，该控制信号为数字时间转换器控制字，从而使得数字时间转换器在接收到该控制信号后，能够按照控制信号输出对应的调制后时钟信号，从而解决数字时间转换器的增益和非线性问题。具体的，由于数字时间转换器的输出会受到温度、电压、工艺、运行时长等多种因素的影响，无法将输出控制为稳定的线性输出。本申请实施例通过相位域比较器获取实时的分频信号和调制后时钟信号，生成相位误差信号，使非线性矫正电路能够利用实时的相位误差信号，生成控制信号。由于该控制信号是最适应于当下运行环境的控制信号，从而及时地对数字时间转换器进行控制或校准，消除了增益误差，使得数字时间转换器输出的调制后时钟信号呈现稳定的线性输出。
本实施例利用第一电路，兼容了传统的锁相环结构，只引入了少量额外的电路，对原本的电路结构改动不大，可以大幅简化设计流程，降低设计难度，并且，扩大应用范围，能够广泛应用于各种各种锁相环电路结构中。并且，本实施例利用非线性矫正电路，生成对数字时间转换器的控制信号，是采用数字算法的方式，实现对数字时间转换器的控制和矫正，相比于其他矫正所用控制元件，本实施例用较小的面积和功耗代价达到矫正增益和非线性的目的，将数字时间转换器的增益矫正到1％的误差以内，达到良好的矫正效果。此外，本实施例采用背景矫正的方法，使得相位域比较器持续采集实时的分频信号和调制后时钟信号，生成相位误差信号，使非线性矫正电路根据最新的相位误差信号和量化误差信号，生成控制信号(数字时间转换器控制字)，从而使得该控制信号可以跟随工艺、电源电压、温度的变化而进行相应调整，生成最适应于当前时刻的控制信号，保证了数字时间转换器能够实现持续且准确的线性输出。通过背景矫正，实现在电路运行的过程中不断修正数字时间转换器的增益和非线性。
在一种实施例中，参照图3，图3示出了一种相位域比较器的结构示意图，如图3所示，所述相位域比较器还包括：第一压控延时链、第二压控延时链、Bang-Bang鉴相器、压控单元；
所述多模分频器的输出一路连接至所述第一压控延时链，另一路连接至所述鉴相器；所述多模分频器向所述第一压控延时链发送所述分频信号，所述第一压控延时链被设置用于对所述分频信号进行延时，输出延时分频信号；
所述数字时间转换器的输出一路连接至所述第二压控延时链，另一路连接至所述鉴相器；所述数字时间转换器向所述第二压控延时链发送所述调制后时钟信号，所述第二压控延时链被设置用于对所述调制后时钟信号进行延时，输出延时时钟信号；
所述第一压控延时链和所述第二压控延时链的输出连接至所述Bang-Bang鉴相器；所述Bang-Bang鉴相器被设置用于根据所述延时分频信号和所述延时时钟信号，输出所述相位误差信号；
所述Bang-Bang鉴相器的输出还连接至所述压控单元，所述压控单元的输出一路连接至所述第一压控延时链，另一路连接至所述第二压控延时链，所述压控单元被配置用于根据所述相位误差信号，对第一压控延时链和所述第二压控延链进行控制。
在本实施例中，该相位域比较器包括第一压控延时链、第二压控延时链、Bang-Bang鉴相器、压控单元。其中，压控延时链(Voltage Controlled Delay Line，VCDL)可以对数字信号或模拟信号进行延时，用电压控制延时大小。如图3所示，箭头所示方向为信号传输方向，多模分频器向第一压控延时链(即图3中的VCDL1)发送分频信号(即图3中的ck1)，数字时间转换器向第二压控延时链(即图3中的VCDL2)发送调制后时钟信号(即图3中的ck2)。由第一压控延时链和第二压控延时链分别对接收到的信号进行延时处理，输出延时分频信号和延时时钟信号。
Bang-Bang鉴相器(即图3中的BBPD)用于根据延时分频信号和延时时钟信号，输出相位误差信号。具体的，由Bang-Bang鉴相器对延时分频信号和延时时钟信号的相位进行判别，检测出两个信号的上升沿或下降沿产生的先后关系，进而生成相位误差信号。具体的，Bang-Bang鉴相器用于判断上升沿或下降沿的产生先后关系，会判断出两个信号之间是否存在相位差，即，Bang-Bang鉴相器只会给出1bit的数字信号1或者0，其中，1代表分频信号的上升沿或下降沿超前于调制后时钟信号，相应的，0代表滞后。
此外，该相位域比较器还包括压控模块(即图3中的voltage contrl)，该压控模块用于根据Bang-Bang鉴相器的输出结果，对第一压控延时链和第二压控延时链进行控制。
由于数字时间转换器发送的调制后时钟信号ck2和多模分频器发送的分频信号ck1，本身携带有鉴相器和电荷泵引入的直流相位失配。如果直接利用Bang-Bang鉴相器进行相位判断，则会认为相比于分频信号ck1，调制后时钟信号ck2的边沿一直超前或者滞后。本实施例利用第一压控延时链和第二压控延时链分别对接收到的信号的边沿进行延时处理，根据Bang-Bang鉴相器的输出结果进行调整，从而消除两个信号之间的直流相位失配，进一步保证了该相位域比较器输出的相位误差信号的准确性。
Bang-Bang鉴相器只会给出1bit的数字信号1或者0，其中，1代表分频信号的上升沿或下降沿超前于调制后时钟信号，相应的，0代表分频信号的上升沿或下降沿滞后于调制后时钟信号。在本实施例中，Bang-Bang鉴相器根据当前时刻输出的延时分频信号和延时时钟信号，生成当前时刻的相位误差信号(0或1)。
在本实施例中，相位误差信号会根据增益误差和非线性误差表现出相应的特征，并且和量化误差信号具有一定的相关性。本实施例采用数字算法进行相关性运算，实现对其中的增益误差和非线性误差的提取。数字算法持续观测分频信号和调制后时钟信号之间的相位误差信号，并不断迭代增益误差和非线性误差提取的过程，从而持续进行背景矫正。
在一种实施例中，所述微分积分调制器的另一路输出连接至所述多模分频器，向所述多模分频器输出分频控制字信号；
所述多模分频器根据所述分频控制字信号输出所述分频信号。
在本实施例中，微分积分调制器的另一路输出连接至多模分频器，向所述多模分频器输出分频控制字信号，由多模分频器根据分频控制字信号，对振荡器的输出信号进行分频处理，得到分频信号。
在一种实施例中，所述非线性矫正电路包括：
误差提取模块，用于根据所述量化误差信号，对所述量化误差信号进行提取，得到分段控制信号和残余误差信号。
N+1条查找表路径，每条所述查找表路径根据所述分段控制信号和所述残余误差信号，得到输出值，其中，N为任意大于1的常数；每条所述查找表路径的输出连接至拟合模块，所述N+1条查找表路径表示0至N阶非线性函数所对应查找表路径。
所述拟合模块，用于拟合所述N+1条查找表路径的输出值，得到所述控制信号。
在本实施例中，误差提取模块接收微分积分调制器发送的量化误差信号，对量化误差信号进行提取，得到分段控制信号和残余误差信号。将提取得到的分段控制信号和残余误差信号输入N+1条查找表路径，得到每条路径的输出值，由拟合模块对这个N+1个输出值进行拟合，得到控制信号，即数字时间转换器的控制字。
在一种实施例中，所述误差提取模块，包括：
量化元件和减法元件；
所述量化元件根据所述量化误差信号，进行量化处理，得到所述分段控制信号；所述量化元件的输出一路连接至所述减法元件；
所述减法元件根据所述量化误差信号和所述分段控制信号，得到所述残余误差信号。
在本实施例中，误差提取模块中的量化元件，对量化误差信号进行量化处理，得到分段控制信号；然后将该分段控制信号输入减法元件；误差提取模块中的减法元件将量化误差信号和分段控制信号相减，得到残余误差信号。
在一种实施例中，每条所述查找表路径包括：
矫正参数提取模块和查找表模块；
所述减法元件的输出连接至每条所述查找表路径中的所述矫正参数提取模块，向所述矫正参数提取模块输入所述残余误差信号；
所述相位域比较器的输出连接至每条所述查找表路径中的所述矫正参数提取模块，向所述矫正参数提取模块输入所述相位误差信号；
所述矫正参数提取模块被配置用于根据所述相位误差信号和所述残余误差信号，提取矫正参数；
所述量化元件的输出还连接至每条所述查找表路径中的所述查找表模块，向所述查找表模块输入所述分段控制信号，所述查找表模块根据所述分段控制信号和所述矫正参数，得到输出值。
参照图4，图4示出了一种非线性矫正电路的结构示意图，如图4所示，每条查找表路径包括矫正参数提取模块和查找表模块。在该非线性矫正电路中一共N+1条查找表路径，表示0至N阶非线性函数所对应查找表路径。如图4所示，从下到上，最底层的查找表路径为0阶查找表路径，然后是1阶查找表路径，2阶查找表路径……最顶层为N阶查找表路径。每条查找表路径利用矫正参数提取模块，根据减法元件发送的残余误差信号和相位域比较器发送的相位误差信号，提取得到矫正参数。具体的，矫正参数提取模块持续观测并计算相位误差信号，利用对应的数字算法，理顺残余误差信号和相位误差信号的相关性，对计算得到的相关性进行累加，得到矫正参数。然后将矫正参数发送至查找表模块。所述矫正参数用于表示残余误差信号和相位误差信号的相关性。如图4所示，量化元件向每个查找表模块发送分段控制信号，由查找表模块根据分段控制信号和矫正参数，得到对应的输出值。
在一种实施例中，每条所述查找表路径的所述查找表模块包括m条通道，m为任意大于1的常数；每条通道表示所述数字时间转换器的非线性函数的一个区间；
所述查找表模块根据所述分段控制信号，从所述m条通道中确定出目标通道；
所述目标通道根据所述矫正参数，计算得到所述输出值。
在本实施例中，每个查找表模块中包括m条通道，每条通道表示数字时间转换器的非线性函数的一个区间，查找表模块根据接收到的分段控制信号，从m条通道中确定出对应的一条通道作为目标通道，即从非线性函数中确定对应的区间。目标通道利用矫正参数提取模块发送的矫正参数，计算得到输出值。各阶查找表模块代表当前该数字时间转换器的非线性函数的一部分，所以各阶查找表路径的输出值是对这一部分进行校正后的，当前数字时间转换器理论输出信号的值的一部分，所以，由拟合模块对N+1条查找表路径的输出值进行拟合，得到控制信号，使数字时间转换器按照控制信号输出调制后时钟信号，保持自身输出的线性特征。
在一种实施例中，所述数字时间转换器的另一路输出连接至所述鉴相器，向所述鉴相器发送所述调制后时钟信号。
其中，参考时钟单元被设置为，向数字时间转换器输出参考信号。数字时间转换器根据参考时钟单元发送的参考信号进行调制，输出调制后时钟信号至鉴相器。参考时钟单元用于稳定输出参考信号，该参考信号具有参考频率，可以是固定的参考频率，该参考信号可以由晶体振荡器提供，锁相环可根据参考信号的参考频率确定出自身所需要达到的目标频率。
所述多模分频器的另一路输出连接至所述鉴相器，向所述鉴相器发送所述分频信号。
所述鉴相器被配置用于根据所述调制后时钟信号和所述分频信号，输出误差信号。
其中，鉴相器用于鉴别出输入信号的相位差，是使输出电压与两个输入信号之间的相位差有确定关系的电路。鉴相器根据多模分频器发送的分频信号和数字时间转换器发送的调制后时钟信号，得到两个信号之间的相位差，从而输出误差信号。该误差信号用于表示分频信号和调制后时钟信号之间的相位差信息。
所述鉴相器的输出连接至所述滤波器，所述滤波器对所述误差信号进行滤波，输出频率控制信号。
其中，滤波器作为锁相环中的重要元件，可以对特定频率的频点或该频点以外的频率进行有效滤除，得到一个特定频率的信号，或消除一个特定频率后的信号。在本实施例中，滤波器对鉴相器输出的误差信号进行滤波处理，得到频率控制信号。
所述滤波器的输出连接至所述振荡器，所述振荡器根据所述滤波器发送的所述频率控制信号调整输出信号的频率。
其中，振荡器又称为压控振荡器或调频器，指输出频率与输入控制电压有对应关系的振荡电路，振荡器的工作状态或振荡回路的元件参数受输入控制电压，即频率控制信号的控制，就可构成一个压控振荡器。在锁相环环路中，输入控制电压是误差信号电压，压控振荡器是环路中的一个受控部件，用以输出调频信号。可选地，频率控制信号可以为多比特控制信号，用于控制振荡器的电容阵，调整其输出信号的频率。
所述振荡器的输出连接至所述多模分频器，所述多模分频器被配置用于对所述输出信号进行分频，得到所述分频信号。
其中，多模分频器也称多模可编程分频器，包括多个级联的分频单元，用于根据输入的频率和分频系数，对输入的时钟信号进行降频，分频比连续可调，产生相应的输出频率。在本实施例中，多模分频器根据微分积分调制器的分频控制字信号，进行分频处理，向鉴相器发送分频信号。
在本实施例中，在非线性矫正电路向数字时间转换器发送控制信号后，数字时间转换器根据该控制信号，对参考时钟单元发送的时钟信号进行调制，生成调制后时钟信号，从而实现对调制后时钟信号的校准，保证其线性输出的特性。第一电路按照原有的锁相环电路运行，即由鉴相器对分频信号和调制后时钟信号进行比较，输出误差信号，通过滤波器滤波生成频率控制信号，使得振荡器根据频率控制信号进行频率调整，使其达到需要的目标频率。从图1可以看出，在上述第一电路的运行过程中，可以同步运行相位域比较器和非线性矫正电路，即同步生成控制信号，使得控制信号可以跟随工艺、电源电压、温度的变化而进行相应调整，实现对数字时间转换器的实时控制。
此外，将图1和图2的结构进行比较，可以看出，本申请实施例所提出的小数分频锁相环，对原有小数分频锁相环的结构改动较少，在原有的小数分频锁相环的电路结构的基础上，添加了相位域比较器和非线性矫正电路，所以本实施例极大程度复用了小数分频锁相环中的电路模块，对传统的锁相环结构兼容度很大，能够广泛应用于各种锁相环电路中。
本申请实施例第二方面还提供了一种数字时间转换器控制方法，所述方法应用于上述任一实施例所述的小数分频锁相环，参照图5，图5示出了一种数字时间转换器控制方法的步骤流程图，如图5所示，所述方法包括：
步骤S501，获取多模分频器输出的分频信号和数字时间转换器输出的调制后时钟信号；
步骤S502，通过相位域比较器，根据所述分频信号和所述调制后时钟信号，得到相位误差信号；
步骤S503，通过非线性矫正电路，根据所述相位误差信号和微分积分调制器输出的量化误差信号，向所述数字时间转换器输出控制信号，以对所述数字时间转换器进行控制。
在一种实施例中，所述相位域比较器还包括：第一压控延时链、第二压控延时链、Bang-Bang鉴相器、压控单元；
所述通过相位域比较器，根据所述分频信号和所述调制后时钟信号，得到相位误差信号，包括：
所述多模分频器向所述相位域比较器的所述第一压控延时链发送所述分频信号，所述第一压控延时链对所述分频信号进行延时，输出延时分频信号；
所述数字时间转换器向所述相位域比较器的所述第二压控延时链发送所述调制后时钟信号，所述第二压控延时链对所述调制后时钟信号进行延时，输出延时时钟信号；
所述Bang-Bang鉴相器根据所述延时分频信号和所述延时时钟信号，输出所述相位误差信号；
所述方法还包括：
根据所述相位误差信号，对第一压控延时链和所述第二压控延链进行控制。
在一种实施例中，所述方法，包括：
所述微分积分调制器向多模分频器输出分频控制字信号；
所述多模分频器根据所述分频控制字信号输出所述分频信号。
在一种实施例中，所述根据所述微分积分调制器发送的所述量化误差信号和所述相位域比较器发送的所述相位误差信号，向所述数字时间转换器输出控制信号，包括：
对所述量化误差信号进行提取，得到分段控制信号和残余误差信号；
利用N+1条查找表路径，根据所述分段控制信号和所述残余误差信号，得到每条所述查找表路径的输出值；
拟合所述N+1条查找表路径的输出值，得到所述控制信号。
在一种实施例中，所述根据所述量化误差信号，对所述量化误差信号进行提取，得到分段控制信号和残余误差信号，包括：
根据所述量化误差信号，进行量化处理，得到所述分段控制信号；
根据所述量化误差信号和所述分段控制信号，得到所述残余误差信号。
在一种实施例中，每条所述查找表路径包括：矫正参数提取模块和查找表模块；所述利用N+1条查找表路径，根据所述分段控制信号和所述残余误差信号，得到每条所述查找表路径的输出值，包括：
向所述矫正参数提取模块输入所述残余误差信号和所述相位误差信号，所述矫正参数提取模块根据所述残余误差信号和所述相位误差信号，提取矫正参数；
向所述查找表模块输入所述分段控制信号，所述查找表模块根据所述分段控制信号和所述矫正参数，得到输出值。
在一种实施例中，每条所述查找表路径的所述查找表模块包括m条通道，m为任意大于1的常数；每条通道表示所述数字时间转换器的非线性函数的一个区间，所述查找表模块根据所述分段控制信号和所述矫正参数，得到输出值，包括：
根据所述分段控制信号，从所述m条通道中确定出目标通道；
所述目标通道根据所述矫正参数，计算得到所述输出值。
在一种实施例中，所述方法还包括：
所述数字时间转换器向鉴相器发送所述调制后时钟信号；
所述多模分频器向所述鉴相器发送所述分频信号；
所述鉴相器根据所述调制后时钟信号和所述分频信号，输出误差信号；
滤波器对所述误差信号进行滤波，输出频率控制信号；
振荡器根据所述滤波器发送的所述频率控制信号调整输出信号的频率；
所述多模分频器对所述输出信号进行分频，得到所述分频信号。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本申请实施例是参照根据本申请实施例的方法、装置、电子设备和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种小数分频锁相环和数字时间转换器控制方法，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种小数分频锁相环，其特征在于，所述锁相环包括：第一电路、参考时钟单元、数字时间转换器、相位域比较器、微分积分调制器和非线性矫正电路；所述第一电路包括：鉴相器、滤波器、振荡器和多模分频器；
所述多模分频器和所述数字时间转换器的输出分别连接至所述相位域比较器；所述相位域比较器被配置用于根据所述多模分频器输出的分频信号，和，所述数字时间转换器输出的调制后时钟信号，输出相位误差信号；
所述相位域比较器的输出连接至所述非线性矫正电路；
所述微分积分调制器的输出连接至所述非线性矫正电路，所述微分积分调制器被配置用于向所述非线性矫正电路输出量化误差信号；
所述非线性矫正电路的输出连接至所述数字时间转换器；所述非线性矫正电路被配置用于根据所述相位误差信号和所述量化误差信号，向所述数字时间转换器输出控制信号，以对所述数字时间转换器进行控制。
2.根据权利要求1所述的小数分频锁相环，其特征在于，所述相位域比较器还包括：第一压控延时链、第二压控延时链、Bang-Bang鉴相器、压控单元；
所述多模分频器的输出一路连接至所述第一压控延时链，另一路连接至所述鉴相器；所述多模分频器向所述第一压控延时链发送所述分频信号，所述第一压控延时链被设置用于对所述分频信号进行延时，输出延时分频信号；
所述数字时间转换器的输出一路连接至所述第二压控延时链，另一路连接至所述鉴相器；所述数字时间转换器向所述第二压控延时链发送所述调制后时钟信号，所述第二压控延时链被设置用于对所述调制后时钟信号进行延时，输出延时时钟信号；
所述第一压控延时链和所述第二压控延时链的输出连接至所述Bang-Bang鉴相器；所述Bang-Bang鉴相器被设置用于根据所述延时分频信号和所述延时时钟信号，输出所述相位误差信号；
所述Bang-Bang鉴相器的输出还连接至所述压控单元，所述压控单元的输出一路连接至所述第一压控延时链，另一路连接至所述第二压控延时链，所述压控单元被配置用于根据所述相位误差信号，对第一压控延时链和所述第二压控延链进行控制。
3.根据权利要求1所述的小数分频锁相环，其特征在于，所述微分积分调制器的另一路输出连接至所述多模分频器，向所述多模分频器输出分频控制字信号；
所述多模分频器根据所述分频控制字信号输出所述分频信号。
4.根据权利要求3所述的小数分频锁相环，其特征在于，所述非线性矫正电路包括：
误差提取模块，用于对所述量化误差信号进行提取，得到分段控制信号和残余误差信号；
N+1条查找表路径，每条所述查找表路径根据所述分段控制信号和所述残余误差信号，得到输出值，其中，N为任意大于1的常数；每条所述查找表路径的输出连接至拟合模块，所述N+1条查找表路径表示0至N阶非线性函数所对应查找表路径；
所述拟合模块，用于拟合所述N+1条查找表路径的输出值，得到所述控制信号。
5.根据权利要求4所述的小数分频锁相环，其特征在于，所述误差提取模块，包括：
量化元件和减法元件；
所述量化元件根据所述量化误差信号，进行量化处理，得到所述分段控制信号；所述量化元件的输出一路连接至所述减法元件；
所述减法元件根据所述量化误差信号和所述分段控制信号，得到所述残余误差信号。
6.根据权利要求5所述的小数分频锁相环，其特征在于，每条所述查找表路径包括：
矫正参数提取模块和查找表模块；
所述减法元件的输出连接至每条所述查找表路径中的所述矫正参数提取模块，向所述矫正参数提取模块输入所述残余误差信号；
所述相位域比较器的输出连接至每条所述查找表路径中的所述矫正参数提取模块，向所述矫正参数提取模块输入所述相位误差信号；
所述矫正参数提取模块被配置用于根据所述相位误差信号和所述残余误差信号，提取矫正参数；
所述量化元件的输出还连接至每条所述查找表路径中的所述查找表模块，向所述查找表模块输入所述分段控制信号，所述查找表模块根据所述分段控制信号和所述矫正参数，得到输出值。
7.根据权利要求6所述的小数分频锁相环，其特征在于，每条所述查找表路径的所述查找表模块包括m条通道，m为任意大于1的常数；每条通道表示所述数字时间转换器的非线性函数的一个区间；
所述查找表模块根据所述分段控制信号，从所述m条通道中确定出目标通道；
所述目标通道根据所述矫正参数，计算得到所述输出值。
8.根据权利要求1所述的小数分频锁相环，其特征在于，所述数字时间转换器的另一路输出连接至所述鉴相器，向所述鉴相器发送所述调制后时钟信号；
所述多模分频器的另一路输出连接至所述鉴相器，向所述鉴相器发送所述分频信号；
所述鉴相器被配置用于根据所述调制后时钟信号和所述分频信号，输出误差信号；
所述鉴相器的输出连接至所述滤波器，所述滤波器对所述误差信号进行滤波，输出频率控制信号；
所述滤波器的输出连接至所述振荡器，所述振荡器根据所述滤波器发送的所述频率控制信号调整输出信号的频率；
所述振荡器的输出连接至所述多模分频器，所述多模分频器被配置用于对所述输出信号进行分频，得到所述分频信号。
9.一种数字时间转换器控制方法，其特征在于，所述方法应用于权利要求1-8中任一项所述的小数分频锁相环，所述方法包括：
获取多模分频器输出的分频信号和数字时间转换器输出的调制后时钟信号；
通过相位域比较器，根据所述分频信号和所述调制后时钟信号，得到相位误差信号；
通过非线性矫正电路，根据所述相位误差信号和微分积分调制器输出的量化误差信号，向所述数字时间转换器输出控制信号，以对所述数字时间转换器进行控制。
CN202310524713.7A 2023-05-10 2023-05-10 一种小数分频锁相环和数字时间转换器控制方法 Pending CN116743163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310524713.7A CN116743163A (zh) 2023-05-10 2023-05-10 一种小数分频锁相环和数字时间转换器控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310524713.7A CN116743163A (zh) 2023-05-10 2023-05-10 一种小数分频锁相环和数字时间转换器控制方法

Publications (1)

Publication Number Publication Date
CN116743163A true CN116743163A (zh) 2023-09-12

Family

ID=87910545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310524713.7A Pending CN116743163A (zh) 2023-05-10 2023-05-10 一种小数分频锁相环和数字时间转换器控制方法

Country Status (1)

Country Link
CN (1) CN116743163A (zh)

Similar Documents

Publication Publication Date Title
US7365609B2 (en) Hybrid stochastic gradient based digitally controlled oscillator gain KDCO estimation
CN103219946B (zh) 极坐标发射器、调频路径及方法、参考相位产生器及方法
KR101544994B1 (ko) 2점 위상 변조기 및 이 장치의 변환 이득 교정 방법
US8362815B2 (en) Digital phase locked loop
US8058942B2 (en) Dual reference oscillator phase-lock loop
CN102210103A (zh) 利用σ-δ调制器控制的分频器进行的频率变换
TWI638526B (zh) 頻率合成裝置及其方法
US6943598B2 (en) Reduced-size integrated phase-locked loop
US11101808B2 (en) Frequency multiplier, digital phase-locked loop circuit, and frequency multiplication method
US9385732B2 (en) Synthesizing method of signal having variable frequency and synthesizer of signal having variable frequency
US7724093B2 (en) Phase locked loop with two-step control
JP2005287022A (ja) 位相同期ループ、および、周波数制御可能な発振器の位相補正方法
US20200076437A1 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
US11088698B2 (en) Phase-locked loop circuit
US7394322B2 (en) Phase locked loop
CN116743163A (zh) 一种小数分频锁相环和数字时间转换器控制方法
US11424748B1 (en) Modified PID loop filter to suppress high frequency noise in digital phase locked loop
CN113852370A (zh) 一种相位抖动补偿方法、模块和数字锁相环
US8773181B2 (en) Locked loop circuits and methods
CN115421367B (zh) 校准方法及系统
EP2797224A1 (en) PLL direct modulator and frequency gain mismatch compensation method in the modulator
KR101007391B1 (ko) 위상 고정 루프의 위상 잡음 개선 장치 및 방법
JP5803568B2 (ja) 位相同期回路及び位相同期回路制御方法
Sappok et al. Step Response Detection Technique for Self-Calibrating Predistortion GFSK Σ Δ Modulation Loops
Sappok et al. Calibration Technique for σΔ Modulation Loops using Radio-Frequency Phase Detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination