JP2007124438A - 無線通信機の中間周波回路および中間周波信号処理方法 - Google Patents

無線通信機の中間周波回路および中間周波信号処理方法 Download PDF

Info

Publication number
JP2007124438A
JP2007124438A JP2005315722A JP2005315722A JP2007124438A JP 2007124438 A JP2007124438 A JP 2007124438A JP 2005315722 A JP2005315722 A JP 2005315722A JP 2005315722 A JP2005315722 A JP 2005315722A JP 2007124438 A JP2007124438 A JP 2007124438A
Authority
JP
Japan
Prior art keywords
frequency
intermediate frequency
output
signal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005315722A
Other languages
English (en)
Inventor
Taichi Mashima
太一 真島
Masayuki Tsuchida
誠幸 土田
Toshihiko Endo
寿彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2005315722A priority Critical patent/JP2007124438A/ja
Publication of JP2007124438A publication Critical patent/JP2007124438A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract


【課題】帯域制限フィルタに従来のアナログ的な帯域制限フィルタが使用でき、かつ、デジタル処理が容易な中間周波回路および中間周波回路信号処理方法を提供する。
【解決手段】FM変調中間周波信号の周波数を456kHzとし、セラミックバンドパスフィルタ1で帯域制限し、帯域制限されたFM変調中間周波信号をA/Dコンバータ2によってサンプリング周波数96kHzでアンダーサンプリングして24khz(=96×10/2−456)に信号がのった状態の信号を得て、該信号を発振周波数24khzのDDSの出力を用いて直交変換し、直交変換出力をそれぞれ各別に第1および第2のFIR型ローパスフィルタに入力し、両FIR型ローパスフィルタ9の出力の比の逆正接を逆正接演算回路13にて演算して、復調するようにした。
【選択図】 図1

Description

本発明は無線通信機の中間周波回路および中間周波信号処理方法に関する。
陸上用移動無線通信機は、近年、全世界的に狭帯域化が進められており、例えば米国では狭帯域(12.5kHz帯域幅)から新狭帯域(6.25kHz帯域幅)への移行が検討されている。また、デジタル化と共に、狭帯域化にしたがい、アナログFM方式から、より情報量を圧縮することができるデジタル方式への移行が注目されている。
従来のスーパーヘテロダイン方式のアナログ狭帯域FM無線通信機においては、第2中間周波数として450kHzや455kHzを使用することが多い。この周波数は従来から慣例的に使用されてきた周波数で、現在市場にあるRF部品もこの周波数に合わせたものが多い。
一方、デジタル方式への移行では、A/D変換器のサンプリング周波数をどのように定めるかという問題がある。これも慣用的に音声のPCM変換で利用される12kHz、24kHz、48kHz、または96kHzが使用されることが多く、部品もこれらに対応したものが多い。同様にこのサンプリング周波数は、復調後のデジタルデータの通信レートでも多く見られる1200bps、2400bps、4800bps、9600bpsとの相性が良いという意味からも好まれて使用される。例えば第2中間周波信号のデジタル処理に際して12kHzでサンプリングしたものを復調処理して、デジタルビットデータに変換した場合、10サンプリング毎に1ビットが出てきて(1200bpsの場合)好都合である。なお、強いて言えばSDPの信号処理のノウハウについては、CQ出版社の「DSP処理のノウハウ」という文献がある。(例えば、非特許文献1参照)。
西村芳一著 「DSP処理のノウハウ」 CQ出版社 2000年5月
しかし、上記したような新狭帯域化に対応させ、かつデジタル化させた無線通信機における基準的な中間周波回路はなかった。
本発明は、帯域制限フィルタに従来のアナログ的な帯域制限フィルタが使用でき、かつ、デジタル処理が容易な中間周波回路および中間周波信号処理方法を提供することを目的とする。
本発明の請求項1にかかる無線通信機の中間周波回路は、無線通信機の中間周波回路であって、FM変調中間周波信号の帯域制限をするバンドパスフィルタと、バンドパスフィルタからの出力信号をダウンサンプリングによりA/D変換するA/Dコンバータと、A/Dコンバータからの出力を直交変換する直交変換手段と、直交変換手段からの直交変換出力をそれぞれ各別に入力する第1および第2のFIR型ローパスフィルタと、第1および第2のFIR型ローパスフィルタの出力の比の逆正接を演算する逆正接演算回路とを備え、前記中間周波数信号の中心周波数をIf、A/Dコンバータのサンプリング周波数をAd、nを1以上の正の整数としたとき、中間周波数信号の中心周波数IfとA/Dコンバータのサンプリング周波数Adとの間に
If=Ad(2n−1)/4
との関係を有するように前記中間周波数信号の中心周波数およびA/Dコンバータのサンプリング周波数を設定したことを特徴とする。
本発明の請求項4にかかる無線通信機の中間周波回路は、無線通信機の中間周波回路であって、FM変調中間周波信号の帯域制限をするバンドパスフィルタと、バンドパスフィルタからの出力信号をダウンサンプリングによりA/D変換するA/Dコンバータと、A/Dコンバータからの出力を複素変換する複素変換手段と、複素変換手段からの出力中のキャリア周波数を前記サンプリング周波数の1/4のキャリア周波数に変換するするキャリア周波数変換手段と、キャリア周波数変換手段からの変換出力を直交変換する直交変換手段と、直交変換手段からの直交変換出力をそれぞれ各別に入力する第1および第2のFIR型ローパスフィルタと、第1および第2のFIR型ローパスフィルタの出力の比の逆正接を演算する逆正接演算回路とを備えたことを特徴とする。
本発明の請求項7にかかる無線通信機の中間周波信号処理方法は、無線通信機の中間周波信号処理方法であって、FM変調中間周波信号をバンドパスフィルタで帯域制限し、バンドパスフィルタからの出力信号をダウンサンプリングによりA/D変換し、A/D出力を直交変換し、直交変換出力の高域成分をそれぞれ各別に除去し、前記高域成分が除去されたそれぞれの信号の比の逆正接を演算し、前記中間周波数信号の中心周波数をIf、A/D変換のときのサンプリング周波数をAd、nを1以上の正の整数としたとき、前記中間周波数信号の中心周波数IfとA/Dコンバータのサンプリング周波数Adとの間に
If=Ad(2n−1)/4
との関係を有するように前記中間周波数信号の中心周波数およびA/D変換のときのサンプリング周波数を設定することを特徴とする。
本発明の請求項8にかかる無線通信機の中間周波信号処理方法は、無線通信機の中間周波信号処理方法であって、FM変調中間周波信号をバンドパスフィルタで帯域制限し、バンドパスフィルタからの出力信号をダウンサンプリングによりA/D変換し、A/D変換出力を複素変換し、複素変換出力中のキャリア周波数を前記サンプリング周波数の1/4のキャリア周波数に周波数変換し、キャリア周波数変換を直交変換し、直交変換出力の高域成分をそれぞれ各別に除去し、前記高域成分が除去されたそれぞれの信号の比の逆正接を演算することを特徴とする。
本発明の請求項1および7にかかる無線通信機の中間周波回路および中間周波信号処理方法によれば、セラミックバンドパスフィルタにより帯域制限されたFM変調中間周波信号がダウンサンプリングによりA/DコンバータにてA/D変換され、A/Dコンバータからの出力が直交変換され、直交変換出力がそれぞれ各別に第1および第2のFIR型ローパスフィルタによって高域成分が制限され、第1および第2のFIR型ローパスフィルタの出力の比の逆正接が逆正接演算回路にて演算される。しかるに、A/Dコンバータからはサンプリング周波数の1/4の周波数であるキャリア周波数に信号がのった状態で出力されるために、直交変換手段、第1および第2のFIR型ローパスフィルタの演算処理が低減される。
本発明の請求項4および8にかかる無線通信機の中間周波回路および中間周波信号処理方法によれば、セラミックバンドパスフィルタにより帯域制限されたFM変調中間周波信号がダウンサンプリングによりA/DコンバータにてA/D変換され、A/Dコンバータからの出力が複素変換され、複素変換出力のキャリア周波数がキャリア周波数変換手段によりサンプリング周波数の1/4の周波数であるキャリア周波数に変換され、キャリア変換出力が直交変換され、直交変換出力がそれぞれ各別に第1および第2のFIR型ローパスフィルタによって高域成分が制限され、第1および第2のFIR型ローパスフィルタの出力の比の逆正接が逆正接演算回路にて演算される。しかるに、複素変換されたA/Dコンバータの出力中のキャリア周波数はサンプリング周波数の1/4の周波数であるキャリア周波数に周波数変換され、キャリア周波数変換出力はサンプリング周波数の1/4の周波数であるキャリア周波数に信号がのった状態で出力されるために、直交変換手段、第1および第2のFIR型ローパスフィルタの演算処理が低減される。
以下、本発明にかかる無線通信機の中間周波回路を実施の形態によって説明する。
図1は本発明の実施の第一の形態にかかる無線通信機における受信部の中間周波回路の構成を示すブロック図である。
本発明の実施の第一の形態にかかる無線通信機における受信部の中間周波回路は図1に示す如く、FM変調されたRF受信信号を周波数変換して第1中間周波信号に変換し、第1中間周波信号を更に周波数変換して第2中間周波信号に変換し、第2中間周波信号を狭帯域のセラミックバンドパスフィルタ1に供給して帯域制限を行う。ここで第2中間周波信号の中心周波数(キャリア周波数)は456kHzに設定してある。
セラミックバンドパスフィルタ1にて帯域制限された第2中間周波数信号は、A/Dコンバータに供給してアンダーサンプリングの手法によりA/D変換する。ここで、サンプリング周波数fsをfs=96kHzにてサンプリングしてデジタル変換する。サンプリング周波数より高い周波数成分は、サンプリング周波数の1/2の倍数毎に折り返して投影される。
サンプリング周波数fs=96kHzとしたのは、第2中間周波数456kHzとした場合、A/Dコンバータ2においてサンプリング周波数の1/2の10倍である480kHzと第2中間周波数456kHzの差である24kHzに中心周波数があるように変換されてデジタル化される。即ち、A/Dコンバータ2の出力は模式的に言えば、キャリア周波数(中心周波数)24kHzに信号がのった状態の96kHzの信号となる。
このように、本発明にかかる実施の第一の形態の無線通信機の中間周波回路は、中間周波数456kHzの第2中間周波信号を狭帯域のセラミックバンドパスフィルタ1に供給して隣接チャンネルの信号を除去したうえ、A/Dコンバータ2に供給してサンプリング周波数fs(=96kHz)によりアンダーサンプリングしてデジタル変換し、A/Dコンバータ2からの出力をDSP、FPGAまたはASICなどで構成されたデジタル信号処理部3にてデジタル信号処理して、復調のうえ出力する。デジタル信号処理部3に代わってデジタル回路で構成してもよい。
ここで、第2中間周波信号の周波数を456kHzに設定し、A/Dコンバータ2のサンプリング周波数を96kHzに設定した例を示したが、これは、A/Dコンバータ2の出力中におけるキャリア周波数(中心周波数=24kHz)がサンプリング周波数(=96kHz)の1/4倍になるようにするためである。このようにすることで、後記するように、後段の処理が簡単になる。
この場合の第2中間周波数の設定とサンプリング周波数との関係を一般化して示せば、第2中間周波数をIf、サンプリング周波数をAd、nを1以上の正の整数として、次式の如くになる。
(Ad/2)n−If=Ad/4 から、
If=Ad(2n−1)/4
第2中間周波数を456kHzに設定し、サンプリング周波数を96kHzに設定した上記の例はn=10に設定した場合である。
このように、第2中間周波数を従来の455kHzではなく、456kHzとし、A/Dコンバータ2は入手しやすく、かつA/Dコンバータ2のサンプリング周波数は復調後のビットレート(前記した1200bpsの倍で構成されるもの)とも親和性のよい96kHzとした。
図2はデジタル信号処理部3の構成を示すブロック図である。デジタル信号処理部3では、A/Dコンバータ2の出力をデジタル処理にて処理することは勿論であり、次に説明する。
A/Dコンバータ2の出力は、最初に隣接チャンネルの信号を除去し、かつ必要帯域の信号を取り出すためにFIR型バンドパスフィルタ4に供給して帯域幅を制限する。隣接チャンネルの信号の除去と信号ノイズ除去比の改善とのために、FIR型バンドパスフィルタ4には急峻な遷移域が求められる。なお、FIR型バンドパスフィルタ4の遅延特定は平坦であることが求められる。このために、IIR型バンドパスフィルタよりもFIR型バンドパスフィルタが好都合である。
96kHzサンプルで中心周波数24kHzのバンドパスフィルタを構成する場合、FIR型バンドパスフィルタ4に次数(タップ数)が奇数のものを用いる。これは規格化周波数0.25を中心に対称形で奇数次のFIR型バンドパスフィルタ4を設計すると、フィルタ係数がサンプリング時間の2倍ごとに0点を通過するようになるため、フィルタ係数が1つ飛びに0になることを利用して、FIR型バンドパスフィルタ4の積和演算の回数を半分にすることができて、演算処理量を削減することができるためである。
次に、復調にtan―1演算処理によるFM復調をするために、FIR型バンドパスフィルタ4の出力を直交変換する。この直交変換は、中心周波数(キャリア周波数)である24kHzの発振をするダイレクトデジタル周波数シンセサイザ(DDS)5からの出力(正弦波)とFIR型バンドパスフィルタ4の出力とを乗算器8にて乗算し、DDS5からの出力をπ/2ラジアン移相器6にてπ/2ラジアン移相した信号(余弦波)とFIR型バンドパスフィルタ4の出力とを乗算器7にて乗算して行う。ここで、DDS5と移相器6と乗算器7および8とは直交変換手段を構成している。
ここで、キャリア周波数(24kHz)はサンプリング周波数(96kHz)の1/4であるため、正弦波は0、1、0、−1となり、余弦波は1、0、−1、0となって、複雑なDDSは不要なり、バンドパスフィルタ4からの出力とDDS5からの出力1との乗算ではバンドパスフィルタ4からの出力データをそのまま出力し、バンドパスフィルタ4からの出力とDDS5からの出力0との乗算はバンドパスフィルタ4からの出力データをクリアし、バンドパスフィルタ4からの出力とDDS5からの出力−1との乗算はバンドパスフィルタ4からの出力データの正負の反転処理することで実現できて、乗算器7および8における演算処理は簡単になる。
さらに、DDSには周波数シンセサイズのために普通は、精度に見合った記憶容量の大きい記憶テーブルを必要とするが、DDS5では正弦波は0、1、0、−1となり、余弦波は1、0、−1、0となって、波形テーブルは不要となり、構成は簡単になると共に波形テーブルによる誤差もなくなる。
乗算器7および8による直交変換出力はそれぞれローパスフィルタ9および11に各別に供給して高域成分を除去する。この場合ローパスフィルタ9および11をFIR型ローパスフィルタにて構成した場合、直交変換におけるDDS5の出力(0、1、0、−1)が0となるとき、即ち4回の内2回はFIR型ローパスフィルタ9および11における積和演算処理はスキップすることができて、FIR型ローパスフィルタ9および11における演算処理量が減少する。
FIR型ローパスフィルタ9および11からの出力は各別に間引き回路10および12に供給して、1/2の間引きを行い48kHzの出力を得て、間引き回路10の出力(x(k))と間引き回路12の出力(y(k))との比の逆正接tan−1{x(k)/(y(k)}を逆正接演算回路13にて演算し、逆正接演算回路13の出力を、遅延回路14と微分回路15に供給して遅延出力と微分出力とによってFM復調する。
このように、A/Dコンバータ2でのサンプリング周波数を96kHzに設定し、第2中間周波数を456kHzに設定することによって、デジタル信号処理部3におけるFIR型バンドパスフィルタ4、DDS5、乗算器7および8、FIR型ローパスフィルタ9および11における演算処理量は削減できて、デジタル信号処理部3における演算処理は簡単になる。
また、セラミックバンドパスフィルタ1は、中心周波数456kHzの狭帯域のものでよいが、隣接チャンネルの除去はデジタル信号処理部3においてFIR型バンドパスフィルタ4で行うので、中心周波数は第2中間周波数に必ずしも一致しなくてもよい。また、帯域幅もA/Dコンバータ2のサンプリング周波数の1/2以上の帯域が十分に除去されておれば、比較的に広くてもよい。
狭帯域の通信も、新狭帯域の通信も行える共用の無線通信機の場合には、狭帯域の動作時に処理負荷を減らしたい場合は、セラミックバンドパスフィルタ1の中心周波数は第2中間周波数と同一にして、帯域幅を狭帯域でも隣接チャンネル除去に対応できるものを選択することで、デジタル処理のFIR型バンドパスフィルタ4が不要になり、演算処理負荷が抑えられる。
本発明の実施の第一の形態にかかる無線通信機における受信部の中間周波回路によれば、中間周波数を456kHzとし、A/Dコンバータのサンプリング周波数を96kHzにしたことにより、FIR型バンドパスフィルタ4、FIR型ローパスフィルタ9および11の演算処理量や、DDS5、乗算器7および8の演算処理量を大幅に減らすことができるという効果を得ることができる。更に、デジタル信号演算部3での演算処理量が減少するために、消費電力が減少するという効果も得られる。さらに、セラミックバンドパスフィルタ1は、急峻な特性のものは必要なく、安価で強度の高いものが使用できるという効果も得られる。
ここで、A/Dコンバータ2のサンプリング周波数を96kHzとし、仮に中間周波数を従来の場合と同様に455kHzとした場合は、サンプリング周波数の1/2の10倍である480kHzと第2中間周波数455kHzの差である25kHzに中心周波数があるように変換されてデジタル化される。即ち、A/Dコンバータ2の出力は模式的に言えば、キャリア周波数(中心周波数)25kHzに信号がのった96kHzのFM信号となり、DSP、FPGAまたはASICなどのデジタル信号処理部にてデジタル信号処理して検波出力を得ることになる。
しかしこの場合には、FIR型バンドパスフィルタを介した出力を直交変換し、直交変換された出力をFIR型ローパスフィルタに供給し、1/2間引いたうえ逆正接演算して復調することになる。この場合、直交変換におけるDDSはキャリア周波数である25kHzの正弦波の周波数を発振させることになるが、サンプリング周波数96kHzの1/4であるキャリア周波数24kHzではないために、DDSに25kHzの正弦波および余弦波のテーブルを記憶させた記憶容量の波形メモリを必要とし、内部サンプリング周波数とキャリア周波数との関係によっては非常に大きな記憶容量の波形メモリを必要とし、更に波形メモリによる誤差も免れず、さらに直交変換のための乗算器の構成も、後続のフィルタでの演算処理も簡単化することはできず、本発明の実施の第一の形態による中間周波回路による場合の効果を得ることはできない。
次に、本発明にかかる無線通信機の中間周波回路の実施の第二の形態について説明する。
図3および4は本発明の実施の第二の形態にかかる無線通信機における受信部の中間周波回路の構成を示すブロック図である。
本発明の実施の第二の形態にかかる無線通信機における受信部の中間周波回路は図3に示す如く、FM変調されたRF受信信号を周波数変換して第1中間周波信号を得、更に第1中間周波信号を周波数変換して得た第2中間周波信号を狭帯域のセラミックバンドパスフィルタ1Aに供給して帯域制限を行う。
ここで第2中間周波信号の中心周波数は455kHzに設定してあって、第2の中間周波数は従来の場合における中間周波数450kHz、455kHzの場合の一方の455kHzに合わせてある。これは、第2中間周波数は慣例的に450kHz、または455kHzが多く使用されており、使用することができる部品数も豊富であるため、部品コストも低くなるためである。
455kHzの第2中間周波信号は狭帯域のセラミックバンドパスフィルタ1Aに供給し、狭帯域のセラミックバンドパスフィルタ1Aからの出力はA/Dコンバータ2Aに供給してサンプリング周波数96kHzで25kHz(=(96kHz/2)×10−455kHz)にアンダーサンプリングしてデジタル変換し、A/Dコンバータ2Aからの出力をDSP、FPGAまたはASICなどで構成されたデジタル信号処理部3Aにてデジタル信号処理して、復調のうえ出力する。
A/Dコンバータ2Aの出力信号はキャリア周波数(中心周波数)25kHzに信号がのった状態の96kHzの信号となる。デジタル信号処理部3Aでは、先ずA/Dコンバータ2Aの出力信号を複素変換する。複素変換にはヒルベルト変換を用いる。次いで、複素変換出力の中心周波数25kHzを、中心周波数24kHz(=96kHz/4)に変換する。
A/Dコンバータ2Aの出力信号は、FIR型フィルタで構成されたヒルベルト変換フィルタ21に供給してフィルタ処理してπ/2ラジアン移相させると共に、遅延回路22に供給して遅延させて、複素変換する。遅延回路22はヒルベルト変換フィルタ21のフィルタ処理に要する時間入力を遅延させる。ここで、ヒルベルト変換フィルタ21と遅延回路22は複素変換手段を構成している。
複素変換出力のキャリア周波数変換は、1kHz(=25kHz−24kHz=456kHz−455kHz)の複素信号を発振させ、発振出力に元の複素信号を乗算して実数成分のみを取り出すことによって行い、これによって中心周波数25kHzの信号が中心周波数24kHzの信号に変換されて出力される。
キャリア周波数25kHzの複素変換出力のキャリア周波数24kHzへのキャリア周波数の変換は具体的には次のようにして行う。すなわち、DDS23によって1kHzの正弦波信号を発振させ、DDS23からの正弦波出力とヒルベルト変換フィルタ21の出力である虚数成分とを乗算器25にて乗算して実数信号成分を得て、DDS23からの出力をπ/2ラジアン移相器24にてπ/2ラジアン移相させて余弦波を得て、遅延回路22からの出力である実数成分と移相器25からの出力とを乗算器26にて乗算して実数信号成分を得て、乗算器25の出力と乗算器26の出力とを加算器27にて加算することによってキャリア周波数(中心周波数)24kHzの信号に変換し、キャリア周波数(中心周波数)24kHzに信号がのった96kHzの信号を得る。ここで、DDS23とπ/2ラジアン移相器24と乗算器25および26と加算器27とはキャリア周波数変換手段を構成している。
ここで、遅延回路22による遅延時間は前記のように、ヒルベルト変換フィルタ21の処理による遅延時間(虚数部の遅延時間)と時間を合わせるためのものであり、ヒルベルト変換フィルタ21のタップ数に応じて設定される。加算器27の出力に対して、デジタル信号処理部3と同一のデジタル信号処理を行う。
本発明にかかる無線通信機の中間周波回路の実施の第二の形態の場合において、DDS23の周波数を0Hzとした場合は456kHzの第2中間周波数に対応し、DDS23の発振周波数を6kHzとした場合は450kHzの第2中間周波数に対応するため、ソフトウエアで第2中間周波数を選択することもできる。したがって、DDS23の周波数を選定することで様々な中間周波数に対応することができる。
本発明にかかる無線通信機の中間周波回路の実施の第二の形態の場合、加算器27以後における信号処理の軽減は本発明にかかる無線通信機の中間周波回路の実施の第一の形態の場合と同様であるが、一方、ヒルベルト変換とDDS23による周波数変換のための信号処理が増加する。しかるに、ヒルベルト変換フィルタ21は30タップ前後のFIR型フィルタによって実現でき、DDS23もそれほどの処理負荷はなく、多くても50タップのFIR型フィルタと同程度の演算処理負荷となり、本発明にかかる無線通信機の中間周波回路の実施の第一の形態の場合から増加する処理分は80タップ程度のFIR型フィルタ相当分ですむ。
本発明の実施の第一の形態にかかる無線通信機における受信部の中間周波回路の構成を示すブロック図である。 図1におけるデジタル信号処理部の構成を示すブロック図である。 本発明の実施の第二の形態にかかる無線通信機における受信部の中間周波回路の構成を示すブロック図である。 図3におけるデジタル信号処理部の構成を示すブロック図である。
符号の説明
1および1A セラミックバンドパスフィルタ
2および2A A/Dコンバータ
3および3A デジタル信号処理部
4 FIR型バンドパスフィルタ
5および23 DDS
6および24 π/2ラジアン移相器
7、8、25および26 乗算器
9および11 FIR型ローパスフィルタ
10および12 間引き回路
13 逆正接演算回路
14および22 遅延回路
15 微分回路
21 ヒルベルト変換フィルタ
27 加算器



Claims (8)

  1. 無線通信機の中間周波回路であって、FM変調中間周波信号の帯域制限をするバンドパスフィルタと、バンドパスフィルタからの出力信号をダウンサンプリングによりA/D変換するA/Dコンバータと、A/Dコンバータからの出力を直交変換する直交変換手段と、直交変換手段からの直交変換出力をそれぞれ各別に入力する第1および第2のFIR型ローパスフィルタと、第1および第2のFIR型ローパスフィルタの出力の比の逆正接を演算する逆正接演算回路とを備え、前記中間周波数信号の中心周波数をIf、A/Dコンバータのサンプリング周波数をAd、nを1以上の正の整数としたとき、中間周波数信号の中心周波数IfとA/Dコンバータのサンプリング周波数Adとの間に
    If=Ad(2n−1)/4
    との関係を有するように前記中間周波数信号の中心周波数およびA/Dコンバータのサンプリング周波数を設定したことを特徴とする無線通信機の中間周波回路。
  2. 請求項1記載の無線通信機の中間周波回路において、A/Dコンバータからの出力を入力とし、出力を直交変換手段へ送出するFIR型バンドパスフィルタを備え、FIR型バンドパスフィルタの中心周波数を(Ad/2)n−If=Ad/4としたことを特徴とする無線通信機の中間周波回路。
  3. 請求項1記載の無線通信機の中間周波回路において、中間周波数信号の中心周波数を456kHzとし、かつA/Dコンバータのサンプリング周波数を96kHzとしたことを特徴とする無線通信機の中間周波回路。
  4. 無線通信機の中間周波回路であって、FM変調中間周波信号の帯域制限をするバンドパスフィルタと、バンドパスフィルタからの出力信号をダウンサンプリングによりA/D変換するA/Dコンバータと、A/Dコンバータからの出力を複素変換する複素変換手段と、複素変換手段からの出力中のキャリア周波数を前記サンプリング周波数の1/4のキャリア周波数に変換するするキャリア周波数変換手段と、キャリア周波数変換手段からの変換出力を直交変換する直交変換手段と、直交変換手段からの直交変換出力をそれぞれ各別に入力する第1および第2のFIR型ローパスフィルタと、第1および第2のFIR型ローパスフィルタの出力の比の逆正接を演算する逆正接演算回路とを備えたことを特徴とする無線通信機の中間周波回路。
  5. 請求項4記載の無線通信機の中間周波回路において、キャリア周波数変換手段からの出力を入力とし、出力を直交変換手段へ送出するFIR型バンドパスフィルタを備え、FIR型バンドパスフィルタの中心周波数をA/Dコンバータのサンプリング周波数の1/4としたことを特徴とする無線通信機の中間周波回路。
  6. 請求項4記載の無線通信機の中間周波回路において、A/Dコンバータのサンプリング周波数を96kHzとしたことを特徴とする無線通信機の中間周波回路。
  7. 無線通信機の中間周波信号処理方法であって、FM変調中間周波信号をバンドパスフィルタで帯域制限し、バンドパスフィルタからの出力信号をダウンサンプリングによりA/D変換し、A/D出力を直交変換し、直交変換出力の高域成分をそれぞれ各別に除去し、前記高域成分が除去されたそれぞれの信号の比の逆正接を演算し、前記中間周波数信号の中心周波数をIf、A/D変換のときのサンプリング周波数をAd、nを1以上の正の整数としたとき、前記中間周波数信号の中心周波数IfとA/Dコンバータのサンプリング周波数Adとの間に
    If=Ad(2n−1)/4
    との関係を有するように前記中間周波数信号の中心周波数およびA/D変換のときのサンプリング周波数を設定することを特徴とする無線通信機の中間周波信号処理方法。
  8. 無線通信機の中間周波信号処理方法であって、FM変調中間周波信号をバンドパスフィルタで帯域制限し、バンドパスフィルタからの出力信号をダウンサンプリングによりA/D変換し、A/D変換出力を複素変換し、複素変換出力中のキャリア周波数を前記サンプリング周波数の1/4のキャリア周波数に周波数変換し、キャリア周波数変換を直交変換し、直交変換出力の高域成分をそれぞれ各別に除去し、前記高域成分が除去されたそれぞれの信号の比の逆正接を演算することを特徴とする無線通信機の中間周波信号処理方法。


JP2005315722A 2005-10-31 2005-10-31 無線通信機の中間周波回路および中間周波信号処理方法 Pending JP2007124438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005315722A JP2007124438A (ja) 2005-10-31 2005-10-31 無線通信機の中間周波回路および中間周波信号処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005315722A JP2007124438A (ja) 2005-10-31 2005-10-31 無線通信機の中間周波回路および中間周波信号処理方法

Publications (1)

Publication Number Publication Date
JP2007124438A true JP2007124438A (ja) 2007-05-17

Family

ID=38147759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005315722A Pending JP2007124438A (ja) 2005-10-31 2005-10-31 無線通信機の中間周波回路および中間周波信号処理方法

Country Status (1)

Country Link
JP (1) JP2007124438A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147697A (ja) * 2008-12-17 2010-07-01 Toshiba Corp 周波数変換装置
WO2016051438A1 (ja) * 2014-10-03 2016-04-07 三菱電機株式会社 信号生成回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870606A (ja) * 1981-09-26 1983-04-27 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Fm信号のデジタル復調器
JPH09186616A (ja) * 1996-01-05 1997-07-15 Kenwood Corp Fm受信機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870606A (ja) * 1981-09-26 1983-04-27 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Fm信号のデジタル復調器
JPH09186616A (ja) * 1996-01-05 1997-07-15 Kenwood Corp Fm受信機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147697A (ja) * 2008-12-17 2010-07-01 Toshiba Corp 周波数変換装置
WO2016051438A1 (ja) * 2014-10-03 2016-04-07 三菱電機株式会社 信号生成回路
US10585169B2 (en) 2014-10-03 2020-03-10 Mitsubishi Electric Corporation Signal generating circuit

Similar Documents

Publication Publication Date Title
US8514979B2 (en) Integrated demodulator, filter and decimator (DFD) for a radio receiver
US5621345A (en) In-phase and quadrature sampling circuit
JP5628161B2 (ja) 直接直交サンプリング装置および方法
US7514993B2 (en) IQ demodulator
US8543074B1 (en) Frequency agile digital radio receiver
US6647075B1 (en) Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator
JPH0427723B2 (ja)
EP1693954B1 (en) Demodulation circuit for use in receiver using IF sampling scheme
JP2007124438A (ja) 無線通信機の中間周波回路および中間周波信号処理方法
JP4063563B2 (ja) 直接検波回路
US8331494B1 (en) Combined digital down conversion (DDC) and decimation filter
US7953184B2 (en) Direct sampling type wireless receiver and method using the same
US8060050B2 (en) Method and system for analog and digital RF receiver interface
JP2010130185A (ja) サンプリングレート変換回路
JP2003298456A (ja) ソフトウェア無線機及びソフトウェア無線機の信号処理方法
JP4843347B2 (ja) 受信システム
Pang et al. A highly efficient digital down converter in wide band digital radar receiver
JP2002300224A (ja) 受信装置
JP3953164B2 (ja) ディジタル直交変調器及び復調器
JP4401857B2 (ja) デジタル変調装置および方法
JP2001332972A (ja) 信号処理装置および信号処理方法
JP2002271431A (ja) 低域通過フィルタ
JP3893197B2 (ja) デジタル変調回路
JP3454724B2 (ja) 復調回路
JP2001284966A (ja) Ssb変調方式及びssb復調方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426