JP2001284966A - Ｓｓｂ変調方式及びｓｓｂ復調方式 - Google Patents
Ｓｓｂ変調方式及びｓｓｂ復調方式Info
- Publication number
- JP2001284966A JP2001284966A JP2000093500A JP2000093500A JP2001284966A JP 2001284966 A JP2001284966 A JP 2001284966A JP 2000093500 A JP2000093500 A JP 2000093500A JP 2000093500 A JP2000093500 A JP 2000093500A JP 2001284966 A JP2001284966 A JP 2001284966A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- converter
- filter
- ssb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 従来技術におけるＳＳＢ変復調処理における
ＤＳＰでの処理量が、所定の変復調特性を得るためには
莫大になるという問題点を解決し、処理量を大幅に軽減
して処理量を現在入手できるＤＳＰで処理可能とするＳ
ＳＢ変調方式及びＳＳＢ復調方式を提供する。 【解決手段】 入力ｘ(nT)を順次遅延させる遅延手段４
２，４３，４４，４８，４９，５０と、入力若しくは遅
延手段の出力をインパルス応答の中心に対して対称とな
る出力同士を減算する減算手段４５，４６，４７と、減
算手段の出力とヒルベルト変換の伝達関数を乗算する乗
算手段５１，５２，５３，５４と、乗算手段の出力を加
算する加算手段５５とを備えるヒルベルト変換フィルタ
を有するＳＳＢ変調方式及びＳＳＢ復調方式である。
ＤＳＰでの処理量が、所定の変復調特性を得るためには
莫大になるという問題点を解決し、処理量を大幅に軽減
して処理量を現在入手できるＤＳＰで処理可能とするＳ
ＳＢ変調方式及びＳＳＢ復調方式を提供する。 【解決手段】 入力ｘ(nT)を順次遅延させる遅延手段４
２，４３，４４，４８，４９，５０と、入力若しくは遅
延手段の出力をインパルス応答の中心に対して対称とな
る出力同士を減算する減算手段４５，４６，４７と、減
算手段の出力とヒルベルト変換の伝達関数を乗算する乗
算手段５１，５２，５３，５４と、乗算手段の出力を加
算する加算手段５５とを備えるヒルベルト変換フィルタ
を有するＳＳＢ変調方式及びＳＳＢ復調方式である。
Description
【０００１】
【発明の属する技術分野】本発明は、単側波帯通信方式
の変調及び復調方式に係り、特に変復調における処理量
を低減できるＳＳＢ変調方式及びＳＳＢ復調方式に関す
る。
の変調及び復調方式に係り、特に変復調における処理量
を低減できるＳＳＢ変調方式及びＳＳＢ復調方式に関す
る。
【０００２】
【従来の技術】現在、短波帯等ではアナログ変復調方式
としてＳＳＢ（単側波帯）変復調方式が広く使用されて
いる。ＳＳＢ変調波を発生する方法としてデジタル信号
処理で行う方法を述べる。ＳＳＢ変調処理の構成例を図
１１に示す。図１１は、デジタル信号処理におけるＳＳ
Ｂ変調処理の構成例を示す図である。ＳＳＢ変調処理を
行う構成は、乗算手段１と、ヒルベルト変換器３と、π
／２シフト移相回路４と、加算手段５と、乗算手段６
と、遅延手段８と、正弦波テーブル９とを備えている。
としてＳＳＢ（単側波帯）変復調方式が広く使用されて
いる。ＳＳＢ変調波を発生する方法としてデジタル信号
処理で行う方法を述べる。ＳＳＢ変調処理の構成例を図
１１に示す。図１１は、デジタル信号処理におけるＳＳ
Ｂ変調処理の構成例を示す図である。ＳＳＢ変調処理を
行う構成は、乗算手段１と、ヒルベルト変換器３と、π
／２シフト移相回路４と、加算手段５と、乗算手段６
と、遅延手段８と、正弦波テーブル９とを備えている。
【０００３】図１１における動作の概略は、ＩＦ信号入
力がヒルベルト変換器３及び遅延手段８に入力され、ヒ
ルベルト変換器３でヒルベルト変換された信号が乗算手
段１に入力され、遅延手段８で遅延された信号が乗算手
段６に入力され、正弦波テーブル９からの値が乗算手段
６に入力されると共にπ／２シフト移相回路４で移相が
π／２シフトされて乗算手段１に入力され、乗算手段１
と乗算手段６での乗算結果が加算手段５で加算（減算）
されて変調出力となる。
力がヒルベルト変換器３及び遅延手段８に入力され、ヒ
ルベルト変換器３でヒルベルト変換された信号が乗算手
段１に入力され、遅延手段８で遅延された信号が乗算手
段６に入力され、正弦波テーブル９からの値が乗算手段
６に入力されると共にπ／２シフト移相回路４で移相が
π／２シフトされて乗算手段１に入力され、乗算手段１
と乗算手段６での乗算結果が加算手段５で加算（減算）
されて変調出力となる。
【０００４】いま変調入力信号を Ｅm｛sin(pt)｝ とするとヒルベルト変換器３の出力は次式となる。 Ｅm｛sin(pt＋９０°)｝ いま正弦波テーブル９の搬送波信号を Ｅc｛sin(ωｃｔ)｝ とするとπ／２シフト移相回路４の出力は次式となる。 Ｅc｛sin(ωｃｔ＋９０°)｝
【０００５】乗算手段１の出力は乗算手段１の利得に関
する係数をＫ１とすると次式となる。 ２・Ｋ１・Ｅm ・Ｅc｛sin(pt＋９０°)｝｛sin(ωｃｔ
＋９０°)｝＝２・Ｋ１・Ｅm ・Ｅc｛cos(pt)｝｛cos
(ωｃｔ)｝同様にして乗算手段６の出力は乗算手段６の
利得に関する係数をＫ２とすると次式となる。 ２・Ｋ２・Ｅm ・Ｅc｛sin(pt)｝｛sin(ωｃｔ)｝
する係数をＫ１とすると次式となる。 ２・Ｋ１・Ｅm ・Ｅc｛sin(pt＋９０°)｝｛sin(ωｃｔ
＋９０°)｝＝２・Ｋ１・Ｅm ・Ｅc｛cos(pt)｝｛cos
(ωｃｔ)｝同様にして乗算手段６の出力は乗算手段６の
利得に関する係数をＫ２とすると次式となる。 ２・Ｋ２・Ｅm ・Ｅc｛sin(pt)｝｛sin(ωｃｔ)｝
【０００６】従って加算手段５の出力は乗算手段１と乗
算手段６の利得が同一（Ｋ１＝Ｋ２＝Ｋ）として各々の
和を取ると ２・Ｋ・Ｅm ・Ｅc｛cos(pt)｝｛cos(ωｃｔ)｝ ＋２・Ｋ・Ｅm ・Ｅc｛sin(pt)｝｛sin(ωｃｔ)｝ ＝２・Ｋ・Ｅm ・Ｅc｛cos(ωｃｔ‐pt)｝ （１） となり下側波帯が得られる。
算手段６の利得が同一（Ｋ１＝Ｋ２＝Ｋ）として各々の
和を取ると ２・Ｋ・Ｅm ・Ｅc｛cos(pt)｝｛cos(ωｃｔ)｝ ＋２・Ｋ・Ｅm ・Ｅc｛sin(pt)｝｛sin(ωｃｔ)｝ ＝２・Ｋ・Ｅm ・Ｅc｛cos(ωｃｔ‐pt)｝ （１） となり下側波帯が得られる。
【０００７】同様にして乗算手段１と乗算手段６の利得
か同一として各々の差を取ると ２・Ｋ・Ｅm ・Ｅc｛cos(pt)｝｛cos(ωｃｔ)｝ ＋２・Ｋ・Ｅm ・Ｅc｛sin(pt)｝｛sin(ωｃｔ)｝ ＝２・Ｋ・Ｅm ・Ｅc｛cos(ωｃｔ＋pt)｝ （２） となり上側波帯が得られる。
か同一として各々の差を取ると ２・Ｋ・Ｅm ・Ｅc｛cos(pt)｝｛cos(ωｃｔ)｝ ＋２・Ｋ・Ｅm ・Ｅc｛sin(pt)｝｛sin(ωｃｔ)｝ ＝２・Ｋ・Ｅm ・Ｅc｛cos(ωｃｔ＋pt)｝ （２） となり上側波帯が得られる。
【０００８】この振幅特性と位相特性いずれかでも誤差
がある場合、復調出力信号には不要な側波帯の信号が漏
えいすることになる。搬送波の移相量（π／２シフト移
相回路４での移相量）を９０°＋△、変調入力信号の移
相量（ヒルベルト変換器３での移相量）を９０°＋δと
するとその希望信号出力に対する比は 不要側波帯出力／希望波出力 ＝√｛(Ｋ１ ２＋Ｋ２ ２−２・Ｋ１・Ｋ２cos(△＋δ)) /(Ｋ１ ２＋Ｋ２ ２−２・Ｋ１・Ｋ２cos(△−δ))｝ （３） Ｋ１＝Ｋ２の場合には √｛(１−cos(△＋δ))/(１＋cos(△＋δ))｝ （４） △＋δ＝０のときは (Ｋ１一Ｋ２)/(Ｋ１＋Ｋ２) （５） で表される。
がある場合、復調出力信号には不要な側波帯の信号が漏
えいすることになる。搬送波の移相量（π／２シフト移
相回路４での移相量）を９０°＋△、変調入力信号の移
相量（ヒルベルト変換器３での移相量）を９０°＋δと
するとその希望信号出力に対する比は 不要側波帯出力／希望波出力 ＝√｛(Ｋ１ ２＋Ｋ２ ２−２・Ｋ１・Ｋ２cos(△＋δ)) /(Ｋ１ ２＋Ｋ２ ２−２・Ｋ１・Ｋ２cos(△−δ))｝ （３） Ｋ１＝Ｋ２の場合には √｛(１−cos(△＋δ))/(１＋cos(△＋δ))｝ （４） △＋δ＝０のときは (Ｋ１一Ｋ２)/(Ｋ１＋Ｋ２) （５） で表される。
【０００９】したがって理想的なチャネルの分離が行わ
れるためにはＫ１＝Ｋ２の条件に加えて△＝０、δ＝０
が同時に成立することが必要である。このうち△は搬送
波発振器をＤＳＰで処理できるのであらかじめ誤差もわ
かっており影響は少ない。したがって△＝０、Ｋ１＝Ｋ
２としたときの不要側波帯の除去特性がこの復調器の性
能となる。このδの誤差、すなわちπ／２移相処理（ヒ
ルベルト変換処理）の特性が重要になる。ＤＳＰによる
処理ではこのπ／２移相処理をヒルベルト（変換）フィ
ルタにより実現できるが、設計に関しては十分注意を要
する。最大６０ｄＢの不要側波帯減衰量をえるためには
δの最大許容値は０．１°が要求される。このような性
能はアナログ素子では不可能であり、ＤＳＰ処理の方が
実現可能性がある。
れるためにはＫ１＝Ｋ２の条件に加えて△＝０、δ＝０
が同時に成立することが必要である。このうち△は搬送
波発振器をＤＳＰで処理できるのであらかじめ誤差もわ
かっており影響は少ない。したがって△＝０、Ｋ１＝Ｋ
２としたときの不要側波帯の除去特性がこの復調器の性
能となる。このδの誤差、すなわちπ／２移相処理（ヒ
ルベルト変換処理）の特性が重要になる。ＤＳＰによる
処理ではこのπ／２移相処理をヒルベルト（変換）フィ
ルタにより実現できるが、設計に関しては十分注意を要
する。最大６０ｄＢの不要側波帯減衰量をえるためには
δの最大許容値は０．１°が要求される。このような性
能はアナログ素子では不可能であり、ＤＳＰ処理の方が
実現可能性がある。
【００１０】また、図１１と同様の処理をＤＳＰ（Digi
tal Signal Processor）で実現したものを図１３に示
す。図１３は、従来のＳＳＢ変調処理の構成例を示す図
である。図１３に示すＤＳＰ１０の構成は、ＬＰＦ２７
と、遅延手段２８と、ヒルベルトフィルタ２９と、ＳＩ
Ｎテーブル３０と、ＣＯＳテーブル３１と、乗算手段３
２と、乗算手段３３と、加算手段３４と、ＬＰＦ３５と
を備えている。動作としては、図１１と同様の動作を行
う。
tal Signal Processor）で実現したものを図１３に示
す。図１３は、従来のＳＳＢ変調処理の構成例を示す図
である。図１３に示すＤＳＰ１０の構成は、ＬＰＦ２７
と、遅延手段２８と、ヒルベルトフィルタ２９と、ＳＩ
Ｎテーブル３０と、ＣＯＳテーブル３１と、乗算手段３
２と、乗算手段３３と、加算手段３４と、ＬＰＦ３５と
を備えている。動作としては、図１１と同様の動作を行
う。
【００１１】また、図１３のＤＳＰ１０の前段にアンチ
エリアシングフィルタ９１とＡ／Ｄ変換器９２を、当該
ＤＳＰ１０の後段にＤ／Ａ変換器９３とスムージングフ
ィルタ９４を付加した構成を図１４に示す。図１４は、
従来のＳＳＢ変調処理の構成例を示す図である。ここ
で、中間周波（ＩＦ）信号入力は、アンチエリアシング
フィルタ９１で所定の帯域制限が行われ、ＤＳＰ１０に
入力される。そして、スムージングフィルタ９４ではＤ
／Ａ変換器９３における高周波が除去され、ＳＳＢ復調
出力として出力される。
エリアシングフィルタ９１とＡ／Ｄ変換器９２を、当該
ＤＳＰ１０の後段にＤ／Ａ変換器９３とスムージングフ
ィルタ９４を付加した構成を図１４に示す。図１４は、
従来のＳＳＢ変調処理の構成例を示す図である。ここ
で、中間周波（ＩＦ）信号入力は、アンチエリアシング
フィルタ９１で所定の帯域制限が行われ、ＤＳＰ１０に
入力される。そして、スムージングフィルタ９４ではＤ
／Ａ変換器９３における高周波が除去され、ＳＳＢ復調
出力として出力される。
【００１２】次に、ＳＳＢを復調する方法としてデジタ
ル信号処理で行う方法を述べる。ＳＳＢ復調処理の構成
例を図１５に示す。図１５は、デジタル信号処理による
ＳＳＢ復調処理の構成例を示す図である。図１５に示す
デジタル信号処理によるＳＳＢ復調処理の構成例は、Ｉ
Ｆ信号を入力する乗算手段１，６と、乗算手段６に正弦
波を出力する正弦波テーブル９と、正弦波テーブル９か
らの正弦波をπ／２シフトさせて乗算手段１に出力する
π／２移相回路４と、低域通過フィルタのＬＰＦ２，７
と、ＬＰＦ２の出力をヒルベルト変換するヒルベルト変
換器３と、ＬＰＦ７の出力を遅延させる遅延手段８と、
ヒルベルト変換器３，遅延手段８の出力を加算又は減算
して復調出力を得る加算（減算）手段５とから構成され
ている。
ル信号処理で行う方法を述べる。ＳＳＢ復調処理の構成
例を図１５に示す。図１５は、デジタル信号処理による
ＳＳＢ復調処理の構成例を示す図である。図１５に示す
デジタル信号処理によるＳＳＢ復調処理の構成例は、Ｉ
Ｆ信号を入力する乗算手段１，６と、乗算手段６に正弦
波を出力する正弦波テーブル９と、正弦波テーブル９か
らの正弦波をπ／２シフトさせて乗算手段１に出力する
π／２移相回路４と、低域通過フィルタのＬＰＦ２，７
と、ＬＰＦ２の出力をヒルベルト変換するヒルベルト変
換器３と、ＬＰＦ７の出力を遅延させる遅延手段８と、
ヒルベルト変換器３，遅延手段８の出力を加算又は減算
して復調出力を得る加算（減算）手段５とから構成され
ている。
【００１３】いま受信機の中間周波段の出力として復調
搬送波の上下にＰチャネル、Ｑチャネルの２つの信号が
あるとすると入力信号＝Ｐ｛sin(Ｗｃｔ＋pt)｝＋Ｑ｛s
in(Ｗｃｔ−qt)｝とする。
搬送波の上下にＰチャネル、Ｑチャネルの２つの信号が
あるとすると入力信号＝Ｐ｛sin(Ｗｃｔ＋pt)｝＋Ｑ｛s
in(Ｗｃｔ−qt)｝とする。
【００１４】乗算手段１に供給される搬送波を Ｅc｛sin(Ｗｃｔ＋９０°＋△) 乗算手段６に供給される搬送波を Ｅc｛sin(Ｗｃｔ)｝ とすると、乗算及びＬＰＦ（低域通過フィルタ）で変調
周波数だけが出力に得られるとすれば、乗算手段１の側
のＬＰＦ２及び乗算手段６の側のＬＰＦ７から出力され
る信号はそれぞれ次式となる。 Ｅ１＝Ｐsin(pt−△)−Ｑsin(qt＋△) ＝Ｐsin(pt−△)＋Ｑsin(qt＋△＋１８０゜) （１′） Ｅ２＝Ｐcos(pt)＋Ｑcos(qt) ＝Ｐsin(pt＋９０゜)＋Ｑsin(qt＋９０゜) （２′）
周波数だけが出力に得られるとすれば、乗算手段１の側
のＬＰＦ２及び乗算手段６の側のＬＰＦ７から出力され
る信号はそれぞれ次式となる。 Ｅ１＝Ｐsin(pt−△)−Ｑsin(qt＋△) ＝Ｐsin(pt−△)＋Ｑsin(qt＋△＋１８０゜) （１′） Ｅ２＝Ｐcos(pt)＋Ｑcos(qt) ＝Ｐsin(pt＋９０゜)＋Ｑsin(qt＋９０゜) （２′）
【００１５】ここでπ／２移相回路（シフト）４の出力
は誤差をδとすると Ｂ｛Ｐsin(pt−△＋９０゜＋δ)＋Ｑsin(qt＋△−９０
゜＋δ)｝ 遅延手段８の出力は Ａ｛Ｐsin(pt＋９０゜)＋Ｑsin(qt＋９０゜)｝ となる。ＡとＢは振幅値の係数である。
は誤差をδとすると Ｂ｛Ｐsin(pt−△＋９０゜＋δ)＋Ｑsin(qt＋△−９０
゜＋δ)｝ 遅延手段８の出力は Ａ｛Ｐsin(pt＋９０゜)＋Ｑsin(qt＋９０゜)｝ となる。ＡとＢは振幅値の係数である。
【００１６】ここで加算手段５による加算処理による２
つの和出力は次式となる。 和信号＝−Ｐ√（Ａ２＋Ｂ２−２ＡＢcos(△−δ)）×s
in(pt＋tan−１｛(Ａ＋Ｂcos(△−δ))／(Ｂsin(△−
δ))｝)＋Ｑ√（Ａ２＋Ｂ２−２ＡＢcos(△＋δ)）×si
n(qt＋ｔａｎ−１｛(Ａ−Ｂcos(△＋δ))／(Ｂsin(△＋
δ))｝) となり下側波帯Ｑチャネルより得られる出力の振幅はＱ
√（Ａ２＋Ｂ２−２ＡＢcos(△＋δ)であるからＡ＝
Ｂ、△＋δ＝０が同時に成立する時は０となる。すなわ
ち和信号としては入力中間周波信号は完全に除去されて
上側波帯のＰチャネルだけが現われる。差信号出力につ
いては、Ａ＝Ｂ、△−δ＝０のときにＰチャネル信号は
消失してＱチャネル復調出力だけ得られる。
つの和出力は次式となる。 和信号＝−Ｐ√（Ａ２＋Ｂ２−２ＡＢcos(△−δ)）×s
in(pt＋tan−１｛(Ａ＋Ｂcos(△−δ))／(Ｂsin(△−
δ))｝)＋Ｑ√（Ａ２＋Ｂ２−２ＡＢcos(△＋δ)）×si
n(qt＋ｔａｎ−１｛(Ａ−Ｂcos(△＋δ))／(Ｂsin(△＋
δ))｝) となり下側波帯Ｑチャネルより得られる出力の振幅はＱ
√（Ａ２＋Ｂ２−２ＡＢcos(△＋δ)であるからＡ＝
Ｂ、△＋δ＝０が同時に成立する時は０となる。すなわ
ち和信号としては入力中間周波信号は完全に除去されて
上側波帯のＰチャネルだけが現われる。差信号出力につ
いては、Ａ＝Ｂ、△−δ＝０のときにＰチャネル信号は
消失してＱチャネル復調出力だけ得られる。
【００１７】この振幅特性と位相特性いずれかでも誤差
がある場合、復調出力信号には不要な側波帯の信号が漏
えいすることになる。その希望信号出力に対する比は、
和信号のときは 不要側波帯出力／希望波出力 ＝√｛(Ａ２＋Ｂ２−２ＡＢcos(△＋δ)) /(Ａ２＋Ｂ２＋２ＡＢcos(△−δ))｝ （３′） 差信号については 不要側波帯出力／希望波出力 ＝√｛(Ａ２＋Ｂ２−２ＡＢcos(△−δ)) /(Ａ２＋Ｂ２＋２ＡＢcos(△＋δ))｝ （４′） で表される。
がある場合、復調出力信号には不要な側波帯の信号が漏
えいすることになる。その希望信号出力に対する比は、
和信号のときは 不要側波帯出力／希望波出力 ＝√｛(Ａ２＋Ｂ２−２ＡＢcos(△＋δ)) /(Ａ２＋Ｂ２＋２ＡＢcos(△−δ))｝ （３′） 差信号については 不要側波帯出力／希望波出力 ＝√｛(Ａ２＋Ｂ２−２ＡＢcos(△−δ)) /(Ａ２＋Ｂ２＋２ＡＢcos(△＋δ))｝ （４′） で表される。
【００１８】したがって理想的なチャネルの分離が行わ
れるためにはＡ＝Ｂの条件に加えて△＝０、δ＝０が同
時に成立することが必要である。このうち△は搬送波発
振器をＤＳＰで処理できるのであらかじめ誤差もわかっ
ており影響は少ない。したがって△＝０、Ａ＝Ｂとした
ときの不要側波帯の除去特性がこの復調器の性能とな
る。このδの誤差、すなわちπ／２移相処理の特性が重
要になる。ＤＳＰによる処理ではこのπ／２移相処理を
ヒルベルト（変換）フィルタにより実現できるが、設計
に関しては十分注意を要する。
れるためにはＡ＝Ｂの条件に加えて△＝０、δ＝０が同
時に成立することが必要である。このうち△は搬送波発
振器をＤＳＰで処理できるのであらかじめ誤差もわかっ
ており影響は少ない。したがって△＝０、Ａ＝Ｂとした
ときの不要側波帯の除去特性がこの復調器の性能とな
る。このδの誤差、すなわちπ／２移相処理の特性が重
要になる。ＤＳＰによる処理ではこのπ／２移相処理を
ヒルベルト（変換）フィルタにより実現できるが、設計
に関しては十分注意を要する。
【００１９】このδの誤差に関しては和信号及び差信号
いずれも同じであり次式で表せる。 不要側波帯出力／希望波出力＝tan(δ／２) （５′） 最大６０ｄＢの不要側波帯減衰最をえるためにはδの最
大許容値は０．１°が要求される。このような性能はア
ナログ素子では不可能であり、ＤＳＰ処理の方が実現可
能性がある。
いずれも同じであり次式で表せる。 不要側波帯出力／希望波出力＝tan(δ／２) （５′） 最大６０ｄＢの不要側波帯減衰最をえるためにはδの最
大許容値は０．１°が要求される。このような性能はア
ナログ素子では不可能であり、ＤＳＰ処理の方が実現可
能性がある。
【００２０】ＤＳＰによるＳＳＢ復調処理の構成例を図
１６に示す。図１６は、デジタル信号処理によるＳＳＢ
復調処理の別の構成例を示す図である。図１６の構成
は、図１５のＤＳＰ１０にＢＰＦ（帯域制限フィルタ）
１１と、ＩＦＡＧＣ１２と、ＡＧＣ検波器１３と、ＡＧ
Ｃ制御手段１４と、Ｄ／Ａ変換器１５と、ＢＰＦ１６
と、ＡＦＡＧＣ１７とが付加されている。
１６に示す。図１６は、デジタル信号処理によるＳＳＢ
復調処理の別の構成例を示す図である。図１６の構成
は、図１５のＤＳＰ１０にＢＰＦ（帯域制限フィルタ）
１１と、ＩＦＡＧＣ１２と、ＡＧＣ検波器１３と、ＡＧ
Ｃ制御手段１４と、Ｄ／Ａ変換器１５と、ＢＰＦ１６
と、ＡＦＡＧＣ１７とが付加されている。
【００２１】図１６での動作を説明する。実際には中間
周波数が変復調部に入力された後にＢＰＦ１１で不要の
成分を除去し、所定の選択度を確保した後にＩＦＡＧＣ
１２でＡＧＣ（自動利得制御）の処理を行い、前述の復
調処理を行う。復調出力はＡＧＣ検波器１３でＡＧＣ用
に検波され、ＡＧＣ制御手段１４で制御用電圧に変換さ
れ、ＩＦＡＧＣ１２の利得を制御する。またこの信号は
Ｄ／Ａ変換１５でデジタル信号からアナログ信号へ変換
され、アナログ素子の利得を制御するために使用する。
復調出力はＢＰＦ１６で所定の帯域で帯域制限され、Ｄ
／Ａ変換器１７でデジタル信号からアナログ信号に変換
される。
周波数が変復調部に入力された後にＢＰＦ１１で不要の
成分を除去し、所定の選択度を確保した後にＩＦＡＧＣ
１２でＡＧＣ（自動利得制御）の処理を行い、前述の復
調処理を行う。復調出力はＡＧＣ検波器１３でＡＧＣ用
に検波され、ＡＧＣ制御手段１４で制御用電圧に変換さ
れ、ＩＦＡＧＣ１２の利得を制御する。またこの信号は
Ｄ／Ａ変換１５でデジタル信号からアナログ信号へ変換
され、アナログ素子の利得を制御するために使用する。
復調出力はＢＰＦ１６で所定の帯域で帯域制限され、Ｄ
／Ａ変換器１７でデジタル信号からアナログ信号に変換
される。
【００２２】また、図１６のＤＳＰ１０の前段にアンチ
エリアシングフィルタ９１とＡ／Ｄ変換器９２を、当該
ＤＳＰ１０の後段にＤ／Ａ変換器９３とスムージングフ
ィルタ９４を付加した構成を図１７に示す。図１７は、
従来のＳＳＢ復調処理の構成例を示す図である。ここ
で、中間周波（ＩＦ）信号入力は、アンチエリアシング
フィルタ９１で所定の帯域制限が行われ、Ａ／Ｄ変換器
９２でアナログ信号からデジタル信号に変換されてＤＳ
Ｐ１０に入力される。そして、スムージングフィルタ９
４ではＤ／Ａ変換器９３における高周波が除去され、Ａ
ＦＡＧＣ（低周波ＡＧＣ）１７に出力される。ＡＦＡＧ
Ｃ１７では低周波信号のＡＧＣ制御が行われ、ＳＳＢ復
調出力として出力される。
エリアシングフィルタ９１とＡ／Ｄ変換器９２を、当該
ＤＳＰ１０の後段にＤ／Ａ変換器９３とスムージングフ
ィルタ９４を付加した構成を図１７に示す。図１７は、
従来のＳＳＢ復調処理の構成例を示す図である。ここ
で、中間周波（ＩＦ）信号入力は、アンチエリアシング
フィルタ９１で所定の帯域制限が行われ、Ａ／Ｄ変換器
９２でアナログ信号からデジタル信号に変換されてＤＳ
Ｐ１０に入力される。そして、スムージングフィルタ９
４ではＤ／Ａ変換器９３における高周波が除去され、Ａ
ＦＡＧＣ（低周波ＡＧＣ）１７に出力される。ＡＦＡＧ
Ｃ１７では低周波信号のＡＧＣ制御が行われ、ＳＳＢ復
調出力として出力される。
【００２３】また、図１１、図１５〜図１７のヒルベル
ト変換器３、図１３、図１４のヒルベルトフィルタ２９
においてヒルベルト変換を実現するＦＩＲフィルタ（ヒ
ルベルトフィルタ若しくはヒルベルト変換フィルタと呼
ぶことがある）を図１２を用いて説明する。図１２は、
従来のＦＩＲフィルタの構成ブロック図である。従来の
ＦＩＲフィルタは、図１２に示すように、入力ｘ(nT)を
順次遅延させる遅延手段１８，１９，２０と、入力及び
各遅延手段からの出力とヒルベルト変換の伝達関数ｈ
（ｋ）とを各々乗算する乗算手段２１，２２，２３，２
４と、各乗算手段からの出力を加算して出力ｙ(nT)を出
力する加算手段２５とから構成されている。
ト変換器３、図１３、図１４のヒルベルトフィルタ２９
においてヒルベルト変換を実現するＦＩＲフィルタ（ヒ
ルベルトフィルタ若しくはヒルベルト変換フィルタと呼
ぶことがある）を図１２を用いて説明する。図１２は、
従来のＦＩＲフィルタの構成ブロック図である。従来の
ＦＩＲフィルタは、図１２に示すように、入力ｘ(nT)を
順次遅延させる遅延手段１８，１９，２０と、入力及び
各遅延手段からの出力とヒルベルト変換の伝達関数ｈ
（ｋ）とを各々乗算する乗算手段２１，２２，２３，２
４と、各乗算手段からの出力を加算して出力ｙ(nT)を出
力する加算手段２５とから構成されている。
【００２４】
【発明が解決しようとする課題】しかしながら、ヒルベ
ルト変換を行うヒルベルト変換フィルタのタップ数を所
定の位相誤差及び振幅誤差を実現するためにはおおむね
１００タツプ長以上は必要である。またヒルベルト変換
フィルタは主要な処理のうちの一つであり、ＦｌＲフィ
ルタで構成されているため多くのタップ数を必要として
いる。一般的にヒルベルト変換の伝達関数の形は次式と
なる。 ｋが偶数の時、ｈ（ｋ）＝０ ｋが奇数の時、ｈ（ｋ）＝２／（ｋπ） （６）
ルト変換を行うヒルベルト変換フィルタのタップ数を所
定の位相誤差及び振幅誤差を実現するためにはおおむね
１００タツプ長以上は必要である。またヒルベルト変換
フィルタは主要な処理のうちの一つであり、ＦｌＲフィ
ルタで構成されているため多くのタップ数を必要として
いる。一般的にヒルベルト変換の伝達関数の形は次式と
なる。 ｋが偶数の時、ｈ（ｋ）＝０ ｋが奇数の時、ｈ（ｋ）＝２／（ｋπ） （６）
【００２５】上式はＦｌＲフィルタを前提としており、
その導出過程から考えてもＦｌＲフィルタ以外の方法で
構成することは妥当ではない。したがってフィルタの構
成方法でフィルタのタップ数を削減することは合理的な
方法では不可能である。また、このようにヒルベルト変
換フィルタをはじめほとんどのＦＩＲフィルタで１００
タップ以上を必要とする場合がほとんどであり、ＤＳＰ
の処理能力に限界があるためサンプリング毎の処理が不
可能となる場合が生じる。
その導出過程から考えてもＦｌＲフィルタ以外の方法で
構成することは妥当ではない。したがってフィルタの構
成方法でフィルタのタップ数を削減することは合理的な
方法では不可能である。また、このようにヒルベルト変
換フィルタをはじめほとんどのＦＩＲフィルタで１００
タップ以上を必要とする場合がほとんどであり、ＤＳＰ
の処理能力に限界があるためサンプリング毎の処理が不
可能となる場合が生じる。
【００２６】また、アンチエリアシングフィルタはサン
プリング周波数に関係して、エリアシングを防ぐため
に、チエビシェフ・フィルタ等の遷移域での比較的急峻
なフィルタを使用することが考えられるが、ＳＳＢ変復
調のような波形伝送や線形変調では群遅延偏差が無視で
きない。そこで比較的群遅延偏差の平坦なバタワース・
フィルタを使用すると、チエビシェフ・フィルタ等に比
べてその遮断特性が悪いので、Ａ／Ｄ変換後に処理帯域
内でエリアシングが生じる。したがってこのままバタワ
ースフィルタをアンチエリアシングフィルタとして用い
ることはできない。スムージングフィルタについても同
様である。サンプリング速度を増加させればエリアシン
グが生じなくなるが、処理能力が低下する。
プリング周波数に関係して、エリアシングを防ぐため
に、チエビシェフ・フィルタ等の遷移域での比較的急峻
なフィルタを使用することが考えられるが、ＳＳＢ変復
調のような波形伝送や線形変調では群遅延偏差が無視で
きない。そこで比較的群遅延偏差の平坦なバタワース・
フィルタを使用すると、チエビシェフ・フィルタ等に比
べてその遮断特性が悪いので、Ａ／Ｄ変換後に処理帯域
内でエリアシングが生じる。したがってこのままバタワ
ースフィルタをアンチエリアシングフィルタとして用い
ることはできない。スムージングフィルタについても同
様である。サンプリング速度を増加させればエリアシン
グが生じなくなるが、処理能力が低下する。
【００２７】本発明の目的は従来技術の問題点のＳＳＢ
変復調器のヒルベルト変換フィルタの処理量が、所定の
変調特性を得るためには莫大になるという問題点、欠点
を解決し、処理量を大幅に軽減して処理量を現状入手で
きるＤＳＰで処理可能とすることのできるＳＳＢ変調方
式及びＳＳＢ復調方式を提供することにある。
変復調器のヒルベルト変換フィルタの処理量が、所定の
変調特性を得るためには莫大になるという問題点、欠点
を解決し、処理量を大幅に軽減して処理量を現状入手で
きるＤＳＰで処理可能とすることのできるＳＳＢ変調方
式及びＳＳＢ復調方式を提供することにある。
【００２８】また、本発明の別の目的は従来技術の問題
点のアンチエリアシングフィルタ及びスムージングフィ
ルタにバタワースフィルタを使用しても処理能力を低減
することなく群遅延偏差の少ないＳＳＢ変調方式及びＳ
ＳＢ復調方式を提供することにある。
点のアンチエリアシングフィルタ及びスムージングフィ
ルタにバタワースフィルタを使用しても処理能力を低減
することなく群遅延偏差の少ないＳＳＢ変調方式及びＳ
ＳＢ復調方式を提供することにある。
【００２９】
【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、抑圧搬送波の単側波帯（ＳＳ
Ｂ）通信方式の変調において、変調用低周波信号を入力
としてこの信号を連続（アナログ）信号から離散（デジ
タル）信号へ変換するアナログ／デジタル変換器（Ａ／
Ｄ変換器）と、前記離散信号を約９０度移相するヒルベ
ルト変換フィルタと、前記ヒルベルト変換フィルタの出
力と搬送波発振器の出力を９０度移相した離散信号とを
乗算する第１の乗算器と、前記変調用低周波信号の離散
信号を前記ヒルベルト変換フィルタのタップ長の１／２
遅延させる遅延手段と、前記遅延手段と前記搬送波発振
器の出力とを乗算する第２の乗算器と、前記第１の乗算
器と前記第２の乗算器との出力を加算若しくは減算して
ＳＳＢ変調波を得る加算（減算）手段と、前記ＳＳＢ変
調波の離散値を離散（デジタル）信号から連続（アナロ
グ）信号へ変換するデジタル／アナログ（Ｄ／Ａ）変換
器とを備えるＳＳＢ変調方式において、前記ヒルベルト
変換器をＦＩＲフィルタで構成した場合に、前記ＦＩＲ
フィルタのインパルス応答がその中心に対して対称であ
るとき、前記ＦＩＲフィルタのタップ長Ｎが奇数の場合
に、ｈ（ｋ）を前記ＦＩＲフィルタのタップ係数、ｚ−
１を前記ＦＩＲフィルタの１単位遅延とすると、前記Ｆ
ＩＲフィルタの伝達関数Ｈ（ｚ）が次式 で表されることを特徴としており、処理量を低減でき
る。
決するための本発明は、抑圧搬送波の単側波帯（ＳＳ
Ｂ）通信方式の変調において、変調用低周波信号を入力
としてこの信号を連続（アナログ）信号から離散（デジ
タル）信号へ変換するアナログ／デジタル変換器（Ａ／
Ｄ変換器）と、前記離散信号を約９０度移相するヒルベ
ルト変換フィルタと、前記ヒルベルト変換フィルタの出
力と搬送波発振器の出力を９０度移相した離散信号とを
乗算する第１の乗算器と、前記変調用低周波信号の離散
信号を前記ヒルベルト変換フィルタのタップ長の１／２
遅延させる遅延手段と、前記遅延手段と前記搬送波発振
器の出力とを乗算する第２の乗算器と、前記第１の乗算
器と前記第２の乗算器との出力を加算若しくは減算して
ＳＳＢ変調波を得る加算（減算）手段と、前記ＳＳＢ変
調波の離散値を離散（デジタル）信号から連続（アナロ
グ）信号へ変換するデジタル／アナログ（Ｄ／Ａ）変換
器とを備えるＳＳＢ変調方式において、前記ヒルベルト
変換器をＦＩＲフィルタで構成した場合に、前記ＦＩＲ
フィルタのインパルス応答がその中心に対して対称であ
るとき、前記ＦＩＲフィルタのタップ長Ｎが奇数の場合
に、ｈ（ｋ）を前記ＦＩＲフィルタのタップ係数、ｚ−
１を前記ＦＩＲフィルタの１単位遅延とすると、前記Ｆ
ＩＲフィルタの伝達関数Ｈ（ｚ）が次式 で表されることを特徴としており、処理量を低減でき
る。
【００３０】上記従来例の問題点を解決するための本発
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の変調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
離散信号を約９０度移相するヒルベルト変換フィルタ
と、前記ヒルベルト変換フィルタの出力と搬送波発振器
の出力を９０度移相した離散信号とを乗算する第１の乗
算器と、前記変調用低周波信号の離散信号を前記ヒルベ
ルト変換フィルタのタップ長の１／２遅延させる遅延手
段と、前記遅延手段と前記搬送波発振器の出力とを乗算
する第２の乗算器と、前記第１の乗算器と前記第２の乗
算器との出力を加算若しくは減算してＳＳＢ変調波を得
る加算（減算）手段と、前記ＳＳＢ変調波の離散値を離
散（デジタル）信号から連続（アナログ）信号へ変換す
るデジタル／アナログ（Ｄ／Ａ）変換器とを備えるＳＳ
Ｂ変調方式において、前記Ａ／Ｄ変換器の出力を入力と
するデシメータとＬＰＦ（低域通過ろ波器）を組み合わ
せてサンプリング速度を低下させるデシメータＬＰＦ
と、前記デシメータＬＰＦの出力を前記ヒルベルト変換
フィルタのタップ長の１／２遅延させる遅延処理の入力
とすることと、前記加算（減算）処理の出力を入力とす
るインターポレータとＬＰＦ（低域通過ろ波器）を組み
合わせてサンプリング速度を上昇させるインターポレー
タＬＰＦと、前記インターポレータＬＰＦの出力を前記
Ｄ／Ａ変換器の入力とすることを特徴としており、処理
量を低減できる。
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の変調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
離散信号を約９０度移相するヒルベルト変換フィルタ
と、前記ヒルベルト変換フィルタの出力と搬送波発振器
の出力を９０度移相した離散信号とを乗算する第１の乗
算器と、前記変調用低周波信号の離散信号を前記ヒルベ
ルト変換フィルタのタップ長の１／２遅延させる遅延手
段と、前記遅延手段と前記搬送波発振器の出力とを乗算
する第２の乗算器と、前記第１の乗算器と前記第２の乗
算器との出力を加算若しくは減算してＳＳＢ変調波を得
る加算（減算）手段と、前記ＳＳＢ変調波の離散値を離
散（デジタル）信号から連続（アナログ）信号へ変換す
るデジタル／アナログ（Ｄ／Ａ）変換器とを備えるＳＳ
Ｂ変調方式において、前記Ａ／Ｄ変換器の出力を入力と
するデシメータとＬＰＦ（低域通過ろ波器）を組み合わ
せてサンプリング速度を低下させるデシメータＬＰＦ
と、前記デシメータＬＰＦの出力を前記ヒルベルト変換
フィルタのタップ長の１／２遅延させる遅延処理の入力
とすることと、前記加算（減算）処理の出力を入力とす
るインターポレータとＬＰＦ（低域通過ろ波器）を組み
合わせてサンプリング速度を上昇させるインターポレー
タＬＰＦと、前記インターポレータＬＰＦの出力を前記
Ｄ／Ａ変換器の入力とすることを特徴としており、処理
量を低減できる。
【００３１】上記従来例の問題点を解決するための本発
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の変調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
離散信号を約９０度移相するヒルベルト変換フィルタ
と、前記ヒルベルト変換フィルタの出力と搬送波発振器
の出力を９０度移相した離散信号とを乗算する第１の乗
算器と、前記変調用低周波信号の離散信号を前記ヒルベ
ルト変換フィルタのタップ長の１／２遅延させる遅延手
段と、前記遅延手段と前記搬送波発振器の出力とを乗算
する第２の乗算器と、前記第１の乗算器と前記第２の乗
算器との出力を加算若しくは減算してＳＳＢ変調波を得
る加算（減算）手段と、前記ＳＳＢ変調波の離散値を離
散（デジタル）信号から連続（アナログ）信号へ変換す
るデジタル／アナログ（Ｄ／Ａ）変換器とを備えるＳＳ
Ｂ変調方式において、前記Ａ／Ｄ変換器の出力を入力と
するデシメータとＬＰＦ（低域通過ろ波器）を組み合わ
せてサンプリング速度を低下させるデシメータＬＰＦ
と、前記デシメータＬＰＦの出力を前記ヒルベルト変換
フィルタのタップ長の１／２遅延させる遅延処理の入力
とすることと、前記加算（減算）処理の出力を入力とす
るインターポレータとＬＰＦ（低域通過ろ波器）を組み
合わせてサンプリング速度を上昇させるインターポレー
タＬＰＦと、前記インターポレータＬＰＦの出力を前記
Ｄ／Ａ変換器の入力とし、前記Ａ／Ｄ変換器の前段のア
ンチエリアシングフィルタを５次以下の次数の伝達関数
のバタワース・フィルタとし、前記Ｄ／Ａ変換器の後段
のスムージングフィルタを５次以下の次数の伝達関数の
バタワース・フィルタとすることを特徴としており、処
理量を低減できる。
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の変調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
離散信号を約９０度移相するヒルベルト変換フィルタ
と、前記ヒルベルト変換フィルタの出力と搬送波発振器
の出力を９０度移相した離散信号とを乗算する第１の乗
算器と、前記変調用低周波信号の離散信号を前記ヒルベ
ルト変換フィルタのタップ長の１／２遅延させる遅延手
段と、前記遅延手段と前記搬送波発振器の出力とを乗算
する第２の乗算器と、前記第１の乗算器と前記第２の乗
算器との出力を加算若しくは減算してＳＳＢ変調波を得
る加算（減算）手段と、前記ＳＳＢ変調波の離散値を離
散（デジタル）信号から連続（アナログ）信号へ変換す
るデジタル／アナログ（Ｄ／Ａ）変換器とを備えるＳＳ
Ｂ変調方式において、前記Ａ／Ｄ変換器の出力を入力と
するデシメータとＬＰＦ（低域通過ろ波器）を組み合わ
せてサンプリング速度を低下させるデシメータＬＰＦ
と、前記デシメータＬＰＦの出力を前記ヒルベルト変換
フィルタのタップ長の１／２遅延させる遅延処理の入力
とすることと、前記加算（減算）処理の出力を入力とす
るインターポレータとＬＰＦ（低域通過ろ波器）を組み
合わせてサンプリング速度を上昇させるインターポレー
タＬＰＦと、前記インターポレータＬＰＦの出力を前記
Ｄ／Ａ変換器の入力とし、前記Ａ／Ｄ変換器の前段のア
ンチエリアシングフィルタを５次以下の次数の伝達関数
のバタワース・フィルタとし、前記Ｄ／Ａ変換器の後段
のスムージングフィルタを５次以下の次数の伝達関数の
バタワース・フィルタとすることを特徴としており、処
理量を低減できる。
【００３２】上記従来例の問題点を解決するための本発
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の復調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
Ａ／Ｄ変換器の出力と正弦波信号のテーブルから読み出
した値を９０度移相した出力の各々の値を乗算する第１
の乗算器と、前記第１の乗算器の出力をろ波する第１の
低域ろ波手段と、前記ろ波手段の出力を約９０度移相す
るヒルベルト変換フィルタの出力を第一の入力とする加
算（減算）手段と、前記Ａ／Ｄ変換器の出力と前記正弦
波信号のテーブルから読み出した９０度移相しない値の
出力の各々の値を乗算する第２の乗算器と、前記第２の
乗算器の出力をろ波する第２の低域ろ波手段と、前記ろ
波手段の出力を前記ヒルベルト変換フィルタのタップ長
の約１／２に相当する時間を遅延させる遅延手段と、前
記ヒルベルト変換フィルタの出力と前記遅延手段の出力
との加算（減算）を行う加算（減算）手段と、前記加算
（減算）手段の出力によりＳＳＢ復調波を得て、この離
散値を離散（デジタル）信号から連続（アナログ）信号
へ変換を行うデジタル／アナログ変換器（Ｄ／Ａ変換
器）を備えるＳＳＢ復調方式において、前記ヒルベルト
変換器をＦＩＲフィルタで構成した場合に、前記ＦＩＲ
フィルタのインパルス応答がその中心に対して対称であ
るとき、前記ＦＩＲフィルタのタップ長Ｎが奇数の場合
に、ｈ（ｋ）を前記ＦＩＲフィルタのタップ係数、ｚ−
１を前記ＦＩＲフィルタの１単位遅延とすると、前記Ｆ
ＩＲフィルタの伝達関数Ｈ（ｚ）が次式 で表されることを特徴としており、処理量を低減でき
る。
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の復調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
Ａ／Ｄ変換器の出力と正弦波信号のテーブルから読み出
した値を９０度移相した出力の各々の値を乗算する第１
の乗算器と、前記第１の乗算器の出力をろ波する第１の
低域ろ波手段と、前記ろ波手段の出力を約９０度移相す
るヒルベルト変換フィルタの出力を第一の入力とする加
算（減算）手段と、前記Ａ／Ｄ変換器の出力と前記正弦
波信号のテーブルから読み出した９０度移相しない値の
出力の各々の値を乗算する第２の乗算器と、前記第２の
乗算器の出力をろ波する第２の低域ろ波手段と、前記ろ
波手段の出力を前記ヒルベルト変換フィルタのタップ長
の約１／２に相当する時間を遅延させる遅延手段と、前
記ヒルベルト変換フィルタの出力と前記遅延手段の出力
との加算（減算）を行う加算（減算）手段と、前記加算
（減算）手段の出力によりＳＳＢ復調波を得て、この離
散値を離散（デジタル）信号から連続（アナログ）信号
へ変換を行うデジタル／アナログ変換器（Ｄ／Ａ変換
器）を備えるＳＳＢ復調方式において、前記ヒルベルト
変換器をＦＩＲフィルタで構成した場合に、前記ＦＩＲ
フィルタのインパルス応答がその中心に対して対称であ
るとき、前記ＦＩＲフィルタのタップ長Ｎが奇数の場合
に、ｈ（ｋ）を前記ＦＩＲフィルタのタップ係数、ｚ−
１を前記ＦＩＲフィルタの１単位遅延とすると、前記Ｆ
ＩＲフィルタの伝達関数Ｈ（ｚ）が次式 で表されることを特徴としており、処理量を低減でき
る。
【００３３】上記従来例の問題点を解決するための本発
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の復調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
Ａ／Ｄ変換器の出力と正弦波信号のテーブルから読み出
した値を９０度移相した出力の各々の値を乗算する第１
の乗算器と、前記第１の乗算器の出力をろ波する第１の
低域ろ波手段と、前記ろ波手段の出力を約９０度移相す
るヒルベルト変換フィルタの出力を第一の入力とする加
算（減算）手段と、前記Ａ／Ｄ変換器の出力と前記正弦
波信号のテーブルから読み出した９０度移相しない値の
出力の各々の値を乗算する第２の乗算器と、前記第２の
乗算器の出力をろ波する第２の低域ろ波手段と、前記ろ
波手段の出力を前記ヒルベルト変換フィルタのタップ長
の約１／２に相当する時間を遅延させる遅延手段と、前
記ヒルベルト変換フィルタの出力と前記遅延手段の出力
との加算（減算）を行う加算（減算）手段と、前記加算
（減算）手段の出力によりＳＳＢ復調波を得て、この離
散値を離散（デジタル）信号から連続（アナログ）信号
へ変換を行うデジタル／アナログ変換器（Ｄ／Ａ変換
器）を備えるＳＳＢ復調方式において、前記Ａ／Ｄ変換
器の出力を入力とするデシメータとＬＰＦ（低域通過ろ
波器）を組み合わせてサンプリング速度を低下させるデ
シメータＬＰＦと、前記デシメータＬＰＦの出力を前記
Ａ／Ｄ変換器の出力に替えて前記第１の乗算器及び前記
第２の乗算器の入力とし、前記加算（減算）手段の出力
を入力とするインターポレータとＬＰＦ（低域通過ろ波
器）を組み合わせてサンプリング速度を上昇させるイン
ターポレータＬＰＦと、前記インターポレータＬＰＦの
出力を前記Ｄ／Ａ変換器の入力とすることを特徴として
おり、処理量を低減できる。
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の復調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
Ａ／Ｄ変換器の出力と正弦波信号のテーブルから読み出
した値を９０度移相した出力の各々の値を乗算する第１
の乗算器と、前記第１の乗算器の出力をろ波する第１の
低域ろ波手段と、前記ろ波手段の出力を約９０度移相す
るヒルベルト変換フィルタの出力を第一の入力とする加
算（減算）手段と、前記Ａ／Ｄ変換器の出力と前記正弦
波信号のテーブルから読み出した９０度移相しない値の
出力の各々の値を乗算する第２の乗算器と、前記第２の
乗算器の出力をろ波する第２の低域ろ波手段と、前記ろ
波手段の出力を前記ヒルベルト変換フィルタのタップ長
の約１／２に相当する時間を遅延させる遅延手段と、前
記ヒルベルト変換フィルタの出力と前記遅延手段の出力
との加算（減算）を行う加算（減算）手段と、前記加算
（減算）手段の出力によりＳＳＢ復調波を得て、この離
散値を離散（デジタル）信号から連続（アナログ）信号
へ変換を行うデジタル／アナログ変換器（Ｄ／Ａ変換
器）を備えるＳＳＢ復調方式において、前記Ａ／Ｄ変換
器の出力を入力とするデシメータとＬＰＦ（低域通過ろ
波器）を組み合わせてサンプリング速度を低下させるデ
シメータＬＰＦと、前記デシメータＬＰＦの出力を前記
Ａ／Ｄ変換器の出力に替えて前記第１の乗算器及び前記
第２の乗算器の入力とし、前記加算（減算）手段の出力
を入力とするインターポレータとＬＰＦ（低域通過ろ波
器）を組み合わせてサンプリング速度を上昇させるイン
ターポレータＬＰＦと、前記インターポレータＬＰＦの
出力を前記Ｄ／Ａ変換器の入力とすることを特徴として
おり、処理量を低減できる。
【００３４】上記従来例の問題点を解決するための本発
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の復調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
Ａ／Ｄ変換器の出力と正弦波信号のテーブルから読み出
した値を９０度移相した出力の各々の値を乗算する第１
の乗算器と、前記第１の乗算器の出力をろ波する第１の
低域ろ波手段と、前記ろ波手段の出力を約９０度移相す
るヒルベルト変換フィルタの出力を第一の入力とする加
算（減算）手段と、前記Ａ／Ｄ変換器の出力と前記正弦
波信号のテーブルから読み出した９０度移相しない値の
出力の各々の値を乗算する第２の乗算器と、前記第２の
乗算器の出力をろ波する第２の低域ろ波手段と、前記ろ
波手段の出力を前記ヒルベルト変換フィルタのタップ長
の約１／２に相当する時間を遅延させる遅延手段と、前
記ヒルベルト変換フィルタの出力と前記遅延手段の出力
との加算（減算）を行う加算（減算）手段と、前記加算
（減算）手段の出力によりＳＳＢ復調波を得て、この離
散値を離散（デジタル）信号から連続（アナログ）信号
へ変換を行うデジタル／アナログ変換器（Ｄ／Ａ変換
器）を備えるＳＳＢ復調方式において、前記Ａ／Ｄ変換
器の出力を入力とするデシメータとＬＰＦ（低域通過ろ
波器）を組み合わせてサンプリング速度を低下させるデ
シメータＬＰＦと、前記デシメータＬＰＦの出力を前記
Ａ／Ｄ変換器の出力に替えて前記第１の乗算器及び前記
第２の乗算器の入力とし、前記加算（減算）手段の出力
を入力とするインターポレータとＬＰＦ（低域通過ろ波
器）を組み合わせてサンプリング速度を上昇させるイン
ターポレータＬＰＦと、前記インターポレータＬＰＦの
出力を前記Ｄ／Ａ変換器の入力とし、前記Ａ／Ｄ変換器
の前段のアンチエリアシングフィルタを５次以下の次数
の伝達関数のバタワース・フィルタとし、前記Ｄ／Ａ変
換器の後段のスムージングフィルタを５次以下の次数の
伝達関数のバタワース・フィルタとすることを特徴とし
ており、処理量を低減できる。
明は、抑圧搬送波の単側波帯（ＳＳＢ）通信方式の復調
において、変調用低周波信号を入力としてこの信号を連
続（アナログ）信号から離散（デジタル）信号へ変換す
るアナログ／デジタル変換器（Ａ／Ｄ変換器）と、前記
Ａ／Ｄ変換器の出力と正弦波信号のテーブルから読み出
した値を９０度移相した出力の各々の値を乗算する第１
の乗算器と、前記第１の乗算器の出力をろ波する第１の
低域ろ波手段と、前記ろ波手段の出力を約９０度移相す
るヒルベルト変換フィルタの出力を第一の入力とする加
算（減算）手段と、前記Ａ／Ｄ変換器の出力と前記正弦
波信号のテーブルから読み出した９０度移相しない値の
出力の各々の値を乗算する第２の乗算器と、前記第２の
乗算器の出力をろ波する第２の低域ろ波手段と、前記ろ
波手段の出力を前記ヒルベルト変換フィルタのタップ長
の約１／２に相当する時間を遅延させる遅延手段と、前
記ヒルベルト変換フィルタの出力と前記遅延手段の出力
との加算（減算）を行う加算（減算）手段と、前記加算
（減算）手段の出力によりＳＳＢ復調波を得て、この離
散値を離散（デジタル）信号から連続（アナログ）信号
へ変換を行うデジタル／アナログ変換器（Ｄ／Ａ変換
器）を備えるＳＳＢ復調方式において、前記Ａ／Ｄ変換
器の出力を入力とするデシメータとＬＰＦ（低域通過ろ
波器）を組み合わせてサンプリング速度を低下させるデ
シメータＬＰＦと、前記デシメータＬＰＦの出力を前記
Ａ／Ｄ変換器の出力に替えて前記第１の乗算器及び前記
第２の乗算器の入力とし、前記加算（減算）手段の出力
を入力とするインターポレータとＬＰＦ（低域通過ろ波
器）を組み合わせてサンプリング速度を上昇させるイン
ターポレータＬＰＦと、前記インターポレータＬＰＦの
出力を前記Ｄ／Ａ変換器の入力とし、前記Ａ／Ｄ変換器
の前段のアンチエリアシングフィルタを５次以下の次数
の伝達関数のバタワース・フィルタとし、前記Ｄ／Ａ変
換器の後段のスムージングフィルタを５次以下の次数の
伝達関数のバタワース・フィルタとすることを特徴とし
ており、処理量を低減できる。
【００３５】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。尚、以下で説明する機能実現
手段は、当該機能を実現できる手段であれば、どのよう
な回路又は装置であっても構わず、また機能の一部又は
全部をソフトウェアで実現することも可能である。更
に、機能実現手段を複数の回路によって実現してもよ
く、複数の機能実現手段を単一の回路で実現してもよ
い。
を参照しながら説明する。尚、以下で説明する機能実現
手段は、当該機能を実現できる手段であれば、どのよう
な回路又は装置であっても構わず、また機能の一部又は
全部をソフトウェアで実現することも可能である。更
に、機能実現手段を複数の回路によって実現してもよ
く、複数の機能実現手段を単一の回路で実現してもよ
い。
【００３６】前記目的を達成するために、本発明のＳＳ
Ｂ変調方式は次のような構成を有する。ここではＦｌＲ
フィルタの特性を考慮して演算回数を低減する方法を検
討する。ＦｌＲフィルタは完全に正確な直線位相特性を
実現できるものである。このことはＦｌＲフィルタの係
数（インパルス応答）が係数（インパルス応答）の中心
に対して対称な関係を持つ、すなわち独立なインパルス
応答は半分であったという特性を応用しているものであ
る。
Ｂ変調方式は次のような構成を有する。ここではＦｌＲ
フィルタの特性を考慮して演算回数を低減する方法を検
討する。ＦｌＲフィルタは完全に正確な直線位相特性を
実現できるものである。このことはＦｌＲフィルタの係
数（インパルス応答）が係数（インパルス応答）の中心
に対して対称な関係を持つ、すなわち独立なインパルス
応答は半分であったという特性を応用しているものであ
る。
【００３７】ヒルベルト変換フィルタは、係数（インパ
ルス応答）の中心に対して奇対称となる関係を有するも
のである。図１にこの関係を利用したＦｌＲフィルタの
効果的な構成法を示す。図１は、本発明の実施の形態に
係るＦＩＲフィルタにおけるＮが奇数の構成ブロック図
である。
ルス応答）の中心に対して奇対称となる関係を有するも
のである。図１にこの関係を利用したＦｌＲフィルタの
効果的な構成法を示す。図１は、本発明の実施の形態に
係るＦＩＲフィルタにおけるＮが奇数の構成ブロック図
である。
【００３８】図１に示すＦＩＲフィルタは、入力ｘ(nT)
を順次遅延させる遅延手段４２，４３，４４，４８，４
９，５０と、入力若しくは遅延手段の出力を減算する減
算手段４５，４６，４７と、減算手段からの出力とヒル
ベルト変換の伝達関数ｈ（ｋ）を乗算する乗算手段５
１，５２，５３，５４と、乗算手段からの出力を全て加
算する加算手段５５とから構成されている。
を順次遅延させる遅延手段４２，４３，４４，４８，４
９，５０と、入力若しくは遅延手段の出力を減算する減
算手段４５，４６，４７と、減算手段からの出力とヒル
ベルト変換の伝達関数ｈ（ｋ）を乗算する乗算手段５
１，５２，５３，５４と、乗算手段からの出力を全て加
算する加算手段５５とから構成されている。
【００３９】尚、減算手段４５では、入力ｘ(nT)と遅延
手段４８からの出力が減算され、減算手段４６では、遅
延手段４２からの出力と遅延手段４９からの出力が減算
され、減算手段４７では、遅延手段４４への入力と遅延
手段５０からの出力が減算される。
手段４８からの出力が減算され、減算手段４６では、遅
延手段４２からの出力と遅延手段４９からの出力が減算
され、減算手段４７では、遅延手段４４への入力と遅延
手段５０からの出力が減算される。
【００４０】フィルタの次数Ｎが偶数と奇数の場合に分
けられる。Ｎが奇数の場合は、 となり式（７）では、乗算回数（乗算器）が約１／２程
度に削減できることを示している。
けられる。Ｎが奇数の場合は、 となり式（７）では、乗算回数（乗算器）が約１／２程
度に削減できることを示している。
【００４１】式（７）のＮが偶数である直線位相ＦＩＲ
フィルタの伝達関数は、乗算器の共用化ができることを
示しており、図１にその回路構成を示している。遅延手
段４２〜遅延手段４４は、遅延手段４８〜遅延手段５０
とが各々対称形となっている。
フィルタの伝達関数は、乗算器の共用化ができることを
示しており、図１にその回路構成を示している。遅延手
段４２〜遅延手段４４は、遅延手段４８〜遅延手段５０
とが各々対称形となっている。
【００４２】減算手段４５〜減算手段４７は、ＦＩＲフ
ィルタのように偶対称のインパルス応答では加算となる
が、この場合はインパルス応答が中央に対し奇対称であ
るヒルベルト変換フィルタなので、減算処理となる。
ィルタのように偶対称のインパルス応答では加算となる
が、この場合はインパルス応答が中央に対し奇対称であ
るヒルベルト変換フィルタなので、減算処理となる。
【００４３】入力信号は減算手段４５で遅延手段４８か
らの出力と減算され、乗算手段５１に入力されてｈ
（０）のタップ係数と乗算され、加算手段５５に入力さ
れ、各々の加算手段５５に入力される信号が加算され、
出力される。同様の動作が遅延手段４２〜遅延手段４４
及び遅延手段４９〜遅延手段５０及び減算手段４６〜減
算手段４７でも行われる。
らの出力と減算され、乗算手段５１に入力されてｈ
（０）のタップ係数と乗算され、加算手段５５に入力さ
れ、各々の加算手段５５に入力される信号が加算され、
出力される。同様の動作が遅延手段４２〜遅延手段４４
及び遅延手段４９〜遅延手段５０及び減算手段４６〜減
算手段４７でも行われる。
【００４４】次に、本発明の実施の形態に係るＳＳＢ変
調方式を実現する具体的構成について図２を用いて説明
する。図２は、本発明の実施の形態に係るＳＳＢ変調処
理の構成ブロック図である。
調方式を実現する具体的構成について図２を用いて説明
する。図２は、本発明の実施の形態に係るＳＳＢ変調処
理の構成ブロック図である。
【００４５】図２のＳＳＢ変調方式は、Ａ／Ｄ変換器５
６と、Ｄ／Ａ変換器５７と、メモリ５８と、制御・イン
ターフェース回路５９と、デジタル信号処理用集積回路
（ＤＳＰ：digital Signal Processor）６０とから構成
されている。
６と、Ｄ／Ａ変換器５７と、メモリ５８と、制御・イン
ターフェース回路５９と、デジタル信号処理用集積回路
（ＤＳＰ：digital Signal Processor）６０とから構成
されている。
【００４６】次に、図２のＳＳＢ変調方式における動作
を説明する。入力される中間周波信号は、Ａ／Ｄ変換器
５６でアナログ信号からデジタル信号に変換され、制御
・インターフェース回路５９に入力される。制御・イン
ターフェース回路５９ではＤＳＰ６０とＡ／Ｄ変換器５
６との間の信号の制御・インターフェースを行う。
を説明する。入力される中間周波信号は、Ａ／Ｄ変換器
５６でアナログ信号からデジタル信号に変換され、制御
・インターフェース回路５９に入力される。制御・イン
ターフェース回路５９ではＤＳＰ６０とＡ／Ｄ変換器５
６との間の信号の制御・インターフェースを行う。
【００４７】ＤＳＰ６０で処理されたデジタル信号は制
御・インターフェース回路５９からＤ／Ａ変換器５７に
入力され、デジタル信号からアナログ信号に変換され、
出力される。なお、以上のデジタル信号処理はＤＳＰだ
けでなくＦＰＧＡ（Field Programmable Gate Arrays）
やゲートアレイ、あるいは汎用ロジック用ＩＣ等でも処
理可能である。
御・インターフェース回路５９からＤ／Ａ変換器５７に
入力され、デジタル信号からアナログ信号に変換され、
出力される。なお、以上のデジタル信号処理はＤＳＰだ
けでなくＦＰＧＡ（Field Programmable Gate Arrays）
やゲートアレイ、あるいは汎用ロジック用ＩＣ等でも処
理可能である。
【００４８】以上詳細に説明したように、本発明の実施
の形態に係るＳＳＢ変調方式、特にヒルベルト変換フィ
ルタのＦＩＲフィルタによる構成方法によれば、従来の
処理量に比べて乗算処理が約１／２程度となり、ＤＳＰ
等の処理で大幅な処理量の削減が可能である。
の形態に係るＳＳＢ変調方式、特にヒルベルト変換フィ
ルタのＦＩＲフィルタによる構成方法によれば、従来の
処理量に比べて乗算処理が約１／２程度となり、ＤＳＰ
等の処理で大幅な処理量の削減が可能である。
【００４９】また、前記目的を達成するために、本発明
のＳＳＢ変調方式は次のような構成を有する。ここでは
マルチレート信号処理によりＤＳＰ内部で処理するサン
プリング周波数を低くしてＤＳＰの１サンプル時間内で
の実行可能ステップ数を増加させる。サンプリング周波
数を低下させる具体的方法としてデシメータＬＰＦ（低
域通過ろ波）処理で行う。またデシメータＬＰＦでＤＳ
Ｐの内部サンプリング周波数を低下させたために、この
ままではＤ／Ａ変換後にエリアシングを生じるため、Ｄ
／Ａ変換器の前段で、インターポレータＬＰＦによりサ
ンプリング周波数を増加させ、Ｄ／Ａ変換器に出力す
る。
のＳＳＢ変調方式は次のような構成を有する。ここでは
マルチレート信号処理によりＤＳＰ内部で処理するサン
プリング周波数を低くしてＤＳＰの１サンプル時間内で
の実行可能ステップ数を増加させる。サンプリング周波
数を低下させる具体的方法としてデシメータＬＰＦ（低
域通過ろ波）処理で行う。またデシメータＬＰＦでＤＳ
Ｐの内部サンプリング周波数を低下させたために、この
ままではＤ／Ａ変換後にエリアシングを生じるため、Ｄ
／Ａ変換器の前段で、インターポレータＬＰＦによりサ
ンプリング周波数を増加させ、Ｄ／Ａ変換器に出力す
る。
【００５０】上記構成を備えるＳＳＢ変調処理の構成を
図３に示す。図３は、本発明の実施の形態に係るＳＳＢ
変調処理の構成ブロック図である。図３のＤＳＰ１０の
構成は、デシメータＬＰＦ２６と、ＬＰＦ２７と、遅延
手段２８と、ヒルベルトフィルタ２９と、ＳＩＮテーブ
ル３０と、ＣＯＳテーブル３１と、乗算手段３２と、乗
算手段３３と、加算手段３４と、ＬＰＦ３５と、インタ
ーポレータＬＰＦ３６とを備えている。
図３に示す。図３は、本発明の実施の形態に係るＳＳＢ
変調処理の構成ブロック図である。図３のＤＳＰ１０の
構成は、デシメータＬＰＦ２６と、ＬＰＦ２７と、遅延
手段２８と、ヒルベルトフィルタ２９と、ＳＩＮテーブ
ル３０と、ＣＯＳテーブル３１と、乗算手段３２と、乗
算手段３３と、加算手段３４と、ＬＰＦ３５と、インタ
ーポレータＬＰＦ３６とを備えている。
【００５１】図３における動作を説明する。サンプリン
グされた低周波信号はＡ／Ｄ変換器からデシメータＬＰ
Ｆ２６に入力される。デシメータＬＰＦ２６ではサンプ
リング周波数が低下した信号が生成され、ＬＰＦ２７に
入力される。ＬＰＦ２７では低周波信号がろ波され、必
要な帯域信号のみが遅延手段２８及びヒルベルトフィル
タ２９に入力される。
グされた低周波信号はＡ／Ｄ変換器からデシメータＬＰ
Ｆ２６に入力される。デシメータＬＰＦ２６ではサンプ
リング周波数が低下した信号が生成され、ＬＰＦ２７に
入力される。ＬＰＦ２７では低周波信号がろ波され、必
要な帯域信号のみが遅延手段２８及びヒルベルトフィル
タ２９に入力される。
【００５２】ヒルベルトフィルタ２９では、入力信号の
９０度移相された信号が出力され、遅延手段２８では、
ヒルベルトフィルタ２９のフィルタタップ長の１／２遅
延された信号が出力される。
９０度移相された信号が出力され、遅延手段２８では、
ヒルベルトフィルタ２９のフィルタタップ長の１／２遅
延された信号が出力される。
【００５３】遅延手段２８及びヒルベルトフィルタ２９
の出力は、それぞれＳＩＮテーブル３０及びＣＯＳテー
ブル３１から出力される搬送波（正弦波）信号と乗算手
段３２と乗算手段３３で乗算され、出力される。ＣＯＳ
テーブル３１はＳＩＮテーブル３０よりも９０度位相が
進んだ出力である。
の出力は、それぞれＳＩＮテーブル３０及びＣＯＳテー
ブル３１から出力される搬送波（正弦波）信号と乗算手
段３２と乗算手段３３で乗算され、出力される。ＣＯＳ
テーブル３１はＳＩＮテーブル３０よりも９０度位相が
進んだ出力である。
【００５４】乗算手段３２及び乗算手段３３の出力は、
加算手段３４で加算或いは減算され、ＬＰＦ３５に出力
される。ＬＰＦ３５では低域ろ波され、インターポレー
タＬＰＦ３６に出力される。インターポレータＬＰＦ３
６ではサンプリング周波数が増加され、Ｄ／Ａ変換器に
出力される。
加算手段３４で加算或いは減算され、ＬＰＦ３５に出力
される。ＬＰＦ３５では低域ろ波され、インターポレー
タＬＰＦ３６に出力される。インターポレータＬＰＦ３
６ではサンプリング周波数が増加され、Ｄ／Ａ変換器に
出力される。
【００５５】図４にデシメータＬＰＦの構成を示す。図
４は、デシメータＬＰＦの構成図である。デシメータＬ
ＰＦは、ＬＰＦ３７と、デシメータ３８とで構成され
る。ＬＰＦ３７は、一般に良く知られている低域通過ろ
波フィルタである。デシメータ３８にはＡ／Ｄ変換器等
でアナログ信号を周期Ｔでサンプリングした信号系列ｘ
(ｎＴ)をＬＰＦの伝達関数ｈ(ｎＴ)で畳み込み演算した
信号ｙ(ｎＴ)が入力される。デシメータ２８では信号を
（Ｍ−１）個ごとに間引く処理が行われる。すなわち新
しい周期Ｔ′＝ＭＴでサンプリングした信号ｙ(ｎＴ′)
＝ｙ(ｎＭＴ)が出力される。
４は、デシメータＬＰＦの構成図である。デシメータＬ
ＰＦは、ＬＰＦ３７と、デシメータ３８とで構成され
る。ＬＰＦ３７は、一般に良く知られている低域通過ろ
波フィルタである。デシメータ３８にはＡ／Ｄ変換器等
でアナログ信号を周期Ｔでサンプリングした信号系列ｘ
(ｎＴ)をＬＰＦの伝達関数ｈ(ｎＴ)で畳み込み演算した
信号ｙ(ｎＴ)が入力される。デシメータ２８では信号を
（Ｍ−１）個ごとに間引く処理が行われる。すなわち新
しい周期Ｔ′＝ＭＴでサンプリングした信号ｙ(ｎＴ′)
＝ｙ(ｎＭＴ)が出力される。
【００５６】図５にインターポレータＬＰＦの構成を示
す。図５は、インターポレータＬＰＦの構成図である。
インターポレータＬＰＦは、インターポレータ３９と、
ＬＰＦ４０とで構成される。ＬＰＦ４０は、一般に良く
知られている低域通過ろ波フィルタである。インターポ
レータ３９には周期Ｔでサンプルされた信号系列ｘ(ｍ
Ｔ)が入力される。インターポレータ３９では新しいサ
ンプル周期Ｔ′＝Ｔ／Ｌでサンプルして得れる信号系列
ｖ(ｍＴ′)を出力する。元の信号系列のサンプル間隔に
等間隔に（Ｌ‐１）個の「０」の値を挿入し、サンプル
周波数をＬ倍に増加させる。その後、ＬＰＦ４０で伝達
関数ｈ(ｍＴ)により畳み込み演算され、ｙ(ｍＴ′)＝ｖ
（ｍＴ′）＊ｈ(ｍＴ′)が出力される。ここで、「＊」
は、畳み込み演算のことである。
す。図５は、インターポレータＬＰＦの構成図である。
インターポレータＬＰＦは、インターポレータ３９と、
ＬＰＦ４０とで構成される。ＬＰＦ４０は、一般に良く
知られている低域通過ろ波フィルタである。インターポ
レータ３９には周期Ｔでサンプルされた信号系列ｘ(ｍ
Ｔ)が入力される。インターポレータ３９では新しいサ
ンプル周期Ｔ′＝Ｔ／Ｌでサンプルして得れる信号系列
ｖ(ｍＴ′)を出力する。元の信号系列のサンプル間隔に
等間隔に（Ｌ‐１）個の「０」の値を挿入し、サンプル
周波数をＬ倍に増加させる。その後、ＬＰＦ４０で伝達
関数ｈ(ｍＴ)により畳み込み演算され、ｙ(ｍＴ′)＝ｖ
（ｍＴ′）＊ｈ(ｍＴ′)が出力される。ここで、「＊」
は、畳み込み演算のことである。
【００５７】次に、図６にサンプリング速度を低下させ
る比率Ｍ＝２の場合のデシメータＬＰＦの具体的構成を
示す。図６は、デシメータＬＰＦの具体的構成図であ
る。図６に示すデシメータＬＰＦ２６は、遅延手段６１
〜６４と、乗算手段６５〜６９と、加算手段７０とから
構成されている。尚、図６では、遅延手段は４個、乗算
手段は５個しか記載していないが、本来は更に多くの個
数をデシメータＬＰＦ２６は備えるものである。
る比率Ｍ＝２の場合のデシメータＬＰＦの具体的構成を
示す。図６は、デシメータＬＰＦの具体的構成図であ
る。図６に示すデシメータＬＰＦ２６は、遅延手段６１
〜６４と、乗算手段６５〜６９と、加算手段７０とから
構成されている。尚、図６では、遅延手段は４個、乗算
手段は５個しか記載していないが、本来は更に多くの個
数をデシメータＬＰＦ２６は備えるものである。
【００５８】図６のデシメータＬＰＦ２６の動作を説明
する。奇数サンプル時刻入力信号（信号系列の最初はｘ
（０・Ｔ））は乗算手段６５に入力され、ｈ（０）の係
数と乗算され、加算手段７０に入力されると共に遅延手
段（Ｔ′＝２Ｔ）６２に入力され、遅延された出力が乗
算手段６７に入力され、ｈ（２）の係数と乗算され、加
算手段７０に入力される。
する。奇数サンプル時刻入力信号（信号系列の最初はｘ
（０・Ｔ））は乗算手段６５に入力され、ｈ（０）の係
数と乗算され、加算手段７０に入力されると共に遅延手
段（Ｔ′＝２Ｔ）６２に入力され、遅延された出力が乗
算手段６７に入力され、ｈ（２）の係数と乗算され、加
算手段７０に入力される。
【００５９】また、偶数サンプル時刻入力信号（信号系
列の最初はｘ（１・Ｔ））は遅延手段（Ｔ′＝２Ｔ）６
１に入力され、遅延された出力が乗算手段６６に入力さ
れ、ｈ（１）の係数と乗算され、加算手段７０に入力さ
れると共に遅延手段（Ｔ′＝２Ｔ）６３に入力され、遅
延された出力が乗算手段６８に入力され、ｈ（３）の係
数と乗算され、加算手段７０に入力される。
列の最初はｘ（１・Ｔ））は遅延手段（Ｔ′＝２Ｔ）６
１に入力され、遅延された出力が乗算手段６６に入力さ
れ、ｈ（１）の係数と乗算され、加算手段７０に入力さ
れると共に遅延手段（Ｔ′＝２Ｔ）６３に入力され、遅
延された出力が乗算手段６８に入力され、ｈ（３）の係
数と乗算され、加算手段７０に入力される。
【００６０】次に、図７にサンプリング速度を上昇させ
る比率Ｌ＝２の場合のインターポレータＬＰＦの具体的
構成を示す。図７は、インターポレータＬＰＦの具体的
構成図である。図７のインターポレータＬＰＦ３６は、
乗算手段７１〜７５と、遅延手段７６〜７９と、乗算手
段８０〜８４と、加算手段８５，８６とから構成されて
いる。尚、図７では乗算手段は１０個、遅延手段は４個
しか記載していないが、本来は更に多くの個数をインタ
ーポレータＬＰＦ３６は備えるものである。
る比率Ｌ＝２の場合のインターポレータＬＰＦの具体的
構成を示す。図７は、インターポレータＬＰＦの具体的
構成図である。図７のインターポレータＬＰＦ３６は、
乗算手段７１〜７５と、遅延手段７６〜７９と、乗算手
段８０〜８４と、加算手段８５，８６とから構成されて
いる。尚、図７では乗算手段は１０個、遅延手段は４個
しか記載していないが、本来は更に多くの個数をインタ
ーポレータＬＰＦ３６は備えるものである。
【００６１】図７のインターポレータＬＰＦ３６の動作
を説明する。入力された信号ｘ（ｍＴ）は乗算手段７１
により係数ｈ（０）と乗算され、加算手段８６に出力さ
れる。また遅延手段７６により遅延された信号は乗算手
段７２により係数ｈ（２）と乗算され、加算手段８６に
出力される。
を説明する。入力された信号ｘ（ｍＴ）は乗算手段７１
により係数ｈ（０）と乗算され、加算手段８６に出力さ
れる。また遅延手段７６により遅延された信号は乗算手
段７２により係数ｈ（２）と乗算され、加算手段８６に
出力される。
【００６２】一方、入力された信号ｘ（ｍＴ）は乗算手
段８０により係数ｈ（１）と乗算され、加算手段８５に
出力される。また遅延手段７６により遅延された信号は
乗算手段８１により係数ｈ（３）と乗算され、加算手段
８５に出力される。
段８０により係数ｈ（１）と乗算され、加算手段８５に
出力される。また遅延手段７６により遅延された信号は
乗算手段８１により係数ｈ（３）と乗算され、加算手段
８５に出力される。
【００６３】加算手段８６では各々の加算された出力が
偶数サンプル時刻出力となり、出力される。加算手段８
５では各々の加算された出力が奇数サンプル時刻出力と
なり、出力される。この偶数サンプル時刻出力と奇数サ
ンプル時刻出力を交互に切り替えて出力する。尚、以上
のデジタル信号処理はＤＳＰだけではなく、ＦＰＧＡ
（Field Programmable Gate Arrays）やゲートアレイ、
あるいは汎用ロジック用ＩＣ等でも処理可能である。
偶数サンプル時刻出力となり、出力される。加算手段８
５では各々の加算された出力が奇数サンプル時刻出力と
なり、出力される。この偶数サンプル時刻出力と奇数サ
ンプル時刻出力を交互に切り替えて出力する。尚、以上
のデジタル信号処理はＤＳＰだけではなく、ＦＰＧＡ
（Field Programmable Gate Arrays）やゲートアレイ、
あるいは汎用ロジック用ＩＣ等でも処理可能である。
【００６４】以上詳細に説明したように、上記発明のＳ
ＳＢ変調方式、特にデジタル信号処理による構成方法で
マルチレート信号処理を使用することにより、従来の処
理量に比べてＤＳＰ等の処理が約１／２程度以上とな
り、処理の削減が大である。
ＳＢ変調方式、特にデジタル信号処理による構成方法で
マルチレート信号処理を使用することにより、従来の処
理量に比べてＤＳＰ等の処理が約１／２程度以上とな
り、処理の削減が大である。
【００６５】図３に示したＳＳＢ変調方式において、デ
シメータＬＰＦ２６で、ＤＳＰの内部サンプリング周波
数を低下させたため、このままでは、Ｄ／Ａ変換後にエ
リアシングを生じるため、Ｄ／Ａ変換器の前段で、イン
ターポレータＬＰＦ３６によりサンプリング周波数を増
加させ、Ｄ／Ａ変換器に出力するようにしているので、
アンチエリアシングフィルタ及びスムージングフィルタ
にフィルタの次数が５次程度のバタワースフィルタを使
用してもエリアシングが発生しない。
シメータＬＰＦ２６で、ＤＳＰの内部サンプリング周波
数を低下させたため、このままでは、Ｄ／Ａ変換後にエ
リアシングを生じるため、Ｄ／Ａ変換器の前段で、イン
ターポレータＬＰＦ３６によりサンプリング周波数を増
加させ、Ｄ／Ａ変換器に出力するようにしているので、
アンチエリアシングフィルタ及びスムージングフィルタ
にフィルタの次数が５次程度のバタワースフィルタを使
用してもエリアシングが発生しない。
【００６６】上記構成を備えるＳＳＢ変調処理の構成を
図８に示す。図８は、本発明の実施の形態に係るＳＳＢ
変調処理の構成ブロック図である。図８の構成は、バタ
ワースフィルタ８７と、Ａ／Ｄ変換器８８と、デシメー
タＬＰＦ２６と、ＬＰＦ２７と、遅延手段２８と、ヒル
ベルトフィルタ２９と、ＳＩＮテーブル３０と、ＣＯＳ
テーブル３１と、乗算手段３２と、乗算手段３３と、加
算手段３４と、ＬＰＦ３５と、インターポレータＬＰＦ
３６と、Ｄ／Ａ変換器８９と、バタワースフィルタ９０
とを備えている。
図８に示す。図８は、本発明の実施の形態に係るＳＳＢ
変調処理の構成ブロック図である。図８の構成は、バタ
ワースフィルタ８７と、Ａ／Ｄ変換器８８と、デシメー
タＬＰＦ２６と、ＬＰＦ２７と、遅延手段２８と、ヒル
ベルトフィルタ２９と、ＳＩＮテーブル３０と、ＣＯＳ
テーブル３１と、乗算手段３２と、乗算手段３３と、加
算手段３４と、ＬＰＦ３５と、インターポレータＬＰＦ
３６と、Ｄ／Ａ変換器８９と、バタワースフィルタ９０
とを備えている。
【００６７】ここで、バタワースフィルタ（Butterwort
h Filter）８７，９０は、以下の伝達特性を有するフィ
ルタである。伝達関数 ｜Ｚ(jω)｜２＝１／(１＋ω
２ｎ) をバタワース関数といい、ｊω＝ｓとすると、上
式の根はｓ２ｎ＋(−１)ｎ＝０で与えられる。根は単位
円の周上に等間隔で配置されている。零点は無限遠にあ
る。上記伝達関数の式は、Ｚ(ｓ)＝１／｛Ｂn(ｓ)｝ と
書くことができる。Ｂn(ｓ) はｓの左半面に零点をもつ
多項式であって、これをｎ次のバタワース多項式とい
う。バタワースフィルタは、上記式に定数を乗じたよう
な伝達特性をもっている。
h Filter）８７，９０は、以下の伝達特性を有するフィ
ルタである。伝達関数 ｜Ｚ(jω)｜２＝１／(１＋ω
２ｎ) をバタワース関数といい、ｊω＝ｓとすると、上
式の根はｓ２ｎ＋(−１)ｎ＝０で与えられる。根は単位
円の周上に等間隔で配置されている。零点は無限遠にあ
る。上記伝達関数の式は、Ｚ(ｓ)＝１／｛Ｂn(ｓ)｝ と
書くことができる。Ｂn(ｓ) はｓの左半面に零点をもつ
多項式であって、これをｎ次のバタワース多項式とい
う。バタワースフィルタは、上記式に定数を乗じたよう
な伝達特性をもっている。
【００６８】次に、図８のＳＳＢ変調方式における動作
を説明する。低周波信号はアンチエリアシングフィルタ
としてのバタワースフィルタ８７に入力され、所定の帯
域で帯域制限される。バタワースフィルタ８７の出力は
Ａ／Ｄ変換器８８に入力され、アナログ信号からデジタ
ル信号へ変換される。Ａ／Ｄ変換器８８の出力はデシメ
ータＬＰＦ２６に入力される。
を説明する。低周波信号はアンチエリアシングフィルタ
としてのバタワースフィルタ８７に入力され、所定の帯
域で帯域制限される。バタワースフィルタ８７の出力は
Ａ／Ｄ変換器８８に入力され、アナログ信号からデジタ
ル信号へ変換される。Ａ／Ｄ変換器８８の出力はデシメ
ータＬＰＦ２６に入力される。
【００６９】デシメータＬＰＦ２６の出力はＤＳＰに入
力され、ＳＳＢ変調処理を行うＤＳＰでの処理は図３で
説明した処理と同様であるが、デシメータＬＰＦ２６に
よりＡ／Ｄ変換器８８のサンプリング周波数よりも低い
サンプリング周波数でＤＳＰ等で演算される。ＳＳＢ変
調処理された変調出力は、インターポレータＬＰＦ３６
でサンプリング速度が増加し、Ｄ／Ａ変換器８９でデジ
タル信号からアナログ信号に変換され、スムージングフ
ィルタとしてのバタワースフィルタ９０でＤ／Ａ変換器
８９による高調波が除去され、出力される。
力され、ＳＳＢ変調処理を行うＤＳＰでの処理は図３で
説明した処理と同様であるが、デシメータＬＰＦ２６に
よりＡ／Ｄ変換器８８のサンプリング周波数よりも低い
サンプリング周波数でＤＳＰ等で演算される。ＳＳＢ変
調処理された変調出力は、インターポレータＬＰＦ３６
でサンプリング速度が増加し、Ｄ／Ａ変換器８９でデジ
タル信号からアナログ信号に変換され、スムージングフ
ィルタとしてのバタワースフィルタ９０でＤ／Ａ変換器
８９による高調波が除去され、出力される。
【００７０】以上詳細に説明したように、本発明のＳＳ
Ｂ変調方式、特にデジタル信号処理による構成でマルチ
レート信号処理を使用することにより、従来の処理量に
比べてＤＳＰ等の処理が約１／２程度以上となり、処理
の削減が大である。また、群遅延偏差が比較的平坦なバ
タワースフィルタを使用しても帯域内でエリアシングが
生じないという利点を有する。
Ｂ変調方式、特にデジタル信号処理による構成でマルチ
レート信号処理を使用することにより、従来の処理量に
比べてＤＳＰ等の処理が約１／２程度以上となり、処理
の削減が大である。また、群遅延偏差が比較的平坦なバ
タワースフィルタを使用しても帯域内でエリアシングが
生じないという利点を有する。
【００７１】次に、本発明のＳＳＢ復調方式について説
明する。本発明のＳＳＢ復調方式は次のような構成を有
する。ここでは、ＦＩＲフィルタの特性を考慮して演算
回数を低減する方法を検討する。ＦＩＲフィルタは完全
に正確な直線位相特性を実現できるものである。このこ
とはＦＩＲフィルタの係数（インパルス応答）が係数
（インパルス応答）の中心に対して対称な関係を持つ、
すなわち独立なインパルス応答は半分であったという特
性を応用しているものである。
明する。本発明のＳＳＢ復調方式は次のような構成を有
する。ここでは、ＦＩＲフィルタの特性を考慮して演算
回数を低減する方法を検討する。ＦＩＲフィルタは完全
に正確な直線位相特性を実現できるものである。このこ
とはＦＩＲフィルタの係数（インパルス応答）が係数
（インパルス応答）の中心に対して対称な関係を持つ、
すなわち独立なインパルス応答は半分であったという特
性を応用しているものである。
【００７２】ヒルベルトフィルタは、係数（インパルス
応答）の中心に対して奇対称となる関係を有するもので
ある。図１に、この関係を利用したＦＩＲフィルタの効
果的な構成例を示し、既に説明している。
応答）の中心に対して奇対称となる関係を有するもので
ある。図１に、この関係を利用したＦＩＲフィルタの効
果的な構成例を示し、既に説明している。
【００７３】また、本発明の実施の形態に係るＳＳＢ復
調方式を実現する具体的構成については図２の回路構成
を用いることで実現できる。図２を用いたＳＳＢ復調方
式は、Ａ／Ｄ変換器５６と、Ｄ／Ａ変換器５７と、メモ
リ５８と、制御・インターフェース回路５９と、デジタ
ル信号処理用集積回路（ＤＳＰ：digital Signal Proce
ssor）６０とから構成されている。上記ヒルベルトフィ
ルタは上記ＤＳＰ６０内で使用されている。
調方式を実現する具体的構成については図２の回路構成
を用いることで実現できる。図２を用いたＳＳＢ復調方
式は、Ａ／Ｄ変換器５６と、Ｄ／Ａ変換器５７と、メモ
リ５８と、制御・インターフェース回路５９と、デジタ
ル信号処理用集積回路（ＤＳＰ：digital Signal Proce
ssor）６０とから構成されている。上記ヒルベルトフィ
ルタは上記ＤＳＰ６０内で使用されている。
【００７４】次に、図２を適用したＳＳＢ復調方式にお
ける動作を説明する。入力される中間周波信号は、Ａ／
Ｄ変換器５６でアナログ信号からデジタル信号に変換さ
れ、制御・インターフェース回路５９に入力される。制
御・インターフェース回路５９ではＤＳＰ６０とＡ／Ｄ
変換器５６との間の信号の制御・インターフェースを行
う。
ける動作を説明する。入力される中間周波信号は、Ａ／
Ｄ変換器５６でアナログ信号からデジタル信号に変換さ
れ、制御・インターフェース回路５９に入力される。制
御・インターフェース回路５９ではＤＳＰ６０とＡ／Ｄ
変換器５６との間の信号の制御・インターフェースを行
う。
【００７５】ＤＳＰ６０で処理されたデジタル信号は制
御・インターフェース回路５９からＤ／Ａ変換器５７に
入力され、デジタル信号からアナログ信号に変換され、
復調出力が出力される。なお、以上のデジタル信号処理
はＤＳＰだけでなくＦＰＧＡ（Field Programmable Gat
e Arrays）やゲートアレイ、あるいは汎用ロジック用Ｉ
Ｃ等でも処理可能である。
御・インターフェース回路５９からＤ／Ａ変換器５７に
入力され、デジタル信号からアナログ信号に変換され、
復調出力が出力される。なお、以上のデジタル信号処理
はＤＳＰだけでなくＦＰＧＡ（Field Programmable Gat
e Arrays）やゲートアレイ、あるいは汎用ロジック用Ｉ
Ｃ等でも処理可能である。
【００７６】以上詳細に説明したように、本発明の実施
の形態に係るＳＳＢ復調方式、特にヒルベルト変換フィ
ルタのＦＩＲフィルタによる構成方法によれば、従来の
処理量に比べて乗算処理が約１／２程度となり、ＤＳＰ
等の処理で大幅な処理量の削減が可能である。
の形態に係るＳＳＢ復調方式、特にヒルベルト変換フィ
ルタのＦＩＲフィルタによる構成方法によれば、従来の
処理量に比べて乗算処理が約１／２程度となり、ＤＳＰ
等の処理で大幅な処理量の削減が可能である。
【００７７】次に、本発明の実施の形態に係る別のＳＳ
Ｂ復調方式について説明する。ここではマルチレート信
号処理によりＤＳＰ内部で処理するサンプリング周波数
を低くしてＤＳＰの１サンプル時間内での実行可能ステ
ップ数を増加させる。サンプリング周波数を低下させる
具体的方法としてデシメータＬＰＦ（低域通過ろ波）処
理で行う。
Ｂ復調方式について説明する。ここではマルチレート信
号処理によりＤＳＰ内部で処理するサンプリング周波数
を低くしてＤＳＰの１サンプル時間内での実行可能ステ
ップ数を増加させる。サンプリング周波数を低下させる
具体的方法としてデシメータＬＰＦ（低域通過ろ波）処
理で行う。
【００７８】またデシメータＬＰＦでＤＳＰの内部サン
プリング周波数を低下させたために、このままではＤ／
Ａ変換後にエリアシングを生じるため、Ｄ／Ａ変換器の
前段で、インターポレータＬＰＦによりサンプリング周
波数を増加させ、Ｄ／Ａ変換器に出力する。
プリング周波数を低下させたために、このままではＤ／
Ａ変換後にエリアシングを生じるため、Ｄ／Ａ変換器の
前段で、インターポレータＬＰＦによりサンプリング周
波数を増加させ、Ｄ／Ａ変換器に出力する。
【００７９】デシメータＬＰＦの構成については図４
を、インターポレータＬＰＦの構成については図５を用
いて既に説明している。
を、インターポレータＬＰＦの構成については図５を用
いて既に説明している。
【００８０】本発明の実施の形態に係る別のＳＳＢ復調
方式を実現する構成について図９を用いて説明する。図
９は、本発明の実施の形態に係る別のＳＳＢ復調処理の
構成ブロック図である。図９のＳＳＢ復調処理を行うＤ
ＳＰ１０の構成は、乗算手段１と、ＬＰＦ２と、ヒルベ
ルト変換器３と、π／２シフト移相回路４と、加算手段
５と、乗算手段６と、ＬＰＦ７と、遅延手段８と、正弦
波テーブル９と、デシメータＬＰＦ２６と、インターポ
レータＬＰＦ３６とを備えている。
方式を実現する構成について図９を用いて説明する。図
９は、本発明の実施の形態に係る別のＳＳＢ復調処理の
構成ブロック図である。図９のＳＳＢ復調処理を行うＤ
ＳＰ１０の構成は、乗算手段１と、ＬＰＦ２と、ヒルベ
ルト変換器３と、π／２シフト移相回路４と、加算手段
５と、乗算手段６と、ＬＰＦ７と、遅延手段８と、正弦
波テーブル９と、デシメータＬＰＦ２６と、インターポ
レータＬＰＦ３６とを備えている。
【００８１】次に、図９のＳＳＢ復調処理を行うＤＳＰ
１０の動作を説明する。サンプリングされた低周波信号
はＡ／Ｄ変換器からデシメータＬＰＦ２６に入力され
る。デシメータＬＰＦ２６ではサンプリング周波数が低
下した信号が生成され、乗算手段１及び乗算手段６に入
力される。乗算手段１へのもう一方の入力は正弦波テー
ブル９から出力された正弦波信号をπ／２シフト移相回
路４で９０度移相した信号が入力され、乗算され出力さ
れる。乗算手段６へのもう一方の入力は正弦波テーブル
９から出力された正弦波信号が入力され、乗算され出力
される。
１０の動作を説明する。サンプリングされた低周波信号
はＡ／Ｄ変換器からデシメータＬＰＦ２６に入力され
る。デシメータＬＰＦ２６ではサンプリング周波数が低
下した信号が生成され、乗算手段１及び乗算手段６に入
力される。乗算手段１へのもう一方の入力は正弦波テー
ブル９から出力された正弦波信号をπ／２シフト移相回
路４で９０度移相した信号が入力され、乗算され出力さ
れる。乗算手段６へのもう一方の入力は正弦波テーブル
９から出力された正弦波信号が入力され、乗算され出力
される。
【００８２】ＬＰＦ２では乗算手段１からの出力のうち
低周波信号のみを低域ろ波し、出力する。ＬＰＦ７でも
同様に乗算手段６からの出力のうち低周波信号のみを低
域ろ波し、出力する。ヒルベルト変換器３ではＬＰＦ２
の出力信号を９０度移相し、加算手段５に出力する。遅
延手段８ではヒルベルト変換器３のフィルタタップ長の
１／２遅延された信号が出力される。
低周波信号のみを低域ろ波し、出力する。ＬＰＦ７でも
同様に乗算手段６からの出力のうち低周波信号のみを低
域ろ波し、出力する。ヒルベルト変換器３ではＬＰＦ２
の出力信号を９０度移相し、加算手段５に出力する。遅
延手段８ではヒルベルト変換器３のフィルタタップ長の
１／２遅延された信号が出力される。
【００８３】遅延手段８及びヒルベルト変換器３の出力
はそれぞれ加算手段５で加算あるいは減算され、インタ
ーポレータＬＰＦ３６に出力される。インターポレータ
ＬＰＦ３６ではサンプリング周波数が増加され、Ｄ／Ａ
変換器に出力される。
はそれぞれ加算手段５で加算あるいは減算され、インタ
ーポレータＬＰＦ３６に出力される。インターポレータ
ＬＰＦ３６ではサンプリング周波数が増加され、Ｄ／Ａ
変換器に出力される。
【００８４】サンプリング速度を低下させる比率＝２の
場合のデシメータＬＰＦの具体的構成は図６を用いて既
に説明してあり、サンプリング速度を上昇させる比率Ｌ
＝２の場合のインターポレータＬＰＦの具体的構成は図
７を用いて既に説明してある。
場合のデシメータＬＰＦの具体的構成は図６を用いて既
に説明してあり、サンプリング速度を上昇させる比率Ｌ
＝２の場合のインターポレータＬＰＦの具体的構成は図
７を用いて既に説明してある。
【００８５】なお、以上のデジタル信号処理はＤＳＰだ
けでなくＦＰＱＡ（Field Programmable Gate Arrays）
やゲートアレイ、あるいは汎用ロジック用ＩＣ等でも処
理可能である。
けでなくＦＰＱＡ（Field Programmable Gate Arrays）
やゲートアレイ、あるいは汎用ロジック用ＩＣ等でも処
理可能である。
【００８６】以上詳細に説明したように、本発明のＳＳ
Ｂ復調方式、特にデジタル信号処理による構成でマルチ
レート信号処理を使用することにより、従来の処理量に
比べてＤＳＰ等の処理が約１／２程度以上となり、処理
の削減が大である。
Ｂ復調方式、特にデジタル信号処理による構成でマルチ
レート信号処理を使用することにより、従来の処理量に
比べてＤＳＰ等の処理が約１／２程度以上となり、処理
の削減が大である。
【００８７】図９に示したＳＳＢ復調方式において、デ
シメータＬＰＦ２６で、ＤＳＰの内部サンプリング周波
数を低下させたため、このままでは、Ｄ／Ａ変換後にエ
リアシングを生じるため、Ｄ／Ａ変換器の前段で、イン
ターポレータＬＰＦ３６によりサンプリング周波数を増
加させ、Ｄ／Ａ変換器に出力するようにしているので、
アンチエリアシングフィルタ及びスムージングフィルタ
にフィルタの次数が５次程度のバタワースフィルタを使
用してもエリアシングが発生しない。
シメータＬＰＦ２６で、ＤＳＰの内部サンプリング周波
数を低下させたため、このままでは、Ｄ／Ａ変換後にエ
リアシングを生じるため、Ｄ／Ａ変換器の前段で、イン
ターポレータＬＰＦ３６によりサンプリング周波数を増
加させ、Ｄ／Ａ変換器に出力するようにしているので、
アンチエリアシングフィルタ及びスムージングフィルタ
にフィルタの次数が５次程度のバタワースフィルタを使
用してもエリアシングが発生しない。
【００８８】上記構成を備えるＳＳＢ変調処理の構成を
図１０に示す。図１０は、本発明の実施の形態に係る更
に別のＳＳＢ復調処理の構成ブロック図である。図１０
の構成は、バタワースフィルタ８７と、Ａ／Ｄ変換器８
８と、デシメータＬＰＦ２６と、乗算手段１と、ＬＰＦ
２と、ヒルベルト変換器３と、π／２シフト移相回路４
と、加算手段５と、乗算手段６と、ＬＰＦ７と、遅延手
段８と、正弦波テーブル９と、インターポレータＬＰＦ
３６と、Ｄ／Ａ変換器８９と、バタワースフィルタ９０
とを備えている。
図１０に示す。図１０は、本発明の実施の形態に係る更
に別のＳＳＢ復調処理の構成ブロック図である。図１０
の構成は、バタワースフィルタ８７と、Ａ／Ｄ変換器８
８と、デシメータＬＰＦ２６と、乗算手段１と、ＬＰＦ
２と、ヒルベルト変換器３と、π／２シフト移相回路４
と、加算手段５と、乗算手段６と、ＬＰＦ７と、遅延手
段８と、正弦波テーブル９と、インターポレータＬＰＦ
３６と、Ｄ／Ａ変換器８９と、バタワースフィルタ９０
とを備えている。
【００８９】図１０のＳＳＢ復調処理の構成における動
作を説明する。中間周波信号はアンチエリアシングフィ
ルタとしてのバタワースフィルタ８７に入力され、所定
の帯域で帯域制限される。バタワースフィルタ８７の出
力はＡ／Ｄ変換器８８に入力され、アナログ信号からデ
ジタル信号へ変換される。Ａ／Ｄ変換器８８の出力はデ
シメータＬＰＦ２６に入力される。デシメータＬＰＦ２
６の出力はＳＳＢ復調処理のＤＳＰ１０に入力される。
作を説明する。中間周波信号はアンチエリアシングフィ
ルタとしてのバタワースフィルタ８７に入力され、所定
の帯域で帯域制限される。バタワースフィルタ８７の出
力はＡ／Ｄ変換器８８に入力され、アナログ信号からデ
ジタル信号へ変換される。Ａ／Ｄ変換器８８の出力はデ
シメータＬＰＦ２６に入力される。デシメータＬＰＦ２
６の出力はＳＳＢ復調処理のＤＳＰ１０に入力される。
【００９０】ＳＳＢ復調処理のＤＳＰ１０での処理は図
９で説明した処理と同様であるがデシメータＬＰＦ２６
によりＡ／Ｄ変換器８８のサンプリング周波数よりも低
いサンプリング周波数でＤＳＰ等で演算される。
９で説明した処理と同様であるがデシメータＬＰＦ２６
によりＡ／Ｄ変換器８８のサンプリング周波数よりも低
いサンプリング周波数でＤＳＰ等で演算される。
【００９１】ＳＳＢ復調処理のＤＳＰ１０で処理された
復調出力はインターポレータ３６でサンプリング速度が
増加し、Ｄ／Ａ変換器８９でデジタル信号からアナログ
信号に変換され、スムージングフィルタとしてのバタワ
ースフィルタ９０でＤ／Ａ変換器８９による高調波が除
去され、出力される。
復調出力はインターポレータ３６でサンプリング速度が
増加し、Ｄ／Ａ変換器８９でデジタル信号からアナログ
信号に変換され、スムージングフィルタとしてのバタワ
ースフィルタ９０でＤ／Ａ変換器８９による高調波が除
去され、出力される。
【００９２】なお、以上のデジタル信号処理はＤＳＰだ
けでなくＦＰＧＡ（Field Programmable Gate Arrays）
やゲートアレイ、あるいは汎用ロジック用ＩＣ等でも処
理可能である。
けでなくＦＰＧＡ（Field Programmable Gate Arrays）
やゲートアレイ、あるいは汎用ロジック用ＩＣ等でも処
理可能である。
【００９３】以上詳細に説明したように、本発明のＳＳ
Ｂ復調方式、特にデジタル信号処理による構成方法でマ
ルチレート信号処理を使用する事により、従来の処理量
に比べてＤＳＰ等の処理が約１／２程度以上となり、処
理の削減が大である。また群遅延偏差が比較的平坦なバ
タワースフィルタを使用しても帯域内でエリアシングが
生じないという利点を有する。
Ｂ復調方式、特にデジタル信号処理による構成方法でマ
ルチレート信号処理を使用する事により、従来の処理量
に比べてＤＳＰ等の処理が約１／２程度以上となり、処
理の削減が大である。また群遅延偏差が比較的平坦なバ
タワースフィルタを使用しても帯域内でエリアシングが
生じないという利点を有する。
【００９４】
【発明の効果】本発明によれば、抑圧搬送波の単側波帯
（ＳＳＢ）通信方式の変調において、変調用低周波信号
を入力としてこの信号を連続（アナログ）信号から離散
（デジタル）信号へ変換するアナログ／デジタル変換器
（Ａ／Ｄ変換器）と、離散信号を約９０度移相するヒル
ベルト変換フィルタと、ヒルベルト変換フィルタの出力
と搬送波発振器の出力を９０度移相した離散信号とを乗
算する第１の乗算器と、変調用低周波信号の離散信号を
ヒルベルト変換フィルタのタップ長の１／２遅延させる
遅延手段と、遅延手段と搬送波発振器の出力とを乗算す
る第２の乗算器と、第１の乗算器と第２の乗算器との出
力を加算若しくは減算してＳＳＢ変調波を得る加算（減
算）手段と、ＳＳＢ変調波の離散値を離散（デジタル）
信号から連続（アナログ）信号へ変換するデジタル／ア
ナログ（Ｄ／Ａ）変換器とを備えるＳＳＢ変調方式にお
いて、ヒルベルト変換器をＦＩＲフィルタで構成した場
合に、ＦＩＲフィルタのインパルス応答がその中心に対
して対称であるとき、ＦＩＲフィルタのタップ長Ｎが奇
数の場合に、ｈ（ｋ）をＦＩＲフィルタのタップ係数、
ｚ−１をＦＩＲフィルタの１単位遅延とすると、ＦＩＲ
フィルタの伝達関数Ｈ（ｚ）が次式 で表されるようにしているので、処理量を低減できる効
果がある。
（ＳＳＢ）通信方式の変調において、変調用低周波信号
を入力としてこの信号を連続（アナログ）信号から離散
（デジタル）信号へ変換するアナログ／デジタル変換器
（Ａ／Ｄ変換器）と、離散信号を約９０度移相するヒル
ベルト変換フィルタと、ヒルベルト変換フィルタの出力
と搬送波発振器の出力を９０度移相した離散信号とを乗
算する第１の乗算器と、変調用低周波信号の離散信号を
ヒルベルト変換フィルタのタップ長の１／２遅延させる
遅延手段と、遅延手段と搬送波発振器の出力とを乗算す
る第２の乗算器と、第１の乗算器と第２の乗算器との出
力を加算若しくは減算してＳＳＢ変調波を得る加算（減
算）手段と、ＳＳＢ変調波の離散値を離散（デジタル）
信号から連続（アナログ）信号へ変換するデジタル／ア
ナログ（Ｄ／Ａ）変換器とを備えるＳＳＢ変調方式にお
いて、ヒルベルト変換器をＦＩＲフィルタで構成した場
合に、ＦＩＲフィルタのインパルス応答がその中心に対
して対称であるとき、ＦＩＲフィルタのタップ長Ｎが奇
数の場合に、ｈ（ｋ）をＦＩＲフィルタのタップ係数、
ｚ−１をＦＩＲフィルタの１単位遅延とすると、ＦＩＲ
フィルタの伝達関数Ｈ（ｚ）が次式 で表されるようにしているので、処理量を低減できる効
果がある。
【００９５】また、本発明によれば、抑圧搬送波の単側
波帯（ＳＳＢ）通信方式の変調において、変調用低周波
信号を入力としてこの信号を連続（アナログ）信号から
離散（デジタル）信号へ変換するアナログ／デジタル変
換器（Ａ／Ｄ変換器）と、離散信号を約９０度移相する
ヒルベルト変換フィルタと、ヒルベルト変換フィルタの
出力と搬送波発振器の出力を９０度移相した離散信号と
を乗算する第１の乗算器と、変調用低周波信号の離散信
号をヒルベルト変換フィルタのタップ長の１／２遅延さ
せる遅延手段と、遅延手段と搬送波発振器の出力とを乗
算する第２の乗算器と、第１の乗算器と第２の乗算器と
の出力を加算若しくは減算してＳＳＢ変調波を得る加算
（減算）手段と、ＳＳＢ変調波の離散値を離散（デジタ
ル）信号から連続（アナログ）信号へ変換するデジタル
／アナログ（Ｄ／Ａ）変換器とを備えるＳＳＢ変調方式
において、Ａ／Ｄ変換器の出力を入力とするデシメータ
とＬＰＦ（低域通過ろ波器）を組み合わせてサンプリン
グ速度を低下させるデシメータＬＰＦと、デシメータＬ
ＰＦの出力をヒルベルト変換フィルタのタップ長の１／
２遅延させる遅延処理の入力とすることと、加算（減
算）処理の出力を入力とするインターポレータとＬＰＦ
（低域通過ろ波器）を組み合わせてサンプリング速度を
上昇させるインターポレータＬＰＦと、インターポレー
タＬＰＦの出力をＤ／Ａ変換器の入力とするようにして
いるので、処理量を低減できる効果がある。
波帯（ＳＳＢ）通信方式の変調において、変調用低周波
信号を入力としてこの信号を連続（アナログ）信号から
離散（デジタル）信号へ変換するアナログ／デジタル変
換器（Ａ／Ｄ変換器）と、離散信号を約９０度移相する
ヒルベルト変換フィルタと、ヒルベルト変換フィルタの
出力と搬送波発振器の出力を９０度移相した離散信号と
を乗算する第１の乗算器と、変調用低周波信号の離散信
号をヒルベルト変換フィルタのタップ長の１／２遅延さ
せる遅延手段と、遅延手段と搬送波発振器の出力とを乗
算する第２の乗算器と、第１の乗算器と第２の乗算器と
の出力を加算若しくは減算してＳＳＢ変調波を得る加算
（減算）手段と、ＳＳＢ変調波の離散値を離散（デジタ
ル）信号から連続（アナログ）信号へ変換するデジタル
／アナログ（Ｄ／Ａ）変換器とを備えるＳＳＢ変調方式
において、Ａ／Ｄ変換器の出力を入力とするデシメータ
とＬＰＦ（低域通過ろ波器）を組み合わせてサンプリン
グ速度を低下させるデシメータＬＰＦと、デシメータＬ
ＰＦの出力をヒルベルト変換フィルタのタップ長の１／
２遅延させる遅延処理の入力とすることと、加算（減
算）処理の出力を入力とするインターポレータとＬＰＦ
（低域通過ろ波器）を組み合わせてサンプリング速度を
上昇させるインターポレータＬＰＦと、インターポレー
タＬＰＦの出力をＤ／Ａ変換器の入力とするようにして
いるので、処理量を低減できる効果がある。
【００９６】また、本発明は、抑圧搬送波の単側波帯
（ＳＳＢ）通信方式の変調において、変調用低周波信号
を入力としてこの信号を連続（アナログ）信号から離散
（デジタル）信号へ変換するアナログ／デジタル変換器
（Ａ／Ｄ変換器）と、離散信号を約９０度移相するヒル
ベルト変換フィルタと、ヒルベルト変換フィルタの出力
と搬送波発振器の出力を９０度移相した離散信号とを乗
算する第１の乗算器と、変調用低周波信号の離散信号を
ヒルベルト変換フィルタのタップ長の１／２遅延させる
遅延手段と、遅延手段と搬送波発振器の出力とを乗算す
る第２の乗算器と、第１の乗算器と第２の乗算器との出
力を加算若しくは減算してＳＳＢ変調波を得る加算（減
算）手段と、ＳＳＢ変調波の離散値を離散（デジタル）
信号から連続（アナログ）信号へ変換するデジタル／ア
ナログ（Ｄ／Ａ）変換器とを備えるＳＳＢ変調方式にお
いて、Ａ／Ｄ変換器の出力を入力とするデシメータとＬ
ＰＦ（低域通過ろ波器）を組み合わせてサンプリング速
度を低下させるデシメータＬＰＦと、デシメータＬＰＦ
の出力をヒルベルト変換フィルタのタップ長の１／２遅
延させる遅延処理の入力とすることと、加算（減算）処
理の出力を入力とするインターポレータとＬＰＦ（低域
通過ろ波器）を組み合わせてサンプリング速度を上昇さ
せるインターポレータＬＰＦと、インターポレータＬＰ
Ｆの出力をＤ／Ａ変換器の入力とし、Ａ／Ｄ変換器の前
段のアンチエリアシングフィルタを５次以下の次数の伝
達関数のバタワース・フィルタとし、Ｄ／Ａ変換器の後
段のスムージングフィルタを５次以下の次数の伝達関数
のバタワース・フィルタとするようにしているので、処
理量を低減できる効果がある。
（ＳＳＢ）通信方式の変調において、変調用低周波信号
を入力としてこの信号を連続（アナログ）信号から離散
（デジタル）信号へ変換するアナログ／デジタル変換器
（Ａ／Ｄ変換器）と、離散信号を約９０度移相するヒル
ベルト変換フィルタと、ヒルベルト変換フィルタの出力
と搬送波発振器の出力を９０度移相した離散信号とを乗
算する第１の乗算器と、変調用低周波信号の離散信号を
ヒルベルト変換フィルタのタップ長の１／２遅延させる
遅延手段と、遅延手段と搬送波発振器の出力とを乗算す
る第２の乗算器と、第１の乗算器と第２の乗算器との出
力を加算若しくは減算してＳＳＢ変調波を得る加算（減
算）手段と、ＳＳＢ変調波の離散値を離散（デジタル）
信号から連続（アナログ）信号へ変換するデジタル／ア
ナログ（Ｄ／Ａ）変換器とを備えるＳＳＢ変調方式にお
いて、Ａ／Ｄ変換器の出力を入力とするデシメータとＬ
ＰＦ（低域通過ろ波器）を組み合わせてサンプリング速
度を低下させるデシメータＬＰＦと、デシメータＬＰＦ
の出力をヒルベルト変換フィルタのタップ長の１／２遅
延させる遅延処理の入力とすることと、加算（減算）処
理の出力を入力とするインターポレータとＬＰＦ（低域
通過ろ波器）を組み合わせてサンプリング速度を上昇さ
せるインターポレータＬＰＦと、インターポレータＬＰ
Ｆの出力をＤ／Ａ変換器の入力とし、Ａ／Ｄ変換器の前
段のアンチエリアシングフィルタを５次以下の次数の伝
達関数のバタワース・フィルタとし、Ｄ／Ａ変換器の後
段のスムージングフィルタを５次以下の次数の伝達関数
のバタワース・フィルタとするようにしているので、処
理量を低減できる効果がある。
【００９７】また、本発明によれば、抑圧搬送波の単側
波帯（ＳＳＢ）通信方式の復調において、変調用低周波
信号を入力としてこの信号を連続（アナログ）信号から
離散（デジタル）信号へ変換するアナログ／デジタル変
換器（Ａ／Ｄ変換器）と、Ａ／Ｄ変換器の出力と正弦波
信号のテーブルから読み出した値を９０度移相した出力
の各々の値を乗算する第１の乗算器と、第１の乗算器の
出力をろ波する第１の低域ろ波手段と、ろ波手段の出力
を約９０度移相するヒルベルト変換フィルタの出力を第
一の入力とする加算（減算）手段と、Ａ／Ｄ変換器の出
力と正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、第
２の乗算器の出力をろ波する第２の低域ろ波手段と、ろ
波手段の出力をヒルベルト変換フィルタのタップ長の約
１／２に相当する時間を遅延させる遅延手段と、ヒルベ
ルト変換フィルタの出力と遅延手段の出力との加算（減
算）を行う加算（減算）手段と、加算（減算）手段の出
力によりＳＳＢ復調波を得て、この離散値を離散（デジ
タル）信号から連続（アナログ）信号へ変換を行うデジ
タル／アナログ変換器（Ｄ／Ａ変換器）を備えるＳＳＢ
復調方式において、ヒルベルト変換器をＦＩＲフィルタ
で構成した場合に、ＦＩＲフィルタのインパルス応答が
その中心に対して対称であるとき、ＦＩＲフィルタのタ
ップ長Ｎが奇数の場合に、ｈ（ｋ）をＦＩＲフィルタの
タップ係数、ｚ−１をＦＩＲフィルタの１単位遅延とす
ると、ＦＩＲフィルタの伝達関数Ｈ（ｚ）が次式 で表されるようにしているので、処理量を低減できる効
果がある。
波帯（ＳＳＢ）通信方式の復調において、変調用低周波
信号を入力としてこの信号を連続（アナログ）信号から
離散（デジタル）信号へ変換するアナログ／デジタル変
換器（Ａ／Ｄ変換器）と、Ａ／Ｄ変換器の出力と正弦波
信号のテーブルから読み出した値を９０度移相した出力
の各々の値を乗算する第１の乗算器と、第１の乗算器の
出力をろ波する第１の低域ろ波手段と、ろ波手段の出力
を約９０度移相するヒルベルト変換フィルタの出力を第
一の入力とする加算（減算）手段と、Ａ／Ｄ変換器の出
力と正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、第
２の乗算器の出力をろ波する第２の低域ろ波手段と、ろ
波手段の出力をヒルベルト変換フィルタのタップ長の約
１／２に相当する時間を遅延させる遅延手段と、ヒルベ
ルト変換フィルタの出力と遅延手段の出力との加算（減
算）を行う加算（減算）手段と、加算（減算）手段の出
力によりＳＳＢ復調波を得て、この離散値を離散（デジ
タル）信号から連続（アナログ）信号へ変換を行うデジ
タル／アナログ変換器（Ｄ／Ａ変換器）を備えるＳＳＢ
復調方式において、ヒルベルト変換器をＦＩＲフィルタ
で構成した場合に、ＦＩＲフィルタのインパルス応答が
その中心に対して対称であるとき、ＦＩＲフィルタのタ
ップ長Ｎが奇数の場合に、ｈ（ｋ）をＦＩＲフィルタの
タップ係数、ｚ−１をＦＩＲフィルタの１単位遅延とす
ると、ＦＩＲフィルタの伝達関数Ｈ（ｚ）が次式 で表されるようにしているので、処理量を低減できる効
果がある。
【００９８】また、本発明によれば、抑圧搬送波の単側
波帯（ＳＳＢ）通信方式の復調において、変調用低周波
信号を入力としてこの信号を連続（アナログ）信号から
離散（デジタル）信号へ変換するアナログ／デジタル変
換器（Ａ／Ｄ変換器）と、Ａ／Ｄ変換器の出力と正弦波
信号のテーブルから読み出した値を９０度移相した出力
の各々の値を乗算する第１の乗算器と、第１の乗算器の
出力をろ波する第１の低域ろ波手段と、ろ波手段の出力
を約９０度移相するヒルベルト変換フィルタの出力を第
一の入力とする加算（減算）手段と、Ａ／Ｄ変換器の出
力と正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、第
２の乗算器の出力をろ波する第２の低域ろ波手段と、ろ
波手段の出力をヒルベルト変換フィルタのタップ長の約
１／２に相当する時間を遅延させる遅延手段と、ヒルベ
ルト変換フィルタの出力と遅延手段の出力との加算（減
算）を行う加算（減算）手段と、加算（減算）手段の出
力によりＳＳＢ復調波を得て、この離散値を離散（デジ
タル）信号から連続（アナログ）信号へ変換を行うデジ
タル／アナログ変換器（Ｄ／Ａ変換器）を備えるＳＳＢ
復調方式において、Ａ／Ｄ変換器の出力を入力とするデ
シメータとＬＰＦ（低域通過ろ波器）を組み合わせてサ
ンプリング速度を低下させるデシメータＬＰＦと、デシ
メータＬＰＦの出力をＡ／Ｄ変換器の出力に替えて第１
の乗算器及び第２の乗算器の入力とし、加算（減算）手
段の出力を入力とするインターポレータとＬＰＦ（低域
通過ろ波器）を組み合わせてサンプリング速度を上昇さ
せるインターポレータＬＰＦと、インターポレータＬＰ
Ｆの出力をＤ／Ａ変換器の入力とするようにしているの
で、処理量を低減できる効果がある。
波帯（ＳＳＢ）通信方式の復調において、変調用低周波
信号を入力としてこの信号を連続（アナログ）信号から
離散（デジタル）信号へ変換するアナログ／デジタル変
換器（Ａ／Ｄ変換器）と、Ａ／Ｄ変換器の出力と正弦波
信号のテーブルから読み出した値を９０度移相した出力
の各々の値を乗算する第１の乗算器と、第１の乗算器の
出力をろ波する第１の低域ろ波手段と、ろ波手段の出力
を約９０度移相するヒルベルト変換フィルタの出力を第
一の入力とする加算（減算）手段と、Ａ／Ｄ変換器の出
力と正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、第
２の乗算器の出力をろ波する第２の低域ろ波手段と、ろ
波手段の出力をヒルベルト変換フィルタのタップ長の約
１／２に相当する時間を遅延させる遅延手段と、ヒルベ
ルト変換フィルタの出力と遅延手段の出力との加算（減
算）を行う加算（減算）手段と、加算（減算）手段の出
力によりＳＳＢ復調波を得て、この離散値を離散（デジ
タル）信号から連続（アナログ）信号へ変換を行うデジ
タル／アナログ変換器（Ｄ／Ａ変換器）を備えるＳＳＢ
復調方式において、Ａ／Ｄ変換器の出力を入力とするデ
シメータとＬＰＦ（低域通過ろ波器）を組み合わせてサ
ンプリング速度を低下させるデシメータＬＰＦと、デシ
メータＬＰＦの出力をＡ／Ｄ変換器の出力に替えて第１
の乗算器及び第２の乗算器の入力とし、加算（減算）手
段の出力を入力とするインターポレータとＬＰＦ（低域
通過ろ波器）を組み合わせてサンプリング速度を上昇さ
せるインターポレータＬＰＦと、インターポレータＬＰ
Ｆの出力をＤ／Ａ変換器の入力とするようにしているの
で、処理量を低減できる効果がある。
【００９９】また、本発明によれば、抑圧搬送波の単側
波帯（ＳＳＢ）通信方式の復調において、変調用低周波
信号を入力としてこの信号を連続（アナログ）信号から
離散（デジタル）信号へ変換するアナログ／デジタル変
換器（Ａ／Ｄ変換器）と、Ａ／Ｄ変換器の出力と正弦波
信号のテーブルから読み出した値を９０度移相した出力
の各々の値を乗算する第１の乗算器と、第１の乗算器の
出力をろ波する第１の低域ろ波手段と、ろ波手段の出力
を約９０度移相するヒルベルト変換フィルタの出力を第
一の入力とする加算（減算）手段と、Ａ／Ｄ変換器の出
力と正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、第
２の乗算器の出力をろ波する第２の低域ろ波手段と、ろ
波手段の出力を前記ヒルベルト変換フィルタのタップ長
の約１／２に相当する時間を遅延させる遅延手段と、ヒ
ルベルト変換フィルタの出力と遅延手段の出力との加算
（減算）を行う加算（減算）手段と、加算（減算）手段
の出力によりＳＳＢ復調波を得て、この離散値を離散
（デジタル）信号から連続（アナログ）信号へ変換を行
うデジタル／アナログ変換器（Ｄ／Ａ変換器）を備える
ＳＳＢ復調方式において、Ａ／Ｄ変換器の出力を入力と
するデシメータとＬＰＦ（低域通過ろ波器）を組み合わ
せてサンプリング速度を低下させるデシメータＬＰＦ
と、デシメータＬＰＦの出力をＡ／Ｄ変換器の出力に替
えて第１の乗算器及び第２の乗算器の入力とし、加算
（減算）手段の出力を入力とするインターポレータとＬ
ＰＦ（低域通過ろ波器）を組み合わせてサンプリング速
度を上昇させるインターポレータＬＰＦと、インターポ
レータＬＰＦの出力をＤ／Ａ変換器の入力とし、Ａ／Ｄ
変換器の前段のアンチエリアシングフィルタを５次以下
の次数の伝達関数のバタワース・フィルタとし、Ｄ／Ａ
変換器の後段のスムージングフィルタを５次以下の次数
の伝達関数のバタワース・フィルタとするようにしてい
るので、処理量を低減できる効果がある。
波帯（ＳＳＢ）通信方式の復調において、変調用低周波
信号を入力としてこの信号を連続（アナログ）信号から
離散（デジタル）信号へ変換するアナログ／デジタル変
換器（Ａ／Ｄ変換器）と、Ａ／Ｄ変換器の出力と正弦波
信号のテーブルから読み出した値を９０度移相した出力
の各々の値を乗算する第１の乗算器と、第１の乗算器の
出力をろ波する第１の低域ろ波手段と、ろ波手段の出力
を約９０度移相するヒルベルト変換フィルタの出力を第
一の入力とする加算（減算）手段と、Ａ／Ｄ変換器の出
力と正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、第
２の乗算器の出力をろ波する第２の低域ろ波手段と、ろ
波手段の出力を前記ヒルベルト変換フィルタのタップ長
の約１／２に相当する時間を遅延させる遅延手段と、ヒ
ルベルト変換フィルタの出力と遅延手段の出力との加算
（減算）を行う加算（減算）手段と、加算（減算）手段
の出力によりＳＳＢ復調波を得て、この離散値を離散
（デジタル）信号から連続（アナログ）信号へ変換を行
うデジタル／アナログ変換器（Ｄ／Ａ変換器）を備える
ＳＳＢ復調方式において、Ａ／Ｄ変換器の出力を入力と
するデシメータとＬＰＦ（低域通過ろ波器）を組み合わ
せてサンプリング速度を低下させるデシメータＬＰＦ
と、デシメータＬＰＦの出力をＡ／Ｄ変換器の出力に替
えて第１の乗算器及び第２の乗算器の入力とし、加算
（減算）手段の出力を入力とするインターポレータとＬ
ＰＦ（低域通過ろ波器）を組み合わせてサンプリング速
度を上昇させるインターポレータＬＰＦと、インターポ
レータＬＰＦの出力をＤ／Ａ変換器の入力とし、Ａ／Ｄ
変換器の前段のアンチエリアシングフィルタを５次以下
の次数の伝達関数のバタワース・フィルタとし、Ｄ／Ａ
変換器の後段のスムージングフィルタを５次以下の次数
の伝達関数のバタワース・フィルタとするようにしてい
るので、処理量を低減できる効果がある。
【図１】本発明の実施の形態に係るＦＩＲフィルタにお
けるＮが奇数の構成ブロック図である。
けるＮが奇数の構成ブロック図である。
【図２】本発明の実施の形態に係るＳＳＢ変調処理の構
成ブロック図である。
成ブロック図である。
【図３】本発明の実施の形態に係るＳＳＢ変調処理の構
成ブロック図である。
成ブロック図である。
【図４】デシメータＬＰＦの構成図である。
【図５】インターポレータＬＰＦの構成図である。
【図６】デシメータＬＰＦの具体的構成図である。
【図７】インターポレータＬＰＦの具体的構成図であ
る。
る。
【図８】本発明の実施の形態に係るＳＳＢ変調処理の構
成ブロック図である。
成ブロック図である。
【図９】本発明の実施の形態に係る別のＳＳＢ復調処理
の構成ブロック図である。
の構成ブロック図である。
【図１０】本発明の実施の形態に係る更に別のＳＳＢ復
調処理の構成ブロック図である。
調処理の構成ブロック図である。
【図１１】デジタル信号処理におけるＳＳＢ変調処理の
構成例を示す図である。
構成例を示す図である。
【図１２】従来のＦＩＲフィルタの構成ブロック図であ
る。
る。
【図１３】従来のＳＳＢ変調処理の構成例を示す図であ
る。
る。
【図１４】従来のＳＳＢ変調処理の構成例を示す図であ
る。
る。
【図１５】デジタル信号処理によるＳＳＢ復調処理の構
成例を示す図である。
成例を示す図である。
【図１６】デジタル信号処理によるＳＳＢ復調処理の別
の構成例を示す図である。
の構成例を示す図である。
【図１７】従来のＳＳＢ復調処理の構成例を示す図であ
る。
る。
１、６…乗算手段、 ２，７…ＬＰＦ（低域通過ろ波
器）、 ３…ヒルベルト変換器、 ４…π／２シフト移
相回路、 ５…加算手段、 ８…遅延手段、 ９…正弦
波テーブル、 １０…ＤＳＰ、 １１…ＢＰＦ、 １２
…ＩＦＡＧＣ、１３…ＡＧＣ検波器、 １４…ＡＧＣ制
御手段、 １５…Ｄ／Ａ変換器、 １６…ＢＰＦ、 １
７…ＡＦＡＧＣ、 ２６…デシメータＬＰＦ、 ３６…
インターポレータＬＰＦ、 １８〜２０…遅延手段、
２１〜２４…乗算手段、 ２５…加算手段、 ２７，３
５…ＬＰＦ、 ２８…遅延手段、 ２９…ヒルベルトフ
ィルタ、 ３０…ＳＩＮテーブル、 ３１…ＣＯＳテー
ブル、 ３２，３３…乗算手段、 ３４…加算手段、
３７…ＬＰＦ、 ３８…デシメータ、 ３９…インター
ポレータ、 ４０…ＬＰＦ、 ４２〜４４、４８〜５０
…遅延手段、 ４５〜４７…減算手段、 ５１〜５４…
乗算手段、 ５５…加算手段、 ５６…Ａ／Ｄ変換器、
５７…Ｄ／Ａ変換器、 ５８…メモリ、 ５９…制御
・インターフェース回路、 ６０…デジタル信号処理集
積回路（ＤＳＰ）、 ６１〜６４…遅延手段、 ６５〜
６９…乗算手段、 ７０…加算手段、 ７１〜７５，８
０〜８４…乗算手段、 ７６〜７９…遅延手段、 ８
５，８６…加算手段、 ９１…アンチエリアシングフィ
ルタ、 ９２…Ａ／Ｄ変換器、 ９３…Ｄ／Ａ変換器、
９４…スムージングフィルタ、 ８７，９０…バタワー
スフィルタ
器）、 ３…ヒルベルト変換器、 ４…π／２シフト移
相回路、 ５…加算手段、 ８…遅延手段、 ９…正弦
波テーブル、 １０…ＤＳＰ、 １１…ＢＰＦ、 １２
…ＩＦＡＧＣ、１３…ＡＧＣ検波器、 １４…ＡＧＣ制
御手段、 １５…Ｄ／Ａ変換器、 １６…ＢＰＦ、 １
７…ＡＦＡＧＣ、 ２６…デシメータＬＰＦ、 ３６…
インターポレータＬＰＦ、 １８〜２０…遅延手段、
２１〜２４…乗算手段、 ２５…加算手段、 ２７，３
５…ＬＰＦ、 ２８…遅延手段、 ２９…ヒルベルトフ
ィルタ、 ３０…ＳＩＮテーブル、 ３１…ＣＯＳテー
ブル、 ３２，３３…乗算手段、 ３４…加算手段、
３７…ＬＰＦ、 ３８…デシメータ、 ３９…インター
ポレータ、 ４０…ＬＰＦ、 ４２〜４４、４８〜５０
…遅延手段、 ４５〜４７…減算手段、 ５１〜５４…
乗算手段、 ５５…加算手段、 ５６…Ａ／Ｄ変換器、
５７…Ｄ／Ａ変換器、 ５８…メモリ、 ５９…制御
・インターフェース回路、 ６０…デジタル信号処理集
積回路（ＤＳＰ）、 ６１〜６４…遅延手段、 ６５〜
６９…乗算手段、 ７０…加算手段、 ７１〜７５，８
０〜８４…乗算手段、 ７６〜７９…遅延手段、 ８
５，８６…加算手段、 ９１…アンチエリアシングフィ
ルタ、 ９２…Ａ／Ｄ変換器、 ９３…Ｄ／Ａ変換器、
９４…スムージングフィルタ、 ８７，９０…バタワー
スフィルタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｈ 17/06 ６３３ Ｈ０３Ｈ 17/06 ６３３Ａ ６５５ ６５５Ｄ Ｈ０４Ｌ 27/02 Ｈ０４Ｌ 27/02 Ｃ Ｄ
Claims (10)
- 【請求項１】 抑圧搬送波の単側波帯（ＳＳＢ）通信方
式の変調において、変調用低周波信号を入力としてこの
信号を連続（アナログ）信号から離散（デジタル）信号
へ変換するアナログ／デジタル変換器（Ａ／Ｄ変換器）
と、前記離散信号を約９０度移相するヒルベルト変換フ
ィルタと、前記ヒルベルト変換フィルタの出力と搬送波
発振器の出力を９０度移相した離散信号とを乗算する第
１の乗算器と、前記変調用低周波信号の離散信号を前記
ヒルベルト変換フィルタのタップ長の１／２遅延させる
遅延手段と、前記遅延手段と前記搬送波発振器の出力と
を乗算する第２の乗算器と、前記第１の乗算器と前記第
２の乗算器との出力を加算若しくは減算してＳＳＢ変調
波を得る加算（減算）手段と、前記ＳＳＢ変調波の離散
値を離散（デジタル）信号から連続（アナログ）信号へ
変換するデジタル／アナログ（Ｄ／Ａ）変換器とを備え
るＳＳＢ変調方式において、 前記ヒルベルト変換器をＦＩＲフィルタで構成した場合
に、前記ＦＩＲフィルタのインパルス応答がその中心に
対して対称であるとき、前記ＦＩＲフィルタのタップ長
Ｎが奇数の場合に、ｈ（ｋ）を前記ＦＩＲフィルタのタ
ップ係数、ｚ− １を前記ＦＩＲフィルタの１単位遅延と
すると、前記ＦＩＲフィルタの伝達関数Ｈ（ｚ）が次式 で表されることを特徴とするＳＳＢ変調方式。 - 【請求項２】 抑圧搬送波の単側波帯（ＳＳＢ）通信方
式の変調において、変調用低周波信号を入力としてこの
信号を連続（アナログ）信号から離散（デジタル）信号
へ変換するアナログ／デジタル変換器（Ａ／Ｄ変換器）
と、前記離散信号を約９０度移相するヒルベルト変換フ
ィルタと、前記ヒルベルト変換フィルタの出力と搬送波
発振器の出力を９０度移相した離散信号とを乗算する第
１の乗算器と、前記変調用低周波信号の離散信号を前記
ヒルベルト変換フィルタのタップ長の１／２遅延させる
遅延手段と、前記遅延手段と前記搬送波発振器の出力と
を乗算する第２の乗算器と、前記第１の乗算器と前記第
２の乗算器との出力を加算若しくは減算してＳＳＢ変調
波を得る加算（減算）手段と、前記ＳＳＢ変調波の離散
値を離散（デジタル）信号から連続（アナログ）信号へ
変換するデジタル／アナログ（Ｄ／Ａ）変換器とを備え
るＳＳＢ変調方式において、 前記Ａ／Ｄ変換器の出力を入力とするデシメータとＬＰ
Ｆ（低域通過ろ波器）を組み合わせてサンプリング速度
を低下させるデシメータＬＰＦと、前記デシメータＬＰ
Ｆの出力を前記ヒルベルト変換フィルタのタップ長の１
／２遅延させる遅延処理の入力とすることと、前記加算
（減算）処理の出力を入力とするインターポレータとＬ
ＰＦ（低域通過ろ波器）を組み合わせてサンプリング速
度を上昇させるインターポレータＬＰＦと、前記インタ
ーポレータＬＰＦの出力を前記Ｄ／Ａ変換器の入力とす
ることを特徴とするＳＳＢ変調方式。 - 【請求項３】 抑圧搬送波の単側波帯（ＳＳＢ）通信方
式の変調において、変調用低周波信号を入力としてこの
信号を連続（アナログ）信号から離散（デジタル）信号
へ変換するアナログ／デジタル変換器（Ａ／Ｄ変換器）
と、前記離散信号を約９０度移相するヒルベルト変換フ
ィルタと、前記ヒルベルト変換フィルタの出力と搬送波
発振器の出力を９０度移相した離散信号とを乗算する第
１の乗算器と、前記変調用低周波信号の離散信号を前記
ヒルベルト変換フィルタのタップ長の１／２遅延させる
遅延手段と、前記遅延手段と前記搬送波発振器の出力と
を乗算する第２の乗算器と、前記第１の乗算器と前記第
２の乗算器との出力を加算若しくは減算してＳＳＢ変調
波を得る加算（減算）手段と、前記ＳＳＢ変調波の離散
値を離散（デジタル）信号から連続（アナログ）信号へ
変換するデジタル／アナログ（Ｄ／Ａ）変換器とを備え
るＳＳＢ変調方式において、 前記Ａ／Ｄ変換器の出力を入力とするデシメータとＬＰ
Ｆ（低域通過ろ波器）を組み合わせてサンプリング速度
を低下させるデシメータＬＰＦと、前記デシメータＬＰ
Ｆの出力を前記ヒルベルト変換フィルタのタップ長の１
／２遅延させる遅延処理の入力とすることと、前記加算
（減算）処理の出力を入力とするインターポレータとＬ
ＰＦ（低域通過ろ波器）を組み合わせてサンプリング速
度を上昇させるインターポレータＬＰＦと、前記インタ
ーポレータＬＰＦの出力を前記Ｄ／Ａ変換器の入力と
し、前記Ａ／Ｄ変換器の前段のアンチエリアシングフィ
ルタを５次以下の次数の伝達関数のバタワース・フィル
タとし、前記Ｄ／Ａ変換器の後段のスムージングフィル
タを５次以下の次数の伝達関数のバタワース・フィルタ
とすることを特徴とするＳＳＢ変調方式。 - 【請求項４】 請求項１又は請求項２又は請求項３記載
のＳＳＢ変調処理方式を短波帯の無線装置の変調処理と
することを特徴とするＳＳＢ変調処理方式。 - 【請求項５】 請求項１又は請求項２又は請求項３記載
のＳＳＢ変調処理方式の処理をＤＳＰ（デジタル信号処
理用プロセッサ）で処理することを特徴とするＳＳＢ変
調方式。 - 【請求項６】 抑圧搬送波の単側波帯（ＳＳＢ）通信方
式の復調において、変調用低周波信号を入力としてこの
信号を連続（アナログ）信号から離散（デジタル）信号
へ変換するアナログ／デジタル変換器（Ａ／Ｄ変換器）
と、前記Ａ／Ｄ変換器の出力と正弦波信号のテーブルか
ら読み出した値を９０度移相した出力の各々の値を乗算
する第１の乗算器と、前記第１の乗算器の出力をろ波す
る第１の低域ろ波手段と、前記ろ波手段の出力を約９０
度移相するヒルベルト変換フィルタの出力を第一の入力
とする加算（減算）手段と、前記Ａ／Ｄ変換器の出力と
前記正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、前
記第２の乗算器の出力をろ波する第２の低域ろ波手段
と、前記ろ波手段の出力を前記ヒルベルト変換フィルタ
のタップ長の約１／２に相当する時間を遅延させる遅延
手段と、前記ヒルベルト変換フィルタの出力と前記遅延
手段の出力との加算（減算）を行う加算（減算）手段
と、前記加算（減算）手段の出力によりＳＳＢ復調波を
得て、この離散値を離散（デジタル）信号から連続（ア
ナログ）信号へ変換を行うデジタル／アナログ変換器
（Ｄ／Ａ変換器）を備えるＳＳＢ復調方式において、 前記ヒルベルト変換器をＦＩＲフィルタで構成した場合
に、前記ＦＩＲフィルタのインパルス応答がその中心に
対して対称であるとき、前記ＦＩＲフィルタのタップ長
Ｎが奇数の場合に、ｈ（ｋ）を前記ＦＩＲフィルタのタ
ップ係数、ｚ− １を前記ＦＩＲフィルタの１単位遅延と
すると、前記ＦＩＲフィルタの伝達関数Ｈ（ｚ）が次式 で表されることを特徴とするＳＳＢ復調方式。 - 【請求項７】 抑圧搬送波の単側波帯（ＳＳＢ）通信方
式の復調において、変調用低周波信号を入力としてこの
信号を連続（アナログ）信号から離散（デジタル）信号
へ変換するアナログ／デジタル変換器（Ａ／Ｄ変換器）
と、前記Ａ／Ｄ変換器の出力と正弦波信号のテーブルか
ら読み出した値を９０度移相した出力の各々の値を乗算
する第１の乗算器と、前記第１の乗算器の出力をろ波す
る第１の低域ろ波手段と、前記ろ波手段の出力を約９０
度移相するヒルベルト変換フィルタの出力を第一の入力
とする加算（減算）手段と、前記Ａ／Ｄ変換器の出力と
前記正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、前
記第２の乗算器の出力をろ波する第２の低域ろ波手段
と、前記ろ波手段の出力を前記ヒルベルト変換フィルタ
のタップ長の約１／２に相当する時間を遅延させる遅延
手段と、前記ヒルベルト変換フィルタの出力と前記遅延
手段の出力との加算（減算）を行う加算（減算）手段
と、前記加算（減算）手段の出力によりＳＳＢ復調波を
得て、この離散値を離散（デジタル）信号から連続（ア
ナログ）信号へ変換を行うデジタル／アナログ変換器
（Ｄ／Ａ変換器）を備えるＳＳＢ復調方式において、 前記Ａ／Ｄ変換器の出力を入力とするデシメータとＬＰ
Ｆ（低域通過ろ波器）を組み合わせてサンプリング速度
を低下させるデシメータＬＰＦと、前記デシメータＬＰ
Ｆの出力を前記Ａ／Ｄ変換器の出力に替えて前記第１の
乗算器及び前記第２の乗算器の入力とし、前記加算（減
算）手段の出力を入力とするインターポレータとＬＰＦ
（低域通過ろ波器）を組み合わせてサンプリング速度を
上昇させるインターポレータＬＰＦと、前記インターポ
レータＬＰＦの出力を前記Ｄ／Ａ変換器の入力とするこ
とを特徴とするＳＳＢ復調方式。 - 【請求項８】 抑圧搬送波の単側波帯（ＳＳＢ）通信方
式の復調において、変調用低周波信号を入力としてこの
信号を連続（アナログ）信号から離散（デジタル）信号
へ変換するアナログ／デジタル変換器（Ａ／Ｄ変換器）
と、前記Ａ／Ｄ変換器の出力と正弦波信号のテーブルか
ら読み出した値を９０度移相した出力の各々の値を乗算
する第１の乗算器と、前記第１の乗算器の出力をろ波す
る第１の低域ろ波手段と、前記ろ波手段の出力を約９０
度移相するヒルベルト変換フィルタの出力を第一の入力
とする加算（減算）手段と、前記Ａ／Ｄ変換器の出力と
前記正弦波信号のテーブルから読み出した９０度移相し
ない値の出力の各々の値を乗算する第２の乗算器と、前
記第２の乗算器の出力をろ波する第２の低域ろ波手段
と、前記ろ波手段の出力を前記ヒルベルト変換フィルタ
のタップ長の約１／２に相当する時間を遅延させる遅延
手段と、前記ヒルベルト変換フィルタの出力と前記遅延
手段の出力との加算（減算）を行う加算（減算）手段
と、前記加算（減算）手段の出力によりＳＳＢ復調波を
得て、この離散値を離散（デジタル）信号から連続（ア
ナログ）信号へ変換を行うデジタル／アナログ変換器
（Ｄ／Ａ変換器）を備えるＳＳＢ復調方式において、 前記Ａ／Ｄ変換器の出力を入力とするデシメータとＬＰ
Ｆ（低域通過ろ波器）を組み合わせてサンプリング速度
を低下させるデシメータＬＰＦと、前記デシメータＬＰ
Ｆの出力を前記Ａ／Ｄ変換器の出力に替えて前記第１の
乗算器及び前記第２の乗算器の入力とし、前記加算（減
算）手段の出力を入力とするインターポレータとＬＰＦ
（低域通過ろ波器）を組み合わせてサンプリング速度を
上昇させるインターポレータＬＰＦと、前記インターポ
レータＬＰＦの出力を前記Ｄ／Ａ変換器の入力とし、前
記Ａ／Ｄ変換器の前段のアンチエリアシングフィルタを
５次以下の次数の伝達関数のバタワース・フィルタと
し、前記Ｄ／Ａ変換器の後段のスムージングフィルタを
５次以下の次数の伝達関数のバタワース・フィルタとす
ることを特徴とするＳＳＢ復調方式。 - 【請求項９】 請求項６又は請求項７又は請求項８記載
のＳＳＢ復調処理方式を短波帯の無線装置の復調処理と
することを特徴とするＳＳＢ復調処理方式。 - 【請求項１０】 請求項６又は請求項７又は請求項８記
載のＳＳＢ復調処理方式の処理をＤＳＰ（デジタル信号
処理用プロセッサ）で処理することを特徴とするＳＳＢ
復調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093500A JP2001284966A (ja) | 2000-03-30 | 2000-03-30 | Ｓｓｂ変調方式及びｓｓｂ復調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093500A JP2001284966A (ja) | 2000-03-30 | 2000-03-30 | Ｓｓｂ変調方式及びｓｓｂ復調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284966A true JP2001284966A (ja) | 2001-10-12 |
Family
ID=18608679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000093500A Pending JP2001284966A (ja) | 2000-03-30 | 2000-03-30 | Ｓｓｂ変調方式及びｓｓｂ復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284966A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101180791A (zh) * | 2005-04-19 | 2008-05-14 | Nxp股份有限公司 | 解调残留边带信号的设备 |
| CN108199996A (zh) * | 2017-11-21 | 2018-06-22 | 上海微波技术研究所（中国电子科技集团公司第五十研究所） | 基于fpga的独立边带调制信号解调方法 |
-
2000
- 2000-03-30 JP JP2000093500A patent/JP2001284966A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101180791A (zh) * | 2005-04-19 | 2008-05-14 | Nxp股份有限公司 | 解调残留边带信号的设备 |
| JP2008537426A (ja) * | 2005-04-19 | 2008-09-11 | エヌエックスピー ビー ヴィ | 残留側波帯信号成分を復調する復調装置 |
| CN108199996A (zh) * | 2017-11-21 | 2018-06-22 | 上海微波技术研究所（中国电子科技集团公司第五十研究所） | 基于fpga的独立边带调制信号解调方法 |
| CN108199996B (zh) * | 2017-11-21 | 2020-07-14 | 上海微波技术研究所（中国电子科技集团公司第五十研究所） | 基于fpga的独立边带调制信号解调方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100373299B1 (ko) | 신호 변환 방법 및 장치 | |
| US8514979B2 (en) | Integrated demodulator, filter and decimator (DFD) for a radio receiver | |
| US5621345A (en) | In-phase and quadrature sampling circuit | |
| US7685217B2 (en) | Channel-select decimation filter with programmable bandwidth | |
| US5872480A (en) | Programmable down-sampler having plural decimators and modulator using same | |
| JP2001519611A (ja) | ダウン／アップコンバージョンの装置および方法 | |
| US9148162B2 (en) | Digital down converter with equalization | |
| CN108763720B (zh) | 采样率可任意下调的ddc的实现方法 | |
| JPH11261659A (ja) | ディジタル信号伝送装置 | |
| US7514993B2 (en) | IQ demodulator | |
| Kodali et al. | DDC and DUC filters in SDR platforms | |
| JP4063563B2 (ja) | 直接検波回路 | |
| JPS5870606A (ja) | Ｆｍ信号のデジタル復調器 | |
| JP2001284966A (ja) | Ｓｓｂ変調方式及びｓｓｂ復調方式 | |
| JP2010130185A (ja) | サンプリングレート変換回路 | |
| JP4843347B2 (ja) | 受信システム | |
| EP0810729B1 (en) | Frequency conversion & modulation circuits | |
| JP2002300224A (ja) | 受信装置 | |
| JP2001086174A (ja) | Ｓｓｂ復調方式 | |
| JP2914979B2 (ja) | 周波数変換装置 | |
| EP1160978A1 (en) | Digital filter | |
| JP4098052B2 (ja) | 直接検波回路 | |
| JP2001069182A (ja) | Ａｍ復調方式 | |
| JP3893197B2 (ja) | デジタル変調回路 | |
| JP2001332972A (ja) | 信号処理装置および信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |