JP4098052B2 - 直接検波回路 - Google Patents
直接検波回路 Download PDFInfo
- Publication number
- JP4098052B2 JP4098052B2 JP2002288254A JP2002288254A JP4098052B2 JP 4098052 B2 JP4098052 B2 JP 4098052B2 JP 2002288254 A JP2002288254 A JP 2002288254A JP 2002288254 A JP2002288254 A JP 2002288254A JP 4098052 B2 JP4098052 B2 JP 4098052B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- detection circuit
- multiplier
- direct detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明は、受信機等に用いられる直接検波回路に係り、特にイメージ信号除去比を向上でき、更にハードウェアの負荷や処理の負荷を軽減できる直接検波回路に関する。
【0002】
【従来の技術】
受信機等に用いられる検波方式の1つである直接検波方式の検波回路では、変調された電波を受信して、この受信信号の中心周波数(希望受信周波数)とほぼ同一の周波数(ローカル周波数)の搬送波信号を局部発振器で出力し、受信信号と局部発振器からの局部発振信号と混合することにより、RF帯域の受信波を直接ベースバンド信号に変換して検波復調するように構成されている。
【0003】
まず、直接検波方式の検波回路の概略構成について、図8を使って説明する。図8は、直接検波方式を実現する一般的な直接検波回路の構成ブロック図である。
直接検波方式を実現する一般的な直接検波回路(従来の第1の直接検波回路)は、図8に示すように、帯域ろ波フィルタ(図ではBand Pass Filter:BPF)1と、増幅器2と、乗算器3と、乗算器4と、局部発振器5と、90°移相器6と、低域ろ波器7(図ではLow Pass Filter:LPF)と、低域ろ波器8と、AD変換器9と、AD変換器10と、ベースバンド復調部11とから構成されている。
【0004】
帯域ろ波フィルタ1は、空中線から入力された受信信号を所要の帯域、減衰量にフィルタリングして希望の周波数帯域の信号を抽出して出力する一般的な帯域ろ波フィルタである。
増幅器2は、受信機で必要な所定の増幅度を有する一般的な増幅器である。
【0005】
局部発振器5は、受信周波数と同一の周波数の搬送波を出力する一般的な局部発振器である。
90°移相器6は、局部発振器5から出力される信号を90°移相させる移相器である。
乗算器3は、局部発振器5から出力される受信周波数と同一の周波数の搬送波と受信信号との乗算を行って同相成分を出力するものである。
乗算器4は、局部発振器5からの受信周波数と同一の周波数の搬送波を90°移相器6で90°移相させた搬送波と受信信号との乗算を行って直交成分を出力するものである。
【0006】
低域ろ波器7は、乗算器3から出力される同相成分の2倍波を除去する一般的な低域ろ波器(Low Pass Filter:LPF)である。
低域ろ波器8は、乗算器4から出力される直交成分の2倍波を除去する一般的な低域ろ波器(Low Pass Filter:LPF)である。
【0007】
AD変換器9は、アナログ信号をデジタル信号に変換し、同相成分のデジタル信号を出力するものである。
AD変換器10は、アナログ信号をデジタル信号に変換し、直交成分デジタル信号を出力するものである。
ベースバンド復調部11は、入力される同相成分及び直交性分のデジタル信号からデジタル信号処理により復調処理を行い、復調信号を出力するものである。
【0008】
次に、従来の第1の直接検波回路の動作について、図8を使って説明する。
従来の第1の直接検波回路では、空中線から入力された受信信号が、帯域ろ波フィルタ(BPF)1で所要の帯域、減衰量にフィルタリングされて希望の周波数帯域の受信信号となり、増幅器2において受信機で必要な所定の増幅度で増幅される。
【0009】
そして、増幅器2からの増幅された受信信号は、乗算器3において、局部発振器5からの受信周波数と同一の周波数の搬送波と乗算されて、同相成分が出力されると共に、乗算器4で局部発振器5からの搬送波を90°移相器6で90°移相させた搬送波と乗算されて、直交成分が出力される。
【0010】
乗算器3からの同相成分、及び乗算器4からの直交成分は、各々低域ろ波器7、低域ろ波器8で2倍波が除去され、AD変換器9、AD変換器10でアナログ信号からデジタル信号に変換されて、同相出力及び直交出力のデジタル信号が出力され、ベースバンド復調部11で復調処理が為されて、復調信号が出力されるようになっている。
【0011】
従来の第1の直接検波回路による周波数変換の様子を周波数スペクトラムで説明すると、図9に示すように、局部発振器5から発振される受信周波数と同一の周波数の搬送波を乗算することによってダウンコンバートされ、ベースバンドフィルタ(LPF7,8)でベースバンド帯域の受信希望信号の同相、直交成分信号が抽出されて出力されることになる。図9は、直交検波方式の周波数変換の様子(周波数スペクトラム)を示す説明図である。
【0012】
しかしながら、このような直接検波方式においては、局部発振器5からの搬送波出力周波数と希望受信周波数が同一であるため、局部発振器5からの出力が、再び乗算処理の別の入力に入力されて局部発振器5の出力と再度乗算されベースバンド信号のDC成分にオフセットが生じるDC(直流)オフセットという現象を生じたり、乗算されたベースバンド信号の中心が周波数0(ぜろ)の近傍であるため、1/f雑音を生じたりするといった根本的な問題があり、広帯域で安定に受信を行うことが困難であった。
【0013】
これに対して低IF(low Intermediate Frequency:low IF)方式の直接検波回路がある。
低IF方式の直接検波回路とは、希望受信周波数と局部発振器の周波数にDCオフセットや1/f雑音を生じない程度のオフセット周波数(周波数差)を設けて低いIFに直交した局部発振器により変換し、その後そのオフセット周波数でデジタル信号処理により周波数変換を行い、同相出力と直交出力を得るものである。
【0014】
ここで、従来の低IF方式の直接検波回路(従来の第2の直接検波回路)の構成例について、図10を使って説明する。図10は、従来の低IF方式の直接検波回路の構成例の構成ブロック図である。
従来の低IF方式の直接検波回路(従来の第2の直接検波回路)は、図10に示すように、帯域ろ波フィルタ(図ではBand Pass Filter:BPF)1と、増幅器2と、乗算器3と、乗算器4と、局部発振器5′と、90°移相器6と、低域ろ波器7(図ではLow Pass Filter:LPF)と、低域ろ波器8と、AD変換器9と、AD変換器10と、ベースバンド復調部11と、周波数変換処理部12とから構成されている。
【0015】
従来の第2の検波回路における局部発振器5′と、周波数変換処理部12を除く部分は、従来の第1の検波回路と同様である。
局部発振器5′は、希望受信周波数にDCオフセットや1/f雑音を生じない程度のオフセット(周波数差)を設けた周波数の搬送波を出力する一般的な局部発振器である。
周波数変換処理部12は、デジタル信号処理によって、局部発振器5′で設けたオフセットを周波数変換によって取り除くデジタル信号処理を行うものである。
【0016】
従来の第2の検波回路の動作は、空中線から入力された受信信号が、帯域ろ波フィルタ(BPF)1で所要の帯域、減衰量にフィルタリングされて希望の周波数帯域の受信信号となり、増幅器2において受信機で必要な所定の増幅度で増幅されされる。
【0017】
そして、増幅器2からの増幅された受信信号は、乗算器3において、局部発振器5′からの受信周波数とオフセット周波数を有する周波数の搬送波と乗算されて、同相成分が出力されると共に、乗算器4で局部発振器5′からの搬送波を90°移相器6で90°移相させた搬送波と乗算されて、直交成分が出力される。
【0018】
乗算器3からの同相成分、及び乗算器4からの直交成分は、各々低域ろ波器7、低域ろ波器8で2倍波が除去され、AD変換器9、AD変換器10でアナログ信号からデジタル信号に変換されて、同相出力及び直交出力のデジタル信号が出力され、周波数変換処理部12で前述のオフセット周波数だけ周波数変換され、ベースバンド復調部11で復調処理が為されて、復調信号が出力されるようになっている。
【0019】
従来の第2の直接検波回路による周波数変換の様子を周波数スペクトラムで説明すると、図11に示すように、希望波(図中網掛け部分)を含む受信信号に局部発振器5から発振される(受信周波数+オフセット)の周波数の搬送波を乗算することによってダウンコンバートされてベースバンド帯域に周波数変換され、希望波(図中、右の網掛け部分)は、オフセットされている周波数帯に変換され、ベースバンドフィルタ(LPF7,8)でベースバンド帯域の同相、直交成分信号が出力され、A/D変換後にチャネル選択フィルタの機能を実現する周波数変換処理部12の処理で希望波部分(図中、左の網掛け部分)が抽出されて、周波数0(ぜろ)の近傍にくることになる。図11は、低IF方式の直交検波の周波数変換の様子(周波数スペクトラム)を示す説明図である。
【0020】
しかし低IF方式ではイメージ周波数(影像周波数)の信号が希望信号と折り重ならないようにイメージ信号を抑圧する必要がある。
上記従来の第2の直接検波回路では、送信側の局部発振周波数の乗算の際に発生したイメージ周波数の信号が含まれる受信信号について、帯域ろ波フィルタ1で希望波に対してイメージ周波数信号を充分に減衰させることが難しいという問題点があり、場合によっては、帯域ろ波フィルタ1の中心周波数や帯域等を可変にする必要が生じてくる。
つまり、図10に示したような構成方法では、直接検波回路を有する受信機の広帯域性を得ることが難しく、低IF方式を広帯域受信機として構成することが困難となる。
【0021】
上記のようなイメージ周波数信号の問題に対して、イメージ信号を除去する処理構成を設ける方法がある。
例えば、低IF方式の直接検波回路において、希望受信周波数とオフセット周波数を設けた局部発振周波数を乗算して低IFにダウンコンバートした後にイメージ除去処理を行い、その後デジタル信号処理によりオフセット周波数を周波数変換して同相出力と直交出力を得るものである。
【0022】
ここで、従来の低IF方式でイメージ信号除去処理を設けた直接検波回路(従来の第3の直接検波回路)の構成例について、図12を使って説明する。図12は、従来の低IF方式でイメージ信号除去処理を設けた直接検波回路の構成例の構成ブロック図である。
従来の低IF方式でイメージ信号除去処理を設けた直接検波回路(従来の第3の直接検波回路)は、図12に示すように、従来の第2の直接検波回路の構成に加えて、AD変換器9、AD変換器10の前段にイメージ除去処理部13を設けた構成である。
【0023】
従来の第3の検波回路では、第2の検波回路と同様に、局部発振器5′からの受信周波数とオフセット周波数を有する周波数の搬送波を用いて、乗算器3及び乗算器4で同相成分、直交成分が出力され、低域ろ波器7、低域ろ波器8で2倍波が除去されたものについて、イメージ除去処理部13でイメージ周波数の信号が除去されてから、周波数変換処理部12で前述のオフセット周波数だけ周波数変換され、ベースバンド復調部11で復調処理が為されて、復調信号が出力されるようになっている。
【0024】
尚、直接検波方式の受信機に関する従来技術としては、平成10年3月10日公開の特開平10−70482号「受信機」(出願人:フィリップス エレクトロニクス ネムローゼ フェンノートシャップ、発明者:ポール、アンソニー、ムーア他)がある。
この従来技術は、直接検波された妨害波の周波数よりも高い中間周波数を発生させる局部発振信号を使用して、入力信号の周波数をダウンコンバートする集積受信機であり、これにより、振幅変調妨害信号の影響を取り除くことができるものである。(特許文献1参照)。
【0025】
また、直接検波方式の受信機に関する別の従来技術としては、平成13(2001)年3月23日公開の特開2001−77717号「受信機」(出願人:株式会社東芝、発明者:鶴見 博史他)がある。
この従来技術は、対象とするシステム帯域を一括して受信し、ディジタル処理によってチャネル選択を行う広帯域の受信機において、受信信号をローカル周波数にて直交復調した後にイメージ抑圧するか、又は、直交復調した信号をデジタル信号に変換してからイメージ抑圧して、ディジタル処理によって所望チャネルを復調し、所望チャネルを選択する受信機としており、これにより、広帯域が一括受信され、ディジタル処理による柔軟な処理が可能であると共に、充分なイメージ抑圧度が得られるものである。(特許文献2参照)。
【0026】
また、本発明に関連するデシメーションフィルタに関する先行技術としては、平成5年7月13日公開の特開平5−175785号「デシメーション用ディジタルフィルタ」(出願人:松下電器産業株式会社、発明者:金秋 哲彦他)(特許文献3参照)、平成5年11月12日公開の特開平5−299973号「デシメーションフィルタ」(出願人:富士通株式会社、発明者:小泉 伸和他)(特許文献4参照)、平成10年8月7日公開の特開平10−209815号「デシメーションフィルタ」(出願人:松下電器産業株式会社、発明者:畠中 秀晃他)(特許文献5参照)、平成13(2001)年3月23日公開の特開2001−77667号「デシメーションフィルタ」(出願人:株式会社日立製作所他、発明者:長谷川 晴弘他)(特許文献6参照)等がある。
【0027】
【特許文献1】
特開平10−70482号公報
【特許文献2】
特開2001−77717号公報
【特許文献3】
特開平5−175785号公報
【特許文献4】
特開平5−299973号公報
【特許文献5】
特開平10−209815号公報
【特許文献6】
特開2001−77667号公報
【0028】
【発明が解決しようとする課題】
しかしながら、従来の第3の直接検波回路では、イメージ除去処理部13がアナログ処理であるため、アナログ素子のばらつき等によりアナログフィルタの係数誤差等が発生し、イメージ除去比が充分でないといった問題が存在する。
例えば素子値のばらつきが平均値として1%の場合、アナログ処理では40dB程度のイメージ抑圧比が限度であり、イメージ除去の性能が悪いという問題点があった。
【0029】
そこで、アナログ処理では、アナログフィルタの係数誤差等の関係でイメージ除去比が充分でないという問題点を解決する方法として、イメージ除去をデジタル信号処理により行うことによって、イメージ除去比を向上する技術が、特願2002−083191号「直接検波回路」(出願人:日立国際電気株式会社、発明者:井手 輝二他)に提案されている。
【0030】
特願2002−083191号提案の「直接検波回路」は、低IF方式の受信機において、デジタル信号処理によりイメージ信号を除去するものである。
【0031】
特願2002−083191号提案の「直接検波回路」について、図13を使って簡単に説明する。図13は、デジタル信号処理によりイメージ信号を除去する直接検波回路の構成例を示すブロック図である。
当該提案の直接検波回路は、図12に示した低IF方式でイメージ信号除去処理を設けた直接検波回路における、アナログ処理によるイメージ除去処理部13の代わりに、AD変換器9及びAD変換器10の後段にデジタル処理によるイメージ除去処理部13′を設けたものである。
【0032】
図13に示す直接検波回路では、空中線から入力された受信信号が、帯域ろ波フィルタ(BPF)1で所要の帯域、減衰量によりイメージ信号以外の信号が除去され、増幅器2において受信機で必要な所定の増幅度で線形増幅される。
【0033】
そして、増幅器2からの増幅された受信信号は、乗算器3において、局部発振器5′からの受信周波数とオフセット周波数を有する周波数の搬送波と乗算されて、同相成分が出力されると共に、乗算器4で局部発振器5′からの搬送波を90°移相器6で90°移相させた搬送波と乗算されて、直交成分が出力される。そして、同相成分、直交成分各々が、低域ろ波器7、低域ろ波器8で2倍波が除去され、AD変換器9、AD変換器10でアナログ信号からデジタル信号に変換され、デジタル信号の同相出力及び直交出力が得られる。
【0034】
そして、デジタル信号の同相出力及び直交出力は、デジタル信号処理によるイメージ除去処理部13′によりイメージ信号が除去され、周波数変換処理部12でオフセット周波数だけ周波数変換され、ベースバンド復調部11により復調処理されて出力される。
【0035】
上記提案された直接検波回路では、デジタル信号処理によりイメージ信号を除去する方法であるから、60dB程度のイメージ抑圧比が可能であるが、低IF方式を広帯域受信機として構成する場合に、図11で説明したように、広帯域信号を変換(ダウンコンバート)した後に、チャネル選択フィルタにより希望波を選択する際に、狭帯域の厳密な特性を有するデジタル信号処理によるフィルタが必要となり、フィルタ処理に対する負荷が問題となる。
【0036】
本発明は上記実情に鑑みて為されたもので、デジタル信号処理により広帯域信号から狭帯域信号を抽出する際のチャネル選択フィルタ特性を厳密に実現しなければならないという問題点を解決し、イメージ除去比を向上しながら、更に狭帯域信号を抽出するチャネル選択フィルタを実現するためのハードウェアの負荷や処理の負荷を軽減できる直接検波回路を提供することを目的とする。
【0037】
【課題を解決するための手段】
本発明は、低IF方式の直接検波回路であって、
受信信号に対して帯域制限を行う第1の帯域制限部と、
前記帯域制限された受信信号に対して、受信周波数に対するオフセットを有する局部発振周波数で低減に周波数変換する第1の周波数変換部と、
前記周波数変換された受信信号を特定のサンプリング周波数でデジタル信号に変換するデジタル変換部とを備え、
前記デジタル信号に対してイメージ除去処理を施すイメージ除去部と、
前記イメージ除去された信号に対して周波数を低減する第2の周波数変換部と、
前記第2の周波数変換部からの出力について、サンプリングされているサンプリング周波数を降下させるレート変換を行うレート変換部から成る組を1又は複数備え、
前記イメージ除去部と前記第2の周波数変換部と前記レート変換部とから成る組から出力される前記レート変換された信号から、希望波の帯域信号を抽出する第2の帯域制限部と、
前記第2の帯域制限部により抽出された帯域信号に対して前記オフセットを取り除く周波数変換処理を行う第3の周波数変換部とを備えたことを特徴とするものなので、イメージ除去比を向上しながら、更に狭帯域信号を抽出するチャネル選択フィルタを実現するためのハードウェアの負荷や処理の負荷を軽減できる。
【0041】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【0042】
本発明に係る直接検波回路は、受信周波数に対してオフセットを有する周波数の搬送波を発振する局部発振器を用いて直交検波された同相成分のデジタル信号と直交成分のデジタル信号を入力し、デジタル信号処理部で受信信号に含まれるイメージ周波数信号を除去するイメージ除去部と、イメージ除去された信号に対して周波数を低減する周波数変換部と、サンプリング周波数を降下させるレート変換を行うレート変換部との組を1組又は複数連続接続してサンプリング周波数を降下させてから、広帯域信号から希望波の狭帯域信号を抽出し、直交検波の際の局部発振器で設けたオフセットを取り除くので、イメージ除去比を向上しながら、更に狭帯域信号を抽出するチャネル選択フィルタを実現するためのハードウェアの負荷や処理の負荷を軽減できるものである。
【0043】
まず、本発明に係る直接検波回路の原理的構成について図1を使って説明する。図1は、本発明に係る直接検波回路の原理的構成例を示す構成ブロック図である。尚、図13と同様の構成をとる部分については同一の符号を付して説明する。
【0044】
本発明に係る低IF方式の直接検波回路(本回路)は、図1に示すように、従来と同様の構成として、帯域ろ波フィルタ(図ではBand Pass Filter:BPF)1と、増幅器2と、乗算器3と、乗算器4と、局部発振器5′と、90°移相器6と、低域ろ波器7(図ではLow Pass Filter:LPF)と、低域ろ波器8と、AD変換器9と、AD変換器10とから構成され、更に本発明の特徴部分であるデジタル信号処理部20が設けられている。
【0045】
尚、本発明の実施の形態における各部と図1の各部との対応を示すと、広帯域帯域制限部は帯域ろ波フィルタ1と低雑音増幅器2に相当し、第1の周波数変換部は、乗算器3と乗算器4と局部発振器5′と90°移相器6と低域ろ波器7と低域ろ波器8に相当し、デジタル変換部はAD変換器9とAD変換器10に相当している。
【0046】
次に、本回路の各部について説明するが、従来と同様の構成については、説明を省略し、本発明の特徴部分であるデジタル信号処理部20について具体的に説明する。
本発明のデジタル信号処理部20は、オフセットを含む局部発振周波数により変換された受信信号の同相、直交各成分のデジタル信号に対して、デジタル信号処理により、受信信号に含まれるイメージ周波数信号(イメージ信号)を除去するイメージ除去処理と、周波数変換処理と、サンプリング周波数を降下させるレート変換(デシメーション)処理とを組合せ、当該組合せ処理を1回又は、複数回施した後に、チャネル選択フィルタで帯域を制限して希望波信号を抽出し、前記局部発振器で設けた前記オフセットを取り除く周波数変換処理を行って、最終的に復調処理を行うものである。
【0047】
本発明の直接検波回路におけるデジタル信号処理部20の内部構成例について、図2を使って説明する。図2は、本発明の直接検波回路におけるデジタル信号処理部20の内部構成例を示すブロック図である。尚、図2では、イメージ除去処理、周波数変換処理、レート変換処理の組合せを2段設けた構成例を示している。
【0048】
本発明の直接検波回路におけるデジタル信号処理部20の内部構成例は、図2に示すように、1段目として、前段の周波数変換により発生したイメージ信号を除去するイメージ除去処理部21と、周波数LO2で周波数変換する複素周波数変換器22と、間引き処理によりサンプリング周波数を降下するレート変換処理部23とから構成され、それに続いて2段目として、イメージ除去処理部24と、周波数LO3で変換する複素周波数変換器25と、レート変換処理部26とから構成され、更にそれに続いて、同相,直交各成分信号に対して、帯域制限を行って希望波信号を抽出する帯域フィルタ27a,帯域フィルタ27bと、局部発振器5′で設けたオフセットを取り除くために周波数LO4で変換する複素周波数変換器28と、復調処理を行う復調処理部29とから構成されている。
【0049】
尚、本発明の実施の形態における各部と図2の各部との対応を示すと、イメージ除去部はイメージ除去処理部21、24に相当し、第2の周波数変換部は、複素周波数変換器28に相当し、狭帯域帯域制限部は帯域フィルタ27a、27bに相当し、第3の周波数変換部は、複素周波数変換器22、25に相当し、レート変換部はレート変換処理部23,26に相当している。
【0050】
次に、本発明の直接検波回路の動作について、図1、図2、図3を使って動作原理もふまえて説明する。図3は、本発明の直接検波回路における各処理結果を周波数スペクトル上で示した説明図である。尚、図3では、広帯域信号として7チャネルの信号を有し、その中の第1チャネル(図中網掛け)が所望チャネル(希望波)である例を示している。
【0051】
本発明の直接検波回路では、空中線から入力された受信信号が、帯域ろ波フィルタ(BPF)1で所要の帯域(図3(a)の右側[広帯域信号])、減衰量によりイメージ信号以外の信号が除去され、増幅器2において受信機で必要な所定の増幅度で線形増幅される。
【0052】
そして、増幅器2からの増幅された受信信号は、乗算器3において、局部発振器5′からの受信周波数とオフセット周波数を有する周波数の搬送波と乗算されて、同相成分が出力されると共に、乗算器4で局部発振器5′からの搬送波を90°移相器6で90°移相させた搬送波と乗算されて、直交成分が出力される。
【0053】
この、希望波(図中網掛け部分)を含む受信信号に局部発振器5′から発振される(受信周波数+オフセット)の周波数の搬送波を乗算することによってダウンコンバートされてベースバンド帯域(図3(a)の左側)に周波数変換され、希望波(図中、右の網掛け部分)は、オフセットされている周波数帯に変換されることになる。
【0054】
そして、同相成分、直交成分各々が、低域ろ波器7、低域ろ波器8で2倍波が除去され、AD変換器9、AD変換器10でサンプリング周波数fsによりサンプリングされて、アナログ信号からデジタル信号に変換される。(図3(b))
【0055】
ここで、局部発振器5′の出力信号の振幅をVC、角周波数をωC+ωΔf、送信信号の信号成分の振幅をVS、角周波数をωSS、イメージ信号成分の振幅をVi、角周波数をωSiとすると、乗算器3及び乗算器4に入力される受信信号Vrfは、次式となる。
Vrf=Vi・cos(ωC−ωSi)t+VS・cos(ωC+ωSS)t
【0056】
そして、乗算器3におけるミキサの変換係数をKとすると、乗算器3の出力VMIX01は次式となる。
そして、乗算器3の出力から2倍波が除去された低域ろ波器7の出力VLPF01は次式となる。
【0057】
一方、乗算器4におけるミキサの変換係数を乗算器3と同様にKとすると、乗算器4の出力VMIX02は次式となる。
そして、乗算器4の出力から2倍波が除去された低域ろ波器8の出力VLPF02は次式となる。
【0058】
そして、デジタル信号処理部20の内部で、図3(b)に示す信号に対して、まず、イメージ除去処理部21によりイメージ信号を除去することによって、不要なチャネルの信号が除去され、更に残った信号について複素周波数変換器22において周波数LO2で周波数変換され、更にレート変換処理部23において、1/2のデシメーション処理(サンプリング周波数降下:fs/2)を行い、図3(c)に示す信号に変換される。
【0059】
ここで、複素周波数変換器22における搬送波周波数LO2は、AD変換器9及びAD変換器10におけるサンプリング周波数fsの1/4を想定している。また、デシメーション処理とは、間引き処理によりサンプリング周波数を下降してレート変換を行う一般的な処理である。
【0060】
そして、更に図3(c)に示す信号に対して、イメージ除去処理部24によりイメージ信号を除去することによって、不要なチャネルの信号が除去され、更に残った信号について複素周波数変換器25において周波数LO3で周波数変換され、更にレート変換処理部26において、1/2のデシメーション(サンプリング周波数降下:fs/4)を行い、図3(d)に示す信号に変換される。
ここで、複素周波数変換器25における搬送波周波数LO3は、AD変換器9及びAD変換器10におけるサンプリング周波数fsの1/8を想定している。
【0061】
そして、更に図3(d)に示す信号に対して、帯域フィルタ27a及び帯域フィルタ27bでチャネル選択のための帯域制限を施して所望信号(希望波)が抽出され、更に複素周波数変換器28において周波数LO4の周波数変換でオフセット周波数だけ周波数変換されてベースバンド信号となり、復調処理部29で復調処理が為されて、復調信号が出力されるようになっている。
【0062】
上記デジタル信号処理部20内の動作、特にレート変換処理部23、レート変換処理部26におけるデシメーション処理によって、従来AD変換器9及びAD変換器10におけるサンプリング周波数fsで行っていたチャネル選択フィルタ(帯域制限フィルタ)の処理を、本発明の帯域フィルタ27a,27bでは、サンプリング周波数fsの1/4の周波数で行うことができ、処理を効率よく行うことができる。
また、イメージ除去処理が多段となるが、サンプリング周波数を降下させて行うため、イメージ除去処理において、処理負荷が増大することはない。
【0063】
尚、図2では、イメージ除去処理、周波数変換処理、レート変換処理の組合せを2段設けた構成例を示して説明したが、当該組合せを何段にするかに付いては、本発明で限定するものではない。
【0064】
次に、本発明の直接検波回路のデジタル信号処理部20内部の具体的な構成例について、図4を使って説明する。図4は、本発明の直接検波回路のデジタル信号処理部20内部の具体的な構成例を示すブロック図である。尚、図4では、図2のレート変換処理部26を割愛した構成例を示している。
【0065】
まず、イメージ除去処理部21の内部構成例としては、遅延器61と、ヒルベルトフィルタ62と、加算器63とから構成されている。
また、同様に、イメージ除去処理部24の内部構成例としては、遅延器81と、ヒルベルトフィルタ82と、加算器83とから構成され、各部の動作はイメージ除去処理部21のそれと同様である。
【0066】
そして、レート変換処理部23の内部構成例としては、同相成分側の低域フィルタ71aと、デシメート処理部72aと、直交成分側の低域フィルタ71bと、デシメート処理部72bとから構成されている。
【0067】
まず、イメージ除去処理部21及びイメージ除去処理部24内の各部について説明する。
イメージ除去処理部21及びイメージ除去処理部24は、前段の周波数変換によって発生したイメージ周波数信号を除去するものである。
イメージ除去処理部21及びイメージ除去処理部24内の各部は、どちらも同様の構成であり動作も同様であるので、イメージ除去処理部21内部の構成で説明する。
【0068】
ヒルベルトフィルタ62は、ヒルベルト変換処理を行って入力信号を90度移相させる移相処理を行う有限長インパルス応答(Finite impulse Response:FIR)フィルタである。尚、具体的構成例については、後述する。
また、入力デジタル信号を90度移相させる移相処理を行う構成であれば、ヒルベルトフィルタに限定せず、別の構成であっても構わない。
ヒルベルトフィルタを用いたシミュレーション結果では、イメージ除去比60dBと大きな効果が得られることが確認されているので、ヒルベルトフィルタを用いることが好適と考えられる。
【0069】
遅延器61は、ヒルベルトフィルタ62における処理遅延時間に相当する遅延時間分だけ、入力信号を遅延させる遅延器である。
加算器63は、ヒルベルトフィルタ62で90°移相された直交成分信号と、遅延器61で遅延された同相成分信号とを加算又は減算する加算器である。
【0070】
次に、レート変換処理部23内の各部について説明する。
レート変換処理部23は、A/D変換処理によってサンプリングされたデジタル信号に対して、当該サンプリング周波数よりも低い周波数によるデジタル信号を取得する間引き処理(デシメート処理)を行って、レート変換をおこなうものである。
【0071】
レート変換処理部23の具体的実現方法は、デシメーションフィルタとして知られている公知の技術であり、本発明ではその内部構成を限定するものではない。
デシメーションフィルタの公知技術としては、特開平10−209815「デシメーションフィルタ」等に、詳しく記載されている。
図4に示したレート変換処理部23の内部構成例は、その一例である。
【0072】
低域フィルタ71a及び低域フィルタ71bは、入力信号のサンプリング周波数と同様のクロックで動作するローパスフィルタ(LPF)で、デシメーションによるエリアシングを低減するものである。
【0073】
デシメート処理部72a及びデシメート処理部72bは、同相、直交各成分に対して、低域フィルタ71a及び低域フィルタ71bでサンプリング周波数が降下された信号列を出力するものである。
【0074】
複素周波数変換器25は、周波数LO3で2回目の周波数変換を行うものである。
帯域フィルタ27a及び帯域フィルタ27bは、帯域制限を施して所望信号(希望波)を抽出するチャネル選択フィルタの働きをするものである。
複素周波数変換器28は、従来の周波数変換処理部12の代わりに設けたもので、局部発振器5′で設けたオフセットを周波数変換によって取り除くデジタル信号処理を行い、同相成分信号と直交成分信号を出力するものである。
復調処理部27は、従来のベースバンド復調部11と同様に、復調処理を行うものである。
【0075】
次に、図4に示したデジタル信号処理部20の具体的構成例における具体的動作について、動作原理もふまえて説明する。
デジタル信号処理部20の内部では、AD変換器9からのデジタル信号は、遅延器61で遅延され、AD変換器10からのデジタル信号は、ヒルベルトフィルタ62でヒルベルト変換され、加算器63で両者が加算されて、イメージ信号が除去されることになる。
【0076】
低域ろ波器8の出力VLPF02が、AD変換器10でアナログ信号からデジタル信号に変換され、ヒルベルトフィルタ62でヒルベルト変換された信号VHIL0は次式となる。
【0077】
そして、加算器63の出力VADDは次式となる。
【0078】
尚、イメージ信号(ωSi)と受信希望波信号(ωSS)の関係が逆である場合は、加算器63を減算することにより、同様にイメージ信号が除去できる。
【0079】
上式において、イメージ信号(ωSi)が抽出されているが、最初に定義した変数の記号がそのままなのでイメージ信号(ωSi)と受信希望波信号(ωSS)の関係が逆であると考えると受信希望波信号が抽出できることになる。
【0080】
そして、イメージ信号が除去された加算器63の出力信号は、複素周波数変換器22〜複素周波数変換器25介して、周波数変換、レート変換、イメージ除去を繰り返し、最終的に帯域フィルタ27a、27bで各々フィルタをかけて所望信号を抽出し、複素周波数変換器28でオフセット周波数Δfだけ変換され、復調処理に必要な同相出力及び直交出力が得られ、復調処理部29で復調処理を行うようになっている。
【0081】
上記数式で説明した加算器63の出力VADDに対して、帯域フィルタ27a、27bでフィルタをかけ、複素周波数変換器29でオフセット周波数Δfだけ変換した出力VBPFは複素数表示で次式となる。
これにより、目的の希望波信号が復調できることになる。
【0082】
次に、本発明のヒルベルトフィルタ62の具体的構成例について、図5を使って説明する。図5は、本発明の直接検波回路におけるヒルベルトフィルタ62の具体的構成例を示すブロック図である。
ヒルベルト変換処理は、周波数特性が次式で表せる90度移相処理である。
【0083】
そこで、H(jω)を逆フーリエ変換して、フィルタ係数hkを求めると、次式となる。但し、−∞<k<∞である。
hk=0 (k:偶数)
2/(kπ) (k:奇数)
【0084】
実際にヒルベルト変換処理を実現するヒルベルトフィルタ62では、フィルタのタップ長を有限長で打ち切り、窓関数を伝達関数に掛ける構成及び操作を行う。
即ち、本発明のヒルベルトフィルタ62の具体的構成例としては、図5に示すように、遅延器30を奇数個設けて順に接続し、真ん中の遅延器30を中心にして対称に前段部分と後段部分とに分け、対称関係にある遅延器30の前段部分の遅延器の入力信号と後段部分の遅延器の出力信号とを加算又は減算する複数の加算器31、及び真ん中の遅延器の入力信号と出力信号とを加算又は減算する加算器31とを設けて、加算又は減算し、加算又は減算結果に対して、乗算器32でヒルベルト係数を乗算し、乗算結果を加算器33で加算するよう構成されている。
【0085】
上記構成により、ヒルベルトフィルタ62は、原点(真ん中の遅延器30)を中心に奇対称であるため、対称関係にある遅延器30の入出力を加算又は減算してからフィルタ係数を乗算して加算することによって、乗算器32の数を遅延器30の数に対して1/2にすることができ、ハードウェアの構成負荷を大幅に軽減できることになる。
【0086】
更に、上式で説明したように、kが偶数の場合、フィルタ係数hkが0なので、乗算を行わないこととすると、乗算器32における乗算回数を更に1/2にして処理の負荷を大幅に軽減することが可能である。
【0087】
次に、本発明の複素周波数変換器22,複素周波数変換器25の具体的構成例について、図6を使って説明する。図6は、本発明の直接検波回路における複素周波数変換器22,26の具体的構成例を示すブロック図である。
本発明の直接検波回路における複素周波数変換器22,26の具体的構成例としては、図6に示すように、周波数変換を施す周波数(例えば、複素周波数変換器22ならばLO2、複素周波数変換器25ならばLO3)に対応して予め設定されたSINテーブル40とCOSテーブル42と、入力信号にSINテーブル40の値を乗算して同相成分を出力する乗算器41と、入力信号にCOSテーブル42の値を乗算して直交成分を出力する乗算器43が設けられている。
【0088】
そして、更に、上記構成による変換後の周波数を微調整するために予め設定されたSINテーブル44とCOSテーブル45と、乗算器41からの同相成分出力にSINテーブル44の値を乗算する乗算器46とCOSテーブル45の値を乗算する乗算器47と、乗算器42からの直交成分出力にSINテーブル44の値を乗算する乗算器49とCOSテーブル45の値を乗算する乗算器48と、乗算器46出力と乗算器48出力とを減算する減算器50と、乗算器47出力と乗算器49出力とを加算する加算器51とが設けられている。
【0089】
本発明の直接検波回路における複素周波数変換器22,25の動作は、前段のイメージ除去処理部から出力されるイメージが除去された信号が、乗算器41及び乗算器43に入力され、SINテーブル40及びCOSテーブル42の値を乗算することによって変換周波数LO2又はLO3の周波数変換が施され同相及び直交成分が出力される。
【0090】
乗算器41及び乗算器43の出力は、乗算器46,乗算器47,乗算器48,乗算器49に入力され、各々SINテーブル441及びCOSテーブル45の値が乗算され、減算器50及び加算器51の処理により微小な周波数調整の周波数変換が行われることになる。
【0091】
尚、乗算器46及び乗算器47の出力以降で2倍波の除去が行われ、周波数精度が確保できるのであれば、SINテーブル44〜加算器51の構成を設けず、乗算器41及び乗算器43の出力を同相出力、直交出力とすることも可能である。
【0092】
次に、本発明の複素周波数変換器28の具体的構成例について、図7を使って説明する。図7は、本発明の直接検波回路における複素周波数変換器28の具体的構成例を示すブロック図である。
本発明の直接検波回路における複素周波数変換器28の具体的構成例としては、図7に示すように、局部発振器5で設けたオフセットを除去するために(例えば、LO4)予め設定されたSINテーブル44とCOSテーブル45と、同相成分入力(i相入力)にSINテーブル44の値を乗算する乗算器46とCOSテーブル45の値を乗算する乗算器47と、直交成分入力(Q相入力)にSINテーブル44の値を乗算する乗算器49とCOSテーブル45の値を乗算する乗算器48と、乗算器46出力と乗算器48出力とを減算する減算器50と、乗算器47出力と乗算器49出力とを加算する加算器51とが設けられている。
【0093】
図7に示した複素周波数変換器28の構成は、図6に示した複素周波数変換器22,25の構成と基本的には同様であるが、入力信号が既に同相(I)信号と直交(Q)信号になっている点が異なっている。
【0094】
また、SINテーブル44,COSテーブル45に予め設定されている値は、局部発振器5で設けたオフセットΔfを除去するために行う周波数変換に対応するものであり、複素周波数変換器28の動作によって、最終的にオフセットが取り除かれて、所望の希望波信号が抽出されて、復調処理部29に出力されるようになっている。
【0095】
尚、一般的に搬送波の乗算処理は搬送周波数が高くなるにつれて、処理負荷が大きくなるため、搬送波の乗算処理部分はFPGA(Field Programmable Gate Array),その他の部分はDSP(Digital Signal Processor)等を使用して構成することが好ましい。
【0096】
また、本発明の直接検波回路をDSP等を用いて実現する場合、乗算器、加算器、減算器などをソフトウェアによって実現するようにしても構わない。
【0097】
尚、図2、図4では、帯域フィルタ27a、27bで帯域制限(チャネル選択)を行った後に複素周波数変換器28でオフセットを周波数変換しているが、周波数変換とチャネル選択の順番を逆にしても構わない。
【0098】
また、図2では、イメージ除去処理部と複素周波数変換器とレート変換処理部とを組にして2組連続して設ける構成を示したが、必ずしも、3つを組にして設ける必要はなく、図4に示したように、2組目のレート変換処理部を省略しても構わない。
【0099】
本発明の低IF方式の直接検波回路によれば、デジタル信号処理部20におけるデジタル信号処理によって、イメージ除去処理部21でイメージ除去を行った後に複素周波数変換器22で周波数を低減する周波数変換を行い、更にレート変換処理部23でサンプリング周波数を降下させてから、帯域フィルタ27a及び帯域フィルタ27bにおいて低いサンプリング周波数のデータに対してチャネル選択のための帯域制限を施し所望信号(希望波)を抽出するので、帯域フィルタ27a、27bのハードウェア付加を軽減し、更に処理の付加をも軽減できる効果がある。
【0100】
そして、更に1組目に続いてイメージ除去処理部24、複素周波数変換器25,レート変換処理部26を設ければ、更にサンプリング周波数を降下させ、帯域フィルタ27a及び帯域フィルタ27bにおいて更に低いサンプリング周波数のデータに対してチャネル選択のための帯域制限を施し所望信号(希望波)を抽出するので、帯域フィルタ27a、27bのハードウェア付加をより軽減し、更に処理の付加をもより軽減できる効果がある。
【0101】
また、本発明の直接検波回路では、イメージ除去処理が多段となるが、サンプリング周波数を降下させて行うため、イメージ除去処理において処理負荷が増大することはなく、イメージ除去比を向上できる効果がある。
【0102】
本発明の低IF方式の直接検波回路によれば、送信側の局部発振周波数の乗算の際に発生したイメージ周波数の信号に対して、デジタル信号処理部20におけるデジタル信号処理によってイメージ除去を行うので、従来のようにアナログ処理により行うためにイメージ除去比が充分でなく40dB程度が限界であったのに対し、デジタル信号処理では60dB程度までイメージ除去比を向上できる効果がある。
【0103】
また、デジタル信号処理によってイメージ除去を行うので、ハードウエアの負荷が小さく、また処理負荷も軽減できる効果がある。
【0104】
具体的に、イメージ除去を行う構成として、局部発振器5′出力を乗算した同相成分信号と直交成分信号のデジタル信号に対して、直交成分信号をヒルベルトフィルタ62で90°移相し、同相成分を遅延器61で遅延してから、加算器63で加算(減算)することによってイメージ信号を除去するので、簡単な構成でイメージ除去を実現できる効果がある。
【0105】
また、イメージ除去を実現するためのヒルベルトフィルタ62内部の構成として、遅延器30を奇数個設けて順に接続し、真ん中の遅延器30を中心にして対称に前段部分と後段部分とに分け、対称関係にある遅延器30の前段部分の遅延器の入力信号と後段部分の遅延器の出力信号とを加算又は減算する複数の加算器31、及び真ん中の遅延器の入力信号と出力信号とを加算又は減算する加算器31とを設けて、加算又は減算し、加算又は減算結果に対して、乗算器32でヒルベルト係数を乗算し、乗算結果を加算器33で加算するよう構成するので、対称関係にある遅延器30の入出力を加算又は減算してからフィルタ係数を乗算して加算することによって、乗算器32の数を遅延器30の数に対して1/2にすることができ、ハードウェアの構成負荷を大幅に軽減できる効果がある。
【0106】
更に、ヒルベルトフィルタ62におけるフィルタ係数の特性として、偶数番目の係数は0(ゼロ)であるため、乗算を行わないこととすると、乗算回数を更に1/2にして処理の負荷を大幅に軽減することができる効果がある。
【0107】
本発明の直接検波回路によれば、複素周波数変換器22,25において、周波数変換処理を行うために予め定めたSINテーブル40とCOSテーブル42を用い、乗算器41で入力信号にSINテーブル40の値を乗算し同相成分信号を出力し、乗算器43で入力信号にCOSテーブル42の値を乗算し直交成分信号を出力するので、簡単な構成・処理で周波数変換を行うことができる効果がある。
【0108】
また、複素周波数変換器22,25において、微小な周波数の周波数変換処理を行うために予め定めたSINテーブル44とCOSテーブル45とを用い、乗算器46で乗算器41からの同相成分信号にSINテーブル44の値を乗算し、乗算器47で乗算器41からの同相成分信号にCOSテーブル45の値を乗算し、乗算器48で乗算器43からの直交成分信号にCOSテーブル45の値を乗算し、乗算器49で乗算器43からの直交成分信号にSINテーブル44の値を乗算し、乗算器46からの出力と乗算器48からの出力とを減算器50で減算し、乗算器48からの出力と乗算器49からの出力とを加算器51で加算するので、周波数の微調整まで精度良く行うことができる効果がある。
【0109】
本発明の直接検波回路によれば、複素周波数変換器28において、局部発振器5′で設けたオフセットを取り除く周波数変換処理を行うために予め定めたSINテーブル44とCOSテーブル45とを用い、乗算器46で乗算器41からの同相成分信号にSINテーブル44の値を乗算し、乗算器47で乗算器41からの同相成分信号にCOSテーブル45の値を乗算し、乗算器48で乗算器43からの直交成分信号にCOSテーブル45の値を乗算し、乗算器49で乗算器43からの直交成分信号にSINテーブル44の値を乗算し、乗算器46からの出力と乗算器48からの出力とを減算器50で減算し、乗算器48からの出力と乗算器49からの出力とを加算器51で加算するので、簡単な構成・処理で周波数オフセットを精度良く取り除くことができる効果がある。
【0110】
本発明の直接検波回路を受信機に使用すれば、イメージ除去比が向上し、更にハードウェア構成が軽減し、処理負荷が軽減された受信機を構成することができる効果がある。
【0111】
【発明の効果】
本発明によれば、受信信号に対して第1の帯域制限部において帯域制限を行い、第1の周波数変換部で帯域制限された受信信号に対して、受信周波数に対するオフセットを有する局部発振周波数で低域に周波数変換し、デジタル変換部において周波数変換された受信信号を特定のサンプリング周波数でデジタル信号に変換し、デジタル信号に対してイメージ除去処理を施すイメージ除去部と、イメージ除去された信号に対して周波数を低減する第2の周波数変換部と、第2の周波数変換部からの出力について、サンプリングされているサンプリング周波数を降下させるレート変換を行うレート変換部から成る組を1又は複数備え、第2の帯域制限部が、イメージ除去部と第2の周波数変換部とレート変換部とから成る組から出力されるレート変換された信号から、希望波の帯域信号を抽出し、第3の周波数変換部が、第2の帯域制限部により抽出された帯域信号に対してオフセットを取り除く周波数変換処理を行う低IF方式の直接検波回路としているので、イメージ除去比を向上しながら、更に狭帯域信号を抽出するチャネル選択フィルタを実現するためのハードウェアの負荷や処理の負荷を軽減できる効果がある。
【図面の簡単な説明】
【図1】本発明に係る直接検波回路の原理的構成例を示す構成ブロック図である。
【図2】本発明の直接検波回路におけるデジタル信号処理部の内部構成例を示すブロック図である。
【図3】本発明の直接検波回路における各処理結果を周波数スペクトル上で示した説明図である。
【図4】本発明の直接検波回路のデジタル信号処理部内部の具体的な構成例を示すブロック図である。
【図5】本発明の直接検波回路におけるヒルベルトフィルタの具体的構成例を示すブロック図である。
【図6】本発明の直接検波回路における複素周波数変換器22,26の具体的構成例を示すブロック図である。
【図7】本発明の直接検波回路における複素周波数変換器28の具体的構成例を示すブロック図である。
【図8】直接検波方式を実現する一般的な直接検波回路(従来の第1の直接検波回路)の構成ブロック図である。
【図9】直交検波方式の周波数変換の様子(周波数スペクトラム)を示す説明図である。
【図10】従来の低IF方式の直接検波回路(従来の第2の直接検波回路)の構成例の構成ブロック図である。
【図11】低IF方式の直交検波の周波数変換の様子(周波数スペクトラム)を示す説明図である。
【図12】従来の低IF方式でイメージ信号除去処理を設けた直接検波回路(従来の第3の直接検波回路)の構成例の構成ブロック図である。
【図13】デジタル信号処理によりイメージ信号を除去する直接検波回路の構成例を示すブロック図である。
【符号の説明】
1…帯域ろ波フィルタ(BPF)、 2…増幅器、 3,4…乗算器、 5,5′…局部発振器、 6…90°移相器、 7,8…低域ろ波器(LPF)、9,10…AD変換器、 11…ベースバンド復調部、 12…周波数変換処理部、 13、13′…イメージ除去処理部、 20…デジタル信号処理部、 21、24…イメージ除去処理部、 22,25,28…複素周波数変換器、 23,26…レート変換処理部、 27a、27b…帯域フィルタ、 29…復調処理部、 30…遅延器、 31,33…加算器、 32…乗算器、 40,44…SINテーブル、 41,43、46,47,48,49…乗算器、 42,45…COSテーブル、 50…減算器、 51…加算器、 61、81…遅延器 、 62,82…ヒルベルトフィルタ、 63,83…加算器、 71a,71b…低域フィルタ、 721,72b…デシメート処理部
Claims (1)
- 低IF方式の直接検波回路であって、
受信信号に対して帯域制限を行う第1の帯域制限部と、
前記帯域制限された受信信号に対して、受信周波数に対するオフセットを有する局部発振周波数で低減に周波数変換する第1の周波数変換部と、
前記周波数変換された受信信号を特定のサンプリング周波数でデジタル信号に変換するデジタル変換部とを備え、
前記デジタル信号に対してイメージ除去処理を施すイメージ除去部と、
前記イメージ除去された信号に対して周波数を低減する第2の周波数変換部と、
前記第2の周波数変換部からの出力について、サンプリングされているサンプリング周波数を降下させるレート変換部から成る組を1又は複数備え、
前記イメージ除去部と前記第2の周波数変換部と前記レート変換部とから成る組から出力される前記レート変換された信号から、希望波の帯域信号を抽出する第2の帯域制限部と、
前記第2の帯域制限部により抽出された帯域信号に対して前記オフセットを取り除く周波数変換処理を行う第3の周波数変換部とを備えた
ことを特徴とする直接検波回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288254A JP4098052B2 (ja) | 2002-10-01 | 2002-10-01 | 直接検波回路 |
US10/674,823 US7146148B2 (en) | 2002-10-01 | 2003-10-01 | Low intermediate frequency type receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288254A JP4098052B2 (ja) | 2002-10-01 | 2002-10-01 | 直接検波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128763A JP2004128763A (ja) | 2004-04-22 |
JP4098052B2 true JP4098052B2 (ja) | 2008-06-11 |
Family
ID=32280803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002288254A Expired - Fee Related JP4098052B2 (ja) | 2002-10-01 | 2002-10-01 | 直接検波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4098052B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011114408A1 (ja) | 2010-03-17 | 2011-09-22 | 日本電気株式会社 | 電力検出回路および電力検出方法 |
-
2002
- 2002-10-01 JP JP2002288254A patent/JP4098052B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004128763A (ja) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0778995B1 (en) | Receiver with quadrature decimation stage, method of processing digital signals | |
JP4004951B2 (ja) | 無線受信機 | |
US8514979B2 (en) | Integrated demodulator, filter and decimator (DFD) for a radio receiver | |
US7685217B2 (en) | Channel-select decimation filter with programmable bandwidth | |
JPH04177946A (ja) | デジタル復調装置 | |
US8023920B1 (en) | Image cancellation in receivers | |
AU7303687A (en) | Digital zero if selectivity section | |
JPH0888577A (ja) | 周波数変換機能を有するa/d変換装置およびこれを用いた無線機 | |
US20070171312A1 (en) | Frequency converter | |
US7146148B2 (en) | Low intermediate frequency type receiver | |
JP4063563B2 (ja) | 直接検波回路 | |
JP4284089B2 (ja) | 受信機 | |
EP1693954B1 (en) | Demodulation circuit for use in receiver using IF sampling scheme | |
JP4098052B2 (ja) | 直接検波回路 | |
JP3421541B2 (ja) | 信号受信装置および信号受信方法 | |
US9287912B2 (en) | Multimode receiver with complex filter | |
KR100959229B1 (ko) | 데이터 수신 장치 | |
JP5354750B2 (ja) | イメージ信号を除去するアンダーサンプリングを用いた受信機、プログラム及び方法 | |
KR100676568B1 (ko) | 타이밍추출장치 및 방법 그리고 그 타이밍추출장치를구비한 복조장치 | |
JP4549145B2 (ja) | 受信機 | |
JP2007174084A (ja) | 周波数変換器 | |
JP3643109B2 (ja) | データ受信装置 | |
Scholnik et al. | Integrated IQ demodulation, matched filtering, and symbol-rate sampling using minimum-rate IF sampling | |
JP4532568B2 (ja) | 適応ディジタルフィルタ及び受信装置 | |
JP2001284966A (ja) | Ssb変調方式及びssb復調方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |