JP2003298456A - ソフトウェア無線機及びソフトウェア無線機の信号処理方法 - Google Patents
ソフトウェア無線機及びソフトウェア無線機の信号処理方法Info
- Publication number
- JP2003298456A JP2003298456A JP2002076780A JP2002076780A JP2003298456A JP 2003298456 A JP2003298456 A JP 2003298456A JP 2002076780 A JP2002076780 A JP 2002076780A JP 2002076780 A JP2002076780 A JP 2002076780A JP 2003298456 A JP2003298456 A JP 2003298456A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- signal processing
- sampling rate
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F22—STEAM GENERATION
- F22B—METHODS OF STEAM GENERATION; STEAM BOILERS
- F22B37/00—Component parts or details of steam boilers
- F22B37/02—Component parts or details of steam boilers applicable to more than one kind or type of steam boiler
- F22B37/26—Steam-separating arrangements
- F22B37/32—Steam-separating arrangements using centrifugal force
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F22—STEAM GENERATION
- F22B—METHODS OF STEAM GENERATION; STEAM BOILERS
- F22B37/00—Component parts or details of steam boilers
- F22B37/02—Component parts or details of steam boilers applicable to more than one kind or type of steam boiler
- F22B37/48—Devices for removing water, salt, or sludge from boilers; Arrangements of cleaning apparatus in boilers; Combinations thereof with boilers
- F22B37/50—Devices for removing water, salt, or sludge from boilers; Arrangements of cleaning apparatus in boilers; Combinations thereof with boilers for draining or expelling water
Abstract
(57)【要約】
【課題】 アプリケーションソフトウェアとドライバソ
フトウェアを含めたソフトウェアの組み合わせの数を最
小限で実現するソフトウェア無線機を提供する。 【解決手段】 信号処理部４では、ディジタル直交検波
器１１に設定する周波数設定データは、制御部６から設
定された周波数設定データＦから分割した周波数設定デ
ータＦ１とする。複素ミキサ５２に設定する周波数設定
データは、周波数設定データＦから周波数設定データＦ
１を分割した残りの周波数設定データＦ２とする。デシ
メータＡ５１に設定するサンプリングレート変換データ
は、制御部６から設定されたサンプリングレート変換デ
ータＮから分割したサンプリングレート変換データＮ１
とする。デシメータＢ５３に設定するサンプリングレー
ト変換データは、サンプリングレート変換データＮから
サンプリングレート変換データＮ１を分割した残りのサ
ンプリングレート変換データＮ２とする。
フトウェアを含めたソフトウェアの組み合わせの数を最
小限で実現するソフトウェア無線機を提供する。 【解決手段】 信号処理部４では、ディジタル直交検波
器１１に設定する周波数設定データは、制御部６から設
定された周波数設定データＦから分割した周波数設定デ
ータＦ１とする。複素ミキサ５２に設定する周波数設定
データは、周波数設定データＦから周波数設定データＦ
１を分割した残りの周波数設定データＦ２とする。デシ
メータＡ５１に設定するサンプリングレート変換データ
は、制御部６から設定されたサンプリングレート変換デ
ータＮから分割したサンプリングレート変換データＮ１
とする。デシメータＢ５３に設定するサンプリングレー
ト変換データは、サンプリングレート変換データＮから
サンプリングレート変換データＮ１を分割した残りのサ
ンプリングレート変換データＮ２とする。
Description
【０００１】
【発明の属する技術分野】この発明は、指定された機能
に対する複数の実現手段に対応して、ソフトウェアから
の指示により、内部の機能構成を再構成可能な（リ・コ
ンフィギャラブル）ソフトウェア無線機及びソフトウェ
ア無線機の信号処理方法に関する。
に対する複数の実現手段に対応して、ソフトウェアから
の指示により、内部の機能構成を再構成可能な（リ・コ
ンフィギャラブル）ソフトウェア無線機及びソフトウェ
ア無線機の信号処理方法に関する。
【０００２】
【従来の技術】近年、アプリケーションソフトウェア、
ＯＳ、ドライバソフトウェア等のソフトウェアによる処
理と、ソフトウェアによる処理には適さない高速性や低
消費電力性が要求される信号処理機能を実現する構成と
が混在するシステムにおいて、製品としての多目的化
や、仕様変更などによる製品寿命の延長を目的として、
システム内に予め複数用意されたＣＰＵ（Central Proc
essing Unit）で実行するソフトウェアの差し替え、あ
るいはＦＰＧＡ（Field-Programmable Gate Array）等
のリ・コンフィギャラブルデバイスのハードウェア再構
成や、ＤＳＰ（Digital Signal Processor）等のリ・コ
ンフィギャラブルデバイスのソフトウェア再構成を行う
ことにより、システムに柔軟性を与えることが行われて
いる。
ＯＳ、ドライバソフトウェア等のソフトウェアによる処
理と、ソフトウェアによる処理には適さない高速性や低
消費電力性が要求される信号処理機能を実現する構成と
が混在するシステムにおいて、製品としての多目的化
や、仕様変更などによる製品寿命の延長を目的として、
システム内に予め複数用意されたＣＰＵ（Central Proc
essing Unit）で実行するソフトウェアの差し替え、あ
るいはＦＰＧＡ（Field-Programmable Gate Array）等
のリ・コンフィギャラブルデバイスのハードウェア再構
成や、ＤＳＰ（Digital Signal Processor）等のリ・コ
ンフィギャラブルデバイスのソフトウェア再構成を行う
ことにより、システムに柔軟性を与えることが行われて
いる。
【０００３】このようなシステムあるいは思想を用いた
無線機を、ソフトウェア無線機と称し、目的とする通信
方式によって、ＣＰＵのソフトウェアの差し替え、ある
いはＦＰＧＡやＤＳＰ等のリ・コンフィギャラブルデバ
イスの再構成を行うことにより、１つのハードウェアを
備えた装置で、複数の通信方式や信号処理機能に対応す
る無線機を実現することを可能としている。
無線機を、ソフトウェア無線機と称し、目的とする通信
方式によって、ＣＰＵのソフトウェアの差し替え、ある
いはＦＰＧＡやＤＳＰ等のリ・コンフィギャラブルデバ
イスの再構成を行うことにより、１つのハードウェアを
備えた装置で、複数の通信方式や信号処理機能に対応す
る無線機を実現することを可能としている。
【０００４】また、このような再構成可能なソフトウェ
ア無線機では、信号処理機能側の再構成によるソフトウ
ェア側への影響を最小限にするために、ソフトウェア側
において、ドライバソフトウェアを用いて信号処理機能
側の変更を吸収し、アプリケーションソフトウェアやＯ
Ｓと信号処理機能側との情報のやり取りを可能にする。
図１０は、一例として従来例におけるＦＰＧＡによるハ
ードウェア信号処理部構成と、ＣＰＵによるソフトウェ
ア構成の対応例を示した図であって、例えば、通信方式
に対応したアプリケーションソフトウェア１、２、・・
・Ｎに対して、複数のハードウェアの実現方法を示す、
それぞれ信号処理構成Ａ、Ｂ、Ｃと、信号処理構成Ｄ、
Ｅ、Ｆと、信号処理構成Ｏ、Ｐ、Ｑというハードウェア
による信号処理部の構成が用意される。また、これに対
して、ＯＳやアプリケーションソフトウェアとハードウ
ェアとの間の情報のやり取りを可能にするために、それ
ぞれの信号処理構成に対応して、ドライバソフトウェア
Ａ、Ｂ、Ｃと、ドライバソフトウェアＤ、Ｅ、Ｆと、ド
ライバソフトウェアＯ、Ｐ、Ｑとが用意されている。
ア無線機では、信号処理機能側の再構成によるソフトウ
ェア側への影響を最小限にするために、ソフトウェア側
において、ドライバソフトウェアを用いて信号処理機能
側の変更を吸収し、アプリケーションソフトウェアやＯ
Ｓと信号処理機能側との情報のやり取りを可能にする。
図１０は、一例として従来例におけるＦＰＧＡによるハ
ードウェア信号処理部構成と、ＣＰＵによるソフトウェ
ア構成の対応例を示した図であって、例えば、通信方式
に対応したアプリケーションソフトウェア１、２、・・
・Ｎに対して、複数のハードウェアの実現方法を示す、
それぞれ信号処理構成Ａ、Ｂ、Ｃと、信号処理構成Ｄ、
Ｅ、Ｆと、信号処理構成Ｏ、Ｐ、Ｑというハードウェア
による信号処理部の構成が用意される。また、これに対
して、ＯＳやアプリケーションソフトウェアとハードウ
ェアとの間の情報のやり取りを可能にするために、それ
ぞれの信号処理構成に対応して、ドライバソフトウェア
Ａ、Ｂ、Ｃと、ドライバソフトウェアＤ、Ｅ、Ｆと、ド
ライバソフトウェアＯ、Ｐ、Ｑとが用意されている。
【０００５】
【発明が解決しようとする課題】しかし、ソフトウェア
無線機においては、通信方式毎にアプリケーションソフ
トウェアを変更する必要も生じるため、アプリケーショ
ンソフトウェアとドライバソフトウェアを含めたソフト
ウェアの組み合わせの数が、図１０に示した例のように
非常に多くなり、ソフトウェアの開発工数の増加や、ソ
フトウェア自身にバグが含まれる可能性の増大を招くと
いう問題があった。
無線機においては、通信方式毎にアプリケーションソフ
トウェアを変更する必要も生じるため、アプリケーショ
ンソフトウェアとドライバソフトウェアを含めたソフト
ウェアの組み合わせの数が、図１０に示した例のように
非常に多くなり、ソフトウェアの開発工数の増加や、ソ
フトウェア自身にバグが含まれる可能性の増大を招くと
いう問題があった。
【０００６】本発明は、上記問題点に鑑みてなされたも
ので、信号処理機能側の再構成によるソフトウェア側へ
の影響を最小限に抑えると共に、アプリケーションソフ
トウェアとドライバソフトウェアを含めたソフトウェア
の組み合わせの数も最小限で実現するソフトウェア無線
機及びソフトウェア無線機の信号処理方法を提供するこ
とを目的とする。
ので、信号処理機能側の再構成によるソフトウェア側へ
の影響を最小限に抑えると共に、アプリケーションソフ
トウェアとドライバソフトウェアを含めたソフトウェア
の組み合わせの数も最小限で実現するソフトウェア無線
機及びソフトウェア無線機の信号処理方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明に係わるソフトウェア無線機は、指
定された機能に対する複数の実現手段に対応して、ソフ
トウェアからの指示により、内部の機能構成を再構成可
能な信号処理部（例えば実施の形態の信号処理部４）
と、前記複数の実現手段のいずれかに対応したパラメー
タを前記信号処理部に設定する制御部（例えば実施の形
態の制御部６）とを備えたソフトウェア無線機におい
て、前記信号処理部は、前記制御部から設定されるパラ
メータが、前記信号処理部の機能構成に対応していない
場合に、前記パラメータを前記信号処理部の機能構成に
対応したパラメータに変換してから利用することを特徴
とする。以上の構成を備えたソフトウェア無線機は、制
御部側では設定するパラメータの形式には関知すること
なく、制御部側の都合に合わせたパラメータを信号処理
部に設定することができるようになる。
に、請求項１の発明に係わるソフトウェア無線機は、指
定された機能に対する複数の実現手段に対応して、ソフ
トウェアからの指示により、内部の機能構成を再構成可
能な信号処理部（例えば実施の形態の信号処理部４）
と、前記複数の実現手段のいずれかに対応したパラメー
タを前記信号処理部に設定する制御部（例えば実施の形
態の制御部６）とを備えたソフトウェア無線機におい
て、前記信号処理部は、前記制御部から設定されるパラ
メータが、前記信号処理部の機能構成に対応していない
場合に、前記パラメータを前記信号処理部の機能構成に
対応したパラメータに変換してから利用することを特徴
とする。以上の構成を備えたソフトウェア無線機は、制
御部側では設定するパラメータの形式には関知すること
なく、制御部側の都合に合わせたパラメータを信号処理
部に設定することができるようになる。
【０００８】請求項２の発明に係わるソフトウェア無線
機は、請求項１に記載のソフトウェア無線機において、
前記指定された機能が、少なくともキャリア信号の生
成、信号のフィルタリング、信号の変復調、及び信号の
サンプリングレート変換のいずれかを含み、前記パラメ
ータの変換が、少なくともパラメータデータに対するビ
ット分割、ビット挿入、ビットマージ、数値の加減算、
及び数値の乗除算のいずれかを含むことを特徴とする。
以上の構成を備えたソフトウェア無線機は、信号処理部
における機能とパラメータの変換内容を限定すること
で、信号処理部に負荷をかけずにパラメータの変換を実
行できるソフトウェア無線機を実現することができる。
機は、請求項１に記載のソフトウェア無線機において、
前記指定された機能が、少なくともキャリア信号の生
成、信号のフィルタリング、信号の変復調、及び信号の
サンプリングレート変換のいずれかを含み、前記パラメ
ータの変換が、少なくともパラメータデータに対するビ
ット分割、ビット挿入、ビットマージ、数値の加減算、
及び数値の乗除算のいずれかを含むことを特徴とする。
以上の構成を備えたソフトウェア無線機は、信号処理部
における機能とパラメータの変換内容を限定すること
で、信号処理部に負荷をかけずにパラメータの変換を実
行できるソフトウェア無線機を実現することができる。
【０００９】請求項３の発明に係わるソフトウェア無線
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、位相の変化幅を示す周波数設定デー
タによって指定された周波数のキャリア信号を生成する
複数の周波数シンセサイザ（例えば実施の形態の直交キ
ャリア発振器２１及び直交キャリア発振器６１）を備え
た周波数変換器を構成する場合に、前記制御部から前記
パラメータとして設定された所定の形式による周波数設
定データをビット分割して、複数の周波数シンセサイザ
のそれぞれの周波数設定データとして設定することを特
徴とする。以上の構成を備えたソフトウェア無線機は、
周波数変換された信号の最終的な周波数が合っていれ
ば、周波数シンセサイザをどのようにも分割して構成す
ることができる周波数変換器を実現することができる。
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、位相の変化幅を示す周波数設定デー
タによって指定された周波数のキャリア信号を生成する
複数の周波数シンセサイザ（例えば実施の形態の直交キ
ャリア発振器２１及び直交キャリア発振器６１）を備え
た周波数変換器を構成する場合に、前記制御部から前記
パラメータとして設定された所定の形式による周波数設
定データをビット分割して、複数の周波数シンセサイザ
のそれぞれの周波数設定データとして設定することを特
徴とする。以上の構成を備えたソフトウェア無線機は、
周波数変換された信号の最終的な周波数が合っていれ
ば、周波数シンセサイザをどのようにも分割して構成す
ることができる周波数変換器を実現することができる。
【００１０】請求項４の発明に係わるソフトウェア無線
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、位相の変化幅を示す周波数設定デー
タによって指定された周波数のキャリア信号を生成する
第１及び第２の周波数シンセサイザ（例えば実施の形態
の直交キャリア発振器２１及び直交キャリア発振器６
１）を含むダブルコンバージョン方式の周波数変換器を
構成する場合に、前記制御部から前記パラメータとして
設定された所定の形式による周波数設定データを２つの
周波数設定データにビット分割し、分割された周波数設
定データのＭＳＢ側を、送受信信号と第１の中間周波数
信号との間の周波数変換を行うための第１のローカル信
号を発生する前記第１の周波数シンセサイザ（例えば実
施の形態の直交キャリア発振器２１）に設定し、分割さ
れた周波数設定データのＬＳＢ側を、前記第１の中間周
波数信号と、前記第１の中間周波数信号より周波数の低
い第２の中間周波数信号またはベースバンド信号との間
の周波数変換を行うための第２のローカル信号を発生す
る前記第２の周波数シンセサイザ（例えば実施の形態の
直交キャリア発振器６１）に設定することを特徴とす
る。以上の構成を備えたソフトウェア無線機は、スプリ
アスが少なく周波数ステップが粗い第１の周波数シンセ
サイザと、スプリアスが多く周波数ステップが細かい第
２の周波数シンセサイザの周波数を自由に設定して周波
数変換器を動作させることができる。
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、位相の変化幅を示す周波数設定デー
タによって指定された周波数のキャリア信号を生成する
第１及び第２の周波数シンセサイザ（例えば実施の形態
の直交キャリア発振器２１及び直交キャリア発振器６
１）を含むダブルコンバージョン方式の周波数変換器を
構成する場合に、前記制御部から前記パラメータとして
設定された所定の形式による周波数設定データを２つの
周波数設定データにビット分割し、分割された周波数設
定データのＭＳＢ側を、送受信信号と第１の中間周波数
信号との間の周波数変換を行うための第１のローカル信
号を発生する前記第１の周波数シンセサイザ（例えば実
施の形態の直交キャリア発振器２１）に設定し、分割さ
れた周波数設定データのＬＳＢ側を、前記第１の中間周
波数信号と、前記第１の中間周波数信号より周波数の低
い第２の中間周波数信号またはベースバンド信号との間
の周波数変換を行うための第２のローカル信号を発生す
る前記第２の周波数シンセサイザ（例えば実施の形態の
直交キャリア発振器６１）に設定することを特徴とす
る。以上の構成を備えたソフトウェア無線機は、スプリ
アスが少なく周波数ステップが粗い第１の周波数シンセ
サイザと、スプリアスが多く周波数ステップが細かい第
２の周波数シンセサイザの周波数を自由に設定して周波
数変換器を動作させることができる。
【００１１】請求項５の発明に係わるソフトウェア無線
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、自己のインパルス応答を係数とし
て、入力された信号のフィルタリングを行うディジタル
フィルタ（例えば実施の形態のディジタルフィルタ９
１、９２、９３、９４及びディジタルフィルタ１１１、
１１２）を構成する場合に、前記制御部から前記パラメ
ータとして設定された実係数のローパスフィルタまたは
複素係数のバンドパスフィルタの係数に、前記制御部か
ら前記パラメータとして設定された周波数設定データに
対応するキャリア信号を乗算して、目的の周波数に対応
したフィルタ係数を生成することを特徴とする。以上の
構成を備えたソフトウェア無線機は、ディジタルフィル
タの周波数特性を、制御部がパラメータとして設定する
係数によって自由に設定することができると共に、制御
部がパラメータとして設定する周波数設定データによっ
て、フィルタの中心周波数も自由に設定することができ
る。
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、自己のインパルス応答を係数とし
て、入力された信号のフィルタリングを行うディジタル
フィルタ（例えば実施の形態のディジタルフィルタ９
１、９２、９３、９４及びディジタルフィルタ１１１、
１１２）を構成する場合に、前記制御部から前記パラメ
ータとして設定された実係数のローパスフィルタまたは
複素係数のバンドパスフィルタの係数に、前記制御部か
ら前記パラメータとして設定された周波数設定データに
対応するキャリア信号を乗算して、目的の周波数に対応
したフィルタ係数を生成することを特徴とする。以上の
構成を備えたソフトウェア無線機は、ディジタルフィル
タの周波数特性を、制御部がパラメータとして設定する
係数によって自由に設定することができると共に、制御
部がパラメータとして設定する周波数設定データによっ
て、フィルタの中心周波数も自由に設定することができ
る。
【００１２】請求項６の発明に係わるソフトウェア無線
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、自己のインパルス応答を係数とし
て、入力された信号のフィルタリングを行うディジタル
フィルタ（例えば実施の形態のディジタルフィルタ９
１、９２、９３、９４及びディジタルフィルタ１１１、
１１２）を構成する場合に、前記信号処理部の再構成デ
ータに予め含まれた実係数のローパスフィルタまたは複
素係数のバンドパスフィルタの係数に、前記制御部から
前記パラメータとして設定された周波数設定データに対
応するキャリア信号を乗算して、目的の周波数に対応し
たフィルタ係数を生成することを特徴とする。 以上の
構成を備えたソフトウェア無線機は、ディジタルフィル
タの中心周波数を、制御部がパラメータとして設定する
周波数設定データによって自由に設定することができ
る。
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、自己のインパルス応答を係数とし
て、入力された信号のフィルタリングを行うディジタル
フィルタ（例えば実施の形態のディジタルフィルタ９
１、９２、９３、９４及びディジタルフィルタ１１１、
１１２）を構成する場合に、前記信号処理部の再構成デ
ータに予め含まれた実係数のローパスフィルタまたは複
素係数のバンドパスフィルタの係数に、前記制御部から
前記パラメータとして設定された周波数設定データに対
応するキャリア信号を乗算して、目的の周波数に対応し
たフィルタ係数を生成することを特徴とする。 以上の
構成を備えたソフトウェア無線機は、ディジタルフィル
タの中心周波数を、制御部がパラメータとして設定する
周波数設定データによって自由に設定することができ
る。
【００１３】請求項７の発明に係わるソフトウェア無線
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、離散時間数列で表された信号のサン
プリングレートを変換する複数のサンプリングレート変
換器（例えば実施の形態のダウンサンプラ１０１、１０
２及びダウンサンプラ１１３、１１４）を構成する場合
に、前記制御部から前記パラメータとして設定された所
定の形式によるサンプリングレート変換データを分割し
て、複数のサンプリングレート変換器のそれぞれにサン
プリングレート変換データとして設定することを特徴と
する。以上の構成を備えたソフトウェア無線機は、サン
プリングレート変換された信号の最終的なサンプリング
レートが合っていれば、サンプリングレート変換器をど
のようにも分割して構成することができる。
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、離散時間数列で表された信号のサン
プリングレートを変換する複数のサンプリングレート変
換器（例えば実施の形態のダウンサンプラ１０１、１０
２及びダウンサンプラ１１３、１１４）を構成する場合
に、前記制御部から前記パラメータとして設定された所
定の形式によるサンプリングレート変換データを分割し
て、複数のサンプリングレート変換器のそれぞれにサン
プリングレート変換データとして設定することを特徴と
する。以上の構成を備えたソフトウェア無線機は、サン
プリングレート変換された信号の最終的なサンプリング
レートが合っていれば、サンプリングレート変換器をど
のようにも分割して構成することができる。
【００１４】請求項８の発明に係わるソフトウェア無線
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、離散時間数列で表された信号のサン
プリングレートを２段階に分けて変換するための第１、
第２のサンプリングレート変換器（例えば実施の形態の
ダウンサンプラ１０１、１０２及びダウンサンプラ１１
３、１１４）を構成する場合に、前記制御部から前記パ
ラメータとして設定された所定の形式によるサンプリン
グレート変換データを、前記第１のサンプリングレート
変換器（例えば実施の形態のダウンサンプラ１０１、１
０２）に設定した第１サンプリングレート変換データで
除算し、前記第２のサンプリングレート変換器（例えば
実施の形態のダウンサンプラ１１３、１１４）に第２サ
ンプリングレート変換データとして設定することを特徴
とする。以上の構成を備えたソフトウェア無線機は、第
１のサンプリングレート変換器の出力を、第２のサンプ
リングレート変換器によってサンプリングレート変換す
ることで、制御部からパラメータとして設定されたサン
プリングレート変換データで指定されたサンプリングレ
ート変換後の信号を得ることができる。
機は、請求項２に記載のソフトウェア無線機において、
前記信号処理部が、離散時間数列で表された信号のサン
プリングレートを２段階に分けて変換するための第１、
第２のサンプリングレート変換器（例えば実施の形態の
ダウンサンプラ１０１、１０２及びダウンサンプラ１１
３、１１４）を構成する場合に、前記制御部から前記パ
ラメータとして設定された所定の形式によるサンプリン
グレート変換データを、前記第１のサンプリングレート
変換器（例えば実施の形態のダウンサンプラ１０１、１
０２）に設定した第１サンプリングレート変換データで
除算し、前記第２のサンプリングレート変換器（例えば
実施の形態のダウンサンプラ１１３、１１４）に第２サ
ンプリングレート変換データとして設定することを特徴
とする。以上の構成を備えたソフトウェア無線機は、第
１のサンプリングレート変換器の出力を、第２のサンプ
リングレート変換器によってサンプリングレート変換す
ることで、制御部からパラメータとして設定されたサン
プリングレート変換データで指定されたサンプリングレ
ート変換後の信号を得ることができる。
【００１５】請求項９の発明に係わるソフトウェア無線
機の信号処理方法は、指定された機能に対する複数の実
現手段に対応して、ソフトウェアからの指示により内部
の機能構成を再構成可能なソフトウェア無線機の信号処
理方法であって、予め記憶された信号処理用のパラメー
タが、前記内部の機能構成に対応していない場合に、前
記パラメータを前記内部の機能構成に対応したパラメー
タに変換してから利用することを特徴とする。
機の信号処理方法は、指定された機能に対する複数の実
現手段に対応して、ソフトウェアからの指示により内部
の機能構成を再構成可能なソフトウェア無線機の信号処
理方法であって、予め記憶された信号処理用のパラメー
タが、前記内部の機能構成に対応していない場合に、前
記パラメータを前記内部の機能構成に対応したパラメー
タに変換してから利用することを特徴とする。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、本発明の一実施の
形態によるソフトウェア無線機の構成を示すブロック図
である。図１において、アンテナ１から受信される受信
信号は、受信信号の周波数を中間周波数信号に変換した
り、受信信号のレベルの増幅や希望の周波数帯域幅にフ
ィルタリングを行うＲＦ／ＩＦアナログ部２を介して、
ＡＤＣ３へ入力される。ＡＤＣ３は、中間周波数信号に
変換された受信信号をサンプリングしてディジタル信号
化（離散時間数列で表された信号化）するＡ／Ｄ変換器
であって、ＡＤＣ３の出力は、内部の機能構成を再構成
可能なＦＰＧＡやＤＳＰ等のデバイスで実現された信号
処理部４へ入力される。信号処理部４では、内部の機能
構成が再構成可能なＦＰＧＡやＤＳＰによって、例えば
直交検波や周波数変換、フィルタリング、及び信号復調
等の指定された機能処理が行われる。
施の形態について説明する。図１は、本発明の一実施の
形態によるソフトウェア無線機の構成を示すブロック図
である。図１において、アンテナ１から受信される受信
信号は、受信信号の周波数を中間周波数信号に変換した
り、受信信号のレベルの増幅や希望の周波数帯域幅にフ
ィルタリングを行うＲＦ／ＩＦアナログ部２を介して、
ＡＤＣ３へ入力される。ＡＤＣ３は、中間周波数信号に
変換された受信信号をサンプリングしてディジタル信号
化（離散時間数列で表された信号化）するＡ／Ｄ変換器
であって、ＡＤＣ３の出力は、内部の機能構成を再構成
可能なＦＰＧＡやＤＳＰ等のデバイスで実現された信号
処理部４へ入力される。信号処理部４では、内部の機能
構成が再構成可能なＦＰＧＡやＤＳＰによって、例えば
直交検波や周波数変換、フィルタリング、及び信号復調
等の指定された機能処理が行われる。
【００１７】一方、アンテナ１から送信される送信信号
は、信号処理部４の再構成可能なＦＰＧＡやＤＳＰによ
って、例えば信号変調や周波数変換、フィルタリング、
及び直交復調等の指定された機能処理が行われ、信号処
理部４の出力信号は、サンプリング信号（離散時間数列
で表された信号）をアナログ信号化するＤ／Ａ変換器で
あるＤＡＣ５においてアナログ信号化され、ＲＦ／ＩＦ
アナログ部２へ入力される。ＲＦ／ＩＦアナログ部２で
は、入力された送信信号を、アンテナ１から出力する際
の送信周波数へ周波数変換したり、送信信号のレベルを
増幅すると共に送信周波数帯域幅にフィルタリングし
て、アンテナ１から送出する。また、ＲＦ／ＩＦアナロ
グ部２や信号処理部４には、信号の周波数変換やフィル
タリング等、ＲＦ／ＩＦアナログ部２や信号処理部４で
実行される機能に対して指定される動作パラメータや制
御信号が、制御部６から供給されている。
は、信号処理部４の再構成可能なＦＰＧＡやＤＳＰによ
って、例えば信号変調や周波数変換、フィルタリング、
及び直交復調等の指定された機能処理が行われ、信号処
理部４の出力信号は、サンプリング信号（離散時間数列
で表された信号）をアナログ信号化するＤ／Ａ変換器で
あるＤＡＣ５においてアナログ信号化され、ＲＦ／ＩＦ
アナログ部２へ入力される。ＲＦ／ＩＦアナログ部２で
は、入力された送信信号を、アンテナ１から出力する際
の送信周波数へ周波数変換したり、送信信号のレベルを
増幅すると共に送信周波数帯域幅にフィルタリングし
て、アンテナ１から送出する。また、ＲＦ／ＩＦアナロ
グ部２や信号処理部４には、信号の周波数変換やフィル
タリング等、ＲＦ／ＩＦアナログ部２や信号処理部４で
実行される機能に対して指定される動作パラメータや制
御信号が、制御部６から供給されている。
【００１８】制御部６は、ＣＰＵやＣＰＵで実行するソ
フトウェアを記憶したＲＯＭ（ReadOnly Memory）等を
含んでおり、制御部６では、予めプログラミングされて
記憶されたアプリケーションソフトウェアを差し替えて
ＣＰＵで実行することにより、複数の通信方式に対応す
る。また、本実施の形態のソフトウェア無線機では、制
御部６と信号処理部４とによる機能実現にオブジェクト
指向の考え方を適用し、ソフトウェアと信号処理機能を
構成する。すなわち、ソフトウェア無線機に要求される
機能をオブジェクトとして考えた時に、この機能を実現
するために信号処理部４に構成される複数の実現手段を
メソッドとして定義し、このメソッドについて外から見
えるパブリックなメソッドと、内部で実際に処理を行う
外からは見えないプライベートなメソッドを用意する。
そして、制御部６からパブリックなメソッドに対して設
定されるパラメータを、信号処理部４においてプライベ
ートなメソッドに対するパラメータに変換し、実際にプ
ライベートなメソッドを用いて指定された機能処理を実
行する。
フトウェアを記憶したＲＯＭ（ReadOnly Memory）等を
含んでおり、制御部６では、予めプログラミングされて
記憶されたアプリケーションソフトウェアを差し替えて
ＣＰＵで実行することにより、複数の通信方式に対応す
る。また、本実施の形態のソフトウェア無線機では、制
御部６と信号処理部４とによる機能実現にオブジェクト
指向の考え方を適用し、ソフトウェアと信号処理機能を
構成する。すなわち、ソフトウェア無線機に要求される
機能をオブジェクトとして考えた時に、この機能を実現
するために信号処理部４に構成される複数の実現手段を
メソッドとして定義し、このメソッドについて外から見
えるパブリックなメソッドと、内部で実際に処理を行う
外からは見えないプライベートなメソッドを用意する。
そして、制御部６からパブリックなメソッドに対して設
定されるパラメータを、信号処理部４においてプライベ
ートなメソッドに対するパラメータに変換し、実際にプ
ライベートなメソッドを用いて指定された機能処理を実
行する。
【００１９】図２は、一例として本実施の形態のソフト
ウェア無線機における信号処理部４のＦＰＧＡによるハ
ードウェア信号処理部構成と、制御部６のＣＰＵによる
ソフトウェア構成の対応例を示した図であって、例え
ば、通信方式に対応したアプリケーションソフトウェア
１、２、・・・Ｎに対して複数のハードウェアの実現方
法を示す、それぞれ信号処理構成Ａ、Ｂ、Ｃと、信号処
理構成Ｄ、Ｅ、Ｆと、信号処理構成Ｏ、Ｐ、Ｑというハ
ードウェアによる信号処理部の構成をプライベートなメ
ソッドとすると、制御部６では、個々のアプリケーショ
ンソフトウェアに対応した信号処理部４におけるハード
ウェアの構成（例えば信号処理構成Ａ、Ｂ、Ｃ全て）を
１つのパブリックなメソッドとしてとらえ、これに対し
てパラメータを設定するためのドライバソフトウェアＸ
と、ドライバソフトウェアＹと、ドライバソフトウェア
Ｚとを用意する。
ウェア無線機における信号処理部４のＦＰＧＡによるハ
ードウェア信号処理部構成と、制御部６のＣＰＵによる
ソフトウェア構成の対応例を示した図であって、例え
ば、通信方式に対応したアプリケーションソフトウェア
１、２、・・・Ｎに対して複数のハードウェアの実現方
法を示す、それぞれ信号処理構成Ａ、Ｂ、Ｃと、信号処
理構成Ｄ、Ｅ、Ｆと、信号処理構成Ｏ、Ｐ、Ｑというハ
ードウェアによる信号処理部の構成をプライベートなメ
ソッドとすると、制御部６では、個々のアプリケーショ
ンソフトウェアに対応した信号処理部４におけるハード
ウェアの構成（例えば信号処理構成Ａ、Ｂ、Ｃ全て）を
１つのパブリックなメソッドとしてとらえ、これに対し
てパラメータを設定するためのドライバソフトウェアＸ
と、ドライバソフトウェアＹと、ドライバソフトウェア
Ｚとを用意する。
【００２０】次に、本実施の形態のソフトウェア無線機
における指定された機能を実現するための動作につい
て、図面を参照しつつ、具体的な信号処理部４における
構成と制御部６によるパラメータの指定方法を用いて説
明する。図３は、本実施の形態によるソフトウェア無線
機の信号処理部４における一構成例を示すブロック図で
あって、信号処理部４では、受信信号の直交検波とサン
プリングレート変換、フィルタリング、及び信号の復調
（検波）が行われる。図３において、この構成例では、
離散時間数列で表された入力信号を、該信号に直交キャ
リア発振器２１の発生するローカル信号の実数軸信号”
ｃｏｓ”と、実数軸信号より９０度位相の進んだ虚数軸
信号”−ｓｉｎ”とをそれぞれ乗算する乗算器２２と乗
算器２３とを備えたディジタル直交検波器１１におい
て、複素信号に変換すると共に、ディジタル直交検波器
１１の複素信号出力を、信号のサンプリングレートを１
／Ｎに変換（ダウンサンプル）する１／Ｎデシメータ１
２へ入力し、サンプリングレートの変換を行う。また、
１／Ｎデシメータ１２の出力は、フィルタ１３によって
希望の信号にフィルタリングされた後、検波器１４にお
いて信号の復調が行われる。
における指定された機能を実現するための動作につい
て、図面を参照しつつ、具体的な信号処理部４における
構成と制御部６によるパラメータの指定方法を用いて説
明する。図３は、本実施の形態によるソフトウェア無線
機の信号処理部４における一構成例を示すブロック図で
あって、信号処理部４では、受信信号の直交検波とサン
プリングレート変換、フィルタリング、及び信号の復調
（検波）が行われる。図３において、この構成例では、
離散時間数列で表された入力信号を、該信号に直交キャ
リア発振器２１の発生するローカル信号の実数軸信号”
ｃｏｓ”と、実数軸信号より９０度位相の進んだ虚数軸
信号”−ｓｉｎ”とをそれぞれ乗算する乗算器２２と乗
算器２３とを備えたディジタル直交検波器１１におい
て、複素信号に変換すると共に、ディジタル直交検波器
１１の複素信号出力を、信号のサンプリングレートを１
／Ｎに変換（ダウンサンプル）する１／Ｎデシメータ１
２へ入力し、サンプリングレートの変換を行う。また、
１／Ｎデシメータ１２の出力は、フィルタ１３によって
希望の信号にフィルタリングされた後、検波器１４にお
いて信号の復調が行われる。
【００２１】ここで、ディジタル直交検波器１１の直交
キャリア発振器２１には、制御部６から設定された位相
の変化幅を示す周波数設定データＦが入力されており、
また、１／Ｎデシメータ１２には、同様に制御部６から
設定されたサンプリングレート変換データＮが入力され
ている。なお、周波数設定データＦもサンプリングレー
ト変換データＮも２のべき乗で表される数字とする。
キャリア発振器２１には、制御部６から設定された位相
の変化幅を示す周波数設定データＦが入力されており、
また、１／Ｎデシメータ１２には、同様に制御部６から
設定されたサンプリングレート変換データＮが入力され
ている。なお、周波数設定データＦもサンプリングレー
ト変換データＮも２のべき乗で表される数字とする。
【００２２】また、図４は、信号処理部４の一構成例に
用いられるＣＩＣフィルタによる１／Ｎデシメータ１２
の構成を示すブロック図である。１／Ｎデシメータ１２
は、ディジタル直交検波器１１の複素信号出力の実数軸
信号のサンプリングレートを１／Ｎに変換するＣＩＣフ
ィルタ１２ａと、ディジタル直交検波器１１の複素信号
出力の虚数軸信号のサンプリングレートを１／Ｎに変換
するＣＩＣフィルタ１２ｂとから構成されており、ＣＩ
Ｃフィルタ１２ａ、１２ｂは、それぞれＭセクションの
ローパスフィルタを形成する加算器３１と遅延器３２、
及びＭセクションのくし形フィルタを形成する減算器３
３と遅延器３４、更にローパスフィルタとくし形フィル
タの間に設けられた１／Ｎ倍のダウンサンプラ３５とか
ら構成されている。ここで、制御部６から設定されたサ
ンプリングレート変換データＮは、ＣＩＣフィルタ１２
ａ、１２ｂのそれぞれのダウンサンプラ３５へ設定され
る。
用いられるＣＩＣフィルタによる１／Ｎデシメータ１２
の構成を示すブロック図である。１／Ｎデシメータ１２
は、ディジタル直交検波器１１の複素信号出力の実数軸
信号のサンプリングレートを１／Ｎに変換するＣＩＣフ
ィルタ１２ａと、ディジタル直交検波器１１の複素信号
出力の虚数軸信号のサンプリングレートを１／Ｎに変換
するＣＩＣフィルタ１２ｂとから構成されており、ＣＩ
Ｃフィルタ１２ａ、１２ｂは、それぞれＭセクションの
ローパスフィルタを形成する加算器３１と遅延器３２、
及びＭセクションのくし形フィルタを形成する減算器３
３と遅延器３４、更にローパスフィルタとくし形フィル
タの間に設けられた１／Ｎ倍のダウンサンプラ３５とか
ら構成されている。ここで、制御部６から設定されたサ
ンプリングレート変換データＮは、ＣＩＣフィルタ１２
ａ、１２ｂのそれぞれのダウンサンプラ３５へ設定され
る。
【００２３】また、図５は、信号処理部の一構成例に用
いられるフィルタ１３の構成を示すブロック図である。
フィルタ１３は、入力端子（Ｏ．Ｉ）に入力された１／
Ｎデシメータ１２の複素信号出力の実数軸信号と、同様
に入力端子（Ｏ．Ｑ）に入力された１／Ｎデシメータ１
２の複素信号出力の虚数軸信号とに、制御部６からパラ
メータとして設定されたフィルタ係数によって実現され
る特性により、それぞれ高帯域信号をカットするフィル
タリングを行い、出力端子（Ｐ．Ｉ）と（Ｐ．Ｑ）へ出
力するローパスフィルタ４１、４２を備えている。な
お、制御部６からパラメータとして設定されるフィルタ
係数は、予め信号処理部４におけるフィルタ１３の構成
データとして記憶されていても良い。
いられるフィルタ１３の構成を示すブロック図である。
フィルタ１３は、入力端子（Ｏ．Ｉ）に入力された１／
Ｎデシメータ１２の複素信号出力の実数軸信号と、同様
に入力端子（Ｏ．Ｑ）に入力された１／Ｎデシメータ１
２の複素信号出力の虚数軸信号とに、制御部６からパラ
メータとして設定されたフィルタ係数によって実現され
る特性により、それぞれ高帯域信号をカットするフィル
タリングを行い、出力端子（Ｐ．Ｉ）と（Ｐ．Ｑ）へ出
力するローパスフィルタ４１、４２を備えている。な
お、制御部６からパラメータとして設定されるフィルタ
係数は、予め信号処理部４におけるフィルタ１３の構成
データとして記憶されていても良い。
【００２４】次に、図３から図５に示した本実施の形態
によるソフトウェア無線機の信号処理部４における一構
成例で実現する機能を、別の実現手段により再構成した
構成例について説明する。図６は、本実施の形態による
ソフトウェア無線機の信号処理部４における再構成後の
別の構成例を示すブロック図であって、信号処理部４で
は、図３から図５に示した構成例と同様に、受信信号の
直交検波とサンプリングレート変換、フィルタリング、
及び信号の復調（検波）が行われる。但し、この構成例
では、信号処理部４の再構成後のソフトウェア無線機の
一例として、２個の周波数シンセサイザを利用して、受
信信号の周波数を２段階に分けて低い周波数へ変換する
と共に、信号の周波数が低くなるのに合わせて２段階に
信号のサンプリングレートを変換するダブルコンバージ
ョン方式の受信機について説明する。
によるソフトウェア無線機の信号処理部４における一構
成例で実現する機能を、別の実現手段により再構成した
構成例について説明する。図６は、本実施の形態による
ソフトウェア無線機の信号処理部４における再構成後の
別の構成例を示すブロック図であって、信号処理部４で
は、図３から図５に示した構成例と同様に、受信信号の
直交検波とサンプリングレート変換、フィルタリング、
及び信号の復調（検波）が行われる。但し、この構成例
では、信号処理部４の再構成後のソフトウェア無線機の
一例として、２個の周波数シンセサイザを利用して、受
信信号の周波数を２段階に分けて低い周波数へ変換する
と共に、信号の周波数が低くなるのに合わせて２段階に
信号のサンプリングレートを変換するダブルコンバージ
ョン方式の受信機について説明する。
【００２５】図６において、この構成例では、離散時間
数列で表された入力信号を、該信号に直交キャリア発振
器２１の発生する第１の周波数のローカル信号の実数軸
信号”ｃｏｓ”と、実数軸信号より９０度位相の進んだ
虚数軸信号”−ｓｉｎ”とをそれぞれ乗算する乗算器２
２と乗算器２３とを備えたディジタル直交検波器１１に
おいて、Ｌｏｗ ＩＦ複素信号に変換すると共に、ディ
ジタル直交検波器１１の複素信号出力を、第１段階とし
て信号のサンプリングレートを１／Ｎ１に変換（ダウン
サンプル）するデシメータＡ５１へ入力し、サンプリン
グレートの変換を行う。
数列で表された入力信号を、該信号に直交キャリア発振
器２１の発生する第１の周波数のローカル信号の実数軸
信号”ｃｏｓ”と、実数軸信号より９０度位相の進んだ
虚数軸信号”−ｓｉｎ”とをそれぞれ乗算する乗算器２
２と乗算器２３とを備えたディジタル直交検波器１１に
おいて、Ｌｏｗ ＩＦ複素信号に変換すると共に、ディ
ジタル直交検波器１１の複素信号出力を、第１段階とし
て信号のサンプリングレートを１／Ｎ１に変換（ダウン
サンプル）するデシメータＡ５１へ入力し、サンプリン
グレートの変換を行う。
【００２６】また、デシメータＡ５１のＬｏｗ ＩＦ複
素信号出力は、デシメータＡ５１の複素信号出力の実数
軸信号（Ｓ．Ｉ）と虚数軸信号（Ｓ．Ｑ）とに、直交キ
ャリア発振器６１の発生する第２の周波数のローカル信
号の実数軸信号”ｃｏｓ”と、実数軸信号より９０度位
相の進んだ虚数軸信号”−ｓｉｎ”とをそれぞれ乗算す
る乗算器６２及び乗算器６３と、更に乗算器６２の出力
から乗算器６３の出力を減算して実数軸信号出力とする
減算器６４を備えると共に、デシメータＡ５１の複素信
号出力の実数軸信号（Ｓ．Ｉ）と虚数軸信号（Ｓ．Ｑ）
とに、直交キャリア発振器６１の発生する第２の周波数
のローカル信号の虚数軸信号”−ｓｉｎ”と、実数軸信
号”ｃｏｓ”とをそれぞれ乗算する乗算器６５及び乗算
器６６と、更に乗算器６５の出力に乗算器６６の出力を
加算して虚数軸信号出力とする加算器６７を備えた複素
ミキサ５２により、ベースバンド信号に変換される。
素信号出力は、デシメータＡ５１の複素信号出力の実数
軸信号（Ｓ．Ｉ）と虚数軸信号（Ｓ．Ｑ）とに、直交キ
ャリア発振器６１の発生する第２の周波数のローカル信
号の実数軸信号”ｃｏｓ”と、実数軸信号より９０度位
相の進んだ虚数軸信号”−ｓｉｎ”とをそれぞれ乗算す
る乗算器６２及び乗算器６３と、更に乗算器６２の出力
から乗算器６３の出力を減算して実数軸信号出力とする
減算器６４を備えると共に、デシメータＡ５１の複素信
号出力の実数軸信号（Ｓ．Ｉ）と虚数軸信号（Ｓ．Ｑ）
とに、直交キャリア発振器６１の発生する第２の周波数
のローカル信号の虚数軸信号”−ｓｉｎ”と、実数軸信
号”ｃｏｓ”とをそれぞれ乗算する乗算器６５及び乗算
器６６と、更に乗算器６５の出力に乗算器６６の出力を
加算して虚数軸信号出力とする加算器６７を備えた複素
ミキサ５２により、ベースバンド信号に変換される。
【００２７】そして、次に、ベースバンド信号に変換さ
れた受信信号を、周波数が低くなったところで第２段階
として再度信号のサンプリングレートを１／Ｎ２に変換
（ダウンサンプル）するデシメータＢ５３へ入力し、サ
ンプリングレートの変換を行い、更に検波器１４におい
て信号の復調を行う。ここで、ディジタル直交検波器１
１の直交キャリア発振器２１には、制御部６から設定さ
れた位相の変化幅を示す周波数設定データＦから分割さ
れた周波数設定データＦ１が入力されており、同様に、
複素ミキサ５２の直交キャリア発振器６１には、制御部
６から設定された位相の変化幅を示す周波数設定データ
Ｆから分割された周波数設定データＦ２が入力されてい
る。また、デシメータＡ５１には制御部６から設定され
たサンプリングレート変換データＮを分割したサンプリ
ングレート変換データＮ１が入力されており、同様に、
デシメータＢ５３には制御部６から設定されたサンプリ
ングレート変換データＮを分割したサンプリングレート
変換データＮ２が入力されている。
れた受信信号を、周波数が低くなったところで第２段階
として再度信号のサンプリングレートを１／Ｎ２に変換
（ダウンサンプル）するデシメータＢ５３へ入力し、サ
ンプリングレートの変換を行い、更に検波器１４におい
て信号の復調を行う。ここで、ディジタル直交検波器１
１の直交キャリア発振器２１には、制御部６から設定さ
れた位相の変化幅を示す周波数設定データＦから分割さ
れた周波数設定データＦ１が入力されており、同様に、
複素ミキサ５２の直交キャリア発振器６１には、制御部
６から設定された位相の変化幅を示す周波数設定データ
Ｆから分割された周波数設定データＦ２が入力されてい
る。また、デシメータＡ５１には制御部６から設定され
たサンプリングレート変換データＮを分割したサンプリ
ングレート変換データＮ１が入力されており、同様に、
デシメータＢ５３には制御部６から設定されたサンプリ
ングレート変換データＮを分割したサンプリングレート
変換データＮ２が入力されている。
【００２８】また、図７は、信号処理部４の別の構成例
に用いられる周波数シンセサイザによる直交キャリア発
振器２１及び直交キャリア発振器６１の構成を示すブロ
ック図である。図７において、制御部６から、位相の変
化幅ΔΦで表された周波数設定データＦが”ｊ０”ｂｉ
ｔで入力されると、周波数設定データΔΦはＭＳＢ側か
ら”ｊ１”ｂｉｔの周波数設定データＦ１と、ＬＳＢ側
の”ｊ２”ｂｉｔの周波数設定データＦ２に分割され
る。分割されたＭＳＢ側の”ｊ１”ｂｉｔは、位相演算
部を形成する加算器７１と位相レジスタ７２により、累
積加算されて位相データＡｆとなる。
に用いられる周波数シンセサイザによる直交キャリア発
振器２１及び直交キャリア発振器６１の構成を示すブロ
ック図である。図７において、制御部６から、位相の変
化幅ΔΦで表された周波数設定データＦが”ｊ０”ｂｉ
ｔで入力されると、周波数設定データΔΦはＭＳＢ側か
ら”ｊ１”ｂｉｔの周波数設定データＦ１と、ＬＳＢ側
の”ｊ２”ｂｉｔの周波数設定データＦ２に分割され
る。分割されたＭＳＢ側の”ｊ１”ｂｉｔは、位相演算
部を形成する加算器７１と位相レジスタ７２により、累
積加算されて位相データＡｆとなる。
【００２９】”ｊ１”ｂｉｔの位相データＡｆは、ｊ１
＝ｋ１の”ｋ１”ｂｉｔのアドレス信号線を持ち、位相
データを振幅データに変換するテーブルが記録された”
ｃｏｒｓｅ ｃｏｓ用”ＲＯＭ−Ａ７３と、同様に”ｋ
１”ｂｉｔのアドレス信号線を持ち、位相データを振幅
データに変換するテーブルが記録された”ｃｏｒｓｅｓ
ｉｎ用”ＲＯＭ−Ｂ７４に、アドレス信号として入力さ
れ、ＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４の出力には、”
ｍ”ｂｉｔ幅の振幅データｃｏｓ（Ｆ１）とｓｉｎ（Ｆ
１）とが順次出力される。ここで、ＲＯＭ−Ａ７３とＲ
ＯＭ−Ｂ７４は、それぞれ周波数設定データＦのＭＳＢ
側”ｊ１”ｂｉｔに対応した周波数の余弦波と正弦波を
量子化して記録したＲＯＭであり、加算器７１と位相レ
ジスタ７２、更にＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４によ
り、ディジタル直交検波器１１の直交キャリア発振器２
１を形成する。
＝ｋ１の”ｋ１”ｂｉｔのアドレス信号線を持ち、位相
データを振幅データに変換するテーブルが記録された”
ｃｏｒｓｅ ｃｏｓ用”ＲＯＭ−Ａ７３と、同様に”ｋ
１”ｂｉｔのアドレス信号線を持ち、位相データを振幅
データに変換するテーブルが記録された”ｃｏｒｓｅｓ
ｉｎ用”ＲＯＭ−Ｂ７４に、アドレス信号として入力さ
れ、ＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４の出力には、”
ｍ”ｂｉｔ幅の振幅データｃｏｓ（Ｆ１）とｓｉｎ（Ｆ
１）とが順次出力される。ここで、ＲＯＭ−Ａ７３とＲ
ＯＭ−Ｂ７４は、それぞれ周波数設定データＦのＭＳＢ
側”ｊ１”ｂｉｔに対応した周波数の余弦波と正弦波を
量子化して記録したＲＯＭであり、加算器７１と位相レ
ジスタ７２、更にＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４によ
り、ディジタル直交検波器１１の直交キャリア発振器２
１を形成する。
【００３０】一方、”ｊ０”ｂｉｔの位相データのｊ１
から見てＬＳＢ側に位置する残りの”ｊ２”ｂｉｔは、
サンプリングレート変換データＮ１に対応した”ｊ０”
ｂｉｔの係数Ｎ１が乗算器８１により乗算された”ｊ
０”ｂｉｔの周波数設定データＦ２’に変換された後、
位相演算部を形成する加算器７６と位相レジスタ７７に
より、累積加算されて位相データＢｆ’となる。
から見てＬＳＢ側に位置する残りの”ｊ２”ｂｉｔは、
サンプリングレート変換データＮ１に対応した”ｊ０”
ｂｉｔの係数Ｎ１が乗算器８１により乗算された”ｊ
０”ｂｉｔの周波数設定データＦ２’に変換された後、
位相演算部を形成する加算器７６と位相レジスタ７７に
より、累積加算されて位相データＢｆ’となる。
【００３１】”ｊ０”ｂｉｔの位相データＢｆ’は、ｊ
０＞ｋ２の”ｋ２”ｂｉｔのアドレス信号線を持ち、位
相データを振幅データに変換するテーブルが記録され
た”ｆｉｎｅ ｃｏｓ用”ＲＯＭ−Ｃ７８と、同様に”
ｋ２”ｂｉｔのアドレス信号線を持ち、位相データを振
幅データに変換するテーブルが記録された”ｆｉｎｅｓ
ｉｎ用”ＲＯＭ−Ｄ７９に、アドレス信号として入力さ
れ、ＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９の出力には、”
ｍ”ｂｉｔ幅の振幅データｃｏｓ（Ｆ２）とｓｉｎ（Ｆ
２）とが順次出力される。ここで、ＲＯＭ−Ｃ７８とＲ
ＯＭ−Ｄ７９は、それぞれ周波数設定データＦの残り
の”ｊ２”ｂｉｔに対応した周波数の余弦波と正弦波を
量子化して記録したＲＯＭであり、加算器７６と位相レ
ジスタ７７、更にＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９によ
り、複素ミキサ５２の直交キャリア発振器６１を形成す
る。
０＞ｋ２の”ｋ２”ｂｉｔのアドレス信号線を持ち、位
相データを振幅データに変換するテーブルが記録され
た”ｆｉｎｅ ｃｏｓ用”ＲＯＭ−Ｃ７８と、同様に”
ｋ２”ｂｉｔのアドレス信号線を持ち、位相データを振
幅データに変換するテーブルが記録された”ｆｉｎｅｓ
ｉｎ用”ＲＯＭ−Ｄ７９に、アドレス信号として入力さ
れ、ＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９の出力には、”
ｍ”ｂｉｔ幅の振幅データｃｏｓ（Ｆ２）とｓｉｎ（Ｆ
２）とが順次出力される。ここで、ＲＯＭ−Ｃ７８とＲ
ＯＭ−Ｄ７９は、それぞれ周波数設定データＦの残り
の”ｊ２”ｂｉｔに対応した周波数の余弦波と正弦波を
量子化して記録したＲＯＭであり、加算器７６と位相レ
ジスタ７７、更にＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９によ
り、複素ミキサ５２の直交キャリア発振器６１を形成す
る。
【００３２】なお、例えば同一のビット長の２つの周波
数シンセサイザを、サンプリング周波数１とサンプリン
グ周波数Ｎ１で動作させた場合、出力される周波数も１
対Ｎ１になるため、直交キャリア発振器６１のサンプリ
ング周波数を、直交キャリア発振器２１のサンプリング
周波数の１／Ｎ１に落として演算量を削減するために、
周波数設定データＦ２はＮ１倍されて周波数設定データ
Ｆ２’に補正した後、これを累積加算して位相データＢ
ｆ’とする。また、以上の構成により、本構成例の信号
処理部４では、制御部６から設定された周波数設定デー
タＦにより生成される周波数ｆのローカル信号を、周波
数設定データＦ１により生成される周波数ｆ１のローカ
ル信号と、周波数設定データＦ２により生成される周波
数ｆ２のローカル信号とに分割して生成し、それぞれデ
ィジタル直交検波器１１の乗算器２２、２３及び複素ミ
キサ５２の乗算器６２、６３、６５、６６へ供給するこ
とで、２段階の周波数変換を可能にする。
数シンセサイザを、サンプリング周波数１とサンプリン
グ周波数Ｎ１で動作させた場合、出力される周波数も１
対Ｎ１になるため、直交キャリア発振器６１のサンプリ
ング周波数を、直交キャリア発振器２１のサンプリング
周波数の１／Ｎ１に落として演算量を削減するために、
周波数設定データＦ２はＮ１倍されて周波数設定データ
Ｆ２’に補正した後、これを累積加算して位相データＢ
ｆ’とする。また、以上の構成により、本構成例の信号
処理部４では、制御部６から設定された周波数設定デー
タＦにより生成される周波数ｆのローカル信号を、周波
数設定データＦ１により生成される周波数ｆ１のローカ
ル信号と、周波数設定データＦ２により生成される周波
数ｆ２のローカル信号とに分割して生成し、それぞれデ
ィジタル直交検波器１１の乗算器２２、２３及び複素ミ
キサ５２の乗算器６２、６３、６５、６６へ供給するこ
とで、２段階の周波数変換を可能にする。
【００３３】また、図８は、信号処理部の別の構成例に
用いられるデシメータＡ５１の構成を示すブロック図で
ある。デシメータＡ５１は、入力端子（Ｒ．Ｉ）に入力
されたディジタル直交検波器１１の複素信号出力の実数
軸信号と、同様に入力端子（Ｒ．Ｑ）に入力されたディ
ジタル直交検波器１１の複素信号出力の虚数軸信号と
に、低帯域信号と高帯域信号とをカットするフィルタリ
ングを行う複素バンドパスフィルタを備えている。ここ
で、複素バンドパスフィルタは、ディジタル直交検波器
１１の複素信号出力の実数軸信号に対して、複素フィル
タの実数軸係数を畳み込むディジタルフィルタ９１と、
同様に実数軸信号に対して、複素フィルタの虚数軸係数
を畳み込むディジタルフィルタ９２、及びディジタル直
交検波器１１の複素信号出力の虚数軸信号に対して、複
素フィルタの実数軸係数を畳み込むディジタルフィルタ
９３と、同様に虚数軸信号に対して、複素フィルタの虚
数軸係数を畳み込むディジタルフィルタ９４を含み、更
に、ディジタルフィルタ９１の出力からディジタルフィ
ルタ９３の出力を減算する減算器９５とディジタルフィ
ルタ９２の出力にディジタルフィルタ９４の出力を加算
する加算器９６とから構成されている。
用いられるデシメータＡ５１の構成を示すブロック図で
ある。デシメータＡ５１は、入力端子（Ｒ．Ｉ）に入力
されたディジタル直交検波器１１の複素信号出力の実数
軸信号と、同様に入力端子（Ｒ．Ｑ）に入力されたディ
ジタル直交検波器１１の複素信号出力の虚数軸信号と
に、低帯域信号と高帯域信号とをカットするフィルタリ
ングを行う複素バンドパスフィルタを備えている。ここ
で、複素バンドパスフィルタは、ディジタル直交検波器
１１の複素信号出力の実数軸信号に対して、複素フィル
タの実数軸係数を畳み込むディジタルフィルタ９１と、
同様に実数軸信号に対して、複素フィルタの虚数軸係数
を畳み込むディジタルフィルタ９２、及びディジタル直
交検波器１１の複素信号出力の虚数軸信号に対して、複
素フィルタの実数軸係数を畳み込むディジタルフィルタ
９３と、同様に虚数軸信号に対して、複素フィルタの虚
数軸係数を畳み込むディジタルフィルタ９４を含み、更
に、ディジタルフィルタ９１の出力からディジタルフィ
ルタ９３の出力を減算する減算器９５とディジタルフィ
ルタ９２の出力にディジタルフィルタ９４の出力を加算
する加算器９６とから構成されている。
【００３４】また、ディジタルフィルタ９１、９３にそ
れぞれ設定される複素バンドパスフィルタの実数軸係
数、及びディジタルフィルタ９２、９４にそれぞれ設定
される複素バンドパスフィルタの虚数軸係数は、直交キ
ャリア発振器９８によって生成された直交キャリアの実
数軸信号ｃｏｓと虚数軸信号−ｓｉｎとを、制御部６か
らパラメータとして設定された基準ローパスフィルタの
フィルタ係数１に、それぞれ乗算器９９と乗算器１００
とによって乗算して生成された複素係数とする。なお、
直交キャリア発振器９８によって生成される直交キャリ
アの周波数は、ディジタル直交検波器１１の入力信号の
周波数ＦDIF1から、周波数設定データＦ１を設定された
直交キャリア発振器２１で生成されるローカル信号周波
数を、減算器９７によって減算した周波数を基に決定さ
れる。また、制御部６からパラメータとして設定される
フィルタ係数１は、基準ローパスフィルタではなく、基
準バンドパスフィルタ（複素フィルタ）であっても良
い。この場合、パラメータとして設定されたフィルタ係
数１と直交キャリア発振器９８の出力との合成は、複素
数同士の乗算となる。更に、制御部６からパラメータと
して設定されるフィルタ係数１は、予め信号処理部４に
おけるデシメータＡ５１の構成データとして記憶されて
いても良い。
れぞれ設定される複素バンドパスフィルタの実数軸係
数、及びディジタルフィルタ９２、９４にそれぞれ設定
される複素バンドパスフィルタの虚数軸係数は、直交キ
ャリア発振器９８によって生成された直交キャリアの実
数軸信号ｃｏｓと虚数軸信号−ｓｉｎとを、制御部６か
らパラメータとして設定された基準ローパスフィルタの
フィルタ係数１に、それぞれ乗算器９９と乗算器１００
とによって乗算して生成された複素係数とする。なお、
直交キャリア発振器９８によって生成される直交キャリ
アの周波数は、ディジタル直交検波器１１の入力信号の
周波数ＦDIF1から、周波数設定データＦ１を設定された
直交キャリア発振器２１で生成されるローカル信号周波
数を、減算器９７によって減算した周波数を基に決定さ
れる。また、制御部６からパラメータとして設定される
フィルタ係数１は、基準ローパスフィルタではなく、基
準バンドパスフィルタ（複素フィルタ）であっても良
い。この場合、パラメータとして設定されたフィルタ係
数１と直交キャリア発振器９８の出力との合成は、複素
数同士の乗算となる。更に、制御部６からパラメータと
して設定されるフィルタ係数１は、予め信号処理部４に
おけるデシメータＡ５１の構成データとして記憶されて
いても良い。
【００３５】一方、デシメータＡ５１は、更に、ディジ
タルフィルタ９１、９２、９３、９４及び減算器９５と
加算器９６により構成される複素バンドパスフィルタに
よって、不要なエイリアシングが除去された複素数信号
のサンプリングレートを、制御部６からパラメータとし
て設定されたサンプリングレートＮを分割したサンプリ
ングレート変換データＮ１によって１／Ｎ１に変換（ダ
ウンサンプル）して、出力端子（Ｓ．Ｉ）と（Ｓ．Ｑ）
に出力する実数軸信号用のダウンサンプラ１０１と虚数
軸信号用のダウンサンプラ１０２とを備えている。
タルフィルタ９１、９２、９３、９４及び減算器９５と
加算器９６により構成される複素バンドパスフィルタに
よって、不要なエイリアシングが除去された複素数信号
のサンプリングレートを、制御部６からパラメータとし
て設定されたサンプリングレートＮを分割したサンプリ
ングレート変換データＮ１によって１／Ｎ１に変換（ダ
ウンサンプル）して、出力端子（Ｓ．Ｉ）と（Ｓ．Ｑ）
に出力する実数軸信号用のダウンサンプラ１０１と虚数
軸信号用のダウンサンプラ１０２とを備えている。
【００３６】また、図９は、信号処理部４の別の構成例
に用いられるデシメータＢ５３の構成を示すブロック図
である。デシメータＢ５３は、入力端子（Ｔ．Ｉ）に入
力された複素ミキサ５２の複素信号出力の実数軸信号
と、同様に入力端子（Ｔ．Ｑ）に入力された複素ミキサ
５２の複素信号出力の虚数軸信号とに、制御部６からパ
ラメータとして設定されたフィルタ係数２によって実現
される特性により、それぞれ高帯域信号をカットするフ
ィルタリングを行うローパスフィルタ１１１、１１２を
備えている。更に、ローパスフィルタ１１１、１１２に
よって高帯域の信号がカットされ、不要なエイリアシン
グが除去された複素数信号のサンプリングレートを、制
御部６からパラメータとして設定されたサンプリングレ
ート変換データＮを分割したサンプリングレート変換デ
ータＮ２によって１／Ｎ２に変換（ダウンサンプル）し
て、出力端子（Ｕ．Ｉ）と（Ｕ．Ｑ）に出力する実数軸
信号用のダウンサンプラ１１３と虚数軸信号用のダウン
サンプラ１１４とを備えている。なお、サンプリングレ
ート変換データＮ２は、制御部６からパラメータとして
設定されたサンプリングレート変換データＮをデシメー
タＡ５１のダウンサンプラ１０１、１０２に設定したサ
ンプリングレート変換データＮ１で除算した値とする。
また、制御部６からパラメータとして設定されるフィル
タ係数２は、予め信号処理部４において、デシメータＢ
５３のプライベートなデータとして記憶されていても良
い。
に用いられるデシメータＢ５３の構成を示すブロック図
である。デシメータＢ５３は、入力端子（Ｔ．Ｉ）に入
力された複素ミキサ５２の複素信号出力の実数軸信号
と、同様に入力端子（Ｔ．Ｑ）に入力された複素ミキサ
５２の複素信号出力の虚数軸信号とに、制御部６からパ
ラメータとして設定されたフィルタ係数２によって実現
される特性により、それぞれ高帯域信号をカットするフ
ィルタリングを行うローパスフィルタ１１１、１１２を
備えている。更に、ローパスフィルタ１１１、１１２に
よって高帯域の信号がカットされ、不要なエイリアシン
グが除去された複素数信号のサンプリングレートを、制
御部６からパラメータとして設定されたサンプリングレ
ート変換データＮを分割したサンプリングレート変換デ
ータＮ２によって１／Ｎ２に変換（ダウンサンプル）し
て、出力端子（Ｕ．Ｉ）と（Ｕ．Ｑ）に出力する実数軸
信号用のダウンサンプラ１１３と虚数軸信号用のダウン
サンプラ１１４とを備えている。なお、サンプリングレ
ート変換データＮ２は、制御部６からパラメータとして
設定されたサンプリングレート変換データＮをデシメー
タＡ５１のダウンサンプラ１０１、１０２に設定したサ
ンプリングレート変換データＮ１で除算した値とする。
また、制御部６からパラメータとして設定されるフィル
タ係数２は、予め信号処理部４において、デシメータＢ
５３のプライベートなデータとして記憶されていても良
い。
【００３７】なお、上述の実施の形態では、信号処理部
４における指定された機能を実現する構成例として、受
信機を例として説明したが、送信機を構成する場合も、
信号処理部４では、制御部６から設定されるパラメータ
を、信号処理部４に構成された送信機の機能を実現する
ための信号処理機能構成に合わせたパラメータに変換し
て利用するものとする。また、上述の実施の形態では、
信号処理部４は、ＦＰＧＡやＤＳＰ等のリ・コンフィギ
ャラブルデバイスで構成されると説明したが、ＦＰＧＡ
等のハードウェア再構成を行うリ・コンフィギャラブル
デバイス、あるいはＤＳＰ等のソフトウェア再構成を行
うリ・コンフィギャラブルデバイスのどちらか一方のリ
・コンフィギャラブルデバイスのみで構成されても良
い。
４における指定された機能を実現する構成例として、受
信機を例として説明したが、送信機を構成する場合も、
信号処理部４では、制御部６から設定されるパラメータ
を、信号処理部４に構成された送信機の機能を実現する
ための信号処理機能構成に合わせたパラメータに変換し
て利用するものとする。また、上述の実施の形態では、
信号処理部４は、ＦＰＧＡやＤＳＰ等のリ・コンフィギ
ャラブルデバイスで構成されると説明したが、ＦＰＧＡ
等のハードウェア再構成を行うリ・コンフィギャラブル
デバイス、あるいはＤＳＰ等のソフトウェア再構成を行
うリ・コンフィギャラブルデバイスのどちらか一方のリ
・コンフィギャラブルデバイスのみで構成されても良
い。
【００３８】以上説明したように、本実施の形態のソフ
トウェア無線機は、指定された機能に対する複数の実現
手段に対応して、ソフトウェアからの指示により、内部
の機能構成を再構成可能な信号処理部４と、複数の実現
手段のいずれかに対応したパラメータを信号処理部４に
設定する制御部６とを備えたソフトウェア無線機であっ
て、制御部６のソフトウェアによる処理には適さない高
速性や低消費電力性が要求される信号処理機能を実現す
る構成を信号処理部４に構成する際に、オブジェクト指
向の考え方を適用してソフトウェアと信号処理機能を構
成する。
トウェア無線機は、指定された機能に対する複数の実現
手段に対応して、ソフトウェアからの指示により、内部
の機能構成を再構成可能な信号処理部４と、複数の実現
手段のいずれかに対応したパラメータを信号処理部４に
設定する制御部６とを備えたソフトウェア無線機であっ
て、制御部６のソフトウェアによる処理には適さない高
速性や低消費電力性が要求される信号処理機能を実現す
る構成を信号処理部４に構成する際に、オブジェクト指
向の考え方を適用してソフトウェアと信号処理機能を構
成する。
【００３９】従って、ソフトウェア無線機に要求される
機能をオブジェクトとして考えた時に、この機能を実現
するために信号処理部４に構成される複数の実現手段を
メソッドとして定義し、このメソッドについて外から見
えるパブリックなメソッドと、内部で実際に処理を行う
外からは見えないプライベートなメソッドを用意するこ
とにより、制御部６からパブリックなメソッドに対して
設定されるパラメータを、信号処理部４においてプライ
ベートなメソッドに対するパラメータに変換し、信号処
理部４側の信号処理機能の再構成による制御部６のソフ
トウェアに対する影響を少なくすることができるという
効果が得られる。そのため、制御部６において用意する
ドライバソフトウェアの種類が減少するので、ソフトウ
ェア開発工数が削減され、製品開発期間の短縮化や製品
コストの低減が可能となる。
機能をオブジェクトとして考えた時に、この機能を実現
するために信号処理部４に構成される複数の実現手段を
メソッドとして定義し、このメソッドについて外から見
えるパブリックなメソッドと、内部で実際に処理を行う
外からは見えないプライベートなメソッドを用意するこ
とにより、制御部６からパブリックなメソッドに対して
設定されるパラメータを、信号処理部４においてプライ
ベートなメソッドに対するパラメータに変換し、信号処
理部４側の信号処理機能の再構成による制御部６のソフ
トウェアに対する影響を少なくすることができるという
効果が得られる。そのため、制御部６において用意する
ドライバソフトウェアの種類が減少するので、ソフトウ
ェア開発工数が削減され、製品開発期間の短縮化や製品
コストの低減が可能となる。
【００４０】また、キャリア信号の生成及び周波数変換
や信号のフィルタリング、更には信号のサンプリングレ
ート変換等の簡単な機能に信号処理を限定し、これに対
してパラメータデータに対するビット分割、ビット挿
入、ビットマージ、数値の加減算、及び数値の乗除算の
いずれかによりパラメータを変換することで、信号処理
部４に負荷をかけずにパラメータの変換を自由に実行で
きるソフトウェア無線機を実現することができる。従っ
て、ドライバソフトウェアの種類を増やさずに、例えば
スプリアスの少ない周波数シンセサイザや、各種の特性
及び中心周波数を持つフィルタ、更には自由なサンプリ
ングレート変換を実現することができるという効果が得
られる。
や信号のフィルタリング、更には信号のサンプリングレ
ート変換等の簡単な機能に信号処理を限定し、これに対
してパラメータデータに対するビット分割、ビット挿
入、ビットマージ、数値の加減算、及び数値の乗除算の
いずれかによりパラメータを変換することで、信号処理
部４に負荷をかけずにパラメータの変換を自由に実行で
きるソフトウェア無線機を実現することができる。従っ
て、ドライバソフトウェアの種類を増やさずに、例えば
スプリアスの少ない周波数シンセサイザや、各種の特性
及び中心周波数を持つフィルタ、更には自由なサンプリ
ングレート変換を実現することができるという効果が得
られる。
【００４１】
【発明の効果】以上の如く、請求項１に記載のソフトウ
ェア無線機、及び請求項９に記載のソフトウェア無線機
の制御方法によれば、制御部側では、設定するパラメー
タに関わる信号処理部での内部処理を関知することな
く、制御部と信号処理部の通信に適したパラメータ形式
を信号処理部に設定することができるようになる。従っ
て、信号処理機能側の再構成による制御部のソフトウェ
アに対する影響を少なくすると共に、ドライバソフトウ
ェアを制御部側の都合に合わせたものとすることができ
るので、アプリケーションソフトウェアとドライバソフ
トウェアを含めたソフトウェアの組み合わせの数も最小
限で実現することができるという効果が得られる。ま
た、ドライバソフトウェアの種類が減少するので、個々
のドライバソフトウェアに対する十分な検証を行うこと
ができ、ソフトウェア無線機全体の動作安定性を向上す
ることができる。更に、ソフトウェア開発工数が削減さ
れるので、製品開発期間の短縮化や製品コストの低減が
可能となる。
ェア無線機、及び請求項９に記載のソフトウェア無線機
の制御方法によれば、制御部側では、設定するパラメー
タに関わる信号処理部での内部処理を関知することな
く、制御部と信号処理部の通信に適したパラメータ形式
を信号処理部に設定することができるようになる。従っ
て、信号処理機能側の再構成による制御部のソフトウェ
アに対する影響を少なくすると共に、ドライバソフトウ
ェアを制御部側の都合に合わせたものとすることができ
るので、アプリケーションソフトウェアとドライバソフ
トウェアを含めたソフトウェアの組み合わせの数も最小
限で実現することができるという効果が得られる。ま
た、ドライバソフトウェアの種類が減少するので、個々
のドライバソフトウェアに対する十分な検証を行うこと
ができ、ソフトウェア無線機全体の動作安定性を向上す
ることができる。更に、ソフトウェア開発工数が削減さ
れるので、製品開発期間の短縮化や製品コストの低減が
可能となる。
【００４２】請求項２に記載のソフトウェア無線機によ
れば、信号処理部における機能とパラメータの変換内容
を限定することで、信号処理部に負荷をかけずにパラメ
ータの変換を実行できるソフトウェア無線機を実現する
ことができる。従って、信号処理機能側の再構成による
制御部のソフトウェアに対する影響を更に少なくし、ソ
フトウェアに対する影響を最小限に抑えることができる
という効果が得られる。
れば、信号処理部における機能とパラメータの変換内容
を限定することで、信号処理部に負荷をかけずにパラメ
ータの変換を実行できるソフトウェア無線機を実現する
ことができる。従って、信号処理機能側の再構成による
制御部のソフトウェアに対する影響を更に少なくし、ソ
フトウェアに対する影響を最小限に抑えることができる
という効果が得られる。
【００４３】請求項３に記載のソフトウェア無線機によ
れば、周波数変換された信号の最終的な周波数が合って
いれば、周波数シンセサイザをどのようにも分割して構
成することができる周波数変換器を実現することができ
る。従って、周波数変換器を含むソフトウェア無線機に
対して、より多くの柔軟性を与えることができ、１つの
ハードウェアを備えた装置で、ドライバソフトウェアを
増やさずに、容易に複数の通信周波数に対応する無線機
を実現することができるという効果が得られる。
れば、周波数変換された信号の最終的な周波数が合って
いれば、周波数シンセサイザをどのようにも分割して構
成することができる周波数変換器を実現することができ
る。従って、周波数変換器を含むソフトウェア無線機に
対して、より多くの柔軟性を与えることができ、１つの
ハードウェアを備えた装置で、ドライバソフトウェアを
増やさずに、容易に複数の通信周波数に対応する無線機
を実現することができるという効果が得られる。
【００４４】請求項４に記載のソフトウェア無線機によ
れば、スプリアスが少なく周波数ステップが粗い第１の
周波数シンセサイザと、スプリアスが多く周波数ステッ
プが細かい第２の周波数シンセサイザの周波数を自由に
設定して周波数変換器を動作させることができる。従っ
て、ドライバソフトウェアを増やさずに、ディジタル周
波数シンセサイザ特有の一様に発生するスプリアスがキ
ャリア近傍に制限される周波数変換器を実現することが
できるという効果が得られる。
れば、スプリアスが少なく周波数ステップが粗い第１の
周波数シンセサイザと、スプリアスが多く周波数ステッ
プが細かい第２の周波数シンセサイザの周波数を自由に
設定して周波数変換器を動作させることができる。従っ
て、ドライバソフトウェアを増やさずに、ディジタル周
波数シンセサイザ特有の一様に発生するスプリアスがキ
ャリア近傍に制限される周波数変換器を実現することが
できるという効果が得られる。
【００４５】請求項５に記載のソフトウェア無線機によ
れば、ディジタルフィルタの周波数特性を、制御部がパ
ラメータとして設定する係数によって自由に設定するこ
とができると共に、制御部がパラメータとして設定する
周波数設定データによって、フィルタの中心周波数も自
由に設定することができる。従って、自由な周波数特性
で、かつどのような中心周波数のフィルタも、ドライバ
ソフトウェアを増やさずに、簡単に構成することができ
るという効果が得られる。
れば、ディジタルフィルタの周波数特性を、制御部がパ
ラメータとして設定する係数によって自由に設定するこ
とができると共に、制御部がパラメータとして設定する
周波数設定データによって、フィルタの中心周波数も自
由に設定することができる。従って、自由な周波数特性
で、かつどのような中心周波数のフィルタも、ドライバ
ソフトウェアを増やさずに、簡単に構成することができ
るという効果が得られる。
【００４６】請求項６に記載のソフトウェア無線機によ
れば、ディジタルフィルタの中心周波数を、制御部がパ
ラメータとして設定する周波数設定データによって自由
に設定することができる。従って、信号処理部の再構成
データに含まれる係数によって予め設定された周波数特
性のフィルタを、どのような中心周波数においても、ド
ライバソフトウェアを増やさずに、簡単に構成すること
ができるという効果が得られる。
れば、ディジタルフィルタの中心周波数を、制御部がパ
ラメータとして設定する周波数設定データによって自由
に設定することができる。従って、信号処理部の再構成
データに含まれる係数によって予め設定された周波数特
性のフィルタを、どのような中心周波数においても、ド
ライバソフトウェアを増やさずに、簡単に構成すること
ができるという効果が得られる。
【００４７】請求項７、及び請求項８に記載のソフトウ
ェア無線機によれば、サンプリングレート変換された信
号の最終的なサンプリングレートが合っていれば、サン
プリングレート変換器をどのようにも分割して構成する
ことができる。従って、サンプリングレート変換器を含
むソフトウェア無線機に対して、より多くの柔軟性を与
えることができ、１つのハードウェアを備えた装置で、
ドライバソフトウェアを増やさずに、容易に複数の通信
周波数に対応して自由にサンプリングレートを選択でき
る無線機を実現することができるという効果が得られ
る。
ェア無線機によれば、サンプリングレート変換された信
号の最終的なサンプリングレートが合っていれば、サン
プリングレート変換器をどのようにも分割して構成する
ことができる。従って、サンプリングレート変換器を含
むソフトウェア無線機に対して、より多くの柔軟性を与
えることができ、１つのハードウェアを備えた装置で、
ドライバソフトウェアを増やさずに、容易に複数の通信
周波数に対応して自由にサンプリングレートを選択でき
る無線機を実現することができるという効果が得られ
る。
【図１】 本発明の一実施の形態によるソフトウェア無
線機の基本構成を示すブロック図である。
線機の基本構成を示すブロック図である。
【図２】 同実施の形態によるソフトウェア無線機のド
ライバソフトウェアと信号処理部構成との対応例を示す
図である。
ライバソフトウェアと信号処理部構成との対応例を示す
図である。
【図３】 同実施の形態によるソフトウェア無線機の信
号処理部における一構成例を示すブロック図である。
号処理部における一構成例を示すブロック図である。
【図４】 信号処理部の一構成例に用いられるＣＩＣフ
ィルタによる１／Ｎデシメータの構成を示すブロック図
である。
ィルタによる１／Ｎデシメータの構成を示すブロック図
である。
【図５】 信号処理部の一構成例に用いられるフィルタ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図６】 同実施の形態によるソフトウェア無線機の信
号処理部における再構成後の別の構成例を示すブロック
図である。
号処理部における再構成後の別の構成例を示すブロック
図である。
【図７】 信号処理部の別の構成例に用いられる周波数
シンセサイザによる直交キャリア発振器の構成を示すブ
ロック図である。
シンセサイザによる直交キャリア発振器の構成を示すブ
ロック図である。
【図８】 信号処理部の別の構成例に用いられるデシメ
ータＡの構成を示すブロック図である。
ータＡの構成を示すブロック図である。
【図９】 信号処理部の別の構成例に用いられるデシメ
ータＢの構成を示すブロック図である。
ータＢの構成を示すブロック図である。
【図１０】 従来例のソフトウェア無線機のドライバソ
フトウェアと信号処理部構成との対応例を示す図であ
る。
フトウェアと信号処理部構成との対応例を示す図であ
る。
１ アンテナ
２ ＲＦ／ＩＦアナログ部
３ ＡＤＣ（Ａ／Ｄ変換器）
４ 信号処理部
５ ＤＡＣ（Ｄ／Ａ変換器）
６ 制御部
１１ ディジタル直交検波器
１２ １／Ｎデシメータ
１２ａ、１２ｂ ＣＩＣフィルタ
１３ フィルタ
１４ 検波器
２１、６１、９８ 直交キャリア発振器
２２、２３、６２、６３、６５、６６、８１、９９、１
００ 乗算器 ３１、６７、７１、７６、９６ 加算器 ３２、３４ 遅延器 ３３、６４、９５、９７ 減算器 ３５、１０１、１０２、１１３、１１４ ダウンサン
プラ ４１、４２、１１１、１１２ ローパスフィルタ ５１ デシメータＡ ５２ 複素ミキサ ５３ デシメータＢ ７２、７７ 位相レジスタ ７３ ＲＯＭ−Ａ ７４ ＲＯＭ−Ｂ ７８ ＲＯＭ−Ｃ ７９ ＲＯＭ−Ｄ ９１、９２、９３、９４ ディジタルフィルタ
００ 乗算器 ３１、６７、７１、７６、９６ 加算器 ３２、３４ 遅延器 ３３、６４、９５、９７ 減算器 ３５、１０１、１０２、１１３、１１４ ダウンサン
プラ ４１、４２、１１１、１１２ ローパスフィルタ ５１ デシメータＡ ５２ 複素ミキサ ５３ デシメータＢ ７２、７７ 位相レジスタ ７３ ＲＯＭ−Ａ ７４ ＲＯＭ−Ｂ ７８ ＲＯＭ−Ｃ ７９ ＲＯＭ−Ｄ ９１、９２、９３、９４ ディジタルフィルタ
Claims (9)
- 【請求項１】 指定された機能に対する複数の実現手段
に対応して、ソフトウェアからの指示により、内部の機
能構成を再構成可能な信号処理部と、前記複数の実現手
段のいずれかに対応したパラメータを前記信号処理部に
設定する制御部とを備えたソフトウェア無線機におい
て、 前記信号処理部は、前記制御部から設定されるパラメー
タが、前記信号処理部の機能構成に対応していない場合
に、前記パラメータを前記信号処理部の機能構成に対応
したパラメータに変換してから利用することを特徴とす
るソフトウェア無線機。 - 【請求項２】 前記指定された機能が、少なくともキャ
リア信号の生成、信号のフィルタリング、信号の変復
調、及び信号のサンプリングレート変換のいずれかを含
み、前記パラメータの変換が、少なくともパラメータデ
ータに対するビット分割、ビット挿入、ビットマージ、
数値の加減算、及び数値の乗除算のいずれかを含むこと
を特徴とする請求項１に記載のソフトウェア無線機。 - 【請求項３】 前記信号処理部が、 位相の変化幅を示す周波数設定データによって指定され
た周波数のキャリア信号を生成する複数の周波数シンセ
サイザを備えた周波数変換器を構成する場合に、 前記制御部から前記パラメータとして設定された所定の
形式による周波数設定データをビット分割して、複数の
周波数シンセサイザのそれぞれの周波数設定データとし
て設定することを特徴とする請求項２に記載のソフトウ
ェア無線機。 - 【請求項４】 前記信号処理部が、 位相の変化幅を示す周波数設定データによって指定され
た周波数のキャリア信号を生成する第１及び第２の周波
数シンセサイザを含むダブルコンバージョン方式の周波
数変換器を構成する場合に、 前記制御部から前記パラメータとして設定された所定の
形式による周波数設定データを２つの周波数設定データ
にビット分割し、分割された周波数設定データのＭＳＢ
側を、送受信信号と第１の中間周波数信号との間の周波
数変換を行うための第１のローカル信号を発生する前記
第１の周波数シンセサイザに設定し、分割された周波数
設定データのＬＳＢ側を、前記第１の中間周波数信号
と、前記第１の中間周波数信号より周波数の低い第２の
中間周波数信号またはベースバンド信号との間の周波数
変換を行うための第２のローカル信号を発生する前記第
２の周波数シンセサイザに設定することを特徴とする請
求項２に記載のソフトウェア無線機。 - 【請求項５】 前記信号処理部が、 自己のインパルス応答を係数として、入力された信号の
フィルタリングを行うディジタルフィルタを構成する場
合に、 前記制御部から前記パラメータとして設定された実係数
のローパスフィルタまたは複素係数のバンドパスフィル
タの係数に、前記制御部から前記パラメータとして設定
された周波数設定データに対応するキャリア信号を乗算
して、目的の周波数に対応したフィルタ係数を生成する
ことを特徴とする請求項２に記載のソフトウェア無線
機。 - 【請求項６】 前記信号処理部が、 自己のインパルス応答を係数として、入力された信号の
フィルタリングを行うディジタルフィルタを構成する場
合に、 前記信号処理部の再構成データに予め含まれた実係数の
ローパスフィルタまたは複素係数のバンドパスフィルタ
の係数に、前記制御部から前記パラメータとして設定さ
れた周波数設定データに対応するキャリア信号を乗算し
て、目的の周波数に対応したフィルタ係数を生成するこ
とを特徴とする請求項２に記載のソフトウェア無線機。 - 【請求項７】 前記信号処理部が、 離散時間数列で表された信号のサンプリングレートを変
換する複数のサンプリングレート変換器を構成する場合
に、 前記制御部から前記パラメータとして設定された所定の
形式によるサンプリングレート変換データを分割して、
複数のサンプリングレート変換器のそれぞれにサンプリ
ングレート変換データとして設定することを特徴とする
請求項２に記載のソフトウェア無線機。 - 【請求項８】 前記信号処理部が、 離散時間数列で表された信号のサンプリングレートを２
段階に分けて変換するための第１、第２のサンプリング
レート変換器を構成する場合に、 前記制御部から前記パラメータとして設定された所定の
形式によるサンプリングレート変換データを、前記第１
のサンプリングレート変換器に設定した第１サンプリン
グレート変換データで除算し、前記第２のサンプリング
レート変換器に第２サンプリングレート変換データとし
て設定することを特徴とする請求項２に記載のソフトウ
ェア無線機。 - 【請求項９】 指定された機能に対する複数の実現手段
に対応して、ソフトウェアからの指示により内部の機能
構成を再構成可能なソフトウェア無線機の信号処理方法
であって、 予め記憶された信号処理用のパラメータが、前記内部の
機能構成に対応していない場合に、前記パラメータを前
記内部の機能構成に対応したパラメータに変換してから
利用することを特徴とするソフトウェア無線機の信号処
理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002076780A JP4146145B2 (ja) | 2002-03-19 | 2002-03-19 | ソフトウェア無線機及びソフトウェア無線機の信号処理方法 |
| KR1020030016087A KR100957321B1 (ko) | 2002-03-19 | 2003-03-14 | 소프트웨어 무선기 및 이를 이용한 신호처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002076780A JP4146145B2 (ja) | 2002-03-19 | 2002-03-19 | ソフトウェア無線機及びソフトウェア無線機の信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298456A true JP2003298456A (ja) | 2003-10-17 |
| JP4146145B2 JP4146145B2 (ja) | 2008-09-03 |
Family
ID=29386647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002076780A Expired - Fee Related JP4146145B2 (ja) | 2002-03-19 | 2002-03-19 | ソフトウェア無線機及びソフトウェア無線機の信号処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4146145B2 (ja) |
| KR (1) | KR100957321B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005122502A1 (ja) | 2004-06-07 | 2005-12-22 | Toyota Infotechnology Center Co., Ltd | 信号処理装置、方法、プログラムおよび記録媒体 |
| US7630726B2 (en) | 2005-02-03 | 2009-12-08 | Samsung Electronics Co., Ltd. | Communication method operated by software and apparatus thereof |
| US7647069B2 (en) | 2002-10-25 | 2010-01-12 | Nxp B.V. | Single oscillator DSSS and OFDM radio receiver |
| JP2010130185A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | サンプリングレート変換回路 |
| JP2011510528A (ja) * | 2007-12-14 | 2011-03-31 | マイクロソフト コーポレーション | ソフトウェア定義無線アーキテクチャ |
| JP2012034406A (ja) * | 2004-12-10 | 2012-02-16 | Maxlinear Inc | 高調波除去受信機のアーキテクチャーと混合器 |
| JP2013102670A (ja) * | 2011-10-21 | 2013-05-23 | Daihen Corp | 単相電力変換装置の制御装置 |
| JP2015516701A (ja) * | 2012-06-21 | 2015-06-11 | エヌイーシー ラボラトリーズ アメリカ インクＮＥＣ Ｌａｂｏｒａｔｏｒｉｅｓ Ａｍｅｒｉｃａ， Ｉｎｃ． | ソフトウェア定義光ネットワーク |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU4463200A (en) * | 1999-04-16 | 2000-11-02 | Qualcomm Incorporated | System and method for selectively controlling amplifier performance |
| KR100443735B1 (ko) * | 2001-06-21 | 2004-08-11 | 주식회사 엠필네트웍스 | 원칩화된 초소형 이동통신 단말모듈 |
-
2002
- 2002-03-19 JP JP2002076780A patent/JP4146145B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-14 KR KR1020030016087A patent/KR100957321B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7647069B2 (en) | 2002-10-25 | 2010-01-12 | Nxp B.V. | Single oscillator DSSS and OFDM radio receiver |
| WO2005122502A1 (ja) | 2004-06-07 | 2005-12-22 | Toyota Infotechnology Center Co., Ltd | 信号処理装置、方法、プログラムおよび記録媒体 |
| JP2012034406A (ja) * | 2004-12-10 | 2012-02-16 | Maxlinear Inc | 高調波除去受信機のアーキテクチャーと混合器 |
| US7630726B2 (en) | 2005-02-03 | 2009-12-08 | Samsung Electronics Co., Ltd. | Communication method operated by software and apparatus thereof |
| JP2011510528A (ja) * | 2007-12-14 | 2011-03-31 | マイクロソフト コーポレーション | ソフトウェア定義無線アーキテクチャ |
| JP2010130185A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | サンプリングレート変換回路 |
| JP2013102670A (ja) * | 2011-10-21 | 2013-05-23 | Daihen Corp | 単相電力変換装置の制御装置 |
| JP2015516701A (ja) * | 2012-06-21 | 2015-06-11 | エヌイーシー ラボラトリーズ アメリカ インクＮＥＣ Ｌａｂｏｒａｔｏｒｉｅｓ Ａｍｅｒｉｃａ， Ｉｎｃ． | ソフトウェア定義光ネットワーク |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100957321B1 (ko) | 2010-05-12 |
| JP4146145B2 (ja) | 2008-09-03 |
| KR20030076299A (ko) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4652546B2 (ja) | 受信機 | |
| US8514979B2 (en) | Integrated demodulator, filter and decimator (DFD) for a radio receiver | |
| US5621345A (en) | In-phase and quadrature sampling circuit | |
| FI85076C (fi) | Digital radiofrekvensmottagare. | |
| JP4633902B2 (ja) | デジタルダウンコンバータ | |
| CN106972832B (zh) | 一种可任意倍数重采样的数字下变频器 | |
| US6690748B2 (en) | Receiver with improved digital intermediate to base band demodulator | |
| JP2002544705A (ja) | プログラム可能デジタル中間周波数トランシーバ | |
| JPS62502439A (ja) | ディジタルゼロｉｆ選択段 | |
| JPH05218877A (ja) | 被変調信号用周波数変換式コヒーレントａｄ変換システム | |
| JP2003298456A (ja) | ソフトウェア無線機及びソフトウェア無線機の信号処理方法 | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| US8331494B1 (en) | Combined digital down conversion (DDC) and decimation filter | |
| JP5015833B2 (ja) | Ｃｉｃフィルタ，フィルタシステム及び衛星信号受信回路 | |
| Agarwal et al. | A fractional sample rate conversion filter for a software radio receiver on FPGA | |
| JP2010130185A (ja) | サンプリングレート変換回路 | |
| CN102510264A (zh) | 数字下变频器及其实现方法 | |
| JPH0946249A (ja) | デジタルフィルタ | |
| JP3441255B2 (ja) | 信号発生装置およびこれを用いた送信装置 | |
| JP3123941B2 (ja) | 直交信号復調用ベースバンド信号処理回路 | |
| JP3454724B2 (ja) | 復調回路 | |
| JP2007124438A (ja) | 無線通信機の中間周波回路および中間周波信号処理方法 | |
| Singh et al. | Design of programmable digital down converter for WiMAX | |
| Otunniyi et al. | Low Complexity Farrow Differential Channelizer Algorithm | |
| SUSHMA et al. | FPGA Realization of Optimized CIC Filters for Ultra High Speed Wideband Rate Conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |