KR102169591B1

KR102169591B1 - 주파수변조연속파 레이더시스템 및 그 운용방법

Info

Publication number: KR102169591B1
Application number: KR1020130124381A
Authority: KR
Inventors: 배성호
Original assignee: 현대모비스 주식회사
Priority date: 2013-10-18
Filing date: 2013-10-18
Publication date: 2020-10-23
Also published as: KR20150045125A; CN104579324B; CN104579324A

Abstract

본 발명은 주파수변조연속파 레이더시스템에 관한 것으로, 상기 발명은 주파수 스텝의 변화에 대응하여 응답시간을 조절하기 위한 루프 필터를 이용하여 처프(chirp) 신호를 생성하기 위한 PLL(Phase Locked Loop)모듈; 및 상기 생성된 처프 신호를 수집하여 원신호와 그 원신호를 운영 최대 거리만큼 지연시킨 신호의 비트 주파수를 생성하고, 그 비트 주파수의 위상 에러가 사전에 정해진 범위 내에서 유지되도록 상기 루프 필터를 보정하는 보정모듈을 포함하는 것을 특징으로 한다. 이에 의해 본 발명은 이와 같이 본 발명은 PLL모듈의 루프 필터를 통해 전체 응답 시간을 조절함으로써 처프(Chirp) 신호 생성시 발생하는 스텝 에러를 최소화할 수 있고, 비트 신호 생성을 위한 시간 지연을 소프트웨어적으로 처리함으로써 고가의 하드웨어 구성없이 실제 운영 상황에 맞는 비트 신호를 생성하여 에러를 최소화할 수 있어 환경 변화에 대해서 최적의 선형성을 유지할 수 있다.

Description

주파수변조연속파 레이더시스템 및 그 운용방법{Frequency Modulated Continuous Wave radar system and its operating method}

본 발명은 주파수변조연속파(Frequency Modulated Continuous Wave, FMCW) 레이더시스템 및 그 운용방법에 관한 것으로, 처프(chirp) 신호의 선형성을 개선하기 위한 주파수변조연속파 레이더시스템 및 그 운용방법에 관한 것이다.

주파수변조연속파(Frequency Modulated Continuous Wave, FMCW) 레이더 시스템에서 처프(Chirp) 신호의 선형성은 타겟 분해능 및 감지 거리를 결정하는 중요한 요소로서, 최근 고해상도 레이더 구현을 위해서 보다 빠른 시간에 보다 넓은 주파수 대역의 선형적 처프(Chirp) 신호 생성을 요구하고 있다. 이에 따라 선형성 개선을 위한 여러 방법이 제안되었다.

종래 주파수변조연속파(FMCW) 레이더시스템 중 하나는 선형성이 우수한 FMCW 신호발생을 위해 Lookup 테이블을 통해 전압제어발진기(VCO)을 직접 제어하는 개방 루프 형태의 주파수 제어 구조를 가지고 있다.

또한 종래 주파수변조연속파 레이더시스템은 환경 변화에 대한 전압제어발진기(VCO)의 특성 변화를 보정하기 위해 별도의 비트 주파수 생성 장치를 구성하여 에러를 분석하고 보정함으로써 레이더가 환경 변화에 대해서 우수한 선형성을 유지하도록 하고 있다.

그러나, 종래 주파수변조연속파 레이더시스템은 실제 운용 조건에서 미흡한 면을 가지고 있다.

전압제어발진기를 이용한 직접 제어 방법의 처프(chirp) 신호 생성은 제어 스텝에 의해 스텝 시간 동안의 에러를 발생하는 것으로, 기존의 모든 처프 신호 발생기가 갖는 선형성의 문제를 여전히 가지고 있다.

또한 비트 신호 생성을 위한 지연기는 광 커버터와 광 케이블로 구성되며 이는 상당히 고가의 제품이어서 장거리 레이더에서와 같은 실제 운영 상황에서 최대 거리만큼의 지연기를 구현하기는 현실적으로 부담이 되는 문제를 가지고 있다.

KR 10-2007-7009723 A

본 발명의 목적은 기존 구조에서 주파수 스텝 변화시 발생하는 스텝 에러를 루프 필터의 응답 시간을 조절하여 최소화함으로써, 환경 변화에 대해 전압제어발진기(Voltaqge Controlled Oscillator, VCO)의 특성이 변화하더라도 기존 방법의 성형성의 한계를 극복할 수 있는 주파수변조연속파 레이더시스템 및 그 운용방법을 제공하는 것이다.

상기 발명의 목적을 해결하기 위한 본 발명의 일 측면에 따른 주파수변조연속파 레이더시스템은 주파수 스텝의 변화에 대응하여 응답시간을 조절하기 위한 루프 필터를 이용하여 처프(chirp) 신호를 생성하기 위한 PLL(Phase Locked Loop)모듈; 및 상기 생성된 처프 신호를 수집하여 원신호와 그 원신호를 운영 최대 거리만큼 지연시킨 신호의 비트 주파수를 생성하고, 그 비트 주파수의 위상 에러가 사전에 정해진 범위까지 감소되도록 상기 루프 필터를 보정하는 보정모듈을 포함하는 것을 특징으로 한다.

상기 PLL모듈은 기준 클락 주파수와 위상 비교를 하기 위해 궤환된 출력측 주파수를 분주하는 제1 주파수분주기와, 그 제1 주파수분주기에 의해 분주되는 분주 주파수와 상기 기준 클락 주파수 사이의 주파수 차이에 해당하는 전하를 발생하는 위상감지기와, 그 위상감지기에 의해 발생되는 전하를 전압으로 변환하여 고역 대역의 기생 측대파를 제거하는 루프 필터와, 그 루프 필터로부터 입력되는 전압에 해당하는 주파수를 생성하여 출력하는 전압제어발진기를 구비할 수 있다.

상기 보정모듈은 상기 최종 출력을 분배하는 커플러 및 전력분배기와, 그 전력분배기로부터의 처프(chirp) 신호를 수신하여 주파수를 하향 변환하는 제2 주파수 분주기와, 그 제2 주파수 분주기에 의해 하향 변환되는 신호를 수집하기 위한 ADC와, 그 ADC에 의해 수집된 신호를 이용하여 연산을 수행하는 MCU를 구비할 수 있다.

상기 보정모듈은 환경변화에 따른 상기 전압제어발진기의 특성 변화에 대응하여 상기 비트 주파수의 위상 에러율을 온라인(on-line) 상태에서 실시간을 계산하는 것을 특징으로 한다.

상기 MCU는 상기 루프 필터가 처프 신호를 생성하도록 제어함과 동시에 그 생성된 처프 신호를 상기 ADC를 통해 수집할 수 있다.

상기 처프 신호의 생성 경로는 상기 전압제어발진기, 상기 커플러, 상기 전력분배기, 상기 제1 주파수 분주기, 상기 위상감지기 및 상기 루프 필터를 순서적으로 따르고, 상기 처프 신호의 수집 경로는 상기 전압제어발진기, 상기 커플러, 상기 전력분배기, 상기 제2 주파수분주기 및 상기 ADC를 순서적으로 따르는 것을 특징으로 한다.

상기 MCU는 상기 비트 주파수 생성 후 상기 비트 주파수의 위상 에러로서 전압의 피크점 발생 시간을 통해 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터(jitter) 크기를 측정하고, 상기 루프 필터의 대역폭을 증가시켜 루프 응답 시간을 변경하고 그 변경된 조건에서 다시 비트 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정하여 이전 측정값과 비교하며, 그 비교 결과 이전 측정값 이하인 경우 상기 루프 필터의 대역폭을 증가시키는 방향으로 제어를 수행하고, 이전 측정값 보다 큰 경우 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어를 수행할 수 있다.

상기 MCU는, 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어가 진행된 경우, 상기 루프 필터의 대역폭을 감소시켜 루프 응답 시간을 변경하고 그 변경된 조건에서 다시 비트 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정하여 이전 측정값과 비교하며, 그 비교 결과 이전 측정값 이하인 경우 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어를 수행하고, 이전 측정값 보다 큰 경우 상기 루프 필터의 대역폭을 증가시키는 방향으로 제어를 수행할 수 있다.

상기 목적을 달성하기 위한 본 발명의 또 다른 일 측면은 주파수 스텝의 변화에 대응하여 응답시간을 조절하기 위한 루프 필터를 이용하여 처프(chirp) 신호를 생성하기 위한 PLL(Phase Locked Loop)모듈과, 상기 생성된 처프 신호를 수집하여 원신호와 그 원신호를 운영 최대 거리만큼 지연시킨 신호의 비트 주파수를 생성하고, 그 비트 주파수의 위상 에러가 사전에 정해진 범위까지 감소되도록 상기 루프 필터를 보정하는 보정모듈을 구비하는 주파수변조연속파 레이더시스템의 운용방법에 관한 것으로 본 주파수변조연속파 레이더시스템의 운용방법은, 상기 주파수변조연속파 레이더시스템이 처프 신호에 대한 정보가 결정되면 상기 루프 필터의 초기값을 설정하고 그 설정된 루프 필터의 초기값을 이용하여 처프 신호를 생성하면서 동시에 ADC를 통해 그 생성된 처프 신호를 수집하는 단계; 상기 주파수변조연속파 레이더시스템이 상기 수집된 처프 신호를 상기 운영 최대 거리만큼 지연시키기 위한 지연 시간을 설정하고, 상기 비트 주파수의 위상 에러를 측정하는 단계; 및 상기 주파수변조연속파 레이더시스템이 상기 루프 필터의 대역폭을 증가시켜, 루프 응답 시간을 변경하고 그 변경된 조건에서 다시 상기 비트 주파수의 위상 에러를 측정하여 이전 측정값과 비교하여, 그 비교결과 재 측정값이 그 이전 측정값 이하인 경우 상기 루프 필터의 대역폭을 증가시키거나, 그 비교결과 재 측정값이 그 이전 측정값 보다 큰 경우 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어를 수행하는 단계를 포함하는 것을 특징으로 한다.

본 주파수변조연속파 레이더시스템의 운용방법은 상기 주파수변조연속파 레이더시스템이 상기 루프 필터의 대역폭을 감소시켜, 루프 응답 시간을 변경하고 그 변경된 조건에서 상기 비트 주파수의 위상 에러를 다시 측정하여 이전 측정값과 비교하고, 그 비교결과 재 측정값이 이전 측정값 이하인 경우 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어를 수행하고, 그 비교결과 상기 재 측정값이 상기 이전 측정값 보다 큰 경우 상기 루프 필터의 대역폭을 증가시키는 방향으로 제어를 수행하는 단계를 더 포함할 수 있다.

이와 같이 본 발명은 PLL모듈(10)의 루프 필터를 통해 전체 응답 시간을 조절함으로써 처프(Chirp) 신호 생성시 발생하는 스텝 에러를 최소화할 수 있고, 비트 신호 생성을 위한 시간 지연을 소프트웨어적으로 처리함으로써 고가의 하드웨어 구성없이 실제 운영 상황에 맞는 비트 신호를 생성하여 에러를 최소화할 수 있어 환경 변화에 대해서 최적의 선형성을 유지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 블록도이다.
도 2는 기존 PLL구조를 나타내는 도면이다.
도 3은 기존 DAC에 의한 개방형 주파수 제어 방법을 설명하기 위한 도면이다.
도 4는 기존 DDS 구조를 나타내는 도면이다.
도 5는 기존 주파수변조연속파 레이더시스템에 따른 스텝 에러에 대해 설명하기 위한 도면이다.
도 6은 기존 주파수변조연속파 레이더시스템에 따른 선형에러를 정의하기 위한 도면이다.
도 7은 도 6과 관련하여 선형 에러를 정의하기 위한 수식이다.
도 8은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 루프 응답 시간에 따른 처프의 선형성을 설명하기 위한 그래프이다.
도 9는 본 발명의 일 실시예에 따른 PLL모듈의 전체 루프 대역폭(W3dB)을 표현하기 위한 수식이다.
도 10은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 제어절차도이다.
도 11은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 처프 프로파일 및 동기화 신호를 나타내는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 비트 주파수 생성원리를 설명하기 위한 그래프이다.
도 13은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 처프 선형성이 나쁠 경우 비트 주파수의 변화를 설명하기 위한 도면이다.

이하 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 주파수변조연속파 레이더시스템 및 그 운용방법에 대해 설명한다. 도면들에 표시된 구성들은 본 발명의 개념을 설명하기 위한 개념도로서, 구성에 대한 설명 중 공지기술에 대한 설명은 생략한다.

본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

도 1은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 블록도이다. 도 1을 참조하면, 본 실시예에 따른 주파수변조연속파 레이더시스템은 PLL(Phase Locked Loop)모듈(10) 및 보정모듈(20)을 구비할 수 있다.

본 실시예에 따른 PLL모듈(10)은 주파수 궤환형 회로로서, 주파수 스텝의 변화에 대응하여 응답시간을 조절하기 위한 루프 필터(106)를 이용하여 처프(chirp) 신호를 생성할 수 있고, 제1 주파수분주기(104), 위상감지기(105), 루프 필터(106) 및 전압제어발진기(101)를 포함할 수 있다.

제1 주파수분주기(104)는 기준 클락 주파수와 위상 비교를 하기 위해 궤환된 출력주파수를 분주하는 역할을 수행할 수 있고, 위상감지기(105)는 궤환 신호 분주 주파수/기준 클락 주파수 간 주파수 차에 해당하는 전하를 발생한다. 기준 클락 주파수는 기준 클락 주파수 발생기(107)에 의해 생성된다.

루프 필터(106)는 전하를 전압으로 변환하고 고역 대역의 기생 측대파(spurious)제거하는 역할을 하고, 전압제어발진기(101)는 루프 필터(106)로부터 입력된 전압에 해당하는 주파수를 생성하여 출력하는 기능을 수행한다.

이하에서는 도 2 내지 도 4를 참조하여 기존 주파수변조연속파 레이더시스템의 처프 신호 생성방법 3가지에 대해 설명한다.

도 2는 기존 PLL구조를 나타내는 도면으로, 도 2에 도시된 바와 같이, RFD는 기준 클락과 분주된 VCO 출력 클락 사이의 위상 및 주파수 차이를 비교하여 Up/Down 펄스를 생성한다. Charge 펌프와 루프 필터는 이산적인 Up/Down 펄스를, VCO를 제어할 수 있는 아날로그 전압으로 변환하여, VCO 출력 주파수가 최종적으로는 기준 클락 주파수의 N배가 되도록 제어한다. 이러한 기존 PLL에 의한 주파수 생성은 정확한 주파수 제어는 가능하나, 부궤환 제어에 의한 시간 지연으로 아주 빠른 스텝의 제어에 적용하기 어려울 수 있다.

도 3은 기존 DAC에 의한 개방형 주파수 제어 방법을 설명하기 위한 도면으로, VCO(210), DAC(220), MCU(230)으로 이루어질 수 있다. 구조는 부궤환의 의한 주파수 제어가 아니라 VCO(210)의 전압을 직접 제어하는 방식으로 VCO(210)의 전압에 대한 주파수 응답 특성을 정확히 알고 있으면 선형 제어가 가능하다. VCO(210)의 응답 특성에 절대적으로 성능이 좌우되는 만큼 VCO(210)의 특성은 모든 운용 온도 별 Lookup 테이블 작업이 중요하며, 이러한 테이블 작업은 Off-line 상태에서 수행된다.

도 4는 기존 DDS 구조를 나타내는 도면으로, DAC에 의한 개방형 주파수 제어 방법을 설명하기 위한 도면으로, DAC(310), PAC(320), 위상레지스터(330)로 이루어질 수 있다. 아날로그 방식과는 달리 레지스터에 저장된 위상에 대한 전압 값을 컨버터를 통해 출력함으로써 신호를 발생시킨다. 이때 디지털적으로 시간에 따른 위상 변화를 조합함으로써 원하는 주파수 신호를 생성하게 된다. 이와 같이 디지털 적으로 신호를 생성하는 DDS 방식은 앞의 두 방식에 비해 선형성이 절대적으로 우수하나 In-Band 내에 발생하는 기생측대파(spurious)에 의해 오탐지 문제가 있으며, 주파수 한계로 인해 주로 저주파 대역에 사용되며 밀리미터파 대역에 응용하기 위해선 부가적인 Up 컨버터를 필요로 한다.

본 실시예에 따른 보정모듈(20)은 생성된 처프 신호를 수집하여 원신호와 그 원신호를 운영 최대 거리만큼 지연시킨 신호의 비트 주파수를 생성하고, 그 비트 주파수의 위상 에러가 사전에 정해진 범위까지 감소되도록 루프 필터(106)를 보정한다.

보정모듈(20)은 도 1에 도시된 바와 같이 최종 출력을 분배하는 커플러(102) 및 전력분배기(103)와, 그 전력분배기(103)로부터의 처프(chirp) 신호를 수신하여 주파수를 하향 변환하는 제2 주파수 분주기(108)와, 그 제2 주파수 분주기(108)에 의해 하향 변환되는 신호를 수집하기 위한 ADC(109)와, 그 ADC(109)에 의해 수집된 신호를 이용하여 연산을 수행하는 MCU(110)를 구비할 수 있다.

구체적으로 MCU(110)는 비트 주파수 생성 후 전압의 Peak점 발생 시간을 통해 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정한다.

MCU(110)는 루프 필터(106)의 대역폭을 증가시켜 루프 응답 시간을 조절하고 변경된 조건에서 다시 비트 주파수의 분산 정도 또는 RMS 지터 크기를 측정하여 초기값과 비교한다.

초기값과의 대비 결과 선형성이 개선되면 루프 필터(106)의 대역폭을 증가시키는 방향으로 제어하며 반대일 경우는 루프 필터(106)의 대역폭을 줄이는 방향으로 제어한다. 이러한 제어 루프는 무한 반복되어 운영 중에는 처프 선형성을 최적 상태로 유지한다.

이와 같이, 본 실시예에 따른 주파수변조연속파 레이더시스템은 PLL모듈(10)의 루프 필터(106)를 통해 전체 응답 시간을 조절함으로써 처프(Chirp) 신호 생성시 발생하는 스텝 에러를 최소화할 수 있고, 비트 신호 생성을 위한 시간 지연을 소프트웨어적으로 처리함으로써 고가의 하드웨어 구성없이 실제 운영 상황에 맞는 비트 신호를 생성하여 에러를 최소화할 수 있어 환경 변화에 대해서 최적의 선형성을 유지할 수 있다.

즉, 보정모듈(20)의 보정에 의해 루프 필터(106)가 보정됨으로써, 주파수 스텝 변화 시 발생하는 스텝 에러를 루프 필터(106)의 응답 시간을 조절하여 최소화할 수 있다. 즉 환경 변화에 대해 VCO(Voltaqge Controlled Oscillator)의 특성이 변화하더라도 온라인(on-line) 상태에서 실시간으로 에러율을 항상 계산함으로써 루프 필터(106)의 응답 시간을 재 조절할 수 있다.

이하에서는 도 5 내지 도 9를 참조하여, 본 실시예에 따른 주파수변조연속파 레이더시스템의 성능을 기존 주파수변조연속파 레이더시스템과 비교하여 설명한다.

도 5는 스텝 에러에 대해 설명하기 위한 도면으로 기존 주파수변조연속파 레이더시스템에 따른 그래프이고, 도 6은 선형에러를 정의하기 위한 도면으로 기존 주파수변조연속파 레이더시스템에 따른 그래프이며, 도 7은 도 6과 관련하여 선형 에러를 정의하기 위한 수식이다.

기존의 주파수변조연속파 레이더시스템 모두 미소 구간에서는 제어 스텝에 의해 도 5와 같은 스텝에러를 발생하게 된다. 따라서 스텝을 잘게 쪼개더라도 미소 구간에서 발생하는 에러에 의해 이러한 구조들은 선형성의 한계를 갖는다. 기존의 주파수변조연속파 레이더시스템에서 선형성을 나타내는 에러는 도 6과 도 7를 통해 확인할 수 있다.

도 8은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 루프 응답 시간에 따른 처프의 선형성을 설명하기 위한 그래프이며, 도 9는 본 발명의 일 실시예에 따른 PLL모듈의 전체 루프 대역폭(W3dB)을 나타내기 위한 수식이다.

본 실시예에 따른 PLL모듈(10)의 루프 응답에 따른 선형성의 개선 정도는 도 8에 의해 확인할 수 있다. 즉 도 8을 통해 루프 응답이 적절한 지연 시간을 가질 때 최적의 선형성을 가짐을 알 수 있다.

또한, 본 실시예에 따른 주파수변조연속파 레이더시스템은 보정모듈(20)에 의해 수행되는 On-line 보정에 의해, 전압제어발진기(VCO)의 특성에 따라 루프 응답 시간을 조절할 수 있다. 도 9의 수식을 통해 확인할 수 있는 바와 같이 PLL모듈의 전체 루프 대역폭(W3dB)은 전압제어발진기(VCO)의 특성 변화에 대해 민감하게 반응한다.

이하에서는 도 10 내지 도 14를 참조하여 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 동작을 설명한다.

도 10은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 제어절차도이다. 도 10을 참조하면, 주파수변조연속파 레이더시스템은 처프 신호에 대한 정보(주파수 대역폭, 주파수 Deviation, Dwell 시간, 주파수 Step 개수)가 도 11과 같이 결정되면 루프 필터(106)의 초기값이 설정된다(S110). 도 11은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 처프 프로파일 및 동기화 신호를 나타내는 그래프이다.

다음 주파수변조연속파 레이더시스템은 S110단계에 의해 설정된 초기값을 가지고 처프 신호를 생성한다(S115). Chirp 신호 생성은 MCU(110)의 제어 명령에 의해 수행되며 신호 생성과 동시에 생성된 처프 신호는 ADC(109)를 통해 수집된다.

처프 신호 생성 경로는 전압제어발진기(101), 커플러(102), 전력분배기(103), 제1 주파수 분주기(104), 위상감지기(105), 루프 필터(106)를 따르고, 처프 신호 수집 경로는 전압제어발진기(101), 커플러(102), 전력분배기(103), 제2 주파수분주기(108), ADC(109)를 따른다.

다음, 주파수변조연속파 레이더시스템은 수집된 처프 신호를 원신호와 그 원신호를 운영 최대 거리만큼 지연시키기 위한 지연 시간을 설정하고(S120), 선형 에러인 비트 주파수의 위상 에러를 측정한다(S125).

구체적으로 MCU(110)는 상기 비트 주파수 생성 후 상기 비트 주파수의 위상 에러로서 전압의 피크점 발생 시간을 통해 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정한다.

다음 주파수변조연속파 레이더시스템은 루프 필터(106)의 대역폭을 증가시켜(S130), 루프 응답 시간을 변경하고 그 변경된 조건에서 다시 비트 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정하여(S135) 이전 측정값과 비교한다(S140).

본 실시예에 따른 MCU에서 수행되는 비트 주파수의 생성 원리는 도 12에 나타난 바와 같으며, 처프 신호의 선형성이 나쁠 경우 도 13에 도시된 바와 같이 비트 주파수는 일정하지 않고 변화하게 된다. 도 12는 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 비트 주파수 생성원리를 설명하기 위한 그래프이고, 도 13은 본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템의 처프 선형성이 나쁠 경우 비트 주파수의 변화를 설명하기 위한 도면이다.

S140단계의 비교 결과 재 측정값이 이전 측정값 이하인 경우, 주파수변조연속파 레이더시스템은 S130단계로 돌아가 루프 필터(106)의 대역폭을 증가시키는 방향으로 제어를 수행한다.

반면 S140단계의 비교 결과 재 측정값이 이전 측정값 보다 큰 경우, 주파수변조연속파 레이더시스템은 루프 필터(106)의 대역폭을 감소시키는 방향으로 제어를 수행한다.

즉 주파수변조연속파 레이더시스템은 루프 필터(106)의 대역폭을 감소시켜(S145) 루프 응답 시간을 변경하고 그 변경된 조건에서 비트 주파수의 위상 에러로서, 다시 비트 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정하여(S150) 이전 측정값과 비교한다(S155).

S155단계의 비교 결과 재 측정값이 이전 측정값 이하인 경우 S145단계로 돌아가 루프 필터(106)의 대역폭을 감소시키는 방향으로 제어를 수행한다.

반면 S155단계의 비교 결과 재 측정값이 이전 측정값 보다 큰 경우 S130단계로 돌아가 루프 필터(106)의 대역폭을 증가시키는 방향으로 제어를 수행한다.

이와 같이 본 실시예에 따른 주파수변조연속파 레이더시스템 및 그 운용방법은 PLL모듈(10)의 루프 필터(106)를 통해 전체 응답 시간을 조절함으로써 처프(Chirp) 신호 생성시 발생하는 스텝 에러를 최소화할 수 있고, 비트 신호 생성을 위한 시간 지연을 소프트웨어적으로 처리함으로써 고가의 하드웨어 구성없이 실제 운영 상황에 맞는 비트 신호를 생성하여 에러를 최소화할 수 있어 환경 변화에 대해서 최적의 선형성을 유지할 수 있다.

본 발명의 일 실시예에 따른 주파수변조연속파 레이더시스템 및 그 운용방법은 위에서 설명한 실시예들의 구성과 방법에 한정되지 않으며, 사용자의 필요에 따라 실시예의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

10: PLL모듈
20: 보정모듈
101: 전압제어발진기
102: 커플러
103: 전력분배기
104: 제1 주파수분주기
105: 위상감지기
106: 루프 필터
107: 기준 클락 주파수 발생기
108: 제2 주파수분주기
109: ADC
110: MCU

Claims

주파수 스텝의 변화에 대응하여 응답시간을 조절하기 위한 루프 필터를 이용하여 처프(chirp) 신호를 생성하기 위한 PLL(Phase Locked Loop)모듈; 및
상기 생성된 처프 신호를 수집하여 원신호와 그 원신호를 운영 최대 거리만큼 지연시킨 신호의 비트 주파수를 생성하고, 그 비트 주파수의 위상 에러가 사전에 정해진 범위 내에서 유지되도록 상기 루프 필터를 보정하는 보정모듈을 포함하며,
상기 보정모듈은 최종 출력을 분배하는 커플러 및 전력분배기와, 그 전력분배기로부터의 처프(chirp) 신호를 수신하여 주파수를 하향 변환하는 제2 주파수 분주기와, 그 제2 주파수 분주기에 의해 하향 변환되는 신호를 수집하기 위한 ADC와, 그 ADC에 의해 수집된 신호를 이용하여 연산을 수행하는 MCU를 구비하며,
상기 MCU는 상기 비트 주파수 생성 후 상기 비트 주파수의 위상 에러로서 전압의 피크점 발생 시간을 통해 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정하고, 상기 루프 필터의 대역폭을 증가시켜 루프 응답 시간을 변경하고 그 변경된 조건에서 다시 비트 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정하여 이전 측정값과 비교하며, 그 비교 결과 이전 측정값 이하인 경우 상기 루프 필터의 대역폭을 증가시키는 방향으로 제어를 수행하고, 이전 측정값 보다 큰 경우 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어를 수행하는 것을 특징으로 하는 주파수변조연속파 레이더시스템.
제1항에 있어서,
상기 PLL모듈은 기준 클락 주파수와 위상 비교를 하기 위해 궤환된 출력측 주파수를 분주하는 제1 주파수분주기와, 그 제1 주파수분주기에 의해 분주되는 분주 주파수와 상기 기준 클락 주파수 사이의 주파수 차이에 해당하는 전하를 발생하는 위상감지기와, 그 위상감지기에 의해 발생되는 전하를 전압으로 변환하여 고역 대역의 기생 측대파를 제거하는 루프 필터와, 그 루프 필터로부터 입력되는 전압에 해당하는 주파수를 생성하여 출력하는 전압제어발진기를 구비하는 것을 특징으로 하는 주파수변조연속파 레이더시스템.
삭제
제2항에 있어서,
상기 보정모듈은 환경변화에 따른 상기 전압제어발진기의 특성 변화에 대응하여 상기 비트 주파수의 위상 에러율을 온라인(on-line) 상태에서 실시간을 계산하는 것을 특징으로 하는 주파수변조연속파 레이더시스템.
제2항에 있어서,
상기 MCU는 상기 루프 필터가 처프 신호를 생성하도록 제어함과 동시에 그 생성된 처프 신호를 상기 ADC를 통해 수집하는 것을 특징으로 하는 주파수변조연속파 레이더시스템.
제2항에 있어서,
상기 처프 신호의 생성 경로는 상기 전압제어발진기, 상기 커플러, 상기 전력분배기, 상기 제1 주파수 분주기, 상기 위상감지기 및 상기 루프 필터를 순서적으로 따르고, 상기 처프 신호의 수집 경로는 상기 전압제어발진기, 상기 커플러, 상기 전력분배기, 상기 제2 주파수분주기 및 상기 ADC를 순서적으로 따르는 것을 특징으로 하는 주파수변조연속파 레이더시스템.
삭제
제2항에 있어서,
상기 MCU는, 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어가 진행된 경우, 상기 루프 필터의 대역폭을 감소시켜 루프 응답 시간을 변경하고 그 변경된 조건에서 다시 비트 주파수의 분산 정도 또는 RMS(Root Mean Square) 지터 크기를 측정하여 이전 측정값과 비교하며, 그 비교 결과 이전 측정값 이하인 경우 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어를 수행하고, 이전 측정값 보다 큰 경우 상기 루프 필터의 대역폭을 증가시키는 방향으로 제어를 수행하는 것을 특징으로 하는 주파수변조연속파 레이더시스템.
주파수 스텝의 변화에 대응하여 응답시간을 조절하기 위한 루프 필터를 이용하여 처프(chirp) 신호를 생성하기 위한 PLL(Phase Locked Loop)모듈과, 상기 생성된 처프 신호를 수집하여 원신호와 그 원신호를 운영 최대 거리만큼 지연시킨 신호의 비트 주파수를 생성하고, 그 비트 주파수의 위상 에러가 사전에 정해진 범위까지 감소되도록 상기 루프 필터를 보정하는 보정모듈을 구비하는 주파수변조연속파 레이더시스템의 운용방법에 있어서,
상기 주파수변조연속파 레이더시스템이 처프 신호에 대한 정보가 결정되면 상기 루프 필터의 초기값을 설정하고 그 설정된 루프 필터의 초기값을 이용하여 처프 신호를 생성하면서 동시에 ADC를 통해 그 생성된 처프 신호를 수집하는 단계;
상기 주파수변조연속파 레이더시스템이 상기 수집된 처프 신호를 상기 운영 최대 거리만큼 지연시키기 위한 지연 시간을 설정하고, 상기 비트 주파수의 위상 에러를 측정하는 단계; 및
상기 주파수변조연속파 레이더시스템이 상기 루프 필터의 대역폭을 증가시켜, 루프 응답 시간을 변경하고 그 변경된 조건에서 다시 상기 비트 주파수의 위상 에러를 측정하여 이전 측정값과 비교하여, 그 비교결과 재 측정값이 그 이전 측정값 이하인 경우 상기 루프 필터의 대역폭을 증가시키거나, 그 비교결과 재 측정값이 그 이전 측정값 보다 큰 경우 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어를 수행하는 단계를 포함하는 주파수변조연속파 레이더시스템의 운용방법.
제9항에 있어서,
상기 주파수변조연속파 레이더시스템이 상기 루프 필터의 대역폭을 감소시켜, 루프 응답 시간을 변경하고 그 변경된 조건에서 상기 비트 주파수의 위상 에러를 다시 측정하여 이전 측정값과 비교하고, 그 비교결과 재 측정값이 이전 측정값 이하인 경우 상기 루프 필터의 대역폭을 감소시키는 방향으로 제어를 수행하고, 그 비교결과 상기 재 측정값이 상기 이전 측정값 보다 큰 경우 상기 루프 필터의 대역폭을 증가시키는 방향으로 제어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 주파수변조연속파 레이더시스템의 운용방법.