WO2016006663A1 - 半導体基板および半導体基板の製造方法 - Google Patents

半導体基板および半導体基板の製造方法 Download PDF

Info

Publication number
WO2016006663A1
WO2016006663A1 PCT/JP2015/069792 JP2015069792W WO2016006663A1 WO 2016006663 A1 WO2016006663 A1 WO 2016006663A1 JP 2015069792 W JP2015069792 W JP 2015069792W WO 2016006663 A1 WO2016006663 A1 WO 2016006663A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
impurity
semiconductor
semiconductor substrate
heat treatment
Prior art date
Application number
PCT/JP2015/069792
Other languages
English (en)
French (fr)
Inventor
功 今岡
小林　元樹
英次 内田
邦明 八木
孝光 河原
直記 八田
章行 南
豊和 坂田
牧野　友厚
光治 加藤
Original Assignee
株式会社豊田自動織機
株式会社サイコックス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社豊田自動織機, 株式会社サイコックス filed Critical 株式会社豊田自動織機
Priority to KR1020177003522A priority Critical patent/KR101938755B1/ko
Priority to EP15819117.1A priority patent/EP3168862B1/en
Priority to US15/325,016 priority patent/US9773678B2/en
Priority to CN201580037757.0A priority patent/CN106489187B/zh
Priority to JP2016532970A priority patent/JP6206786B2/ja
Publication of WO2016006663A1 publication Critical patent/WO2016006663A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Definitions

  • Japanese Patent Publication No. 2004-503942 discloses a method for manufacturing a substrate having an active layer of single crystal silicon carbide on polycrystalline silicon carbide.
  • an amorphous material layer (amorphous silicon) is deposited on a polycrystalline silicon carbide support.
  • the polycrystalline silicon carbide support and the single crystal silicon carbide substrate are overlaid and integrated by direct bonding.
  • nonpatent literature 1 JOURNAL OF APPLIED PHYSICS 113, 203512 (2013) Fast atom beam-activated n-Si / n-GaAs wafer bonding with high interfacial transparency and electrical conductivity (S. Essig, O. Moutanabbir, Nahme Omeme , W. Bett, and F. Dimroth)
  • a method for manufacturing a semiconductor substrate is disclosed.
  • This method for manufacturing a semiconductor substrate is a method for manufacturing a semiconductor substrate comprising a first semiconductor layer and a second semiconductor layer in contact with the first semiconductor layer.
  • the surface of the first semiconductor layer is irradiated with one or more types of first impurities in vacuum
  • the surface of the second semiconductor layer is irradiated with one or more types of first impurities in vacuum.
  • An irradiation step of irradiating with impurities is provided.
  • the semiconductor device includes a bonding step of bonding the surface of the first semiconductor layer and the surface of the second semiconductor layer in a vacuum in which the irradiation step is performed to generate a semiconductor substrate having a bonding interface.
  • a heat treatment step of heat treating the semiconductor substrate generated in the bonding step is provided.
  • the first impurity is an inert impurity that does not generate carriers in the first semiconductor layer and the second semiconductor layer.
  • the width of the concentration profile in the depth direction of the first impurity contained in the first semiconductor layer and the second semiconductor layer is smaller after the heat treatment than before the heat treatment. To be done.
  • the first impurity is implanted near the surface of the first semiconductor layer and near the surface of the second semiconductor layer by the irradiation process. Then, the implanted first impurity exists in the vicinity of the junction interface between the first semiconductor layer and the second semiconductor layer, so that non-ohmic conductive characteristics may occur in the current path crossing the junction interface. is there.
  • the width of the concentration profile of the first impurity contained in the first semiconductor layer and the second semiconductor layer in the depth direction can be reduced. As a result, the distance of the path where the first impurity exists on the current path crossing the junction interface can be shortened, so that it is possible to suppress the development of non-ohmic conductive characteristics.
  • the second impurity that generates carriers in the first semiconductor layer and the second semiconductor layer is present in a region where the first impurity exists in the first semiconductor layer and the second semiconductor layer. It may be. In the above method, carriers can be generated in a region where the first impurity exists. This makes it possible to suppress the development of non-ohmic conductive characteristics in the current path that crosses the junction interface.
  • the semiconductor device may further include a first impurity introduction step for introducing the second impurity from the surface of the first semiconductor layer and the surface of the second semiconductor layer.
  • the first impurity introduction step may be performed before the bonding step.
  • the condition for introducing the second impurity into the first semiconductor layer can be made different from the condition for introducing the second impurity into the second semiconductor layer. That is, the doping amount of the second impurity can be appropriately controlled in each of the first semiconductor layer and the second semiconductor layer.
  • a thermal diffusion method may be used for the first impurity introduction step.
  • the concentration of the second impurity can be maximized on the surfaces of the first and second semiconductor layers in principle.
  • the second impurity can be present at a high concentration in a region near the bonding interface.
  • the surface of the first semiconductor layer and the surface of the second semiconductor layer may be further irradiated with the second impurity. Thereby, the surface of the first semiconductor layer and the surface of the second semiconductor layer can be activated also by the step of implanting the second impurity.
  • the semiconductor substrate generated by the bonding step may further include a second impurity introduction step of injecting a second impurity from a surface opposite to the bonding interface of the first semiconductor layer.
  • a second impurity introduction step of injecting a second impurity from a surface opposite to the bonding interface of the first semiconductor layer.
  • the second impurity introduction step at least a part of the second impurity may be injected into the second semiconductor layer beyond the junction interface.
  • the second impurity can be implanted so that at least part of the second impurity passes through the bonding interface. Thereby, carriers can be generated in the vicinity of the bonding interface.
  • the first semiconductor layer and the second semiconductor layer are semiconductor layers in which a second impurity that generates carriers in the first semiconductor layer and the second semiconductor layer is uniformly diffused. Also good. Thereby, carriers can be generated in the region where the first impurity exists.
  • the combination of the first semiconductor layer and the second semiconductor layer is a combination of any two of 3C—SiC single crystal, 4H—SiC single crystal, 6H—SiC single crystal, and SiC polycrystal. There may be.
  • the maximum temperature of the heat treatment performed in the heat treatment step may be 1500 ° C. or higher.
  • the first impurity may include any of argon (Ar), neon (Ne), and xenon (Xe).
  • the second impurity may contain nitrogen (N) or phosphorus (P).
  • FIG. 2 is a perspective view of the bonding substrate 10 according to the present embodiment.
  • the bonding substrate 10 is formed in a substantially disk shape.
  • the bonding substrate 10 includes a support substrate 11 disposed on the lower side and a single crystal layer 13 bonded to the upper surface of the support substrate 11.
  • the single crystal layer 13 may be formed of a single crystal of a compound semiconductor (eg, 6H—SiC, 4H—SiC, GaN, AlN), for example.
  • it may be formed of a single crystal of a single element semiconductor (eg, Si, C).
  • the support substrate 11 preferably has resistance to various thermal processes applied to the single crystal layer 13.
  • the support substrate 11 is preferably made of a material having a small difference in coefficient of thermal expansion from the single crystal layer 13.
  • SiC silicon carbide
  • Polycrystalline SiC may contain SiC crystals of various polytypes and plane orientations. Since the polycrystalline SiC in which various polytypes and plane orientations are mixed can be manufactured without performing strict temperature control, the cost for manufacturing the support substrate 11 can be reduced.
  • the thickness TT1 of the support substrate 11 may be determined so as to obtain a mechanical strength that can withstand post-processing. For example, when the diameter of the support substrate 11 is 100 (mm), the thickness TT1 may be about 100 ( ⁇ m).
  • ⁇ Method for manufacturing bonded substrate> A method for manufacturing the bonded substrate 10 according to the present embodiment will be described with reference to FIGS.
  • the support substrate 11 is polycrystalline SiC and the single crystal layer 13 is single crystal 4H—SiC will be described.
  • the support substrate 11 and the single crystal layer 13 are prepared.
  • the surfaces of the support substrate 11 and the single crystal layer 13 are planarized.
  • the planarization may be performed by grinding or cutting, or may be performed by a CMP method.
  • an impurity introduction step is performed.
  • impurity introduction step impurity ions are accelerated and implanted into the surface of the support substrate 11 and the surface of the single crystal layer 13.
  • Impurities are elements that generate carriers in the support substrate 11 and the single crystal layer 13. Examples of the impurities include phosphorus (P), arsenic (As), boron (B), nitrogen (N), and the like. Note that it is preferable to use an impurity that serves as an n-type carrier (eg, nitrogen (N), phosphorus (P), or arsenic (As)).
  • various parameters such as acceleration energy and incident angle are set so that the impurity concentration is maximized on the surfaces of the support substrate 11 and the single crystal layer 13.
  • the impurity concentration at the bonding interface is 1 ⁇ 10 19 / cm 3 or more (preferably 1 ⁇ 10 20 cm 3 or more).
  • the impurity concentration may be controlled to the maximum on the surface by performing very shallow implantation using relatively low acceleration energy (several tens of keV or less).
  • the impurity concentration may be controlled to be maximized on the surface by using multi-stage implantation in which acceleration energy is changed and the implantation is performed a plurality of times.
  • the conditions for implanting the surface of the support substrate 11 and the conditions for implanting the surface of the single crystal layer 13 may be different.
  • the implantation angle with respect to the crystal axis greatly affects the impurity concentration profile. Therefore, it may be inappropriate to use the same implantation conditions for the support substrate 11 which is a polycrystal having various crystal axes and the single crystal layer 13 having a single crystal axis.
  • step S2 an irradiation process is performed.
  • the irradiation step is a step of modifying the surface of the support substrate 11 to form the amorphous layer 11b and modifying the surface of the single crystal layer 13 to form the amorphous layer 13b.
  • An amorphous layer refers to a layer in which atoms have no regularity such as a crystal structure.
  • the single crystal layer 13 and the support substrate 11 are set in the chamber 101.
  • the relative positions of the single crystal layer 13 and the support substrate 11 are aligned.
  • the alignment is performed so that the two substrates can come into contact with each other in a correct positional relationship in a bonding process described later.
  • the chamber 101 is evacuated.
  • the degree of vacuum in the chamber 101 may be, for example, about 1 ⁇ 10 ⁇ 4 to 1 ⁇ 10 ⁇ 6 (Pa).
  • the surface 11 a of the support substrate 11 and the surface 13 a of the single crystal layer 13 are irradiated with a neutral atom beam of argon using a FAB gun (Fast Atom Beam) 102.
  • the neutral atom beam of argon is uniformly applied to the entire surface 11a and the entire surface 13a.
  • the entire surface 11a and the surface 13a may be irradiated while scanning with a neutral atom beam of argon so as to have an overlapping portion.
  • This state is called an active state.
  • the irradiation process is a treatment in a vacuum
  • the surfaces 11a and 13a can be kept active without being oxidized.
  • the crystal structures of the surfaces 11a and 13a can be destroyed at a certain depth from the surface.
  • amorphous layers 11b and 13b containing Si and C can be formed on the substrate surface.
  • argon atoms are implanted into the amorphous layers 11b and 13b. Note that inactive argon in the semiconductor does not contribute to the carrier, so that the required minimum implantation amount may be used.
  • step S3 a joining process is performed.
  • the surface 11 a of the support substrate 11 and the surface 13 a of the single crystal layer 13 are brought into contact with each other in the chamber 101 in a vacuum. Thereby, the bonds existing on the surface in the active state are connected to each other, and the support substrate 11 and the single crystal layer 13 can be joined.
  • step S4 a heat treatment process is performed.
  • the support substrate 11 and the single crystal layer 13 are heat treated while the amorphous layers 11b and 13b are in contact with each other.
  • the heat treatment step is performed using a furnace.
  • the heat treatment process may be performed in the chamber 101 under reduced pressure, or may be performed in a furnace other than the chamber 101.
  • the amorphous layers 11b and 13b can be recrystallized from a state in which the atomic arrangement is not regular to a state in which the atomic arrangement is regular by the heat treatment step.
  • the amorphous layers 11b and 13b disappear, and the bonded substrate 10 in which the single crystal layer 13 and the support substrate 11 are directly bonded is formed.
  • the recrystallization is considered to proceed from the vicinity of the crystal and reach the bonding interface.
  • carriers nitrogen, phosphorus, etc.
  • inert argon atoms are not taken into the SiC crystal. Therefore, it is considered that argon atoms are eliminated from the crystalline region as recrystallization progresses.
  • the amorphous layers 11b and 13b disappear, and the bonded substrate 10 in which the support substrate 11 and the single crystal layer 13 are directly bonded is formed.
  • atoms (nitrogen, phosphorus, etc.) serving as carriers are dispersed in the crystal, and argon is expected to segregate at the interface.
  • the bonding of the support substrate 11 and the single crystal layer 13 becomes strong by the heat treatment process. Further, by the heat treatment step, atoms (eg, nitrogen and phosphorus) that become n-type carriers become high-concentration n-type carriers.
  • atoms eg, nitrogen and phosphorus
  • FIGS. 4 and 6 Changes in the argon concentration profile before and after the heat treatment step will be described in detail with reference to FIGS.
  • the argon atoms are shown in a pseudo manner by white circles and the phosphorus atoms are shown by black circles.
  • the crystal grain boundaries of the SiC polycrystal are described in a net-like pattern.
  • 5 and 7 show only argon atoms (open circles) for easy viewing of the drawings.
  • FIG. 4A is a partially enlarged view of the vicinity of the bonding interface of the bonding substrate 10 before the heat treatment step (step S4).
  • FIG. 4B is a phosphorus concentration profile.
  • FIG. 4C shows a concentration profile of argon.
  • FIG. 5 is a cross-sectional view taken along a line VV in FIG. That is, FIG. 5 is a diagram in which the surface of the amorphous layer 11 b is observed from a direction perpendicular to the bonding substrate 10.
  • FIG. 6A is a partially enlarged view of the same portion as FIG. 4A after the heat treatment step.
  • FIG. 6B is a phosphorus concentration profile.
  • FIG. 6C is an argon concentration profile.
  • FIG. 7 is a cross-sectional view of the same portion as FIG. 5 after the heat treatment step.
  • argon atoms are dispersed throughout the depth direction. Further, as shown in FIG. 5, before the heat treatment step, the in-plane concentration profile of argon atoms when the surface of the amorphous layer 11b is observed is uniform. In other words, the in-plane density of argon atoms is constant before the heat treatment step. This is because in step S2, the surface of the support substrate 11 and the surface 1 of the single crystal layer 13 are uniformly irradiated with a neutral atom beam of argon.
  • step S4 the entire bonded substrate 10 is heated by the heat treatment using the furnace.
  • the recrystallization of the amorphous layer 11b is performed by connecting the interface F2 between the amorphous layer 11b and the support substrate 11 (see FIG. 4A) to the inner side of the amorphous layer 11b (that is, FIG. 4A). Upward (see arrow Y2), the atomic arrangement follows the crystal structure of the support substrate 11 (polycrystalline SiC). Therefore, when the recrystallization is completed, as shown in FIG. 6A, the amorphous layers 11b and 13b disappear, and the bonded substrate 10 in which the single crystal layer 13 and the supporting substrate 11 are directly bonded is formed. Is done. Since the amorphous layers 11b and 13b are integrally recrystallized, the single crystal layer 13 and the support substrate 11 can be firmly bonded by covalent bonding.
  • Argon is an atom that is not taken into the SiC crystal lattice. Therefore, the argon atoms move to a region where the recrystallization is not performed as the recrystallization of the amorphous layer 13b proceeds. That is, it moves in the direction of arrow Y1 in FIG. When the argon atoms reach the region near the bonding interface 12, the argon atoms are fixed in the region near the bonding interface 12. Similarly, since the argon atoms in the amorphous layer 11b are not taken into the crystal, as the recrystallization of the amorphous layer 11b proceeds, the argon atoms move to a region where recrystallization has not been performed.
  • the argon concentration profile after the heat treatment step is a concentration profile P11 (see FIG. 6C).
  • the width W2 of the concentration profile P11 after the heat treatment step is smaller than the width W1 of the concentration profile P1 before the heat treatment step (see FIG. 4C). That is, the width of the concentration profile in the depth direction of the argon contained in the support substrate 11 and the single crystal layer 13 is reduced by executing the heat treatment step (step S4) described in this specification. Can do.
  • FIG. 7 shows an in-plane concentration profile of argon atoms when the surface of the support substrate 11 is observed after the heat treatment step. It can be seen that island-shaped and linear aggregated portions are formed by the argon atoms moving in the in-plane direction and partially aggregating. That is, by performing the heat treatment step (step S4) described in this specification, the concentration variation in the in-plane direction of argon in the support substrate 11 and the single crystal layer 13 is changed before the heat treatment step (see FIG. 5). It can be made larger than
  • argon concentration profile in the vicinity of the bonding interface between the support substrate 11 and the single crystal layer 13 of the bonding substrate 10 produced by the bonding method described in this specification was analyzed.
  • the support substrate 11 is polycrystalline SiC
  • the single crystal layer 13 is single crystal 4H—SiC.
  • the impurity introduction step (step S1) phosphorus atoms were irradiated for 60 (sec) with an incident energy of 10 (keV).
  • irradiation step (step S2) argon atoms were irradiated for 60 (sec) with an incident energy of 1.8 (keV).
  • the argon concentration analysis by energy dispersive X-ray spectroscopy (EDX) was performed on this bonded substrate.
  • the elemental analyzer is VOYAGERIII M3100 made by NORAN.
  • the beam diameter is about 1 nanometer, and the spatial resolution of this analysis is 2 nanometers considering the spread of the beam in the sample.
  • the widths W1 and W2 were determined by measuring the width of the region where 90% of the implanted argon exists.
  • the width W1 of the concentration profile P1 before the heat treatment process was about 4 nanometers. Further, the width W2 of the concentration profile P11 after the heat treatment step was about 2 nanometers which is the spatial resolution of this analysis. That is, it can be seen that the expression of non-ohmic conductive characteristics can be suppressed by narrowing the width of the argon concentration profile to about 2 nanometers or less.
  • the concentration variation in the in-plane direction of argon was measured.
  • a sufficient number of argon concentrations at the bonding interface 12 were measured at different locations. The measuring range is about 200 nanometers.
  • the concentration ratio (maximum value / minimum value) between the maximum value and the minimum value was determined as the variation in the measured argon concentration.
  • the concentration difference was measured before and after the heat treatment step. Before the heat treatment step, the concentration variation was 1.3 to 1.5. In contrast, the concentration variation increased to 9.1 after the heat treatment step.
  • ⁇ Effect> Argon is implanted near the surface of the support substrate 11 and near the surface of the single crystal layer 13 by the irradiation process (step S2). Then, argon having a concentration profile P1 (see FIG. 4C) exists in the vicinity of the bonding interface 12 in the bonded substrate 10 generated by the bonding process (step S3). If argon is present in the vicinity of the bonding interface 12, non-ohmic conductive characteristics may occur in the current path that crosses the bonding interface 12. Therefore, by executing the heat treatment step (step S4) described in this specification, the width of the argon concentration profile is changed from the width W1 (see FIG. 4C) to the width W2 (see FIG. 6C). ).
  • route crossing the joining interface 12 can be shortened. Further, by narrowing the existence region of the level caused by defects generated by the concentration of argon in the vicinity of the interface, an effect of easily generating a tunnel phenomenon induced by the high concentration n-type layer can be obtained. As a result, it becomes possible to suppress the expression of non-ohmic conductive characteristics.
  • the existence range of the argon concentration profile P11 (see FIG. 6C) is changed to the phosphorus concentration profile P12. It can be controlled to be included in the existence range (see FIG. 6B).
  • an impurity that generates a carrier such as phosphorus is present around argon, it is possible to suppress the development of non-ohmic conductive characteristics on the current path across the junction interface 12. I know it. The model of this phenomenon has not been clearly elucidated. However, the following models can be considered.
  • the present invention can provide the following effects.
  • step S4 the heat treatment step described in this specification, the argon atoms are moved in the in-plane direction and partially aggregated to form island-shaped or linear aggregated portions. (See FIG. 7).
  • region namely, aggregation part
  • region example: area
  • region example: area
  • the concentration of argon is low, non-ohmic conductive characteristics can be suppressed.
  • the cause of the occurrence of non-ohmic electrical characteristics at the junction interface 12 is due to the difference in the band gap voltage width between the semiconductor layers. As shown in FIG. 8, it is considered that an electron barrier exists in terms of quantum mechanics.
  • the support substrate 11 is an n-type 3C plane-oriented SiC polycrystal, and the forbidden charged potential width is 2.2V.
  • the single crystal layer 13 is a SiC single crystal of 4H plane orientation, and the forbidden charging potential width is 3.2V.
  • n-type high-concentration carrier can be generated by a very simple process flow in which phosphorus or nitrogen is irradiated before or after argon irradiation in a vacuum chamber irradiated with argon.
  • the impurity that generates carriers in the support substrate 11 and the single crystal layer 13 is not limited to the form introduced by the impurity introduction step.
  • the impurity introducing step may be omitted.
  • the n-type support substrate 11 and the single crystal layer 13 doped with nitrogen, phosphorus, or the like at a high concentration may be used.
  • the concentration of the impurity doped in advance in the substrate may be equal to or higher than the impurity concentration at the junction interface introduced in the impurity introduction step.
  • the n-type support substrate 11 and the single crystal layer 13 doped with nitrogen or phosphorus at 1 ⁇ 10 19 / cm 3 or more may be used.
  • the concentration of the n-type carrier is, for example, 10 20 / cm 3 or more, a tunnel effect can be sufficiently obtained even if there is an electron barrier at the junction interface 12.
  • argon which is an inert impurity, forms a level of crystal defects in the support substrate 11 and the single crystal layer 13 that are n-type semiconductors. Since the defect level functions as a carrier lifetime killer, the carrier mobility is lowered. Therefore, the influence of the level of crystal defects can be mitigated by making impurities (eg, nitrogen, phosphorus) that become n-type carriers exist in the existence range of argon. In addition, the influence of the interface state due to the interface mismatch can be mitigated by the presence of an impurity that becomes an n-type carrier.
  • impurities eg, nitrogen, phosphorus
  • the method for activating the surface is not limited to the method for irradiating the neutral atom beam of argon. It may be an impurity that is difficult to be taken into the semiconductor lattice and has a high effect of activating the surface of the semiconductor layer by irradiation with a FAB gun. Further, it may be an impurity that does not easily become a carrier and has a high effect of activating the surface of the semiconductor layer by irradiation with a FAB gun. For example, an atomic beam of a rare gas such as neon (Ne) or xenon (Xe) may be irradiated.
  • a rare gas such as neon (Ne) or xenon (Xe)
  • a method of injecting atoms, molecules, ions, or the like such as He, hydrogen, Ar, Si, or C may be used.
  • ions of impurity atoms that generate carriers may be irradiated.
  • ions such as nitrogen and phosphorus may be further irradiated.
  • the process of activating the surfaces of the support substrate 11 and the single crystal layer 13 can also function as a process of implanting nitrogen, phosphorus, or the like into the support substrate 11 and the single crystal layer 13. Therefore, since the impurity introduction step (step S1) can be omitted, the number of steps can be reduced.
  • the apparatus used for activating the surface is not limited to the FAB gun, and various apparatuses such as an ion gun can be used.
  • the method used in the impurity introduction step (step S1) is not limited to ion implantation.
  • a thermal diffusion method can be used.
  • the thermal diffusion method has a principle that impurities such as phosphorus are present at a high concentration on the surface of the support substrate 11 or the single crystal layer 13 and then heated. Therefore, the concentration of impurities such as phosphorus can be maximized on the surfaces of the support substrate 11 and the single crystal layer 13.
  • the width of the impurity concentration profile can be made narrower than in the case of using the ion implantation method. As a result, it is possible to form an impurity concentration profile having a width corresponding to the width of the energy barrier (about several nanometers) that can pass through the tunnel effect.
  • the semiconductor material into which the impurity is introduced is SiC
  • a thermal diffusion method may be used in the impurity introduction step. Since SiC has a very small thermal diffusion coefficient of impurities, it is preferable to perform thermal diffusion at a high temperature of about 1700 to 2000 ° C. Thereby, the diffusion of about several nanometers capable of exhibiting the tunnel effect can be performed.
  • an etching step (step S0) may be performed before the impurity introduction step (step S1).
  • the content of the etching process may be the same as the content of the irradiation process (step S2) described above. That is, in the etching process, the support substrate 11 and the single crystal layer 13 are set in the vacuum chamber 101. Then, the surfaces of the support substrate 11 and the single crystal layer 13 are irradiated with a neutral atom beam of argon. As a result, the surfaces of the support substrate 11 and the single crystal layer 13 can be strongly etched, so that an oxide film or the like can be reliably removed.
  • the impurity introduction step (step S1) and the irradiation step (step S2) may be performed in the chamber 101.
  • the conditions for the etching process there may be mentioned a condition in which argon atoms are irradiated for 10 (sec) with an incident energy of 1.8 (keV).
  • the material used for the support substrate 11 is not limited to polycrystalline SiC. Any material may be used as long as it is resistant to various thermal processes applied to the single crystal layer 13.
  • the single crystal layer 13 is an example of a first semiconductor layer.
  • the support substrate 11 is an example of a second semiconductor layer.
  • Argon is an example of the first impurity. Nitrogen and phosphorus are examples of the second impurity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　互いに接している第１および第２の半導体層を備える半導体基板の電気特性を向上させることが可能な、半導体基板の製造方法等を提供する。第１の半導体層の表面に真空中で第１の不純物を照射するとともに、第２の半導体層の表面に真空中で第１の不純物を照射する照射工程を備える。照射工程が行われた真空中において、第１の半導体層の表面と第２の半導体層の表面とを接合し、接合界面を有する半導体基板を生成する接合工程を備える。接合工程で生成された半導体基板を熱処理する熱処理工程を備える。第１の不純物は、第１の半導体層および第２の半導体層にキャリアを発生させない不活性な不純物である。熱処理は、第１の半導体層および第２の半導体層に含まれている第１の不純物の深さ方向の濃度プロファイルの幅が、熱処理の実施前に比して実施後の方が狭くなるように行われる。

Description

半導体基板および半導体基板の製造方法
　本出願は、２０１４年７月１０日に出願された日本国特許出願第２０１４－１４２３５３号および２０１４年８月２９日に出願された日本国特許出願第２０１４－１８９４１６号に基づく優先権を主張する。その出願の全ての内容はこの明細書中に参照により援用されている。本明細書では、互いに接している第１および第２の半導体層を備える半導体基板の電気特性を向上させることが可能な、半導体基板の製造方法等に関する技術を開示する。
　特表２００４－５０３９４２号公報には、多結晶炭化シリコン上に単結晶炭化シリコンの活性層を有する基板の製造方法が開示されている。当該製造方法では、非晶質材料層（非晶質シリコン）が多結晶炭化シリコン支持体上に蒸着される。そして、多結晶炭化シリコン支持体と単結晶炭化シリコン基板とが重ね合わせられ、直接ボンディングにより一体化される。なお、関連する技術として、非特許文献１の技術が知られている。非特許文献１：JOURNAL OF APPLIED PHYSICS 113, 203512 (2013) Fast atom beam-activated n-Si/n-GaAs wafer bonding with high interfacial transparency and electrical conductivity (S. Essig, O. Moutanabbir, Wekkeli, Nahme, Oliva, W. Bett, and F. Dimroth)
　基板同士の接合界面で、非オーミックな導電特性が発生する場合がある。すると、接合界面を横切るように電流経路が形成されるデバイスを作成する場合に、デバイス特性に影響が及ぼされるため、好ましくない。
　本明細書では、半導体基板の製造方法を開示する。この半導体基板の製造方法は、第１の半導体層と、第１の半導体層と接している第２の半導体層と、を備える半導体基板の製造方法である。この半導体基板の製造方法は、第１の半導体層の表面に真空中で１種類以上の第１の不純物を照射するとともに、第２の半導体層の表面に真空中で１種類以上の第１の不純物を照射する照射工程を備える。また、照射工程が行われた真空中において、第１の半導体層の表面と第２の半導体層の表面とを接合し、接合界面を有する半導体基板を生成する接合工程を備える。また、接合工程で生成された半導体基板を熱処理する熱処理工程を備える。第１の不純物は、第１の半導体層および第２の半導体層にキャリアを発生させない不活性な不純物である。熱処理は、第１の半導体層および第２の半導体層に含まれている第１の不純物の深さ方向の濃度プロファイルの幅が、熱処理の実施前に比して実施後の方が狭くなるように行われる。
　照射工程によって、第１の半導体層の表面近傍および第２の半導体層の表面近傍に、第１の不純物が打ち込まれてしまう。すると、打ち込まれた第１の不純物が第１の半導体層と第２の半導体層の接合界面の近傍に存在することで、接合界面を横切る電流経路において、非オーミックな導電特性が発生する場合がある。上記方法では、第１の半導体層および第２の半導体層に含まれている第１の不純物の深さ方向の濃度プロファイルの幅を、狭くすることができる。これにより、接合界面を横切る電流経路上において、第１の不純物が存在する経路の距離を短縮することができるため、非オーミックな導電特性の発現を抑制することが可能となる。
　本明細書に開示されている技術によれば、互いに接している第１および第２の半導体層を備える半導体基板の電気特性を向上させる技術を提供することができる。
接合基板の製造方法を示すフロー図である。 接合基板の斜視図である。 接合基板の照射工程の説明図である。 接合基板の熱処理工程前における接合界面近傍の部分拡大図である。 V－V部分の断面図である。 接合基板の熱処理工程後における接合界面近傍の部分拡大図である。 VII－VII部分の断面図である。 電子障壁の説明図である。 界面特性の計測結果を示す図である。 剥離工程を含む接合基板の製造方法を示す図である。
　以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）熱処理は、第１の半導体層および第２の半導体層内における第１の不純物の面内方向の濃度ばらつきが、熱処理の実施前に比して実施後の方が大きくなるように行われてもよい。第１の不純物の濃度が低い領域では、非オーミックな導電特性を抑制することができる。そして上記方法では、接合界面の面内に、第１の不純物の濃度が高い領域と低い領域とを混在して形成することができる。これにより、接合界面を横切る電流経路における、非オーミックな導電特性の発現を抑制することが可能となる。
（特徴２）第１の半導体層および第２の半導体層にキャリアを発生させる第２の不純物が、第１の半導体層および第２の半導体層内において第１の不純物が存在する領域に存在していてもよい。上記方法では、第１の不純物が存在する領域にキャリアを発生させることができる。これにより、接合界面を横切る電流経路における、非オーミックな導電特性の発現を抑制することが可能となる。
（特徴３）第２の不純物を第１の半導体層の表面および第２の半導体層の表面から導入する第１不純物導入工程をさらに備えていてもよい。第１不純物導入工程は、接合工程よりも前に行われてもよい。上記方法では、第１の半導体層への第２の不純物の導入条件と、第２の半導体層への第２の不純物の導入条件とを、異ならせることができる。すなわち、第１の半導体層および第２の半導体層の各々において、第２の不純物のドープ量を適切に制御することができる。
（特徴４）第１不純物導入工程には、熱拡散法が用いられてもよい。熱拡散法では、その原理上、第１および第２の半導体層の表面において、第２の不純物の濃度を最大にすることができる。これにより、接合界面の近傍領域に、第２の不純物を高濃度で存在させることが可能となる。
（特徴５）照射工程は、第２の不純物を第１の半導体層の表面および第２の半導体層の表面にさらに照射してもよい。これにより、第２の不純物を打ち込む工程によっても、第１の半導体層の表面および第２の半導体層の表面を活性化することができる。
（特徴６）接合工程によって生成された半導体基板の、第１の半導体層の接合界面と反対側の面から、第２の不純物を注入する第２不純物導入工程をさらに備えていてもよい。
第２不純物導入工程では、第２の不純物の少なくとも一部が、接合界面を超えて第２の半導体層に注入されてもよい。上記方法では、第２の不純物の少なくとも一部が接合界面を通過するように、第２の不純物を打ち込むことができる。これにより、接合界面の近傍にキャリアを発生させることができる。
（特徴７）第１の不純物の第１および第２の半導体層内における存在範囲は、第２の不純物の第１および第２の半導体層内における存在範囲内に包含されていてもよい。これにより、第１の不純物が存在する領域にキャリアを発生させることができる。
（特徴８）第１の半導体層および第２の半導体層は、第１の半導体層および第２の半導体層にキャリアを発生させる第２の不純物が一様に拡散している半導体層であってもよい。これにより、第１の不純物が存在する領域にキャリアを発生させることができる。
（特徴９）第１の半導体層および第２の半導体層の組み合わせは、３Ｃ－ＳｉＣ単結晶、４Ｈ－ＳｉＣ単結晶、６Ｈ－ＳｉＣ単結晶、ＳｉＣ多結晶、のうちの何れか２つの組み合わせであってもよい。
（特徴１０）熱処理工程で行われる熱処理の最高温度は、１５００℃以上であってもよい。
（特徴１１）第１の不純物は、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）の何れかを含んでいてもよい。
（特徴１２）第２の不純物は、窒素（Ｎ）、リン（Ｐ）の何れかを含んでいてもよい。
＜接合基板の構成＞
　図２に、本実施例に係る接合基板１０の斜視図を示す。接合基板１０は略円盤状に形成されている。接合基板１０は、下側に配置された支持基板１１と、支持基板１１の上面に貼り合わされた単結晶層１３とを備えている。単結晶層１３は、例えば、化合物半導体（例：６Ｈ－ＳｉＣ、４Ｈ－ＳｉＣ、ＧａＮ、ＡｌＮ）の単結晶によって形成されていてもよい。また例えば、単元素半導体（例：Ｓｉ、Ｃ）の単結晶によって形成されていてもよい。
　支持基板１１には、各種の材料を用いることができる。支持基板１１は、単結晶層１３に適用される各種の熱プロセスに対する耐性を有することが好ましい。また支持基板１１は、単結晶層１３との熱膨張率の差が小さい材料であることが好ましい。例えば、単結晶層１３にＳｉＣを用いる場合には、支持基板１１には、単結晶ＳｉＣ、多結晶ＳｉＣ、単結晶Ｓｉ、多結晶Ｓｉ、サファイア、ＧａＮ、カーボンなどを用いることが可能である。多結晶ＳｉＣには、様々なポリタイプや面方位のＳｉＣ結晶が混在していても良い。前記様々なポリタイプや面方位が混在する多結晶ＳｉＣは、厳密な温度制御を行うことなく製造することができるため、支持基板１１を製造するコストを低減させることが可能となる。支持基板１１の厚さＴＴ１は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さＴＴ１は、例えば、支持基板１１の直径が１００（ｍｍ）である場合には、１００（μｍ）程度であってもよい。
＜接合基板の製造方法＞
　本実施例に係る接合基板１０の製造方法を、図１および図３を用いて説明する。本実施例では、例として、支持基板１１が多結晶ＳｉＣであり、単結晶層１３が単結晶４Ｈ－ＳｉＣである場合を説明する。
　まず、支持基板１１および単結晶層１３を準備する。支持基板１１および単結晶層１３の表面は、平坦化されている。平坦化は、研削や切削によって行われてもよいし、ＣＭＰ法によって行われてもよい。
　ステップＳ１において、不純物導入工程が行われる。不純物導入工程では、不純物のイオンを加速し、支持基板１１の表面および単結晶層１３の表面に打ち込む。不純物は、支持基板１１および単結晶層１３にキャリアを発生させる元素である。不純物の一例としては、リン（Ｐ）、ヒ素（Ａｓ）、ボロン（Ｂ）、窒素（Ｎ）等が挙げられる。なお、ｎ型キャリアとなる不純物（例：窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ））を用いることが好ましい。不純物導入工程では、支持基板１１や単結晶層１３の表面で不純物濃度が最大となるように、加速エネルギーや入射角度などの各種のパラメータが設定される。また接合界面における不純物濃度が1×1019/cm3以上（好ましくは、1×1020cm3以上）となるように、各種のパラメータを設定してもよい。例えば、比較的低い加速エネルギー（数十keV以下）を用いて、ごく浅い打ち込みを行うことで、不純物濃度が表面で最大となるように制御してもよい。また例えば、加速エネルギーを変化させて複数回打ち込みを行う多段打ち込みを用いることで、不純物濃度が表面で最大となるように制御してもよい。
　また、支持基板１１の表面への打ち込み条件と、単結晶層１３の表面への打ち込み条件を異ならせてもよい。イオン打ち込みでは、結晶軸に対する打ち込み角度が、不純物濃度プロファイルに大きな影響を及ぼす。したがって、様々な結晶軸を有する多結晶である支持基板１１と、単一の結晶軸を有する単結晶層１３とで、同一の打ち込み条件を用いることが不適切な場合があるためである。
　ステップＳ２において、照射工程が行われる。照射工程は、支持基板１１の表面を改質して非晶質層１１ｂを形成するとともに、単結晶層１３の表面を改質して非晶質層１３ｂを形成する工程である。非晶質層とは、原子が結晶構造のような規則性を持たない状態となっている層のことをさす。
　図３に示すように、単結晶層１３と支持基板１１を、チャンバー１０１内にセットする。次に、単結晶層１３と支持基板１１との相対位置の位置合わせを行う。位置合わせは、後述する接合工程で両基板が正しい位置関係で接触できるように行われる。次に、チャンバー１０１内を真空状態にする。チャンバー１０１内の真空度は、例えば、１×１０－４～１×１０－６（Ｐａ）程度であってもよい。
　次に、支持基板１１の表面１１ａおよび単結晶層１３の表面１３ａにＦＡＢガン（高速原子ビーム：Fast　Atom　Beam）１０２を用いて、アルゴンの中性原子ビームを照射する。アルゴンの中性原子ビームは、表面１１ａの全面および表面１３ａの全面に均一に照射される。例えば、アルゴンの中性原子ビームを、オーバーラップ部分を有するように走査させながら、表面１１ａおよび表面１３ａの全面に照射してもよい。これにより、表面１１ａおよび１３ａの酸化膜や吸着層を除去して結合手を表出させることができる。この状態を活性状態と呼ぶ。また照射工程は真空中での処理であるため、表面１１ａおよび１３ａは、酸化等されず活性状態を保持することができる。また照射工程において、表面１１ａおよび１３ａの結晶構造を、表面から一定の深さで破壊することができる。その結果、基板表面に、ＳｉとＣを含んでいる非晶質層１１ｂおよび１３ｂを形成することができる。また、非晶質層１１ｂおよび１３ｂには、アルゴン原子が打ち込まれている状態となる。なお、半導体中において不活性なアルゴンはキャリアには貢献しないため、必要最小限の打ち込み量にしてもよい。
　ステップＳ３において、接合工程が行われる。接合工程では、支持基板１１の表面１１ａと単結晶層１３の表面１３ａとを、チャンバー１０１内で、真空中で接触させる。これにより、活性状態の表面に存在する結合手同士が結びつき、支持基板１１と単結晶層１３とを接合することができる。
　ステップＳ４において、熱処理工程が行われる。熱処理工程では、非晶質層１１ｂと１３ｂとが接触している状態で、支持基板１１および単結晶層１３を熱処理する。熱処理工程は、ファーネスを用いて実行される。熱処理工程は、チャンバー１０１内で減圧下で行われても良いし、チャンバー１０１以外の他の炉内で行われても良い。
　熱処理工程では、支持基板１１および単結晶層１３が、所定温度に加熱される。所定温度は、接合基板１０の材料に応じて決定してもよい。例えば、ＳｉＣを用いる場合には、１５００℃以上（好ましくは１７００℃程度）に加熱してもよい。これにより、非晶質層１１ｂおよび１３ｂに、流動性を持たせることができる。非晶質層１１ｂと１３ｂとの接触面には、空間が形成される場合がある。形成される空間の体積は、非晶質層１１ｂや１３ｂの表面粗さが大きくなるほど大きくなる。そこで熱処理工程を行なうことにより、非晶質層１１ｂおよび１３ｂを形成している原子を流動させることができるため、非晶質層１１ｂと１３ｂとの接触面に形成されている空間を埋めることができる。
　また熱処理工程により、非晶質層１１ｂおよび１３ｂを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。再結晶化が完了すると、非晶質層１１ｂおよび１３ｂが消滅し、単結晶層１３と支持基板１１とが直接に接合している接合基板１０が形成される。
　前記再結晶化は、結晶近傍から進行し、貼り合わせ界面へ到達すると考えられる。この再結晶化の過程で、キャリアとなる原子（窒素、リン等）はＳｉＣ結晶内に取り込まれるが、不活性原子のアルゴン原子はＳｉＣ結晶内に取り込まれない。そのため、再結晶化の進行に伴い、アルゴン原子は結晶領域から排斥されると考えられる。再結晶化が完了すると、非晶質層１１ｂおよび１３ｂが消滅し、支持基板１１と単結晶層１３とが直接に接合している接合基板１０が形成される。しかし、再結晶化の過程で、キャリアとなる原子（窒素、リン等）は結晶内で分散され、アルゴンは界面に偏析してくることが予測される。
　また、熱処理工程により、支持基板１１および単結晶層１３の貼り合わせは強固なものとなる。また熱処理工程により、ｎ型キャリアとなる原子（例：窒素、リン）は、高濃度ｎ型キャリアとなる。
＜アルゴンの濃度プロファイル＞
　熱処理工程の前後におけるアルゴンの濃度プロファイルの変化を、図４～図７を用いて詳細に説明する。なお、図４および図６では、アルゴン原子を白抜きの丸印、リン原子を黒色の丸印で擬似的に示している。また図４および図６では、ＳｉＣ多結晶の結晶粒界を、模擬的に網の目状に記載している。また、図５および図７では、図面の見易さのために、アルゴン原子（白抜きの丸印）のみを示している。図４（Ａ）は、熱処理工程（ステップＳ４）前における、接合基板１０の接合界面近傍の部分拡大図である。図４（Ｂ）は、リンの濃度プロファイルである。図４（Ｃ）は、アルゴンの濃度プロファイルである。図４（Ｂ）および図４（Ｃ）において、縦軸は接合界面１２からの距離を示しており、横軸は不純物濃度を示している。すなわち、図４（Ｂ）は図４（Ａ）の黒色の丸印の分布を示しており、図４（Ｃ）は図４（Ａ）の白抜きの丸印の分布を示している。図５は、図４のV－V部分の断面図である。すなわち図５は、非晶質層１１ｂの表面を接合基板１０に垂直な方向から観察した図である。図６（Ａ）は、熱処理工程後における、図４（Ａ）と同一部分の部分拡大図である。図６（Ｂ）は、リンの濃度プロファイルである。図６（Ｃ）は、アルゴンの濃度プロファイルである。図７は、熱処理工程後における、図５と同一部分の断面図である。
　熱処理工程前のアルゴンの濃度プロファイルを説明する。図４（Ａ）に示すように、接合基板１０では、支持基板１１の表面を破壊して形成された非晶質層１１ｂと、単結晶層１３の表面を破壊して形成された非晶質層１３ｂとが、接触している。図４（Ａ）に示すように、非晶質層１１ｂおよび１３ｂ内には、ステップＳ２の照射工程によって、アルゴン原子が注入されている。熱処理工程前においては、アルゴン原子の深さ方向（すなわち図４（Ａ）の上下方向）の濃度プロファイルＰ１（図４（Ｃ）参照）は、ガウス分布に従った状態である。したがって、非晶質層１１ｂおよび１３ｂでは、その深さ方向の全体に、アルゴン原子が分散している状態である。また図５に示すように、熱処理工程前においては、非晶質層１１ｂの表面を観察したときのアルゴン原子の面内濃度プロファイルは均一である。換言すると、熱処理工程前においては、アルゴン原子の面内密度は一定である。これは、ステップＳ２において、支持基板１１の表面および単結晶層１３の表面１に、アルゴンの中性原子ビームを均一に照射しているためである。
　次に、熱処理工程後のアルゴンの濃度プロファイルを説明する。熱処理工程（ステップＳ４）では、ファーネスを用いた熱処理によって、接合基板１０の全体が加熱される。
　非晶質層１１ｂおよび１３ｂを熱処理する場合には、非晶質層１１ｂおよび１３ｂを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。非晶質層１３ｂの再結晶化は、非晶質層１３ｂと単結晶層１３との界面Ｆ１（図４（Ａ）参照）から非晶質層１３ｂの内部側（すなわち図４（Ａ）の下側。矢印Ｙ１参照）へ向かって、単結晶層１３の結晶構造（単結晶ＳｉＣ）に倣った原子配列となるように行われる。また非晶質層１１ｂの再結晶化は、非晶質層１１ｂと支持基板１１との界面Ｆ２（図４（Ａ）参照）から非晶質層１１ｂの内部側（すなわち図４（Ａ）の上側。矢印Ｙ２参照）へ向かって、支持基板１１の結晶構造（多結晶ＳｉＣ）に倣った原子配列となるように行われる。従って再結晶化が完了すると、図６（Ａ）に示すように、非晶質層１１ｂおよび１３ｂが消滅し、単結晶層１３と支持基板１１とが直接に接合している接合基板１０が形成される。非晶質層１１ｂと１３ｂとが一体となって再結晶化するため、単結晶層１３と支持基板１１とを共有結合によって強固に接合させることができる。
　また、アルゴンは、ＳｉＣの結晶格子に取り込まれることのない原子である。そのため、アルゴン原子は非晶質層１３ｂの再結晶化が進むにつれて再結晶化が行われていない領域に移動する。すなわち、図４（Ａ）の矢印Ｙ１方向へ移動する。そして、アルゴン原子が接合界面１２の近傍の領域に到達すると、接合界面１２の近傍の領域に固定化される。同様に非晶質層１１ｂ内のアルゴン原子は、結晶内部に取り込まれることがないため、非晶質層１１ｂの再結晶化が進むにつれて、再結晶化が行われていない領域に移動する。すなわち、図４（Ａ）の矢印Ｙ２方向へ移動する。そして、アルゴン原子が接合界面１２の近傍の領域に到達すると、接合界面１２の近傍の領域に固定化される。その結果、非晶質層１１ｂおよび１３ｂの再結晶化が完了すると、図６（Ａ）に示すように、支持基板１１と単結晶層１３との接合界面１２の近傍にアルゴン原子が凝集することになる。
　従って、熱処理工程後のアルゴンの濃度プロファイルは、濃度プロファイルＰ１１（図６（Ｃ）参照）となる。そして、熱処理工程後の濃度プロファイルＰ１１（図６（Ｃ）参照）の幅Ｗ２は、熱処理工程前の濃度プロファイルＰ１（図４（Ｃ）参照）の幅Ｗ１に比して小さくなっている。すなわち、本明細書に記載されている熱処理工程（ステップＳ４）を実行することによって、支持基板１１および単結晶層１３に含まれているアルゴンの深さ方向の濃度プロファイルの幅を、狭くすることができる。
　また図７に、熱処理工程後における、支持基板１１の表面を観察したときのアルゴン原子の面内濃度プロファイルを示す。アルゴン原子が面内方向に移動して部分的に凝集することで、島状や線状の凝集部分が形成されていることが分かる。すなわち、本明細書に記載されている熱処理工程（ステップＳ４）を実行することによって、支持基板１１および単結晶層１３内におけるアルゴンの面内方向の濃度ばらつきを、熱処理工程前（図５参照）に比して大きくすることができる。
＜アルゴン濃度プロファイルの分析＞
　本明細書に記載されている接合方法で作成された接合基板１０の、支持基板１１と単結晶層１３との接合界面近傍における、アルゴン濃度プロファイルを分析した。分析に用いられた接合基板１０は、支持基板１１が多結晶ＳｉＣであり、単結晶層１３が単結晶の４Ｈ－ＳｉＣである。不純物導入工程（ステップＳ１）では、１０（ｋｅＶ）の入射エネルギーで、６０（ｓｅｃ）の問、リン原子を照射した。照射工程（ステップＳ２）では、１．８（ｋｅＶ）の入射エネルギーで、６０（ｓｅｃ）の間、アルゴン原子を照射した。熱処理工程（ステップＳ４）において、最高温度は１７００℃であった。また、熱処理工程の前後で接合界面１２を横切る電流経路の電気特性を測定したところ、熱処理工程後では、非オーミックな導電特性の発現が抑制できていることが分かった。
　本接合基板に対してエネルギー分散型X線分光法（EDX）によるアルゴン濃度分析を行った。元素分析装置は、NORAN製　VOYAGERIII　M3100である。ビーム径は約１ナノメートルであり、試料中のビームの広がりを考慮して本分析の空間分解能は２ナノメートルである。また幅Ｗ１およびＷ２は、打ち込まれたアルゴンの９０％が存在している領域の幅を測定することで求めた。
　熱処理工程前の濃度プロファイルＰ１の幅Ｗ１は、約４ナノメートルであった。また、熱処理工程後の濃度プロファイルＰ１１の幅Ｗ２は、本分析の空間分解能である約２ナノメートルであった。すなわち、アルゴンの濃度プロファイルの幅を約２ナノメートル以下に狭めることで、非オーミックな導電特性の発現を抑制できることが分かる。
　また、アルゴンの面内方向の濃度ばらつきを測定した。接合界面１２近傍部の断面（図６（Ａ）参照）において、接合界面１２におけるアルゴンの濃度を、場所を変えて十分な数を測定した。測定範囲は約２００ナノメートルである。そして、測定されたアルゴン濃度のばらつきとして、最大値と最小値との濃度比（最大値/最小値）を求めた。また、熱処理工程の前後において、濃度差を測定した。熱処理工程前においては、濃度ばらつきが１．３～１．５であった。それに対し、熱処理工程後においては、濃度ばらつきが９．１に増加した。すなわち、アルゴン濃度の最小値と最大値との濃度比で示される濃度ばらつきを約２倍以上（好ましくは約９倍以上）に制御することで、非オーミックな導電特性の発現を抑制できることが分かる。
＜効果＞
　照射工程（ステップＳ２）によって、支持基板１１の表面近傍および単結晶層１３の表面近傍に、アルゴンが打ち込まれてしまう。すると、接合工程（ステップＳ３）によって生成された接合基板１０において、接合界面１２の近傍に、濃度プロファイルＰ１（図４（Ｃ）参照）を有するアルゴンが存在することになる。アルゴンが接合界面１２の近傍に存在すると、接合界面１２を横切る電流経路において、非オーミックな導電特性が発生してしまう場合がある。そこで、本明細書に記載されている熱処理工程（ステップＳ４）を実行することによって、アルゴンの濃度プロファイルの幅を、幅Ｗ１（図４（Ｃ）参照）から幅Ｗ２（図６（Ｃ）参照）へ狭くすることができる。これにより、接合界面１２を横切る電流経路上において、アルゴンが存在する経路の距離を短縮することができる。また、アルゴンが界面近傍に集中することにより発生する欠陥起因の準位の存在領域を狭くすることにより、高濃度ｎ型層により誘発されるトンネル現象を発生させ易くする効果も得られる。その結果、非オーミックな導電特性の発現を抑制することが可能となる。
　本明細書に記載されている熱処理工程（ステップＳ４）を実行することによって、図６に示すように、アルゴンの濃度プロファイルＰ１１の存在範囲（図６（Ｃ）参照）が、リンの濃度プロファイルＰ１２の存在範囲（図６（Ｂ）参照）内に包含されるように制御することができる。本願出願人らの実験等により、アルゴンの周囲にリンなどのキャリアを発生させる不純物を存在させると、接合界面１２を横切る電流経路上において、非オーミックな導電特性の発現を抑制することができることが分かっている。この現象のモデルは明確には解明されていない。しかし、以下のモデルが考えられる。接合界面１２では、エネルギー障壁とアルゴンの存在による準位が形成されるために、非オーミックな導電特性が発現している。従って、接合界面１２の近傍にキャリアを発生させることで、エネルギー障壁の幅を小さくすることでトンネル効果を得ることができる。すなわち、非オーミックな導電特性が発生するところを、高濃度ｎ型キャリアにより抑制することができる。これにより、非オーミックな導電特性の発現を抑制することが可能となる。
　さらに、本発明は以下の効果を付与できる。本明細書に記載されている熱処理工程（ステップＳ４）を実行することによって、アルゴン原子を面内方向に移動させて部分的に凝集させることで、島状や線状の凝集部分を形成することができる（図７参照）。これにより、接合界面１２の面内に、アルゴンの濃度が高い領域（すなわち凝集部分）と、低い領域（例：図７の領域Ａ１）とを混在するように形成することができる。アルゴンの濃度が低い領域では、非オーミックな導電特性を抑制することができる。従って、アルゴンの濃度が低い領域を混在させることで、接合界面１２を横切る電流経路全体において、非オーミックな導電特性の発現を抑制することが可能となる。すなわち、アルゴンの濃度が低い領域を、非オーミックな導電特性の発現を抑制するための電流経路として使用することが可能となる。
　本明細書に開示されている技術により得られる効果を、別の側面から説明する。接合界面１２に非オーミック特性な電気特性が発生してしまう原因としては、半導体層同士のバンドギャップ電圧幅の差によるものが挙げられる。図８に示すように、量子力学的には、電子障壁が存在しているものと考えられる。図８の事例では、支持基板１１がｎ型の３Ｃ面方位主体のＳｉＣ多結晶であり、禁制帯電位幅は２．２Ｖである場合を示している。また、単結晶層１３が４Ｈ面方位のＳｉＣ単結晶であり、禁制帯電位幅が３．２Ｖである場合を示している。４Ｈと３Ｃの禁制帯の電位幅の差や、界面に存在するアルゴンにより発生する準位や、接合界面の不整合などにより、接合界面１２及びその近傍領域では、このような電位障壁が発生すると考えられる。そして本明細書に開示されている技術では、ＦＡＢガンにより必然的に存在する不活性なアルゴンなどの不純物の界面近傍の存在領域に、ｎ型高濃度キャリアを発生させる不純物（例：リンや窒素）を存在させることができる。これにより、トンネル現象を誘発させて非オーミック特性の改善を生み出すことができる。また、アルゴンを照射する真空室内で、アルゴン照射の前あるいは後にリンや窒素を照射する、という極めて簡素な工程フローにより、ｎ型高濃度キャリアの発生を可能にすることができる。
　図９に、実際の界面特性の計測結果を示す。測定対象は、本明細書に記載の接合方法により接合された、４Ｈ－ＳｉＣ単結晶層２３（単結晶層１３に対応）および多結晶ＳｉＣ基板２４（支持基板１１に対応）である。４Ｈ－ＳｉＣ単結晶層２３には、表面電極２１が備えられている。多結晶ＳｉＣ基板２４には、裏面電極２２が備えられている。図９は、表面電極２１と裏面電極２２の間における、Ｖ－Ｉ曲線である。図９から分かるように、オーミックな導電特性が得られていることが分かる。
　以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
＜第１変形例＞
　不純物導入工程は、接合工程（ステップＳ３）の後に行ってもよい。この場合、不純物のイオンを、単結晶層１３の接合界面１２と反対側の面側（すなわち、図４（Ａ）の矢印Ｙ３側）から打ち込めばよい。不純物導入工程では、打ち込んだ不純物の少なくとも一部が、接合界面１２を超えて支持基板１１に注入されるように、加速エネルギーや入射角度などの各種のパラメータを設定すればよい。また、接合界面１２近傍で不純物濃度が最大となるように、打ち込みに関する各種のパラメータを設定すればよい。例えば、加速エネルギーを変化させて複数回打ち込みを行う多段打ち込みを用いることで、不純物濃度が接合界面１２近傍で最大となるように制御してもよい。
＜第２変形例＞
　支持基板１１および単結晶層１３にキャリアを発生させる不純物は、不純物導入工程によって導入する形態に限られない。不純物が予め導入された支持基板１１および単結晶層１３を用いることで、不純物導入工程を省略してもよい。本実施形態では、窒素やリンなどが高濃度にドープされたｎ型の支持基板１１および単結晶層１３を用いればよい。また、基板に予めドープされる不純物の濃度は、不純物導入工程で導入する、接合界面における不純物濃度以上とすればよい。本実施形態では、窒素またはリンが１×１０１９／ｃｍ３以上ドープされた、ｎ型の支持基板１１および単結晶層１３を用いればよい。
　また、不純物が予め導入された支持基板１１および単結晶層１３に対して、不純物導入工程を行ってもよい。この場合の具体的な事例を説明する。窒素やリンなどがドープされた、ｎ型の支持基板１１および単結晶層１３を用意する。不純物導入工程（ステップＳ１）から熱処理工程（ステップＳ４）までを実施すると、図６に示すような濃度プロファイルが得られる。ｎ型キャリアとなる不純物（例：窒素、リン）の濃度プロファイルＰ１２（図６（Ｂ）参照）の幅は、接合界面１２から両側それぞれに４ナノメートルであった。また、アルゴンの濃度プロファイルＰ１１の幅は、接合界面１２から両側それぞれに２ナノメートルであった。この場合ｎ型キャリアの濃度が、例えば１０２０／ｃｍ３以上であれば、接合界面１２において電子障壁があっても、トンネル効果を十分に得ることが可能となる。また、不活性な不純物であるアルゴンは、ｎ型半導体である支持基板１１および単結晶層１３中では、結晶欠陥の準位を形成する。欠陥準位がキャリアのライフタイムキラーとして機能するため、キャリアの移動度が低下する。そこで、アルゴンの存在範囲にｎ型キャリアとなる不純物（例：窒素、リン）が存在するようにすることにより、結晶欠陥の準位の影響を緩和することができる。また、界面不整合による界面準位の影響も、ｎ型キャリアとなる不純物の存在により、緩和することができる。
＜第３変形例＞
　照射工程（ステップＳ２）において、表面を活性化する方法は、アルゴンの中性原子ビームを照射する方法に限られない。半導体の格子に取り込まれにくい不純物であって、ＦＡＢガンにおける照射で半導体層の表面を活性化する効力が高い不純物であってもよい。また、キャリアになりにくい不純物であって、ＦＡＢガンにおける照射で半導体層の表面を活性化する効力が高い不純物であってもよい。例えば、ネオン（Ｎｅ）、キセノン（Ｘｅ）などの希ガスの原子ビームを照射してもよい。また例えば、Ｈｅ、水素、Ａｒ、Ｓｉ、Ｃなどの、原子または分子またはイオンなどを注入する方法であってもよい。また、照射工程（ステップＳ２）において、キャリアを発生させる不純物原子のイオンを照射してもよい。本明細書の実施例では、照射工程において、窒素やリンなどのイオンをさらに照射してもよい。なお、照射工程では、窒素を照射することが好ましい。これにより、支持基板１１および単結晶層１３の表面を活性化する処理を、窒素やリンなどを支持基板１１および単結晶層１３に打ち込む処理としても機能させることができる。したがって、不純物導入工程（ステップＳ１）を省略することができるため、工程数の削減を図ることが可能となる。また、表面を活性化するために用いる装置は、ＦＡＢガンに限られず、イオンガン等の各種の装置を用いることが可能である。
＜第４変形例＞
　不純物導入工程（ステップＳ１）で使用される方法は、イオン打ち込みに限られない。例えば、熱拡散法を用いることができる。熱拡散法は、支持基板１１や単結晶層１３の表面にリンなどの不純物を高濃度に存在させた上で加熱するという原理を有する。従って、支持基板１１や単結晶層１３の表面において、リンなどの不純物濃度を最大にすることができる。また、イオン打ち込み法を用いる場合に比して、不純物の濃度プロファイルの幅を狭くすることができる。これにより、トンネル効果により通り抜けることができるエネルギー障壁の幅（数ナノメートル程度）に対応した幅を有する、不純物の濃度プロファイルを形成することが可能となる。なお、不純物を導入する半導体材料がＳｉＣである場合に、不純物導入工程において熱拡散法を用いてもよい。ＳｉＣは、不純物の熱拡散係数が非常に小さいため、１７００～２０００℃程度の高温で熱拡散を行うことが好ましい。これにより、トンネル効果を発現させうる数ナノメートル程度の拡散を行うことができる。
＜第５変形例＞
　図１に示すように、不純物導入工程（ステップＳ１）の前に、エッチング工程（ステップＳ０）を行ってもよい。エッチング工程の内容は、前述した照射工程（ステップＳ２）の内容と同様であってもよい。すなわちエッチング工程では、真空状態のチャンバー１０１内に、支持基板１１および単結晶層１３がセットされる。そして、支持基板１１および単結晶層１３の表面に、アルゴンの中性原子ビームを照射する。これにより、支持基板１１および単結晶層１３の表面を強度にエッチングすることができるため、酸化膜などを確実に除去することが可能となる。その後、不純物導入工程（ステップＳ１）および照射工程（ステップＳ２）を、チャンバー１０１内で行えばよい。エッチング工程の条件の一例としては、１．８（ｋｅＶ）の入射エネルギーで、１０（ｓｅｃ）の間、アルゴン原子を照射する条件が挙げられる。
＜第６変形例＞
　不純物導入工程では、ｎ型キャリアとなる不純物を、単結晶層１３の表面にのみ打ち込み、支持基板１１の表面には打ち込まないとしてもよい。例えば、支持基板１１が、低抵抗化処理が行われている多結晶ＳｉＣである場合には、ｎ型キャリアとなる不純物の支持基板１１の表面への打ち込みを省略することができる。低抵抗化処理が行われている多結晶ＳｉＣの一例としては、不純物が予め導入された多結晶ＳｉＣが挙げられる。
＜第７変形例＞
　本明細書に記載の製造フローを、スマートカット（登録商標）と呼ばれる手法に適用することも可能である。図１０を用いて説明する。
　図１０（Ａ）は、支持基板１１と単結晶層１３１の接合前の状態を示す断面図である。単結晶層１３１は、接合面の深さ０．５μｍの位置に、予め水素注入層２８が形成されている。図１０（Ｂ）において、本明細書に記載の接合工程（ステップ３）までを実施する。図１０（Ｃ）において、本明細書に記載の熱処理工程（ステップ４）を実施する。これにより、１０００℃以上の高温度状態に加熱することで、単結晶層１３１を水素注入層２８で分離させることができる。その結果、支持基板１１上に、０．５μｍの厚さの薄い単結晶層１３を接合した構造を形成することができる。なお単結晶層１３１は、再利用することができる。図１０（Ｄ）において、薄い単結晶層１３の上に、必要な厚さのＳｉＣ単結晶層をエピタキシャル成長させる。これにより、エピタキシャル層１４が形成される。このエピタキシャル層１４が、各種の素子の形成領域となる。各種素子の形成のために必要なエピタキシャル層１４の厚さは、概ね１０μｍである。
＜その他の変形例＞
　単結晶層１３は、４Ｈ－ＳｉＣの単結晶に限られない。３Ｃ－ＳｉＣや６Ｈ－ＳｉＣなど、様々なポリタイプの単結晶ＳｉＣを単結晶層１３として用いることができる。
　支持基板１１に使用される材料は、多結晶ＳｉＣに限られない。単結晶層１３に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
　単結晶層１３は、第１の半導体層の一例である。支持基板１１は、第２の半導体層の一例である。アルゴンは、第１の不純物の一例である。窒素およびリンは、第２の不純物の一例である。
　１０：接合基板、１１：支持基板、１２：接合界面、１３：単結晶層、１０１：チャンバー、１０２：ＦＡＢガン、Ｐ１およびＰ２およびＰ１１およびＰ１２：濃度プロファイル

Claims (20)

  1. 　第１の半導体層と、前記第１の半導体層と接している第２の半導体層と、を備える半導体基板の製造方法であって、
    　前記第１の半導体層の表面に真空中で１種類以上の第１の不純物を照射するとともに、前記第２の半導体層の表面に真空中で前記１種類以上の第１の不純物を照射する照射工程と、
    　前記照射工程が行われた真空中において、前記第１の半導体層の表面と前記第２の半導体層の表面とを接合し、接合界面を有する半導体基板を生成する接合工程と、
    　前記接合工程で生成された前記半導体基板を熱処理する熱処理工程と、
    　を備え、
    　前記第１の不純物は、前記第１の半導体層および前記第２の半導体層にキャリアを発生させない不活性な不純物であり、
    　前記熱処理は、前記第１の半導体層および前記第２の半導体層に含まれている前記第１の不純物の深さ方向の濃度プロファイルの幅が、前記熱処理の実施前に比して実施後の方が狭くなるように行われることを特徴とする半導体基板の製造方法。
  2. 　前記熱処理は、前記第１の半導体層および前記第２の半導体層内における前記第１の不純物の面内方向の濃度ばらつきが、前記熱処理の実施前に比して実施後の方が大きくなるように行われることを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 　前記第１の半導体層および第２の半導体層にキャリアを発生させる第２の不純物が、前記第１の半導体層および前記第２の半導体層内において前記第１の不純物が存在する領域に存在していることを特徴とする請求項１または２に記載の半導体基板の製造方法。
  4. 　前記第１の半導体層の表面および前記第２の半導体層の表面の少なくとも一方に前記第２の不純物を導入する第１不純物導入工程をさらに備え、
    　前記第１不純物導入工程は、前記接合工程よりも前に行われることを特徴とする請求項３に記載の半導体基板の製造方法。
  5. 　前記第１不純物導入工程に関して、熱拡散法が用いられることを特徴とする請求項４に記載の半導体基板の製造方法。
  6. 　前記照射工程は、前記第１の半導体層の表面および前記第２の半導体層の表面の少なくとも一方に前記第２の不純物をさらに照射することを特徴とする請求項３に記載の半導体基板の製造方法。
  7. 　前記接合工程によって生成された前記半導体基板の、前記第１の半導体層の前記接合界面と反対側の面から、前記第２の不純物を注入する第２不純物導入工程をさらに備え、
    　前記第２不純物導入工程では、前記第２の不純物の少なくとも一部が、前記接合界面を超えて前記第２の半導体層に注入されることを特徴とする請求項６に記載の半導体基板の製造方法。
  8. 　前記第１の不純物の前記第１および前記第２の半導体層内における存在範囲は、前記第２の不純物の前記第１および前記第２の半導体層内における存在範囲内に包含されていることを特徴とする請求項３～７の何れか１項に記載の半導体基板の製造方法。
  9. 　前記第１の半導体層および前記第２の半導体層は、前記第１の半導体層および第２の半導体層にキャリアを発生させる第２の不純物が一様に拡散している半導体層であることを特徴とする請求項１～８の何れか１項に記載の半導体基板の製造方法。
  10. 　前記第１の半導体層および前記第２の半導体層の組み合わせは、３Ｃ－ＳｉＣ単結晶、４Ｈ－ＳｉＣ単結晶、６Ｈ－ＳｉＣ単結晶、ＳｉＣ多結晶、のうちの何れか２つの組み合わせであることを特徴とする請求項１～９の何れか１項に記載の半導体基板の製造方法。
  11. 　前記熱処理工程で行われる熱処理の最高温度は、１５００℃以上であることを特徴とする請求項１０に記載の半導体基板の製造方法。
  12. 　前記第１の不純物は、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）の何れかを含むことを特徴とする請求項１～１１の何れか１項に記載の半導体基板の製造方法。
  13. 　前記第２の不純物は、窒素（Ｎ）、リン（Ｐ）の何れかを含むことを特徴とする請求項３～９の何れか１項に記載の半導体基板の製造方法。
  14. 　第１の半導体層と、前記第１の半導体層と接している第２の半導体層と、を備える半導体基板であって、
    　前記第１の半導体層および前記第２の半導体層には、前記第１の半導体層および前記第２の半導体層にキャリアを発生させない不活性な第１の不純物が導入されており、
    　前記第１の半導体層と前記第２の半導体層との界面から２ナノメートル以内の領域に、前記第１の不純物の９０％以上が存在していることを特徴とする半導体基板。
  15. 　前記第１の半導体層および前記第２の半導体層内における前記第１の不純物の面内方向の濃度の差が、２倍以上であることを特徴とする請求項１４に記載の半導体基板。
  16. 　前記第１の半導体層および第２の半導体層にキャリアを発生させる第２の不純物が、前記第１の半導体層および前記第２の半導体層内において前記第１の不純物が存在する領域に存在していることを特徴とする請求項１４または１５に記載の半導体基板。
  17. 　前記第２の不純物の全量に対する一定比以上は、前記第１の半導体層および前記第２の半導体層の表面からそれぞれ深さが一定値以下の第２不純物分布領域に存在しており、
    　前記第１の不純物の全量に対する一定比以上は、前記第１の半導体層および前記第２の半導体層の表面からそれぞれ深さが一定値以下の第１不純物分布領域に存在しており、
    　前記第２不純物分布領域の深さは前記第１不純物分布領域の深さよりも大きいことを特徴とする請求項１６に記載の半導体基板。
  18. 　前記第２の不純物は、窒素（Ｎ）、リン（Ｐ）の何れかを含むことを特徴とする請求項１６または１７に記載の半導体基板。
  19. 　前記第１の半導体層および前記第２の半導体層の組み合わせは、３Ｃ－ＳｉＣ単結晶、４Ｈ－ＳｉＣ単結晶、６Ｈ－ＳｉＣ単結晶、ＳｉＣ多結晶、のうちの何れか２つの組み合わせであることを特徴とする請求項１４～１８の何れか１項に記載の半導体基板。
  20. 　前記第１の不純物は、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）の何れかを含むことを特徴とする請求項１４～１９の何れか１項に記載の半導体基板。
PCT/JP2015/069792 2014-07-10 2015-07-09 半導体基板および半導体基板の製造方法 WO2016006663A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020177003522A KR101938755B1 (ko) 2014-07-10 2015-07-09 반도체 기판 및 반도체 기판의 제조 방법
EP15819117.1A EP3168862B1 (en) 2014-07-10 2015-07-09 Semiconductor substrate and semiconductor substrate production method
US15/325,016 US9773678B2 (en) 2014-07-10 2015-07-09 Semiconductor substrate and method for manufacturing semiconductor substrate
CN201580037757.0A CN106489187B (zh) 2014-07-10 2015-07-09 半导体基板和半导体基板的制造方法
JP2016532970A JP6206786B2 (ja) 2014-07-10 2015-07-09 半導体基板および半導体基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014142353 2014-07-10
JP2014-142353 2014-07-10
JP2014-189416 2014-08-29
JP2014189416 2014-08-29

Publications (1)

Publication Number Publication Date
WO2016006663A1 true WO2016006663A1 (ja) 2016-01-14

Family

ID=55064291

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/069792 WO2016006663A1 (ja) 2014-07-10 2015-07-09 半導体基板および半導体基板の製造方法

Country Status (6)

Country Link
US (1) US9773678B2 (ja)
EP (1) EP3168862B1 (ja)
JP (1) JP6206786B2 (ja)
KR (1) KR101938755B1 (ja)
CN (1) CN106489187B (ja)
WO (1) WO2016006663A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018016417A1 (ja) * 2016-07-19 2018-01-25 株式会社サイコックス 半導体基板
JP7359399B1 (ja) 2022-08-29 2023-10-11 株式会社サイコックス 半導体基板および半導体基板の製造方法
US12033854B2 (en) 2019-08-01 2024-07-09 Soitec Method for manufacturing a composite structure comprising a thin layer of monocrystalline SiC on a carrier substrate of polycrystalline SiC
WO2024202590A1 (ja) * 2023-03-24 2024-10-03 信越半導体株式会社 半導体基板の製造方法、半導体基板、及び半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10065395B2 (en) * 2013-05-31 2018-09-04 Kyocera Corporation Composite substrate and method for manufacturing same
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102019114328B4 (de) 2018-05-31 2022-03-03 Rohm Co. Ltd Halbleitersubstratstruktur und leistungshalbleitervorrichtung
CN114245932A (zh) 2019-08-01 2022-03-25 罗姆股份有限公司 半导体基板和半导体装置及它们的制造方法
KR20220107174A (ko) 2019-11-29 2022-08-02 소이텍 SiC 캐리어 기재 상에 단결정 SiC의 박층을 포함하는 복합 구조체를 제조하기 위한 방법
FR3103962B1 (fr) 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
FR3108774B1 (fr) 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3108775B1 (fr) 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3112240B1 (fr) 2020-07-06 2022-06-03 Soitec Silicon On Insulator Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
FR3117666B1 (fr) 2020-12-15 2022-10-28 Commissariat Energie Atomique Procede de fabrication d’une structure semi-conductrice comprenant une zone d’interface incluant des agglomerats
DE112021006680T5 (de) 2021-02-01 2023-11-23 Rohm Co., Ltd. Herstellungsvorrichtung eines sic-epitaxiewafers und herstellungsverfahren des sic-epitaxiewafers
US20240128080A1 (en) * 2021-03-01 2024-04-18 Umicore Compound semiconductor layered structure and process for preparing the same
US20230066135A1 (en) * 2021-08-25 2023-03-02 Sanken Electric Co., Ltd. Semiconductor device
FR3127627B1 (fr) 2021-09-29 2024-08-09 Soitec Silicon On Insulator Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
CN114864529B (zh) * 2022-05-18 2024-07-19 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
TWI844930B (zh) * 2022-08-30 2024-06-11 進化光學有限公司 接合基板及其製造方法
JP2024086297A (ja) * 2022-12-16 2024-06-27 株式会社サイコックス 半導体基板および半導体基板の製造方法
CN115662881B (zh) * 2022-12-21 2023-03-17 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
JP2003249426A (ja) * 2002-02-22 2003-09-05 Mitsui Eng & Shipbuild Co Ltd ＳｉＣモニタウェハ製造方法
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2011246761A (ja) * 2010-05-26 2011-12-08 Hyogo Prefecture 表面処理方法及び表面処理装置
WO2014024611A1 (ja) * 2012-08-09 2014-02-13 富士電機株式会社 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231073A (ja) * 1994-02-17 1995-08-29 Canon Inc 半導体基板及びその製造方法
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7285473B2 (en) * 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2898430B1 (fr) * 2006-03-13 2008-06-06 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
JP5249511B2 (ja) * 2006-11-22 2013-07-31 信越化学工業株式会社 Ｓｏｑ基板およびｓｏｑ基板の製造方法
JP2009149481A (ja) * 2007-12-21 2009-07-09 Siltronic Ag 半導体基板の製造方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
JP5625470B2 (ja) 2010-05-10 2014-11-19 セイコーエプソン株式会社 接合方法
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
WO2014061337A1 (ja) * 2012-10-15 2014-04-24 信越化学工業株式会社 ナノカーボン膜の作製方法及びナノカーボン膜
US8951896B2 (en) * 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
JP6305751B2 (ja) * 2013-12-16 2018-04-04 新日本無線株式会社 ショットキーダイオードとその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
JP2003249426A (ja) * 2002-02-22 2003-09-05 Mitsui Eng & Shipbuild Co Ltd ＳｉＣモニタウェハ製造方法
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2011246761A (ja) * 2010-05-26 2011-12-08 Hyogo Prefecture 表面処理方法及び表面処理装置
WO2014024611A1 (ja) * 2012-08-09 2014-02-13 富士電機株式会社 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3168862A4 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680068B2 (en) 2016-07-19 2020-06-09 Sicoxs Corporation Semiconductor substrate
WO2018016417A1 (ja) * 2016-07-19 2018-01-25 株式会社サイコックス 半導体基板
KR20190021475A (ko) * 2016-07-19 2019-03-05 가부시키가이샤 사이콕스 반도체 기판
CN109478495A (zh) * 2016-07-19 2019-03-15 株式会社希克斯 半导体基板
KR102035122B1 (ko) 2016-07-19 2019-10-22 가부시키가이샤 사이콕스 반도체 기판
EP3489990A4 (en) * 2016-07-19 2020-01-15 Sicoxs Corporation SEMICONDUCTOR SUBSTRATE
JP2018014372A (ja) * 2016-07-19 2018-01-25 株式会社サイコックス 半導体基板
CN109478495B (zh) * 2016-07-19 2020-10-02 株式会社希克斯 半导体基板
US12033854B2 (en) 2019-08-01 2024-07-09 Soitec Method for manufacturing a composite structure comprising a thin layer of monocrystalline SiC on a carrier substrate of polycrystalline SiC
JP7542053B2 (ja) 2019-08-01 2024-08-29 ソイテック 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
JP2024032220A (ja) * 2022-08-29 2024-03-12 株式会社サイコックス 半導体基板および半導体基板の製造方法
WO2024048239A1 (ja) * 2022-08-29 2024-03-07 株式会社サイコックス 半導体基板および半導体基板の製造方法
JP7359399B1 (ja) 2022-08-29 2023-10-11 株式会社サイコックス 半導体基板および半導体基板の製造方法
WO2024202590A1 (ja) * 2023-03-24 2024-10-03 信越半導体株式会社 半導体基板の製造方法、半導体基板、及び半導体装置

Also Published As

Publication number Publication date
JP6206786B2 (ja) 2017-10-04
US20170213735A1 (en) 2017-07-27
US9773678B2 (en) 2017-09-26
KR101938755B1 (ko) 2019-01-15
CN106489187A (zh) 2017-03-08
JPWO2016006663A1 (ja) 2017-04-27
EP3168862A1 (en) 2017-05-17
EP3168862A4 (en) 2018-06-20
EP3168862B1 (en) 2022-07-06
KR20170028428A (ko) 2017-03-13
CN106489187B (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
JP6206786B2 (ja) 半導体基板および半導体基板の製造方法
US10680068B2 (en) Semiconductor substrate
US9847370B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN111508819B (zh) 硅晶片及其制造方法
CN103534792B (zh) 制造半导体器件的方法和半导体器件
WO2014076921A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR102063638B1 (ko) 반도체 에피택셜 웨이퍼의 제조 방법 및 고체 촬상 소자의 제조 방법
JP2017157613A (ja) 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP7359399B1 (ja) 半導体基板および半導体基板の製造方法
JP2023068782A (ja) 半導体基板とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15819117

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016532970

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15325016

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015819117

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015819117

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20177003522

Country of ref document: KR

Kind code of ref document: A