WO2015054911A1 - 阵列基板的防静电结构 - Google Patents

阵列基板的防静电结构 Download PDF

Info

Publication number
WO2015054911A1
WO2015054911A1 PCT/CN2013/085518 CN2013085518W WO2015054911A1 WO 2015054911 A1 WO2015054911 A1 WO 2015054911A1 CN 2013085518 W CN2013085518 W CN 2013085518W WO 2015054911 A1 WO2015054911 A1 WO 2015054911A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal layer
array substrate
hole portion
substrate
Prior art date
Application number
PCT/CN2013/085518
Other languages
English (en)
French (fr)
Inventor
徐向阳
张伟闵
宋志扬
王亮
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to GB1600111.7A priority Critical patent/GB2533702B/en
Priority to KR1020167006847A priority patent/KR20160043092A/ko
Priority to JP2016519986A priority patent/JP2016532142A/ja
Publication of WO2015054911A1 publication Critical patent/WO2015054911A1/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Definitions

  • the present invention relates to the field of display technologies, and in particular, to an antistatic structure of an array substrate. Background technique
  • Liquid Crystal Display has many advantages such as thin body, power saving, and no radiation, and has been widely used.
  • the liquid crystal display device on the market is mostly a backlight type liquid crystal display device, and includes a casing, a liquid crystal display panel disposed in the casing, and a backlight module disposed in the casing and disposed opposite to the liquid crystal display panel.
  • the working principle of the liquid crystal display panel is to place liquid crystal molecules in two parallel glass substrates, and apply driving voltages on the two glass substrates to control the rotation of the liquid crystal molecules, thereby folding the light of the backlight module to produce a picture.
  • Electrostatic discharge (ESD) has been an unresolved issue in the semiconductor manufacturing industry. Static electricity can lead to lower yields, higher costs, and lower capacity. In the manufacturing process of liquid crystal display devices, static electricity has always affected the quality of liquid crystal display devices, especially the production process of liquid crystal display panels.
  • the process conditions such as the (deposition) process, the exposure (hoto) process, the tetch process, the stripping process, and the dean process generate static electricity, and the raw materials used in the processes are due to the materials. Defects can also generate static electricity.
  • the third is the factor of 3 ⁇ 4, the quality of the product design directly affects the static electricity situation.
  • electrostatic protection work will be carried out in the production process of liquid crystal display panels.
  • the electrostatic protection work includes two categories: First, the internal device protection of the liquid crystal display panel, mainly designing an antistatic ring (ESD ring) at the beginning of the line (gate line and data line) of the liquid crystal display panel. Second, the peripheral circuit protection of the liquid crystal display panel is mainly to protect the array process and the damage of the static circuit on the peripheral circuit of the panel in the back-end process.
  • the film layer sequence is: a first metal layer (Gate/Com) - a cabinet insulating layer (GI) - an active layer (Aetive) - a second metal layer (S/D) - blunt Layer (PVX) - Indium Tin Oxides (ITO), in order to control the formation of the product
  • the lighting is usually judged after the cutting process is completed in the box forming process (CeU), and a qualified liquid crystal display panel (panei) is put into the module.
  • An object of the present invention is to provide an antistatic structure of an array substrate.
  • the manufacturing process of the array substrate especially when the insulating protective layer and the active layer are etched by a thousand, the static electricity caused by the overlapping traces can be well avoided. Damage, improve product
  • the present invention provides an antistatic structure of an array substrate, comprising: an effective area of the array substrate; and a plurality of dummy lines surrounding the effective area, wherein the effective area of the array substrate is provided with a plurality of signals a line and a plurality of shorting bars respectively electrically connected to the plurality of signal lines, wherein the imaginary lines are respectively disposed adjacent to the shorting bars located at the outermost periphery of the effective area, and the side of the imaginary line near the shorting bar has a zigzag structure Settings.
  • the plurality of signal lines, the plurality of shorting bars, and the plurality of imaginary lines are formed on the same substrate.
  • the number of the imaginary lines is four, and the four imaginary lines are arranged around the effective area in a mouth shape, and each of the imaginary lines is respectively parallel to the adjacent outermost shorting bars.
  • the imaginary line includes: a first metal layer formed on the substrate, an *insulating layer covering the first metal layer and the substrate, and an active layer disposed on the gate insulating layer and corresponding to the first metal layer. a second metal layer on the active layer, and a passivation covering the second metal layer and the gate insulating layer, the first short metal bar, the first metal layer formed on the substrate, the first metal layer and the substrate a gate insulating layer, a passivation layer on the insulating layer of the cabinet, and a first hole portion penetrating the gate insulating layer and the passivation layer, the first hole portion being disposed opposite to the first metal layer, thereby exposing the first metal layer .
  • a transparent conductive layer is formed on the exposed first metal layer, the inner sidewall of the first hole portion, and a portion of the passivation layer around the first hole portion, and the shorting bar is electrically connected to the signal line through the transparent conductive layer.
  • the signal line includes: a first metal layer formed on the substrate, a gate insulating layer covering the first metal layer and the substrate, a second metal layer disposed on the * insulating layer and corresponding to the first metal layer, and covering a passivation layer on the second metal layer and the gate insulating layer, the passivation layer is adjacent to the shorting rod end and is formed with a second hole portion at a position opposite to the first hole portion, and the second hole portion penetrates the passivation layer The layer, in turn, exposes the second metal layer.
  • a transparent conductive layer is formed on the exposed second metal layer, the inner sidewall of the second hole portion, and a portion of the passivation layer around the second hole portion, and the shorting bar is electrically connected to the signal line through the transparent conductive layer. together.
  • the cabinet insulating layer is formed of silicon, and the substrate is a glass substrate.
  • the signal line includes a data line and a gate line.
  • the present invention also provides an antistatic structure of an array substrate, comprising: an effective area of the array substrate; and a plurality of imaginary lines surrounding the effective area, wherein the effective area of the array substrate is provided with a plurality of signal lines and the plurality of signals respectively a plurality of short-circuit bars electrically connected to the line, wherein the imaginary lines are respectively adjacent to the short-circuit bars located at the outermost periphery of the effective area, and the side of the imaginary line near the short-circuit bar is sawtoothed therein, the number of signal lines and the number a root shorting bar and a plurality of imaginary lines are formed on the same substrate;
  • the number of the imaginary lines is four, and the four imaginary lines are arranged in a mouth shape around the effective area of the array substrate, and each of the imaginary lines is parallel to the adjacent outermost shorting bar;
  • the imaginary line includes: a first metal layer formed on the substrate, a gate insulating layer covering the first metal layer and the substrate, and an active layer disposed on the insulating layer of the cabinet and corresponding to the first metal layer a second metal layer on the source layer, and a passivation layer overlying the second metal layer and the gate insulating layer;
  • the shorting bar includes: a first metal layer formed on the substrate, a gate insulating layer covering the first metal layer and the substrate, a passivation layer on the insulating layer of the cabinet, and a passivation layer and a passivation layer a first hole portion of the layer, the first hole portion is disposed opposite to the first metal layer, thereby exposing the first metal layer;
  • the exposed first metal layer, the inner sidewall of the first hole portion and a portion of the passivation layer around the first hole portion are formed with a transparent conductive layer, and the short conductive bar and the signal line are electrically connected through the transparent conductive layer. connected.
  • the signal line includes: a first metal layer formed on the substrate. a bridge insulating layer covering the first metal layer and the substrate, a second metal layer disposed on the gate insulating layer corresponding to the first metal layer, and a passivation layer covering the second metal layer and the gate insulating layer
  • the passivation layer is close to a short circuit
  • a second hole portion is formed at a position of the rod end and opposite to the first hole portion, and the second hole portion penetrates the passivation layer to expose the second metal layer.
  • a transparent conductive layer is formed on the inner sidewall of the second hole portion and the partially passivation layer around the second hole portion, and the shorting bar is electrically connected to the signal line through the transparent conductive layer.
  • the gate insulating layer is formed of silicon, and the substrate is a glass substrate.
  • the signal line includes a data line and a gate line.
  • the antistatic structure of the array substrate of the present invention is provided by adding a fictitious line to the side of each of the outermost shorting bars, the imaginary line being arranged in a zigzag structure near the side of the shorting bar,
  • the principle of the tip discharge can well avoid the static electricity caused by the abnormal discharge of the plasma to the metal overlapping trace at the shorting bar. Damage, improve product quality, increase production efficiency, reduce production costs.
  • FIG. 1 is a schematic diagram of an antistatic structure of an array substrate in the prior art
  • FIG. 2 is a schematic structural view of a imaginary line in a mouth-and-mouth type according to the present invention
  • FIG. 3 is a schematic view showing an antistatic structure of an array substrate of the present invention.
  • Figure 4 is a cross-sectional view of A A in Figure 3;
  • Figure 5 is a cross-sectional view of B B in Figure 3;
  • Figure 6 is a cross-sectional view of the C-C of Figure 3. detailed description
  • the present invention will be described in the VA type display mode, but is not limited to the VA type display mode.
  • a dummy line parallel to the shorting bar is patterned next to the shorting bar, that is, the present invention provides an antistatic structure of the array substrate, please refer to FIG. 2 and FIG.
  • the method includes: an effective area 60 of the array substrate, and a plurality of imaginary lines 26 surrounding the effective area 60.
  • the effective area 60 of the array substrate is provided with a plurality of signal lines 22 and a number electrically connected to the plurality of signal lines 22, respectively.
  • the shorting bars 24 are disposed adjacent to the shorting bars 24 located at the outermost periphery of the active area 60, and the side 28 of the imaginary line 26 adjacent to the shorting bars 24 is arranged in a zigzag configuration, so that the tip discharge can be utilized.
  • the principle is to protect the shorting bar 24 by raising the imaginary line 26 and setting the zigzag structure on its inner side 28 to protect the shorting bar 24 from internal electrostatic damage.
  • the signal line 22 includes a data line (Data line) and a gate line (Gate line).
  • the plurality of signal lines 22, the plurality of short lines, the road bar 24, and the plurality of imaginary lines 26 are formed on the same substrate 42.
  • the imaginary line 26 includes: a first metal layer 44 formed on the substrate 42 , a gate insulating layer 43 covering the first metal layer 44 and the substrate 42 , and the gate insulating layer 43 on the gate insulating layer 43 .
  • the shorting bar 24 includes: a first metal layer 44 formed on the substrate 42 , a gate insulating layer 43 covering the metal layer 44 and the substrate 42 , and a passivation layer on the bridge insulating layer 43 . 47. And a first hole portion 32 penetrating the bridge insulating layer 43 and the passivation layer 47. The first hole portion 32 is disposed opposite to the first metal layer 44 to expose the first metal layer 44. Referring to FIG.
  • the signal line 22 includes: a first metal layer 44 formed on the substrate 42 and a gate insulating layer 43 covering the first metal layer 44 and the base plate 42. a second metal layer 46 disposed on the gate insulating layer 43 corresponding to the first metal layer 44, and a passivation layer 47 overlying the second metal layer 46 and the gate insulating layer 43.
  • the passivation layer 47 is adjacent to the shorting bar
  • a second hole portion 34 (shown in FIG. 3) is formed at a position of the 24 end and opposite to the first hole portion 32. The second hole portion 34 penetrates the passivation layer 47 to expose the second metal layer 46.
  • the gate insulating layer 43 is preferably formed of silicon, and the substrate 42 is preferably a glass substrate.
  • a transparent conductive layer 48 is formed on the exposed first metal layer 44, the inner sidewall of the first hole portion 32, and a portion of the passivation layer 47 around the first hole portion 32. Similarly, the exposed second metal layer
  • a transparent conductive layer 48 is formed on the inner sidewall of the second hole portion 34 and a portion of the passivation layer 47 around the second hole portion 34.
  • the short conductive bar 24 is electrically connected to the signal line 22 through the transparent conductive layer 48.
  • the transparent conductive layer 48 is made of indium tin oxide (ITO).
  • the number imaginary line 26 is disposed around the effective area 60, preferably, the number of the imaginary lines 26; f is four, and the root imaginary line 26 is spoken in a pattern around the array.
  • the root of the imaginary line 26 is short-circuited to the outermost periphery thereof
  • the antistatic structure of the array substrate of the present invention is formed by adding a fictitious line to the side of each of the outermost shorting bars, and the side of the imaginary line near the shorting bar is arranged in a zigzag configuration.
  • the electrostatic method caused by the abnormal discharge of the plasma to the metal overlapping traces at the shorting bar can be well avoided by using the principle of the tip discharge. Damage, improve product quality, increase production efficiency, and reduce production costs.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

一种阵列基板的防静电结构，包括：阵列基板的有效区（60）及围绕该有效区（60）的数根虚构线（26），该有效区（60）设有数根信号线（22）及分别与该数根信号线（22）电性连接的数根短路棒（24），所述虚构线（26）分别对应位于有效区（60）最外围的短路棒（24）相邻设置，所述虚构线（26）靠近短路棒（24）的一侧（28）呈锯齿形结构设置。通过在每一根最外围的短路棒的旁边增加一根虚构线，该虚构线靠近短路棒的一侧呈锯齿形结构设置，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻时，可以很好地避免等离子体异常放电对短路棒处金属交叠走线造成的静电损伤，提高产品品质。

Description

本发明涉及显示技术领域， 尤其涉及一种阵列基板的防静电结构。 背景技术
液晶显示装置 ( Liquid Crystal Display, LCD )具有机身薄、 省电、 无 辐射等众多优点， 得到了广泛的应用。 现有巿场上的液晶显示装置大部分 为背光型液晶显示装置， 其包括壳体、 设于壳体内的液晶显示面板及设于 壳体内并相对液晶显示面板设置的背光模组 ( backlight module ) 。 液晶显 示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子， 并在两玻 璃基板上施加驱动电压来控制液晶分子的旋转， 从而将背光模组的光线折 射出来产生画面
静电 ( Electro Static discharge , ESD )在半导体生产行业一直是一个 悬而未决的问题， 静电会导致产品良率降低、 成本增加、 产能下降。 在液 晶显示装置制造工艺中， 静电也一直影响着液晶显示装置的品质， 尤其是 液晶显示面板的生产工艺。
静电的产生主要分为三大因素：
一是颗粒（particle ) , 任何一种颗粒都有可能造成器件损伤， 甚至产 品报废， 因此半导体制造工艺中， 管控颗粒是一项重要的工作。
二是工程条件和原材料， 在液晶显示面板工艺制程中， 沉积
( deposition ) 工序、 曝光 ( hoto ) 工序、 t虫刻 （ etch ) 工序、 剥离 ( strip ) 以及清洁 （dean ) 工序等的工艺条件都会产生静电， 同时， 在该 些制程中所用到的原材料由于材料缺陷也会产生静电。
三是 ¾计因素， 产品设计的好坏直接影响了静电的情况。
为了提高产品品质， 降低生产成本， 在液晶显示面板的生产工艺会进 行静电防护工作。 该静电防护工作包括两大类： 一是液晶显示面板内部器 件保护， 主要是在液晶显示面板的线路（柵极（Gate ) 线和数据 （Data ) 线） 的始末端设计防静电环 （ESD ring ) ； 二是液晶显示面板外围电路保 护， 主要是保护阵列制程以及后端制程中静电对面板外围电路的损伤。 在 现有的 TFT阵列基板结构中， 膜层顺序为： 第一金属层 （Gate/Com ) —櫥 绝缘层 （ GI ) —有源层 （ Aetive ) —第二金属层 （ S/D ) —钝化层 ( PVX ) —透明导电层 （Indium Tin Oxides , ITO ) , 为了控制产品的成 本， 通常在成盒（CeU )段制程完成切割 （cutting ) 以后进行点灯判级， 进而将合格的液晶显示面板（panei )投入模组。 为了实现在 Ceil段制程能 够点灯， 同时又不影响模组段的正常点灯， 通常会在阵列基板制作过程 中， 在液晶显示面板的外围图案 （patterning )上一些电路， 即设置短路棒 ( shorting bar ) 100, 从而减少静电释放现象， 如图 1所示， 液晶显示面板 在 Cell段制程点灯判级以后， 会采用激光镭射的方式将短路棒 100与数据 线（Data线）和栅极线（Gate线） 的端子断开。 但该技术在液晶显示面板 的绝缘保护层和有源层的千法蚀刻工艺中， 等离子体（piasma )异常放电 仍会对短路棒 100处金属交叠走线造成静电损伤， 影响产品品质。 发明内 ^
本发明的目的在于提供一种阵列基板的防静电结构， 在阵列基板制造 过程中， 尤其是对绝缘保护层和有源层进行千法蚀刻时， 可以很好地避免 交叠走线造成的静电损伤， 提高产品品
Figure imgf000004_0001
为实现上述目的， 本发明提供一种阵列基板的防静电结构， 包括： 阵 列基板的有效区以及围绕该有效区的数根虛构线 （dummy线） ， 所述阵列 基板的有效区设有数根信号线以及分别与该数根信号线电性连接的数根短 路棒， 所述虛构线分别对应位于有效区最外围的短路棒相邻设置， 所述虚 构线靠近短路棒的一侧呈锯齿形结构设置。
所述数根信号线、 数根短路棒及数根虚构线形成于同一基板上。
所述虚构线的数量为四根， 所述四根虚构线呈口字型围绕该有效区设 置， 每根所述虛构线分别与其相邻的最外围的短路棒平行。
所述虚构线包括： 形成于基板上的第一金属层、 覆盖于第一金属层及 基板上的 *绝缘层、 位于柵绝缘层上且对应第一金属层设置的有源层。 位 于有源层上的第二金属层、 以及覆盖于第二金属层与栅绝缘层上的钝化 所述短路棒包括： 形成于基板上的第一金属层、 覆盖于第一金属层及 基板上的柵绝缘层、 位于櫥绝缘层上的钝化层、 以及贯穿栅绝缘层与钝化 层的第一孔部， 所述第一孔部相对第一金属层设置， 进而露出第一金属 层。
所述露出的第一金属层、 第一孔部内侧壁及该第一孔部周围的部分钝 化层上形成有透明导电层， 通过该透明导电层进而将短路棒与信号线电性 连接在一起。 所述信号线包括： 形成于基板上的第一金属层、 覆盖于第一金属层及 基板上的栅绝缘层、 位于 *绝缘层上且对应第一金属层设置的第二金属 层、 以及覆盖于第二金属层与栅绝缘层上的钝化层， 所述钝化层靠近短路 棒端且相对第一孔部的位置形成有第二孔部， 所述第二孔部贯穿所述钝化 层， 进而露出第二金属层。
所述露出的第二金属层、 第二孔部内侧壁及该第二孔部周围的部分钝 化层上形成有透明导电层， 通过该透明导电层进而将短路棒与信号线电性 连接在一起。
所述櫥绝缘层采用硅形成， 所述基板为玻璃基板。
所述信号线包括数据线和柵极线。
本发明还提供一种阵列基板的防静电结构， 包括： 阵列基板的有效区 以及围绕该有效区的数根虛构线， 所述阵列基板的有效区设有数根信号线 以及分别与该数根信号线电性连接的数根短路棒， 所述虚构线分别对应位 于有效区最外围的短路棒相邻设置， 所述虚构线靠近短路棒的一侧呈锯齿 其中， 所述数根信号线、 数根短路棒及数根虚构线形成于同一基板 上；
其中， 所述虚构线的数量为四根， 所述四根虚构线呈口字型围绕所述 阵列基板的有效区设置， 每根所述虚构线分别与其相邻的最外围的短路棒 平行；
其中， 所述虛构线包括： 形成于基板上的第一金属层、 覆盖于第一金 属层及基板上的柵绝缘层、 位于櫥绝缘层上且对应第一金属层设置的有源 层 位于有源层上的第二金属层、 以及覆盖于第二金属层与柵绝缘层上的 钝化层；
其中， 所述短路棒包括： 形成于基板上的第一金属层、 覆盖于第一金 属层及基板上的柵绝缘层、 位于櫥绝缘层上的钝化层、 以及贯穿柵绝缘层 与钝化层的第一孔部， 所述第一孔部相对第一金属层设置， 进而露出第一 金属层；
其中， 所述露出的第一金属层、 第一孔部内侧壁及该第一孔部周围的 部分钝化层上形成有透明导电层， 通过该透明导电层进而将短路棒与信号 线电性连接在一起。
所述信号线包括： 形成于基板上的第一金属层。 覆盖于第一金属层及 基板上的橋绝缘层、 位于柵绝缘层上且对应第一金属层设置的第二金属 层、 以及覆盖于第二金属层与柵绝缘层上的钝化层， 所述钝化层靠近短路 棒端且相对第一孔部的位置形成有第二孔部， 所述第二孔部贯穿所述钝化 层， 进而露出第二金属层。
所述露出的第二金属层。 第二孔部内侧壁及该第二孔部周围的部分钝 化层上形成有透明导电层， 通过该透明导电层进而将短路棒与信号线电性 连接在一起。
所述,柵绝缘层采用硅形成， 所述基板为玻璃基板。
所述信号线包括数据线和柵极线。
本发明的有益效果: 本发明的阵列基板的防静电结构， 通过在每一根 最外围的短路棒的旁边增加一根虚构线， 该虚构线靠近短路棒的一侧呈锯 齿形结构设置， 如此， 在阵列基板制造过程中， 尤其是对绝缘保护层和有 源层进行千法蚀刻时， 利用尖端放电原理就可以很好地避免等离子体异常 放电对短路棒处金属交叠走线造成的静电损伤， 提高产品品盾， 提高生产 效率， 降低生产成本„
为了能更进一步了解本发明的特征以及技术内容， 请参阅以下有关本 发明的详细说明与附图， 然而附图仅提供参考与说明用， 并非用来对本发 明加以限制。 附图说明
下面结合附图， 通过对本发明的具体实施方式详细描述， 将使本发明 的技术方案及其它有益效果显而易见。
附图中，
图 i为现有技术中阵列基板的防静电结构示意图；
图 2为本发明中虛构线呈口字型设置的结构示意图；
图 3为本发明阵列基板的防静电结构示意图；
图 4为图 3中 A A的断面图；
图 5为图 3中 B B的断面图；
图 6为图 3中 C- C的断面图。 具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果， 以下结合本发明 的优选实施例及其附图进行详细描述。
本发明以 VA型显示模式来进行说明， 但不限于 VA型显示模式。 本发明是在阵列基板制作中， 在短路棒的旁边图案出与短路棒平行的 虚构线， 即本发明提供一种阵列基板的防静电结构， 请参阅图 2及图 3 , 具体包括： 阵列基板的有效区 60以及围绕该有效区 60的数根虛构线 26, 所述阵列基板的有效区 60设有数根信号线 22以及分别与该数根信号线 22 电性连接的数根短路棒 24， 所述虚构线 26分别对应位于有效区 60最外围 的短路棒 24相邻设置， 所述虛构线 26靠近短路棒 24的一侧 28呈锯齿形 结构设置， 从而可以利用尖端放电原理， 通过将虛构线 26 抬高并在其内 侧 28设置成锯齿形结构， 从而进行尖端放电， 进而保护短路棒 24以避免 造成内部静电损伤。 在本实施例中， 所述信号线 22 包括数据线 （Data 线）和栅极线（ Gate线） 。
在本实施例中， 所述数根信号线 22、 数根短.路棒 24及数根虛构线 26 形成于同一基板 42上。 请参阅图 4， 所述虚构线 26包括： 形成于基板 42 上的第一金属层 44、 覆盖于第一金属层 44及基板 42上的栅绝缘层 43、 位于柵绝缘层 43上且对应第一金属层 44设置的有源层 （半导体材料层 )
45 , 位于有源层 45上的第二金属层 46、 以及覆盖于第二金属层 46与 *绝 缘层 43上的钝化层 47。 请参阅图 5 , 所述短路棒 24包括： 形成于基板 42 上的第一金属层 44、 覆盖于第 金属层 44及基板 42上的柵绝缘层 43、 位于橋绝缘层 43上的钝化层 47、 以及贯穿橋绝缘层 43与钝化层 47的第 一孔部 32, 所述第一孔部 32相对第一金属层 44设置， 进而露出第一金属 层 44。 请参阅图 6， 所述信号线 22包括： 形成于基板 42上的第一金属层 44、 覆盖于第一金属层 44及基.板 42上的栅绝缘层 43。 位于柵绝缘层 43 上且对应第一金属层 44设置的第二金属层 46、 以及覆盖于第二金属层 46 与栅绝缘层 43上的钝化层 47， 所述钝化层 47靠近短路棒 24端且相对第 一孔部 32的位置形成有第二孔部 34 (如图 3所示 ) ， 所述第二孔部 34贯 穿所述钝化层 47, 进而露出第二金属层 46。 所述柵绝缘层 43优选采用硅 形成， 所述基板 42优选为玻璃基板。
所述露出的第一金属层 44、 第一孔部 32内侧壁及该第一孔部 32周围 的部分钝化层 47 上形成有透明导电层 48 , 同样， 所述露出的第二金属层
46、 第二孔部 34 内側壁及该第二孔部 34周围的部分钝化层 47上形成有 透明导电层 48， 通过该透明导电层 48进而将短路棒 24与信'号线 22电性 连接在一起， 结合虚构线 26 锯齿形结构的尖端放电， 这样就可以很好地 避免在对绝缘保护层和有源层进行千法蚀刻时， 等离子体（plasma )异常 放电对短路棒 24处金属交叠走线造成的静电损伤。
在本实施例中， 透明导电层 48由氧化铟锡 ( ΓΓΟ )制成。
在本实施例中， 所述数¾1虛构线 26围绕该有效区 60设置， 优选的， 所述虚构线 26的数; f为四 所述 根虛构线 26呈口字型围绕所述阵列 根所述虚构线 26分别与其相邻的最外围的短路
Figure imgf000008_0001
综上所述， 本发明的阵列基板的防静电结构， 通过在每一根最外围的 短路棒的旁边增加一根虚构线， 该虛构线靠近短路棒的一侧呈锯齿形结构 设置， 如此， 在阵列基板制造过程中， 尤其是对绝缘保护层和有源层进行 千法 ；刻时， 利用尖端放电原理就可以很好地避免等离子体异常放电对短 路棒处金属交叠走线造成的静电损伤， 提高产品品质， 提高生产效率， 降 低生产成本。
以上所述， 对于本领域的普通技术人员来说， 可以根据本发明的技术 方案和技术构思作出其他各种相应的改变和变形， 而所有这些改变和变形 都应属于本发明权利要求的保护范围。

Claims

权 利 要 求
】、 一种阵列基板的防静电结构， 包括： 阵列基板的有效区以及围绕 该有效区的数根虚构线， 所述阵列基板的有效区设有数根信号线以及分别 与该数根信号线电性连接的数根短路棒， 所述虚构线分别对应位于有效区 最外围的短路棒相邻设置， 所述虛构线靠近短路棒的一侧呈锯齿形结构设 置。
2、 如权利要求 1 所述的阵列基板的防静电结构， 其中， 所述数根信 号线、 数根短路棒及数根虛构线形成于同一基板上。
3、 如权利要求 1 所述的阵列基板的防静电结构， 其中， 所述虚构线 的数量为四根， 所述四根虛构线呈口字型围绕所述阵列基板的有效区设 置， 每根所述虛构线分别与其相邻的最外围的短路棒平行。
4、 如权利要求 3 所述的阵列基板的防静电结构， 其中， 所述虛构线 包括： 形成于基板上的第一金属层、 覆盖于第一金属层及基板上的栅绝缘 层、 位于橋绝缘层上且对应第一金属层设置的有源层、 位于有源层上的第 二金属层、 以及覆盖于第二金属层与柵绝缘层上的钝化层。
5、 如权利要求 3 所述的阵列基板的防静电结构， 其中， 所述短路棒 包括： 形成于基板上的第一金属层、 覆盖于第一金属层及基板上的栅绝缘 层、 位于橱绝缘层上的钝化层、 以及贯穿栅绝缘层与钝化层的第一孔部， 所述第一孔部相对第一金属层设置， 进而露出第一金属层。
6、 如权利要求 5 所述的阵列基板的防静电结构， 其中， 所述露出的 第一金属层、 第一孔部内侧壁及该第一孔部周围的部分钝化层上形成有透 明导电层， 通过该透明导电层进而将短路棒与信号线电性连接在一起。
7、 如权利要求 6 所述的阵列基板的防静电结构， 其中， 所述信号线 包括： 形成于基板上的第一金属层、 覆盖于第一金属层及基板上的栅绝缘 层、 位于柵绝缘层上且对应第一金属层设置的第二金属层、 以及覆盖于第 二金属层与栅绝缘层上的钝化层， 所述钝化层靠近短路棒端且相对第一孔 部的位置形成有第二孔部， 所述第二孔部贯穿所述钝化层， 进 露出第二 金属层。
8、 如权利要求 7 所述的阵列基板的防静电结构， 其中， 所述露出的 第二金属层、 第二孔部内侧壁及该第二孔部周围的部分钝化层上形成有透 明导电层， 通过该透明导电层进而将短路棒与信号线电性连接在一起。
9、 如权利要求 7 所述的阵列基板的防静电结构， 其中， 所述柵绝缘 层采用硅形成， 所述基板为玻璃基板„
10 , 如权利要求 1 所述的阵列基板的防静电结构， 其中， 所述信号线 包括数据，线和櫥极线。
】1、 一种阵列基板的防静电结构， 包括： 阵列基板的有效区以及围绕 该有效区的数根虚构线， 所述阵列基板的有效区设有数根信号线以及分别 与该数根信号线电性连接的数根短路棒， 所述虚构线分别对应位于有效区 最外围的短路棒相邻设置， 所述虛构线靠近短路棒的一侧呈锯齿形结构设 其中， 所述数根信号线、 数根短路棒及数根虛构线形成于同一基板 上；
其中， 所述虛构线的数量为四根， 所述四根虚构线呈口字型围绕所述 阵列基板的有效区设置， 每根所述虚构线分别与其相邻的最外围的短路棒 平行；
其中， 所述虚构线包括： 形成于基板上的第一金属层、 覆盖于第一金 属层及基板上的櫥绝缘层、 位于柵绝缘层上且对应第一金属层设置的有源 层、 位于有源层上的第二金属层、 以及覆盖于第二金属层与楣 -绝缘层上的
4屯化层；
其中， 所述短路棒包括： 形成于基板上的第一金属层， 覆盖于第一金 属层及基板上的柵绝缘层、 位于櫥绝缘层上的钝化层、 以及贯穿柵绝缘层 与钝化层的第一孔部， 所述第一孔部相对第一金属层设置, 进而露出第一 金属层；
其中， 所述露出的第一金属层、 第一孔部内侧壁及该第一孔部周围的 部分钝化层上形成有透明导电层， 通过该透明导电层进而将短路棒与信号 线电性连接在一起。
12 , 如权利要求 1 1 所述的阵列基板的防静电结构， 其中， 所述信号 线包括： 形成于基板上的第一金属层、 覆盖于第一金属层及基板上的栅绝 缘层、 位于栅绝缘层上且对应第一金属层设置的第二金属层、 以及覆盖于 第二金属层与柵绝缘层上的钝化层， 所述钝化层靠近短路棒端且相对第一 孔部的位置形成有第二孔部， 所述第二孔部贯穿所述钝化层， 进而露出第 二金属层。
13 , 如权利要求 12 所述的阵列基板的防静电结构， 其中， 所述露出 的第二金属层、 第二孔部内侧壁及该第二孔部周围的部分钝化层上形成有 透明导电层， 通过该透明导电层进 将短路棒与信号线电性连接在一起。
14、 如权利要求 12 所述的阵列基板的防静电结构， 其中， 所述栅绝 层采用硅形成， 所述.基板为玻璃基板。
15、 如权利要求 11 所述的阵列基板的防静电结构， 其中， 所述信号 包括数据线和栅极线。
PCT/CN2013/085518 2013-10-15 2013-10-18 阵列基板的防静电结构 WO2015054911A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
GB1600111.7A GB2533702B (en) 2013-10-15 2013-10-18 Antistatic structure of array substrate
KR1020167006847A KR20160043092A (ko) 2013-10-15 2013-10-18 어레이 기판의 대전 방지 구조
JP2016519986A JP2016532142A (ja) 2013-10-15 2013-10-18 配列基板の静電気防止構造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310482126.2A CN103500741B (zh) 2013-10-15 2013-10-15 阵列基板的防静电结构
CN201310482126.2 2013-10-15

Publications (1)

Publication Number Publication Date
WO2015054911A1 true WO2015054911A1 (zh) 2015-04-23

Family

ID=49865931

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/085518 WO2015054911A1 (zh) 2013-10-15 2013-10-18 阵列基板的防静电结构

Country Status (6)

Country Link
US (1) US9013648B1 (zh)
JP (1) JP2016532142A (zh)
KR (1) KR20160043092A (zh)
CN (1) CN103500741B (zh)
GB (1) GB2533702B (zh)
WO (1) WO2015054911A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105323944A (zh) * 2014-07-29 2016-02-10 南京瀚宇彩欣科技有限责任公司 电路基板的静电防护结构
CN104698710A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板以及液晶显示装置
CN105093762B (zh) * 2015-09-28 2019-01-11 京东方科技集团股份有限公司 阵列基板、制造方法以及相应的显示面板和电子装置
CN107275328B (zh) * 2017-07-25 2020-07-31 武汉华星光电技术有限公司 一种阵列基板和一种显示设备
CN109375442B (zh) * 2018-12-20 2021-08-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN111430369B (zh) * 2020-03-30 2022-09-27 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN114063357B (zh) * 2020-08-03 2023-09-12 深超光电（深圳）有限公司 薄膜晶体管基板与液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169976A1 (en) * 2007-10-31 2012-07-05 Samsung Electronics Co., Ltd. Display panel and method thereof
CN103091922A (zh) * 2013-01-29 2013-05-08 北京京东方光电科技有限公司 一种阵列基板、显示面板及装置
CN103163668A (zh) * 2011-12-15 2013-06-19 武汉天马微电子有限公司 液晶显示装置的检测装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3327739B2 (ja) * 1995-07-20 2002-09-24 シャープ株式会社 アクティブマトリクス基板
JP4516638B2 (ja) * 1997-10-14 2010-08-04 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
JP4283456B2 (ja) * 2001-03-27 2009-06-24 シャープ株式会社 液晶表示装置用基板及びその製造方法
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
CN101630078B (zh) * 2008-07-17 2010-12-15 胜华科技股份有限公司 液晶显示面板
CN101770982B (zh) * 2009-01-04 2013-10-02 上海天马微电子有限公司 液晶显示器、液晶显示器基板及其形成方法
CN102012593B (zh) * 2009-09-07 2012-02-15 上海天马微电子有限公司 液晶显示装置的阵列基板
JP2013125244A (ja) * 2011-12-16 2013-06-24 Sony Corp 液晶表示装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169976A1 (en) * 2007-10-31 2012-07-05 Samsung Electronics Co., Ltd. Display panel and method thereof
CN103163668A (zh) * 2011-12-15 2013-06-19 武汉天马微电子有限公司 液晶显示装置的检测装置
CN103091922A (zh) * 2013-01-29 2013-05-08 北京京东方光电科技有限公司 一种阵列基板、显示面板及装置

Also Published As

Publication number Publication date
CN103500741A (zh) 2014-01-08
GB2533702B (en) 2020-07-15
KR20160043092A (ko) 2016-04-20
JP2016532142A (ja) 2016-10-13
GB201600111D0 (en) 2016-02-17
US20150102354A1 (en) 2015-04-16
GB2533702A (en) 2016-06-29
US9013648B1 (en) 2015-04-21
CN103500741B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
WO2015054911A1 (zh) 阵列基板的防静电结构
WO2015096247A1 (zh) 阵列基板的防静电结构
WO2017071233A1 (zh) 制作阵列基板的方法和阵列基板
JP4879955B2 (ja) 薄膜トランジスタ液晶ディスプレイのアレイ基板の画素構造
CN102593126B (zh) 面板及其制法
WO2015027616A1 (zh) 阵列基板、其制备方法、液晶显示面板及显示装置
WO2014127587A1 (zh) 阵列基板及其制造方法、显示装置
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
WO2013017088A1 (zh) 液晶显示面板及液晶显示器
WO2014153854A1 (zh) 触控显示屏及触控显示装置
WO2015039389A1 (zh) 阵列基板及其制作方法、显示装置
US20230178560A1 (en) Thin-film transistor and method for manufacturing same, and array substrate and display panel
WO2013040798A1 (zh) 阵列基板及其制造和修复方法和液晶显示装置
TWI664472B (zh) Array substrate and display device
WO2015000226A1 (zh) 制造esd器件的方法、esd器件和显示面板
WO2021056549A1 (zh) 阵列基板及其制作方法、母板以及显示装置
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
CN215008229U (zh) 阵列基板、显示面板和显示装置
TWI569079B (zh) 顯示裝置
CN208795966U (zh) 一种显示基板、显示装置
TW201636715A (zh) 顯示面板及其製作方法
CN206020894U (zh) 阵列基板及显示装置
WO2019047574A1 (zh) 阵列基板及其制作方法、显示装置
WO2017197915A1 (zh) 光刻掩膜板及其制作方法、光刻方法
WO2014180051A1 (zh) 液晶显示面板的短接条结构及液晶显示面板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14345731

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13895470

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 201600111

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20131018

ENP Entry into the national phase

Ref document number: 20167006847

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2016519986

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13895470

Country of ref document: EP

Kind code of ref document: A1