CN107275328B - 一种阵列基板和一种显示设备 - Google Patents

一种阵列基板和一种显示设备 Download PDF

Info

Publication number
CN107275328B
CN107275328B CN201710612912.8A CN201710612912A CN107275328B CN 107275328 B CN107275328 B CN 107275328B CN 201710612912 A CN201710612912 A CN 201710612912A CN 107275328 B CN107275328 B CN 107275328B
Authority
CN
China
Prior art keywords
data lines
lines
coupled
pixel circuits
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710612912.8A
Other languages
English (en)
Other versions
CN107275328A (zh
Inventor
韩约白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201710612912.8A priority Critical patent/CN107275328B/zh
Priority to US15/740,980 priority patent/US20190386039A1/en
Priority to PCT/CN2017/107146 priority patent/WO2019019437A1/zh
Publication of CN107275328A publication Critical patent/CN107275328A/zh
Application granted granted Critical
Publication of CN107275328B publication Critical patent/CN107275328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

本发明属于显示技术领域，公开了一种阵列基板和一种显示设备，阵列基板包括基层、像素电路和信号线，像素电路以矩阵排列方式设置于基层上，信号线以行或列方向设置于基层上，耦接像素电路，至少两条同向的所述信号线分别设置于所述矩阵排列的所述像素电路相对最外侧。本发明通过将至少两条同向的信号线分别设置在相对于矩阵排列的像素电路的最外侧，如此可使得显示面板至少两端的静电释放电荷可通过该信号线导出，有效降低了电气不良的概率，提高了产品良率。

Description

一种阵列基板和一种显示设备
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板和一种显示设备。
背景技术
本申请发明人意外发现现有技术中未曾被发现的技术问题，即由于低温多晶硅器件制程较复杂，使得低温多晶硅显示面板在制程中更容易引起静电释放(Electro-Staticdischarge，ESD静电)，如此会有大量的电荷聚集从而造成面板边缘栅极和多晶硅层炸伤，进而造成栅极和多晶硅层发生短路，将栅极信号输入到多晶硅层，引起电气不良。
图1中示出了现有技术中阵列基板100的构造示意图，阵列基板100包括基层10(示出部分)，位于基层10之上的多晶硅层11，即图中呈倒U形的层，位于多晶硅层11之上的栅极线层12，位于栅极线层12之上的数据线层13，用于连接多晶硅层11和数据线层13的过孔14，表示在该方向重复延伸的折断线符号15，前述“位于……之上的”只是说明相对位置关系，并不一定紧贴，图1中未标号部分与图1中左上角标号的部分对标号及其含义相同。
本申请发明人发现图中所示的阵列基板100的构造会造成面板边缘栅极和多晶硅层发生炸伤，即图1中所示的栅极线与多晶硅层在垂直方向上投影重叠处16的位置发生炸伤，进而造成栅极和多晶硅层发生短路，将栅极信号输入到多晶硅层，引起电气不良。
在本说明书中所称的基于阵列基板或显示面板(或设备)的方位(例如显示面板的最右侧、上、下等)仅用以表示相对的方位关系；对于本说明书而言，具体方位是在显示面板在使用的通常情况下相对于观察者的放置的位置关系确定后，在此基础上定义的，例如接近观看者称为“上”，而远离观看者称为“下”。
发明内容
本发明提供了一种阵列基板和一种显示设备，旨在解决现有的显示面板在制程中因静电释放导致电气不良的问题。
本发明实施例的第一方面提供一种阵列基板，包括：
基层；
像素电路，以矩阵排列方式设置于所述基层上；
信号线，以行或列方向设置于所述基层上，耦接所述像素电路；
其中，至少两条同向的所述信号线分别设置于在所述矩阵排列的所述像素电路相对最外侧。
本发明实施例的第二方面提供一种显示设备，包括：
基层；
像素电路，以矩阵排列方式设置于所述基层上；
信号线，以行或列方向设置于所述基层上，耦接所述像素电路；
其中，至少两条同向的所述信号线分别设置于在所述矩阵排列的所述像素电路相对最外侧。
本发明提供的技术方案与现有技术相比存在的有益效果是：区别于现有技术中整张面板像素电路均为阵列结构的设计，因静电释放易造成栅极线路与多晶硅层发生炸伤引起短路，导致电气不良的情况，本发明实施例将至少两条同向的信号线分别设置在相对于矩阵排列的像素电路的最外侧，如此可使得显示面板至少两端的静电释放电荷可通过该信号线导出，有效降低了电气不良的概率，提高了产品良率。
附图说明
图1是本发明背景技术中提供的阵列基板的构造示意图；
图2是本发明第一实施例提供的一种阵列基板的构造示意图；
图3是本发明第一实施例提供的另一种阵列基板的构造示意图；
图4是本发明第一实施例提供的另一种阵列基板的沿纵向信号线延伸方向的局部剖面图；
图5是本发明第一实施例提供的另一种阵列基板的构造示意图；
图6是本发明第一实施例提供的另一种阵列基板的构造示意图；
图7是本发明第一实施例提供的一种显示设备的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
以下描述中，为了说明而不是为了限定，给出了诸多技术特征的说明示意图，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的结构的详细说明，以免不必要的细节妨碍本发明的描述。
本发明第一实施例提供一种阵列基板，包括：基层；像素电路，以矩阵排列方式设置于所述基层上；信号线，以行或列方向设置于所述基层上，耦接所述像素电路；其中，至少两条同向的所述信号线分别设置于所述矩阵排列的所述像素电路相对最外侧。以下通过文字与示例性附图进行详细说明。
参阅图2，图2示出了本发明第一实施例提供的一种阵列基板200的构造示意图，为了便于说明，图2仅示出了与本发明第一实施例相关的部分。如图2所示，阵列基板200包括：基层、像素电路21和信号线22，像素电路21以矩阵排列方式设置于基层上，信号线22以行或列方向设置于基层上，耦接像素电路21，其中，至少两条同向的信号线22分别设置于矩阵排列的像素电路21相对最外侧。图2只是示例性描述，图2中使用了表示在该方向重复延伸的折断线符号24。
可选的是，基层位于图2中在垂直方向上的投影与信号线22在垂直方向上的投影有部分重叠的黑色方形块表示的遮光层20的底层。
需要说明的是，图2选用平面视图来表现本申请的发明点，便于表达和由于须符合附图的规定(采用黑色线条)，因此基层未示出，根据本申请中定义的方位关系，基层一般位于所有线路构造层之下。
可选的是，基层可位于图2中所示的像素电路21和信号线22之下。
可选的是，像素电路21可包括多晶硅层，即图2中呈倒U形分布的一端带黑色方形块的部分，图2中示出的像素电路21可为多晶硅层。
可选的是，信号线22可包括栅极线和数据线，图2中示出的横向排布的信号线22可为栅极线，纵向排布的信号线22可为数据线。
可选的是，信号线22以行或列方向设置于基层上的含义可包括信号线22与基层紧贴，也可包括信号线22位于基层之上，但并不紧贴。
可选的是，信号线22耦接像素电路21可为纵向排布的信号线22耦接像素电路21的多晶硅层。
需要说明的是，如上虽为简单描述，但本领域技术人员可结合现有技术对其进行清楚的理解和界定。
可选的是，在纵向信号线22、横向信号线22、像素电路21遮光层20和基层垂直方向投影重叠的部分，前述各层从下到上依次为基层、遮光层20、像素电路层21、横向信号线22、纵向信号线22。
可选的是，“至少两条同向的信号线22分别设置于矩阵排列的像素电路21相对最外侧”中至少两条同向的信号线22可为图2中示例的最左边纵向排布的信号线22和最右边纵向排布的信号线22。
需要说明的是，为了便于说明问题，图2中未标号部分与图2中左上角标号的部分对标号及其含义相同。
需要说明的是，至少两条同向的信号线22分别设置于矩阵排列的像素电路21相对最外侧，可使得聚集电荷或外界进入的电荷从图2中示例的最左边纵向排布的信号线22和最右边纵向排布的信号线22快速导出，有效避免了聚集电荷使得横向信号线22与像素电路层21在垂直方向上投影重叠处25的位置发生炸伤，可有效降低了电气不良的概率，提高了产品良率。
图3示出了本发明第一实施例提供的另一种阵列基板300的构造示意图，图3示例的阵列基板300还可包括用于连通像素电路21和信号线22的过孔23，图3中示出的过孔23可连通纵向信号线22与像素电路21，图3中未描述的标号及其含义可与关于图2的描述相同，不再赘述。
图4示出了本发明第一实施例提供的一种阵列基板300的沿纵向信号线延伸方向的局部剖面图，像素电路21，纵向信号线层22，介于像素电路21与纵向信号线层22之间的间隔层30，以及连接像素电路21和纵向信号线22的过孔23。
可选的是，包括于像素电路21的多晶硅层可通过过孔23与信号线22耦接，图3中示出的为包括于像素电路21的多晶硅层通过过孔23与纵向信号线22耦接，即可为多晶硅层通过过孔23与数据线耦接。
如此，可将聚集电荷从多晶硅层通过过孔23传递到数据线，而后由数据线导出，可有效避免了聚集电荷使得横向信号线22(可为栅极线)与多晶硅层在垂直方向上投影重叠处25的位置发生炸伤，进而避免了栅极线和多晶硅层发生短路，将栅极信号输入到多晶硅层，引起电气不良。
可选的是，多晶硅层可为低温多晶硅层。
可选的是，图5中示出了本发明实施例另一种阵列基板400的构造示意图，信号线22包括列向设置的第一数据线221和第二数据线222，第二数据线222数量为一，位于阵列基板200的最右侧，与第二数据线222耦接的对应像素电路21位于第二数据线222的左侧，除第二数据线222之外，其余列向设置的信号线均为第一数据线221，且所有的第一数据线221均位于与其耦接的对应像素电路21的左侧，图5中未描述的标号及其含义可与关于图2或图3的描述相同，不再赘述。
可选的是，第二数据线222数量也可以不为一个，例如可在图5中最右侧的第二数据线222和第一数据线221之间可插入任意多个第二数据线222。
可选的是，图6中示出了另一种阵列基板500的电路构造示意图，信号线22包括列向设置的第一数据线221和第二数据线222，第一数据线221数量为一，位于阵列基板20的最左侧，与第一数据线221耦接的对应像素电路21位于第一数据线221的右侧，除第一数据线221之外，其余列向设置的信号线22均为第二数据线222，且所有的第二数据线222均位于与其耦接的对应像素电路21的右侧，图6中未描述的标号及其含义可与关于图2或图3的描述相同，不再赘述。
可选的是，第一数据线221数量也可以不为一个，例如可在图6中最左侧的第一数据线221和第二数据线222之间可插入任意多个第一数据线221。
需要说明的是，上述图5中示例的阵列基板300和图6中示例的阵列基板400可良好地解决发明人发现的显示面板的最右侧出现电气不良的技术问题，提高显示面板的良率。
可选的是，信号线22包括列向设置的第一栅极线和第二栅极线，第二栅极线数量为一，位于阵列基板200的最下侧，与第二栅极线耦接的对应像素电路21位于第二栅极线的上侧，除第二栅极线之外，其余列向设置的信号线22均为第一栅极线，且所有的第一栅极线均位于与其耦接的对应像素电路21的上侧。
可选的是，第二栅极线的数量也可以不为一个，说明与前述关于第二数据线或第一数据线的数量也可以不为一个类似，不再赘述。
可选的是，信号线22包括列向设置的第一栅极线和第二栅极线，第一栅极线数量为一，位于阵列基板200的最上侧，与第一栅极线耦接的对应像素电路21位于第二栅极线的下侧，除第一栅极线之外，其余列向设置的信号线22均为第二栅极线，且所有的第二栅极线均位于与其耦接的对应像素电路21的下侧。
可选的是，第一栅极线的数量也可以不为一个，说明与前述关于第二数据线或第一数据线或第二栅极线的数量也可以不为一个类似，不再赘述。
可选的是，信号线22包括列向设置的第一栅极线和第二栅极线的情况的描述与前述信号线22包括列向设置的第一数据线221和第二数据线222的情况类似，本领域技术人员在前述关于信号线22包括列向设置的第一数据线221和第二数据线222的情况的相关描述下，可明确实现信号线22包括列向设置的第一栅极线和第二栅极线的情况，不再赘述。
可选的是，关于图2、图3和图4中的相关描述均可应用于前述信号线22包括列向设置的第一数据线221和第二数据线222的情况以及信号线22包括列向设置的第一栅极线和第二栅极线的情况，例如，前述信号线22包括列向设置的第一数据线221和第二数据线222的情况以及信号线22包括列向设置的第一栅极线和第二栅极线的情况中阵列基板还可包括用于连通像素电路和信号线的过孔，像素电路可包括多晶硅层，信号线包括数据线，过孔可用于连接像素电路的多晶硅层和数据线，可将聚集电荷从多晶硅层通过过孔传递到数据线，而后由数据线导出，再如多晶硅层可为低温多晶硅层。
可选的是，像素电路21包括多晶硅层211，多晶硅层221通过过孔23与信号线22耦接。
相比于现有技术中整张面板像素电路均为阵列结构的设计易造成栅极线路与多晶硅层发生炸伤引起短路，导致电气不良的情况，本发明实施例将至少两条同向的信号线分别设置在相对于矩阵排列的像素电路的最外侧，如此可使得显示面板至少两端的静电释放电荷可通过该信号线导出，有效降低了电气不良的概率，提高了产品良率。另一方面，可快速将聚集电荷通过信号线导出，可大幅度减小产品的边缘亮点不良，提高显示品质。
本发明第二实施例提供的一种显示设备，包括：基层；像素电路，以矩阵排列方式设置于所述基层上；信号线，以行或列方向设置于所述基层上，耦接所述像素电路；其中，至少两条同向的所述信号线分别设置于在所述矩阵排列的所述像素电路相对最外侧。
参阅图7，图7示出了本发明第二实施例提供的一种显示设备300的构造示意图，为了便于说明，图7仅示出了与本发明第二实施例相关的部分，显示设备700包括：基层31；像素电路32，以矩阵排列方式设置于基层31上；信号线33，以行或列方向设置于基层31上，耦接像素电路32；其中，至少两条同向的信号线33分别设置于矩阵排列的像素电路32相对最外侧。图7只是示例性描述，图7中使用了表示在该方向重复延伸的折断线符号34。
可选的是，信号线包括列向设置的第一数据线和第二数据线，第二数据线数量为一，位于阵列基板的最右侧，与第二数据线耦接的对应像素电路位于第二数据线的左侧，除第二数据线之外，其余列向设置的信号线均为第一数据线，且所有的第一数据线均位于与其耦接的对应像素电路的左侧。
可选的是，信号线包括列向设置的第一数据线和第二数据线，第一数据线数量为一，位于阵列基板的最左侧，与第一数据线耦接的对应像素电路位于第二数据线的右侧，除第一数据线之外，其余列向设置的信号线均为第二数据线，且所有的第二数据线均位于与其耦接的对应像素电路的右侧。
可选的是，信号线包括列向设置的第一栅极线和第二栅极线，第二栅极线数量为一，位于阵列基板的最下侧，与第二栅极线耦接的对应像素电路位于第二栅极线的上侧，除第二栅极线之外，其余列向设置的信号线均为第一栅极线，且所有的第一栅极线均位于与其耦接的对应像素电路的上侧。
信号线包括列向设置的第一栅极线和第二栅极线，第一栅极线数量为一，位于阵列基板的最上侧，与第一栅极线耦接的对应像素电路位于第二栅极线的下侧，除第一栅极线之外，其余列向设置的信号线均为第二栅极线，且所有的第二栅极线均位于与其耦接的对应像素电路的下侧。
可选的是，像素电路包括多晶硅层，多晶硅层通过过孔与信号线耦接。
可选的是，可选的是，多晶硅层为低温多晶硅。
前述阵列基板实施例中对相应名词、句子含义的解释均可用于本实施例，在此不再赘述。
需要说明的是，显示设备实施例由于与阵列基板实施例基于同一构思，其带来的技术效果与本发明实施例相同，具体内容可参见阵列基板实施例中的叙述，不再赘述。
需要说明的是，本发明所有实施例中涉及“第一”、“第二”等词，例如第一数据线、第二数据线等在此仅为表述和指代的方便，并不意味着在本发明的具体实现方式中一定会有与之对应的第一数据线和第二数据线。
以上所述仅为结合具体的实施例对本发明原理及实施方式所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明，只是用于帮助理解本发明的方法及其核心思想；同时，对于本发明所属技术领域的普通技术人员而言，在不脱离本发明构思的前提下，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，都应当视为属于本发明的专利保护范围。

Claims (4)

1.一种阵列基板，其特征在于，包括：
基层；
像素电路，以矩阵排列方式设置于所述基层上；
信号线，以行或列方向设置于所述基层上，耦接所述像素电路，所述像素电路包括多晶硅层，像素电路与信号线之间设有间隔层，所述间隔层内形成有过孔，所述多晶硅层通过过孔与所述信号线耦接；
其中，至少两条同向的所述信号线分别设置于所述矩阵排列的所述像素电路相对最外侧；
所述信号线包括列向设置的第一数据线和第二数据线；
所述第二数据线数量为一，位于所述阵列基板的最右侧，与所述第二数据线耦接的对应所述像素电路位于所述第二数据线的左侧；
除所述第二数据线之外，其余列向设置的信号线均为所述第一数据线，且所有的所述第一数据线均位于与其耦接的对应所述像素电路的左侧。
2.一种阵列基板，其特征在于，包括：
基层；
像素电路，以矩阵排列方式设置于所述基层上；
信号线，以行或列方向设置于所述基层上，耦接所述像素电路，所述像素电路包括多晶硅层，像素电路与信号线之间设有间隔层，所述间隔层内形成有过孔，所述多晶硅层通过过孔与所述信号线耦接；
其中，至少两条同向的所述信号线分别设置于所述矩阵排列的所述像素电路相对最外侧；
所述信号线包括列向设置的第一数据线和第二数据线；
所述第一数据线数量为一，位于所述阵列基板的最左侧，与所述第一数据线耦接的对应所述像素电路位于所述第一数据线的右侧；
除所述第一数据线之外，其余列向设置的信号线均为所述第二数据线，且所有的所述第二数据线均位于与其耦接的对应所述像素电路的右侧。
3.一种显示设备，其特征在于，包括：
基层；
像素电路，以矩阵排列方式设置于所述基层上；
信号线，以行或列方向设置于所述基层上，耦接所述像素电路，所述像素电路包括多晶硅层，像素电路与信号线之间设有间隔层，所述间隔层内形成有过孔，所述多晶硅层通过过孔与所述信号线耦接；
其中，至少两条同向的所述信号线分别设置于在所述矩阵排列的所述像素电路相对最外侧；
所述信号线包括列向设置的第一数据线和第二数据线；
所述第二数据线数量为一，位于所述显示设备的最右侧，与所述第二数据线耦接的对应所述像素电路位于所述第二数据线的左侧；
除所述第二数据线之外，其余列向设置的信号线均为所述第一数据线，且所有的所述第一数据线均位于与其耦接的对应所述像素电路的左侧。
4.一种显示设备，其特征在于，包括：
基层；
像素电路，以矩阵排列方式设置于所述基层上；
信号线，以行或列方向设置于所述基层上，耦接所述像素电路，所述像素电路包括多晶硅层，像素电路与信号线之间设有间隔层，所述间隔层内形成有过孔，所述多晶硅层通过过孔与所述信号线耦接；
其中，至少两条同向的所述信号线分别设置于在所述矩阵排列的所述像素电路相对最外侧；
所述信号线包括列向设置的第一数据线和第二数据线；
所述第一数据线数量为一，位于所述显示设备的最左侧，与所述第一数据线耦接的对应所述像素电路位于所述第二数据线的右侧；
除所述第一数据线之外，其余列向设置的信号线均为所述第二数据线，且所有的所述第二数据线均位于与其耦接的对应所述像素电路的右侧。
CN201710612912.8A 2017-07-25 2017-07-25 一种阵列基板和一种显示设备 Active CN107275328B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710612912.8A CN107275328B (zh) 2017-07-25 2017-07-25 一种阵列基板和一种显示设备
US15/740,980 US20190386039A1 (en) 2017-07-25 2017-10-20 Array substrate and display apparatus
PCT/CN2017/107146 WO2019019437A1 (zh) 2017-07-25 2017-10-20 一种阵列基板和一种显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710612912.8A CN107275328B (zh) 2017-07-25 2017-07-25 一种阵列基板和一种显示设备

Publications (2)

Publication Number Publication Date
CN107275328A CN107275328A (zh) 2017-10-20
CN107275328B true CN107275328B (zh) 2020-07-31

Family

ID=60079066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710612912.8A Active CN107275328B (zh) 2017-07-25 2017-07-25 一种阵列基板和一种显示设备

Country Status (3)

Country Link
US (1) US20190386039A1 (zh)
CN (1) CN107275328B (zh)
WO (1) WO2019019437A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208189588U (zh) * 2018-06-04 2018-12-04 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN111739923A (zh) * 2020-07-03 2020-10-02 上海天马有机发光显示技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736732A (en) * 1996-12-23 1998-04-07 General Electric Company Induced charge prevention in semiconductor imaging devices
CN101004490A (zh) * 2006-01-18 2007-07-25 中华映管股份有限公司 主动元件阵列基板、液晶显示面板与两者的检测方法
CN101135820A (zh) * 2006-09-01 2008-03-05 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路
CN103500741A (zh) * 2013-10-15 2014-01-08 深圳市华星光电技术有限公司 阵列基板的防静电结构
CN106653746A (zh) * 2016-12-15 2017-05-10 武汉华星光电技术有限公司 一种阵列基板和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470942B2 (en) * 2005-09-07 2008-12-30 Chunghwa Picture Tube., Ltd. Thin film transistor array and electrostatic discharge protective device thereof
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR101443374B1 (ko) * 2007-10-23 2014-09-30 엘지디스플레이 주식회사 정전기 방지 회로 및 이를 구비한 액정표시장치
US8493543B2 (en) * 2008-10-17 2013-07-23 Sony Corporation Liquid crystal display device
CN104051455B (zh) * 2014-06-09 2017-06-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736732A (en) * 1996-12-23 1998-04-07 General Electric Company Induced charge prevention in semiconductor imaging devices
CN101004490A (zh) * 2006-01-18 2007-07-25 中华映管股份有限公司 主动元件阵列基板、液晶显示面板与两者的检测方法
CN101135820A (zh) * 2006-09-01 2008-03-05 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路
CN103500741A (zh) * 2013-10-15 2014-01-08 深圳市华星光电技术有限公司 阵列基板的防静电结构
CN106653746A (zh) * 2016-12-15 2017-05-10 武汉华星光电技术有限公司 一种阵列基板和显示装置

Also Published As

Publication number Publication date
CN107275328A (zh) 2017-10-20
US20190386039A1 (en) 2019-12-19
WO2019019437A1 (zh) 2019-01-31

Similar Documents

Publication Publication Date Title
KR101917853B1 (ko) 정전기 방지 표시 패널과 그 제조 방법, 및 정전기 방지 표시 패널을 포함하는 표시 장치
JP4586739B2 (ja) 半導体集積回路及び電子機器
KR102381850B1 (ko) 표시장치
US10410601B2 (en) Display panel and display device
TWI398712B (zh) 具通至測試線之改良式連接結構的薄膜電晶體陣列面板
WO2016179972A1 (zh) 阵列基板、液晶显示面板及显示装置
US10475398B2 (en) Display device and manufacturing method thereof
CN107862998B (zh) 一种柔性goa显示面板及其制作方法
US11086060B2 (en) Color film substrate, display panel and method for detecting a display panel
CN111798755B (zh) 显示面板
US8115881B2 (en) Voltage pull-down circuit
US7079199B2 (en) Liquid crystal display panel
US9564456B2 (en) Array substrate and display device using the same
CN107275328B (zh) 一种阵列基板和一种显示设备
US11835807B2 (en) Display panel
CN103488015A (zh) 像素结构及具有此像素结构的显示面板
KR20140019042A (ko) 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법
US10614735B2 (en) Flexible GOA display panel and method of manufacturing the same
US7170311B2 (en) Testing method for LCD panels
JP4725358B2 (ja) カラー液晶表示パネル
US20160276368A1 (en) Thin-Film Transistor Array Substrate And Method For Manufacturing Thin-Film Transistor Array Substrate
WO2017107951A1 (zh) 液晶显示面板及其修复方法
US7489366B2 (en) Thin film transistor array substrate having scan or data lines extending to peripheral area without exceeding respectively outmost data and scan lines for reducing electrostatic discharge damage
KR20210102551A (ko) 표시 패널 및 이를 포함하는 표시 장치
CN113437094B (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant