WO2015015746A1 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
WO2015015746A1
WO2015015746A1 PCT/JP2014/003806 JP2014003806W WO2015015746A1 WO 2015015746 A1 WO2015015746 A1 WO 2015015746A1 JP 2014003806 W JP2014003806 W JP 2014003806W WO 2015015746 A1 WO2015015746 A1 WO 2015015746A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate body
layer
conductor
wiring
plating
Prior art date
Application number
PCT/JP2014/003806
Other languages
English (en)
French (fr)
Inventor
太基 常見
雅仁 森田
鬼頭 直樹
達晴 井川
拓之 児玉
Original Assignee
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業株式会社 filed Critical 日本特殊陶業株式会社
Priority to US14/907,400 priority Critical patent/US20160198561A1/en
Priority to CN201480040847.0A priority patent/CN105393646A/zh
Priority to EP14832214.2A priority patent/EP3030054A4/en
Publication of WO2015015746A1 publication Critical patent/WO2015015746A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162Top view
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes

Abstract

 配線基板の側面に露出するメッキ用配線導体の端面による電気的な悪影響を防止し、且つ基板本体の内外間におけるEMIノイズによる悪影響をも確実に防げる配線基板およびその製造方法を提供する。 絶縁材からなり、平面視が矩形の表面3および裏面4ならびにこれらの間に位置する四辺の側面5a,5bを有する基板本体2と、該基板本体2における何れかの側面5a,5bに端面が露出しているメッキ用配線導体8とを含む配線基板1aであって、基板本体2の側面5a,5bのうち、メッキ用配線導体8の端面が露出する側面5a,5bにおいて、該メッキ用配線導体8の端面を覆って形成された第1絶縁層11と、該第1絶縁層11が形成された基板本体2の側面5a,5bにおいて、該第1絶縁層11の表面を含む側面5a,5bの辺方向に沿って形成された導体層12とを備え、該導体層12は、基板本体2の内部に形成された接地層10と電気的に接続されている、配線基板1a。

Description

配線基板およびその製造方法
 本発明は、絶縁材からなり、表面、裏面、およびこれらの間に位置する側面から基板本体と、該側面に端面が露出するメッキ用配線導体とを有し、電磁波妨害(EMI)ノイズなどを確実に抑制できる配線基板およびその製造方法に関する。
 EMIノイズによる悪影響を防ぐため、パッケージの側面にグランド配線パターンと導通するシールド用導体パターンを印刷法により形成し、上記パッケージの表面に露出する導体部分に無電解メッキ法などによりメッキを施した半導体パッケージが提案されている(例えば、特許文献1参照)。
 上記半導体パッケージによれば、前記パッケージの側面にグランド配線パターンと導通するシールド用導体パターンが形成されているので、EMIノイズによる悪影響を防ぐことができる。しかし、前記パッケージの側面にメッキ用配線導体の端面が露出している場合、該端面を含めて側面にシールド用導体パターンを形成すると、不用意な短絡を生じ得る。しかも、上記シールド用導体パターンが外部に露出していることにより、隣接して配設されるパッケージなどとの間において、不用意な短絡などの電気的悪影響を生じ得る、という問題があった。
 更に、半導体パッケージの小型化に伴って、信号用配線がパッケージ側面の近傍に配置されていることにより電気的悪影響を生じ得る、という問題もあった。
 一方、予め、多数個取りの段階で外部接続用電極端子に電解メッキが施されており、個々に切断分割された容器体の側壁部の外表面に露出しているメッキ用配線パターンの露出表面を絶縁膜によって被覆してなる圧電デバイスが提案されている(例えば、特許文献2参照)。
 上記圧電デバイスによれば、切断分割後に容器体の側壁部の外表面に露出するメッキ用配線パターンの露出表面が、絶縁膜により被覆されて絶縁されているので、上記メッキ用配線パターンに整列治具や押圧ピンが不用意に接触しなくなる。その結果、整列治具に容器体を配置した状態で電気特性の測定を安定して行うことができる。しかし、上記圧電デバイスでは、前記EMIノイズなどによる悪影響を効果的に防止することができない、という問題があった。
特開平11-102987号公報(第1~4頁、図1) 特開2008-141412号公報(第1~8頁、図1~3)
 本発明は、背景技術において説明した問題点を解決し、多数個取りの段階で個々の配線基板における表・裏面に形成した金属端子に電解メッキが施されており、個別に分割された配線基板の側面に露出するメッキ用配線導体の端面による電気的な悪影響を防止し、且つ基板本体の内外間におけるEMIノイズなどによる悪影響も確実に防げる配線基板およびその製造方法を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
 本発明は、前記課題を解決するため、メッキ用配線導体の端面が露出する基板本体の側面に該端面を覆って絶縁層を形成すると共に、該絶縁層の表面を含む上記基板本体の側面の辺方向に沿って電磁波シールド用の導体層を形成する、ことに着想して成されたものである。
 即ち、本発明による第1の配線基板(請求項1)は、絶縁材からなり、平面視が矩形状の表面および裏面ならびにこれらの間に位置する四辺の側面を有する基板本体と、該基板本体における何れかの側面に端面が露出しているメッキ用配線導体とを含む配線基板であって、上記基板本体の側面のうち、少なくとも上記メッキ用配線導体の端面が露出する側面において、該メッキ用配線導体の端面を覆って形成された第1絶縁層と、該第1絶縁層が形成された基板本体の側面において、該第1絶縁層の表面を含む当該側面の辺方向に沿って形成された導体層とを備え、該導体層は、上記基板本体の内部に形成された接地層と電気的に接続されている、ことを特徴とする。
 これによれば、前記基板本体の側面のうち、少なくとも前記メッキ用配線導体の端面が露出する側面では、該配線導体の端面を覆って第1絶縁層が形成されているので、上記メッキ用配線導体を介して外部との不用意な短絡などの電気的接続を予防できる。しかも、かかる第1絶縁層が形成された基板本体の側面において、該第1絶縁層の表面全体を含み且つ当該側面の辺方向に沿って、基板本体内の接地層(グランド)と電気的に接続された導体層が形成されているので、基板本体の内外方向における電磁波を確実に遮蔽することができる。従って、配線基板の側面に露出するメッキ用配線導体の端面や基板本体の側面近傍に配置された配線導体により生じ得るEMIノイズによる悪影響と、不用意な電気的接続による悪影響とを確実に防止できる配線基板とすることができる。
 また、本発明による第2の配線基板(請求項2)は、絶縁材からなり、平面視が矩形状の表面および裏面ならびにこれらの間に位置する四辺の側面を有する基板本体と、該基板本体における何れかの側面に端面が露出しているメッキ用配線導体とを含む配線基板であって、上記基板本体の側面のうち、少なくとも上記メッキ用配線導体の端面が露出する側面において、該メッキ用配線導体の端面を覆って形成された第1絶縁層と、該第1絶縁層が形成された基板本体の側面において、該第1絶縁層の表面を含む当該側面の辺方向に沿って形成された導体層とを備え、該導体層は、上記基板本体の内部に形成された接地層と複数箇所において電気的に接続されている、ことを特徴とする。
 これによれば、第1の配線基板による前記効果に加えて、前記基板本体の側面に形成された導体層が、基板本体の内部に形成された接地層と複数箇所において電気的に接続されているので、当該導体層全体における電位のバラツキを抑制できる。その結果、前記基板本体の内外方向における電磁波の遮蔽を一層確実にすることができる。
 尚、前記複数箇所は、2箇所以上(例えば、2,4,6,8,または10箇所)であり、導体層と接地層との接続部同士間の間隔は、ほぼ等間隔であることが望ましい。
 尚、前記基板本体を構成する絶縁材は、セラミック(例:アルミナ、ムライト、窒化アルミニウム、ガラス-セラミックなど)、あるいは樹脂(例:エポキシ系、ポリイミドなど)の何れでも良い。
 また、前記第1絶縁層と後述する2絶縁層とは、樹脂を主成分とする絶縁性ペーストを、マスキングを伴う印刷法やスプレー法などにより所要領域に塗布した後、硬化(キュア)処理することで形成される。あるいは、感光性の樹脂フィルムを貼り付け、これに対し紫外線を照射することで形成しても良い。
 更に、前記導体層は、Cu、Ag、あるいはNiなどの金属の微粉末や感光性樹脂を含む導電性ペーストを、マスキングを伴う印刷法やスプレー法、あるいは電着法などによって所要エリアに塗布した後、紫外線(UV)照射による硬化処理を施して形成される。あるいは、Cu、Ag、またはNiなどの金属からなり、且つ片面に接着層を有する薄膜テープを接着して形成した形態であっても良い。
 また、前記導体層は、基板本体における四辺の側面の辺方向に沿って、かかる四辺の全周に沿って連続した単一の形態では、少なくとも接地層と1箇所で導通されている。一方、側面ごとの辺方向に沿って形成した4つの導体層からなる形態や、2つ以上の導体層からなる形態では、各々が接地層に個別に導通している。
 更に、前記基板本体の表面および裏面には、前記メッキ用配線導体を介して、電解メッキされた金属メッキ膜が表層に被覆された金属端子が形成されている。該金属端子は、基板本体の表面上に実装すべき電子部品と導通するための電極パッド、あるいは基板本体の裏面に形成され且つ本配線基板が実装されるマザーボードとの導通を取るための裏面導体層であり、例えば、CuやAgなどからなり、それらの表層には、Niメッキ膜およびAuメッキ膜が被覆されている。
 加えて、前記辺方向とは、平面視で基板本体の側面に沿った方向であり、隣接する側面同士のコーナ部では、平面視で各側面に沿った方向を指している。
 また、本発明には、前記導体層が形成された前記基板本体の側面において、該導体層の表面全体を覆い且つ当該側面の辺方向に沿って第2絶縁層が更に形成されている、配線基板(請求項3)も含まれる。
 これによれば、前記導体層が形成された前記基板本体の側面において、該導体層の表面全体を覆い且つ該側面の辺方向に沿って第2絶縁層が更に形成されている。そのため、前記短絡などの電気的接続の予防および電磁波の遮蔽に加えて、上記導体層に隣接する配線基板や該基板に実装された電子部品などとの間における短絡などの不用意な電気的接続による悪影響を確実に予防できる。
 更に、本発明には、前記基板本体において、2つの隣接する側面間のコーナ部では、該2つの側面ごとに形成された前記導体層同士が直に接続されている、配線基板(請求項4)も含まれる。
 これによれば、隣接する2つまたは3つの側面間のコーナ部で、あるいは基板本体の四辺の全側面に沿って前記導体層が直に接続されているので、基板本体の側面近傍に配置されている配線導体に起因して生じた電磁波を一層確実に遮蔽することが可能となる。
 また、本発明には、前記基板本体の同じ辺に位置して隣接する2つの側面の間における前記表面と裏面との厚み方向、あるいは、前記基板本体の2つの隣接する側面間のコーナ部における前記表面と裏面との厚み方向に沿って、平面視で基板本体の中央側に凹む凹部が形成され、且つ該凹部の表面に形成されたメタライズ層は、前記接地層と電気的に接続されており、該メタライズ層の表面上には、前記導体層が上記隣接する2つの側面の辺方向に沿って連続して形成されている、配線基板(請求項5)も含まれる。
 これによれば、前記基板本体の同じ辺に位置して隣接する2つの側面の間、あるいは2つの隣接する側面間のコーナ部に凹部が形成され、該凹部の表面に形成されたメタライズ層は、前記接地層と電気的に接続されており、且つ該メタライズ層の表面上に前記導体層が上記隣接する2つの側面の辺方向に沿って連続して形成されている。そのため、前記導体層による電磁波の遮蔽を、凹部の表面に位置する上記メタライズ層を介する形態においても容易且つ確実に行うことができる。
 尚、前記凹部には、平面視で約4分の1の円形(円弧形)や、約4分の1の長円形の形態、コーナ側の約4分の1の円形(円弧部)とその両側面側に延びた約4分の1の長円形との組み合わせからなる形態、あるいは、隣接する2つの側面とそれぞれ約45度の斜めで且つ対称に交差する面取りなどの形態が含まれる。
 また、前記凹部の表面に形成されるメタライズ層は、該凹部の表面全体あるいは前記基板本体の厚み方向の中間位置に形成され、例えば、CuやAgなどからなり、その表面には、Niメッキ膜およびAuメッキ膜が被覆されている。
 更に、前記凹部の表面に位置するメタライズ層の表面上に形成した導体層の表面全体を、前記第2絶縁層によって更に覆った形態としても良い。
 加えて、本発明には、前記メッキ用配線導体の端面が露出していない前記基板本体の側面には、該側面の辺方向に沿って前記導体層および第2絶縁層が形成されている、配線基板(請求項6)も含まれる。
 これによれば、前記メッキ用配線導体の端面が露出していない前記基板本体の側面においても、該側面近傍に配置された配線導体からの不要な電磁波の遮蔽が行えると共に、前記導体層による不用意な短絡などの電気的悪影響を予防することができる。
 一方、本発明による配線基板の製造方法(請求項7)は、絶縁材からなり、平面視が矩形状の表面および裏面ならびにこれらの間に位置する四辺の側面を有する基板本体と、該基板本体における何れかの側面に端面が露出しているメッキ用配線導体とを含む配線基板の製造方法であって、上記基板本体の側面のうち、少なくとも上記メッキ用配線導体の端面が露出する側面において、該メッキ用配線導体の端面を覆うように第1絶縁層を形成する工程と、該第1絶縁層が形成された基板本体の側面において、該第1絶縁層の表面を含む当該側面の辺方向に沿って導体層を形成する工程と、を備え、該導体層は、上記基板本体の内部に形成された接地層と電気的に接続されている、ことを特徴とする。
 これによれば、前記メッキ用配線導体の端面が露出する側面において、該メッキ用配線導体の端面を覆って形成された第1絶縁層と、該第1絶縁層が形成された基板本体の側面において、該第1絶縁層の表面全体を含み且つ当該側面の辺方向に沿って形成され且つ内部の接地層と接続された導体層とを併有しており、配線基板の側面に露出するメッキ用配線導体の端面に起因する電気的な接続による悪影響と、EMIノイズによる悪影響とを確実に防止できる前記配線基板を確実に製造できる。
 尚、前記製造方法の各工程は、セラミックまたは樹脂からなる多数個取り用で且つ大判のベース基板から、周辺部の枠部(捨て代、通称耳部)を除去し且つ中央側の基板領域を個別の配線基板に分割した後において施される。個別に分割された配線基板は、前記のように、絶縁材からなり、平面視が矩形の表面および裏面ならびにこれらの間に位置する四辺の側面を有する基板本体と、該基板本体における何れかの側面に端面が露出しているメッキ用配線導体とを予め含んでいる。
 また、前記導体層は、基板本体の内部に形成された接地層と複数箇所において電気的に接続されていることが推奨される。
 また、本発明には、前記導体層が形成された前記基板本体の側面において、該導体層の表面全体を覆い且つ当該側面の辺方向に沿って第2絶縁層を形成する工程を更に有する、配線基板の製造方法(請求項8)も含まれる。
 これによれば、前記導体層が形成された前記基板本体の側面において、該導体層の表面全体を覆い且つ該側面の辺方向に沿って第2絶縁層が更に形成された配線基板を確実に製造できる。その結果、前記メッキ用配線導体の端面および導体層の双方による電気的な接続による悪影響と、EMIノイズによる悪影響とを確実に防止できる配線基板を製造することができる。
 更に、本発明には、前記導体層を形成する工程は、前記基板本体の同じ辺に位置して隣接する2つの側面の間おける前記表面と裏面との厚み方向、あるいは、前記基板本体の2つの隣接する側面間のコーナ部における前記表面と裏面との厚み方向に沿って、平面視で基板本体の中央側に凹む凹部が形成され、且つ該凹部の表面に形成されたメタライズ層は、前記接地層と電気的に接続されており、該メタライズ層の表面上に、上記導体層を上記隣接する2つの側面の辺方向に沿って連続して形成する工程を含む、配線基板の製造方法(請求項9)も含まれる。
 これによれば、前記基板本体の同じ辺に位置して隣接する2つの側面の間、あるいは2つの隣接する側面間のコーナ部に位置する凹部の表面に形成されたメタライズ層を介して、各側面の辺方向に沿って形成された導体層と、基板本体内部の接地層とを容易且つ確実に導通できるので、電磁波の遮蔽特性に優れた配線基板を種々の実用的な形態によって製造することが可能となる。
 加えて、本発明には、前記メッキ用配線導体の端面が露出していない前記基板本体の側面には、該側面の辺方向に沿って前記導体層および第2絶縁層を形成する工程が施される、配線基板の製造方法(請求項10)も含まれる。
 これによれば、前記メッキ用配線導体の端面が露出していない前記基板本体の側面においても、前記導体層による不要な電磁波の遮蔽が行え、且つ該導体層に起因する短絡などの電気的悪影響を予防できる配線基板を確実に製造できる。
本発明による一形態の配線基板を示し且つ一部に断面を含む斜視図。 図1中のX-X線の矢視に沿った水平断面図。 図1中のY-Y線の矢視に沿った部分垂直断面図。 上記配線基板の応用形態を図2と同様な水平断面図。 異なる形態の配線基板を示し且つ一部に断面を含む斜視図。 上記配線基板の前記と同様な部分水平断面図。 (A),(B)は上記各配線基板を得るための一製造工程を示す概略図。 (A),(B)は図7に続く製造工程を示す概略図。 (A),(B)は図8に続く製造工程を示す概略図。 以上の各製造工程により得られた配線基板を示す部分垂直断面図。 前記配線基板における一形態のコーナ部付近を示す部分水平断面図。 異なる形態コーナ部付近を示す部分水平断面図。 更に異なる形態コーナ部付近を示す部分水平断面図。 更に異なる形態の配線基板を示し且つ一部に断面を含む斜視図。 上記配線基板の前記と同様な部分水平断面図。 同じ辺での2つの側面間における凹部付近を示す部分水平断面図。
 以下において、本発明を実施するための形態について説明する。
 図1は、本発明による一形態の配線基板1を示し且つ一部に切り欠いた断面を含む斜視図、図2は、図1中のX-X線の矢視に沿った水平断面図、図3は、図1中のY-Y線の矢視に沿った部分垂直断面図である。
 配線基板1は、図1~図3に示すように、全体が板状で且つ直方体を呈する基板本体2と、該基板本体2の表面3に形成された複数の金属端子(電極パッド)6と、該基板本体2の裏面4に形成された複数の金属端子(裏面導体層)7と、を備えている。上記基板本体2は、複数のセラミック層あるいは複数の樹脂層からなる絶縁材を積層した積層体からなり、何れかの層間には、平面視がベタ状(平板状)の接地層10が形成されている。該基板本体2において、平面視が矩形状の表面3と裏面4との間には、一対の対向する長辺の側面5aと、一対の対向する短辺の側面5bとが個別に位置している。
 尚、上記セラミック層は、例えば、アルミナ(絶縁材)を主成分としており、上記樹脂層は、例えば、エポキシ樹脂(絶縁材)を主成分としている。
 図1~図3に示すように、四辺の側面5a,5bには、多数個取りの形態において、前記金属端子6,7の表面にNiメッキ膜およびAuメッキ膜を電解メッキで被覆するためのメッキ用配線導体8の端面が、4個ずつあるいは2個ずつ露出している。尚、上記メッキ用配線導体8は、多数個取り用の大判のセラミック製ベース基板あるいは樹脂製ベース基板において、隣接する配線基板1a,1a同士の間、あるいは周辺の枠形状の耳部(捨て代)とこれに隣接する配線基板1aとの間を貫通して、外部から給電されるメッキ用電流を各配線基板1の前記金属端子6,7ごとに送電するために使われたものである。また、基板本体2の側面5a,5b近傍には、図示しない配線導体が配置されている。
 図1~図3に示すように、前記メッキ用配線導体8の端面が、複数個ずつ露出している側面5a,5bごとには、上記配線導体8の各端面が露出している部分を覆うように主に樹脂成分からなる第1絶縁層11が形成され、該第1絶縁層11の表面全体を覆い且つ各側面5a,5bの辺(長手)方向の全長に沿って、導電性樹脂からなる導体層12が四辺の全周に沿って形成されている。更に、該導体層12の表面全体を覆うようにし、且つ各側面5a,5bの辺(長手)方向の全長に沿って、主に樹脂成分からなる第2絶縁層13が四辺の全周に沿って形成されている。
 図2に示すように、前記導体層12における隣接する側面5a,5b間のコーナ付近から、基板本体2内に位置する前記接地層10に向かって、一対(複数)の接続配線9が対角状に形成されている。そのため、側面5a,5bごとの導体層12は、互いに直に接続されていると共に、接地層10とも複数箇所で電気的に接続されている。
 尚、前記メッキ用配線導体8の端面は、縦横が約30×約75μmであり、前記第1,2絶縁層11,13および導体層12の厚みは、それぞれ約100μm以下(約60~90μm)である。前記第1,2絶縁層11,13は、例えば、エポキシなどの樹脂からなり、前記導体層12は、主にCu、Ni、あるいはAgの微粉末および感光性樹脂(例えば、ケイ皮酸エステル)などからなる。
 また、前記金属端子6,7、メッキ用配線導体8、接続配線9、および接地層10は、前記基板本体2がセラミックからなる場合には、W、Mo、Cu、またはAgからなり、基板本体2が樹脂からなる場合には、CuまたはAgからなる。
 更に、前記導体層12は、基板本体2の四辺の側面5a,5bの全周にわたり形成する必要はなく、接地層10と電気的に接続されている部分ごとに、2分割あるいはそれ以上に分割されていても良く、これらに応じて前記第2絶縁層13も同数ずつに分割されていても良い。
 加えて、前記接続配線9による導体層12と接地層10との接続箇所は、3箇所以上としても良く、何れの箇所数においても互いに等間隔とすることが望ましい。
 図4は、前記配線基板1aの応用形態を示す前記図2と同様な水平断面図である。かかる形態では、基板本体2における長辺の側面5aには、前記同様にメッキ用配線導体8の端面が複数個露出しているが、短辺の側面5bには、メッキ用配線導体8の端面が露出していない。そのため、一対の側面5aごとには、前記同様に第1絶縁層11、導体層12、および第2絶縁層13が形成されているが、一対の側面5bには、上記同様の導体層12と、その表面全体を覆う第2絶縁層13とだけが形成されている。
 尚、図4に示すように、前記導体層12と接地層10との間は、短辺の側面5bに形成された導体層12の中央部とベタ状(矩形状)の接地層10における短辺の中央部との間に設けた一対(複数)の接続配線9によって接続されている。
 図5は、異なる形態の配線基板1bを示し且つ一部に切り欠いた断面を含む斜視図、図6は、該配線基板1bにおける約半分の水平断面図である。
 かかる配線基板1bは、図5,図6に示すように、前記同様の基板本体2を有し、且つ該基板本体2において隣接する側面5a,5b間のコーナ部ごとには、平面視が約4分の1の円形で、且つ基板本体2の中央側に凹む円弧形状の凹部14が形成され、且つ該凹部14の表面に沿って平面視がほぼ相似形状のメタライズ層15が更に形成されている。該メタライズ層15は、コーナ部ごとの接続配線9を介して、前記接地層10と電気的に接続されている。このメタライズ層15も、前記基板本体2がセラミックからなる場合には、W、Mo、Cu、またはAgからなり、基板本体2が樹脂からなる場合には、CuまたはAgからなる。
 図5,図6に示すように、基板本体2の側面5a,5bごとには、メッキ用配線導体8の端面が4個ずつまたは2個ずつ露出している。そのため、側面5a,5bごとにおいて、各メッキ用配線導体8の端面を覆うように第1絶縁層11が形成され、該第1絶縁層11の表面全体を覆うように導体層12が形成されている。各コーナの凹部14のメタライズ層15の表面上には、導体層12cが側面5a,5bごとの辺方向に沿って、隣接する上記導体層12と連続するように形成され、且つこれらが基板本体2における四辺の側面5a,5bの全周に沿って連続している。 更に、図6に示すように、前記導体層12と接地層10との間は、各コーナの凹部14のメタライズ層15を含め、4箇所の接続配線9を介して電気的に接続されている。
 尚、前記凹部14のメタライズ層15の表面上に形成された導体層12cの表面全体を覆うように、更に前記第2絶縁層13を形成しても良い。
 また、前記基板本体2の側面5bにメッキ用配線導体8の端面が露出しない場合には、前記同様に導体層12および第2絶縁層のみを形成しても良い。
 以上のような配線基板1a,1bによれば、基板本体2の側面5a,5bごとに露出するメッキ用配線導体8の端面が全て第1絶縁層11により覆われ、該第1絶縁層11の表面全体を覆うように導体層12が形成され、且つ該導体層12の表面全体を覆うように第2絶縁層13が形成されている。しかも、上記導体層12は、接続配線9を介するか、メタライズ層15および接続配線9を介して接地層10と電気的に接続されている。そのため、メッキ用配線導体8を介することに起因する外部との不用意な短絡などの電気的接続を予防できると共に、上記導体層12によって基板本体2の内外における電磁波を確実に遮蔽できるので、EMIノイズによる悪影響とを確実に防止することができる。更に、第2絶縁層13により導体層12に隣接する配線基板や電子部品などとの間における短絡などの電気的接続による悪影響も確実に予防することができる。加えて、前記導体層12は、2箇所(複数)以上の接続配線9を介して接地層10と電気的に接続されているので、該導体層12全体における電位のバラツキが抑制されることにより、基板本体2の内外方向における電磁波をより確実に遮蔽することができる。
 以下において、前記配線基板1a,1bの製造方法について説明する。
 図7(A)に示すように、予め、多数個取りの形態において、基板本体2の表面3および裏面4に形成した金属端子6,7の表面ごとに前記メッキ用配線導体8を利用して所要の電解Niメッキおよび電解Auメッキを施した後で、個別に切断分割した配線基板1a,1bが用意されている。因みに、基板本体2における表面3と裏面4との間の厚みtは、約1mm以下である。
 先ず、図7(B)で例示するように、基板本体2の側面5aに図示の前後方向に沿って細長いスリット状のパターン孔31を有する金属薄板からなるマスク30を装着し、かかる状態で、ノズル32からエポキシ樹脂からなる絶縁性ペースト11pをスプレー状にして吹き付けた。その結果、図示の前後方向に沿った複数個のメッキ用配線導体8の各端面が上記エポキシ樹脂の絶縁性ペースト11pからなる帯状の樹脂膜により被覆された。かかる樹脂膜のうち、過剰部分をナイフなどによって切除した後、該樹脂膜を所定温度に加熱して硬化処理(キュア処理)した。その結果、図8(A)に示すように、基板本体2の側面5aには、メッキ用配線導体8の各端面を覆った第1絶縁層11が形成された。
 次いで、図8(B)に例示するように、基板本体2の側面5aに図示の前後方向に沿ってやや細長いスリット状のパターン孔34を有する金属薄板からなるマスク33を装着し、かかる状態で、ノズル35から、平均粒径が約1~数μmであるAgの微粉末、感光性樹脂、および溶剤などを含む導電性ペースト12pをスプレー状にして吹き付けた。
 その結果、第1絶縁層11の表面全体を覆うように上記導電性ペーストからなる図示で前後方向に沿った上記導電性ペースト12pからなる帯状の導電性ペーストが被覆された。更に、かかる導電性ペーストのうち、過剰部分をナイフなどによって切除した後、該導電性ペーストに対し、紫外線を照射して上記感光性樹脂に対する硬化処理を行って、図9(A)に示すように、第1絶縁層11の表面全体を覆った導体層12を形成した。
 次に、図9(B)で例示するように、基板本体2の側面5aに図示の前後方向に沿って細長く且つ前記各形態よりも幅広いスリット状のパターン孔37を有する金属薄板からなるマスク36を装着し、かかる状態で、ノズル38からエポキシ樹脂からなる絶縁性ペースト13pをスプレー状にして吹き付け、引き続いて前記同様の切除処理および硬化処理を行った。
 その結果、図10に示すように、基板本体2の側面5a,5bごとに露出するメッキ用配線導体8の端面が全て第1絶縁層11により覆われ、該第1絶縁層11の表面全体を覆うように導体層12が形成され、且つ該導体層12の表面全体を覆うように第2絶縁層13が形成された。その結果、前記のような配線基板1a,1bを得ることができた。
 尚、前記工程の間において、別途に形成された一対または4個の接続導体9が、前記導体層12と接地層10との間を接続するように形成されていた。
 以上のような配線基板1a,1bの製造方法によれば、基板本体2の側面5a,5bにおいて、前記メッキ用配線導体8の端面を覆って第1絶縁層11が形成され、該第1絶縁層11の表面全体を含む当該側面5a,5bの辺方向に沿って形成され且つ内部の接地層10と接続された導体層12が形成されたと共に、該導体層12の表面全体を覆って第2絶縁層13が形成された。その結果、配線基板1a,1bの側面5a,5bに露出するメッキ用配線導体8の端面による電気的な悪影響と、EMIノイズなどによる悪影響とを確実に防止できる前記配線基板1a,1bを確実に製造することができた。
 図11は、前記配線基板1bの基板本体2における異なる形態の凹部16の付近を示す部分水平断面図である。図11に示すように、基板本体2において、隣接する側面5a,5b間のコーナ部ごとには、平面視で円弧部17と直線部18とからなり、平面視が約4分の1の長円形状を呈し、且つ基板本体2の中央側に凹む凹部16を有し、該凹部16の表面には前記同様のメタライズ層19が形成されている。該メタライズ層19は、4箇所に形成された接続配線9を介して前記接地層10と電気的に接続されている。
 図11に示すように、凹部16を挟んで隣接する側面5a,5bごとには、メッキ用配線導体8の端面を覆う第1絶縁層11、該第1絶縁層11の表面全体を覆う導体層12、および該導体層12の表面全体を覆う第2絶縁層13が、前記同様にして形成されている。前記凹部16の表面に沿ってほぼ均一な厚みで形成されたメタライズ層19の表面上には、導体層12cが側面5a,5bごとの辺方向に沿って連続するように形成されており、その結果、上記導体層12,12cが基板本体2における四辺の側面5a,5bの全周に沿って連続している。
 尚、前記凹部19のメタライズ層19の表面上に形成された導体層12cの表面全体を覆うように、更に前記第2絶縁層13を形成しても良い。
 図12は、前記配線基板1bの基板本体2における更に異なる形態の凹部20を付近を示す部分水平断面図である。図12に示すように、平面視が正方形状の基板本体2において、隣接する側面5,5間のコーナ部ごとには、該側面5,5ごとに隣接する一対の円弧部21と、これらから側面5,5ごとと平行に延び且つ互いに直交し合う一対の直線部22と、これらの間に位置する中間の円弧部21とからなり、且つ基板本体2の中央側に凹む平面視が異形状の凹部20が形成されている。該凹部20の表面には、かかる凹部20の表面に沿って前記同様のメタライズ層23がほぼ均一な厚みで形成されている。該メタライズ層23も、図示のように、4個の接続配線9を介して前記接地層10と電気的に接続されている。
 図12に示すように、凹部20を挟んで隣接する側面5,5ごとには、メッキ用配線導体8の端面を覆う第1絶縁層11、該第1絶縁層11の表面全体を覆う導体層12、および該導体層12の表面全体を覆う第2絶縁層13が、前記同様にして形成されている。前記凹部20の表面に沿って形成されたメタライズ層23の表面上には、導体層12cが側面5,5ごとの辺方向に沿って連続するように形成されており、その結果、上記導体層12,12cが基板本体2における四辺の側面5a,5bの全周に沿って連続している。
 尚、前記凹部20のメタライズ層23の表面上に形成された導体層12cの表面全体を覆うように、更に前記第2絶縁層13を形成しても良い。
 図13は、前記配線基板1bの平面視が正方形状を呈する基板本体2における別異な形態の凹部25を付近を示す部分水平断面図である。図13に示すように、基板本体2において、隣接する側面5,5間のコーナ部ごとには、これらと約45度で且つ対称に交差し、且つ基板本体2の中央側に凹む面取り状の凹部24が形成され、該凹部24の表面には、かかる凹部24の表面に沿って前記同様のメタライズ層25が形成されている。該メタライズ層25も、図示のように、4個の接続配線9を介して前記同様の接地層10と電気的に接続されている。
 図13に示すように、凹部24を挟んで隣接する側面5,5ごとには、メッキ用配線導体8の端面を覆う第1絶縁層11、該第1絶縁層11の表面全体を覆う導体層12、および該導体層12の表面全体を覆う第2絶縁層13が、前記同様にして形成されている。前記凹部24の表面に沿って形成されたメタライズ層25の表面上には、導体層12cが側面5,5ごとの導体層12と連続するように形成されており、その結果、上記導体層12,12cが基板本体2における四辺の側面5,5の全周に沿って連続している。
 尚、前記凹部24のメタライズ層25の表面上に形成された導体層12cの表面全体を覆うように、更に前記第2絶縁層13を形成しても良い。
 図14は、更に異なる形態の配線基板1cを示し且つ一部に切り欠いた断面を含む斜視図、図15は、該配線基板1cにおける約半分の水平断面図である。
 かかる配線基板1cは、図14,15に示すように、前記同様のセラミックあるいは樹脂からなり、全体が板状で且つ平面視がほぼ正方形を呈する表面3および裏面4を有する基板本体2と、該表面3と裏面4との間における四辺ごとには、中間付近に位置し且つ平面視でほぼ2分の1の長円形を呈する凹部26を挟んで2つの側面5c,5dが位置している。
 上記側面5c,5dには、それぞれメッキ用配線導体8の端面が2個ずつ露出している。そのため、側面5c,5dごとにおいて、2個のメッキ用配線導体8の端面を覆う位置ごとに第1絶縁層11が形成され、これらの表面全体を覆うように導体層12が形成されている。該導体層12は、四隅のコーナ部においても、隣接する2つの側面5d,5c間にわたり連続して形成されている。更に、かかる導体層12の表面全体を覆うように、第2絶縁層13が側面5c,5dおよびこれらのコーナ部において連続して形成されている。
 図14,15に示すように、基板本体2の平面視における同じ辺を構成する側面5c,5d間に位置する前記凹部26ごとの表面には、それぞれメタライズ層27がほぼ均一な厚みで且つ全面に形成されている。該メタライズ層27は、4個(複数)の接続配線9を介して、基板本体2内の接地層10と電気的に接続されている。各凹部26ごとのメタライズ層27の表面上には、隣接する側面5c,5dの導体層12および第2絶縁層13と連続している導体層12mおよび第2絶縁層13mが形成されている。
 即ち、図14で例示するように、上記導体層12,12mおよび第2絶縁層13,13mは、基板本体2の四辺に位置している側面5c,5d、および凹部26ごとに形成されたメタライズ層27の全周に沿って連続して形成されている。
 図16は、配線基板1cに適用される異なる形態の凹部28付近を示す部分水平断面である。図示のように、基板本体2の同じ辺には、平面視がほぼ半円形の凹部28と、該凹部28を挟んだ側面5c,5dとが位置している。前記凹部28の表面には、ほぼ半円筒形状を呈するメタライズ層29が形成され、該メタライズ層29も接続配線9を介して前記接地層10と電気的に接続されている。
 また、上記凹部28を挟んだ一対の側面5c,5dでは、これらに露出するメッキ用配線導体8の端面を覆うように、第1絶縁層11が形成され、該第1絶縁層11の表面全体を覆うように導体層12および第2絶縁層13が形成されている。更に、上記メタライズ層29の表面上には、側面5c,5dから延びた各導体層12と両端部が連続し、且つ平面視が半円形状の導体層12mが形成されている。尚、メタライズ層29の表面上に形成した導体層12mを覆うように、凹部28内においても第2絶縁層13を側面5c,5dから連続するように形成しても良い。
 以上のような配線基板1cによっても、メッキ用配線導体8に起因する外部との不用意な短絡などの電気的接続を予防でき、且つ前記導体層12によって基板本体2の内外における電磁波を確実に遮蔽できるので、EMIノイズなどによる悪影響とを確実に防止することができる。しかも、第2絶縁層13により導体層12に隣接する配線基板や電子部品などとの間における短絡などの電気的接続による悪影響も確実に予防することができる。
 尚、基板本体2の平面において、同じ辺の中間に設ける凹部は、平面視でほぼV形状としても良く、該V字形状の表面に沿って形成されたメタライズ層の表面上には、少なくとも該凹部を挟む両側の側面から延びた導体層12と両端部が連続した導体層12mを形成しても良い。更に、該導体層12mの表面全体を覆うように上記凹部内にも第2絶縁層13を形成する形態としても良い。
 本発明は、以上において説明した各形態に限定されるものではない。
 例えば、前記基板本体は、表面および裏面の少なくとも一方に開口するキャビティを有している形態であっても良い。あるいは、表面と裏面との間を貫通する貫通孔を有する形態の基板本体であっても良い。
 また、前記第1絶縁層および第2絶縁層は、薄膜の樹脂テープを基板本体2の側面5などに貼着することにより形成しても良い。
 更に、前記導体層は、導電性樹脂を印刷法またはスプレー法により所定位置に形成した後、引き続き電着法により所定の厚みに仕上げように形成しても良い。あるいは、薄膜の金属テープを貼着することにより形成しても良い。
 加えて、前記導体層および第2絶縁層は、断面において前者の3面を覆うように、予め、上記2種類のテープを積層した複合テープとし、該複合テープを基板本体2の側面5などに貼着することにより形成しても良い。
 本発明によれば、配線基板の側面に露出するメッキ用配線導体の端面による電気的な悪影響を防止し、且つ基板本体の内外間におけるEMIノイズによる悪影響をも確実に防げる配線基板、およびその製造方法を確実に提供できる。
 1a~1c…………………………………配線基板
 2……………………………………………基板本体
 3……………………………………………表面
 4……………………………………………裏面
 5,5a~5d……………………………側面
 8……………………………………………メッキ用配線導体
 9……………………………………………接続配線
 10…………………………………………接地層
 11…………………………………………第1絶縁層
 12.12c,12m……………………導体層
 13,13m………………………………第2絶縁層
 14,16,20,24,26,28…凹部
 15,19,23,25,27,29…メタライズ層

Claims (10)

  1.  絶縁材からなり、平面視が矩形状の表面および裏面ならびにこれらの間に位置する四辺の側面を有する基板本体と、
     上記基板本体における何れかの側面に端面が露出しているメッキ用配線導体とを含む配線基板であって、
     上記基板本体の側面のうち、少なくとも上記メッキ用配線導体の端面が露出する側面において、該メッキ用配線導体の端面を覆って形成された第1絶縁層と、
     上記第1絶縁層が形成された基板本体の側面において、該第1絶縁層の表面を含む当該側面の辺方向に沿って形成された導体層とを備え、
     上記導体層は、上記基板本体の内部に形成された接地層と電気的に接続されている、
     ことを特徴とする配線基板。
  2.  絶縁材からなり、平面視が矩形状の表面および裏面ならびにこれらの間に位置する四辺の側面を有する基板本体と、
     上記基板本体における何れかの側面に端面が露出しているメッキ用配線導体とを含む配線基板であって、
     上記基板本体の側面のうち、少なくとも上記メッキ用配線導体の端面が露出する側面において、該メッキ用配線導体の端面を覆って形成された第1絶縁層と、
     上記第1絶縁層が形成された基板本体の側面において、該第1絶縁層の表面を含む当該側面の辺方向に沿って形成された導体層とを備え、
     上記導体層は、上記基板本体の内部に形成された接地層と複数箇所において電気的に接続されている、
     ことを特徴とする配線基板。
  3.  前記導体層が形成された前記基板本体の側面において、該導体層の表面全体を覆い且つ当該側面の辺方向に沿って第2絶縁層が更に形成されている、
     ことを特徴とする請求項1または2に記載の配線基板。
  4.  前記基板本体において、2つの隣接する側面間のコーナ部では、該2つの側面ごとに形成された前記導体層同士が直に接続されている、
     ことを特徴とする請求項1乃至3の何れか一項に記載の配線基板。
  5.  前記基板本体の同じ辺に位置して隣接する2つの側面の間における前記表面と裏面との厚み方向、あるいは、前記基板本体の2つの隣接する側面間のコーナ部における前記表面と裏面との厚み方向に沿って、平面視で基板本体の中央側に凹む凹部が形成され、且つ該凹部の表面に形成されたメタライズ層は、前記接地層と電気的に接続されており、該メタライズ層の表面上には、前記導体層が上記隣接する2つの側面の辺方向に沿って連続して形成されている、
     ことを特徴とする請求項1乃至4の何れか一項に記載の配線基板。
  6.  前記メッキ用配線導体の端面が露出していない前記基板本体の側面には、該側面の辺方向に沿って前記導体層および第2絶縁層が形成されている、
     ことを特徴とする請求項3乃至5の何れか一項に記載の配線基板。
  7.  絶縁材からなり、平面視が矩形状の表面および裏面ならびにこれらの間に位置する四辺の側面を有する基板本体と、
     上記基板本体における何れかの側面に端面が露出しているメッキ用配線導体とを含む配線基板の製造方法であって、
     上記基板本体の側面のうち、少なくとも上記メッキ用配線導体の端面が露出する側面において、該メッキ用配線導体の端面を覆うように第1絶縁層を形成する工程と、
     上記第1絶縁層が形成された基板本体の側面において、該第1絶縁層の表面を含む当該側面の辺方向に沿って導体層を形成する工程と、を備え、
     上記導体層は、上記基板本体の内部に形成された接地層と電気的に接続されている、
     ことを特徴とする配線基板の製造方法。
  8.  前記導体層が形成された前記基板本体の側面において、該導体層の表面全体を覆い且つ当該側面の辺方向に沿って第2絶縁層を形成する工程を更に有する、
     ことを特徴とする請求項7に記載の配線基板の製造方法。
  9.  前記導体層を形成する工程は、前記基板本体の同じ辺に位置して隣接する2つの側面の間おける前記表面と裏面との厚み方向、あるいは、前記基板本体の2つの隣接する側面間のコーナ部における前記表面と裏面との厚み方向に沿って、平面視で基板本体の中央側に凹む凹部が形成され、且つ該凹部の表面に形成されたメタライズ層は、前記接地層と電気的に接続されており、該メタライズ層の表面上に、上記導体層を上記隣接する2つの側面の辺方向に沿って連続して形成する工程を含む、
     ことを特徴とする請求項7または8に記載の配線基板の製造方法。
  10.  前記メッキ用配線導体の端面が露出していない前記基板本体の側面には、該側面の辺方向に沿って前記導体層および第2絶縁層を形成する工程が施される、
     ことを特徴とする請求項8または9に記載の配線基板の製造方法。
PCT/JP2014/003806 2013-08-02 2014-07-17 配線基板およびその製造方法 WO2015015746A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/907,400 US20160198561A1 (en) 2013-08-02 2014-07-17 Wiring board and method for manufacturing the same
CN201480040847.0A CN105393646A (zh) 2013-08-02 2014-07-17 布线基板及其制造方法
EP14832214.2A EP3030054A4 (en) 2013-08-02 2014-07-17 Wiring substrate and method for producing same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-160885 2013-08-02
JP2013160885 2013-08-02
JP2014-115372 2014-06-04
JP2014115372A JP2015046571A (ja) 2013-08-02 2014-06-04 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
WO2015015746A1 true WO2015015746A1 (ja) 2015-02-05

Family

ID=52431308

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003806 WO2015015746A1 (ja) 2013-08-02 2014-07-17 配線基板およびその製造方法

Country Status (5)

Country Link
US (1) US20160198561A1 (ja)
EP (1) EP3030054A4 (ja)
JP (1) JP2015046571A (ja)
CN (1) CN105393646A (ja)
WO (1) WO2015015746A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688091B (zh) * 2014-09-26 2020-03-13 京瓷株式会社 布线基板、电子装置以及电子模块
CN108767084B (zh) * 2018-04-24 2019-09-03 湖南省方正达电子科技有限公司 一种立体组装led的印制电路及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102987A (ja) 1987-10-16 1989-04-20 Jgc Corp 複数の機能部分を有する高誘電率基板の製造法
JPH02224398A (ja) * 1989-02-27 1990-09-06 Hitachi Chem Co Ltd クロスト―クノイズを低減した配線板およびその製造法
JPH07235776A (ja) * 1994-02-24 1995-09-05 Ricoh Co Ltd 多層プリント配線基板
JP2517302B2 (ja) * 1987-07-28 1996-07-24 イビデン株式会社 半導体搭載用基板
JPH11251492A (ja) * 1998-02-27 1999-09-17 Nippon Circuit Kogyo Kk 端面を保護した半導体パッケージ
JP2001093944A (ja) * 1999-09-24 2001-04-06 Toppan Printing Co Ltd テープキャリア及びその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP2008141412A (ja) 2006-11-30 2008-06-19 Kyocera Kinseki Corp 圧電デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500789A (en) * 1994-12-12 1996-03-19 Dell Usa, L.P. Printed circuit board EMI shielding apparatus and associated methods
JP3988300B2 (ja) * 1999-02-08 2007-10-10 株式会社村田製作所 電子部品のバンプ電極形成方法および電子部品
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP5202878B2 (ja) * 2006-06-15 2013-06-05 日本特殊陶業株式会社 配線基板
US20080308305A1 (en) * 2007-06-15 2008-12-18 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcing member
JP2009021578A (ja) * 2007-06-15 2009-01-29 Ngk Spark Plug Co Ltd 補強材付き配線基板
JP5176736B2 (ja) * 2008-07-15 2013-04-03 富士ゼロックス株式会社 プリント配線基板
JP5314370B2 (ja) * 2008-09-16 2013-10-16 日本特殊陶業株式会社 セラミック部品の製造方法
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2517302B2 (ja) * 1987-07-28 1996-07-24 イビデン株式会社 半導体搭載用基板
JPH01102987A (ja) 1987-10-16 1989-04-20 Jgc Corp 複数の機能部分を有する高誘電率基板の製造法
JPH02224398A (ja) * 1989-02-27 1990-09-06 Hitachi Chem Co Ltd クロスト―クノイズを低減した配線板およびその製造法
JPH07235776A (ja) * 1994-02-24 1995-09-05 Ricoh Co Ltd 多層プリント配線基板
JPH11251492A (ja) * 1998-02-27 1999-09-17 Nippon Circuit Kogyo Kk 端面を保護した半導体パッケージ
JP2001093944A (ja) * 1999-09-24 2001-04-06 Toppan Printing Co Ltd テープキャリア及びその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP2008141412A (ja) 2006-11-30 2008-06-19 Kyocera Kinseki Corp 圧電デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3030054A4 *

Also Published As

Publication number Publication date
EP3030054A4 (en) 2017-04-05
CN105393646A (zh) 2016-03-09
EP3030054A1 (en) 2016-06-08
JP2015046571A (ja) 2015-03-12
US20160198561A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
US20110298111A1 (en) Semiconductor package and manufactring method thereof
US20170301632A1 (en) Package and method of manufacturing the same
US7125744B2 (en) High-frequency module and method for manufacturing the same
KR101250677B1 (ko) 반도체 패키지 및 그의 제조 방법
US20120104571A1 (en) Semiconductor package and manufacturing method thereof
JPH08125380A (ja) シールド付きフレキシブル配線板及びその製造方法
TWI484875B (zh) 電路板及電路板製作方法
JPH06500905A (ja) 可撓性の細片線導体を備えた装置及び同装置の製造方法
JP2010245931A (ja) アンテナ一体型モジュール部品とその製造方法と、これを用いた電子機器
US9210795B2 (en) Conformal reference planes in substrates
WO2015015746A1 (ja) 配線基板およびその製造方法
US10741463B2 (en) Shielded module
JP2001267710A (ja) 電子回路装置および多層プリント配線板
KR101141443B1 (ko) 반도체 패키지의 제조 방법
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
JP2004119604A (ja) シールド型回路基板およびその製造方法
WO2011024469A1 (ja) 基板製造方法および樹脂基板
JP2001291817A (ja) 電子回路装置および多層プリント配線板
US20240063139A1 (en) Electronic assembly and method for fabricating the same
TWM395907U (en) Structure for packaging electronic components
KR20130036036A (ko) 반도체 패키지
KR20140041643A (ko) 반도체 패키지
JPH02125498A (ja) 高密度配線板およびその製造法
JP2002076537A (ja) 電磁障害を低減したプリント配線板及びそれを使用した電子機器
JP2013030514A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480040847.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14832214

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2014832214

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14907400

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE