JPH11251492A - 端面を保護した半導体パッケージ - Google Patents
端面を保護した半導体パッケージInfo
- Publication number
- JPH11251492A JPH11251492A JP8915298A JP8915298A JPH11251492A JP H11251492 A JPH11251492 A JP H11251492A JP 8915298 A JP8915298 A JP 8915298A JP 8915298 A JP8915298 A JP 8915298A JP H11251492 A JPH11251492 A JP H11251492A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor package
- substrate
- exposed
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】導体パターンや金メッキリード線等の配線が露
出している基材のカット端面を被覆し、長期信頼性に優
れた半導体パッケージ 【解決手段】単位製品毎にカットされた後、導体パター
ンや金メッキリードせん等の露出した配線を有する基材
端面を樹脂により被覆した半導体パッケージ
出している基材のカット端面を被覆し、長期信頼性に優
れた半導体パッケージ 【解決手段】単位製品毎にカットされた後、導体パター
ンや金メッキリードせん等の露出した配線を有する基材
端面を樹脂により被覆した半導体パッケージ
Description
【０００１】
【発明の属する技術分野】本発明は、例えば電子機器、
電気機器、コンピューター、通信機器等に用いられるピ
ングリッドアレイ（ＰＧＡ）、ボールグリッドアレイ
（ＢＧＡ）、チップサイズパッケージ（ＣＳＰ）等の半
導体チップを搭載する半導体パッケージに関する。
電気機器、コンピューター、通信機器等に用いられるピ
ングリッドアレイ（ＰＧＡ）、ボールグリッドアレイ
（ＢＧＡ）、チップサイズパッケージ（ＣＳＰ）等の半
導体チップを搭載する半導体パッケージに関する。
【０００２】
【従来の技術】近年、半導体チップを搭載する半導体パ
ッケージは、多ピン化、小型化により高密度化されてき
ている。
ッケージは、多ピン化、小型化により高密度化されてき
ている。
【０００３】半導体パッケージにも、ピングリッドアレ
イ（ＰＧＡ）、ボールグリッドアレイ（ＢＧＡ）、チッ
プサイズパッケージ（ＣＳＰ）等の半導体チップを搭載
する半導体パッケージがあるが、ここでは、理解を容易
にするため、ボールグリッドアレイ半導体パッケージを
例にとり、従来の技術を説明する。ボールグリッドアレ
イ半導体パッケージ等は、通常複数個分の導体パターン
を同一基材に形成し、保護膜形成、金メッキ、単位製品
に分割するための長穴等を形成して製造される。その
後、半田ボールを装着、半導体チップを導電性接着剤で
基板に接着、搭載し、金ボンディング等により基板との
電気的な接続を施し、半導体チップを樹脂封止した後、
単位製品にカットして半導体パッケージが完成する。し
かし最終工程において、単位製品にカットする方法は機
械的に行われており、基材のカット端面を拡大して観察
すると、基材の粉塵が付着していたり、特に基材が複合
材料の場合には、材料間の界面に微小なクラックが生じ
ている。それにも係わらず、特にカット面の保護策は取
られておらず、導体パターンが端面に露出したり、金メ
ッキを電解で行う場合のリード線が露出していたりす
る。
イ（ＰＧＡ）、ボールグリッドアレイ（ＢＧＡ）、チッ
プサイズパッケージ（ＣＳＰ）等の半導体チップを搭載
する半導体パッケージがあるが、ここでは、理解を容易
にするため、ボールグリッドアレイ半導体パッケージを
例にとり、従来の技術を説明する。ボールグリッドアレ
イ半導体パッケージ等は、通常複数個分の導体パターン
を同一基材に形成し、保護膜形成、金メッキ、単位製品
に分割するための長穴等を形成して製造される。その
後、半田ボールを装着、半導体チップを導電性接着剤で
基板に接着、搭載し、金ボンディング等により基板との
電気的な接続を施し、半導体チップを樹脂封止した後、
単位製品にカットして半導体パッケージが完成する。し
かし最終工程において、単位製品にカットする方法は機
械的に行われており、基材のカット端面を拡大して観察
すると、基材の粉塵が付着していたり、特に基材が複合
材料の場合には、材料間の界面に微小なクラックが生じ
ている。それにも係わらず、特にカット面の保護策は取
られておらず、導体パターンが端面に露出したり、金メ
ッキを電解で行う場合のリード線が露出していたりす
る。
【０００４】しかも、近年は、高密度化が進むに従っ
て、導体パターン間隔が狭まり、長時間使用しているう
ちにカットした基板端面に露出している導体パターンや
金メッキリード線が腐食し、接触して導通すると言う問
題が、時々、発生する。また、腐食が進み導体パターン
や金メッキリード線の内部にまで及ぶと、その部分から
剥離あるいは破壊が発生する危険がある。さらに導体パ
ターンや金メッキリード線間に導電性異物や水分が付着
したりして、配線間の導通不良の発生の原因となる。
て、導体パターン間隔が狭まり、長時間使用しているう
ちにカットした基板端面に露出している導体パターンや
金メッキリード線が腐食し、接触して導通すると言う問
題が、時々、発生する。また、腐食が進み導体パターン
や金メッキリード線の内部にまで及ぶと、その部分から
剥離あるいは破壊が発生する危険がある。さらに導体パ
ターンや金メッキリード線間に導電性異物や水分が付着
したりして、配線間の導通不良の発生の原因となる。
【０００５】
【発明が解決しようとする課題】本発明は、上記のよう
な事情に鑑みてなされたものであって、その目的とする
ところは、導体パターンや金メッキリード線等の配線が
露出している基材のカット端面を被覆し、長期信頼性に
優れた半導体パッケージを提供するものである。
な事情に鑑みてなされたものであって、その目的とする
ところは、導体パターンや金メッキリード線等の配線が
露出している基材のカット端面を被覆し、長期信頼性に
優れた半導体パッケージを提供するものである。
【０００６】
【課題を解決するための手段】請求項１に係わる発明の
半導体パッケージは、単位製品毎にカットされた後、導
体パターンや金メッキリード線等の露出した配線を有す
る基材端面を樹脂により被覆した半導体パッケージであ
ることを特徴とする。
半導体パッケージは、単位製品毎にカットされた後、導
体パターンや金メッキリード線等の露出した配線を有す
る基材端面を樹脂により被覆した半導体パッケージであ
ることを特徴とする。
【０００７】請求項２に係わる発明の被覆に用いられる
樹脂は、色々考えられるが、長期使用の間の樹脂の安定
性、塗工操作性、樹脂価格等を検討した結果、硬化性樹
脂が優れていることが分かった。硬化性樹脂の中でも、
特に、熱硬化性樹脂、紫外線硬化樹脂が最適であり、こ
れら樹脂で単位製品の露出した配線を有する基材端面を
被覆した半導体パッケージであることを特徴とする。
樹脂は、色々考えられるが、長期使用の間の樹脂の安定
性、塗工操作性、樹脂価格等を検討した結果、硬化性樹
脂が優れていることが分かった。硬化性樹脂の中でも、
特に、熱硬化性樹脂、紫外線硬化樹脂が最適であり、こ
れら樹脂で単位製品の露出した配線を有する基材端面を
被覆した半導体パッケージであることを特徴とする。
【０００８】露出した配線を有する基材端面を樹脂によ
り被覆された半導体パッケージは、導電性異物や水分の
付着による導通不良の発生を防止出来るのみならず、長
期の使用においても、錆の発生を防止出来ると言う特徴
を有する。
り被覆された半導体パッケージは、導電性異物や水分の
付着による導通不良の発生を防止出来るのみならず、長
期の使用においても、錆の発生を防止出来ると言う特徴
を有する。
【０００９】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。理解をし易くするため、ボールグリッド
アレイ半導体パッケージを例に取り、具体的に説明する
が、これに限定するものではない。
いて説明する。理解をし易くするため、ボールグリッド
アレイ半導体パッケージを例に取り、具体的に説明する
が、これに限定するものではない。
【００１０】複数個分の導体パターンを同一基材に形成
し、保護膜形成、金メッキ、単位製品に分割するための
長穴等を形成し、半導体チップを搭載する基板を製造し
た後、半導体チップを導電性接着剤で基板に接着、搭載
し、金ボンディング等により基板との電気的な接続を施
し、半導体チップを樹脂封止した後、単位製品（ボール
グリッドアレイ半導体パッケージ）にカットされる。カ
ットされた単位製品は、基板端面を樹脂で塗工された
後、含まれる溶剤を乾燥する工程、硬化する工程などを
適宜施すことにより、露出した配線を有する基材端面が
被覆、保護される。
し、保護膜形成、金メッキ、単位製品に分割するための
長穴等を形成し、半導体チップを搭載する基板を製造し
た後、半導体チップを導電性接着剤で基板に接着、搭載
し、金ボンディング等により基板との電気的な接続を施
し、半導体チップを樹脂封止した後、単位製品（ボール
グリッドアレイ半導体パッケージ）にカットされる。カ
ットされた単位製品は、基板端面を樹脂で塗工された
後、含まれる溶剤を乾燥する工程、硬化する工程などを
適宜施すことにより、露出した配線を有する基材端面が
被覆、保護される。
【００１１】本発明は、そのカット端面を硬化性樹脂で
被覆するが、被覆に用いられる樹脂は、長期使用の間の
樹脂の安定性、塗工操作性、樹脂価格などの点から熱硬
化性樹脂と紫外線硬化性樹脂が好ましい。熱硬化性樹脂
は、塗工した後、含まれる溶剤を乾燥後、加熱により硬
化される。又、紫外線硬化樹脂も、塗工した後、含まれ
る溶剤を乾燥後、紫外線照射により、塗工した樹脂を硬
化する。
被覆するが、被覆に用いられる樹脂は、長期使用の間の
樹脂の安定性、塗工操作性、樹脂価格などの点から熱硬
化性樹脂と紫外線硬化性樹脂が好ましい。熱硬化性樹脂
は、塗工した後、含まれる溶剤を乾燥後、加熱により硬
化される。又、紫外線硬化樹脂も、塗工した後、含まれ
る溶剤を乾燥後、紫外線照射により、塗工した樹脂を硬
化する。
【００１２】中でも、長期信頼性を高める為に、熱硬化
樹脂としては、エポキシ樹脂が、紫外線硬化樹脂として
は、アクリル樹脂、アクリル変性エポキシ樹脂が、特に
優れている。生産性、信頼性等の点から、紫外線硬化樹
脂が最も望ましい。
樹脂としては、エポキシ樹脂が、紫外線硬化樹脂として
は、アクリル樹脂、アクリル変性エポキシ樹脂が、特に
優れている。生産性、信頼性等の点から、紫外線硬化樹
脂が最も望ましい。
【００１３】樹脂の塗工方法は、ディッピングコーティ
ング、ロールコーティング、スプレイコーティング、ス
クリーンコーティング等が実施可能であるが、特に制限
されるものではなく、半導体パッケージの大きさ、形状
等により適宜選択される。また、塗工操作は、単位製品
毎である必要はない。製品の生産性の向上、汚染の防止
のため、複数の半導体パッケージを重ね合わせて、同時
に塗工してもよい。
ング、ロールコーティング、スプレイコーティング、ス
クリーンコーティング等が実施可能であるが、特に制限
されるものではなく、半導体パッケージの大きさ、形状
等により適宜選択される。また、塗工操作は、単位製品
毎である必要はない。製品の生産性の向上、汚染の防止
のため、複数の半導体パッケージを重ね合わせて、同時
に塗工してもよい。
【００１４】樹脂を塗工後、含まれる溶剤の乾燥、樹脂
を硬化するための熱処理あるいは紫外線照射処理が適宜
施され、露出した配線を有する基材端面が樹脂により被
覆される。また樹脂による被覆は、配線が露出している
端面に限定されるが、外形寸法等を揃える目的等のため
にも、厚く塗工する必要はなく、端面に薄膜が形成され
ている程度、具体的には、１０ミクロン〜１００ミクロ
ンの樹脂厚を基材端面に被覆するとよい。１０ミクロン
より薄い樹脂厚では、膜からの水分の浸透性が高くな
り、又、１００ミクロンより厚くすると、電子部品の塔
載で支障になることがあり良くない。塗工時に使用する
樹脂の粘度は、塗工が可能であれば特に制限はないが、
５０〜２００ＰＳが望ましい。また、本発明は、ボール
グリッドアレイ半導体に限定されるものではなく、ピン
グリッドアレイ、チップサイズパッケージ等パッケージ
の形態を問わず、露出した配線を有する基材端面を硬化
性樹脂で保護した半導体パッケージに適用される。
を硬化するための熱処理あるいは紫外線照射処理が適宜
施され、露出した配線を有する基材端面が樹脂により被
覆される。また樹脂による被覆は、配線が露出している
端面に限定されるが、外形寸法等を揃える目的等のため
にも、厚く塗工する必要はなく、端面に薄膜が形成され
ている程度、具体的には、１０ミクロン〜１００ミクロ
ンの樹脂厚を基材端面に被覆するとよい。１０ミクロン
より薄い樹脂厚では、膜からの水分の浸透性が高くな
り、又、１００ミクロンより厚くすると、電子部品の塔
載で支障になることがあり良くない。塗工時に使用する
樹脂の粘度は、塗工が可能であれば特に制限はないが、
５０〜２００ＰＳが望ましい。また、本発明は、ボール
グリッドアレイ半導体に限定されるものではなく、ピン
グリッドアレイ、チップサイズパッケージ等パッケージ
の形態を問わず、露出した配線を有する基材端面を硬化
性樹脂で保護した半導体パッケージに適用される。
【００１５】
【実施例】以下、本発明による半導体パッケージ及びそ
の製造方法の実施例について図１〜図３を用い詳細に説
明する。
の製造方法の実施例について図１〜図３を用い詳細に説
明する。
【００１６】
【実施例１】図１に示すように、複数個分の導体パター
ン１を同一基材に形成し、保護膜形成、金メッキ、単位
製品に分割するための長穴２等を形成し、半導体チップ
を搭載する基材３が得られる。その後、図２に示すよう
に、半田ボール４を装着、半導体チップ５を導電性接着
剤６で基板３に接着、搭載し、金ボンディング７により
基板との電気的な接続を施し、半導体チップを樹脂封止
８した後、単位製品にカットした。カットされた単位製
品には、カット端面において金メッキリード線９が露出
している。次に図３に例示するように、カットされた単
位製品に、熱硬化性樹脂（太陽インキ製、ＰＳＲ−４０
００）を、ディッピング法により塗工し、乾燥（９０℃
／３０分）、硬化（１５０℃／５０分）することによ
り、基板端面は熱硬化性樹脂１０で７４ミクロンの被覆
であった。
ン１を同一基材に形成し、保護膜形成、金メッキ、単位
製品に分割するための長穴２等を形成し、半導体チップ
を搭載する基材３が得られる。その後、図２に示すよう
に、半田ボール４を装着、半導体チップ５を導電性接着
剤６で基板３に接着、搭載し、金ボンディング７により
基板との電気的な接続を施し、半導体チップを樹脂封止
８した後、単位製品にカットした。カットされた単位製
品には、カット端面において金メッキリード線９が露出
している。次に図３に例示するように、カットされた単
位製品に、熱硬化性樹脂（太陽インキ製、ＰＳＲ−４０
００）を、ディッピング法により塗工し、乾燥（９０℃
／３０分）、硬化（１５０℃／５０分）することによ
り、基板端面は熱硬化性樹脂１０で７４ミクロンの被覆
であった。
【００１７】上記手順により露出した配線を有する基材
を樹脂により被覆した半導体パッケージ単位製品と樹脂
による被覆を施さなかった単位製品各１０片を採取し、
その保護状態の加速試験を実施した。具体的には、各単
位製品１０片ずつを、３％食塩水に入れ、空気を吹き込
みながら３０℃に保ち、所定時間（２１日間）浸して、
腐食状態を観察した。
を樹脂により被覆した半導体パッケージ単位製品と樹脂
による被覆を施さなかった単位製品各１０片を採取し、
その保護状態の加速試験を実施した。具体的には、各単
位製品１０片ずつを、３％食塩水に入れ、空気を吹き込
みながら３０℃に保ち、所定時間（２１日間）浸して、
腐食状態を観察した。
【００１８】加速試験前に樹脂による被覆を施さなかっ
た試料は、全て、カット端面に露出していた配線に緑色
の錆が発生していた。
た試料は、全て、カット端面に露出していた配線に緑色
の錆が発生していた。
【００１９】これに対し、樹脂により被覆した試料は、
全く、変化は見られなかった。
全く、変化は見られなかった。
【００２０】
【実施例２】実施例１に示す手順で作成した露出した配
線を有する基材を紫外線硬化性樹脂（商品名：タムラ化
研製ＵＳＩ−２１０）により被覆した半導体パッケージ
単位製品（樹脂厚測定：４３ミクロン）と樹脂による被
覆を施さなかった半導体パッケージ単位製品を各５片、
高温高湿（８５℃／８５％ＲＨ：相対湿度）下で１００
０時間処理した。カット面を拡大眼鏡で観察して見る
と、樹脂で被覆してない製品は、露出した配線に微少の
緑色の錆が観察されたが、樹脂で被覆した製品は、その
ような現象は、見られなかった。更に、電気的に接続し
ていない隣接する２本の露出する配線を選び、各露出す
る配線に電気的に接続する半田ボール間の絶縁抵抗を測
定した。その各資料の平均値を表１に示すが、樹脂によ
る被覆処理を施さない半導体パッケージの絶縁抵抗が大
きく低下したのに比べ、樹脂による被覆処理を施した半
導体パッケージの絶縁抵抗の低下はごく僅かにとどまっ
た。
線を有する基材を紫外線硬化性樹脂（商品名：タムラ化
研製ＵＳＩ−２１０）により被覆した半導体パッケージ
単位製品（樹脂厚測定：４３ミクロン）と樹脂による被
覆を施さなかった半導体パッケージ単位製品を各５片、
高温高湿（８５℃／８５％ＲＨ：相対湿度）下で１００
０時間処理した。カット面を拡大眼鏡で観察して見る
と、樹脂で被覆してない製品は、露出した配線に微少の
緑色の錆が観察されたが、樹脂で被覆した製品は、その
ような現象は、見られなかった。更に、電気的に接続し
ていない隣接する２本の露出する配線を選び、各露出す
る配線に電気的に接続する半田ボール間の絶縁抵抗を測
定した。その各資料の平均値を表１に示すが、樹脂によ
る被覆処理を施さない半導体パッケージの絶縁抵抗が大
きく低下したのに比べ、樹脂による被覆処理を施した半
導体パッケージの絶縁抵抗の低下はごく僅かにとどまっ
た。
【００２１】結果を表１に記載した。
【発明の効果】半導体パッケージの半導体チップを搭載
する半導体パッケージにおいて、露出する配線を有する
基材端面を樹脂により被覆することにより、基材端面に
露出している配線が錆びるのを防止して、長期使用の信
頼性を向上させることが出来た。 また、樹脂により被
覆したため、導電性異物、水分等の信頼性を低下させる
要因から配線を保護し、半導体パッケージのフィールド
での信頼性を向上させることが出来た。
する半導体パッケージにおいて、露出する配線を有する
基材端面を樹脂により被覆することにより、基材端面に
露出している配線が錆びるのを防止して、長期使用の信
頼性を向上させることが出来た。 また、樹脂により被
覆したため、導電性異物、水分等の信頼性を低下させる
要因から配線を保護し、半導体パッケージのフィールド
での信頼性を向上させることが出来た。
【図１】半導体チップを塔載した基材の断面図である。
【図２】半導体パッケージ製品の断面図である。
【図３】樹脂被覆した半導体パッケージ製品の断面図で
ある。
ある。
１ 導体パターン ２ 長穴 ３ 基材 ４ 半田ボール ５ 半導体チップ ６ 接着剤 ７ 金ボンディング ８ 樹脂封止 ９ 金メッキリード線 １０ 被覆樹脂膜
Claims (6)
- 【請求項１】半導体チップを搭載する半導体パッケージ
において、配線が露出している基材端面を樹脂厚１０〜
１００ミクロンの樹脂により保護された半導体パッケー
ジ - 【請求項２】樹脂が熱硬化性樹脂であることを特徴とす
る請求項１記載の半導体パッケージ - 【請求項３】樹脂が紫外線硬化性樹脂であることを特徴
とする請求項１記載の半導体パッケージ - 【請求項４】熱硬化性樹脂が、エポキシ樹脂であること
を特徴とする請求項２記載の半導体パッケージ - 【請求項５】紫外線硬化性樹脂が、アクリル樹脂、アク
リル変性エポキシ樹脂であることを特徴とする請求項３
記載の半導体パッケージ - 【請求項６】使用する樹脂が、粘度５０〜２００ＰＳで
あることを特徴とする請求項２又は３記載の半導体パッ
ケージ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8915298A JPH11251492A (ja) | 1998-02-27 | 1998-02-27 | 端面を保護した半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8915298A JPH11251492A (ja) | 1998-02-27 | 1998-02-27 | 端面を保護した半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251492A true JPH11251492A (ja) | 1999-09-17 |
Family
ID=13962887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8915298A Pending JPH11251492A (ja) | 1998-02-27 | 1998-02-27 | 端面を保護した半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251492A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012079760A (ja) * | 2010-09-30 | 2012-04-19 | Sanken Electric Co Ltd | 電子回路装置及びその製造方法 |
| WO2015015746A1 (ja) * | 2013-08-02 | 2015-02-05 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
-
1998
- 1998-02-27 JP JP8915298A patent/JPH11251492A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012079760A (ja) * | 2010-09-30 | 2012-04-19 | Sanken Electric Co Ltd | 電子回路装置及びその製造方法 |
| WO2015015746A1 (ja) * | 2013-08-02 | 2015-02-05 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP2015046571A (ja) * | 2013-08-02 | 2015-03-12 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| CN105393646A (zh) * | 2013-08-02 | 2016-03-09 | 日本特殊陶业株式会社 | 布线基板及其制造方法 |
| EP3030054A1 (en) * | 2013-08-02 | 2016-06-08 | Ngk Spark Plug Co., Ltd. | Wiring substrate and method for producing same |
| EP3030054A4 (en) * | 2013-08-02 | 2017-04-05 | Ngk Spark Plug Co., Ltd. | Wiring substrate and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662190B2 (ja) | 電子素子アセンブリおよび再加工方法 | |
| KR100670751B1 (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 | |
| KR100322154B1 (ko) | 전자패키지상에보호피막을형성하는방법및전자패키지 | |
| US7985625B2 (en) | Method of manufacturing a semiconductor device | |
| US10312197B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US4172907A (en) | Method of protecting bumped semiconductor chips | |
| JPH02273946A (ja) | 半導体装置の実装構造および実装方法 | |
| EP3018707B1 (en) | Method of manufacturing a semiconductor device | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| CN104380460B (zh) | 基台和密封完毕的半导体元件以及它们的制作方法 | |
| JP2002057252A (ja) | 半導体装置及びその製造方法 | |
| CN108666301A (zh) | 为半导体管芯提供电磁干扰屏蔽的线上流动管芯贴装薄膜和传导模塑料 | |
| WO2009113267A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100709158B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH10116940A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11251492A (ja) | 端面を保護した半導体パッケージ | |
| US6673656B2 (en) | Semiconductor chip package and manufacturing method thereof | |
| JP3417247B2 (ja) | 樹脂封止型電子装置の製造方法 | |
| JPH06244225A (ja) | 半導体装置とその製法 | |
| US10504806B2 (en) | Semiconductor package with electrical test pads | |
| JPS6244851B2 (ja) | ||
| JP2003309227A (ja) | 半導体装置およびその製造方法 | |
| EP0670595A1 (en) | Resin-sealed semiconductor device | |
| JP2867056B2 (ja) | 半導体パッケージ用接着テープ | |
| GB2295722A (en) | Packaging integrated circuits |