WO2014192396A1 - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
WO2014192396A1
WO2014192396A1 PCT/JP2014/058657 JP2014058657W WO2014192396A1 WO 2014192396 A1 WO2014192396 A1 WO 2014192396A1 JP 2014058657 W JP2014058657 W JP 2014058657W WO 2014192396 A1 WO2014192396 A1 WO 2014192396A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
pixel
display device
light emitting
light
Prior art date
Application number
PCT/JP2014/058657
Other languages
English (en)
French (fr)
Inventor
誠一郎 甚田
山田　二郎
秀治 工藤
松波　成行
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to KR1020157031876A priority Critical patent/KR102203421B1/ko
Priority to JP2015519715A priority patent/JP6414056B2/ja
Priority to US14/892,704 priority patent/US10439006B2/en
Priority to CN201480029224.3A priority patent/CN105230125B/zh
Priority to CN201811062313.4A priority patent/CN109659334B/zh
Publication of WO2014192396A1 publication Critical patent/WO2014192396A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means

Definitions

  • the present disclosure relates to a display device having a current-driven display element and an electronic device including such a display device.
  • a display device that uses a current-driven optical element whose emission luminance changes according to a flowing current value, for example, an organic EL (Electro-Luminescence) element, as a light-emitting element.
  • Display devices have been developed and commercialized. Unlike a liquid crystal element or the like, the light emitting element is a self light emitting element, and it is not necessary to provide a separate light source (backlight). Therefore, the organic EL display device has features such as higher image visibility, lower power consumption, and faster element response speed than a liquid crystal display device that requires a light source.
  • Patent Document 1 discloses an organic EL display device in which an opening having a reflector around is finely packed in a sub-pixel.
  • display devices are generally desired to have high image quality, and further improvements in image quality are expected.
  • the display device includes a pixel.
  • the pixel is inserted between a single first electrode, a single second electrode provided in the stacking direction of the first electrode, and the first electrode and the second electrode.
  • a plurality of subpixels including a light emitting layer are provided. At least one of the plurality of sub-pixels has a plurality of light-emitting regions including two or more light-emitting regions that are different from each other in at least one of shape, size, and arrangement direction.
  • An electronic apparatus includes the display device, and includes, for example, a mobile terminal device such as a television device, a digital camera, a personal computer, a video camera, or a mobile phone.
  • a mobile terminal device such as a television device, a digital camera, a personal computer, a video camera, or a mobile phone.
  • a plurality of subpixels including a single first electrode, a single second electrode, and a light emitting layer are formed in the pixel. At least one of the plurality of sub-pixels has two or more light-emitting regions that are different from each other in at least one of shape, size, and arrangement direction.
  • At least one of the plurality of sub-pixels includes two or more light-emitting regions that differ in at least one of shape, size, and arrangement direction. Since it is provided, the image quality can be improved.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device according to an embodiment of the present disclosure.
  • FIG. 2 is a schematic diagram illustrating an arrangement of sub-pixels in the display unit illustrated in FIG. 1.
  • FIG. 2 is a circuit diagram illustrating a configuration example of a display unit illustrated in FIG. 1. It is sectional drawing showing the schematic sectional structure of the display part shown in FIG.
  • FIG. 2 is an explanatory diagram illustrating a configuration of sub-pixels in the display unit illustrated in FIG. 1.
  • FIG. 2 is a plan view illustrating an example of an arrangement of anodes in the display unit illustrated in FIG. 1. It is a top view showing an example of arrangement
  • FIG. 5 is a cross-sectional view illustrating a configuration example of an opening illustrated in FIG. 4.
  • FIG. 3 is a timing waveform diagram illustrating an operation example of the display device illustrated in FIG. 2. It is explanatory drawing which shows the light ray in the opening part shown in FIG. It is another explanatory drawing which shows the light ray in the opening part shown in FIG. It is another explanatory drawing which shows the light ray in the opening part shown in FIG. It is another explanatory drawing which shows the light ray in the opening part shown in FIG. It is another explanatory drawing which shows the light ray in the opening part shown in FIG. It is another explanatory drawing which shows the light ray in the opening part shown in FIG. It is another explanatory drawing which shows the light ray in the opening part shown in FIG. It is another explanatory drawing which shows the light ray in the opening part shown in FIG.
  • FIG. 1 illustrates a configuration example of a display device according to the first embodiment.
  • the display device 1 is an active matrix display device using organic EL elements. Note that a method for manufacturing a display device according to an embodiment of the present disclosure is embodied by the present embodiment and will be described together.
  • the display device 1 includes a display unit 10 and a drive unit 20.
  • the drive unit 20 includes a video signal processing unit 21, a timing generation unit 22, a scanning line drive unit 23, a power supply line drive unit 26, and a data line drive unit 27.
  • the display unit 10 has a plurality of pixels Pix arranged in a matrix. As shown below, the pixel Pix includes four sub-pixels 11 of red, green, blue, and white.
  • FIG. 2 shows an example of the arrangement of the sub-pixels 11 in the display unit 10.
  • Each pixel Pix has four sub-pixels 11R, 11G, 11B, and 11W of red (R), green (G), blue (B), and white (W).
  • these four sub-pixels 11R, 11G, 11B, and 11W are arranged in 2 rows and 2 columns in the pixel Pix.
  • the red (R) sub-pixel 11R is arranged at the upper left
  • the green (G) sub-pixel 11G is arranged at the upper right
  • the white (W) sub-pixel 11W is arranged at the lower left.
  • the blue (B) sub-pixel 11B is arranged at the lower right. Note that such an arrangement is recommended for the arrangement of the four sub-pixels 11R, 11G, 11B, and 11W, but the arrangement is not limited to this, and other arrangements may be used.
  • FIG. 3 illustrates an example of a circuit configuration of the display unit 10.
  • the display unit 10 includes a plurality of scanning lines WSAL and WSBL extending in the row direction, a plurality of power supply lines PL, and a plurality of data lines DTL extending in the column direction.
  • One end of each of the scanning lines WSAL and WSBL is connected to the scanning drive unit 23
  • one end of the power supply line PL is connected to the power supply line drive unit 26
  • one end of the data line DTL is connected to the data line drive unit 27.
  • the sub pixel 11R and sub pixel 11G belonging to one pixel Pix are connected to the same scanning line WSAL, and the sub pixel 11B and sub pixel 11W belonging to one pixel Pix are connected to the same scanning line WSBL. Further, the sub pixel 11R and the sub pixel 11W belonging to one pixel Pix are connected to the same data line DTL, and the sub pixel 11G and the sub pixel 11B belonging to one pixel Pix are connected to the same data line DTL. Further, the four subpixels 11R, 11G, 11B, and 11W belonging to one pixel Pix are connected to the same power line PL.
  • circuit configuration of the sub-pixel 11 will be described by taking the sub-pixel 11R as an example. The same applies to the circuit configurations of the sub-pixels 11G, 11B, and 11W.
  • the sub-pixel 11R includes a writing transistor WSTr, a driving transistor DRTr, a capacitive element Cs, and a light emitting element 19.
  • the write transistor WSTr and the drive transistor DRTr are configured by, for example, an N-channel MOS (Metal Oxide Semiconductor) type TFT (Thin Film Transistor).
  • the writing transistor WSTr has a gate connected to the scanning line WSAL, a source connected to the data line DTL, and a drain connected to the gate of the driving transistor DRTr and one end of the capacitive element Cs.
  • the drive transistor DRTr has a gate connected to the drain of the write transistor WSTr and one end of the capacitive element Cs, a drain connected to the power supply line PL, and a source connected to the other end of the capacitive element Cs and the anode of the light emitting element 19. Yes.
  • One end of the capacitive element Cs is connected to the gate of the drive transistor DRTr and the drain of the write transistor WSTr, and the other end is connected to the source of the drive transistor DRTr and the anode of the light emitting element 19.
  • the light emitting element 19 is an organic EL element, and emits red (R) light.
  • the anode is connected to the source of the driving transistor DRTr and the other end of the capacitor element Cs.
  • a cathode voltage Vcath is supplied by the drive unit 20.
  • FIG. 4 shows a cross-sectional view of the sub-pixel 11 in the display unit 10.
  • the display unit 10 includes a substrate 200, a gate 201, polysilicon 203, an anode 212, an insulating layer 213, a light emitting layer 214, a cathode 215, an insulating layer 216, and a color filter 218. .
  • the substrate 200 is a support substrate for the display unit 10 and is made of, for example, glass or plastic.
  • a gate 201 is formed on the substrate 200.
  • the gate 201 is made of, for example, molybdenum (Mo).
  • An insulating layer 202 is formed on the substrate 200 and the gate 201.
  • the insulating layer 202 is made of, for example, silicon oxide (SiO 2) or silicon nitride (SiNx).
  • a polysilicon 203 is formed on the insulating layer 202 in a region corresponding to the gate 201.
  • the gate 201 and the polysilicon 203 constitute a drive transistor DRTr and the like.
  • the transistor is configured by a so-called bottom gate structure in which polysilicon 203 is formed on the gate 201.
  • a transistor may be formed using a gate structure.
  • An insulating layer 204 is formed on the polysilicon 203 and the insulating layer 202.
  • the insulating layer 204 is made of the same material as the insulating layer 202, for example.
  • a contact / wiring 205 is formed in a part of the region where the polysilicon 203 is formed so as to penetrate the insulating layer 204.
  • the wiring 205 can be composed of, for example, three layers of titanium (Ti) / aluminum (Al) / titanium (Ti).
  • An insulating layer 211 is formed on the insulating layer 204.
  • the insulating layer 211 is made of, for example, polyimide or acrylic resin.
  • An anode 212 is formed on the insulating layer 211.
  • the anode 212 passes through the insulating layer 211 and is connected to the contact / wiring 205 related to the source of the drive transistor DRTr.
  • the anode 212 is made of, for example, an ITO / Al alloy, an Al alloy, ITO / Ag, an ITO / Ag alloy, or the like. In other words, the anode 212 desirably has a property of reflecting light.
  • An insulating layer 213 is formed on the anode 212 and the insulating layer 211.
  • the insulating layer 213 is made of the same material as the insulating layer 211, for example.
  • the insulating layer 213 is provided with a plurality of openings WIN in a part of a region where the anode 212 is formed.
  • a light emitting layer 214 is formed on the anode 212 and the insulating layer 213 so as to cover the plurality of openings WIN.
  • the light emitting layer 214 is an organic EL layer that emits light of a color (red, green, blue, white) corresponding to the sub-pixel 11.
  • a light emitting layer 214 that emits red (R) light is formed in a region corresponding to the sub pixel 11R, and a light emitting layer 214 that emits green (G) light is formed in a region corresponding to the sub pixel 11G.
  • a light emitting layer 214 that emits blue (B) light is formed in a region corresponding to the sub pixel 11B, and a light emitting layer 214 that emits white (W) light is formed in a region corresponding to the sub pixel 11W.
  • a cathode 215 is uniformly formed on the insulating layer 213 and the light emitting layer 214.
  • the cathode 215 is a transparent or translucent electrode, and can be made of, for example, magnesium silver (MgAg) or IZO (registered trademark).
  • the film can be made semitransparent by setting the film thickness to, for example, about several nm.
  • IZO it is desirable to form the film with a film thickness of, for example, several tens nm to several thousand nm. That is, since IZO is a transparent material, it can be formed slightly thick so as to realize a desired low sheet resistance value.
  • an insulating layer 216 is formed on the cathode 215.
  • the insulating layer 216 is made of, for example, silicon nitride (SiNx).
  • the insulating layer 216 is made of a material whose refractive index is different from that of the insulating layer 213. Specifically, as will be described later, the refractive indexes of the insulating layers 213 and 216 are set such that light incident from the insulating layer 216 side is reflected at the inclined portion PS of the insulating layer 213 surrounding the opening WIN.
  • the insulating layer 216 also has a function of preventing moisture from entering the light emitting layer 214 and changing characteristics such as light emission efficiency.
  • the insulating layer 216 is bonded to a substrate 220 on which a color filter 218 and a black matrix 219 are formed via an insulating layer 217 that is a sealing resin.
  • a red color filter 218 is formed in a portion corresponding to the sub pixel 11R, and a green (G) color filter 218 is formed in a portion corresponding to the sub pixel 11G, and corresponds to the sub pixel 11B.
  • a blue (B) color filter 218 is formed in the portion, and a white (W) color filter 218 is formed in the portion corresponding to the sub-pixel 11W.
  • FIG. 5 schematically shows the configuration of the four sub-pixels 11 in the pixel Pix.
  • the red (R) sub-pixel 11 ⁇ / b> R the red light emitted from the red light emitting layer 214 passes through the red color filter 218.
  • the green (G) sub-pixel 11G the green light emitted from the green light-emitting layer 214 passes through the green color filter 218, and in the blue (B) sub-pixel 11B, the blue light-emitting layer 214 is emitted.
  • the blue light emitted from the white color filter 218 passes through the blue color filter 218, and the white light emitted from the white light emitting layer 214 passes through the white color filter 218 in the white (W) sub-pixel 11W. It has become.
  • FIG. 6 shows the arrangement of the anode 212 in the pixel Pix.
  • the pixel Pix is provided with four circuit regions 15R, 15G, 15B, and 15W and four anodes 212R, 212G, 212B, and 212W.
  • the circuit region 15R is a region where elements other than the light emitting element 19 (the write transistor WSTr, the drive transistor DRTr, and the capacitor element Cs) in the sub-pixel 11R are arranged.
  • the circuit region 15G is a region where elements other than the light emitting element 19 in the subpixel 11G are disposed
  • the circuit region 15B is a region where elements other than the light emitting element 19 in the subpixel 11B are disposed.
  • the region 15W is a region where elements other than the light emitting element 19 in the sub-pixel 11W are arranged.
  • the layout of the circuit regions 15R, 15G, 15B, and 15W is substantially the same except for the connection portions with the scanning lines WSAL and WSBL and the power supply line PL.
  • the present invention is not limited to this, and instead, for example, the layout of the circuit regions 15R and 15G may be a vertically inverted layout of the circuit regions 15B and 15W, or they are completely different from each other. Another layout may be used. Thus, the efficiency of the layout work can be improved by diverting or reversing the same layout.
  • the anode 212R is the anode of the subpixel 11R
  • the anode 212G is the anode of the subpixel 11G
  • the anode 212B is the anode of the subpixel 11B
  • the anode 212W is the anode of the subpixel 11W.
  • the anodes 212R, 212G, 212B, and 212W are connected to the sources of the drive transistors DRTr formed in the circuit regions 15R, 15G, 15B, and 15W through contacts 205, respectively.
  • the contact 205 has a square shape, and is disposed on the upper left of the anodes 212R, 212G, 212B, and 212W.
  • FIG. 7 schematically shows the arrangement of the opening WIN in each anode 212.
  • the anodes 212R, 212G, 212B, and 212W are formed apart from each other as shown in FIG. 6, but in FIG. 7, they are drawn so as to be adjacent to each other for convenience of explanation.
  • a plurality of openings WIN having various shapes are randomly arranged. That is, each of the openings WIN is not the same shape as each other, and the shape is various such as a circle, an ellipse, and a shape in which they are combined.
  • this ellipse is not limited to the ellipse in a strict definition, but it is meant to the extent that a circle is simply elongated.
  • the plurality of openings WIN are arranged so as not to have a clear regularity in each anode 212, for example, regularly arranged in a predetermined direction.
  • the areas of the openings WIN are substantially equal to each other. Thereby, it is possible to easily determine the photolithography conditions at the time of manufacturing.
  • These openings WIN are arranged at positions different from the positions where the contacts 205 are formed.
  • a plurality of openings WIN are arranged in the same arrangement pattern Pat in each of the anodes 212R, 212G, 212B, and 212W.
  • FIG. 8 shows a cross-sectional structure of the main part of the opening WIN.
  • the insulating layer 213 is formed with a thickness H, and in the opening portion of the insulating layer 213, the width R1 on the anode 212 side is smaller than the width R2 on the display surface side. That is, the insulating layer 213 is provided with the inclined portion PS so as to surround the opening WIN.
  • the light emitted from the light emitting layer 214 in the opening WIN and directed to the inclined portion PS is reflected by the inclined portion PS due to the difference in the refractive index between the insulating layer 213 and the insulating layer 216 and displayed. Proceed in front of the surface.
  • the inclined portion PS functions as a so-called reflector that reflects the light emitted from the light emitting layer 214.
  • the display unit 10 can improve the light extraction efficiency.
  • the refractive index n1 of the insulating layer 216 and the refractive index n2 of the insulating layer 213 satisfy the following expression, for example. 1.1 ⁇ n1 ⁇ 1.8 (1) n1-n2 ⁇ 0.20 (2)
  • a video signal processing unit 21 performs predetermined processing such as conversion from an RGB signal to an RGBW signal or gamma conversion on an externally supplied video signal Sdisp to generate a video signal Sdisp2. It is.
  • the timing generation unit 22 supplies control signals to the scanning line driving unit 23, the power supply line driving unit 26, and the data line driving unit 27 based on the synchronization signal Ssync supplied from the outside, and these are mutually connected. It is a circuit that controls to operate in synchronization.
  • the scanning line driving unit 23 sequentially applies the scanning signal WSA to the plurality of scanning lines WSAL and sequentially applies the scanning signal WSB to the plurality of scanning lines WSBL in accordance with the control signal supplied from the timing generation unit 22. Thus, the sub-pixels 11 are sequentially selected.
  • the power supply line drive unit 26 controls the light emission operation and the extinction operation of the sub-pixel 11 by sequentially applying the power supply signal DS to the plurality of power supply lines PL according to the control signal supplied from the timing generation unit 22. Is.
  • the power signal DS transitions between the voltage Vccp and the voltage Vini.
  • the voltage Vini is a voltage for initializing the sub-pixel 11
  • the voltage Vccp is a voltage for causing the light emitting element 19 to emit light by passing a current through the driving transistor DRTr.
  • the data line driving unit 27 in accordance with the video signal Sdisp2 supplied from the video signal processing unit 21 and the control signal supplied from the timing generation unit 22, a pixel voltage Vsig that indicates the light emission luminance of each sub-pixel 11, and Vth described later.
  • a signal Sig including a voltage Vofs for correction is generated and applied to each data line DTL.
  • the drive unit 20 performs correction (Vth correction and ⁇ (mobility) correction) on the sub-pixel 11 to suppress the influence of the element variation of the drive transistor DRTr on the image quality.
  • the pixel voltage Vsig is written to the sub-pixel 11. After that, the light emitting element 19 of the sub-pixel 11 emits light with a luminance corresponding to the written pixel voltage Vsig.
  • the anode 212 corresponds to a specific example of “first electrode” in the present disclosure.
  • the cathode 215 corresponds to a specific example of “second electrode” in the present disclosure.
  • the opening WIN corresponds to a specific example of “light emitting region” in the present disclosure.
  • the insulating layer 213 corresponds to a specific example of “first insulating layer” in the present disclosure.
  • the insulating layer 216 corresponds to a specific example of “second insulating layer” in the present disclosure.
  • the sub-pixels 11R, 11G, and 11B correspond to a specific example of “first sub-pixel, second sub-pixel, and third sub-pixel” in the present disclosure.
  • the sub-pixel 11W corresponds to a specific example of “fourth sub-pixel” in the present disclosure.
  • the power supply line drive unit 26 controls the light emission operation and the extinction operation of the sub-pixel 11 by sequentially applying the power supply signal DS to the plurality of power supply lines PL according to the control signal supplied from the timing generation unit 22. .
  • the data line driving unit 27 performs pixel voltage Vsig and Vth correction corresponding to the luminance of each sub-pixel 11 in accordance with the video signal Sdisp2 supplied from the video signal processing unit 21 and the control signal supplied from the timing generation unit 22.
  • the signal Sig including the voltage Vofs is generated and applied to each data line DTL.
  • the display unit 10 performs display based on the scanning signals WSA and WSB, the power supply signal DS, and the signal Sig supplied from the driving unit 20.
  • FIGS. 9A and 9B are timing charts showing the operation of the sub-pixels 11R and 11W.
  • FIG. 9A shows the waveform of the scanning signal WSA
  • FIG. 9B shows the waveform of the scanning signal WSB
  • FIG. (D) shows the waveform of the signal Sig
  • (E) shows the waveform of the gate voltage Vg of the drive transistor DRTr in the sub-pixel 11R
  • (F) shows the source of the drive transistor DRTr in the sub-pixel 11R.
  • the waveform of the voltage Vs is shown
  • (G) shows the waveform of the gate voltage Vg of the drive transistor DRTr in the sub-pixel 11W
  • (H) shows the waveform of the source voltage Vs of the drive transistor DRTr in the sub-pixel 11W.
  • FIGS. 9C to 9F show the respective waveforms using the same voltage axis
  • FIGS. 9G and 9H show the respective waveforms using the same voltage axis.
  • the same voltage axis as that of FIGS. 9G and 9H shows the same waveform as that of the power supply signal DS (FIG. 9C) and the signal Sig (FIG. 9D). .
  • the drive unit 20 initializes the sub-pixels 11R and 11W within one horizontal period (1H) (initialization period P1), and performs Vth correction to suppress the influence of element variations of the drive transistor DRTr on the image quality. (Vth correction period P2). Thereafter, the pixel voltage VsigR is written to the sub-pixel 11R, and ⁇ (mobility) correction different from the Vth correction is performed (writing / ⁇ correction period P3), and the light emitting element 19 of the sub-pixel 11R is written. Light is emitted at a luminance corresponding to the pixel voltage VsigR (light emission period P4).
  • the drive unit 20 initializes the sub-pixels 11R and 11W in the period from the timing t2 to t3 (initialization period P1). Specifically, at the timing t2, the data line driving unit 27 sets the signal Sig to the voltage Vofs (FIG. 9D), and the scanning line driving unit 23 changes the voltages of the scanning signals WSA and WSB from a low level. Each is changed to a high level (FIGS. 9A and 9B). As a result, the write transistors WSTr of the sub-pixels 11R and 11W are turned on, and the gate voltage Vg of the drive transistor DRTr of the sub-pixels 11R and 11W is set to the voltage Vofs (FIGS. 9E and 9G). )).
  • the drive unit 20 performs Vth correction in the period from timing t3 to t4 (Vth correction period P2). Specifically, the power supply line driving unit 26 changes the power supply signal DS from the voltage Vini to the voltage Vccp at the timing t3 (FIG. 9C). As a result, the drive transistors DRTr of the sub-pixels 11R and 11W operate in the saturation region, currents Ids flow from the drain to the source, and the source voltages Vs rise (FIGS. 9F and 9H). . At this time, in this example, since the source voltage Vs is lower than the cathode voltage Vcath of the light emitting element 19, the light emitting element 19 maintains a reverse bias state, and no current flows through the light emitting element 19.
  • the gate-source voltage Vgs decreases, and thus the current Ids decreases.
  • the current Ids converges toward “0” (zero).
  • the scanning line driving unit 23 changes the voltages of the scanning signals WSA and WSB from the high level to the low level at timing t4 (FIGS. 9A and 9B). Thereby, the write transistors WSTr of the sub-pixels 11R and 11W are turned off. At the same time, the data line driver 27 sets the signal Sig to the pixel voltage VsigR (FIG. 9D).
  • the drive unit 20 writes the pixel voltage VsigR to the sub-pixel 11R and performs ⁇ correction during the period from timing t5 to t6 (writing / ⁇ correction period P3).
  • the scanning line driving unit 23 changes the voltage of the scanning signal WSA from the low level to the high level at the timing t5 (FIG. 9A).
  • the write transistor WSTr of the sub-pixel 11R is turned on, and the gate voltage Vg of the drive transistor DRTr of the sub-pixel 11R rises from the voltage Vofs to the pixel voltage VsigR (FIG. 9E).
  • the gate-source voltage Vgs of the drive transistor DRTr becomes larger than the threshold voltage Vth (Vgs> Vth), and the current Ids flows from the drain to the source, so that the source voltage Vs of the drive transistor DRTr increases (FIG. 9 ( F)).
  • the drive unit 20 causes the sub-pixel 11R to emit light in a period after the timing t6 (light emission period P4).
  • the scanning line driving unit 23 changes the voltage of the scanning signal WSA from the high level to the low level (FIG. 9A).
  • the write transistor WSTr of the sub-pixel 11R is turned off, and the gate of the drive transistor DRTr of the sub-pixel 11R becomes floating, so that the voltage across the capacitor Cs, that is, the gate of the drive transistor DRTr is thereafter applied.
  • the source-to-source voltage Vgs is maintained. As the current Ids flows through the drive transistor DRTr, the source voltage Vs of the drive transistor DRTr increases (FIG.
  • the data line driving unit 27 sets the signal Sig to the pixel voltage VsigW at the timing t7 (FIG. 9D).
  • the drive unit 20 causes the sub-pixel 11W to emit light in a period after the timing t9 (light emission period P6). Specifically, at timing t9, the scanning line driving unit 23 changes the voltage of the scanning signal WSB from a high level to a low level (FIG. 9B). Thereby, similarly to the case of the light emission period P4, the light emitting element 19 of the sub-pixel 11W emits light.
  • the drive unit 20 drives the display unit 10 to repeat this series of operations.
  • a plurality of openings WIN are provided in the sub-pixel 11, and an inclined portion PS (reflector) is provided in the insulating layer 213 so as to surround each of the openings.
  • FIG. 10 shows an example of a simulation result of light rays in the vicinity of the opening WIN.
  • FIG. 10 shows how the light emitted from the light emitting layer 214 (lower side) travels toward the display surface side (upper side).
  • light is emitted in various directions from the light emitting layer 214 in the opening WIN.
  • the light emitted from the light emitting layer 214 proceeds, for example, in the normal direction of the light emitting layer 214 (upward in FIG. 10) or in a direction shifted from the normal direction of the light emitting layer 214.
  • a part of the light traveling in the direction deviated from the normal direction of the light emitting layer 214 enters the inclined portion PS of the insulating layer 213 and is reflected.
  • the insulating layer 213 and the insulating layer 216 having different refractive indexes are adjacent to each other with the light emitting layer 214 and the cathode 215 interposed therebetween. Due to the difference, light is reflected. Then, the reflected light travels to the display surface side and is taken out of the display unit 10.
  • the light extraction efficiency can be increased. That is, for example, when the inclined portion PS is not provided, light emitted in a direction deviated from the normal direction of the light emitting layer 214 may be weakened in the display unit or blocked by the black matrix 219. In this case, the ratio of the light extracted from the light emitting layer 214 to the outside of the display unit is reduced, and the light extraction efficiency is reduced. On the other hand, in the display unit 10, since the inclined portion PS is provided and light is reflected at the inclined portion PS, the light extraction efficiency can be increased.
  • FIGS. 11A to 11C show light rays in the opening portion WIN.
  • FIG. 11A shows a case where the height H of the insulating layer 213 is increased
  • FIG. 11B shows a case where the height H is medium
  • FIG. 11C shows a case where the height H is lowered.
  • the size of the opening WIN and the inclination angle of the inclined portion PS are equal to each other.
  • the luminance and the viewing angle in the front direction of the display unit 10 change depending on the height H of the insulating layer 213.
  • the luminance in the front direction and the viewing angle are in a trade-off relationship with each other. That is, the higher the height H, the higher the luminance in the front direction.
  • the lower the height H the wider the viewing angle. Therefore, the balance between the luminance in the front direction of the display unit 10 and the viewing angle can be adjusted by setting the height H of the insulating layer 213.
  • the height H and the width of the opening WIN are made the same.
  • the display unit 10 is provided with a plurality of such openings WIN, power consumption can be reduced. That is, in the display unit 10, by providing a plurality of openings WIN, there is a risk that the aperture ratio may be reduced compared to the case of providing one large opening.
  • the luminance of the sub-pixels 11 can be made equal. Specifically, for example, by providing a plurality of openings WIN, even when the aperture ratio is halved, the light extraction efficiency is doubled, so that the current density in the light-emitting layer 214 is not changed, and the sub The luminance of the pixels 11 can be made equal.
  • the power consumption can be reduced by reducing the aperture ratio while maintaining the current density in the light-emitting layer 214.
  • the luminance of the sub-pixels 11 can be made equal while lowering the current density in the light-emitting layer 214 if the light extraction efficiency is increased more than twice.
  • the power consumption can be further reduced.
  • each anode 212 has an elliptical opening WIN that is long in the vertical direction (longitudinal direction), an elliptical opening WIN that is long in the horizontal direction (lateral direction), and the like.
  • a plurality of elliptical openings WIN facing various directions are arranged.
  • FIG. 13 shows the arrangement of the openings WIN in the display unit 10S according to the comparative example.
  • the square openings WIN are arranged in a matrix at the arrangement pitch d in each anode 212.
  • FIG. 15 schematically shows the spectrum in the white sub-pixel 11W
  • FIG. 16 shows an example of the calculation result of the reflection angle ⁇ .
  • the reflected light LO travels over a range of the reflection angle ⁇ corresponding to the range of the wavelength ⁇ of the light included in the external light LI.
  • FIG. 15 shows the red reflected light LR, the green reflected light LG, and the blue reflected light LB.
  • the wavelength ⁇ of the reflected light LR is set to 700 [nm]
  • the wavelength ⁇ of the reflected light LG is set to 546.1 [nm]
  • the wavelength ⁇ of the reflected light LB is set to 435.8 [nm].
  • the reflection of the order n actually occurs. As shown in FIGS. 15 and 16, the longer the wavelength ⁇ , the smaller the reflection angle ⁇ , and the larger the order n, the smaller the reflection angle ⁇ .
  • order n ⁇ 4 light is reflected in a wide reflection angle ⁇ range.
  • the red (R), green (G), and blue (B) color filters 218 are provided on the display surface side in the sub-pixels 11R, 11G, and 11B, these colors included in the external light LI. Only light enters the sub-pixels 11R, 11G, and 11B, is diffracted by the periodic arrangement of the openings WIN, and is reflected to the display surface side. Therefore, the spectrum is not generated as in the case of the sub-pixel 11W. However, for example, in the sub-pixel 11R, only red light is reflected in a specific direction (reflection angle ⁇ ), and in the sub-pixel 11G, only green light is reflected in a specific direction (reflection angle ⁇ ). In 11B, only blue light is reflected in a specific direction (reflection angle ⁇ ).
  • the reflected light LO having a color (wavelength) corresponding to the reflection angle ⁇ can be seen.
  • the entire display screen appears almost blue.
  • the user often tilts a mobile phone to which such a display unit 10S is applied, for example, in order to avoid such a situation.
  • the reflected light LO of another color (wavelength) can be seen.
  • the entire display screen becomes almost red. appear. That is, the user may not be able to easily avoid a situation where the display screen is difficult to see due to the reflected light LO.
  • a plurality of openings WIN having various shapes are randomly arranged on each of the anodes 212.
  • FIG. 17 shows a flowchart of a method for manufacturing the display device 1.
  • the light emitting element 19 and the color filter 218 are formed on the TFT substrate on which elements (the write transistor WSTr, the drive transistor DRTr, and the capacitor element Cs) other than the light emitting element 19 are formed.
  • elements the write transistor WSTr, the drive transistor DRTr, and the capacitor element Cs
  • step S2 the insulating layer 211 is formed (step S2). At that time, a contact hole for the contact 205 is formed by patterning by photolithography.
  • the anode 212 is formed by patterning (step S3). At that time, a contact 205 is formed in the contact hole, and the anode 212 is connected to the polysilicon 203 through the contact 205.
  • the insulating layer 213 is formed by patterning by photolithography (step S4).
  • FIG. 18 shows a mask used when the insulating layer 213 is formed.
  • FIG. 18 shows only the portion of the mask corresponding to one pixel Pix.
  • photolithography is performed so that the insulating layer 213 is formed in a portion shown in black, that is, a portion shown in white becomes the opening WIN.
  • the corners of the opening WIN are often rounded. Accordingly, each opening WIN has a rounded shape as shown in FIG.
  • the mask pattern shown in FIG. 18 can be generated using a Voronoi diagram in a CAD (Computer Aided Design) tool, for example. That is, for example, a Voronoi diagram can be generated by generating a plurality of generating points and generating a perpendicular bisector connecting the generating points. At this time, it is preferable to generate the generating points so that the areas of the regions in the Voronoi diagram are substantially the same. In this manner, by generating a mask pattern using a Voronoi diagram, a mask pattern can be generated by a program, so that pattern design can be facilitated.
  • the present invention is not limited to this. For example, the designer may draw a pattern on the CAD tool.
  • the light emitting layer 214 is formed (step S5).
  • the light emitting layer 214 is generated by evaporating a light emitting material that emits light of a color (red, green, blue, white) corresponding to each sub-pixel 11.
  • vapor deposition is performed using four masks each having openings corresponding to the anodes 212R, 212G, 212B, and 212W.
  • the cathode 215 is formed (step S6).
  • the cathode 215 is uniformly formed over the entire display unit 10 using, for example, a so-called area mask in which a region (area) corresponding to the effective display region of the display unit 10 is opened.
  • the insulating layer 216 is uniformly formed over the entire display unit 10 (step S7).
  • step S8 the substrate 220 on which the color filter 218, the black matrix 219, and the like are formed is bonded to the substrate generated in step S7 (step S8).
  • a seal is formed on one or both of these substrates so as to surround, for example, an effective display region, and a bonding resin is dropped.
  • these substrates are stacked in a vacuum.
  • the degree of vacuum is lowered to return to atmospheric pressure.
  • the dropped resin spreads within the sealed region to form the insulating layer 217, and these substrates are bonded together. At that time, further mechanical pressure may be applied.
  • the display device 1 can be manufactured by the above flow.
  • the viewing angle can be widened and the image quality can be improved.
  • a plurality of openings WIN having various shapes are randomly arranged in all of the four sub-pixels 11R, 11G, 11B, and 11W (anodes 212R, 212G, 212B, and 212W).
  • a plurality of openings WIN having various shapes are randomly arranged in at least one of the four sub-pixels 11, and predetermined sub-pixels 11 You may arrange
  • the arrangement pattern Pat of the opening WIN is the same between the sub-pixels 11.
  • the arrangement pattern Pat is not limited to this, and instead, for example, as shown in FIG.
  • the four sub-pixels 11 belonging to one pixel Pix may be different from each other.
  • the opening WIN is arranged in the arrangement pattern Pat1 in the subpixel 11R
  • the opening WIN is arranged in the arrangement pattern Pat2 in the subpixel 11G
  • the opening WIN is arranged in the arrangement Pat3 in the subpixel 11W
  • the subpixel In 11B the openings WIN are arranged in the arrangement pattern Pat4.
  • each of the arrangement patterns Pat1 to Pat4 is obtained by randomly arranging a plurality of openings WIN having various shapes.
  • the present invention is not limited to this.
  • at least one of the arrangement patterns Pat1 to Pat4 is formed by randomly arranging a plurality of openings WIN having various shapes.
  • the predetermined opening portions WIN may be regularly arranged.
  • the arrangement pattern Pat of the opening WIN is the same between the pixels Pix, but is not limited to this. Instead, for example, as shown in FIGS. You may make it mutually differ between the adjacent pixels Pix.
  • the openings WIN are arranged in the arrangement pattern Pat1, and the pixels adjacent to each other in the vertical direction (vertical direction) and the horizontal direction (horizontal direction) of the pixel Pix.
  • the opening WIN is arranged in the arrangement pattern Pat2.
  • each of the arrangement patterns Pat1 and Pat2 is obtained by randomly arranging a plurality of openings WIN having various shapes.
  • the openings WIN are arranged in arrangement patterns Pat1 to Pat4 as in Modification 1-2, and the vertical and horizontal directions of the pixel Pix are arranged.
  • the opening portions WIN are arranged in the arrangement patterns Pat5 to Pat8.
  • each of the arrangement patterns Pat1 to Pat8 is obtained by randomly arranging a plurality of openings WIN having various shapes. With this configuration, it is possible to further reduce external light reflection caused by the pitch of the pixels Pix (pixel pitch) as will be described below.
  • FIG. 22 shows an example of the calculation result of the reflection angle ⁇ when the arrangement pattern Pat is the same for all the pixels Pix.
  • the pixel pitch is set to 60 [ ⁇ m].
  • the reflection angle ⁇ decreases as the wavelength ⁇ increases, and the reflection angle ⁇ decreases as the order n increases.
  • the range of the reflection angle ⁇ is narrower than that in the case of FIG. 16, the user can avoid a situation where the display screen is difficult to see due to the reflected light, for example, by tilting the mobile phone. In some cases. However, there is no change in the situation where the display screen is difficult to see.
  • the arrangement pattern Pat of the opening WIN is made different between adjacent pixels Pix, so that reflection of external light due to the pixel pitch can be reduced, and the display screen is displayed by the reflected light LO. The risk of becoming difficult to see can be reduced.
  • the arrangement patterns Pat1 to Pat8 are each formed by randomly arranging a plurality of openings WIN having various shapes.
  • both of the arrangement patterns Pat1 and Pat2 may be those in which predetermined openings WIN are regularly arranged.
  • An example of this case is shown in FIG.
  • a plurality of circular openings WIN are arranged in each anode 212 in a so-called finely packed arrangement.
  • the size of the opening WIN is different between the pixels Pix adjacent in the vertical direction (longitudinal direction) and the horizontal direction (lateral direction). Even in this case, it is possible to reduce external light reflection caused by the pixel pitch, and to reduce the possibility that the reflected light LO makes it difficult to see the display screen.
  • the areas of the plurality of openings WIN are substantially equal to each other.
  • the present invention is not limited to this. Instead, the areas may be different depending on the openings WIN. In this case, even in the presence of the external light LI, diffraction due to the plurality of openings WIN is less likely to occur, so that the possibility that the display screen is difficult to see due to the reflected light LO can be further reduced.
  • the plurality of openings WIN having various shapes are randomly arranged.
  • the openings WIN may be regularly arranged in a predetermined pattern.
  • six oval openings WIN2 are arranged around the circular opening WIN1 so as to surround the opening WIN1. That is, three of the openings WIN1 and WIN2 are arranged so as to be adjacent to each other, as in the so-called dense packing arrangement. These six oval openings WIN2 are arranged in different directions.
  • the openings WIN1 and WIN2 are arranged in this manner, diffraction is less likely to occur than in the comparative example, and the possibility that the display screen becomes difficult to see due to the reflected light LO can be further reduced. Further, since the directions of the elliptical openings WIN2 are different from each other, the viewing angle can be widened.
  • the circular opening WIN1 and the elliptical opening WIN2 are used.
  • the present invention is not limited to this, and openings having various shapes as shown in FIGS. 25A to 25E may be used.
  • the shape of the opening WIN may be a shape in which square corners are rounded as shown in FIG. 25A, or a rectangular corner is rounded as shown in FIG. 25B. It may be a shape as described above, or may be a shape combining a plurality of ellipses as shown in FIGS. 25C to 25E.
  • the insulating layer 216 is formed on the cathode 215, but the present invention is not limited to this.
  • the insulating layer 216 has a function of preventing moisture from entering the light emitting layer 214 and preventing changes in characteristics such as light emission efficiency, but various problems caused by this water penetration are solved by other techniques. If possible, the insulating layer 216 may be omitted as shown in FIG.
  • the cathode 215 is bonded to a substrate 220 on which a color filter 218 and a black matrix 219 are formed via an insulating layer 317 that is a sealing resin.
  • the refractive indexes of the insulating layers 213 and 317 are such that the light emitted from the light emitting layer 214 is reflected at the inclined portion PS of the insulating layer 213 surrounding the opening WIN, similarly to the insulating layers 213 and 216 in the above embodiment.
  • the refractive index of the insulating layer 317 is n1 and the refractive index of the insulating layer 213 is n2, it is desirable to satisfy the expressions (1) and (2).
  • the light emitting layer 214 that emits red, blue, green, and white light is provided.
  • a light emitting layer 320 that emits white light may be provided.
  • the light emitting layer 320 is composed of a yellow light emitting layer 314 and a blue light emitting layer 315.
  • the yellow light emitting layer 314 is disposed on the anode 212 side
  • the blue light emitting layer 315 is disposed on the cathode 215 side.
  • the yellow light emitting layer 314 is an organic EL layer that emits yellow light
  • the blue light emitting layer 315 is an organic EL layer that emits blue light.
  • the yellow light emitted from the yellow light emitting layer 314 and the blue light emitted from the blue light emitting layer 315 are mixed to become white light.
  • the red (R), green (G), and blue (B) color filters 218 convert the white light into red, green, and blue colors.
  • the components are separated and output.
  • the color gamut of white light is adjusted by the white (W) color filter 218.
  • the yellow light emitting layer 314 is disposed on the anode 212 side and the blue light emitting layer 315 is disposed on the cathode 215 side.
  • the present invention is not limited to this.
  • the yellow light emitting layer 314 may be disposed on the cathode 215 side and the blue light emitting layer 315 may be disposed on the anode 212 side.
  • FIG. 29 illustrates a configuration example of the display unit 30 according to the modification.
  • Each pixel Pix has four sub-pixels 12 (12R, 12G, 12B, 12W) of red (R), green (G), blue (B), and white (W).
  • Each sub-pixel 12 has a hexagonal shape.
  • the sub-pixel 12R and the sub-pixel 12W are arranged in the vertical direction (vertical direction), and the sub-pixel 12G and the sub-pixel 12B are arranged in the vertical direction. Further, in the vertical direction, the sub-pixels 12R and 12W are arranged so as to be shifted from the sub-pixels 12G and 12B by half of the sub-pixel 12.
  • the sub pixel 12G is arranged on the upper right side of the sub pixel 12R, and the sub pixel 12B is arranged on the upper right side of the sub pixel 12W.
  • the three sub-pixels 12 are arranged adjacent to each other.
  • FIG. 30 illustrates a configuration example of the display unit 40 according to another modification.
  • Each pixel Pix has three sub-pixels 13 (13R, 13G, 13B) of red (R), green (G), and blue (B).
  • Each sub-pixel 13 has a rectangular shape extending in the vertical direction (longitudinal direction).
  • the three sub-pixels 13R, 13G, and 13B are arranged in parallel in this order in the horizontal direction (lateral direction) in the pixel Pix.
  • the light emitting layer 214 can be easily formed, and the risk of lowering luminance is reduced. be able to.
  • the plurality of openings WIN are randomly arranged using, for example, a pattern using a Voronoi diagram.
  • the present invention is not limited to this, and instead, for example, the plurality of openings WIN. May be arranged in an ordered pattern with no periodicity. Specifically, for example, a pattern using a Penrose tile, a pattern using a Fibonacci spiral, or the like can be used. These will be described in detail below.
  • FIG. 32 shows a pattern using a Penrose tile.
  • FIG. 32 shows an example of a mask in a certain sub-pixel 11, and photolithography is performed so that a portion shown in white becomes an opening WIN.
  • the Penrose tile is composed of two or more rhombuses spread without gaps. In this example, a portion to be the opening WIN is disposed in each of these rhombus regions.
  • the vertex angle when the vertex angle is small and the luminance may be lowered, the vertex angle can be increased by increasing the number of vertices as in the mask portion W3 shown in FIG. 33A, for example. For example, as shown in FIG.
  • the number of portions to be the opening portions WIN may be reduced, and the portions to be the opening portions WIN may be arranged so as to straddle a plurality of rhombic regions adjacent to each other. Thereby, the freedom degree of design can be raised and the angle of a vertex can be enlarged.
  • FIG. 34 shows a pattern using a Fibonacci spiral
  • FIG. 35 shows a Fibonacci spiral.
  • the Fibonacci spiral is drawn based on the Fibonacci sequence, as is well known.
  • the pattern shown in FIG. 34 uses a part of the Fibonacci spiral shown in FIG.
  • the pattern using the Fibonacci spiral is not limited to the pattern shown in FIG. 34, and any portion of the Fibonacci spiral shown in FIG. 35 may be used.
  • the ordered pattern is not limited to these.
  • pentagonal tilings in which pentagons are spread without gaps.
  • the pentagon has the same length in four of the five sides.
  • a portion to be the opening WIN is disposed in each of these pentagonal regions. With this configuration, the angle of each vertex can be increased.
  • a pattern based on the atomic arrangement found in the quasicrystal may be used.
  • the quasicrystal does not have translational symmetry like a crystal, the quasicrystal has an order in the atomic arrangement.
  • an aluminum / palladium / manganese (Al—Pd—Mn) alloy is known.
  • the white subpixel 11W includes a display unit 50 in which a smaller number of openings WIN3 are provided than the other subpixels 11R, 11G, and 11B.
  • Other configurations are the same as those in the first embodiment (FIG. 1 and the like).
  • symbol is attached
  • FIG. 37 schematically shows the arrangement of the openings WIN related to the display unit 50.
  • a plurality of openings WIN having various shapes are randomly arranged.
  • one large opening WIN3 is arranged in the anode 212W in this example.
  • the display unit 50 it is possible to make it difficult for the external light LI to be diffracted in the white (W) sub-pixel 11W, and it is possible to reduce the possibility that the display screen becomes difficult to see due to the reflected light LO. That is, since the white (W) sub-pixel 11W is formed with a white color filter 218 that allows light of a wide range of wavelengths to pass therethrough, white external light LI is incident on the sub-pixel 11W. Therefore, when diffraction occurs in the sub-pixel 11W, the light is reflected in a wide reflection angle ⁇ range as shown in the comparative example of the first embodiment. The display screen may be difficult to see.
  • the single opening WIN3 is formed in the white (W) sub-pixel 11W, it is possible to reduce the risk of diffraction. As a result, it is possible to reduce the possibility of the display screen becoming difficult to see due to the reflected light LO, and thus the image quality can be improved.
  • the single opening WIN3 is provided in the white sub-pixel 11W (anode 212W).
  • the present invention is not limited to this. Instead, for example, as shown in FIG. A plurality of openings WIN3 having a smaller number than the sub-pixels 11R, 11G, and 11B (the anodes 212R, 212G, and 212B) may be provided. At this time, in order to increase the aperture ratio, it is desirable that each area of the opening WIN3 is large.
  • a plurality of openings WIN having various shapes are randomly arranged in the anodes 212R, 212G, and 212B.
  • the present invention is not limited to this, and instead, for example, as shown in FIG. 39A
  • predetermined openings WIN may be regularly arranged.
  • a smaller number of openings WIN3 having the same size as the openings WIN arranged in the anodes 212R, 212G, and 212B may be arranged in the anode 212W.
  • the openings WIN3 may be arranged at a wide pitch in the anode 212W, and as shown in FIG. 39C, the openings are formed in a part of the anode 212W.
  • the WIN may be arranged at a narrow pitch, or the openings WIN3 may be arranged at random in the anode 212W as shown in FIG. 39D.
  • FIG. 40 shows an appearance of a television device to which the display device of the above-described embodiment or the like is applied.
  • This television apparatus has, for example, a video display screen unit 510 including a front panel 511 and a filter glass 512, and the video display screen unit 510 is configured by the display device according to the above-described embodiment and the like. .
  • the display device includes electronic devices in various fields such as a digital camera, a notebook personal computer, a portable terminal device such as a mobile phone, a portable game machine, or a video camera in addition to such a television device. It is possible to apply to. In other words, the display device of the above embodiment and the like can be applied to electronic devices in all fields that display video.
  • the write transistor WSTr and the drive transistor DRTr are configured by NMOS.
  • the present invention is not limited to this. Instead, one or both of these transistors are PMOS You may comprise.
  • the so-called top emission type light emitting element 19 is used.
  • the present invention is not limited to this, and instead, for example, the light emitted from the light emitting layer 214 is A so-called bottom emission type light emitting element that proceeds in the direction of the substrate 200 which is a supporting substrate may be used.
  • the display device has an organic EL display element.
  • the display device is not limited to this, and any display device having a current drive type display element may be used. A simple display device may be used.
  • a single first electrode, a single second electrode provided in the stacking direction of the first electrode, and an insertion between the first electrode and the second electrode A pixel having a plurality of subpixels including a light emitting layer formed, At least one of the plurality of sub-pixels has a plurality of light-emitting regions including two or more light-emitting regions that are different from each other in at least one of shape, size, and arrangement direction.
  • the sub-pixel having the plurality of light emitting regions is A first insulating layer formed on the first electrode and having an opening at a position corresponding to each light emitting region; A second insulating layer formed on the second electrode and having a refractive index different from that of the first insulating layer;
  • the display device according to (1) wherein the first electrode, the light emitting layer, the second electrode, and the second insulating layer are sequentially stacked on a bottom of the opening.
  • each of the plurality of subpixels includes the plurality of light emitting regions.
  • a plurality of the pixels are provided, The display device according to (4) or (5), wherein the arrangement patterns of corresponding sub-pixels in adjacent pixels are the same.
  • a plurality of the pixels are provided, The display device according to (4) or (5), wherein the arrangement patterns of corresponding sub-pixels in adjacent pixels are different from each other.
  • the plurality of sub-pixels are a first sub-pixel that emits basic color light, a second sub-pixel, and a third sub-pixel, and a fourth sub-pixel that emits non-basic color light,
  • the first sub-pixel, the second sub-pixel, and the third sub-pixel have a plurality of light emitting regions,
  • the plurality of light emitting regions are arranged in an arrangement pattern based on a Voronoi diagram.
  • the display device according to any one of (1) to (12).
  • each of the plurality of light emitting regions has a circular shape or an elliptical shape.
  • the display device includes a single first electrode, a single second electrode provided in the stacking direction of the first electrode, and between the first electrode and the second electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　単一の第１の電極と、第１の電極の積層方向に設けられた単一の第２の電極と、第１の電極と前記第２の電極との間に挿設された発光層とを含むサブ画素を複数有する画素を備える。複数のサブ画素のうちの少なくとも１つは、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる２以上の発光領域を含む複数の発光領域を有する。

Description

表示装置および電子機器
　本開示は、電流駆動型の表示素子を有する表示装置、およびそのような表示装置を備えた電子機器に関する。
　近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、別に光源（バックライト）を設ける必要ない。そのため、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。
　このような有機ＥＬ表示装置には、輝度を向上させるために、開口部（発光領域）の周囲にリフレクタを設けたものがある。例えば特許文献１には、周囲にリフレクタを設けた開口部を、サブ画素内に細密充填配置した有機ＥＬ表示装置が開示されている。
特開２０１３－５８３２４号公報
　ところで、表示装置は、一般に画質が高いことが望まれ、さらなる画質の向上が期待されている。
　したがって、画質を高めることができる表示装置および電子機器を提供することが望ましい。
　本開示の一実施形態における表示装置は、画素を備えている。上記画素は、単一の第１の電極と、第１の電極の積層方向に設けられた単一の第２の電極と、第１の電極と第２の電極との間に挿設された発光層とを含むサブ画素を複数有するものである。複数のサブ画素のうちの少なくとも１つは、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる２以上の発光領域を含む複数の発光領域を有するものである。
　本開示の一実施形態における電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。
　本開示の一実施形態における表示装置および電子機器では、画素において、単一の第１の電極と、単一の第２の電極と、発光層とを含むサブ画素が複数形成される。これらの複数のサブ画素のうちの少なくとも１つは、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる２以上の発光領域を有している。
　本開示の一実施形態における表示装置および電子機器によれば、複数のサブ画素のうちの少なくとも１つに、形状、大きさ、および配置の向きのうちの少なくとも１つが異なる２以上の発光領域を設けるようにしたので、画質を高めることができる。
本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。 図１に示した表示部におけるサブ画素の配置を表す模式図である。 図１に示した表示部の一構成例を表す回路図である。 図１に示した表示部の概略断面構造を表す断面図である。 図１に示した表示部におけるサブ画素の構成を表す説明図である。 図１に示した表示部におけるアノードの配置の一例を表す平面図である。 第１の実施の形態に係る表示部における開口部の配置の一例を表す平面図である。 図４に示した開口部の一構成例を表す断面図である。 図２に示した表示装置の一動作例を表すタイミング波形図である。 図４に示した開口部における光線を示す説明図である。 図４に示した開口部における光線を示す他の説明図である。 図４に示した開口部における光線を示す他の説明図である。 図４に示した開口部における光線を示す他の説明図である。 図４に示した開口部における光線を示す他の説明図である。 図４に示した開口部における光線を示す他の説明図である。 比較例に係る表示部における開口部の配置の一例を表す平面図である。 外光の回折を説明するための説明図である。 外光の回折を説明するための他の説明図である。 反射角を表すプロット図である。 図１に示した表示装置の製造工程を表す流れ図である。 開口部を生成するためのマスクの一構成例を表す平面図である。 第１の実施の形態の変形例に係る開口部の配置パターンを説明するための説明図である。 第１の実施の形態の他の変形例に係る開口部の配置パターンを説明するための説明図である。 第１の実施の形態の他の変形例に係る開口部の配置パターンを説明するための説明図である。 反射角を表すプロット図である。 第１の実施の形態の他の変形例に係る表示部における開口部の配置の一例を表す平面図である。 第１の実施の形態の他の変形例に係る表示部における開口部の配置の一例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の一例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の他の例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の他の例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の他の例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の他の例を表す平面図である。 第１の実施の形態の他の変形例に係る表示部の概略断面構造を表す断面図である。 第１の実施の形態の他の変形例に係る表示部の概略断面構造を表す断面図である。 図２７に示した表示部におけるサブ画素の構成を表す説明図である。 第１の実施の形態の他の変形例に係る表示部におけるサブ画素の配置を表す模式図である。 第１の実施の形態の他の変形例に係る表示部におけるサブ画素の配置を表す模式図である。 第１の実施の形態の他の変形例に係るマスクの一構成例を表す平面図である。 第１の実施の形態の他の変形例に係るマスクの一構成例を表す平面図である。 第１の実施の形態の他の変形例に係るマスクの一構成例を表す平面図である。 第１の実施の形態の他の変形例に係るマスクの一構成例を表す平面図である。 第１の実施の形態の他の変形例に係るマスクの一構成例を表す平面図である。 第１の実施の形態の他の変形例に係るマスクの一構成例を表す平面図である。 フィボナッチ螺旋を表す説明図である。 第１の実施の形態の他の変形例に係るマスクの一構成例を表す平面図である。 第２の実施の形態に係る表示部における開口部の配置の一例を表す平面図である。 第２の実施の形態の変形例に係る表示部における開口部の配置の一例を表す平面図である。 第２の実施の形態の変形例に係る表示部における開口部の配置の一例を表す平面図である。 第２の実施の形態の変形例に係る表示部における開口部の配置の他の例を表す平面図である。 第２の実施の形態の変形例に係る表示部における開口部の配置の他の例を表す平面図である。 第２の実施の形態の変形例に係る表示部における開口部の配置の他の例を表す平面図である。 実施の形態に係る表示装置が適用されたテレビジョン装置の外観構成を表す斜視図である。 他の変形例に係るサブ画素の一構成例を表す回路図である。 他の変形例に係るサブ画素の一構成例を表す回路図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例
＜１．第１の実施の形態＞
［構成例］
　図１は、第１の実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、有機ＥＬ素子を用いた、アクティブマトリックス方式の表示装置である。なお、本開示の実施の形態に係る表示装置の製造方法は、本実施の形態により具現化されるので、併せて説明する。
　表示装置１は、表示部１０と、駆動部２０とを備えている。駆動部２０は、映像信号処理部２１と、タイミング生成部２２と、走査線駆動部２３と、電源線駆動部２６と、データ線駆動部２７とを有している。
　表示部１０は、複数の画素Ｐixがマトリックス状に配置されたものである。画素Ｐixは、以下に示すように、赤色、緑色、青色、白色の４つのサブ画素１１により構成されるものである。
　図２は、表示部１０におけるサブ画素１１の配置の一例を表すものである。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗを有している。この例では、これらの４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗは、画素Ｐixにおいて２行２列で配置されている。具体的には、画素Ｐixにおいて、左上に赤色（Ｒ）のサブ画素１１Ｒを配置し、右上に緑色（Ｇ）のサブ画素１１Ｇを配置し、左下に白色（Ｗ）のサブ画素１１Ｗを配置し、右下に青色（Ｂ）のサブ画素１１Ｂを配置している。なお、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗの配置は、このような配置が推奨されるが、これに限定されるものではなく、他の配置であってもよい。
　図３は、表示部１０の回路構成の一例を表すものである。表示部１０は、行方向に延伸する複数の走査線ＷＳＡＬ，ＷＳＢＬ、および複数の電源線ＰＬと、列方向に延伸する複数のデータ線ＤＴＬとを有している。走査線ＷＳＡＬ，ＷＳＢＬの一端は走査駆動部２３に接続され、電源線ＰＬの一端は電源線駆動部２６に接続され、データ線ＤＴＬの一端はデータ線駆動部２７に接続されている。１つの画素Ｐixに属するサブ画素１１Ｒとサブ画素１１Ｇは、同じ走査線ＷＳＡＬに接続され、１つの画素Ｐixに属するサブ画素１１Ｂとサブ画素１１Ｗは、同じ走査線ＷＳＢＬに接続されている。また、１つの画素Ｐixに属するサブ画素１１Ｒとサブ画素１１Ｗは、同じデータ線ＤＴＬに接続され、１つの画素Ｐixに属するサブ画素１１Ｇとサブ画素１１Ｂは、同じデータ線ＤＴＬに接続されている。また、１つの画素Ｐixに属する４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗは、同じ電源線ＰＬに接続されている。
　次に、サブ画素１１の回路構成について、サブ画素１１Ｒを例に説明する。なお、サブ画素１１Ｇ，１１Ｂ，１１Ｗの回路構成についても同様である。
　サブ画素１１Ｒは、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、容量素子Ｃｓと、発光素子１９とを備えている。書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒは、例えば、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）により構成されるものである。サブ画素１１Ｒにおいて、書込トランジスタＷＳＴｒは、ゲートが走査線ＷＳＡＬに接続され、ソースがデータ線ＤＴＬに接続され、ドレインが駆動トランジスタＤＲＴｒのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒは、ゲートが書込トランジスタＷＳＴｒのドレインおよび容量素子Ｃｓの一端に接続され、ドレインが電源線ＰＬに接続され、ソースが容量素子Ｃｓの他端および発光素子１９のアノードに接続されている。容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲートおよび書込トランジスタＷＳＴｒのドレインに接続され、他端が駆動トランジスタＤＲＴｒのソースおよび発光素子１９のアノードに接続されている。発光素子１９は、有機ＥＬ素子を用いて構成され、赤色（Ｒ）の光を射出する発光素子であり、アノードが駆動トランジスタＤＲＴｒのソースおよび容量素子Ｃｓの他端に接続され、カソードには、駆動部２０によりカソード電圧Ｖcathが供給されている。
　図４は、表示部１０におけるサブ画素１１の断面図を表すものである。表示部１０は、基板２００と、ゲート２０１と、ポリシリコン２０３と、アノード２１２と、絶縁層２１３と、発光層２１４と、カソード２１５と、絶縁層２１６と、カラーフィルタ２１８とを有している。
　基板２００は、表示部１０の支持基板であり、例えば、ガラスやプラスチックなどにより構成されている。基板２００上には、ゲート２０１が形成されている。このゲート２０１は、例えばモリブデン（Ｍｏ）などにより構成される。基板２００およびゲート２０１の上には絶縁層２０２が形成されている。この絶縁層２０２は、例えば、酸化シリコン（ＳｉＯ２）や、窒化シリコン（ＳｉＮｘ）などにより構成される。この絶縁層２０２の上には、ゲート２０１に対応する領域にポリシリコン２０３が形成されている。ゲート２０１およびポリシリコン２０３は、駆動トランジスタＤＲＴｒなどを構成するものである。なお、この例では、ゲート２０１の上部にポリシリコン２０３を形成する、いわゆるボトムゲート構造によりトランジスタを構成したが、これに限定されるものではなく、ゲートの下部にポリシリコンを形成する、いわゆるトップゲート構造によりトランジスタを構成してもよい。ポリシリコン２０３および絶縁層２０２の上には、絶縁層２０４が形成されている。この絶縁層２０４は、例えば絶縁層２０２と同様の材料により構成される。また、ポリシリコン２０３が形成された領域の一部には、絶縁層２０４を貫通するように、コンタクト／配線２０５が形成されている。配線２０５は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の３層により構成することができる。
　絶縁層２０４の上には、絶縁層２１１が形成されている。絶縁層２１１は、例えば、ポリイミドやアクリル樹脂などにより構成される。絶縁層２１１の上には、アノード２１２が形成されている。アノード２１２は、絶縁層２１１を貫通して、駆動トランジスタＤＲＴｒのソースに係るコンタクト／配線２０５と接続されている。アノード２１２は、例えば、ＩＴＯ／Ａｌ合金、Ａｌ合金、ＩＴＯ／Ａｇ、ＩＴＯ／Ａｇ合金などにより構成されている。すなわち、アノード２１２は、光を反射する性質を有することが望ましい。アノード２１２および絶縁層２１１の上には、絶縁層２１３が形成されている。絶縁層２１３は、例えば絶縁層２１１と同様の材料により構成される。この絶縁層２１３には、アノード２１２が形成された領域の一部に複数の開口部ＷＩＮが設けられている。アノード２１２および絶縁層２１３の上部には、複数の開口部ＷＩＮを覆うように、発光層２１４が形成されている。発光層２１４は、そのサブ画素１１に対応した色（赤色、緑色、青色、白色）の光を発する有機ＥＬ層である。具体的には、サブ画素１１Ｒに対応する領域には赤色（Ｒ）の光を発する発光層２１４が形成され、サブ画素１１Ｇに対応する領域には緑色（Ｇ）の光を発する発光層２１４が形成され、サブ画素１１Ｂに対応する領域には青色（Ｂ）の光を発する発光層２１４が形成され、サブ画素１１Ｗに対応する領域には白色（Ｗ）の光を発する発光層２１４が形成されている。絶縁層２１３および発光層２１４の上には、カソード２１５が一様に形成されている。カソード２１５は、透明または半透明の電極であり、例えば、マグネシウム銀（MgAg）や、ＩＺＯ（登録商標）により構成することができる。マグネシウム銀で構成した場合には、膜厚を例えば数ｎｍ程度にすることにより半透明にすることができる。ＩＺＯで構成した場合には、例えば数十ｎｍ～数千ｎｍの膜厚で形成することが望ましい。すなわち、ＩＺＯは透明な材料であるため、所望の低いシート抵抗値を実現できるようにやや厚く形成することができる。カソード２１５の上には、この例では絶縁層２１６が形成されている。絶縁層２１６は、例えば窒化シリコン（ＳｉＮｘ）などにより構成される。絶縁層２１６は、その屈折率が絶縁層２１３の屈折率と異なるような材料により構成されるものである。具体的には、後述するように、絶縁層２１３，２１６の屈折率は、開口部ＷＩＮを囲う絶縁層２１３の傾斜部分ＰＳにおいて、絶縁層２１６側から入射した光が反射されるように設定される。また、この絶縁層２１６は、発光層２１４に水分が侵入し、発光効率などの特性が変化するのを防止する機能をも有している。この絶縁層２１６は、封止用の樹脂である絶縁層２１７を介して、カラーフィルタ２１８やブラックマトリクス２１９が表面に形成された基板２２０と貼り合わせられている。具体的には、サブ画素１１Ｒに対応する部分には赤色のカラーフィルタ２１８が形成され、サブ画素１１Ｇに対応する部分には緑色（Ｇ）のカラーフィルタ２１８が形成され、サブ画素１１Ｂに対応する部分には青色（Ｂ）のカラーフィルタ２１８が形成され、サブ画素１１Ｗに対応する部分には白色（Ｗ）のカラーフィルタ２１８が形成されている。
　この構成により、発光層２１４から射出した赤色、緑色、青色および白色の光は、支持基板である基板２００とは反対の方向に進む。すなわち、発光素子１９は、いわゆるトップエミッション型の発光素子である。そして、この光は、カラーフィルタ２１８を介して表示面より出力される。具体的には、サブ画素１１Ｒでは、赤色（Ｒ）の光の色域が赤色（Ｒ）のカラーフィルタ２１８により調整され、サブ画素１１Ｇでは、緑色（Ｇ）の光の色域が緑色（Ｇ）のカラーフィルタ２１８により調整され、サブ画素１１Ｂでは、青色（Ｂ）の光の色域が青色（Ｂ）のカラーフィルタ２１８により調整され、サブ画素１１Ｗでは、白色（Ｗ）の光の色域が白色（Ｗ）のカラーフィルタ２１８により調整される。なお、画質（色域）に対する要求がさほど高くないアプリケーションなどにおいては、これらのカラーフィルタ２１８を設けなくてもよい。
　図５は、画素Ｐixにおける４つのサブ画素１１の構成を模式的に表すものである。赤色（Ｒ）のサブ画素１１Ｒでは、赤色の発光層２１４から射出した赤色の光が、赤色のカラーフィルタ２１８を通過する。同様に、緑色（Ｇ）のサブ画素１１Ｇでは、緑色の発光層２１４から射出した緑色の光が、緑色のカラーフィルタ２１８を通過し、青色（Ｂ）のサブ画素１１Ｂでは、青色の発光層２１４から射出した青色の光が、青色のカラーフィルタ２１８を通過し、白色（Ｗ）のサブ画素１１Ｗでは、白色の発光層２１４から射出した白色の光が、白色のカラーフィルタ２１８を通過するようになっている。
　図６は、画素Ｐixにおける、アノード２１２の配置を表すものである。画素Ｐixには、４つの回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗと、４つのアノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗが設けられている。
　回路領域１５Ｒは、サブ画素１１Ｒにおける発光素子１９以外の素子（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓ）が配置される領域である。同様に、回路領域１５Ｇは、サブ画素１１Ｇにおける発光素子１９以外の素子が配置される領域であり、回路領域１５Ｂは、サブ画素１１Ｂにおける発光素子１９以外の素子が配置される領域であり、回路領域１５Ｗは、サブ画素１１Ｗにおける発光素子１９以外の素子が配置される領域である。この例では、回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗのレイアウトは、走査線ＷＳＡＬ，ＷＳＢＬおよび電源線ＰＬとの接続部分以外はほぼ同じものである。なお、これに限定されるものではなく、これに代えて、例えば、回路領域１５Ｒ，１５Ｇのレイアウトは、回路領域１５Ｂ，１５Ｗのレイアウトを上下反転したものであってもよいし、それぞれが全く異なる別のレイアウトであってもよい。このように、同じレイアウトを回転または反転して流用することにより、レイアウト作業の効率を高めることができる。
　アノード２１２Ｒはサブ画素１１Ｒのアノードであり、アノード２１２Ｇはサブ画素１１Ｇのアノードであり、アノード２１２Ｂはサブ画素１１Ｂのアノードであり、アノード２１２Ｗはサブ画素１１Ｗのアノードである。これらのアノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗは、回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗに形成された駆動トランジスタＤＲＴｒのソースと、それぞれコンタクト２０５を介して接続されている。この例では、コンタクト２０５は、正方形の形状を有するものであり、アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗの左上に配置されている。
　図７は、各アノード２１２における開口部ＷＩＮの配置を模式的に表すものである。各アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗは、図６に示したようにそれぞれ離間して形成されるが、この図７では説明の便宜上、これらが隣接するように描いている。アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗのそれぞれには、様々な形状の複数の開口部ＷＩＮが、ランダムに配置されている。すなわち、開口部ＷＩＮのそれぞれは、互いに同じ形状ではなく、また、その形状は、円形、楕円形、それらが結合した形など様々である。なお、この楕円形は、厳密な定義における楕円形に限定されるものではなく、単に円形を細長くしたものという程度の意味である。また、これらの複数の開口部ＷＩＮは、各アノード２１２において、例えば所定の方向に整然と配置されるなどの明確な規則性を有さないように配置されている。なお、この例では、各開口部ＷＩＮの面積を互いにほぼ等しくしている。これにより、製造時におけるフォトリソグラフィの条件を決定しやすくすることができる。これらの開口部ＷＩＮは、コンタクト２０５が形成された位置と異なる位置に配置されている。また、この例では、アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗのそれぞれにおいて、複数の開口部ＷＩＮが同じ配置パターンＰatで配置されている。
　図８は、開口部ＷＩＮの要部断面構造を表すものである。絶縁層２１３は、高さＨの厚さで形成されており、その絶縁層２１３の開口部分では、アノード２１２側における幅Ｒ１は、表示面側の幅Ｒ２よりも小さくなっている。すなわち、絶縁層２１３には、開口部ＷＩＮを囲うように、傾斜部分ＰＳが設けられている。これにより、後述するように、開口部ＷＩＮにおける発光層２１４から射出し、傾斜部分ＰＳに向かう光は、絶縁層２１３と絶縁層２１６の屈折率の違いにより、その傾斜部分ＰＳで反射し、表示面の正面方向に進む。すなわち、この傾斜部分ＰＳは、発光層２１４から射出した光を反射させる、いわゆるリフレクタとして機能するものである。その結果、表示部１０では、光の外部への取り出し効率を高めることができるようになっている。この傾斜部分ＰＳにおいて光を効率よく反射させるため、絶縁層２１６の屈折率をｎ１と、絶縁層２１３の屈折率をｎ２は、例えば、以下の式を満たすことが望ましい。
　１．１≦ｎ１≦１．８　・・・（１）
　ｎ１－ｎ２≧０．２０　・・・（２）
　図１等において、映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して、ＲＧＢ信号からＲＧＢＷ信号への変換やガンマ変換などの所定の処理を行い、映像信号Ｓdisp2を生成するものである。
　タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６、およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。
　走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＡＬに対して走査信号ＷＳＡを順次印加するとともに、複数の走査線ＷＳＢＬに対して走査信号ＷＳＢを順次印加することにより、サブ画素１１を順次選択するものである。
　電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１１の発光動作および消光動作の制御を行うものである。電源信号ＤＳは、電圧Ｖccpと電圧Ｖiniとの間で遷移するものである。後述するように、電圧Ｖiniは、サブ画素１１を初期化するための電圧であり、電圧Ｖccpは、駆動トランジスタＤＲＴｒに電流を流して発光素子１９を発光させるための電圧である。
　データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsig、および後述するＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。
　この構成により、駆動部２０は、後述するように、サブ画素１１に対して駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるための補正（Ｖth補正およびμ（移動度）補正）を行い、サブ画素１１に対して画素電圧Ｖsigの書込みを行う。そして、その後に、サブ画素１１の発光素子１９が、書き込まれた画素電圧Ｖsigに応じた輝度で発光するようになっている。
　ここで、アノード２１２は、本開示における「第１の電極」の一具体例に対応する。カソード２１５は、本開示における「第２の電極」の一具体例に対応する。開口部ＷＩＮは、本開示における「発光領域」の一具体例に対応する。絶縁層２１３は、本開示における「第１の絶縁層」の一具体例に対応する。絶縁層２１６は、本開示における「第２の絶縁層」の一具体例に対応する。サブ画素１１Ｒ，１１Ｇ，１１Ｂは、本開示における「第１のサブ画素、第２のサブ画素、および第３のサブ画素」の一具体例に対応する。サブ画素１１Ｗは、本開示における「第４のサブ画素」の一具体例に対応する。
［動作および作用］
　続いて、本実施の形態の表示装置１の動作および作用について説明する。
（全体動作概要）
　まず、図１を参照して、表示装置１の全体動作概要を説明する。映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の処理を行い、映像信号Ｓdisp2を生成する。タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＡＬに対して走査信号ＷＳＡを順次印加するとともに、複数の走査線ＷＳＢＬに対して走査信号ＷＳＢを順次印加することにより、サブ画素１１を順次選択する。電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１１の発光動作および消光動作の制御を行う。データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の輝度に対応する画素電圧Ｖsig、およびＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加する。表示部１０は、駆動部２０から供給された走査信号ＷＳＡ，ＷＳＢ、電源信号ＤＳ、および信号Ｓigに基づいて表示を行う。
（詳細動作）
　次に、１つの画素Ｐixに属する２つのサブ画素１１Ｒ，１１Ｗを例に、表示装置１の詳細動作を説明する。
　図９は、サブ画素１１Ｒ，１１Ｗの動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳＡの波形を示し、（Ｂ）は走査信号ＷＳＢの波形を示し、（Ｃ）は電源信号ＤＳの波形を示し、（Ｄ）は信号Ｓigの波形を示し、（Ｅ）はサブ画素１１Ｒにおける駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｆ）はサブ画素１１Ｒにおける駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示し、（Ｇ）はサブ画素１１Ｗにおける駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｈ）はサブ画素１１Ｗにおける駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。図９（Ｃ）～（Ｆ）では、同じ電圧軸を用いて各波形を示し、同様に、図９（Ｇ），（Ｈ）では、同じ電圧軸を用いて各波形を示している。なお、説明の便宜上、図９（Ｇ），（Ｈ）と同じ電圧軸に、電源信号ＤＳ（図９（Ｃ））および信号Ｓig（図９（Ｄ））の波形と同じものを示している。
　駆動部２０は、１水平期間（１Ｈ）内において、サブ画素１１Ｒ，１１Ｗの初期化を行い（初期化期間Ｐ１）、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるためのＶth補正を行う（Ｖth補正期間Ｐ２）。その後、サブ画素１１Ｒに対して画素電圧ＶsigRの書込みを行うとともに、Ｖth補正とは異なるμ（移動度）補正を行い（書込・μ補正期間Ｐ３）、サブ画素１１Ｒの発光素子１９が、書き込まれた画素電圧ＶsigRに応じた輝度で発光する（発光期間Ｐ４）。その後、同様に、サブ画素１１Ｗに対して画素電圧ＶsigWの書込みを行うとともに、μ（移動度）補正を行い（書込・μ補正期間Ｐ５）、サブ画素１１Ｗの発光素子１９が、書き込まれた画素電圧ＶsigWに応じた輝度で発光する（発光期間Ｐ６）。以下に、その詳細を説明する。
　まず、電源線駆動部２６は、初期化期間Ｐ１に先立つタイミングｔ１において、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図９（Ｃ））。これにより、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒがそれぞれオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、電圧Ｖiniにそれぞれ設定される（図９（Ｆ），（Ｈ））。
　次に、駆動部２０は、タイミングｔ２～ｔ３の期間（初期化期間Ｐ１）において、サブ画素１１Ｒ，１１Ｗを初期化する。具体的には、タイミングｔ２において、データ線駆動部２７が、信号Ｓigを電圧Ｖofsに設定し（図９（Ｄ））、走査線駆動部２３が、走査信号ＷＳＡ，ＷＳＢの電圧を低レベルから高レベルにそれぞれ変化させる（図９（Ａ），（Ｂ））。これにより、サブ画素１１Ｒ，１１Ｗの書込トランジスタＷＳＴｒがそれぞれオン状態になり、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒのゲート電圧Ｖｇがそれぞれ電圧Ｖofsに設定される（図９（Ｅ），（Ｇ））。このようにして、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖofs－Ｖini）は、駆動トランジスタＤＲＴｒの閾値電圧Ｖthよりも大きい電圧にそれぞれ設定され、サブ画素１１Ｒ，１１Ｗがそれぞれ初期化される。
　次に、駆動部２０は、タイミングｔ３～ｔ４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正を行う。具体的には、電源線駆動部２６が、タイミングｔ３において、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図９（Ｃ））。これにより、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsがそれぞれ流れ、ソース電圧Ｖｓがそれぞれ上昇する（図９（Ｆ），（Ｈ））。その際、この例では、ソース電圧Ｖｓは発光素子１９のカソードの電圧Ｖcathよりも低いため、発光素子１９は逆バイアス状態を維持し、発光素子１９には電流は流れない。このようにソース電圧Ｖｓが上昇することにより、ゲート・ソース間電圧Ｖgsが低下するため、電流Ｉdsは低下する。この負帰還動作により、電流Ｉdsは“０”（ゼロ）に向かって収束していく。言い換えれば、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、駆動トランジスタＤＲＴｒの閾値電圧Ｖthと等しくなる（Ｖgs＝Ｖth）ようにそれぞれ収束していく。
　次に、走査線駆動部２３は、タイミングｔ４において、走査信号ＷＳＡ，ＷＳＢの電圧を高レベルから低レベルにそれぞれ変化させる（図９（Ａ），（Ｂ））。これにより、サブ画素１１Ｒ，１１Ｗの書込トランジスタＷＳＴｒはそれぞれオフ状態になる。これと同時に、データ線駆動部２７は、信号Ｓigを画素電圧ＶsigRに設定する（図９（Ｄ））。
　次に、駆動部２０は、タイミングｔ５～ｔ６の期間（書込・μ補正期間Ｐ３）において、サブ画素１１Ｒに対して画素電圧ＶsigRの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３が、タイミングｔ５において、走査信号ＷＳＡの電圧を低レベルから高レベルに変化させる（図９（Ａ））。これにより、サブ画素１１Ｒの書込トランジスタＷＳＴｒはオン状態になり、サブ画素１１Ｒの駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが、電圧Ｖofsから画素電圧ＶsigRに上昇する（図９（Ｅ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが閾値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレインからソースへ電流Ｉdsが流れるため、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇する（図９（Ｆ））。このような負帰還動作により、駆動トランジスタＤＲＴｒの素子ばらつきの影響が抑えられ（μ補正）、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、画素電圧Ｖsigに応じた電圧Ｖemiに設定される。なお、このようなμ補正の方法については、例えば、特開２００６－２１５２１３に記載がある。
　次に、駆動部２０は、タイミングｔ６以降の期間（発光期間Ｐ４）において、サブ画素１１Ｒを発光させる。具体的には、タイミングｔ６において、走査線駆動部２３は、走査信号ＷＳＡの電圧を高レベルから低レベルに変化させる（図９（Ａ））。これにより、サブ画素１１Ｒの書込トランジスタＷＳＴｒがオフ状態になり、サブ画素１１Ｒの駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。そして、駆動トランジスタＤＲＴｒに電流Ｉdsが流れるにつれ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇し（図９（Ｆ））、これにともなって駆動トランジスタＤＲＴｒのゲート電圧Ｖｇも上昇する（図９（Ｅ））。そして、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、発光素子１９の閾値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも大きくなると、発光素子１９のアノード・カソード間に電流が流れ、発光素子１９が発光する。すなわち、発光素子１９の素子ばらつきに応じた分だけソース電圧Ｖｓが上昇し、発光素子１９が発光する。
　次に、データ線駆動部２７は、タイミングｔ７において、信号Ｓigを画素電圧ＶsigWに設定する（図９（Ｄ））。
　次に、駆動部２０は、タイミングｔ８～ｔ９の期間（書込・μ補正期間Ｐ５）において、サブ画素１１Ｗに対して画素電圧ＶsigWの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３が、タイミングｔ８において、走査信号ＷＳＢの電圧を低レベルから高レベルに変化させる（図９（Ｂ））。これにより、書込・μ補正期間Ｐ３の場合と同様に、サブ画素１１Ｗに画素電圧ＶsigWが書込まれるとともに、μ補正が行われる。
　次に、駆動部２０は、タイミングｔ９以降の期間（発光期間Ｐ６）において、サブ画素１１Ｗを発光させる。具体的には、タイミングｔ９において、走査線駆動部２３は、走査信号ＷＳＢの電圧を高レベルから低レベルに変化させる（図９（Ｂ））。これにより、発光期間Ｐ４の場合と同様に、サブ画素１１Ｗの発光素子１９が発光する。
　その後、表示装置１では、所定の期間（１フレーム期間）が経過したのち、発光期間Ｐ４，Ｐ６から書込期間Ｐ１に移行する。駆動部２０は、この一連の動作を繰り返すように表示部１０を駆動する。
（正面方向の輝度と視野角について）
　表示装置１では、サブ画素１１に、複数の開口部ＷＩＮを設けるとともに、そのそれぞれを囲うように、絶縁層２１３に傾斜部分ＰＳ（リフレクタ）を設けている。以下に、この傾斜部分ＰＳの作用について詳細に説明する。
　図１０は、開口部ＷＩＮ付近における、光線のシミュレーション結果の一例を表すものである。この図１０は、発光層２１４（下側）から射出した光が、表示面側（上側）に向かって進む様子を示している。図１０に示したように、開口部ＷＩＮにおける発光層２１４からは、様々な方向に光が射出される。具体的には、発光層２１４から射出される光は、例えば、発光層２１４の法線方向（図１０の上方向）に進み、あるいは、発光層２１４の法線方向からずれた方向に進む。発光層２１４の法線方向からずれた方向に進む光のうちの一部は、絶縁層２１３の傾斜部分ＰＳに入射し、そして反射される。すなわち、この傾斜部分ＰＳでは、図８に示したように、互いに異なる屈折率を有する絶縁層２１３と絶縁層２１６とが、発光層２１４およびカソード２１５を挟んで隣り合っているため、この屈折率の違いにより、光が反射される。そして、この反射光は、表示面側へ進み、表示部１０の外部に取り出される。
　このように、表示部１０では、開口部ＷＩＮを囲うように傾斜部分ＰＳを設けたので、光の外部への取り出し効率を高めることができる。すなわち、例えば、傾斜部分ＰＳを設けない場合には、発光層２１４の法線方向からずれた方向に射出された光は、表示部内で弱められ、またはブラックマトリクス２１９により遮断されるおそれがある。この場合には、発光層２１４から射出した光のうち、表示部の外部へ取り出される光の割合が低下し、光の取り出し効率が低下してしまう。一方、表示部１０では、傾斜部分ＰＳを設け、この傾斜部分ＰＳにおいて光が反射されるようにしたので、光の取り出し効率を高めることができる。
　次に、表示部１０における絶縁層２１３の高さＨと、表示部１０の正面方向の輝度および視野角との関係について説明する。
　図１１Ａ～１１Ｃは、開口部ＷＩＮにおける光線を表すものであり、図１１Ａは、絶縁層２１３の高さＨを高くした場合を示し、図１１Ｂは、高さＨを中程度にした場合を示し、図１１Ｃは、高さＨを低くした場合を示す。図１１Ａ～１１Ｃでは、開口部ＷＩＮの大きさ、および傾斜部分ＰＳの傾斜の角度を互いに等しくしている。
　高さＨが高い場合（図１１Ａ）には、発光層２１４から射出した光線Ｌ１～Ｌ４は、絶縁層２１３と絶縁層２１６の屈折率の違いにより、傾斜部分ＰＳで反射し、表示面の正面方向に進む。すなわち、この場合には、表示装置１の正面方向の輝度が高くなる。
　一方、高さＨが中程度である場合（図１１Ｂ）には、傾斜部分ＰＳの高さが低くなるため、発光層２１４から射出した光線Ｌ１～Ｌ４のうちの光線Ｌ１，Ｌ４は、その傾斜部分ＰＳに入射することなくそのまま直進する。さらに高さＨが低い場合（図１１Ｃ）には、より多くの光線Ｌ１～Ｌ４が、傾斜部分ＰＳに入射することなくそのまま直進する。すなわち、これらの場合には、高さＨが高い場合（図１１Ａ）に比べて、傾斜部分ＰＳに入射することなく、表示面の法線方向からずれた方向に直進する光線が増えるため、表示装置１の視野角が広くなる。
　このように、表示部１０では、絶縁層２１３の高さＨによって、表示部１０の正面方向の輝度、および視野角が変化する。その際、正面方向の輝度と、視野角とは、互いにトレードオフの関係にある。すなわち、高さＨを高くするほど、正面方向の輝度を高くすることができ、一方、高さＨを低くするほど、視野角を広くすることができる。よって、絶縁層２１３の高さＨの設定によって、表示部１０の正面方向の輝度と視野角とのバランスを調整することができる。視野角に関する仕様を満足できる範囲で、正面方向の輝度を高めるためには、例えば、高さＨと開口部ＷＩＮの幅を同じ程度にするのが好ましい。
　また、表示部１０では、このような開口部ＷＩＮを複数設けるようにしたので、製造コストを低減することができる。すなわち、開口部ＷＩＮを複数設けると、開口部ＷＩＮを小さくすることができるため、上述した正面方向の輝度と視野角とのバランスを考慮すると、絶縁層２１３の高さＨを低くすることができる。これにより、絶縁層２１３を形成するための材料の量を抑えることができるとともに、絶縁層２１３を形成する際の時間（タクト）を短くすることができる。このように、表示部１０では、開口部ＷＩＮを複数設けるようにしたので、製造コストを低減することができる。
　また、表示部１０では、このような開口部ＷＩＮを複数設けるようにしたので、消費電力を低減することができる。すなわち、表示部１０では、開口部ＷＩＮを複数設けることにより、大きい開口部を１つ設ける場合に比べて、開口率が低下するおそれがあるが、そのような場合でも、上述したように光の外部への取り出し効率を高めることにより、サブ画素１１の輝度を同等にすることができる。具体的には、例えば、開口部ＷＩＮを複数設けることにより、開口率が半分になった場合でも、光の取り出し効率を２倍にすることにより、発光層２１４における電流密度を変えずに、サブ画素１１の輝度を同等にすることができる。このように、発光層２１４における電流密度を維持したまま開口率を下げることにより、消費電力を低減することができる。また、例えば、開口率が半分になった場合でも、光の取り出し効率を２倍より大きくした場合には、発光層２１４における電流密度を下げつつサブ画素１１の輝度を同等にすることができる。この場合には、消費電力のさらなる低減が可能になる。そしてさらに、発光特性の経時劣化（いわゆる焼き付き）を抑えることができる。すなわち、発光層２１４を構成する有機ＥＬ層は、一般に、電流密度が高いほど経時劣化が生じやすいため、このように電流密度を下げることにより、経時劣化が生じにくくなり、画質を高めることができる。
　また、表示部１０では、アノード２１２のそれぞれに、様々な形状の複数の開口部ＷＩＮをランダムに配置したので、視野角を広くすることができる。以下に、一例として楕円形の開口部ＷＩＮを挙げて説明する。
　図１２Ａ，１２Ｂは、楕円形の開口部ＷＩＮにおける光線を表すものであり、図１２Ａは、楕円の短軸方向における断面図を示し、図１２Ｂは、楕円の長軸方向における断面図を示す。楕円形の開口部ＷＩＮでは、短軸方向と長軸方向とで、光線の進み方が異なる。具体的には、短軸方向では、より多くの光線が傾斜部分ＰＳで反射されるため、表示部１０の正面方向の輝度が高くなる。一方、長軸方向では、例えば、開口部ＷＩＮの中心付近から射出した光線のうちの多くは、傾斜部分ＰＳに入射することなく直進する。すなわち、短軸方向（図１２（Ａ））に比べて長軸方向（図１２（Ｂ））では、光線はより広い範囲に進む。
　表示部１０では、様々な形状の複数の開口部ＷＩＮをランダムに配置している。すなわち、例えば、図７に示したように、各アノード２１２には、垂直方向（縦方向）に長い楕円形の開口部ＷＩＮや、水平方向（横方向）に長い楕円形の開口部ＷＩＮなど、様々な方向を向いた複数の楕円形の開口部ＷＩＮが配置される。これにより、表示部１０では、表示部１０の正面方向の輝度が高くすることができるとともに、様々な方向における視野角を広げることができる。
（外光反射について）
　電子機器は、様々な外光条件下で使用される。具体的には、例えば、テレビジョン受像機やパーソナルコンピュータのモニタでは、電球や蛍光灯などが点灯している環境でしばしば使用され、また、携帯電話は、太陽光が降り注ぐ環境でもしばしば使用される。よって、これらの電子機器に適用される表示装置は、このような外光環境においても、表示画面が見やすいことが望まれる。表示部１０では、アノード２１２のそれぞれに、様々な形状の複数の開口部ＷＩＮをランダムに配置したので、以下に比較例と対比して説明するように、外光の反射により表示画面が見えにくくなるおそれを低減することができ、画質を高めることができる。
（比較例）
　次に、比較例に係る表示装置１Ｓについて説明する。本比較例は、アノード２１２のそれぞれに、複数の正方形の開口部ＷＩＮをマトリクス状に配置したものである。その他の構成は、本実施の形態（図１など）と同様である。
　図１３は、比較例に係る表示部１０Ｓにおける開口部ＷＩＮの配置を表すものである。このように、表示部１０Ｓでは、各アノード２１２において、正方形の開口部ＷＩＮが配置ピッチｄでマトリクス状に配置されている。このような表示部１０Ｓに白色の外光が入射した場合には、開口部ＷＩＮの周期的な配置により回折が生じて、その外光が表示面側に反射され、表示画面が見えにくくなるおそれがある。
　図１４は、白色のサブ画素１１Ｗにおける外光ＬＩの反射を表すものである。白色のサブ画素１１Ｗには、広い範囲の波長の光を通過させる白色のカラーフィルタ２１８が表示面側に設けられているため、白色の外光ＬＩがサブ画素１１Ｗの内部に入射する。この例では、この外光ＬＩは入射角αで入射する。このとき、外光ＬＩのうち、以下の式（３）を満たす波長λの成分の光が互いに強め合い、反射角βで反射される。
　ｎλ＝ｄ（Sinα－Sinβ）　・・・（３）
ここで、ｎは次数であり、１以上の整数（自然数）である。これにより、外光ＬＩに含まれる様々な波長λの光は、その波長λに応じて互いに異なる方向に反射光ＬＯとして反射され、分光される。
　図１５は、白色のサブ画素１１Ｗにおける分光を模式的に表すものであり、図１６は、反射角βの計算結果の一例を表すものである。反射光ＬＯは、外光ＬＩに含まれる光の波長λの範囲に応じた反射角βの範囲にわたって広がって進む。図１５では、そのうち、赤色の反射光ＬＲと、緑色の反射光ＬＧと、青色の反射光ＬＢを示している。図１６は、配置ピッチｄ＝１０［μｍ］、入射角α＝４５［deg］、次数ｎ＝１～３の条件における反射角βの計算結果を示している。ここで、反射光ＬＲの波長λを７００［ｎｍ］とし、反射光ＬＧの波長λを５４６．１［ｎｍ］とし、反射光ＬＢの波長λを４３５．８［ｎｍ］としている。なお、次数ｎが４以上の場合（ｎ≧４）については記載していないが、実際にはこの次数ｎの反射も生じる。図１５，１６に示したように、波長λが長いほど反射角βは小さくなり、また、次数ｎが大きいほど反射角βは小さくなる。また、次数ｎ≧４の場合も考慮すると、広い反射角βの範囲において光が反射されることとなる。
　一方、サブ画素１１Ｒ，１１Ｇ，１１Ｂでは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタ２１８が表示面側に設けられているため、外光ＬＩに含まれるこれらの色の光のみがサブ画素１１Ｒ，１１Ｇ，１１Ｂの内部に入り、開口部ＷＩＮの周期的な配置により回折され、表示面側に反射される。よって、サブ画素１１Ｗの場合のような分光は生じない。しかしながら、例えば、サブ画素１１Ｒでは、赤色の光のみが特定の方向（反射角β）に反射され、サブ画素１１Ｇでは、緑色の光のみが特定の方向（反射角β）に反射され、サブ画素１１Ｂでは、青色の光のみが特定の方向（反射角β）に反射される。
　これにより、ユーザは、様々な反射角βの方向から表示部１０Ｓの表示画面を見たときに、その反射角βに対応した色（波長）の反射光ＬＯが見えてしまう。具体的には、例えば、ある方向から表示画面を見ると表示画面全面がほぼ青色に見える。また、ユーザは、このように反射光ＬＯにより表示画面が見えにくい場合には、そのような状況を回避するため、しばしば、例えばこのような表示部１０Ｓが適用された携帯電話を傾ける。しかしながら、表示部１０Ｓでは、上述したように反射角βの範囲が広いため、例えば他の色（波長）の反射光ＬＯが見えてしまう。具体的には、例えば、ある方向から表示画面を見ると表示画面全面がほぼ青色に見える状況において、これを回避するために携帯電話を傾けた場合、今度は、例えば表示画面全面がほぼ赤色に見える。すなわち、ユーザは、反射光ＬＯにより表示画面が見えにくい状況を容易に回避することができないおそれがある。
　一方、本実施の形態に係る表示部１０では、アノード２１２のそれぞれに、様々な形状の複数の開口部ＷＩＮをランダムに配置している。これにより、表示部１０では、外光ＬＩがある場合でも、複数の開口部ＷＩＮによる回折が生じにくいため、反射光ＬＯにより表示画面が見えにくくなるおそれを低減することができ、画質を高めることができる。
（製造方法について）
　次に、表示装置１の製造方法について説明する。
　図１７は、表示装置１の製造方法の流れ図を表すものである。この製造工程では、発光素子１９以外の素子（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓ）を形成したＴＦＴ基板の上に、発光素子１９やカラーフィルタ２１８などを形成する。以下に、表示装置１の製造方法について詳細に説明する。
　まず、発光素子１９以外の素子を形成したＴＦＴ基板を製造する（ステップＳ１）。具体的には、図４に示したように、基板２００上に、ゲート２０１、絶縁層２０２、ポリシリコン２０３、絶縁層２０４、コンタクト／配線２０５を、例えばフォトリソグラフィにより形成する。このＴＦＴ基板の製造では、例えば液晶表示装置などの製造に用いられる、公知の様々な技術を適用することが可能である。
　次に、絶縁層２１１を形成する（ステップＳ２）。その際、コンタクト２０５のためのコンタクトホールを、フォトリソグラフィによりパターニングして形成する。
　次に、アノード２１２をパターニングして形成する（ステップＳ３）。その際、上記コンタクトホールにコンタクト２０５が形成され、このアノード２１２は、このコンタクト２０５を介して、ポリシリコン２０３に接続される。
　次に、絶縁層２１３をフォトリソグラフィによりパターニングして形成する（ステップＳ４）。
　図１８は、絶縁層２１３を形成する際に用いるマスクを表すものである。この図１８は、そのマスクのうちの１つの画素Ｐixに対応する部分のみを示している。図１８のうち黒色で示した部分に絶縁層２１３が形成されるように、すなわち、白色で示した部分が開口部ＷＩＮになるように、フォトリソグラフィを行う。フォトリソグラフィでは、一般に、例えば開口部ＷＩＮの角の部分はしばしば丸くなる。これにより、各開口部ＷＩＮは、図７に示したように、丸みを帯びた形状になる。
　図１８に示したマスクパターンは、ＣＡＤ（Computer Aided Design）ツールにおいて、例えば、ボロノイ図を利用して生成することができる。すなわち、例えば、複数の母点を発生させ、各母点をつなぐ線分の垂直２等分線を生成することにより、ボロノイ図を生成することができる。その際、ボロノイ図の各領域の面積が互いにほぼ同じになるように、母点を発生させることが好ましい。このように、ボロノイ図を利用してマスクパターンを生成することにより、プログラムによりマスクパターンを生成することができるため、パターン設計を容易にすることができる。なお、これに限定されるものではなく、例えば、設計者がＣＡＤツール上で自らパターンを描いてもよい。
　次に、発光層２１４を形成する（ステップＳ５）。発光層２１４は、各サブ画素１１に対応した色（赤色、緑色、青色、白色）の光を発する発光材料を蒸着することにより生成される。その蒸着工程では、例えば、アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗに対応する領域がそれぞれ開口している４枚のマスクを用いて蒸着する。
　次に、カソード２１５を形成する（ステップＳ６）。カソード２１５は、例えば、表示部１０の有効表示領域に対応する領域（エリア）が開口している、いわゆるエリアマスクを用いて、表示部１０全体にわたり一様に形成される。
　次に、表示部１０全体にわたり、絶縁層２１６を一様に形成する（ステップＳ７）。
　次に、ステップＳ７において生成した基板に、カラーフィルタ２１８やブラックマトリクス２１９などが形成された基板２２０を貼り合わせる（ステップＳ８）。具体的には、例えば、まず、真空中において、これらの基板のうちの一方または両方に、例えば有効表示領域を囲うようにシールを形成し、貼り合わせ用の樹脂を滴下する。その後、真空中で、これらの基板を重ね合わせる。その後、真空度を下げ大気圧に戻す。これにより、滴下した樹脂がシールした領域内で広がって絶縁層２１７となり、これらの基板が貼り合わされる。なお、その際、さらに機械的に圧力をかけてもよい。
　以上のフローにより、表示装置１を製造することができる。
［効果］
　以上のように本実施の形態では、様々な形状の複数の開口部をランダムに配置したので、外光の反射により表示画面が見えにくくなるおそれを低減することができ、画質を高めることができる。
　本実施の形態では、様々な形状の複数の開口部を配置したので、視野角を広くすることができ、画質を高めることができる。
［変形例１－１］
　上記実施の形態では、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗ（アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗ）の全てにおいて、様々な形状の複数の開口部ＷＩＮをランダムに配置したが、これに限定されるものではなく、これに代えて、例えば、４つのサブ画素１１のうちの少なくとも１つにおいて、様々な形状の複数の開口部ＷＩＮをランダムに配置し、その他のサブ画素１１において、所定の開口部ＷＩＮを規則的に配置してもよい。
［変形例１－２］
　上記実施の形態では、開口部ＷＩＮの配置パターンＰatを、サブ画素１１間で互いに同じにしたが、これに限定されるものではなく、これに代えて、例えば、図１９に示すように、１つの画素Ｐixに属する４つのサブ画素１１間で互いに異なるようにしてもよい。この例では、サブ画素１１Ｒにおいて開口部ＷＩＮを配置パターンＰat1で配置し、サブ画素１１Ｇにおいて開口部ＷＩＮを配置パターンＰat2で配置し、サブ画素１１Ｗにおいて開口部ＷＩＮを配置Ｐat3で配置し、サブ画素１１Ｂにおいて開口部ＷＩＮを配置パターンＰat4で配置している。ここで、配置パターンＰat1～Ｐat4は、それぞれ、様々な形状の複数の開口部ＷＩＮがランダムに配置されたものである。なお、これに限定されるものではなく、これに代えて、例えば、配置パターンＰat1～Ｐat4のうちの少なくとも１つが、様々な形状の複数の開口部ＷＩＮがランダムに配置されたものであり、他の配置パターンは、例えば、所定の開口部ＷＩＮが規則的に配置されたものであってもよい。
［変形例１－３］
　上記実施の形態では、開口部ＷＩＮの配置パターンＰatを、画素Ｐix間で互いに同じにしたが、これに限定されるものではなく、これに代えて、例えば、図２０，２１に示すように、隣り合う画素Ｐix間で互いに異なるようにしてもよい。図２０の例では、ある画素Ｐixに属する４つのサブ画素１１では、開口部ＷＩＮを配置パターンＰat1で配置し、その画素Ｐixの垂直方向（縦方向）および水平方向（横方向）に隣り合う画素Ｐixに属する４つのサブ画素１１では、開口部ＷＩＮを配置パターンＰat2で配置している。ここで、配置パターンＰat1，Ｐat2は、それぞれ、様々な形状の複数の開口部ＷＩＮがランダムに配置されたものである。また、図２１の例では、ある画素Ｐixに属する４つのサブ画素１１では、変形例１－２のように、開口部ＷＩＮを配置パターンＰat1～Ｐat4で配置し、その画素Ｐixの垂直方向および水平方向に隣り合う画素Ｐixに属する４つのサブ画素１１では、同様に、開口部ＷＩＮを配置パターンＰat5～Ｐat8で配置している。ここで、配置パターンＰat1～Ｐat8は、それぞれ、様々な形状の複数の開口部ＷＩＮがランダムに配置されたものである。このように構成することにより、以下に示すように、画素Ｐixのピッチ（画素ピッチ）に起因する外光反射をさらに低減することができる。
　図２２は、全ての画素Ｐixにおいて配置パターンPatを互いに同じにした場合の、反射角βの計算結果の一例を表すものである。この例では、画素ピッチを、６０［μｍ］にしている。この場合でも、図１６の場合と同様に、波長λが長いほど反射角βは小さくなり、また、次数ｎが大きいほど反射角βは小さくなる。なお、この場合には、反射角βの範囲は、図１６の場合に比べて狭いため、ユーザは、例えば携帯電話を傾けることにより、反射光により表示画面が見えにくい状況を回避することができる場合もある。しかしながら、表示画面が見えにくい状況があることには変わりはない。
　一方、本変形例では、開口部ＷＩＮの配置パターンＰatを、隣り合う画素Ｐix間で互いに異なるようにしたので、画素ピッチに起因する外光反射を低減することができ、反射光ＬＯにより表示画面が見えにくくなるおそれを低減することができる。
　また、図２０，２１の例では、配置パターンＰat1～Ｐat8は、それぞれ、様々な形状の複数の開口部ＷＩＮがランダムに配置されたものとしたが、これに限定されるものではない。例えば、図２０の例において、配置パターンＰat1，Ｐat2の両方が、所定の開口部ＷＩＮが規則的に配置されたものであってもよい。この場合の例を図２３に示す。この例では、各アノード２１２には、複数の円形の開口部ＷＩＮが、いわゆる細密充填配置により配置されている。そして、開口部ＷＩＮの大きさが、垂直方向（縦方向）および水平方向（横方向）に隣り合う画素Ｐix間で、互いに異なっている。この場合でも、画素ピッチに起因する外光反射を低減することができ、反射光ＬＯにより表示画面が見えにくくなるおそれを低減することができる。
［変形例１－４］
　上記実施の形態では、複数の開口部ＷＩＮの面積を互いにほぼ等しくしたが、これに限定されるものではなく、これに代えて、面積が開口部ＷＩＮによって異なるようにしてもよい。この場合には、外光ＬＩがある場合でも、複数の開口部ＷＩＮによる回折がさらに生じにくいため、反射光ＬＯにより表示画面が見えにくくなるおそれをさらに低減することができる。
［変形例１－５］
　上記実施の形態では、様々な形状の複数の開口部ＷＩＮをランダムに配置したが、これに限定されるものではなく、これに代えて、例えば図２４に示すように、様々な形状の複数の開口部ＷＩＮを、所定のパターンで規則的に配置してもよい。この例では、円形の開口部ＷＩＮ１の周囲に、６つの楕円形の開口部ＷＩＮ２を、その開口部ＷＩＮ１を取り囲むように配置している。すなわち、いわゆる細密充填配置と同様に、開口部ＷＩＮ１，ＷＩＮ２のうちの３つを互いに隣り合うように配置している。そして、これらの６つの楕円形の開口部ＷＩＮ２を、向きが互いに異なるように配置している。このように開口部ＷＩＮ１，ＷＩＮ２を配置した場合でも、比較例の場合に比べて回折が生じにくいため、反射光ＬＯにより表示画面が見えにくくなるおそれをさらに低減することができる。また、楕円形の開口部ＷＩＮ２の向きが互いに異なるようにしたので、視野角を広くすることができる。
　なお、この例では、円形の開口部ＷＩＮ１および楕円形の開口部ＷＩＮ２を用いたが、これに限定されるものではなく、図２５Ａ～２５Ｅに示すような様々な形状の開口部を用いてもよい。具体的には、例えば、開口部ＷＩＮの形状を、図２５Ａに示したように、正方形の角を丸くしたような形状にしてもよいし、図２５Ｂに示したように、長方形の角を丸くしたような形状にしてもよいし、図２５Ｃ～２５Ｅに示したように、複数の楕円を組み合わせた形状にしてもよい。
［変形例１－６］
　上記実施の形態では、図４に示したように、カソード２１５の上に絶縁層２１６を形成したが、これに限定されるものではない。この絶縁層２１６は、発光層２１４に水分が侵入し、発光効率などの特性が変化するのを防止する機能を有しているが、この水分の侵入に起因する諸問題が他の技術により解決できる場合には、図２６に示すように、絶縁層２１６を省いてもよい。この例では、カソード２１５は、封止用の樹脂である絶縁層３１７を介して、カラーフィルタ２１８やブラックマトリクス２１９が表面に形成された基板２２０と貼り合わせられている。絶縁層２１３，３１７の屈折率は、上記実施の形態における絶縁層２１３，２１６と同様に、開口部ＷＩＮを囲う絶縁層２１３の傾斜部分ＰＳにおいて、発光層２１４から射出した光が反射されるように設定される。具体的には、絶縁層３１７の屈折率をｎ１とし、絶縁層２１３の屈折率をｎ２としたときに、式（１），（２）を満たすことが望ましい。
［変形例１－７］
　上記実施の形態では、図４，５に示したように、赤色、青色、緑色、白色の光を発する発光層２１４を設けたが、これに限定されるものではなく、図２７，２８に示すように、白色の光を発する発光層３２０を設けてもよい。発光層３２０は、黄色発光層３１４および青色発光層３１５から構成されるものである。この例では、黄色発光層３１４はアノード２１２側に配置され、青色発光層３１５はカソード２１５側に配置されている。黄色発光層３１４は、黄色の光を発する有機ＥＬ層であり、青色発光層３１５は、青色の光を発する有機ＥＬ層である。黄色発光層３１４から射出した黄色の光と、青色発光層３１５から射出した青色の光は、混ざり合って白色光となる。そして、図２８に示したように、サブ画素１１Ｒ，１１Ｇ，１１Ｂでは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタ２１８により、この白色光から赤色成分、緑色成分、青色成分がそれぞれ分離され出力される。また、サブ画素１１Ｗでは、白色（Ｗ）のカラーフィルタ２１８により白色光の色域が調整される。なお、この例では、発光層３２０において、黄色発光層３１４をアノード２１２側に配置するとともに、青色発光層３１５をカソード２１５側に配置したが、これに限定されるものではなく、これに代えて、例えば、黄色発光層３１４をカソード２１５側に配置するとともに、青色発光層３１５をアノード２１２側に配置してもよい。
［変形例１－８］
　上記実施の形態では、画素Ｐixにおいてサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗを２行２列で配置した表示部１０を用いたが、これに限定されるものではない。以下に、本変形例について以下に詳細に説明する。
　図２９は、変形例に係る表示部３０の一構成例を表すものである。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１２（１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗ）を有している。各サブ画素１２は、六角形の形状を有するものである。この例では、画素Ｐixにおいて、サブ画素１２Ｒとサブ画素１２Ｗを、垂直方向（縦方向）に並んで配置し、サブ画素１２Ｇとサブ画素１２Ｂを、垂直方向に並んで配置している。また、垂直方向おいて、サブ画素１２Ｒ，１２Ｗを、サブ画素１２Ｇ，１２Ｂと、サブ画素１２の半分だけずらして配置している。具体的には、画素Ｐixにおいて、サブ画素１２Ｇを、サブ画素１２Ｒの右上に配置し、サブ画素１２Ｂをサブ画素１２Ｗの右上に配置している。言い換えれば、表示部３０では、３つのサブ画素１２を互いに隣り合うように配置している。
　図３０は、他の変形例に係る表示部４０の一構成例を表すものである。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３つのサブ画素１３（１３Ｒ，１３Ｇ，１３Ｂ）を有している。各サブ画素１３は、垂直方向（縦方向）に延伸する長方形の形状を有している。この表示部４０では、３つのサブ画素１３Ｒ，１３Ｇ，１３Ｂを、画素Ｐixにおいて、水平方向（横方向）にこの順で並設している。
　このような場合でも、各サブ画素１２，１３に対応するアノード２１２に、様々な形状の複数の開口部ＷＩＮをランダムに配置することにより、上記実施の形態の場合と同様の効果を得ることができる。
［変形例１－９］
　上記実施の形態では、図１８に示したようなマスクを用いてフォトリソグラフィを行いた。その際、図１８のうち黒色で示した部分に絶縁層２１３が形成されるように、すなわち、白色で示した部分が開口部ＷＩＮになるように、フォトリソグラフィを行った。この白色で示した多角形における各頂点の角度は大きいことが望ましい。例えば、図３１Ａに示すマスク部分Ｗ１のように、角度が小さい場合（例えば４５度以下）には、その付近では、発光層２１４（図４）が充分に形成されず、例えばアノード２１２とカソード２１５がショートし輝度が低下するおそれがある。一方、例えば、図３１Ｂに示すマスク部分Ｗ２のように、頂点の数を増やすことにより角度を大きくした場合には、発光層２１４を形成しやすくすることができ、輝度が低下するおそれを低減することができる。
［変形例１－１０］
　上記実施の形態では、例えばボロノイ図を利用したパターンを用いて、複数の開口部ＷＩＮをランダムに配置したが、これに限定されるものではなく、これに代えて、例えば、複数の開口部ＷＩＮを、周期性はないものの秩序があるパターンで配置してもよい。具体的には、例えば、ペンローズタイルを利用したパターン、フィボナッチ螺旋を利用したパターンなどを用いることができる。以下に、これらについて詳細に説明する。
　図３２は、ペンローズタイルを利用したパターンを表すものである。この図３２は、あるサブ画素１１におけるマスクの一例を示しており、白色で示した部分が開口部ＷＩＮになるように、フォトリソグラフィを行う。ペンローズタイルは、よく知られているように、２種類の複数の菱形を隙間なく敷き詰めたものである。この例では、これらの菱形の領域のそれぞれに、開口部ＷＩＮとなるべき部分を配置している。図３２において、頂点の角度が小さいため輝度が低下するおそれがある場合には、例えば図３３Ａに示すマスク部分Ｗ３のように、頂点の数を増やすことにより頂点の角度を大きくすることができる。また、例えば図３３Ｂに示すように、開口部ＷＩＮとなるべき部分の数を減らすとともに、開口部ＷＩＮとなるべき部分を、互いに隣接する複数の菱形の領域をまたがるように配置してもよい。これにより、設計の自由度を高めることができ、頂点の角度を大きくすることができる。
　図３４は、フィボナッチ螺旋を利用したパターンを表すものであり、図３５は、フィボナッチ螺旋を表すものである。フィボナッチ螺旋は、よく知られているように、フィボナッチ数列に基づいて描かれるものである。図３４に示したパターンは、図３５に示したフィボナッチ螺旋のうちの一部のパターンを用いたものである。フィボナッチ螺旋を利用したパターンは、図３４に示したパターンに限定されるものではなく、図３５に示したフィボナッチ螺旋のうちのどの部分のパターンを用いてもよい。
　周期性はないものの秩序があるパターンは、これらに限定されるものではない。例えば、図３６に示すように、５角形を隙間なく敷き詰めたもの（ペンタゴンタイリング）もある。この５角形は、この例では、５つの辺のうちの４辺が同じ長さになっている。この例では、これらの５角形の領域のそれぞれに、開口部ＷＩＮとなるべき部分を配置している。このように構成することにより、各頂点の角度を大きくすることができる。
　また、例えば、準結晶において見られる原子配列に基づいたパターンを用いてもよい。準結晶は、結晶のような並進対称性を有さないものの、原子配列に秩序が見られるものである。準結晶の原子配列を有する物質としては、例えば、アルミニウム・パラジウム・マンガン（Ａｌ－Ｐｄ－Ｍｎ）合金が知られている。このような準結晶の原子配列と同様に開口部ＷＩＮを配列することにより、周期性はないものの秩序があるパターンを実現することができる。
　このように、複数の開口部ＷＩＮを、周期性はないものの秩序があるパターンで配置しても、上記実施の形態の場合と同様に、外光の反射により表示画面が見えにくくなるおそれを低減することができ、画質を高めることができる。
［その他の変形例］
　上記実施の形態および変形例に限定されるものではなく、これに代えて、例えば、上記実施の形態および変形例のうちの２つ以上を組み合わせてもよい。
＜２．第２の実施の形態＞
　次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、白色のサブ画素１１Ｗにおいて、他のサブ画素１１Ｒ，１１Ｇ，１１Ｂよりも少ない数の開口部ＷＩＮ３を設けた表示部５０を備えたものである。その他の構成は、上記第１の実施の形態（図１など）と同様である。なお、上記第１の実施の形態に係る表示装置と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
　図３７は、表示部５０に係る開口部ＷＩＮの配置を模式的に表すものである。各アノード２１２Ｒ，２１２Ｇ，２１２Ｂには、上記第１の実施の形態に係る表示部１０と同様に、様々な形状の複数の開口部ＷＩＮが、ランダムに配置されている。一方、アノード２１２Ｗには、この例では大きな開口部ＷＩＮ３が１つ配置されている。
　この構成により、表示部５０では、白色（Ｗ）のサブ画素１１Ｗにおいて外光ＬＩの回折を生じにくくすることができ、反射光ＬＯにより表示画面が見えにくくなるおそれを低減することができる。すなわち、白色（Ｗ）のサブ画素１１Ｗには、広い範囲の波長の光を通過させる白色のカラーフィルタ２１８が形成されているため、白色の外光ＬＩがサブ画素１１Ｗの内部に入射する。よって、このサブ画素１１Ｗ内において回折が生じた場合には、上記第１の実施の形態の比較例に示したように、広い反射角βの範囲において光が反射されるため、反射光ＬＯにより表示画面が見えにくくなるおそれがある。一方、表示部５０では、白色（Ｗ）のサブ画素１１Ｗにおいて、単一の開口部ＷＩＮ３を形成したので、回折が生ずるおそれを低減することができる。これにより、反射光ＬＯにより表示画面が見えにくくなるおそれを低減することができるため、画質を高めることができる。
　以上のように本実施の形態では、白色のサブ画素において単一の開口部を設けたので、外光の反射により表示画面が見えにくくなるおそれを低減することができ、画質を高めることができる。
［変形例２－１］
　上記実施の形態では、白色のサブ画素１１Ｗ（アノード２１２Ｗ）において単一の開口部ＷＩＮ３を設けたが、これに限定されるものではなく、これに代えて、例えば図３８に示すように、他のサブ画素１１Ｒ，１１Ｇ，１１Ｂ（アノード２１２Ｒ，２１２Ｇ，２１２Ｂ）に比べて少ない数の複数の開口部ＷＩＮ３を設けてもよい。その際、開口率を高めるため、開口部ＷＩＮ３のそれぞれの面積は大きいことが望ましい。
［変形例２－２］
　上記実施の形態では、アノード２１２Ｒ，２１２Ｇ，２１２Ｂにおいて、様々な形状の複数の開口部ＷＩＮをランダムに配置したが、これに限定されるものではなく、これに代えて、例えば、図３９Ａに示すように、これらのアノード２１２Ｒ，２１２Ｇ，２１２Ｂにおいて、所定の開口部ＷＩＮを規則的に配置してもよい。
　また、この場合において、図３９Ｂ～３９Ｄに示すように、アノード２１２Ｗに、アノード２１２Ｒ，２１２Ｇ，２１２Ｂに配置された開口部ＷＩＮと同じ大きさの開口部ＷＩＮ３を、より少ない数だけ配置してもよい。具体的には、例えば、図３９Ｂに示したように、アノード２１２Ｗに、開口部ＷＩＮ３を広いピッチで配置してもよいし、図３９Ｃに示したように、アノード２１２Ｗの一部に、開口部ＷＩＮＥを狭いピッチで配置してもよいし、図３９Ｄに示したように、アノード２１２Ｗに、開口部ＷＩＮ３をランダムに配置してもよい。
＜３．適用例＞
　次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。
　図４０は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０は、上記実施の形態等に係る表示装置により構成されている。
　上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。
　以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
　例えば、上記各実施の形態等では、書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒをＮＭＯＳで構成したが、これに限定されるものではなく、これに代えて、これらのトランジスタのうちの一方または双方をＰＭＯＳで構成してもよい。
　また、例えば、上記各実施の形態等では、サブ画素をいわゆる「２Ｔｒ１Ｃ」の構成にしたが、これに限定されるものではなく、その他の素子を追加して構成してもよい。具体的には、例えば、図４１に示すサブ画素１４Ａのように、発光素子１９と並列接続された容量素子Ｃsubを設け、いわゆる「２Ｔｒ２Ｃ」の構成にしてもよい。また、例えば、図４２に示すサブ画素１４Ｂのように、駆動トランジスタＤＲＴｒへの電源信号ＤＳの供給を制御する電源トランジスタＤＳＴｒを設け、いわゆる「３Ｔｒ１Ｃ」の構成にしてもよい。
　また、例えば、上記各実施の形態等では、いわゆるトップエミッション型の発光素子１９を用いたが、これに限定されるものではなく、これに代えて、例えば、発光層２１４から射出した光が、支持基板である基板２００の方向に進む、いわゆるボトムエミッション型の発光素子を用いてもよい。
　また、例えば、上記各実施の形態では、表示装置は、有機ＥＬ表示素子を有するものとしたが、これに限定されるものではなく、電流駆動型の表示素子を有するものであれば、どのような表示装置であってもよい。
　なお、本技術は以下のような構成とすることができる。
（１）単一の第１の電極と、前記第１の電極の積層方向に設けられた単一の第２の電極と、前記第１の電極と前記第２の電極との間に挿設された発光層とを含むサブ画素を複数有する画素を備え、
　前記複数のサブ画素のうちの少なくとも１つは、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる２以上の発光領域を含む複数の発光領域を有する
　表示装置。
（２）前記複数の発光領域を有するサブ画素は、
　前記第１の電極の上に形成され、各発光領域に対応する位置に開口部を有する第１の絶縁層と、
　前記第２の電極の上に形成された、前記第１の絶縁層の屈折率と異なる屈折率の第２の絶縁層を有し、
　前記開口部の底部に、前記第１の電極、前記発光層、前記第２の電極、前記第２の絶縁層が順次積層されている
　前記（１）に記載の表示装置。
（３）前記複数のサブ画素のそれぞれが、前記複数の発光領域を有する
　前記（１）または（２）に記載の表示装置。
（４）前記複数の発光領域は、前記複数のサブ画素間で互いに同じ配置パターンで配置されている
　前記（３）に記載の表示装置。
（５）前記複数の発光領域は、前記複数のサブ画素間で互いに異なる配置パターンで配置されている
　前記（３）に記載の表示装置。
（６）前記画素を複数備え、
　隣り合う画素における対応するサブ画素の前記配置パターンは互いに同じである
　前記（４）または（５）に記載の表示装置。
（７）前記画素を複数備え、
　隣り合う画素における対応するサブ画素の前記配置パターンは互いに異なる
　前記（４）または（５）に記載の表示装置。
（８）前記複数のサブ画素は、基本色光を発光する第１のサブ画素、第２のサブ画素、および第３のサブ画素と、非基本色光を発光する第４のサブ画素である
　前記（３）から（７）のいずれかに記載の表示装置。
（９）前記第４のサブ画素における前記発光領域の数は、他のサブ画素における前記発光領域の数よりも少ない
　前記（８）に記載の表示装置。
（１０）前記複数のサブ画素は、基本色光を発光する第１のサブ画素、第２のサブ画素、および第３のサブ画素である
　前記（３）から（７）のいずれかに記載の表示装置。
（１１）前記複数のサブ画素は、基本色光を発光する第１のサブ画素、第２のサブ画素、および第３のサブ画素と、非基本色光を発光する第４のサブ画素であり、
　前記第１のサブ画素、前記第２のサブ画素、および前記第３のサブ画素は、複数の発光領域を有し、
　前記第４のサブ画素は、単一の発光領域を有する
　前記（１）または（２）に記載の表示装置。
（１２）前記複数の発光領域のうちの互いに隣り合う発光領域は、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる
　前記（１）から（１１）のいずれかに記載の表示装置。
（１３）前記複数の発光領域は、ボロノイ図に基づく配置パターンで配置されている。
　前記（１）から（１２）のいずれかに記載の表示装置。
（１４）前記複数の発光領域は、周期性はなくかつ秩序がある配置パターンで配置されている
　前記（１）から（１２）のいずれかに記載の表示装置。
（１５）前前記配置パターンは、ペンローズタイルに基づくものである
　前記（１４）に記載の表示装置。
（１６）前前記配置パターンは、フィボナッチ螺旋に基づくものである
　前記（１４）に記載の表示装置。
（１７）前前記配置パターンは、５角形を隙間なく敷き詰めたパターンに基づくものである
　前記（１４）に記載の表示装置。
（１８）前前記配置パターンは、準結晶の原子配列に基づくものである
　前記（１４）に記載の表示装置。
（１９）前記複数の発光領域のそれぞれの形状は、円形または楕円形である
　前記（１）から（１２）のいずれかに記載の表示装置。
（２０）前記複数の発光領域のうちの３つの発光領域が互いに隣り合うように配置されている
　前記（１９）に記載の表示装置。
（２１）表示装置と
　前記表示装置に対して動作制御を行う制御部と
　を備え、
　前記表示装置は、単一の第１の電極と、前記第１の電極の積層方向に設けられた単一の第２の電極と、前記第１の電極と前記第２の電極との間に挿設された発光層とを含むサブ画素を複数有する画素を有し、
　前記複数のサブ画素のうちの少なくとも１つは、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる２以上の発光領域を含む複数の発光領域を有する
　電子機器。
　本出願は、日本国特許庁において２０１３年５月２８日に出願された日本特許出願番号２０１３－１１２０７４号および、２０１３年１０月３０日に出願された日本特許出願番号２０１３－２２５５３４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (21)

  1. 　単一の第１の電極と、前記第１の電極の積層方向に設けられた単一の第２の電極と、前記第１の電極と前記第２の電極との間に挿設された発光層とを含むサブ画素を複数有する画素を備え、
    　前記複数のサブ画素のうちの少なくとも１つは、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる２以上の発光領域を含む複数の発光領域を有する
    　表示装置。
  2. 　前記複数の発光領域を有するサブ画素は、
    　前記第１の電極の上に形成され、各発光領域に対応する位置に開口部を有する第１の絶縁層と、
    　前記第２の電極の上に形成された、前記第１の絶縁層の屈折率と異なる屈折率の第２の絶縁層を有し、
    　前記開口部の底部に、前記第１の電極、前記発光層、前記第２の電極、前記第２の絶縁層が順次積層されている
    　請求項１に記載の表示装置。
  3. 　前記複数のサブ画素のそれぞれが、前記複数の発光領域を有する
    　請求項１に記載の表示装置。
  4. 　前記複数の発光領域は、前記複数のサブ画素間で互いに同じ配置パターンで配置されている
    　請求項３に記載の表示装置。
  5. 　前記複数の発光領域は、前記複数のサブ画素間で互いに異なる配置パターンで配置されている
    　請求項３に記載の表示装置。
  6. 　前記画素を複数備え、
    　隣り合う画素における対応するサブ画素の前記配置パターンは互いに同じである
    　請求項４に記載の表示装置。
  7. 　前記画素を複数備え、
    　隣り合う画素における対応するサブ画素の前記配置パターンは互いに異なる
    　請求項４に記載の表示装置。
  8. 　前記複数のサブ画素は、基本色光を発光する第１のサブ画素、第２のサブ画素、および第３のサブ画素と、非基本色光を発光する第４のサブ画素である
    　請求項３に記載の表示装置。
  9. 　前記第４のサブ画素における前記発光領域の数は、他のサブ画素における前記発光領域の数よりも少ない
    　請求項８に記載の表示装置。
  10. 　前記複数のサブ画素は、基本色光を発光する第１のサブ画素、第２のサブ画素、および第３のサブ画素である
    　請求項３に記載の表示装置。
  11. 　前記複数のサブ画素は、基本色光を発光する第１のサブ画素、第２のサブ画素、および第３のサブ画素と、非基本色光を発光する第４のサブ画素であり、
    　前記第１のサブ画素、前記第２のサブ画素、および前記第３のサブ画素は、複数の発光領域を有し、
    　前記第４のサブ画素は、単一の発光領域を有する
    　請求項１に記載の表示装置。
  12. 　前記複数の発光領域のうちの互いに隣り合う発光領域は、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる
    　請求項１に記載の表示装置。
  13. 　前記複数の発光領域は、ボロノイ図に基づく配置パターンで配置されている。
    　請求項１に記載の表示装置。
  14. 　前記複数の発光領域は、周期性はなくかつ秩序がある配置パターンで配置されている
    　請求項１に記載の表示装置。
  15. 　前記配置パターンは、ペンローズタイルに基づくものである
    　請求項１４に記載の表示装置。
  16. 　前記配置パターンは、フィボナッチ螺旋に基づくものである
    　請求項１４に記載の表示装置。
  17. 　前記配置パターンは、５角形を隙間なく敷き詰めたパターンに基づくものである
    　請求項１４に記載の表示装置。
  18. 　前記配置パターンは、準結晶の原子配列に基づくものである
    　請求項１４に記載の表示装置。
  19. 　前記複数の発光領域のそれぞれの形状は、円形または楕円形である
    　請求項１に記載の表示装置。
  20. 　前記複数の発光領域のうちの３つの発光領域が互いに隣り合うように配置されている
    　請求項１９に記載の表示装置。
  21. 　表示装置と
    　前記表示装置に対して動作制御を行う制御部と
    　を備え、
    　前記表示装置は、単一の第１の電極と、前記第１の電極の積層方向に設けられた単一の第２の電極と、前記第１の電極と前記第２の電極との間に挿設された発光層とを含むサブ画素を複数有する画素を有し、
    　前記複数のサブ画素のうちの少なくとも１つは、形状、大きさ、および配置の向きのうちの少なくとも１つが互いに異なる２以上の発光領域を含む複数の発光領域を有する
    　電子機器。
PCT/JP2014/058657 2013-05-28 2014-03-26 表示装置および電子機器 WO2014192396A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020157031876A KR102203421B1 (ko) 2013-05-28 2014-03-26 표시 장치 및 전자 기기
JP2015519715A JP6414056B2 (ja) 2013-05-28 2014-03-26 表示装置および電子機器
US14/892,704 US10439006B2 (en) 2013-05-28 2014-03-26 Controlling luminance of a display unit
CN201480029224.3A CN105230125B (zh) 2013-05-28 2014-03-26 显示装置和电子设备
CN201811062313.4A CN109659334B (zh) 2013-05-28 2014-03-26 显示装置和电子设备

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013112074 2013-05-28
JP2013-112074 2013-05-28
JP2013-225534 2013-10-30
JP2013225534 2013-10-30

Publications (1)

Publication Number Publication Date
WO2014192396A1 true WO2014192396A1 (ja) 2014-12-04

Family

ID=51988439

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/058657 WO2014192396A1 (ja) 2013-05-28 2014-03-26 表示装置および電子機器

Country Status (6)

Country Link
US (1) US10439006B2 (ja)
JP (1) JP6414056B2 (ja)
KR (1) KR102203421B1 (ja)
CN (2) CN109659334B (ja)
TW (1) TWI674671B (ja)
WO (1) WO2014192396A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405985A (zh) * 2015-11-02 2016-03-16 固安翌光科技有限公司 一种oled屏体及其制备方法
JP2019207836A (ja) * 2018-05-30 2019-12-05 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、有機ｅｌ表示パネルの製造方法
JP2020144196A (ja) * 2019-03-05 2020-09-10 株式会社デンソー ヘッドアップディスプレイ装置
JP2021511551A (ja) * 2018-02-01 2021-05-06 武漢華星光電半導体顕示技術有限公司Ｗｕｈａｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｓｏｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ 画素配列構造
JP2023072663A (ja) * 2021-11-12 2023-05-24 エルジー ディスプレイ カンパニー リミテッド 大面積表示装置及び大面積表示装置駆動システム
WO2023095857A1 (ja) * 2021-11-26 2023-06-01 ソニーセミコンダクタソリューションズ株式会社 発光装置及び電子機器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017055971A1 (en) * 2015-10-01 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
FR3050873A1 (fr) * 2016-04-29 2017-11-03 Commissariat Energie Atomique Dispositif optoelectronique organique matriciel.
WO2017204150A1 (ja) * 2016-05-24 2017-11-30 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、その製造方法
US10505145B2 (en) * 2016-07-26 2019-12-10 Samsung Display Co., Ltd. Display device
WO2018139171A1 (ja) * 2017-01-26 2018-08-02 ソニー株式会社 表示装置、電子機器、及び表示装置の製造方法
KR20180095154A (ko) * 2017-02-16 2018-08-27 삼성디스플레이 주식회사 발광 표시 장치
KR102334953B1 (ko) * 2017-06-12 2021-12-02 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN109301075B (zh) * 2017-07-25 2020-07-03 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
JP2019114484A (ja) * 2017-12-26 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 表示素子、及び電子機器
CN109994509A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN115493480A (zh) 2018-01-16 2022-12-20 太平洋灯光全息图公司 使用电磁场计算的三维显示方法、显示屏及系统
KR102490894B1 (ko) * 2018-02-08 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110767672B (zh) * 2018-08-06 2020-11-17 云谷（固安）科技有限公司 显示面板、显示屏及显示终端
CN110767830A (zh) * 2018-12-28 2020-02-07 云谷（固安）科技有限公司 透明oled基板、阵列基板、显示屏及显示装置
TWI691109B (zh) * 2019-05-09 2020-04-11 友達光電股份有限公司 顯示裝置及其製造方法
US11347185B2 (en) 2020-09-17 2022-05-31 Pacific Light & Hologram, Inc. Displaying three-dimensional objects
CN112271263B (zh) * 2020-09-27 2022-04-19 云谷（固安）科技有限公司 显示面板和显示装置
CN112186123B (zh) * 2020-09-30 2022-08-30 厦门天马微电子有限公司 显示面板和显示装置
KR20220052657A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 표시패널 및 표시패널을 포함하는 표시장치
CN112436043A (zh) * 2020-11-26 2021-03-02 合肥视涯技术有限公司 有机发光显示面板及其制作方法、有机发光显示装置
CN112436044A (zh) * 2020-11-26 2021-03-02 合肥视涯技术有限公司 有机发光显示面板及其制作方法、有机发光显示装置
WO2023093270A1 (zh) * 2021-11-24 2023-06-01 深圳市洲明科技股份有限公司 显示屏和显示装置
US11900842B1 (en) 2023-05-12 2024-02-13 Pacific Light & Hologram, Inc. Irregular devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003272872A (ja) * 2002-03-19 2003-09-26 Toshiba Corp 自己発光表示装置
JP2006059864A (ja) * 2004-08-17 2006-03-02 Yokohama National Univ 発光素子
JP2006164864A (ja) * 2004-12-10 2006-06-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2007184290A (ja) * 2007-03-12 2007-07-19 Seiko Epson Corp 膜状部材の製造方法及び電気光学装置の製造方法
JP2011034849A (ja) * 2009-08-03 2011-02-17 Toshiba Mobile Display Co Ltd 有機ｅｌ装置
JP2013102154A (ja) * 2011-10-19 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142262A (ja) 2001-11-06 2003-05-16 Seiko Epson Corp 電気光学装置、膜状部材、積層膜、低屈折率膜、多層積層膜、電子機器
JP2005063839A (ja) * 2003-08-13 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 光学デバイス及び有機ｅｌ表示装置
US20060170712A1 (en) * 2005-02-01 2006-08-03 Eastman Kodak Company Color display device with enhanced pixel pattern
DE102005008834A1 (de) * 2005-02-16 2006-08-24 Aspre Ag Display zur Erstellung von durch auffallendes Licht erkennbaren farbigen Bildern und Texten
CN101194370A (zh) * 2005-04-04 2008-06-04 日本板硝子株式会社 发光单元、使用该发光单元的照明装置及图像读取装置
KR20070037093A (ko) * 2005-09-30 2007-04-04 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그의 제조방법
JP4337852B2 (ja) * 2006-08-30 2009-09-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置とその製造方法及び電子機器
TW200818981A (en) * 2006-08-30 2008-04-16 Sumitomo Chemical Co Organic electroluminescence device
JP4969963B2 (ja) * 2006-09-21 2012-07-04 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
KR101326135B1 (ko) * 2006-11-27 2013-11-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20080146689A1 (en) * 2006-12-19 2008-06-19 Seiko Epson Corporation Two-part curable ink composition set and ink jet recording method, ink jet recording apparatus, and printed product using the same
US20080237650A1 (en) * 2007-03-30 2008-10-02 Matsushita Electric Industrial Co., Ltd. Electrode structure for fringe field charge injection
TWI367684B (en) * 2007-11-02 2012-07-01 Chimei Innolux Corp Organic light emitting display device and electronic device
JP5219745B2 (ja) * 2007-11-14 2013-06-26 キヤノン株式会社 発光装置
JP4614106B2 (ja) * 2008-06-18 2011-01-19 ソニー株式会社 自発光表示装置および電子機器
KR20100030985A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 유기 발광 표시 장치
JP5312909B2 (ja) * 2008-11-11 2013-10-09 シャープ株式会社 カラー有機ｅｌディスプレイ用色変換フィルタパネルおよびカラー有機ｅｌディスプレイ
KR101002663B1 (ko) * 2008-12-11 2010-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP4930501B2 (ja) * 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
CN102422452B (zh) * 2009-05-08 2015-03-25 皇家飞利浦电子股份有限公司 电致发光设备
JP5333050B2 (ja) * 2009-08-25 2013-11-06 ソニー株式会社 立体映像表示装置および立体映像表示装置の製造方法
CN102577610B (zh) * 2009-11-10 2015-04-08 松下电器产业株式会社 有机电致发光显示装置
US9112182B2 (en) * 2011-03-29 2015-08-18 Zeon Corporation Light-emitting element and illuminating apparatus
US20120268004A1 (en) * 2011-04-19 2012-10-25 Samsung Mobile Display Co., Ltd. Organic electroluminescent display device
CN103503571B (zh) * 2011-06-28 2016-03-30 松下知识产权经营株式会社 有机电致发光元件
JP5811709B2 (ja) * 2011-09-07 2015-11-11 ソニー株式会社 発光パネル、表示装置および電子機器
JP5779051B2 (ja) * 2011-09-08 2015-09-16 株式会社Ｊｏｌｅｄ 表示装置およびその製造方法、並びに電子機器
JP5832210B2 (ja) * 2011-09-16 2015-12-16 キヤノン株式会社 有機ｅｌ素子
JPWO2013069570A1 (ja) * 2011-11-09 2015-04-02 昭和電工株式会社 発光装置及び発光装置の製造方法
CN104335679B (zh) * 2011-12-28 2016-12-14 王子控股株式会社 有机发光二极管、有机发光二极管的制造方法、图像显示装置及照明装置
JP6214077B2 (ja) * 2012-07-31 2017-10-18 株式会社Ｊｏｌｅｄ 表示装置、表示装置の製造方法、電子機器および表示装置の駆動方法
JPWO2014041795A1 (ja) * 2012-09-11 2016-08-12 パナソニックＩｐマネジメント株式会社 有機エレクトロルミネッセンス素子、照明器具及び有機エレクトロルミネッセンス素子の製造方法
KR102013317B1 (ko) * 2012-12-05 2019-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2014137398A (ja) * 2013-01-15 2014-07-28 Sony Corp 表示装置、表示駆動装置、駆動方法、および電子機器
CN103094488B (zh) * 2013-01-24 2015-04-08 合肥京东方光电科技有限公司 电致发光器件及其制造方法
KR102048952B1 (ko) * 2013-02-06 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
TW201442226A (zh) * 2013-03-21 2014-11-01 Sony Corp 顯示裝置及其製造方法、以及電子機器
JP5849981B2 (ja) * 2013-03-25 2016-02-03 ソニー株式会社 表示装置および電子機器
JP2014186257A (ja) * 2013-03-25 2014-10-02 Sony Corp 表示装置および電子機器
JP6115274B2 (ja) * 2013-04-11 2017-04-19 ソニー株式会社 表示装置および電子機器
KR102078356B1 (ko) * 2013-05-16 2020-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102067376B1 (ko) * 2013-05-21 2020-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
TWI713943B (zh) * 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
JP6056082B2 (ja) * 2013-10-30 2017-01-11 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6160499B2 (ja) * 2014-02-06 2017-07-12 ソニー株式会社 表示装置および表示装置の製造方法、並びに電子機器
JP6561284B2 (ja) * 2016-01-27 2019-08-21 株式会社Ｊｏｌｅｄ 表示装置
JP6612446B2 (ja) * 2016-06-09 2019-11-27 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003272872A (ja) * 2002-03-19 2003-09-26 Toshiba Corp 自己発光表示装置
JP2006059864A (ja) * 2004-08-17 2006-03-02 Yokohama National Univ 発光素子
JP2006164864A (ja) * 2004-12-10 2006-06-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2007184290A (ja) * 2007-03-12 2007-07-19 Seiko Epson Corp 膜状部材の製造方法及び電気光学装置の製造方法
JP2011034849A (ja) * 2009-08-03 2011-02-17 Toshiba Mobile Display Co Ltd 有機ｅｌ装置
JP2013102154A (ja) * 2011-10-19 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405985A (zh) * 2015-11-02 2016-03-16 固安翌光科技有限公司 一种oled屏体及其制备方法
JP2021511551A (ja) * 2018-02-01 2021-05-06 武漢華星光電半導体顕示技術有限公司Ｗｕｈａｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｓｏｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ 画素配列構造
JP2019207836A (ja) * 2018-05-30 2019-12-05 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、有機ｅｌ表示パネルの製造方法
JP2020144196A (ja) * 2019-03-05 2020-09-10 株式会社デンソー ヘッドアップディスプレイ装置
JP7163827B2 (ja) 2019-03-05 2022-11-01 株式会社デンソー ヘッドアップディスプレイ装置
JP2023072663A (ja) * 2021-11-12 2023-05-24 エルジー ディスプレイ カンパニー リミテッド 大面積表示装置及び大面積表示装置駆動システム
JP7443459B2 (ja) 2021-11-12 2024-03-05 エルジー ディスプレイ カンパニー リミテッド 大面積表示装置及び大面積表示装置駆動システム
WO2023095857A1 (ja) * 2021-11-26 2023-06-01 ソニーセミコンダクタソリューションズ株式会社 発光装置及び電子機器

Also Published As

Publication number Publication date
KR102203421B1 (ko) 2021-01-14
TWI674671B (zh) 2019-10-11
US20160104750A1 (en) 2016-04-14
CN105230125A (zh) 2016-01-06
JPWO2014192396A1 (ja) 2017-02-23
KR20160015203A (ko) 2016-02-12
JP6414056B2 (ja) 2018-10-31
CN105230125B (zh) 2018-10-02
US10439006B2 (en) 2019-10-08
CN109659334B (zh) 2023-05-02
CN109659334A (zh) 2019-04-19
TW201448204A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
JP6414056B2 (ja) 表示装置および電子機器
JP6115274B2 (ja) 表示装置および電子機器
KR102339431B1 (ko) 표시 장치 및 전자 기기
CN108922919B (zh) 有机发光二极管显示器
KR102167309B1 (ko) 표시 장치 및 전자 기기
JP4295768B2 (ja) 有機発光ディスプレイ装置およびその画像を表示する方法
JP5811709B2 (ja) 発光パネル、表示装置および電子機器
US9219087B2 (en) Display, display drive method, method of manufacturing display, and electronic apparatus
KR102513840B1 (ko) 표시패널
TW201941469A (zh) 透光ｏｌｅｄ基板及ｏｌｅｄ基板
TW201545334A (zh) 顯示面板
KR102191823B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR102372062B1 (ko) 표시 장치
JP2021096470A (ja) 発光表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480029224.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14803683

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015519715

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20157031876

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14892704

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14803683

Country of ref document: EP

Kind code of ref document: A1