WO2014188552A1 - 光半導体集積素子及びその製造方法 - Google Patents

光半導体集積素子及びその製造方法 Download PDF

Info

Publication number
WO2014188552A1
WO2014188552A1 PCT/JP2013/064321 JP2013064321W WO2014188552A1 WO 2014188552 A1 WO2014188552 A1 WO 2014188552A1 JP 2013064321 W JP2013064321 W JP 2013064321W WO 2014188552 A1 WO2014188552 A1 WO 2014188552A1
Authority
WO
WIPO (PCT)
Prior art keywords
waveguide
cladding layer
layer
upper cladding
type upper
Prior art date
Application number
PCT/JP2013/064321
Other languages
English (en)
French (fr)
Inventor
高林和雅
山本剛之
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2015517992A priority Critical patent/JP6172271B2/ja
Priority to PCT/JP2013/064321 priority patent/WO2014188552A1/ja
Priority to CN201380076823.6A priority patent/CN105229523A/zh
Publication of WO2014188552A1 publication Critical patent/WO2014188552A1/ja
Priority to US14/947,067 priority patent/US9711938B2/en
Priority to US15/617,104 priority patent/US10027088B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/101—Curved waveguide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2213—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on polyimide or resin
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/212—Mach-Zehnder type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30

Definitions

  • the present invention relates to an optical semiconductor integrated device and a method for manufacturing the same. For example, electrical isolation between functional units of an optical semiconductor integrated device in which a plurality of functional units are monolithically integrated in one chip.
  • the present invention relates to an optical semiconductor integrated device and a method for manufacturing the same.
  • a modulator integrated semiconductor laser in which a semiconductor laser made of a compound semiconductor and an electroabsorption semiconductor optical modulator (EA modulator) are integrated is known.
  • An SOA integrated semiconductor laser that combines a semiconductor laser and a semiconductor optical amplifier (SOA) is also known (see Patent Document 2). Since these optical semiconductor integrated devices have a plurality of functions such as laser oscillation and light modulation or laser oscillation and optical amplification in one chip, it is possible to realize a small and high performance optical semiconductor device. .
  • a Mach-Zehnder (MZ) type modulator has also been proposed, and a capacitively loaded MZ modulator has been proposed as a particularly high-performance MZ modulator (for example, (See Patent Document 3).
  • MZ Mach-Zehnder
  • a capacitively loaded MZ modulator has been proposed as a particularly high-performance MZ modulator (for example, (See Patent Document 3).
  • the electrodes are divided on the waveguide, and the impedance can be adjusted by changing the ratio of the electrode parts, and an element structure matched to 50 ⁇ can be easily realized. And high frequency characteristics can be obtained.
  • the divided electrodes need to be sufficiently electrically separated.
  • the cladding layer on the waveguide is a p-type InP layer directly under the electrode, and an i-type InP layer at the separation between the electrodes.
  • a structure has been proposed. In such a structure, the clad layer formed between the electrodes divided along the waveguide becomes an i-type semiconductor layer having high resistance, and leakage between the electrodes through the clad layer can be suppressed. Stable operation is possible.
  • a p-type InP layer and a part of the clad layer to i-type InP In order to make a part of the clad layer on the waveguide core layer as described above a p-type InP layer and a part of the clad layer to i-type InP, generally, after the p-type InP clad layer is once grown on the entire surface, A method of removing a part and re-growing the i-type InP layer in that part is taken. In such a method, the p-type InP layer and the i-type InP layer can be easily controlled in doping, and the i-type and p-type clad layers can be strictly divided and formed.
  • FIG. 12A and 12B are explanatory diagrams of a conventional capacitively loaded MZ type modulator
  • FIG. 12A is a plan view
  • FIG. 12B is a cross-sectional view along a waveguide.
  • the waveguide is provided with two arm waveguides between the input waveguide 75 and the output waveguide 76, and the input optical input 77 is branched into the two arm waveguides. Is done.
  • FIG. 12A the waveguide is provided with two arm waveguides between the input waveguide 75 and the output waveguide 76, and the input optical input 77 is branched into the two arm waveguides. Is done.
  • FIG. 12A the waveguide is provided with two arm waveguides between the input waveguide 75 and the output waveguide 76, and the input optical input 77 is branched into the two arm waveguides. Is done.
  • FIG. 12A the waveguide is provided with two arm waveguides between the input waveguide 75 and the output waveguide 76, and the input optical input 77 is
  • an n-type InP clad layer 62 and an InGaAsP core layer 63 are provided on a semi-insulating InP substrate 61, and an i-type InP clad layer 67 and p are formed thereon.
  • the type InP cladding layers 64 are provided alternately.
  • a p-type InGaAsP contact layer 65 is provided on the p-type InP cladding layer 64 as necessary.
  • the waveguides etched in stripes are buried with a buried insulating layer 69, and an upper waveguide electrode 72 is selectively provided on the p-type InGaAsP contact layer 65, and each upper waveguide electrode 72 is provided for each arm waveguide.
  • a high frequency signal source 73 is connected between the wide electrode 70 and the wide electrode 71 on the input side, and a 50 ⁇ termination resistor 74 is connected between the wide electrode 70 and the wide electrode 71 on the output side.
  • the optical signal incident on the input waveguide 75 is branched into two arm waveguides serving as modulation waveguides, modulated by the high frequency signal 78 applied by the high frequency signal source 73, and modulated light 79 from the output waveguide 76. Is output.
  • FIGS. 13 to 15 are explanatory diagrams of the manufacturing process of the conventional capacity-loaded MZ type modulator.
  • the left diagram of each figure is a plan view
  • the right diagram connects AA ′ in the left diagram. It is sectional drawing along the dashed-dotted line.
  • 14 (a) and 15 (a) are plan views
  • FIG. 14 (b) and FIG. 15 (b) are cross-sectional views along an alternate long and short dash line connecting AA 'in the plan view.
  • 14 (c) and 15 (c) the left figure is a cross-sectional view along the alternate long and short dash line connecting BB 'in the plan view
  • the right figure is the alternate long and short dash line connecting CC' in the plan view.
  • an n-type InP clad layer 62, an InGaAsP core layer 63, a p-type InP clad layer 64, and a p-type InGaAsP contact layer 65 are sequentially grown on a semi-insulating InP substrate 61.
  • a SiO 2 mask 66 having a width for providing the on-waveguide electrode (72) is provided.
  • two SiO 2 masks 66 are shown for simplicity of illustration, but the width of the SiO 2 masks 66 is about several hundred ⁇ m.
  • the p-type InGaAsP contact layer 65 and the p-type InP cladding layer 64 are selectively etched using the SiO 2 mask 66 as an etching mask.
  • the i-type InP cladding layer 67 is regrown using the SiO 2 mask 66 as a selective growth mask.
  • an SiO 2 film is formed again, and then etched to form a waveguide pattern constituting the MZ modulator to form an SiO 2 mask 68.
  • an SiO 2 film is formed again, and then etched to form a waveguide pattern constituting the MZ modulator to form an SiO 2 mask 68.
  • FIG. 15 by conducting deep etching reaching the n-type InP cladding layer 62 using the SiO 2 mask 68 as an etching mask, the i-type InP cladding layer 67 and the p-type InP cladding layer 64 are alternately connected.
  • a waveguide pattern is formed.
  • the waveguide pattern is filled with the buried insulating layer 69, and the waveguide upper electrode 72 may be formed on the p-type InGaAsP contact layer 65 on the p-type InP cladding layer 64.
  • the i-type InP cladding layer 67 is adjacent to the SiO 2 mask 66, that is, at the interface with the p-type InP cladding layer 64.
  • This semiconductor material supplied onto the SiO 2 mask 66 is not deposited on the SiO 2 mask 66 is due to the selective growth advantage is deposited after moving to the vicinity of the boundary of the SiO 2 mask 66 by the migration.
  • the film thickness distribution of the i-type InP clad layer 67 tends to become remarkable.
  • the i-type InP clad layer 67 becomes too thick in the vicinity of the SiO 2 mask 66, and the i-type InP clad layer 67 becomes a p-type InP clad layer 64 (p-type InGaAsP). It protrudes from the contact layer 65).
  • the i-type InP cladding layer 67 is thin in the distance from the SiO 2 mask 66. In this case, however, there is a problem that the propagation loss of light propagating through the waveguide increases.
  • an optical semiconductor integrated device having a stripe-shaped waveguide having a laminated structure in which at least a first conductivity type lower cladding layer, a waveguide core layer, and an upper cladding layer are stacked, and the upper cladding
  • the layer is of a conductivity type opposite to the first conductivity type and connects the second conductivity type upper clad layer separated in the extending direction of the waveguide and the separated second conductivity type upper clad layer.
  • the waveguide region provided with the i-type upper cladding layer and the waveguide region provided with the second conductivity type upper cladding layer are connected to each other at a bent portion.
  • a striped pattern along the stripe extending direction of the first insulating film mask after removing the first insulating film mask and corresponding to the second conductive type upper cladding layer At least two patterns formed on the region, a pattern formed on the region corresponding to the i-type upper cladding layer, and a pattern formed on the region corresponding to the second conductivity type upper cladding layer.
  • optical semiconductor integrated device According to the disclosed optical semiconductor integrated device and the manufacturing method thereof, it is possible to eliminate the difficulty in manufacturing the device and reduce the light propagation loss.
  • FIG. 10 is an explanatory diagram after FIG. It is explanatory drawing of the conventional capacity loading type
  • FIG. 15 is an explanatory diagram after FIG. 14 of a manufacturing process of a conventional capacity-loaded MZ type optical modulator.
  • FIG. 1 is an explanatory diagram of an optical semiconductor integrated device according to an embodiment of the present invention.
  • FIG. 1 (a) is a plan view
  • FIG. 1 (b) is a point connecting AA 'in FIG. 1 (a).
  • FIG. 1C is a cross-sectional view taken along the alternate long and short dash line connecting BB ′ in FIG. 1A.
  • the optical semiconductor integrated device includes a striped waveguide having a laminated structure in which at least a first conductivity type lower cladding layer 12, a waveguide core layer 13, and an upper cladding layer are stacked on a semiconductor substrate 11.
  • the upper cladding layer has a conductivity type opposite to the first conductivity type, and is separated between the second conductivity type upper cladding layer 14 separated in the extending direction of the waveguide and the separated second conductivity type upper cladding layer 14.
  • An i-type upper cladding layer 15 to be connected is provided.
  • the waveguide region provided with the i-type upper cladding layer 15 has a bent portion that is shifted in a direction perpendicular to the main extending direction of the waveguide.
  • the deviation width in the direction perpendicular to the main extending direction of the waveguide in the waveguide region provided with the i-type upper cladding layer 15 is desirably set to a necessary minimum, for example, 20 ⁇ m or less so as not to increase the waveguide loss. .
  • the striped waveguide is filled with a buried insulating film 16 made of an organic insulator such as benzocyclobutene (BCB) resin, and electrodes 17 and 18 are provided in each active region.
  • the embedded insulator 16 is not limited to an organic insulator, and a semi-insulating semiconductor layer such as an Fe-doped InP layer may be used.
  • the waveguide region provided with the i-type upper cladding layer 15 may be bent in an arc shape.
  • the waveguide region in which the i-type upper cladding layer 15 is provided and the waveguide region in which the second conductivity type upper cladding layer 14 is provided are connected to the linear portion parallel to the main extending direction of the waveguide and the linear shape. You may form so that it may have a bending part connected to the both ends of a part.
  • the bent portion of the waveguide region provided with the i-type upper cladding layer 15 and the bent portion of the waveguide region provided with the second conductivity type upper cladding layer 14 are connected to form an S-shaped waveguide. It will be.
  • one of the waveguide portions provided with the second conductivity type upper cladding layer 14 is a distributed feedback semiconductor laser, and the first is opposed to the distributed feedback semiconductor laser through the waveguide portion provided with the i-type upper cladding layer 15.
  • the other of the waveguide portions provided with the two-conductivity type upper cladding layer 14 may be an optical modulator or a semiconductor optical amplifier.
  • a diffraction grating is formed in a part of the laminated structure of the waveguide portion that becomes a distributed feedback semiconductor laser.
  • two arm-shaped modulation waveguides in which the i-type upper cladding layer 15 and the second conductivity type cladding layer 14 are alternately arranged are provided, and the region corresponding to the second conductivity type upper cladding layer 14 of the modulation waveguide is provided. It is also possible to form an electrode individually on the capacitor-loaded MZ modulator. In this case, a 1 ⁇ 2 coupler is connected to both ends of the two modulation waveguides, an input waveguide is connected to one of the 1 ⁇ 2 couplers, and an output waveguide is connected to the other of the 1 ⁇ 2 couplers.
  • the waveguide region provided with the i-type upper cladding layer 15 is bent in an arc shape, and the waveguide region provided with the second conductivity type upper cladding layer 14 is changed to the waveguide region provided with the i-type upper cladding layer 15. It may be bent in an arc shape in the direction opposite to the bending direction.
  • the upper figure is a plan view
  • the lower figure is a cross-sectional view taken along the alternate long and short dash line connecting AA 'in the upper figure.
  • a striped first insulating film mask 19 is formed on the upper side of the second conductivity type upper cladding layer 14, and the exposure of the second conductivity type upper cladding layer 14 is performed using the first insulating film mask 19 as an etching mask. Parts are selectively removed.
  • the first insulating film mask 19 as it is as a selective growth mask, the i-type upper cladding layer 15 is regrown on the removed portion of the second conductivity type upper cladding layer 14.
  • the first insulating film mask 19 is removed.
  • at least two or more patterns present on the second conductive type upper cladding layer 14 in the stripe-like pattern along the stripe extending direction of the first insulating film mask 19, and the i-type upper cladding layer A second insulating film mask 20 is formed to connect the pattern existing on 15, the pattern existing on the second conductivity type upper cladding layer 14, and the pattern existing on the i-type upper cladding layer 15.
  • etching is performed until at least the first conductivity type lower cladding layer 12 is reached, thereby forming a waveguide.
  • the waveguide may be filled with an organic insulator such as BCB, or the semi-insulating semiconductor layer may be regrown using the second insulating film mask 20 as it is as a selective growth mask. Also good.
  • the stripe width of the first insulating film mask 19 is preferably not less than 20 ⁇ m which is not less than the stripe width of the waveguide and does not show the selective growth effect.
  • the second insulating film mask 20 may be bent even on regions corresponding to the i-type upper cladding layer 15 and the second conductivity type upper cladding layer 14.
  • the width of the first insulating film mask 19 is 20 ⁇ m or less, typically several ⁇ m to 20 ⁇ m, the selective growth effect does not appear remarkably.
  • the film thickness becomes uniform near and far from the first insulating film mask 19, so that the boundary between the first insulating film masks 19, that is, the second conductivity type upper cladding layer 14 and the i-type upper cladding layer 15. There is no step at the boundary. Further, it is possible to sufficiently secure the thickness of the i-type upper cladding layer 15 even in the distance from the first insulating film mask 19.
  • the waveguide pattern perpendicularly to the main extending direction of the waveguide, that is, the direction in which the first insulating film mask 19 extends, the i-type upper portion in the direction in which the waveguide extends. It is possible to switch between the clad layer 15 and the second conductivity type upper clad layer 14. Such an arrangement of the waveguide pattern can be carried out without any additional steps since it is only necessary to change the design of the patterning mask for forming the second insulating film mask 20.
  • the shift between the waveguide in the region of the i-type upper cladding layer and the waveguide in the second conductivity type upper cladding layer is performed.
  • the amount is at least larger than the waveguide width.
  • FIG. 3 is an explanatory diagram of the capacity loaded MZ type modulator according to the first embodiment of the present invention
  • FIG. 3 (a) is a plan view
  • FIG. 3 (b) is an AA in FIG. 3 (a).
  • 3C is a cross-sectional view taken along the alternate long and short dash line connecting ′
  • FIG. 3C is a cross-sectional view taken along the alternate long and short dash line connecting BB ′ in FIG.
  • This capacitively loaded MZ modulator includes an input waveguide 32, a 1 ⁇ 2 MMI (multimode interference) waveguide 33, two meandering modulation waveguides, a 2 ⁇ 1 MMI waveguide 34, and an output waveguide 35. And.
  • MMI multimode interference
  • the two modulation waveguides have a structure in which the waveguide portions forming the electrodes 30 and 31 and the waveguide portions not forming the electrodes are alternately arranged.
  • the waveguide portion connected to the electrodes 30 and 31 is formed on a semi-insulating InP substrate 21 with an n-type InP cladding layer 22 having a thickness of 1 ⁇ m and a thickness of 0.5 ⁇ m.
  • the i-type InGaAsP-MQW core layer 23, a p-type InP cladding layer 24 having a thickness of 1.5 ⁇ m, and a p-type InGaAsP contact layer 25 having a thickness of 0.5 ⁇ m are sequentially stacked.
  • the waveguide portion where no electrode is formed has an n-type InP cladding layer 22, an InGaAsP-MQW core layer 23, and a thickness of 2.
  • the laminated structure is formed by sequentially laminating 0 ⁇ m i-type InP cladding layers 27.
  • the InGaAsP-MQW core layer 23 is assumed to be used as a modulator in the 1.55 ⁇ m band, for example, and has a band gap wavelength of 1.V so that the absorption is small and the quantum confined Stark effect by applying an electric field occurs sufficiently. It forms so that it may become 40 micrometers.
  • the modulation waveguide has a high mesa structure with a stripe width of 1.5 ⁇ m obtained by etching up to a part of the n-type InP cladding layer 22, and the side surface of the modulation waveguide passes through a thin SiO 2 film (not shown). It is embedded with a buried insulating film 29 made of butene (BCB) resin.
  • the meandering modulation waveguide is a pattern in which an arc having a curvature of 300 ⁇ m and an angle of 10.5 ° is connected, and the waveguide positions of the outermost part and the innermost part are the extension of the waveguide. The pattern is shifted by about 10 ⁇ m with respect to the present direction and meanders with a period of about 200 ⁇ m.
  • the position of the waveguide region provided with the type InP cladding layer 27 can be shifted as necessary.
  • the waveguide region composed of the p-type InP cladding layer 24 is located outside because interference between the waveguide arrangement and the electrode arrangement can be suppressed.
  • FIG. 4 is a cross-sectional view taken along the alternate long and short dash line connecting AA ′ in the left figure.
  • 5 (a) and 6 (a) are plan views
  • FIGS. 5 (b) and 6 (b) are cross-sectional views along an alternate long and short dash line connecting AA 'in the plane.
  • 5 (c) and 6 (c) are cross-sectional views along the alternate long and short dash line connecting BB 'in the plan view.
  • a p-type InP cladding layer having a thickness of 1.5 ⁇ m and a p-type InGaAsP contact layer 25 having a thickness of 0.5 ⁇ m are sequentially grown.
  • a striped SiO 2 mask 26 having a width of 10 ⁇ m is formed with an interval of 20 ⁇ m.
  • the p-type InGaAsP contact layer 25 and the p-type InP cladding layer 24 are mesa-etched by performing wet etching using the SiO 2 mask as an etching mask.
  • the SiO 2 mask 26 is used as it is as a selective growth mask, and the i-type InP cladding layer 25 is re-seen so as to be almost the same height as the upper surface of the p-type InGaAsP contact layer 25. Grow. At this time, since the width of the SiO 2 mask 26 is 10 ⁇ m, a selective growth effect does not appear remarkably and a flat layer having no film thickness distribution is formed.
  • the input waveguide pattern, 1 ⁇ 2 MMI waveguide pattern, two modulation waveguide patterns, 2 ⁇ 1 MMI waveguide pattern, and output waveguide pattern are used.
  • a SiO 2 mask 28 is formed.
  • the two modulation waveguide patterns in the SiO 2 mask 28 are patterns in which arcs having a width of 1.5 ⁇ m, a curvature of 300 ⁇ m, and an angle of 10.5 ° are folded and connected.
  • the waveguide positions of the outermost part and the innermost part are shifted by about 10 ⁇ m with respect to the extending direction of the waveguide, and the center line of the meandering pattern with a period of about 200 ⁇ m is the p-type InGaAsP contact layer 25 and i. It is formed so as to be located at the boundary with the type InP cladding layer 27.
  • a portion of the n-type InP cladding layer 22 is etched to form a high mesa waveguide.
  • the waveguide By forming the waveguide using the dry etching technique, it is possible to accurately produce the bent waveguide and the MMI waveguide without being influenced by the plane orientation dependency. Since the 1 ⁇ 2 MMI waveguide, the 2 ⁇ 1 MMI waveguide, and the input / output waveguide other than the modulation waveguide are disposed inside the modulation waveguide, the clad layer becomes the i-type InP clad layer 27.
  • both sides of the mesa are filled with BCB resin through a thin SiO 2 film, and then the p-type InGaAsP contact layer 25 is cued.
  • an individual electrode on the waveguide in contact with the exposed p-type InGaAsP contact layer 25 is formed, and the individual electrode on the waveguide is connected to the wide electrode, whereby the capacitively loaded MZ type modulator shown in FIG. Is obtained.
  • Example 1 of the present invention the i-type InP cladding layer is regrown using the selective growth mask having a width that does not exhibit the selective growth effect. A flat layer having no thickness distribution is obtained, and the waveguide loss can be greatly reduced. Further, since the entire surface is flat, the SiO 2 mask is not peeled off when forming the waveguide, and the pattern accuracy is improved, so that the difficulty in manufacturing the device is greatly reduced. Note that the structure in which the waveguide is bent, such as the modulation waveguide according to the first embodiment of the present invention, has an advantage that the difference in the propagation speed of the optical signal with respect to the electric signal can be adjusted to facilitate speed matching.
  • the meandering modulation waveguide pattern has a structure in which the waveguide portion provided with the p-type InP cladding layer 24 and the waveguide portion provided with the i-type InP cladding layer 27 are arranged uniformly. It is not essential to be equal.
  • FIG. 7 is an explanatory diagram of a modified example of the waveguide pattern of the capacitively loaded MZ modulator according to the first embodiment of the present invention.
  • FIG. 7A shows the modulation waveguide provided with the p-type InP clad layer 24. It is formed close to the waveguide portion.
  • FIG. 7B shows a case where the modulation waveguide is formed close to the waveguide portion provided with the i-type InP cladding layer 27.
  • FIG. 7 (c) shows a case where straight waveguides shifted in the extending direction of the waveguide are connected by an S-shaped waveguide. That is, a waveguide region provided with the p-type InP cladding layer 24 and a waveguide region provided with the i-type InP cladding layer 27 are formed by a linear portion and bent portions connected to both ends thereof, and the bent portions are connected to each other. Thus, an S-shaped connection waveguide is obtained. Since the i-type InP clad layer 27 has a smaller optical loss than the p-type and the i-type, not only the separation part between the electrodes but also the part where the electrode is not formed is as much as possible. It is desirable to arrange the waveguide pattern to be a layer.
  • the split electrode is formed by appropriately arranging the waveguide pattern using a SiO 2 mask having a constant width regardless of the ratio of the portion where the split electrode is formed. You can change the ratio of the parts to be. Therefore, it is not necessary to change the growth conditions of the i-type InP clad layer depending on this ratio, and even if elements having different ratios are produced in the same wafer, the thickness of the i-type InP clad layer may be distributed. Absent.
  • FIG. 8 is an explanatory diagram of an optical semiconductor integrated device according to Example 2 of the present invention
  • FIG. 8 (a) is a plan view
  • FIG. 8 (b) is a point connecting AA 'in FIG. 8 (a).
  • FIG. 8C is a cross-sectional view taken along the alternate long and short dash line connecting BB ′ in FIG. 8A.
  • the waveguide constituting the DFB semiconductor laser and the waveguide constituting the semiconductor optical amplifier are arranged at the same position in the direction perpendicular to the extending direction of the waveguide.
  • the waveguide is formed by bending, and the waveguide position is shifted in the direction perpendicular to the direction in which the waveguide extends with respect to the DFB part and the SOA part.
  • the waveguide length of the DFB portion is, for example, 300 ⁇ m
  • the waveguide length of the SOA portion is, for example, 300 ⁇ m
  • the separation portion has a structure in which S-shaped waveguides having a curvature of 100 ⁇ m and a bending angle of 5 ° are connected.
  • the total length is 100 ⁇ m.
  • the waveguide position of the separation part is shifted by up to 10 ⁇ m with respect to the waveguides of the SOA part and the DFB part.
  • FIG. 8B shows the layer structure of the waveguide in the DFB part and the SOA part.
  • an n-type InP buffer layer 42 having a thickness of 1 ⁇ m
  • an InGaAsP diffraction grating layer 43 an n-type InP spacer layer 44
  • an i-type InGaAsP-MQW active layer 45 having a thickness of 0.2 ⁇ m
  • a thickness A p-type InP cladding layer 46 having a thickness of 1.5 ⁇ m
  • a p-type InGaAsP contact layer 47 having a thickness of 0.5 ⁇ m are sequentially stacked.
  • the i-type InGaAsP-MQW active layer 45 has a band gap wavelength of 1.58 ⁇ m so that an optical gain is generated in a 1.55 ⁇ m band, for example.
  • the DFB portion at least a part of the InGaAsP diffraction grating layer 43 is periodically removed to form a diffraction grating.
  • FIG. 8C shows the layer structure of the separation part.
  • an n-type InP buffer layer 42 having a thickness of 1 ⁇ m
  • an InGaAsP diffraction grating layer 43 an InGaAsP spacer layer 44
  • an i-type InGaAsP-MQW active layer 45 having a thickness of 0.2 ⁇ m
  • a thickness The i-type InP cladding layer 49 having a thickness of 2.0 ⁇ m is sequentially laminated.
  • the waveguide mesa has a buried waveguide structure with a width of 2.0 ⁇ m that is etched to leave a part of the n-type InP buffer layer 42 in all of the DFB portion, the SOA portion, and the separation portion, and its side surface is Fe-doped InP.
  • the buried layer 51 is buried.
  • the upper clad layer of the separation part i-type, it is possible to sufficiently isolate the SOA and the DFB at a short distance. Further, since the bent waveguide is disposed in the separation portion, it is possible to radiate and remove an extra mode such as a non-waveguide mode, and to stabilize the operation of the optical semiconductor integrated device.
  • FIG. 9 The left view of each figure in FIG. 9 is a plan view, and the right view is the left FIG. 6 is a cross-sectional view taken along the alternate long and short dash line connecting AA ′ in FIG. 10 (a) and 11 (a) are plan views, and FIG. 10 (b) and FIG. 11 (b) are cross-sectional views along an alternate long and short dash line connecting AA 'in the plan view.
  • FIGS. 10C and 11C are cross-sectional views taken along the alternate long and short dash line connecting BB ′ in the plan view.
  • the following steps are performed until the structure of FIG. 9B is formed.
  • the InGaAsP diffraction grating layer 43 is periodically removed by etching only in the DFB portion to form a diffraction grating.
  • an n-type InP spacer layer 44, an i-type InGaAsP-MQW active layer 45 having a thickness of 0.2 ⁇ m, a p-type InP cladding layer 46 having a thickness of 1.5 ⁇ m, and a thickness of 0 are formed on the InGaAsP diffraction grating layer 43.
  • a .5 ⁇ m p-type InGaAsP contact layer 47 is sequentially grown.
  • a striped first SiO 2 mask 48 is formed on the p-type InGaAsP contact layer 47 in the direction in which the waveguide extends, with a width equal to or greater than the width of the waveguide and equal to or less than 10 ⁇ m.
  • the SiO 2 mask 48 as an etching mask, so that the p-type InGaAsP contact layer 47 and the p-type InP clad layer 46 are etched to form striped mesas.
  • the i-type InP cladding layer 49 having a thickness of 2 ⁇ m is regrown using the SiO 2 mask 48 as it is as a selective growth mask.
  • the SiO 2 mask 50 is a mask for forming the waveguide of the SOA part and the DFB part and the waveguide pattern of the separation part shifted from the waveguide.
  • the waveguides of the SOA part and the DFB part are p
  • the type InGaAsP contact layer 47 is disposed so as to be near the center in the width direction.
  • the waveguide of the separation part is displaced by 10 ⁇ m at maximum with respect to the DFB part and the SOA part, and the waveguide of the separation part is connected to the DFB part and the SOA part by an S-shaped waveguide.
  • dry etching is performed using the SiO 2 mask 50 as an etching mask to form a high-mesa waveguide that removes part of the n-type InP buffer layer 42.
  • the DFB waveguide portion and the SOA waveguide portion in which the cladding layer on the waveguide core layer is the p-type InP cladding layer 46, and the separation waveguide portion that is the i-type InP cladding layer 49 are mutually connected.
  • the structure is shifted in the direction perpendicular to the extending direction of the waveguide.
  • the SiO 2 mask 50 is used as it is as a selective growth mask, and the Fe-doped InP buried layer 51 is regrown to bury the waveguide mesa.
  • the DFB electrode 52 is formed in the DFB portion, and the SOA electrode 53 is formed in the SOA portion, thereby completing the basic structure of the semiconductor optical integrated device according to the second embodiment of the present invention.
  • Example 2 of the present invention in order to perform electrical isolation between the DFB element and the SOA element, a part of the cladding above the core layer is a p-type cladding layer and the other part is an i-type cladding. It becomes possible to form the structure as a layer stably and uniformly.
  • the InGaAsP / InP-based device using the InP substrate as the substrate is described.
  • the present invention is not limited to this.
  • an optical semiconductor integrated device formed on a GaAs substrate Similarly, it is possible to apply the technique of the present invention.
  • an InGaAsP-based material is used for the waveguide core layer, the material is not limited to this, and an appropriate material may be selected in accordance with the function of each element to be integrated, such as an AlGaInAs-based material or a GaInAsN-based material.
  • the cladding material is not limited to InP, and a compound semiconductor material appropriately selected according to each core layer material and substrate material may be used.

Abstract

　光半導体集積素子及びその製造方法に関し、素子製造困難性を解消するとともに、光の伝搬損失を低減する。少なくとも第１導電型下部クラッド層、導波路コア層及び上部クラッド層を積層した積層構造からなるストライプ状の導波路を備え、上部クラッド層を第２導電型上部クラッド層と導波路の主たる延在方向に対して垂直方向にずれて屈曲部を有するｉ型上部クラッド層とで形成する。

Description

光半導体集積素子及びその製造方法
　本発明は、光半導体集積素子及びその製造方法に関するものであり、例えば、一つのチップの中に複数の機能部をモノリシックに集積した光半導体集積素子の各機能部間での電気的な分離を容易にした光半導体集積素子及びその製造方法に関するものである。
　現在の光通信システムにおいては、伝送容量の増加に対応するために、例えば、ＤＰ－ＱＰＳＫ（Ｄｕａｌ　Ｐｏｌａｒｉｚａｔｉｏｎ　Ｑｕａｄｒａｔｕｒｅ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）位相変調信号を用いた波長多重（ＷＤＭ）通信などの高度かつ複雑なシステムが用いられるようになっている。これに伴って光通信用の光源などに用いられる光半導体素子の高機能化が求められている。
　高機能な光半導体素子を実現するための最も有効な手段として、１つのチップ上に複数の光半導体素子をモノリシックに集積して形成する方法がある。例えば、化合物半導体を材料とした半導体レーザと電界吸収型半導体光変調器(ＥＡ変調器)を集積した変調器集積型の半導体レーザ（特許文献１参照）が知られている。また、半導体レーザと半導体光増幅器（ＳＯＡ）を組み合わせたＳＯＡ集積型半導体レーザなども知られている（特許文献２参照）。これらの光半導体集積素子では１つのチップでレーザ発振と光変調、あるいは、レーザ発振と光増幅と複数の機能を持っているため、小型で高性能な光半導体素子を実現することが可能である。
　また、化合物半導体を用いた変調器としてはマッハ・ツェンダ（ＭＺ）型の変調器も提案されており、特に高性能なＭＺ変調器として容量装荷型のＭＺ変調器が提案されている（例えば、特許文献３参照）。容量装荷型のＭＺ変調器では、導波路上に分割して電極が形成されており、電極部の比率を変化させることによってインピーダンスの調整が可能となり、５０Ωに整合した素子構造を容易に実現することができ、高い高周波特性を得ることが可能である。
　これらの光半導体集積素子において安定した動作を実現するためには、分割された電極の間が十分に電気的に分離されている必要がある。これを実現するために、容量装荷型のＭＺ変調器では、導波路の上のクラッド層を、電極直下ではｐ型ＩｎＰ層に、電極と電極の間の分離部ではｉ型ＩｎＰ層にするといった構造が提案されている。このような構造では、導波路に沿って分割されて形成された電極間のクラッド層が抵抗の高いｉ型の半導体層になり、クラッド層を通じた電極間のリークを抑制できるようになるため、安定した動作が可能となる。
　上述のような導波路コア層の上のクラッド層の一部をｐ型ＩｎＰ層、一部をｉ型ＩｎＰにするためには、一般的にｐ型ＩｎＰクラッド層を一度全面に成長した後に、一部を除去し、その部分にｉ型ＩｎＰ層を再成長するという手法が取られる。このような方法では、ｐ型ＩｎＰ層、ｉ型ＩｎＰ層ともにドーピングのコントロールが容易であり厳密にｉ型とｐ型のクラッド層を分けて形成することが可能となる。
　ここで、図１２を参照して従来の容量装荷型ＭＺ型変調器を説明する。図１２は従来の容量装荷型ＭＺ型変調器の説明図であり、図１２（ａ）は平面図であり、図１２（ｂ）は導波路に沿った断面図である。図１２（ａ）に示すように導波路は、入力導波路７５と出力導波路７６の間に２本のアーム導波路が設けられて、入力した光入力７７は２本のアーム導波路に分岐される。図１２（ｂ）に示すように、導波路構造は、半絶縁性ＩｎＰ基板６１上に、ｎ型ＩｎＰクラッド層６２、ＩｎＧａＡｓＰコア層６３が設けられ、その上にｉ型ＩｎＰクラッド層６７とｐ型ＩｎＰクラッド層６４が交互に設けられている。なお、ｐ型ＩｎＰクラッド層６４上には必要に応じてｐ型ＩｎＧａＡｓＰコンタクト層６５が設けられている。
　ストライプ状にエッチングされた導波路の間は埋込絶縁層６９で埋め込まれ、ｐ型ＩｎＧａＡｓＰコンタクト層６５上に選択的に導波路上電極７２を設け、各導波路上電極７２をアーム導波路ごとに纏めてそれぞれ幅広電極７０，７１に接続する。入力側において幅広電極７０と幅広電極７１との間には高周波信号源７３が接続され、出力側において幅広電極７０と幅広電極７１との間には５０Ωの終端抵抗７４が接続される。
　入力導波路７５に入射した光信号は、変調導波路となる２本のアーム導波路に分岐され、高周波信号源７３により印加された高周波信号７８により変調され、変調光７９として出力導波路７６から出力される。
特開２００２－１６４６１５号公報 特開２００８－２９４１２４号公報 特開２００４－０５３８３０号公報
　しかし、図１２に示した構造を形成するためには、上述のようにｐ型ＩｎＰ層を全面に成長した後に、一部を除去してその部分にｉ型ＩｎＰ層を堆積させる必要があるが、クラッド層に膜厚分布が発生するという問題がある。クラッド層に膜厚分布が発生すると、光損失が増加するだけではなく、素子製造難度が増加するという問題があるので、図１３乃至図１５を参照してこの事情を説明する。
　図１３乃至図１５は従来の容量装荷型ＭＺ型変調器の製造工程の説明図であり、図１３における各図の左図は平面図であり、右図は左図のＡ－Ａ′を結ぶ一点鎖線に沿った断面図である。また、図１４（ａ）及び図１５（ａ）は平面図であり、図１４（ｂ）及び図１５（ｂ）は平面図におけるＡ－Ａ′を結ぶ一点鎖線に沿った断面図である。また、図１４（ｃ）及び図１５（ｃ）における左図は平面図におけるＢ－Ｂ′を結ぶ一点鎖線に沿った断面図であり、右図は平面図におけるＣ－Ｃ′を結ぶ一点鎖線に沿った断面図である。
　図１３（ａ）に示すように、半絶縁性ＩｎＰ基板６１上に、ｎ型ＩｎＰクラッド層６２、ＩｎＧａＡｓＰコア層６３、ｐ型ＩｎＰクラッド層６４及びｐ型ＩｎＧａＡｓＰコンタクト層６５を順次成長させる。次いで、導波路上電極（７２）を設ける幅のＳｉＯ２マスク６６を設ける。ここでは、図示を簡単にするために２本のＳｉＯ２マスク６６を示しているが、このＳｉＯ２マスク６６の幅は数１００μｍ程度である。
　次いで、図１３（ｂ）に示すように、ＳｉＯ２マスク６６をエッチングマスクとしてｐ型ＩｎＧａＡｓＰコンタクト層６５及びｐ型ＩｎＰクラッド層６４を選択的にエッチングする。次いで、図１３（ｃ）に示すように、ＳｉＯ２マスク６６を選択成長マスクとして、ｉ型ＩｎＰクラッド層６７を再成長させる。
　次いで、図１４に示すように、ＳｉＯ２マスク６６を除去したのち、再びＳｉＯ２膜を成膜したのち、ＭＺ変調器を構成する導波路パターンになるようにエッチングしてＳｉＯ２マスク６８を形成する。次いで、図１５に示すように、ＳｉＯ２マスク６８をエッチングマスクとしてｎ型ＩｎＰクラッド層６２に達する深いエッチングを行うことでｉ型ＩｎＰクラッド層６７とｐ型ＩｎＰクラッド層６４が交互に接続した導波路パターンが形成される。以降は、図１２に示したように、導波路パターンを埋込絶縁層６９で埋め込んで、ｐ型ＩｎＰクラッド層６４上のｐ型ＩｎＧａＡｓＰコンタクト層６５に導波路上電極７２を形成すれば良い。
　しかし、図１３（ｃ）に示すように、ｉ型ＩｎＰクラッド層６７を再成長する過程でＳｉＯ２マスク６６の近傍、即ち、ｐ型ＩｎＰクラッド層６４との界面でｉ型ＩｎＰクラッド層６７の厚さが厚く、そこから離れたところで薄くなるという問題が発生する。これは、ＳｉＯ２マスク６６上に供給された半導体材料がＳｉＯ２マスク６６上には堆積されず、マイグレーションによってＳｉＯ２マスク６６の境界付近まで移動した後に堆積するという選択成長効果によるものである。
　特に、ＳｉＯ２マスク６６の幅が数１００μｍ以上と広い場合にｉ型ＩｎＰクラッド層６７の膜厚の分布が顕著になりやすい。このような膜厚分布が発生する場合、ＳｉＯ２マスク６６の近傍ではｉ型ＩｎＰクラッド層６７の膜厚が厚くなりすぎて、ｉ型ＩｎＰクラッド層６７がｐ型ＩｎＰクラッド層６４（ｐ型ＩｎＧａＡｓＰコンタクト層６５）に対して出っ張ってしまう。
　このような出っ張りが発生すると、図１４以降の工程において出っ張り部分を起点としてＳｉＯ２マスク６８の剥離などのトラブルが発生しやすくなるととともに、パターン精度が低下するという問題がある。また、ＳｉＯ２マスク６６の遠方では逆にｉ型ＩｎＰクラッド層６７の厚さが薄くなるが、この場合は、導波路を伝搬する光の伝搬損失が大きくなるという問題がある。
　したがって、光半導体集積素子における素子製造困難性を解消するとともに、光の伝搬損失を低減することを目的とする。
　開示する一観点からは、少なくとも第１導電型下部クラッド層、導波路コア層及び上部クラッド層を積層した積層構造からなるストライプ状の導波路を備えた光半導体集積素子であって、前記上部クラッド層が、前記第１導電型とは反対導電型であって前記導波路の延在方向において分離された第２導電型上部クラッド層と、前記分離された第２導電型上部クラッド層間を接続するｉ型上部クラッド層とを有し、前記ｉ型上部クラッド層を設けた導波路領域と少なくとも２つ以上の前記第２導電型上部クラッド層を設けた導波路領域とが、前記導波路の主たる延在方向に対して垂直方向にずれており、前記ｉ型上部クラッド層を設けた導波路領域と前記第２導電型上部クラッド層を設けた導波路領域とが屈曲部で接続されていることを特徴とする光半導体集積素子が提供される。
　また、開示する別の観点からは、半導体基板上に前記半導体基板側から順に少なくとも第１導電型下部クラッド層、導波路コア層、前記第１導電型とは反対導電型の第２導電型上部クラッド層を堆積する工程と、前記第２導電型上部クラッド層の上側にストライプ状の第１の絶縁膜マスクを形成する工程と、前記第１の絶縁膜マスクをエッチングマスクとして、前記第２導電型上部クラッド層の露出部を選択的に除去する工程と、前記第１の絶縁膜マスクを選択成長マスクとして、前記第２導電型上部クラッド層の除去部にｉ型上部クラッド層を再成長する工程と、前記第１の絶縁膜マスクを除去したのち、前記第１の絶縁膜マスクのストライプの延在方向に沿ったストライプ状パターンであって、前記第２導電型上部クラッド層に対応する領域上に形成された少なくとも２つ以上のパターンと、前記ｉ型上部クラッド層に対応する領域上に形成されたパターンと、前記第２導電型上部クラッド層に対応する領域上に形成されたパターンと前記ｉ型上部クラッド層に対応する領域上に形成されたパターンとを接続する屈曲部を有する第２の絶縁膜マスクを形成する工程と、前記第２の絶縁膜マスクをエッチングマスクとして、少なくとも前記第１導電型下部クラッド層に達するまでエッチングを行って導波路を形成する工程とを有することを特徴とする光半導体集積回路装置の製造方法が提供される。
　開示の光半導体集積素子及びその製造方法によれば、素子製造困難性を解消するとともに、光の伝搬損失を低減することが可能になる。
本発明の実施の形態の光半導体集積素子の説明図である。 本発明の実施の形態の光半導体集積素子の基本的製造工程の説明図である。 本発明の実施例１の容量装荷型ＭＺ型変調器の説明図である。 本発明の実施例１の容量装荷型ＭＺ型光変調器の製造工程の途中までの説明図である。 本発明の実施例１の容量装荷型ＭＺ型光変調器の製造工程の図４以降の途中までの説明図である。 本発明の実施例１の容量装荷型ＭＺ型光変調器の製造工程の図５以降の説明図である。 本発明の実施例１の容量装荷型ＭＺ型光変調器の導波路パターンの変形例の説明図である。 本発明の実施例２の光半導体集積素子の説明図である。 本発明の実施例２の光半導体集積素子の製造工程の途中までの説明図である。 本発明の実施例２の光半導体集積素子の製造工程の図９以降の途中までの説明図である。 本発明の実施例２の光半導体集積素子の製造工程の図１０以降の説明図である。 従来の容量装荷型ＭＺ型変調器の説明図である。 従来の容量装荷型ＭＺ型光変調器の製造工程の途中までの説明図である。 従来の容量装荷型ＭＺ型光変調器の製造工程の図１３以降の途中までの説明図である。 従来の容量装荷型ＭＺ型光変調器の製造工程の図１４以降の説明図である。
　ここで、図１及び図２を参照して、本発明の実施の形態の光半導体集積素子を説明する。図１は、本発明の実施の形態の光半導体集積素子の説明図であり、図１（ａ）平面図であり、図１（ｂ）は図１（ａ）におけるＡ－Ａ′を結ぶ一点鎖線に沿った断面図であり、図１（ｃ）は図１（ａ）におけるＢ－Ｂ′を結ぶ一点鎖線に沿った断面図である。
　本発明の実施の形態の光半導体集積素子は、半導体基板１１上に少なくとも第１導電型下部クラッド層１２、導波路コア層１３及び上部クラッド層を積層した積層構造からなるストライプ状の導波路を備えている。上部クラッド層は、第１導電型とは反対導電型であって導波路の延在方向において分離された第２導電型上部クラッド層１４と、分離された第２導電型上部クラッド層１４間を接続するｉ型上部クラッド層１５を有している。
　この時、ｉ型上部クラッド層１５を設けた導波路領域は、導波路の主たる延在方向に対して垂直方向にずれて屈曲部を有している。このｉ型上部クラッド層１５を設けた導波路領域の導波路の主たる延在方向に対する垂直方向のずれ幅は、導波損失が大きくならないように例えば、２０μｍ以下など必要最小限にすることが望ましい。ストライプ状の導波路は、ベンゾシクロブテン（ＢＣＢ）樹脂等の有機絶縁物からなる埋込絶縁膜１６で埋め込まれ、各能動領域には電極１７，１８が設けられる。なお、埋込絶縁物１６は、有機絶縁物に限られるものではなく、ＦｅドープＩｎＰ層等の半絶縁性半導体層を用いても良い。
　また、ｉ型上部クラッド層１５を設けた導波路領域は、円弧状に屈曲していても良い。或いは、ｉ型上部クラッド層１５を設けた導波路領域及び第２導電型上部クラッド層１４を設けた導波路領域を、導波路の主たる延在方向に対して平行な直線状部と前記直線状部の両端に接続する屈曲部とを有するように形成しても良い。この場合、ｉ型上部クラッド層１５を設けた導波路領域の屈曲部と第２導電型上部クラッド層１４を設けた導波路領域の屈曲部とが接続してＳ字状の導波路を形成することになる。
　また、第２導電型上部クラッド層１４を設けた導波路部の一方を分布帰還型半導体レーザとし、ｉ型上部クラッド層１５を設けた導波路部分を介して分布帰還型半導体レーザに対向する第２導電型上部クラッド層１４を設けた導波路部の他方を光変調器或いは半導体光増幅器としても良い。なお、分布帰還型半導体レーザとなる導波路部の積層構造の一部には回折格子を形成する。また、積層構造を形成する導波路コア層としては、多重量子井戸活性層を用いることが望ましい。
　或いは、ｉ型上部クラッド層１５と第２導電型クラッド層１４とが交互に配列した２本のアーム状の変調導波路を設け、変調導波路の第２導電型上部クラッド層１４に対応する領域上に個別に電極を形成して容量装荷型のＭＺ変調器としても良い。この場合、２本の変調導波路の両端に１×２カプラを接続し、１×２カプラの一方に入力導波路を接続し、１×２カプラの他方に出力導波路を接続する。この時、ｉ型上部クラッド層１５を設けた導波路領域を円弧状に屈曲させ、第２導電型上部クラッド層１４を設けた導波路領域をｉ型上部クラッド層１５を設けた導波路領域の屈曲方向とは逆向きに円弧状に屈曲させても良い。
　次に、図２を参照して、本発明の実施の形態の光半導体集積素子の基本的製造工程を説明する。なお、各図における上図は平面図であり、下図は上図におけるＡ－Ａ′を結ぶ一点鎖線に沿った断面図である。まず、図２（ａ）の構造を形成するまで以下の工程を実施する。半導体基板１１上に少なくとも第１導電型下部クラッド層１２、導波路コア層１３、第２導電型上部クラッド層１４を順次堆積する。
　次いで、第２導電型上部クラッド層１４の上側にストライプ状の第１の絶縁膜マスク１９を形成し、この第１の絶縁膜マスク１９をエッチングマスクとして、第２導電型上部クラッド層１４の露出部を選択的に除去する。次いで、第１の絶縁膜マスク１９をそのまま選択成長マスクとして、第２導電型上部クラッド層１４の除去部にｉ型上部クラッド層１５を再成長する。
　次いで、図２（ｂ）の構造を形成するまで以下の工程を実施する。第１の絶縁膜マスク１９を除去する。次いで、第１の絶縁膜マスク１９のストライプの延在方向に沿ったストライプ状パターンであって、第２導電型上部クラッド層１４上に存在する少なくとも２つ以上のパターンと、ｉ型上部クラッド層１５上に存在するパターンと、第２導電型上部クラッド層１４上に存在するパターンとｉ型上部クラッド層１５に存在するパターンとを接続する第２の絶縁膜マスク２０を形成する。次いで、第２の絶縁膜マスク２０をエッチングマスクとして、少なくとも第１導電型下部クラッド層１２に達するまでエッチングを行って導波路を形成する。なお、導波路を形成したのちに、導波路をＢＣＢ等の有機絶縁物で埋め込んでも良いし、或いは、第２の絶縁膜マスク２０をそのまま選択成長マスクとして半絶縁性半導体層を再成長させても良い。
　なお、第１の絶縁膜マスク１９のストライプ幅は、導波路のストライプ幅以上で且つ選択成長効果が顕著に現れない２０μｍ以下とすることが望ましい。また、第２の絶縁膜マスク２０は、ｉ型上部クラッド層１５及び第２導電型上部クラッド層１４に対応する領域上でも屈曲するようにしても良い。
　このように、本発明の実施の形態においては、第１の絶縁膜マスク１９の幅を２０μｍ以下、典型的には数μｍ～２０μｍとしているので、選択成長効果が顕著に現れない。その結果、第１の絶縁膜マスク１９の近傍と遠方で膜厚が均一になるため、第１の絶縁膜マスク１９の境界、すなわち、第２導電型上部クラッド層１４とｉ型上部クラッド層１５の境界での段差も発生しない。また、第１の絶縁膜マスク１９の遠方でも十分にｉ型上部クラッド層１５の厚さを確保することが可能となる。
　また、導波路のパターンを、導波路の主たる延在方向、即ち、第１の絶縁膜マスク１９が延在する方向に対して垂直にずらすことによって、導波路が延在する方向でｉ型上部クラッド層１５と第２導電型上部クラッド層１４とを切り替えることが可能となる。このような導波路パターンの配置は、第２の絶縁膜マスク２０を形成するためのパターニング用マスクの設計を変えるのみで良いため、特に追加の工程を入れることなく実施することが可能となる。なお、ｉ型上部クラッド層と第２導電型上部クラッド層との切り替えを確実に行うために、ｉ型上部クラッド層の領域の導波路と第２導電型上部クラッド層の導波路の間のずれ量は少なくとも導波路幅よりは大きくする。
　したがって、ｉ型上部クラッド層１５の膜厚分布によって発生していた後の製造工程の難度増加や、導波路損失の増加などを抑制して、導波路上のｉ型上部クラッド層１５と第２導電型上部クラッド層１４が部分的に切り替わる導波路構造の作成が容易になる。
　次に、図３乃至図６を参照して、本発明の実施例１の容量装荷型ＭＺ型変調器を説明する。図３は、本発明の実施例１の容量装荷型ＭＺ型変調器の説明図であり、図３（ａ）は平面図であり、図３（ｂ）は図３（ａ）におけるＡ－Ａ′を結ぶ一点鎖線に沿った断面図であり、図３（ｃ）は図３（ａ）におけるＢ－Ｂ′を結ぶ一点鎖線に沿った断面図である。この容量装荷型ＭＺ変調器は、入力導波路３２と１×２ＭＭＩ（多モード干渉）導波路３３と、２本の蛇行した形状の変調導波路と、２×１ＭＭＩ導波路３４と出力導波路３５とを備えている。
　２本の変調導波路は、電極３０,３１を形成する導波路部と電極を形成しない導波路部を交互に配置した構造となっている。図３（ｂ）に示すように、電極３０，３１に接続する導波路部は、半絶縁性ＩｎＰ基板２１上に、厚さが１μｍのｎ型ＩｎＰクラッド層２２、厚さが０．５μｍのｉ型ＩｎＧａＡｓＰ－ＭＱＷコア層２３、厚さが１．５μｍのｐ型ＩｎＰクラッド層２４及び厚さが０．５μｍのｐ型ＩｎＧａＡｓＰコンタクト層２５を順次積層して形成した積層構造からなる。一方、電極を形成しない導波路部は、図３（ｃ）に示すように、半絶縁性ＩｎＰ基板２１上に、ｎ型ＩｎＰクラッド層２２、ＩｎＧａＡｓＰ－ＭＱＷコア層２３、及び厚さが２．０μｍのｉ型ＩｎＰクラッド層２７を順次積層して形成した積層構造からなる。なお、ＩｎＧａＡｓＰ－ＭＱＷコア層２３は、例えば１．５５μｍ帯の変調器として用いることを想定して、吸収が小さく、かつ、電界印加による量子閉じ込めシュタルク効果が十分起こるようにバンドギャップ波長が１．４０μｍになるように形成する。
　変調導波路は、ｎ型ＩｎＰクラッド層２２の一部までをエッチングしたストライプ幅が１．５μｍのハイメサ構造となっており、その側面は、薄いＳｉＯ２膜（図示を省略）を介してベンゾシクロブテン（ＢＣＢ）樹脂からなる埋込絶縁膜２９で埋め込まれている。また、蛇行した形状の変調導波路は、曲率が３００μｍ、角度１０．５°の円弧を折り返して接続したパターンであり、最も外側の部分と最も内側の部分の導波路位置は、導波路の延在方向に対して約１０μｍずれており、約２００μｍの周期で蛇行するパターンからなる。円弧上のパターンを用いることにより、固定の曲率半径を仮定した場合に最も短い距離で、導波路が延在する方向に対して垂直方向にｐ型ＩｎＰクラッド層２４を設けた導波路領域とｉ型ＩｎＰクラッド層２７を設けた導波路領域の位置を必要だけシフトさせることが可能となる。また、図３（ａ）のようにｐ型ＩｎＰクラッド層２４からなる導波路領域のほうが外側に来るようにしたほうが導波路の配置と電極の配置の干渉を抑えることができるため好ましい。
　次に、図４乃至図６を参照して、本発明の実施例１の容量装荷型ＭＺ変調器の製造工程を説明するが、図４における各図の左図は平面図であり、右図は左図のＡ－Ａ′を結ぶ一点鎖線に沿った断面図である。また、図５（ａ）及び図６（ａ）は平面図であり、図５（ｂ）及び図６（ｂ）は平面におけるＡ－Ａ′を結ぶ一点鎖線に沿った断面図である。また、図５（ｃ）及び図６（ｃ）は平面図におけるＢ－Ｂ′を結ぶ一点鎖線に沿った断面図である。
　まず、図４（ａ）に示すように、半絶縁性ＩｎＰ基板２１上に、厚さが１μｍのｎ型ＩｎＰクラッド層、厚さが、０．５μｍのｉ型ＩｎＧａＡｓＰ－ＭＱＷコア層、厚さが１．５μｍのｐ型ＩｎＰクラッド層及び厚さが０．５μｍのｐ型ＩｎＧａＡｓＰコンタクト層２５を順次成長させる。次いで、１０μｍの幅のストライプ状のＳｉＯ２マスク２６を２０μｍの間隔を開けて形成する。
　次いで、図４（ｂ）に示すように、ＳｉＯ２マスクをエッチングマスクとして、ウェットエッチングを行うことによってｐ型ＩｎＧａＡｓＰコンタクト層２５及びｐ型ＩｎＰクラッド層２４をメサエッチングする。
　次いで、図４（ｃ）に示すように、ＳｉＯ２マスク２６をそのまま選択成長マスクとして用いて、ｉ型ＩｎＰクラッド層２５をほぼｐ型ＩｎＧａＡｓＰコンタクト層２５の上面と同じ高さになるように再成長させる。この時、ＳｉＯ２マスク２６の幅は、１０μｍであるため選択成長効果が顕著に現れずに膜厚分布のない平坦な層が形成される。
　次いで、図５に示すように、ＳｉＯ２マスク２６を除去したのち、入力導波路パターン、１×２ＭＭＩ導波路パターン、２本の変調導波路パターン、２×１ＭＭＩ導波路パターン及び出力導波路パターンからなるＳｉＯ２マスク２８を形成する。このＳｉＯ２マスク２８における２本の変調導波路パターンは、幅が１．５μｍで曲率が３００μｍ、角度１０．５°の円弧を折り返して接続したパターンである。最も外側の部分と最も内側の部分の導波路位置は、導波路の延在方向に対して約１０μｍずれており、約２００μｍの周期で蛇行するパターンの中心線がｐ型ＩｎＧａＡｓＰコンタクト層２５とｉ型ＩｎＰクラッド層２７との境界に位置するように形成する。
　次いで、図６に示すように、ＳｉＯ２マスク２８をエッチングマスクとしてドライエッチングを行うことによって、ｎ型ＩｎＰクラッド層２２の一部までエッチングしてハイメサ構造の導波路を形成する。ドライエッチング技術を用いて導波路を形成することにより、面方位依存性の影響を受けず、曲がり導波路およびＭＭＩ導波路を精密に作成することが可能となる。なお、変調導波路以外の１×２ＭＭＩ導波路、２×１ＭＭＩ導波路及び入出力導波路は、変調導波路より内側に配置されているため、そのクラッド層はｉ型ＩｎＰクラッド層２７となる。
　以降は、図示を省略するが、ＳｉＯ２マスク２８を除去したのち、薄いＳｉＯ２膜を介してメサの両側をＢＣＢ樹脂で埋め込み、次いで、ｐ型ＩｎＧａＡｓＰコンタクト層２５の頭出しを行う。次いで、露出したｐ型ＩｎＧａＡｓＰコンタクト層２５に接する個別の導波路上電極を形成し、この個別の導波路上電極を幅広電極に接続することによって、図３に示した容量装荷型ＭＺ型変調器が得られる。
　このように、本発明の実施例１においては、選択成長効果が顕著に現れない幅の選択成長マスクを用いてｉ型ＩｎＰクラッド層の再成長を行っているので、ｉ型ＩｎＰクラッド層が膜厚分布のない平坦な層となり、導波路損失を大幅に低減することができる。また、全体の表面も平坦になるので、導波路を形成する際のＳｉＯ２マスクの剥離が発生することがなく且つパターン精度も向上するので、素子製造困難性が大幅に低減する。なお、本発明の実施例１の変調導波路のように導波路が曲がっている構造では、電気信号に対する光信号の伝搬速度の差を調整し、速度整合を取りやすくなるという利点もある。
　次に、図７を参照して、本発明の実施例１の容量装荷型ＭＺ変調器の導波路パターンの変形例を説明する。上述の説明では、蛇行した変調導波路パターンがｐ型ＩｎＰクラッド層２４を設けた導波路部とｉ型ＩｎＰクラッド層２７を設けた導波路部とが均等に配置される構造にしているが、均等であることは必須ではない。
　図７は、本発明の実施例１の容量装荷型ＭＺ変調器の導波路パターンの変形例の説明図であり、図７（ａ）は、変調導波路をｐ型ＩｎＰクラッド層２４を設けた導波路部に寄せて形成したものである。図７（ｂ）は、逆に変調導波路をｉ型ＩｎＰクラッド層２７を設けた導波路部に寄せて形成したものである。このように導波路が延在する方向に対して垂直な方向に蛇行導波路の位置を変えることにより、分割した電極を形成するｐ型ＩｎＰクラッド層２４を設けた導波路部と電極間の分離部となるｉ型ＩｎＰクラッド層２７を設けた導波路部の長さの比率を適宜変えることが可能となる。
　図７（ｃ）は、導波路の延在方向にずれた直線導波路を、Ｓ字導波路で接続したものである。即ち、ｐ型ＩｎＰクラッド層２４を設けた導波路領域及びｉ型ＩｎＰクラッド層２７を設けた導波路領域を直線状部とその両端に接続された屈曲部で形成し、屈曲部同士を接続することでＳ字型の接続導波路となる。なお、ｐ型とｉ型で比べるとｉ型ＩｎＰクラッド層２７の方が光損失が小さくなるため、電極間の分離部だけではなく、電極が形成されていない部分は可能な限りｉ型ＩｎＰクラッド層となるように導波路パターンを配置することが望ましい。
　従来の技術においては、このように分割電極形部と分離部との長さの比率を変える場合には、導波路に対して垂直な方向に形成する選択成長マスクの幅及び間隔を変える必要がある。これはｉ型ＩｎＰクラッド層の選択成長効果の発生の仕方に影響するため、比率を変えた場合にｉ型ＩｎＰクラッド層の成長条件を変える必要が生ずる。また、同一ウェーハ内で比率を変えた場合には、それぞれでｉ型ＩｎＰクラッド層の成長速度が変わり、全ての比率でｉ型ＩｎＰクラッド層の厚さを適切に制御をするのが困難であった。
　一方、本発明では、ｉ型ＩｎＰクラッド層の再成長までは分割電極を形成する部分の比率によらず幅一定のＳｉＯ２マスクを用いて、導波路パターンを適宜配置することによって分割電極を形成する部分の比率を変えられる。したがって、この比率によってｉ型ＩｎＰクラッド層の成長条件などを変える必要がなく、また、同一ウェーハ内で異なる比率の素子を作製してもｉ型ＩｎＰクラッド層の厚さに分布が発生することがない。
　次に、図８乃至図１１を参照して、本発明の実施例２の光半導体集積素子を説明するが、ここでは、ＤＦＢ（分布帰還型）半導体レーザと半導体光増幅器（ＳＯＡ）を集積化した光半導体集積素子として説明する。図８は本発明の実施例２の光半導体集積素子の説明図であり、図８（ａ）は平面図であり、図８（ｂ）は図８（ａ）におけるＡ－Ａ′を結ぶ一点鎖線に沿った断面図であり、図８（ｃ）は図８（ａ）におけるＢ－Ｂ′を結ぶ一点鎖線に沿った断面図である。
　図８（ａ）に示すようにＤＦＢ半導体レーザを構成する導波路と半導体光増幅器を構成する導波路は、導波路の延在方向に対して垂直な方向で同じ位置に配置されている。分離部では、導波路が曲げて形成されており、ＤＦＢ部及びＳＯＡ部に対して導波路が延在する方向に対して垂直な方向に導波路位置がずれている。
　ＤＦＢ部の導波路の長さは例えば３００μｍ、ＳＯＡ部の導波路の長さは例えば３００μｍであり、分離部には、曲率１００μｍで曲げ角度が５°のＳ字導波路をつなぎ合わせた構造をしており、全長が１００μｍとなるようにする。このようなパターンでは、分離部の導波路位置は、ＳＯＡ部およびＤＦＢ部の導波路に対して、最大１０μｍずれる。
　図８（ｂ）は、ＤＦＢ部およびＳＯＡ部における導波路の層構造を示したものである。半絶縁性ＩｎＰ基板４１上に厚さが１μｍのｎ型ＩｎＰバッファ層４２、ＩｎＧａＡｓＰ回折格子層４３、ｎ型ＩｎＰスペーサ層４４、厚さが０．２μｍのｉ型ＩｎＧａＡｓＰ－ＭＱＷ活性層４５、厚さが１．５μｍのｐ型ＩｎＰクラッド層４６及び厚さが０．５μｍのｐ型ＩｎＧａＡｓＰコンタクト層４７が順に積層された構造となっている。ここで、ｉ型ＩｎＧａＡｓＰ－ＭＱＷ活性層４５は、例えば１．５５μｍ帯で光利得が発生するようにバンドギャップ波長が１．５８μｍとなるようにする。また、ＤＦＢ部では回折格子を形成するために、ＩｎＧａＡｓＰ回折格子層４３の少なくとも一部が周期的に除去されている。
　一方、図８（ｃ）は分離部の層構造を示したものである。半絶縁性ＩｎＰ基板４１上に厚さが１μｍのｎ型ＩｎＰバッファ層４２、ＩｎＧａＡｓＰ回折格子層４３、ｎ型ＩｎＰスペーサ層４４、厚さが０．２μｍのｉ型ＩｎＧａＡｓＰ－ＭＱＷ活性層４５、厚さが２．０μｍのｉ型ＩｎＰクラッド層４９が順に積層された構造となっている。
　導波路メサはＤＦＢ部、ＳＯＡ部、分離部ともに、ｎ型ＩｎＰバッファ層４２の一部まで残してエッチングされた幅２．０μｍの埋込導波路構造となっており、その側面がＦｅドープＩｎＰ埋込層５１で埋め込まれている。
　このように、分離部の上部クラッド層をｉ型にすることによって、短い距離でＳＯＡとＤＦＢ間の電気的な分離を十分取ることが可能となる。また、分離部において曲がり導波路が配置されていることによって、非導波モードなど余分なモードを放射させて除去し、光半導体集積素子の動作を安定化させることも可能である。
　次に、図９乃至図１１を参照して、本発明の実施例２の光半導体集積素子の製造工程を説明するが、図９における各図の左図は平面図であり、右図は左図のＡ－Ａ′を結ぶ一点鎖線に沿った断面図である。また、図１０（ａ）及び図１１（ａ）は平面図であり、図１０（ｂ）及び図１１（ｂ）は平面図におけるＡ－Ａ′を結ぶ一点鎖線に沿った断面図である。また、図１０（ｃ）及び図１１（ｃ）は平面図におけるＢ－Ｂ′を結ぶ一点鎖線に沿った断面図である。
　まず、図９（ｂ）の構造を形成するまで以下の工程を実施する。半絶縁性ＩｎＰ基板上に厚さが１μｍのｎ型ＩｎＰバッファ層４２及びＩｎＧａＡｓＰ回折格子層４３を形成したのち、ＤＦＢ部のみＩｎＧａＡｓＰ回折格子層４３を周期的にエッチング除去して回折格子を形成する。次いで、ＩｎＧａＡｓＰ回折格子層４３上にｎ型ＩｎＰスペーサ層４４、厚さが０．２μｍのｉ型ＩｎＧａＡｓＰ－ＭＱＷ活性層４５、厚さが１．５μｍのｐ型ＩｎＰクラッド層４６及び厚さが０．５μｍのｐ型ＩｎＧａＡｓＰコンタクト層４７を順次成長させる。次いで、ｐ型ＩｎＧａＡｓＰコンタクト層４７上に導波路が延在する方向にその幅が導波路の幅以上で、且つ、１０μｍ以下のストライプ状の第１のＳｉＯ２マスク４８を形成する。
　次いで、図９（ｂ）に示すように、ＳｉＯ２マスク４８をエッチングマスクとしてウェットエッチングを行うことにより、ｐ型ＩｎＧａＡｓＰコンタクト層４７及びｐ型ＩｎＰクラッド層４６をエッチングしてストライプ状メサを形成する。次いで、図９（ｃ）に示すように、ＳｉＯ２マスク４８をそのまま選択成長マスクとして用いて、厚さが２μｍのｉ型ＩｎＰクラッド層４９を再成長する。
　次いで、図１０に示すように、ＳｉＯ２マスク４８を除去したのち、ＳｉＯ２マスク５０を形成する。このＳｉＯ２マスク５０は、ＳＯＡ部及びＤＦＢ部の導波路と、それに対して位置がずれた分離部の導波路パターンを形成するためのマスクであり、ＳＯＡ部及びＤＦＢ部の導波路が、ｐ型ＩｎＧａＡｓＰコンタクト層４７の幅方向の中央付近に来るように配置する。分離部の導波路はＤＦＢ部及びＳＯＡ部に対して最大で１０μｍずれており、分離部の導波路はＤＦＢ部及びＳＯＡ部はＳ字状導波路で接続されるようにする。
　次いで、図１１に示すように、ＳｉＯ２マスク５０をエッチングマスクとして、ドライエッチングを行って、ｎ型ＩｎＰバッファ層４２の一部を除去するハイメサ構造の導波路を形成する。この場合、導波路コア層上のクラッド層がｐ型ＩｎＰクラッド層４６になっているＤＦＢ導波路部分及びＳＯＡ導波路部分と、ｉ型ＩｎＰクラッド層４９となっている分離導波路部分が、互いに導波路延在方向に対して垂直方向にずれた構造となる。
　以降は、図８に示したように、ＳｉＯ２マスク５０をそのまま選択成長マスクして、ＦｅドープＩｎＰ埋込層５１を再成長することで、導波路メサを埋め込む。次いで、ＳｉＯ２マスク５０を除去したのち、ＤＦＢ部にＤＦＢ電極５２を形成し、ＳＯＡ部にＳＯＡ電極５３を形成することで、本発明の実施例２の半導体光集積素子の基本構造が完成する。
　このように、本発明の実施例２においては、ＤＦＢ素子とＳＯＡ素子の間の電気的な分離を行うためにコア層上部のクラッドの一部をｐ型クラッド層とし、他部をｉ型クラッド層とする構造を安定かつ均一に形成することが可能となる。
　なお、上記の実施例１及び実施例２においては、基板としてＩｎＰ基板を用いたＩｎＧａＡｓＰ／ＩｎＰ系素子として説明しているが、これに限らず例えばＧａＡｓ基板上に形成された光半導体集積素子においても同様に本発明の技術を適用することが可能である。また、導波路コア層としてＩｎＧａＡｓＰ系材料を用いているがこれに限らず、ＡｌＧａＩｎＡｓ系材料やＧａＩｎＡｓＮ系材料など集積する各素子の機能に合わせて適宜材料を選択すれば良い。クラッド材料に関してもＩｎＰに限らず、それぞれのコア層材料、基板材料に合わせて適切に選択された化合物半導体材料を用いれば良い。
１１　半導体基板
１２　第１導電型下部クラッド層
１３　導波路コア層
１４　第２導電型上部クラッド層
１５　ｉ型上部クラッド層
１６　埋込絶縁膜
１７，１８　電極
１９　第１の絶縁膜マスク
２０　第２の絶縁膜マスク
２１　半絶縁性ＩｎＰ基板
２２　ｎ型ＩｎＰクラッド層
２３　ｉ型ＩｎＧａＡｓＰ－ＭＱＷコア層
２４　ｐ型ＩｎＰクラッド層
２５　ｐ型ＩｎＧａＡｓＰコンタクト層
２６　ＳｉＯ２マスク
２７　ｉ型ＩｎＰクラッド層
２８　ＳｉＯ２マスク
２９　埋込絶縁膜
３０,３１　電極
３２　入力導波路
３３　１×２ＭＭＩ導波路
３４　２×１ＭＭＩ導波路
３５　出力導波路
４１　半絶縁性ＩｎＰ基板
４２　ｎ型ＩｎＰバッファ層
４３　ＩｎＧａＡｓＰ回折格子層
４４　ｎ型ＩｎＰスペーサ層
４５　ｉ型ＩｎＧａＡｓＰ－ＭＱＷ活性層
４６　ｐ型ＩｎＰクラッド層
４７　ｐ型ＩｎＧａＡｓＰコンタクト層
４８　ＳｉＯ２マスク
４９　ｉ型ＩｎＰクラッド層
５０　ＳｉＯ２マスク
５１　ＦｅドープＩｎＰ埋込層
５２　ＤＦＢ電極
５３　ＳＯＡ電極
６１　半絶縁性ＩｎＰ基板
６２　ｎ型ＩｎＰクラッド層
６３　ＩｎＧａＡｓＰコア層
６４　ｐ型ＩｎＰクラッド層
６５　ｐ型ＩｎＧａＡｓＰコンタクト層
６６　ＳｉＯ２マスク
６７　ｉ型ＩｎＰクラッド層
６８　ＳｉＯ２マスク
６９　埋込絶縁膜
７０，７１　幅広電極
７２　導波路上電極
７３　高周波信号源
７４　終端抵抗
７５　入力導波路
７６　出力導波路
７７　光入力
７８　高周波信号
７９　変調光

Claims (16)

  1. 　半導体基板上に少なくとも第１導電型下部クラッド層、導波路コア層及び上部クラッド層を積層した積層構造からなるストライプ状の導波路を備えた光半導体集積素子であって、
    　前記上部クラッド層が、前記第１導電型とは反対導電型であって前記導波路の延在方向において分離された第２導電型上部クラッド層と、
    　前記分離された第２導電型上部クラッド層間を接続するｉ型上部クラッド層と
    を有し、
    　前記ｉ型上部クラッド層を設けた導波路領域と少なくとも２つ以上の前記第２導電型上部クラッド層を設けた導波路領域とが、前記導波路の主たる延在方向に対して垂直方向にずれており、前記ｉ型上部クラッド層を設けた導波路領域と前記第２導電型上部クラッド層を設けた導波路領域とが屈曲部で接続されていることを特徴とする光半導体集積素子。
  2. 　前記ストライプ状の導波路が、誘電体酸化膜および有機絶縁物で埋め込まれていることを特徴とする請求項１に記載の光半導体集積素子。
  3. 　前記ストライプ状の導波路が、半絶縁性半導体層で埋め込まれていることを特徴とする請求項１に記載の光半導体集積素子。
  4. 　前記ｉ型上部クラッド層が、円弧状に屈曲していることを特徴とする請求項１に記載の光半導体集積素子。
  5. 　前記ｉ型上部クラッド層を設けた導波路領域及び前記第２導電型上部クラッド層を設けた導波路領域は、前記導波路の主たる延在方向に対して平行な直線状部と前記直線状部の両端に接続する屈曲部とを有し、
    　前記ｉ型上部クラッド層を設けた導波路領域の屈曲部と第２導電型上部クラッド層を設けた導波路領域の屈曲部とが接続してＳ字状の導波路を形成することを特徴とする請求項１に記載の光半導体集積素子。
  6. 　前記第２導電型上部クラッド層を設けた導波路部の一方が分布帰還型半導体レーザであり、
    　前記ｉ型上部クラッド層を設けた部分を介して前記分布帰還型半導体レーザに対向する前記第２導電型上部クラッド層を設けた導波路部の他方が光変調器或いは半導体光増幅器のいずれかであり、
    　前記分布帰還型半導体レーザとなる導波路部の積層構造の少なくとも一部に回折格子が形成されていることを特徴とする請求項１に記載の光半導体集積素子。
  7. 　前記積層構造を形成する導波路コア層が、多重量子井戸活性層であることを特徴とする請求項６に記載の光半導体集積素子。
  8. 　前記ｉ型上部クラッド層と前記第２導電型上部クラッド層とが交互に配列した２本の変調導波路と、
    　前記２本の変調導波路の両端に接続された１×２カプラと、
    　前記１×２カプラの一方に接続された入力導波路と
    　前記１×２カプラの他方に接続された出力導波路と、
    　前記２本の変調導波路の前記第２導電型上部クラッド層に対応する領域上に個別に設けられた電極と
    を有することを特徴とする請求項１に記載の光半導体集積素子。
  9. 　前記ｉ型上部クラッド層を設けた導波路領域が円弧状に屈曲していることを特徴とする請求項８に記載の光半導体集積素子。
  10. 　請求項９において、さらに、前記第２導電型上部クラッド層を設けた導波路領域が、前記ｉ型上部クラッド層を設けた導波路領域の屈曲方向とは逆向きに円弧状に屈曲していることを特徴とする請求項９に記載の光半導体集積素子。
  11. 　前記第２導電型上部クラッド層上に第２導電型コンタクト層を有することを特徴とする請求項１に記載の光半導体集積素子。
  12. 　半導体基板上に前記半導体基板側から順に少なくとも第１導電型下部クラッド層、導波路コア層、前記第１導電型とは反対導電型の第２導電型上部クラッド層を堆積する工程と、
    　前記第２導電型上部クラッド層の上側に直線のストライプ状の第１の絶縁膜マスクを形成する工程と、
    　前記第１の絶縁膜マスクをエッチングマスクとして、前記第２導電型上部クラッド層の露出部を選択的に除去する工程と、
    　前記第１の絶縁膜マスクを選択成長マスクとして、前記第２導電型上部クラッド層の除去部にｉ型上部クラッド層を再成長する工程と、
    　前記第１の絶縁膜マスクを除去したのち、前記第１の絶縁膜マスクのストライプの延在方向に沿ったストライプ状パターンであって、前記第２導電型上部クラッド層に対応する領域上に形成された少なくとも２つ以上のパターンと、前記ｉ型上部クラッド層に対応する領域上に形成されたパターンと、前記第２導電型上部クラッド層に対応する領域上に形成されたパターンと前記ｉ型上部クラッド層に対応する領域上に形成されたパターンとを接続する屈曲部を有する第２の絶縁膜マスクを形成する工程と、
    　前記第２の絶縁膜マスクをエッチングマスクとして、少なくとも前記第１導電型下部クラッド層に達するまでエッチングを行って導波路を形成する工程と
    を有することを特徴とする光半導体集積回路装置の製造方法。
  13. 　前記第１の絶縁膜マスクのストライプ幅は、前記導波路のストライプ幅以上で且つ２０μｍ以下であることを特徴とする請求項１２に記載の光半導体集積素子の製造方法。
  14. 　前記第２の絶縁膜マスクは、前記i型上部クラッド層に対応する領域上の全てで屈曲していることを特徴とする請求項１２に記載の光半導体集積素子の製造方法。
  15. 　前記導波路を形成したのちに、前記導波路を誘電体酸化膜および有機絶縁物で埋め込む工程を有することを特徴とする請求項１２に記載の光半導体集積素子の製造方法。
  16. 　前記導波路を形成したのちに、前記第２の絶縁膜マスクを選択成長マスクとして半絶縁性半導体層を再成長する工程を有することを特徴とする請求項１２に記載の光半導体集積素子の製造方法。
PCT/JP2013/064321 2013-05-23 2013-05-23 光半導体集積素子及びその製造方法 WO2014188552A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015517992A JP6172271B2 (ja) 2013-05-23 2013-05-23 光半導体集積素子及びその製造方法
PCT/JP2013/064321 WO2014188552A1 (ja) 2013-05-23 2013-05-23 光半導体集積素子及びその製造方法
CN201380076823.6A CN105229523A (zh) 2013-05-23 2013-05-23 光半导体集成元件以及其制造方法
US14/947,067 US9711938B2 (en) 2013-05-23 2015-11-20 Integrated semiconductor optical element and manufacturing method for same
US15/617,104 US10027088B2 (en) 2013-05-23 2017-06-08 Integrated semiconductor optical element and manufacturing method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/064321 WO2014188552A1 (ja) 2013-05-23 2013-05-23 光半導体集積素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/947,067 Continuation US9711938B2 (en) 2013-05-23 2015-11-20 Integrated semiconductor optical element and manufacturing method for same

Publications (1)

Publication Number Publication Date
WO2014188552A1 true WO2014188552A1 (ja) 2014-11-27

Family

ID=51933137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/064321 WO2014188552A1 (ja) 2013-05-23 2013-05-23 光半導体集積素子及びその製造方法

Country Status (4)

Country Link
US (2) US9711938B2 (ja)
JP (1) JP6172271B2 (ja)
CN (1) CN105229523A (ja)
WO (1) WO2014188552A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111238A (ja) * 2015-12-15 2017-06-22 日本電信電話株式会社 半導体マッハツェンダ光変調器及びそれを用いたｉｑ変調器
JP2019194722A (ja) * 2019-07-02 2019-11-07 日本電信電話株式会社 半導体マッハツェンダ光変調器及びそれを用いたｉｑ変調器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032793A (ja) * 2016-08-25 2018-03-01 富士ゼロックス株式会社 発光素子アレイ、光学デバイス、及び画像形成装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10111424A (ja) * 1996-10-07 1998-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体偏波回転素子
JPH11183742A (ja) * 1997-12-24 1999-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体導波型偏波回転素子
JP2002164615A (ja) * 2000-11-24 2002-06-07 Fujitsu Ltd 光半導体装置及び光半導体モジュール
JP2004053830A (ja) * 2002-07-18 2004-02-19 Fujitsu Ltd 光半導体装置
JP2008294124A (ja) * 2007-05-23 2008-12-04 Fujitsu Ltd 光半導体素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152068A (ja) * 1992-11-10 1994-05-31 Fujitsu Ltd 半導体光導波路
JPH09101491A (ja) * 1995-10-05 1997-04-15 Nec Corp 半導体マッハツェンダ変調装置およびその製造方法
JP2965011B2 (ja) 1997-09-29 1999-10-18 日本電気株式会社 半導体光素子及びその製造方法
JP3753022B2 (ja) * 2001-07-03 2006-03-08 日本電気株式会社 双方向光通信モジュール
EP1596246B1 (en) 2004-05-13 2016-12-14 Fujitsu Limited Semiconductor optical modulator and method of modulating light
JP4235154B2 (ja) 2004-08-27 2009-03-11 富士通株式会社 半導体マッハツェンダ型光変調器及びその製造方法
CN100406934C (zh) * 2005-08-04 2008-07-30 浙江大学 一种深刻蚀二氧化硅脊型波导及其制备工艺
WO2007026601A1 (ja) * 2005-08-29 2007-03-08 Mitsui Chemicals, Inc. 光導波路フィルムとその製造方法、それを含む光電気混載フィルムおよび電子機器
CN100505446C (zh) * 2005-09-30 2009-06-24 夏普株式会社 半导体激光器件
JP5113102B2 (ja) 2008-02-01 2013-01-09 アンリツ株式会社 光変調デバイス
JP2010271370A (ja) * 2009-05-19 2010-12-02 Hitachi Chem Co Ltd フレキシブル光導波路
JP2011211125A (ja) * 2010-03-30 2011-10-20 Nec Corp 窒化物半導体発光素子、窒化物半導体発光素子の製造方法、画像表示装置用光源、および画像表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10111424A (ja) * 1996-10-07 1998-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体偏波回転素子
JPH11183742A (ja) * 1997-12-24 1999-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体導波型偏波回転素子
JP2002164615A (ja) * 2000-11-24 2002-06-07 Fujitsu Ltd 光半導体装置及び光半導体モジュール
JP2004053830A (ja) * 2002-07-18 2004-02-19 Fujitsu Ltd 光半導体装置
JP2008294124A (ja) * 2007-05-23 2008-12-04 Fujitsu Ltd 光半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111238A (ja) * 2015-12-15 2017-06-22 日本電信電話株式会社 半導体マッハツェンダ光変調器及びそれを用いたｉｑ変調器
JP2019194722A (ja) * 2019-07-02 2019-11-07 日本電信電話株式会社 半導体マッハツェンダ光変調器及びそれを用いたｉｑ変調器

Also Published As

Publication number Publication date
US20170271842A1 (en) 2017-09-21
US10027088B2 (en) 2018-07-17
JPWO2014188552A1 (ja) 2017-02-23
US20160079727A1 (en) 2016-03-17
JP6172271B2 (ja) 2017-08-02
US9711938B2 (en) 2017-07-18
CN105229523A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
US9046703B2 (en) Optical modulator module and semiconductor optical modulator
JP6327051B2 (ja) 半導体光素子、半導体光素子を作製する方法
JP5104598B2 (ja) マッハツェンダ型光変調器
US9229251B2 (en) Optical modulator and optical transmitter
JP3936256B2 (ja) 光半導体装置
WO2016056498A1 (ja) 半導体光集積素子およびその製造方法
JPH09162499A (ja) 半導体レーザ装置、その駆動方法及びそれを用いた光通信システム
JP2006276497A (ja) 光半導体素子の製造方法
US7024057B2 (en) Optical device having dual microstrip transmission lines with a low-k material and a method of manufacture thereof
EP4064469A1 (en) Semiconductor devices for emitting modulated light and methods for fabricating such devices
US10027088B2 (en) Integrated semiconductor optical element and manufacturing method for same
JP6348880B2 (ja) 半導体マッハツェンダ光変調器
KR20170055902A (ko) 박막 히터 집적 파장가변 분포 궤환형 레이저 다이오드
WO2019211991A1 (ja) 半導体マッハ・ツェンダ型光変調器およびそれを用いたｉｑ光変調器
JP2009054721A (ja) 半導体素子及び半導体素子の製造方法
JP2015212769A (ja) 半導体マッハツェンダ光変調器
TWI627791B (zh) High frequency line
JP6213222B2 (ja) 光半導体装置及びその製造方法
Zhang et al. Ten-channel InP-based large-scale photonic integrated transmitter fabricated by SAG technology
JPS6373585A (ja) 周波数可変分布ブラツグ反射型半導体レ−ザ
US20220326588A1 (en) Phase shift keying modulator
JP2014135351A (ja) 半導体光素子、集積型半導体光素子およびその製造方法
US20220317539A1 (en) Phase shift keying modulator
JP2011175216A (ja) 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法
JP2011077329A (ja) 半導体光集積素子、及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201380076823.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13885380

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015517992

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13885380

Country of ref document: EP

Kind code of ref document: A1