WO2014174888A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2014174888A1
WO2014174888A1 PCT/JP2014/054553 JP2014054553W WO2014174888A1 WO 2014174888 A1 WO2014174888 A1 WO 2014174888A1 JP 2014054553 W JP2014054553 W JP 2014054553W WO 2014174888 A1 WO2014174888 A1 WO 2014174888A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
signal
display device
crystal display
period
Prior art date
Application number
PCT/JP2014/054553
Other languages
English (en)
French (fr)
Inventor
琢矢 曽根
田中 紀行
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/786,202 priority Critical patent/US9685129B2/en
Priority to JP2015513594A priority patent/JP6198818B2/ja
Priority to CN201480022639.8A priority patent/CN105144278B/zh
Publication of WO2014174888A1 publication Critical patent/WO2014174888A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only

Definitions

  • the present invention relates to a liquid crystal display device.
  • a liquid crystal display device that displays an image on a liquid crystal panel is conventionally known.
  • an image is displayed on the liquid crystal panel based on display signals (including a vertical synchronization signal, a horizontal synchronization signal, and an image signal) sent from the host to the timing controller.
  • One driving method for reducing power consumption of a liquid crystal display device is a driving method called pause driving.
  • the driving period and the idle period are repeated alternately.
  • the driving period is a period in which a plurality of scanning lines are sequentially selected and scanned to write a signal voltage.
  • the pause period is a period in which writing of signal voltages is paused with all scanning lines in a non-selected state. In the pause driving, there is a period in which writing of the signal voltage is paused, so that power consumption can be reduced.
  • Such pause driving is disclosed in, for example, Japanese Patent Laid-Open No. 2001-31253.
  • An object of the present invention is to provide a liquid crystal display device capable of ensuring the display quality of a liquid crystal panel.
  • the liquid crystal display device includes a liquid crystal panel and displays an image on the liquid crystal panel.
  • the liquid crystal panel includes a plurality of scanning lines, a plurality of signal lines, and a thin film transistor.
  • the plurality of signal lines intersect with the plurality of scanning lines.
  • the thin film transistor is disposed at each intersection of the plurality of scanning lines and the plurality of signal lines, and is connected to the pixel electrode.
  • the liquid crystal display device further includes a booster circuit, a scanning line driving unit, and a timing control unit.
  • the booster circuit generates a drive voltage from the power supply voltage.
  • the scanning line driving unit sequentially selects a plurality of scanning lines and controls the operation of the thin film transistor using a driving voltage generated by the booster circuit.
  • the timing control unit controls the scanning line driving unit based on a display signal including a horizontal synchronization signal, a vertical synchronization signal, and an image signal.
  • the drive voltage includes a selection voltage and a non-selection voltage.
  • the selection voltage is output to the scanning line selected by the scanning line driving unit among the plurality of scanning lines.
  • the non-selection voltage has the opposite polarity to the selection voltage.
  • a reference synchronization signal is input to the booster circuit during a period in which the scanning line driver does not select any of the plurality of scanning lines.
  • the booster circuit generates the non-selection voltage in synchronization with the reference synchronization signal during the period.
  • the scanning line driver outputs the non-selection voltage generated by the booster circuit to the plurality of scanning lines during the period.
  • the display quality of the liquid crystal panel can be ensured.
  • FIG. 1 is a block diagram showing a schematic configuration of a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram for explaining pixels of a liquid crystal panel included in the liquid crystal display device shown in FIG.
  • FIG. 3 is a block diagram for explaining the voltage supply unit.
  • FIG. 4 is a time chart for explaining the operation of the counter.
  • FIG. 5 is a time chart for explaining the driving period and the rest period.
  • FIG. 6 is a graph showing operating characteristics of the thin film transistor.
  • FIG. 7 is a block diagram for explaining a liquid crystal display device according to a second embodiment of the present invention.
  • FIG. 8 is a block diagram for explaining a liquid crystal display device according to a third embodiment of the present invention.
  • FIG. 9 is a block diagram for explaining a liquid crystal display device according to a fourth embodiment of the present invention.
  • the liquid crystal display device includes a liquid crystal panel and displays an image on the liquid crystal panel.
  • the liquid crystal panel includes a plurality of scanning lines, a plurality of signal lines, and a thin film transistor.
  • the plurality of signal lines intersect with the plurality of scanning lines.
  • the thin film transistor is disposed at each intersection of the plurality of scanning lines and the plurality of signal lines, and is connected to the pixel electrode.
  • the liquid crystal display device further includes a booster circuit, a scanning line driving unit, and a timing control unit.
  • the booster circuit generates a drive voltage from the power supply voltage.
  • the scanning line driving unit sequentially selects a plurality of scanning lines and controls the operation of the thin film transistor using a driving voltage generated by the booster circuit.
  • the timing control unit controls the scanning line driving unit based on a display signal including a horizontal synchronization signal, a vertical synchronization signal, and an image signal.
  • the drive voltage includes a selection voltage and a non-selection voltage.
  • the selection voltage is output to the scanning line selected by the scanning line driving unit among the plurality of scanning lines.
  • the non-selection voltage has the opposite polarity to the selection voltage.
  • a reference synchronization signal is input to the booster circuit during a period in which the scanning line driver does not select any of the plurality of scanning lines.
  • the booster circuit generates the non-selection voltage in synchronization with the reference synchronization signal during the period.
  • the scanning line driver outputs the non-selection voltage generated by the booster circuit to the plurality of scanning lines during the period.
  • the reference synchronization signal is input to the booster circuit during a period when the scanning line driving unit does not select any of the plurality of scanning lines.
  • the non-selection voltage supplied to the scanning line driving unit is generated even during the period.
  • the non-selection voltage has a polarity opposite to that of the selection voltage. Therefore, the leakage current of the thin film transistor can be reduced. Therefore, in the liquid crystal display device according to the first aspect, image degradation during a period when the scanning line driving unit does not select any of the plurality of scanning lines, that is, image degradation due to the leakage current of the thin film transistor. Can be suppressed. As a result, the display quality of the liquid crystal panel can be ensured.
  • the timing control unit alternately realizes a driving period and a rest period.
  • the drive period is a period for executing control of the scanning line driving unit based on the display signal.
  • the pause period is a period in which the control of the scanning line driving unit based on the display signal is paused.
  • the reference synchronization signal is input to the booster circuit at least during the pause period.
  • the booster circuit generates the non-selection voltage in synchronization with the reference synchronization signal during the idle period.
  • the scanning line driving unit outputs the non-selection voltage generated by the booster circuit to the plurality of scanning lines in the idle period.
  • the driving period and the rest period are realized alternately. Therefore, power consumption can be reduced.
  • a horizontal synchronizing signal is further input to the booster circuit.
  • the booster circuit In the drive period, the booster circuit generates a selection voltage and a non-selection voltage in synchronization with the horizontal synchronization signal.
  • liquid crystal display device In the liquid crystal display device according to the third aspect, noise is less noticeable in the image displayed on the liquid crystal panel. As a result, the display quality of the liquid crystal panel can be ensured.
  • the liquid crystal display device further includes a counter in the liquid crystal display device according to the third aspect.
  • the counter increases the counter value every time the sub-synchronization signal is input, and resets the counter value every time the horizontal synchronization signal is input.
  • a reference synchronization signal is input to the booster circuit in each of the drive period and the rest period.
  • the booster circuit generates the selection voltage and the non-selection voltage in synchronization with the reference synchronization signal during the driving period.
  • the liquid crystal display device it is not necessary to change the synchronization signal when generating the drive voltage between the drive period and the rest period. Therefore, the configuration is simplified as compared with the case where the synchronization signal when generating the drive voltage is changed between the drive period and the pause period.
  • a display signal sent as a parallel signal is input to the timing control unit.
  • the liquid crystal display device further includes an interface in the liquid crystal display device according to the sixth aspect.
  • the interface converts a display signal sent as a differential serial signal into a parallel signal and outputs the parallel signal to the timing control unit.
  • the display signal can be transferred at a higher speed than when the display signal is sent as a parallel signal.
  • a liquid crystal display device is the liquid crystal display device according to any one of the first to seventh aspects, wherein the thin film transistor has a semiconductor layer made of an oxide semiconductor.
  • a liquid crystal display device is the liquid crystal display device according to the eighth aspect, wherein the oxide semiconductor comprises indium (In), gallium (Ga), zinc (Zn), and oxygen (O). Including.
  • the leakage current can be reduced as compared with the case where the semiconductor layer is made of silicon.
  • the liquid crystal display device according to the tenth aspect of the present invention is the liquid crystal display device according to the ninth aspect, wherein the oxide semiconductor has crystallinity.
  • FIG. 1 is a block diagram showing a liquid crystal display device 10 according to the first embodiment of the present invention.
  • the liquid crystal display device 10 is used for displaying an image, for example, in a mobile device such as a smartphone or a tablet, a mobile phone, a television receiver, a notebook computer, or the like.
  • the liquid crystal display device 10 includes a liquid crystal panel 12, a timing control unit 30, a scanning line driving unit 32, a signal line driving unit 34, and a voltage supply unit 36.
  • the liquid crystal panel 12 includes a plurality of scanning lines GL and a plurality of signal lines SL.
  • the plurality of signal lines SL intersect with the plurality of scanning lines GL.
  • a thin film transistor 20 as a switching element is disposed at each intersection of the plurality of scanning lines GL and the plurality of signal lines SL.
  • “the thin film transistor 20 is disposed at the intersection of the scanning line GL and the signal line SL” includes that the thin film transistor 20 is disposed in the vicinity of the intersection of the scanning line GL and the signal line SL.
  • the gate electrode is connected to the scanning line GL
  • the source electrode is connected to the signal line SL
  • the drain electrode is connected to the pixel electrode 22.
  • a common electrode 24 is disposed opposite to the pixel electrode 22.
  • a liquid crystal layer is disposed between the pixel electrode 22 and the common electrode 24.
  • a storage capacitor 26 is formed by the pixel electrode 22, the common electrode 24, and the liquid crystal layer. A charge corresponding to the signal voltage written through the signal line SL and the thin film transistor 20 is stored in the storage capacitor 26, whereby a desired image is displayed on the liquid crystal panel 12.
  • the thin film transistor 20 may have a semiconductor layer made of silicon, but preferably has a semiconductor layer made of an oxide semiconductor.
  • the oxide semiconductor includes, for example, an In—Ga—Zn—O-based semiconductor.
  • an In—Ga—Zn—O-based semiconductor layer containing In, Ga, and Zn at a ratio of 1: 1: 1 is provided.
  • a TFT having an In—Ga—Zn—O-based semiconductor layer has high mobility (more than 20 times that of an a-Si TFT) and low leakage current (less than one hundredth of that of an a-Si TFT). It is suitably used as a driving TFT and a pixel TFT. If a TFT having an In—Ga—Zn—O-based semiconductor layer is used, the power consumption of the liquid crystal display device 10 can be significantly reduced.
  • the In—Ga—Zn—O-based semiconductor may be amorphous, may include a crystalline portion, and may have crystallinity.
  • a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • Such a crystal structure of an In—Ga—Zn—O-based semiconductor is disclosed in, for example, Japanese Patent Laid-Open No. 2012-134475. For reference, the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
  • the oxide semiconductor may be another oxide semiconductor instead of the In—Ga—Zn—O-based semiconductor.
  • Zn—O based semiconductor ZnO
  • In—Zn—O based semiconductor IZO (registered trademark)
  • Zn—Ti—O based semiconductor ZTO
  • Cd—Ge—O based semiconductor Cd—Pb—O
  • CdO cadmium oxide
  • Mg—Zn—O based semiconductor In—Sn—Zn—O based semiconductor (eg, In 2 O 3 —SnO 2 —ZnO), In—Ga—Sn—O based semiconductor, etc.
  • ZnO zinc oxide
  • In—Zn—O based semiconductor IZO (registered trademark)
  • ZTO Zn—Ti—O based semiconductor
  • Cd—Ge—O based semiconductor Cd—Pb—O
  • CdO cadmium oxide
  • Mg—Zn—O based semiconductor In—Sn—Zn—O based semiconductor (e
  • a display signal is sent from the display signal supply unit 28 to the liquid crystal display device 10.
  • the display signal includes a horizontal synchronization signal, a vertical synchronization signal, and an image signal.
  • the display signal supply unit 28 outputs the display signal to the timing control unit 30 as a parallel signal.
  • the timing control unit 30 controls the scanning line driving unit 32 and the signal line driving unit 34 based on the display signal sent from the display signal supply unit 28.
  • the scanning line driving unit 32 is a gate driver.
  • the scanning line driving unit 32 is connected to a plurality of scanning lines GL.
  • the scanning line driving unit 32 sequentially selects and scans a plurality of scanning lines GL based on the control signal sent from the timing control unit 30 to control the operation of the thin film transistor 20.
  • the signal line drive unit 34 is a source driver.
  • the signal line driver 34 is connected to a plurality of signal lines SL.
  • the signal line driver 34 outputs signal voltages to the plurality of signal lines SL based on the control signal sent from the timing controller 30.
  • the voltage supply unit 36 generates a voltage necessary for controlling the operation of the liquid crystal panel 12.
  • the voltage supply unit 36 will be described with reference to FIG.
  • the voltage supply unit 36 includes a counter 44, a comparison circuit 46, a register 48, a selection unit 50, and a booster circuit 52.
  • the counter 44 increases the counter value every time the reference synchronization signal is input, and resets the counter value every time the horizontal synchronization signal is input.
  • the reference synchronization signal is a synchronization signal generated by the reference synchronization signal supply unit 38 (see FIG. 1) and output to the liquid crystal display device 10, and is a synchronization signal different from the horizontal synchronization signal and the vertical synchronization signal. It is.
  • the cycle of the reference synchronization signal is the same as the cycle of the horizontal synchronization signal.
  • the reference synchronization signal has the same cycle as the horizontal synchronization signal, but the input timing is different.
  • the reference synchronization signal may be input at the same timing as the horizontal synchronization signal.
  • the comparison circuit 46 reads the reference counter value stored in advance in the register 48, and compares the reference counter value with the counter value of the counter 44.
  • the reference counter value is 2, but the value is arbitrary.
  • the selection unit 50 uses a horizontal synchronization signal as a synchronization signal when generating the drive voltage as shown in FIG.
  • the selection unit 50 uses the reference synchronization signal as a synchronization signal when generating the drive voltage as shown in FIG.
  • the booster circuit 52 generates a drive voltage from the power supply voltage in synchronization with the synchronization signal selected by the selection unit 50.
  • the drive voltage includes a selection voltage and a non-selection voltage.
  • the selection voltage is output to the scanning line GL selected by the scanning line driving unit 32 among the plurality of scanning lines GL.
  • the non-selection voltage has the opposite polarity to the selection voltage.
  • the display signal supply unit 28 includes a pause drive control unit 28A.
  • the pause drive control unit 28A controls the display signal supply unit 28 to output the display signal to the timing control unit 30. Specifically, the pause drive control unit 28A outputs the display signal to the timing control unit 30 by the display signal supply unit 28 and outputs the display signal to the timing control unit 30 by the display signal supply unit 28. The period to pause is realized alternately.
  • the timing control unit 30 controls the scanning line driving unit 32 and the signal line driving unit 34 based on the display signal sent from the display signal supply unit 28A.
  • the scanning line driving unit 32 selects and scans a plurality of scanning lines GL in order based on the control signal sent from the timing control unit 30 and controls the operation of the thin film transistor 20.
  • the signal line driving unit 34 outputs a signal voltage to each signal line SL based on the control signal sent from the timing control unit 30. That is, when a display signal is input, the timing control unit 30 realizes a driving period for executing control of the scanning line driving unit 32 based on the display signal.
  • the timing control unit 30 stops the control of the scanning line driving unit 32 and the signal line driving unit 34 based on the display signal. That is, when no display signal is input, the timing control unit 30 realizes a pause period during which the control of the scanning line driving unit 32 based on the display signal is paused.
  • the scanning line driving unit 32 selects and scans a plurality of scanning lines GL in order during the driving period.
  • the scanning line driving unit 32 outputs the selection voltage and the non-selection voltage supplied from the voltage supply unit 36 to each scanning line GL during the driving period. Specifically, the scanning line driving unit 32 outputs a selection voltage to the selected scanning line GL and outputs a non-selection voltage to the scanning lines GL that are not selected.
  • the scanning line driving unit 32 pauses selecting and scanning a plurality of scanning lines GL in order during the pause period.
  • the scanning line driving unit 32 outputs the non-selection voltage supplied from the voltage supply unit 36 (boost circuit 52) to the plurality of scanning lines GL in the idle period.
  • the rest period may be the same length as the drive period, but is preferably longer than the drive period. If the pause period is longer than the drive period, the power consumed by the display signal supply unit 28 can be further suppressed. In the example shown in FIG. 5, the pause period has a length twice as long as the drive period.
  • the timing control unit 30 controls the scanning line driving unit 32 and the signal line driving unit 34 based on the display signal sent from the display signal supply unit 28.
  • the scanning line driving unit 32 selects and scans a plurality of scanning lines GL in order based on the control signal sent from the timing control unit 30, and controls the operation of the thin film transistor 20.
  • the signal line driver 34 outputs a signal voltage to each signal line SL based on the control signal sent from the timing controller 30. As a result, charges corresponding to the signal voltage are stored in the storage capacitor 26. As a result, a desired image is displayed on the liquid crystal panel 12.
  • the timing control unit 30 stops the control of the scanning line driving unit 32 and the signal line driving unit 34 based on the display signal. Therefore, power consumption can be reduced in the liquid crystal display device 10.
  • the non-selection voltage supplied to the scanning line driving unit 32 in the pause period is generated.
  • the non-selection voltage has a polarity opposite to that of the selection voltage. Therefore, as shown in FIG. 6, the leakage current of the thin film transistor 20 can be reduced as compared with the case where the non-selection voltage is 0V. Therefore, in the liquid crystal display device 10, it is possible to suppress image degradation during the pause period, that is, image degradation due to leakage current of the thin film transistor 20. As a result, the display quality of the liquid crystal panel 12 can be ensured.
  • the semiconductor layer of the thin film transistor 20 contains indium (In), gallium (Ga), zinc (Zn), and oxygen (O). Therefore, as shown in FIG. 6, the leakage current can be reduced as compared with the case where the semiconductor layer is made of amorphous silicon or the case where the semiconductor layer is made of low-temperature polysilicon.
  • the drive voltage is generated from the power supply voltage.
  • the power supply voltage fluctuates in the same cycle as that of the horizontal synchronizing signal, although it is slightly. Therefore, if a driving voltage is generated using a horizontal synchronizing signal as a boosting synchronizing signal, voltage fluctuations are linked with the liquid crystal driving operation, so that the noise of the image displayed on the liquid crystal panel 12 is less noticeable. As a result, the display quality of the liquid crystal panel 12 can be ensured.
  • a liquid crystal display device 10A according to a second embodiment of the present invention will be described with reference to FIG.
  • the display signal supply unit 29 outputs the display signal as a differential serial signal.
  • the display signal supply unit 29 includes a pause drive control unit 29A.
  • the pause drive control unit 29A controls the output of the display signal to the timing control unit 30 by the display signal supply unit 29. Specifically, the pause drive control unit 29A outputs the display signal to the timing control unit 30 by the display signal supply unit 29 and outputs the display signal to the timing control unit 30 by the display signal supply unit 29. The period to pause is realized alternately.
  • the liquid crystal display device further includes an interface 54.
  • the interface 54 converts the differential serial signal (display signal) sent from the display signal supply unit 29 into a parallel signal and outputs the parallel signal to the timing control unit 30.
  • the display signal supply unit 29 outputs the display signal as a differential serial signal. Therefore, the display signal can be transferred at a higher speed than when the display signal is output as a parallel signal.
  • the voltage supply unit 36A does not include the counter 44, the comparison circuit 46, the register 48, and the selection unit 50, as compared with the first embodiment.
  • the booster circuit 52 does not include the counter 44, the comparison circuit 46, the register 48, and the selection unit 50, as compared with the first embodiment.
  • the booster circuit 52 does not include the counter 44, the comparison circuit 46, the register 48, and the selection unit 50, as compared with the first embodiment.
  • the booster circuit 52 Neither the horizontal synchronizing signal nor the vertical synchronizing signal is input to the booster circuit 52. That is, only the reference synchronization signal is input to the booster circuit 52 as the synchronization signal.
  • the booster circuit 52 In the drive period, the booster circuit 52 generates a selection voltage and a non-selection voltage in synchronization with the reference synchronization signal. In the idle period, the booster circuit 52 generates a non-selection voltage in synchronization with the reference synchronization signal.
  • the configuration is simplified compared to the case where the synchronization signal for generating the selection voltage and the non-selection voltage in the driving period and the synchronization signal for generating the non-selection voltage in the pause period are changed.
  • a liquid crystal display device 10B according to a fourth embodiment of the present invention will be described with reference to FIG.
  • the display signal supply unit 28 does not include the pause drive control unit 28A
  • the timing control unit 30 includes the pause drive control unit 31 instead.
  • the pause drive control unit 31 pauses the drive period for controlling the scanning line drive unit 32 and the signal line drive unit 34 based on the display signal, and the control of the scan line drive unit 32 and the signal line drive unit 34 based on the display signal.
  • the rest period is realized alternately. That is, in the first embodiment, the pause period is realized when the timing control unit 30 does not receive the display signal.
  • the pause period is realized. Can be realized. Also in the present embodiment, since the non-selection voltage supplied to the scanning line driving unit 32 is generated in the pause period, it is possible to suppress image degradation during the pause period, that is, image degradation due to the leakage current of the thin film transistor 20. . As a result, the display quality of the liquid crystal panel 12 can be ensured.
  • the display signal supply unit 29 may not include the pause drive control unit 29A.
  • the timing control unit 30 may include a pause drive control unit as in the fourth embodiment. That is, in the second embodiment, the pause period is realized when the timing control unit 30 does not receive the display signal. However, in this embodiment, even if the timing control unit 30 receives the display signal, the pause period is realized. Can be realized. Also in the present embodiment, since the non-selection voltage supplied to the scanning line driving unit 32 is generated in the pause period, it is possible to suppress image degradation during the pause period, that is, image degradation due to the leakage current of the thin film transistor 20. . As a result, the display quality of the liquid crystal panel 12 can be ensured.
  • the display signal supply unit 28 may not include the pause drive control unit 28A.
  • the non-selection voltage can be generated even if some trouble occurs in the output of the display signal by the display signal supply unit 28 and the display signal is not input to the timing control unit 30.
  • the display quality of the liquid crystal panel 12 can be ensured.
  • the display signal supply unit 29 may not include the pause drive control unit 29A.
  • the non-selection voltage can be generated even if at least one of the display signal supply unit 29 and the interface 46 has some problem in the output of the display signal and the display signal is not input to the timing control unit 30.
  • the display quality of the liquid crystal panel 12 can be ensured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

 液晶パネルの表示品位を確保できる、液晶表示装置を提供する。液晶表示装置(10)は、走査線駆動部(32)と、タイミング制御部(30)と、昇圧回路(52)とを備える。走査線駆動部(32)は、複数の走査線(GL)を順に選択し、昇圧回路(52)で生成される駆動電圧を利用して、薄膜トランジスタ(20)の動作を制御する。タイミング制御部(30)は、水平同期信号、垂直同期信号及び画像信号を含む表示信号に基づいて、走査線駆動部(32)を制御する。昇圧回路(52)には、走査線駆動部(32)が複数の走査線(GL)の何れかを選択していない期間に参照同期信号が入力される。昇圧回路(52)は、上記期間では、参照同期信号に同期させて、非選択電圧を生成する。走査線駆動部(32)は、上記期間では、昇圧回路(52)で生成される非選択電圧を複数の走査線GLに出力する。

Description

液晶表示装置
 本発明は、液晶表示装置に関する。
 液晶パネルに画像を表示する液晶表示装置が従来から知られている。液晶表示装置では、ホストからタイミングコントローラに送られてくる表示信号(垂直同期信号、水平同期信号及び画像信号を含む)に基づいて、液晶パネルに画像を表示する。
 また、近年では、液晶表示装置において、消費電力を低減することが求められている。液晶表示装置の消費電力を低減する駆動方法の1つに、休止駆動と呼ばれる駆動方法がある。
 休止駆動では、駆動期間と休止期間とを交互に繰り返す。ここで、駆動期間とは、複数の走査線を順に選択して走査し、信号電圧を書き込む期間である。休止期間とは、全ての走査線を非選択状態にして、信号電圧の書き込みを休止する期間である。休止駆動では、信号電圧の書き込みを休止する期間があるので、消費電力を低減することができる。このような休止駆動は、例えば、特開2001-312253号公報に開示されている。
 しかしながら、消費電力を低減するが故に、液晶パネルに表示される画像の質、つまり、液晶パネルの表示品位を確保することが難しくなるおそれがある。なぜなら、信号電圧の書き込みが行われなければ、薄膜トランジスタのリーク電流に起因して画像が劣化し、液晶パネルの表示品位を確保することが難しくなるからである。なお、液晶パネルの表示品位を確保することは、消費電力を低減しない場合においても、同様に求められる。
 本発明の目的は、液晶パネルの表示品位を確保できる、液晶表示装置を提供することにある。
 本発明の実施の形態による液晶表示装置は、液晶パネルを備え、液晶パネルに画像を表示する。液晶パネルは、複数の走査線と、複数の信号線と、薄膜トランジスタとを備える。複数の信号線は、複数の走査線と交差する。薄膜トランジスタは、複数の走査線と複数の信号線との各交点に配置され、画素電極に接続される。液晶表示装置はさらに、昇圧回路と、走査線駆動部と、タイミング制御部とを備える。昇圧回路は、電源電圧から駆動電圧を生成する。走査線駆動部は、複数の走査線を順に選択し、昇圧回路で生成される駆動電圧を利用して、薄膜トランジスタの動作を制御する。タイミング制御部は、水平同期信号、垂直同期信号及び画像信号を含む表示信号に基づいて、走査線駆動部を制御する。駆動電圧は、選択電圧と、非選択電圧とを含む。選択電圧は、複数の走査線のうち走査線駆動部が選択する走査線に出力される。非選択電圧は、選択電圧とは反対の極性を有する。昇圧回路には、走査線駆動部が複数の走査線の何れかを選択していない期間に参照同期信号が入力される。昇圧回路は、上記期間では、参照同期信号に同期させて、非選択電圧を生成する。走査線駆動部は、上記期間では、昇圧回路で生成される非選択電圧を複数の走査線に出力する。
 本発明の実施の形態による液晶表示装置においては、液晶パネルの表示品位を確保できる。
図1は、本発明の第1の実施の形態による液晶表示装置の概略構成を示すブロック図である。 図2は、図1に示す液晶表示装置が備える液晶パネルの画素を説明するための等価回路図である。 図3は、電圧供給部を説明するためのブロック図である。 図4は、カウンタの動作を説明するためのタイムチャートである。 図5は、駆動期間及び休止期間を説明するためのタイムチャートである。 図6は、薄膜トランジスタの動作特性を示すグラフである。 図7は、本発明の第2の実施の形態による液晶表示装置を説明するためのブロック図である。 図8は、本発明の第3の実施の形態による液晶表示装置を説明するためのブロック図である。 図9は、本発明の第4の実施の形態による液晶表示装置を説明するためのブロック図である。
 本発明の第1の態様に係る液晶表示装置は、液晶パネルを備え、液晶パネルに画像を表示する。液晶パネルは、複数の走査線と、複数の信号線と、薄膜トランジスタとを備える。複数の信号線は、複数の走査線と交差する。薄膜トランジスタは、複数の走査線と複数の信号線との各交点に配置され、画素電極に接続される。液晶表示装置はさらに、昇圧回路と、走査線駆動部と、タイミング制御部とを備える。昇圧回路は、電源電圧から駆動電圧を生成する。走査線駆動部は、複数の走査線を順に選択し、昇圧回路で生成される駆動電圧を利用して、薄膜トランジスタの動作を制御する。タイミング制御部は、水平同期信号、垂直同期信号及び画像信号を含む表示信号に基づいて、走査線駆動部を制御する。駆動電圧は、選択電圧と、非選択電圧とを含む。選択電圧は、複数の走査線のうち走査線駆動部が選択する走査線に出力される。非選択電圧は、選択電圧とは反対の極性を有する。昇圧回路には、走査線駆動部が複数の走査線の何れかを選択していない期間に参照同期信号が入力される。昇圧回路は、上記期間では、参照同期信号に同期させて、非選択電圧を生成する。走査線駆動部は、上記期間では、昇圧回路で生成される非選択電圧を複数の走査線に出力する。
 第1の態様に係る液晶表示装置においては、走査線駆動部が複数の走査線の何れかを選択していない期間において、参照同期信号が昇圧回路に入力される。これにより、上記期間であっても、走査線駆動部に供給される非選択電圧が生成される。ここで、非選択電圧は、選択電圧とは反対の極性を有する。そのため、薄膜トランジスタのリーク電流を少なくできる。したがって、第1の態様に係る液晶表示装置においては、走査線駆動部が複数の走査線の何れかを選択していない期間における画像の劣化、つまり、薄膜トランジスタのリーク電流に起因する画像の劣化を抑制できる。その結果、液晶パネルの表示品位を確保できる。
 本発明の第2の態様に係る液晶表示装置は、上記第1の態様に係る液晶表示装置において、タイミング制御部は、駆動期間と、休止期間とを交互に実現する。駆動期間は、表示信号に基づく走査線駆動部の制御を実行する期間である。休止期間は、表示信号に基づく走査線駆動部の制御を休止する期間である。昇圧回路には、少なくとも休止期間に参照同期信号が入力される。昇圧回路は、休止期間では、参照同期信号に同期させて、非選択電圧を生成する。走査線駆動部は、休止期間では、昇圧回路で生成される非選択電圧を複数の走査線に出力する。
 第2の態様に係る液晶表示装置においては、駆動期間と休止期間とが交互に実現される。そのため、消費電力を低減できる。
 本発明の第3の態様に係る液晶表示装置は、上記第2の態様に係る液晶表示装置において、昇圧回路には、水平同期信号がさらに入力される。昇圧回路は、駆動期間では、水平同期信号に同期させて、選択電圧及び非選択電圧を生成する。
 第3の態様に係る液晶表示装置においては、液晶パネルに表示される画像において、ノイズが目立ちにくくなる。その結果、液晶パネルの表示品位を確保することができる。
 本発明の第4の態様に係る液晶表示装置は、上記第3の態様に係る液晶表示装置において、カウンタをさらに備える。カウンタは、サブ同期信号が入力される度にカウンタ値を増やし、水平同期信号が入力される度にカウンタ値をリセットする。
 本発明の第5の態様に係る液晶表示装置は、上記第2の態様に係る液晶表示装置において、昇圧回路には、駆動期間及び休止期間のそれぞれにおいて、参照同期信号が入力される。昇圧回路は、駆動期間では、参照同期信号に同期させて、選択電圧及び非選択電圧を生成する。
 第5の態様に係る液晶表示装置においては、駆動期間と休止期間とで駆動電圧を生成するときの同期信号を変更する必要がない。そのため、駆動期間と休止期間とで駆動電圧を生成するときの同期信号を変更する場合と比べて、構成が簡単になる。
 本発明の第6の態様に係る液晶表示装置は、上記第1~第5の何れかの態様に係る液晶表示装置において、パラレル信号として送られてくる表示信号がタイミング制御部に入力される。
 本発明の第7の態様に係る液晶表示装置は、上記第6の態様に係る液晶表示装置において、インターフェイスをさらに備える。インターフェイスは、差動シリアル信号として送られてくる表示信号をパラレル信号に変換して、タイミング制御部に出力する。
 第7の態様に係る液晶表示装置においては、表示信号がパラレル信号として送られてくる場合と比べて、表示信号を高速に転送することができる。
 本発明の第8の態様に係る液晶表示装置は、第1~第7の態様の何れかに係る液晶表示装置において、薄膜トランジスタが、酸化物半導体からなる半導体層を有する。
 本発明の第9の態様に係る液晶表示装置は、第8の態様に係る液晶表示装置において、酸化物半導体が、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)および酸素(О)を含む。
 第9の態様に係る液晶表示装置においては、半導体層がシリコンからなる場合と比べて、リーク電流を小さくできる。
 本発明の第10の態様に係る液晶表示装置は、第9の態様に係る液晶表示装置において、酸化物半導体が結晶性を有する。
 以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。
 [第1の実施の形態]
 図1は、本発明の第1の実施の形態による液晶表示装置10を示すブロック図である。液晶表示装置10は、例えば、スマートフォンやタブレット等のモバイル機器、携帯電話機、テレビ受像機及びノートパソコン等において、画像を表示するために用いられる。液晶表示装置10は、液晶パネル12と、タイミング制御部30と、走査線駆動部32と、信号線駆動部34と、電圧供給部36とを備える。
 図2を参照しながら、液晶パネル12について説明する。液晶パネル12は、複数の走査線GLと、複数の信号線SLとを含む。複数の信号線SLは、複数の走査線GLと交差する。複数の走査線GL及び複数の信号線SLの各交点には、スイッチング素子としての薄膜トランジスタ20が配置される。ここで、「薄膜トランジスタ20が走査線GLと信号線SLとの交点に配置される」とは、走査線GLと信号線SLとの交点の近傍に薄膜トランジスタ20が配置されることも含む。
 薄膜トランジスタ20においては、ゲート電極が走査線GLに接続され、ソース電極が信号線SLに接続され、ドレイン電極が画素電極22に接続される。画素電極22に対向して、共通電極24が配置される。画素電極22と共通電極24との間には、液晶層が配置される。画素電極22、共通電極24及び液晶層により、蓄積容量26が形成される。信号線SL及び薄膜トランジスタ20を介して書き込まれる信号電圧に対応する電荷が蓄積容量26に蓄えられることにより、液晶パネル12において、所望の画像が表示される。
 薄膜トランジスタ20は、シリコンからなる半導体層を有していてもよいが、好ましくは、酸化物半導体からなる半導体層を有する。
 酸化物半導体は、例えば、In-Ga-Zn-O系半導体を含む。ここで、In-Ga-Zn-O系半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、GaおよびZnの割合(組成比)は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。本実施形態では、In、GaおよびZnを1:1:1の割合で含むIn-Ga-Zn-O系半導体層を有する。
 In-Ga-Zn-O系半導体層を有するTFTは、高い移動度(a-SiTFTに比べ20倍超)および低いリーク電流(a-SiTFTに比べ100分の1未満)を有しているので、駆動TFT及び画素TFTとして好適に用いられる。In-Ga-Zn-O系半導体層を有するTFTを用いれば、液晶表示装置10の消費電力を大幅に削減することが可能になる。
 In-Ga-Zn-O系半導体は、アモルファスでもよいし、結晶質部分を含み、結晶性を有していてもよい。結晶質In-Ga-Zn-O系半導体としては、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系半導体が好ましい。このようなIn-Ga-Zn-O系半導体の結晶構造は、例えば、特開2012-134475号公報に開示されている。参考のために、特開2012-134475号公報の開示内容の全てを本明細書に援用する。
 酸化物半導体は、In-Ga-Zn-O系半導体の代わりに、他の酸化物半導体であってもよい。例えば、Zn-O系半導体(ZnO)、In-Zn-O系半導体(IZO(登録商標))、Zn-Ti-O系半導体(ZTO)、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドニウム)、Mg-Zn-O系半導体、In―Sn―Zn―O系半導体(例えばIn-SnO-ZnO)、In-Ga-Sn-O系半導体等であってもよい。
 再び、図1を参照しながら、説明する。液晶表示装置10には、表示信号供給部28から表示信号が送られてくる。ここで、表示信号は、水平同期信号、垂直同期信号及び画像信号を含む。表示信号供給部28は、表示信号をパラレル信号としてタイミング制御部30に出力する。
 タイミング制御部30は、表示信号供給部28から送られてくる表示信号に基づいて、走査線駆動部32及び信号線駆動部34を制御する。
 走査線駆動部32は、ゲートドライバである。走査線駆動部32は、複数の走査線GLに接続される。走査線駆動部32は、タイミング制御部30から送られてくる制御信号に基づいて、複数の走査線GLを順に選択して走査し、薄膜トランジスタ20の動作を制御する。
 信号線駆動部34は、ソースドライバである。信号線駆動部34は、複数の信号線SLに接続される。信号線駆動部34は、タイミング制御部30から送られてくる制御信号に基づいて、複数の信号線SLに信号電圧を出力する。
 電圧供給部36は、液晶パネル12の動作を制御するために必要な電圧を生成する。図3を参照しながら、電圧供給部36について説明する。電圧供給部36は、カウンタ44と、比較回路46と、レジスタ48と、選択部50と、昇圧回路52とを備える。
 カウンタ44は、図4に示すように、参照同期信号が入力される度にカウンタ値を増やし、水平同期信号が入力される度にカウンタ値をリセットする。ここで、参照同期信号は、参照同期信号供給部38(図1参照)が生成して液晶表示装置10に出力する同期信号であって、水平同期信号及び前記垂直同期信号とは別の同期信号である。本実施形態では、参照同期信号の周期は、水平同期信号の周期と同じである。
 図4に示す例では、参照同期信号は、水平同期信号と同じ周期を有しているが、入力のタイミングが異なる。なお、参照同期信号は、水平同期信号と同じタイミングで入力されてもよい。
 比較回路46は、レジスタ48に予め格納されている参照カウンタ値を読み出し、当該参照カウンタ値と、カウンタ44のカウンタ値とを比較する。図4に示す例では、参照カウンタ値は2であるが、その値は任意である。
 選択部50は、カウンタ値が参照カウンタ値未満である場合には、図4に示すように、駆動電圧を生成するときの同期信号として、水平同期信号を用いる。選択部50は、カウンタ値が参照カウンタ値以上である場合には、図4に示すように、駆動電圧を生成するときの同期信号として、参照同期信号を用いる。
 昇圧回路52は、選択部50が選択した同期信号に同期させて、電源電圧から駆動電圧を生成する。駆動電圧は、選択電圧と、非選択電圧とを含む。選択電圧は、複数の走査線GLのうち走査線駆動部32が選択している走査線GLに出力される。非選択電圧は、選択電圧とは反対の極性を有する。
 ここで、図1に示すように、表示信号供給部28は、休止駆動制御部28Aを含む。
 休止駆動制御部28Aは、表示信号供給部28による表示信号のタイミング制御部30への出力を制御する。具体的には、休止駆動制御部28Aは、表示信号供給部28による表示信号のタイミング制御部30への出力を行う期間と、表示信号供給部28による表示信号のタイミング制御部30への出力を休止する期間とを交互に実現する。
 上述のように、表示信号供給部28Aから送られてくる表示信号に基づいて、タイミング制御部30は、走査線駆動部32及び信号線駆動部34を制御する。具体的には、走査線駆動部32は、タイミング制御部30から送られてくる制御信号に基づいて、複数の走査線GLを順に選択して走査し、薄膜トランジスタ20の動作を制御する。また、信号線駆動部34は、タイミング制御部30から送られてくる制御信号に基づいて、各信号線SLに信号電圧を出力する。つまり、タイミング制御部30は、表示信号が入力される場合には、表示信号に基づく走査線駆動部32の制御を実行する駆動期間を実現する。
 一方、表示信号供給部28から表示信号が送られてこない場合には、タイミング制御部30は、表示信号に基づく走査線駆動部32及び信号線駆動部34の制御を休止する。つまり、タイミング制御部30は、表示信号が入力されない場合には、表示信号に基づく走査線駆動部32の制御を休止する休止期間を実現する。
 図5を参照しながら、駆動期間及び休止期間における走査線駆動部32の動作について説明する。
 走査線駆動部32は、駆動期間では、複数の走査線GLを順に選択して走査する。走査線駆動部32は、駆動期間では、電圧供給部36から供給される選択電圧及び非選択電圧を各走査線GLに出力する。具体的には、走査線駆動部32は、選択した走査線GLに選択電圧を出力し、選択していない走査線GLに非選択電圧を出力する。
 走査線駆動部32は、休止期間では、複数の走査線GLを順に選択して走査するのを休止する。走査線駆動部32は、休止期間では、電圧供給部36(昇圧回路52)から供給される非選択電圧を複数の走査線GLに出力する。
 なお、休止期間は、駆動期間と同じ長さであってもよいが、好ましくは、駆動期間よりも長い。休止期間を駆動期間よりも長くすれば、表示信号供給部28が消費する電力をさらに抑えることができる。図5に示す例では、休止期間は、駆動期間の2倍の長さを有する。
 続いて、液晶表示装置10による画像表示について説明する。
 先ず、表示信号供給部28からタイミング制御部30に表示信号が送られてくる場合、つまり、表示信号供給部28による表示信号の出力が行われている場合について説明する。この場合、タイミング制御部30は、表示信号供給部28から送られてくる表示信号に基づいて、走査線駆動部32及び信号線駆動部34を制御する。
 具体的には、走査線駆動部32は、タイミング制御部30から送られてくる制御信号に基づいて、複数の走査線GLを順に選択して走査し、薄膜トランジスタ20の動作を制御する。信号線駆動部34は、タイミング制御部30から送られてくる制御信号に基づいて、各信号線SLに信号電圧を出力する。これにより、信号電圧に対応する電荷が蓄積容量26に蓄えられる。その結果、液晶パネル12において、所望の画像が表示される。
 続いて、表示信号供給部28からタイミング制御部30に表示信号が送られてこない場合、つまり、表示信号供給部28による表示信号の出力が休止されている場合について説明する。この場合、タイミング制御部30は、表示信号に基づく走査線駆動部32及び信号線駆動部34の制御を休止する。したがって、液晶表示装置10においては、消費電力を低減できる。
 また、休止期間では、参照同期信号が昇圧回路52に入力される。これにより、休止期間において走査線駆動部32に供給される非選択電圧が生成される。ここで、非選択電圧は、選択電圧とは反対の極性を有する。そのため、図6に示すように、非選択電圧が0Vである場合と比べて、薄膜トランジスタ20のリーク電流を少なくできる。したがって、液晶表示装置10においては、休止期間における画像の劣化、つまり、薄膜トランジスタ20のリーク電流に起因する画像の劣化を抑制できる。その結果、液晶パネル12の表示品位を確保できる。
 本実施形態では、薄膜トランジスタ20の半導体層がインジウム(In)、ガリウム(Ga)、亜鉛(Zn)および酸素(О)を含む。そのため、図6に示すように、半導体層がアモルファスシリコンからなる場合や、半導体層が低温ポリシリコンからなる場合と比べて、リーク電流を小さくできる。
 また、駆動期間では、水平同期信号に同期して、駆動電圧が生成される。そのため、液晶パネル12に表示される画像において、ノイズが目立ちにくくなる。その結果、液晶パネル12の表示品位を確保することができる。
 このことについて、もう少し詳しく説明する。駆動電圧は、電源電圧から生成される。ここで、電源電圧は、僅かにではあるが、水平同期信号と同じ周期で変動している。そのため、昇圧用の同期信号として水平同期信号を使用して駆動電圧を生成すれば、電圧変動が液晶駆動動作と連動するため、液晶パネル12に表示される画像のノイズが目立ちにくくなる。その結果、液晶パネル12の表示品位を確保することができる。
 一方、休止期間では、参照同期信号に同期して、非選択電圧が生成される。ここで、休止期間では、薄膜トランジスタ20をOFFにしていればよい。そのため、参照同期信号の周期が水平同期信号の周期に対して多少ずれていても、液晶パネル12における画像表示には、ほとんど影響がない。
 [第2の実施の形態]
 図7を参照しながら、本発明の第2の実施の形態による液晶表示装置10Aについて説明する。図7に示す例では、表示信号供給部29は、表示信号を差動シリアル信号として出力する。表示信号供給部29は、休止駆動制御部29Aを備える。
 休止駆動制御部29Aは、表示信号供給部29による表示信号のタイミング制御部30への出力を制御する。具体的には、休止駆動制御部29Aは、表示信号供給部29による表示信号のタイミング制御部30への出力を行う期間と、表示信号供給部29による表示信号のタイミング制御部30への出力を休止する期間とを交互に実現する。
 図7に示す例では、液晶表示装置は、インターフェイス54をさらに備える。インターフェイス54は、表示信号供給部29から送られてくる差動シリアル信号(表示信号)をパラレル信号に変換して、タイミング制御部30に出力する。
 上記液晶表示装置10Aにおいては、表示信号供給部29が表示信号を差動シリアル信号として出力する。そのため、表示信号をパラレル信号として出力する場合と比べて、表示信号を高速に転送できる。
 [第3の実施の形態]
 図8を参照しながら、本発明の第3の実施の形態による液晶表示装置について説明する。図8に示す例では、電圧供給部36Aは、第1の実施形態と比べて、カウンタ44、比較回路46、レジスタ48及び選択部50を備えていない。昇圧回路52には、水平同期信号及び垂直同期信号の何れもが入力されない。つまり、同期信号として昇圧回路52に入力されるのは、参照同期信号だけである。昇圧回路52は、駆動期間では、参照同期信号に同期して、選択電圧及び非選択電圧を生成する。昇圧回路52は、休止期間では、参照同期信号に同期して、非選択電圧を生成する。
 第3の実施形態では、駆動期間において選択電圧及び非選択電圧を生成するときの同期信号と、休止期間において非選択電圧を生成するときの同期信号とを変更する必要がない。そのため、駆動期間において選択電圧及び非選択電圧を生成するときの同期信号と、休止期間において非選択電圧を生成するときの同期信号とを変更する場合と比べて、構成が簡単になる。
 [第4の実施の形態]
 図9を参照しながら、本発明の第4の実施の形態による液晶表示装置10Bについて説明する。液晶表示装置10Bでは、第1の実施形態と比べて、表示信号供給部28が休止駆動制御部28Aを備えておらず、その代わりに、タイミング制御部30が休止駆動制御部31を備えている。休止駆動制御部31は、表示信号に基づく走査線駆動部32及び信号線駆動部34の制御を行う駆動期間と、表示信号に基づく走査線駆動部32及び信号線駆動部34の制御を休止する休止期間とを交互に実現する。つまり、第1の実施形態では、タイミング制御部30が表示信号を受信しない場合に休止期間が実現されていたが、本実施形態では、タイミング制御部30が表示信号を受信しても、休止期間を実現できる。本実施形態においても、休止期間において走査線駆動部32に供給される非選択電圧が生成されるので、休止期間における画像の劣化、つまり、薄膜トランジスタ20のリーク電流に起因する画像の劣化を抑制できる。その結果、液晶パネル12の表示品位を確保できる。
 [第5の実施の形態]
 第2の実施形態において、表示信号供給部29は休止駆動制御部29Aを備えていなくてもよい。その代わりに、タイミング制御部30は、第4の実施形態と同様に、休止駆動制御部を備えていてもよい。つまり、第2の実施形態では、タイミング制御部30が表示信号を受信しない場合に休止期間が実現されていたが、本実施形態では、タイミング制御部30が表示信号を受信しても、休止期間を実現できる。本実施形態においても、休止期間において走査線駆動部32に供給される非選択電圧が生成されるので、休止期間における画像の劣化、つまり、薄膜トランジスタ20のリーク電流に起因する画像の劣化を抑制できる。その結果、液晶パネル12の表示品位を確保できる。
 [第6の実施の形態]
 第1の実施形態において、表示信号供給部28は休止駆動制御部28Aを備えていなくてもよい。この場合、表示信号供給部28による表示信号の出力に何らかの不具合が発生して、表示信号がタイミング制御部30に入力されなくなっても、非選択電圧を生成できる。その結果、表示信号がタイミング制御部30に入力されないことに起因する画像の劣化、つまり、薄膜トランジスタ20のリーク電流に起因する画像の劣化を抑制できる。その結果、液晶パネル12の表示品位を確保できる。
 [第7の実施の形態]
 第2の実施形態において、表示信号供給部29は休止駆動制御部29Aを備えていなくてもよい。この場合、表示信号供給部29及びインターフェイス46の少なくとも一方において、表示信号の出力に何らかの不具合が発生し、表示信号がタイミング制御部30に入力されなくなっても、非選択電圧を生成できる。その結果、表示信号がタイミング制御部30に入力されないことに起因する画像の劣化、つまり、薄膜トランジスタ20のリーク電流に起因する画像の劣化を抑制できる。その結果、液晶パネル12の表示品位を確保できる。
 以上、本発明の実施形態について、詳述してきたが、これらはあくまでも例示であって、本発明は、上述の実施形態によって、何等、限定されない。

Claims (10)

  1.  液晶パネルを備え、前記液晶パネルに画像を表示する液晶表示装置であって、
     前記液晶パネルは、
     複数の走査線と、
     前記複数の走査線と交差する複数の信号線と、
     前記複数の走査線と前記複数の信号線との各交点に配置され、画素電極に接続される薄膜トランジスタとを備え、
     前記液晶表示装置はさらに、
     電源電圧から駆動電圧を生成する昇圧回路と、
     前記複数の走査線を順に選択し、前記昇圧回路で生成される前記駆動電圧を利用して、前記薄膜トランジスタの動作を制御する走査線駆動部と、
     水平同期信号、垂直同期信号及び画像信号を含む表示信号に基づいて、前記走査線駆動部を制御するタイミング制御部とを備え、
     前記駆動電圧は、
     前記複数の走査線のうち前記走査線駆動部が選択する走査線に出力される選択電圧と、
     前記選択電圧とは反対の極性を有する非選択電圧とを含み、
     前記昇圧回路には、
     前記走査線駆動部が前記複数の走査線の何れかを選択していない期間に参照同期信号が入力され、
     前記昇圧回路は、
     前記期間では、前記参照同期信号に同期させて、前記非選択電圧を生成し、
     前記走査線駆動部は、
     前記期間では、前記昇圧回路で生成される前記非選択電圧を前記複数の走査線に出力する、液晶表示装置。
  2.  請求項1に記載の液晶表示装置であって、
     前記タイミング制御部は、前記表示信号に基づく前記走査線駆動部の制御を実行する駆動期間と、前記表示信号に基づく前記走査線駆動部の制御を休止する休止期間とを交互に実現し、
     前記昇圧回路には、
     少なくとも前記休止期間に前記参照同期信号が入力され、
     前記昇圧回路は、
     前記休止期間では、前記参照同期信号に同期させて、前記非選択電圧を生成し、
     前記走査線駆動部は、
     前記休止期間では、前記昇圧回路で生成される前記非選択電圧を前記複数の走査線に出力する、液晶表示装置。
  3.  請求項2に記載の液晶表示装置であって、
     前記昇圧回路には、前記水平同期信号がさらに入力され、
     前記昇圧回路は、
     前記駆動期間では、前記水平同期信号に同期させて、前記選択電圧及び前記非選択電圧を生成する、液晶表示装置。
  4.  請求項3に記載の液晶表示装置であって、
     前記サブ同期信号が入力される度にカウンタ値を増やし、前記水平同期信号が入力される度に前記カウンタ値をリセットするカウンタをさらに備える、液晶表示装置。
  5.  請求項2に記載の液晶表示装置であって、
     前記昇圧回路には、前記駆動期間及び前記休止期間のそれぞれにおいて、前記参照同期信号が入力され、
     前記昇圧回路は、
     前記駆動期間では、前記参照同期信号に同期させて、前記選択電圧及び前記非選択電圧を生成する、液晶表示装置。
  6.  請求項1~5の何れか1項に記載の液晶表示装置であって、
     パラレル信号として送られてくる前記表示信号が前記タイミング制御部に入力される、液晶表示装置。
  7.  請求項6に記載の液晶表示装置であって、
     差動シリアル信号として送られてくる前記表示信号をパラレル信号に変換して、前記タイミング制御部に出力するインターフェイスをさらに備える、液晶表示装置。
  8.  請求項1~7の何れか1項に記載の液晶表示装置であって、
     前記薄膜トランジスタは、酸化物半導体からなる半導体層を有する、液晶表示装置。
  9.  請求項8に記載の液晶表示装置であって、
     前記酸化物半導体は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)および酸素(О)を含む、液晶表示装置。
  10.  請求項9に記載の液晶表示装置であって、
     前記酸化物半導体は、結晶性を有する、液晶表示装置。
PCT/JP2014/054553 2013-04-23 2014-02-25 液晶表示装置 WO2014174888A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/786,202 US9685129B2 (en) 2013-04-23 2014-02-25 Liquid crystal display device
JP2015513594A JP6198818B2 (ja) 2013-04-23 2014-02-25 液晶表示装置
CN201480022639.8A CN105144278B (zh) 2013-04-23 2014-02-25 液晶显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013090714 2013-04-23
JP2013-090714 2013-04-23

Publications (1)

Publication Number Publication Date
WO2014174888A1 true WO2014174888A1 (ja) 2014-10-30

Family

ID=51791473

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/054553 WO2014174888A1 (ja) 2013-04-23 2014-02-25 液晶表示装置

Country Status (4)

Country Link
US (1) US9685129B2 (ja)
JP (1) JP6198818B2 (ja)
CN (1) CN105144278B (ja)
WO (1) WO2014174888A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143029A (ja) * 2015-02-05 2016-08-08 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置及び携帯端末

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004025618A1 (en) * 2002-09-12 2004-03-25 Samsung Electronics Co., Ltd. Circuit for generating driving voltages and liquid crystal device using the same
JP2005031595A (ja) * 2003-07-11 2005-02-03 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、液晶表示方法、そのプログラム、記録媒体
JP2005062484A (ja) * 2003-08-12 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 表示装置、及び表示装置の駆動方法
WO2013035594A1 (ja) * 2011-09-06 2013-03-14 シャープ株式会社 表示装置およびその駆動方法
JP2013114260A (ja) * 2011-11-25 2013-06-10 Samsung Display Co Ltd 表示装置
WO2013153987A1 (ja) * 2012-04-09 2013-10-17 シャープ株式会社 表示装置およびそのための電源生成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000338923A (ja) * 1999-05-31 2000-12-08 Hitachi Ltd 画像表示装置
JP2000347762A (ja) 1999-06-07 2000-12-15 Denso Corp マイクロコンピュータ
CN1220098C (zh) 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP3766926B2 (ja) * 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
US7034816B2 (en) * 2000-08-11 2006-04-25 Seiko Epson Corporation System and method for driving a display device
JP3730159B2 (ja) 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP4638117B2 (ja) 2002-08-22 2011-02-23 シャープ株式会社 表示装置およびその駆動方法
JP4619095B2 (ja) * 2002-12-06 2011-01-26 シャープ株式会社 液晶表示装置
JP4487024B2 (ja) * 2002-12-10 2010-06-23 株式会社日立製作所 液晶表示装置の駆動方法および液晶表示装置
JP2005037685A (ja) 2003-07-15 2005-02-10 Toshiba Matsushita Display Technology Co Ltd 液晶表示パネルの駆動装置、及び液晶表示パネルの駆動方法
JP2006053349A (ja) * 2004-08-12 2006-02-23 Citizen Watch Co Ltd 表示装置
JP2006215087A (ja) * 2005-02-01 2006-08-17 Sharp Corp シリアルデータ送受信装置
JP2006267230A (ja) * 2005-03-22 2006-10-05 Mitsubishi Electric Corp デジタル映像伝送装置
JP2007057554A (ja) * 2005-08-22 2007-03-08 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2007219155A (ja) * 2006-02-16 2007-08-30 Seiko Epson Corp 半導体集積回路
JP4237219B2 (ja) * 2006-11-10 2009-03-11 Necエレクトロニクス株式会社 データ受信回路とデータドライバ及び表示装置
US8115757B2 (en) * 2007-09-11 2012-02-14 Sharp Kabushiki Kaisha Display device, it's driving circuit, and driving method
TWI390498B (zh) * 2008-07-21 2013-03-21 Chimei Innolux Corp 主動矩陣液晶顯示器及液晶顯示面板
KR100978668B1 (ko) * 2008-11-28 2010-08-30 삼성전기주식회사 디스플레이 구동 장치
WO2010106576A1 (ja) * 2009-03-18 2010-09-23 富士通フロンテック株式会社 不揮発性液晶表示装置および、不揮発性液晶表示装置の表示方法
KR101645255B1 (ko) * 2009-11-13 2016-08-04 삼성전자주식회사 차지 펌프 및 이를 구비한 디스플레이 시스템.
WO2011077926A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2011081008A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US9047845B2 (en) * 2010-02-19 2015-06-02 Sharp Kabushiki Kaisha Drive circuit and liquid crystal display device
JP5832181B2 (ja) * 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN103443847B (zh) 2011-04-07 2016-04-20 夏普株式会社 显示装置和驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004025618A1 (en) * 2002-09-12 2004-03-25 Samsung Electronics Co., Ltd. Circuit for generating driving voltages and liquid crystal device using the same
JP2005031595A (ja) * 2003-07-11 2005-02-03 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、液晶表示方法、そのプログラム、記録媒体
JP2005062484A (ja) * 2003-08-12 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 表示装置、及び表示装置の駆動方法
WO2013035594A1 (ja) * 2011-09-06 2013-03-14 シャープ株式会社 表示装置およびその駆動方法
JP2013114260A (ja) * 2011-11-25 2013-06-10 Samsung Display Co Ltd 表示装置
WO2013153987A1 (ja) * 2012-04-09 2013-10-17 シャープ株式会社 表示装置およびそのための電源生成方法

Also Published As

Publication number Publication date
CN105144278A (zh) 2015-12-09
JPWO2014174888A1 (ja) 2017-02-23
CN105144278B (zh) 2017-12-26
US20160078831A1 (en) 2016-03-17
JP6198818B2 (ja) 2017-09-20
US9685129B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
JP5885760B2 (ja) 表示装置およびその駆動方法
US9818375B2 (en) Liquid-crystal display device and drive method thereof
JP5336021B2 (ja) ドライバ装置、駆動方法、及び、表示装置
JP5897136B2 (ja) 液晶表示装置およびその駆動方法
US9761201B2 (en) Liquid-crystal display device and drive method thereof
JP2016091026A (ja) 表示装置
CN104838440A (zh) 液晶显示装置及其驱动方法
US9966040B2 (en) Display device and driving method thereof
US9293103B2 (en) Display device, and method for driving same
JP6153530B2 (ja) 液晶表示装置およびその駆動方法
WO2015068676A1 (ja) 表示装置およびその駆動方法
TW201337899A (zh) 驅動裝置及顯示裝置
US9934743B2 (en) Drive device, drive method, display device and display method
JP6033414B2 (ja) 液晶表示装置
WO2013024776A1 (ja) 表示装置およびその駆動方法
JP6198818B2 (ja) 液晶表示装置
CN107967906B (zh) 一种基于反向电极驱动电路的液晶显示设备
US10497330B2 (en) Display device that performs pause driving
WO2014208130A1 (ja) 液晶表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480022639.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14788274

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015513594

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14786202

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14788274

Country of ref document: EP

Kind code of ref document: A1