JP2000347762A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JP2000347762A
JP2000347762A JP11159434A JP15943499A JP2000347762A JP 2000347762 A JP2000347762 A JP 2000347762A JP 11159434 A JP11159434 A JP 11159434A JP 15943499 A JP15943499 A JP 15943499A JP 2000347762 A JP2000347762 A JP 2000347762A
Authority
JP
Japan
Prior art keywords
power consumption
clock
peripheral circuit
microcomputer
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11159434A
Other languages
English (en)
Inventor
Toshiyuki Santsuko
敏之 三津江
Shinichi Noda
真一 野田
Koichi Maeda
耕一 前田
Naoo Okumura
直雄 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP11159434A priority Critical patent/JP2000347762A/ja
Publication of JP2000347762A publication Critical patent/JP2000347762A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 低消費電力モードが設定された場合に、特定
の周辺回路の動作を継続しながら低消費電力化を図るこ
とができるようにする。 【解決手段】 マイクロコンピュータ1を構成するCP
U4、周辺回路5,6は第1の発振回路2から出力され
るシステムクロックに基づいて動作する。ここで、マイ
クロコンピュータ1に低消費電力モードが設定された場
合は、第1の発振回路2からのシステムクロックの出力
が停止してこれらが停止する。これに対して、低消費電
力モードでも動作させる必要がある第2の周辺回路6に
は、セレクタ7により第2の発振回路3から出力される
スリープクロック(システムクロックよりも低周波数)
が与えられるので、第2の周辺回路6が低速度で動作す
るようになり、低消費電力化を図ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CPU及び周辺回
路を備え、低消費電力モードが設定可能なマイクロコン
ピュータに関する。
【0002】
【従来の技術】一般に、マイクロコンピュータは、CP
U部、周辺回路部、発振回路部、プログラムメモリ部、
入出力インタフェース等の多くの機能部から構成されて
いる。この種のマイクロコンピュータとして、CPUの
機能を停止して消費電力を低減させる低消費電力モード
(スリープモード)が設定可能に構成されたものが供さ
れている。
【0003】
【発明が解決しようとする課題】ところで、マイクロコ
ンピュータとして低消費電力モードが設定されたとき
は、CPUの動作を停止させながら、特定の周辺回路の
動作は継続させる構成のものがある。この場合、マイク
ロコンピュータに低消費電力モードが設定された場合で
あっても、特定の周辺回路は通常に動作するので、特定
の周辺回路で消費する電流分以下の低消費電力状態を実
現することはできなかった。
【0004】本発明は上記事情に鑑みてなされたもの
で、その目的は、低消費電力モードが設定された場合
に、特定の周辺回路の動作を継続しながら低消費電力化
を図ることができるマイクロコンピュータを提供するこ
とにある。
【0005】
【課題を解決するための手段】請求項1の発明によれ
ば、低消費電力モードが設定されると、切替手段は、特
定の周辺回路に対してスリープクロック出力手段から通
常の動作クロックの周波数よりも低いスリープクロック
を与える。これにより、特定の周辺回路はスリープクロ
ックに基づいて低速度で動作するようになるので、低消
費電力が設定された場合に特定の周辺回路を動作させな
がら消費電力を低減することができる。
【0006】請求項2の発明によれば、液晶表示駆動回
路は動作クロックを低くするにしても動作可能であるの
で、特定の周辺回路として液晶表示駆動回路を選択する
ことができる。
【0007】ところで、請求項2の発明のように特定の
周辺回路として液晶表示駆動回路を選択した場合は、動
作クロックを極端に低周波化したときは液晶表示がちら
ついてしまって視認性が低下してしまうので、請求項3
の発明のように、液晶表示駆動回路に与えるスリープク
ロックの周波数を液晶表示がちらつかない周波数とする
ことにより液晶表示の視認性が低下してしまうことを防
止できる。
【0008】
【発明の実施の形態】(発明の概要)以下、本発明の概
要について図1及び図2を参照して説明する。図2はマ
イクロコンピュータの構成を概略的に示している。この
図2において、マイクロコンピュータ1は、第1の発振
回路2、第2の発振回路3、CPU4、第1の周辺回路
5、第2の周辺回路(特定の周辺回路に相当)6から構
成されている。この場合、マイクロコンピュータ1は低
消費電力モード(スリープモード)が設定可能となって
おり、低消費電力モードが設定されたときは、CPU4
及び第1の周辺回路5が停止するようになっている。こ
れに対して、第2の周辺回路6は、マイクロコンピュー
タ1に低消費電力モードが設定されたときであっても動
作状態を継続させる必要がある。
【0009】第1の発振回路2は、マイクロコンピュー
タ1におけるシステムクロック(周波数f1)を出力す
るもので、システムクロックに基づいてCPU4、第1
の周辺回路5及び第2の周辺回路6が動作するようにな
っている。この第1の発振回路2は、マイクロコンピュ
ータ1に低消費電力モードが設定されたときは、停止す
るようになっている。第2の発振回路3はスリープクロ
ックを出力するもので、そのスリープクロックの周波数
はf2(<f1)に設定されている。
【0010】セレクタ(切替手段に相当)7は、マイク
ロコンピュータ1に低消費電力モードが設定されたとき
は、第1の発振回路2からのシステムクロックに代えて
第2の発振回路3からのスリープクロックを通過させて
第2の周辺回路6に出力するようになっている。
【0011】さて、マイクロコンピュータ1に低消費電
力モードが設定されたときは、図1に示すように第1の
発振回路1が停止することに応じてCPU4及び第1の
周辺回路5は動作停止状態に移行すると共に、第2の周
辺回路6にはセレクタ7により第2の発振回路3からの
スリープクロックが与えられるようになる。この場合、
一般的にデジタル回路は動作用クロックが低周波化する
にしても動作可能であるので、第2の周辺回路6はクロ
ックが低周波化するにしても動作することができる。従
って、第2の周辺回路6としてスリープクロックを与え
ることにより、第2の周辺回路6ひいてはマイクロコン
ピュータ1の低消費電力化を図ることができる。
【0012】このような本発明によれば、マイクロコン
ピュータ1に低消費電力モードが設定されたときは、動
作状態を継続しなければならない第2の周辺回路6に低
周波数のスリープクロックを与えるようにしたので、低
消費電力モードが設定されている場合は、第2の周辺回
路6の動作クロックとして通常のシステムクロックを与
える構成に比較して、第2の周辺回路6ひいてはマイク
ロコンピュータ1の消費電力を低減することができる。
【0013】(実施の形態)次に、本発明の一実施の形
態を図3及び図4を参照して説明する。図3はワンチッ
プマイクロコンピュータの全体構成を概略的に示してい
る。この図3において、ワンチップマイクロコンピュー
タ11は、CPU12、プログラムが記憶されたROM
13、ワーキングデータ記憶用のRAM14、各周辺回
路15及びLCDコントローラ(特定の周辺回路に相
当)16を備えて構成されている。
【0014】CPU12とROM13、RAM14、各
周辺回路15及びLCDコントローラ16とはアドレス
バス17及びデータバス18などのシステムバスを通じ
て接続されており、CPU12とそれらの間でシステム
バスを通じてデータの授受が行われるようになってい
る。
【0015】図4はLCDコントローラ16の構成を概
略的に示している。この図4において、セグメントバッ
ファ19には、液晶表示装置の表示セグメントに対応し
た表示パターンがCPU12により書込まれ、セグメン
トレジスタ20にはセグメントバッファ19に書込まれ
たセグメントの表示パターンが所定タイミングで書込ま
れる。LCDコントロールレジスタ21には、CPU1
2により制御データが書込まれる。
【0016】クロックソースレジスタ22は、CPU1
2により書込まれたデータに基づいてシステムクロック
を逓倍することにより動作クロックを出力する。スリー
プクロックソースレジスタ(スリープクロック出力手段
に相当)23は、CPU12により書込まれたデータに
基づいて基準クロックを逓倍することによりスリープク
ロックを出力する。この場合、スリープクロックの周波
数f2としては通常の動作クロックの周波数f1よりも
低く設定されている。この周波数f2としては、液晶表
示器のセグメント表示がちらつかない範囲の周波数であ
る。
【0017】セレクタ(切替手段に相当)24は、通常
においてはクロックソースレジスタ22からの動作クロ
ックを通過させていると共に、マイクロコンピュータ1
1に低消費電力モードが設定されたときはスリープクロ
ックソースレジスタ23からのスリープクロックを通過
させるようになっている。
【0018】LCDコントロール部25は、セレクタ2
4からの動作クロックに応じて動作し、LCDコントロ
ールレジスタ21に記憶されている制御データ及びセグ
メントレジスタ20に記憶されている各セグメントの表
示パターンに基づいて駆動信号を生成してドライバ26
に出力する。
【0019】ドライバ26は、LCDコントロール部2
5からの駆動パルスに基づいて液晶表示器の所定のコモ
ン及びセグメントに電圧発生回路27からの所定の駆動
電圧を出力することにより表示セグメントの表示を制御
する。
【0020】次に上記構成の作用について説明する。通
常時においては、セレクタ24は、クロックソースレジ
スタ22からの動作クロックを通過させている。これに
より、LCDコントロール部25は、動作クロックに基
づいて動作しており、図示しない液晶表示器の表示セグ
メントに対して所定周波数のパルス信号を出力してい
る。これにより、液晶表示器には、所定の数字或いは図
柄が表示されている。
【0021】さて、マイクロコンピュータ11に低消費
電力モードが設定されると、CPU12及び各周辺回路
15に対する動作クロックの出力が停止するので、CP
U12及び周辺回路15は低消費電力モードに移行して
マイクロコンピュータ11の消費電力が抑制されるよう
になる。
【0022】ここで、マイクロコンピュータ11に低消
費電力モードが設定されたときは、LCDコントローラ
16のセレクタ24は、クロックソースレジスタ22か
らの動作クロックに代えてスリープクロックソースレジ
スタ23からのスリープクロックを通過させるようにな
る。
【0023】従って、LCDコントロール部25には低
周波数のスリープクロックが与えられので、LCDコン
トロール部25の動作速度が遅くなる。これにより、L
CDコントロール部25からドライバ26を介して液晶
表示器に出力される駆動パルスの周波数が低くなるの
で、ドライバ26による消費電力が大幅に低下するよう
になり、LCDコントローラ16の消費電力を大幅に低
減することができる。この場合、液晶表示器に対する駆
動パルスの周波数は液晶表示器の表示がちらつかない範
囲で低くなっているので、液晶表示器のセグメント表示
に支障が生じることはない。
【0024】このような実施の形態によれば、マイクロ
コンピュータ11に低消費電力モードが設定されたとき
は、LCDコントローラ16の動作クロックとして通常
の周波数よりも低いスリープクロックを与えるようにし
たので、低消費電力モードが設定された場合であって
も、LCDコントローラ16がシステムクロックに基づ
いて動作する構成に比較して、低消費電力モードが設定
された状態ではLCDコントローラ16ひいてはマイク
ロコンピュータ11の消費電力を抑制することができ
る。
【0025】本発明は、上記実施の形態に限定されるも
のではなく、特定の周辺回路としては、動作速度が遅く
とも支障を生じない回路であれば適用することができ
る。
【図面の簡単な説明】
【図1】本発明の概略構成を低消費電力モードで示すブ
ロック図
【図2】通常モードで示す図1相当図
【図3】本発明の一実施の形態を示すブロック図
【図4】LCDコントローラを示すブロック図
【符号の説明】
1はマイクロコンピュータ、4はCPU、5は第1の周
辺回路、6は第2の周辺回路(特定の周辺回路)、7は
セレクタ(切替手段)、11はマイクロコンピュータ、
12はCPU、15は周辺回路、16はLCDコントロ
ーラ(特定の周辺回路)、23はスリープクロックソー
スレジスタ(スリープクロック出力手段)、24はセレ
クタ(切替手段)、25はLCDコントロール部であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 耕一 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 奥村 直雄 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5B079 BA02 BA12 BA13 BC01 DD02

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 システムクロックに基づいて動作するC
    PU及び周辺回路を備え、低消費電力モードが設定され
    た場合は少なくとも上記CPUの動作を停止すると共に
    特定の周辺回路の動作は継続するマイクロコンピュータ
    において、 前記システムクロックに基づく通常の動作クロックの周
    波数よりも低いスリープクロックを出力するスリープク
    ロック出力手段と、 低消費電力モードが設定されたときは、前記特定の周辺
    回路に対して通常の動作クロックに代えて前記スリープ
    クロック出力手段からのスリープクロックを与える切替
    手段とを備えたことを特徴とするマイクロコンピュー
    タ。
  2. 【請求項2】 前記特定の周辺回路は液晶表示駆動回路
    であることを特徴とする請求項1記載のマイクロコンピ
    ュータ。
  3. 【請求項3】 前記液晶表示駆動回路に与える前記スリ
    ープクロックの周波数は液晶表示がちらつかない周波数
    であることを特徴とする請求項2記載のマイクロコンピ
    ュータ。
JP11159434A 1999-06-07 1999-06-07 マイクロコンピュータ Pending JP2000347762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11159434A JP2000347762A (ja) 1999-06-07 1999-06-07 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11159434A JP2000347762A (ja) 1999-06-07 1999-06-07 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JP2000347762A true JP2000347762A (ja) 2000-12-15

Family

ID=15693677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11159434A Pending JP2000347762A (ja) 1999-06-07 1999-06-07 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP2000347762A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052898A (ja) * 2005-07-22 2007-03-01 Qimonda Ag 最大クロック周波数を用いたクロックト待機モード
US7340624B2 (en) 2002-11-22 2008-03-04 Nec Corporation Clock control system and clock control method
US8171312B2 (en) 2006-07-05 2012-05-01 Canon Kabushiki Kaisha Recording apparatus and method for controlling the recording apparatus
WO2013125458A1 (ja) 2012-02-24 2013-08-29 シャープ株式会社 表示装置、それを備える電子機器、および表示装置の駆動方法
CN103477385A (zh) * 2011-04-13 2013-12-25 夏普株式会社 显示装置、显示方法
US8810615B2 (en) 2011-04-07 2014-08-19 Sharp Kabushiki Kaisha Display device, drive method thereof, and electronic device
US9311872B2 (en) 2011-08-12 2016-04-12 Sharp Kabushiki Kaisha Display device with timing controller
US9349335B2 (en) 2012-02-24 2016-05-24 Sharp Kabushiki Kaisha Display device, electronic device comprising same, and drive method for display device
US9412317B2 (en) 2012-03-19 2016-08-09 Sharp Kabushiki Kaisha Display device and method of driving the same
US9607541B2 (en) 2012-12-28 2017-03-28 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving same
US9613585B2 (en) 2012-02-02 2017-04-04 Sharp Kabushiki Kaisha Display device and method for driving the same
US9685129B2 (en) 2013-04-23 2017-06-20 Sharp Kabushiki Kaisha Liquid crystal display device
US10254813B2 (en) 2014-12-04 2019-04-09 Samsung Electronics Co., Ltd Method of operating semiconductor device
WO2020255536A1 (ja) * 2019-06-21 2020-12-24 株式会社ジャパンディスプレイ 液晶表示装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340624B2 (en) 2002-11-22 2008-03-04 Nec Corporation Clock control system and clock control method
EP1422592A3 (en) * 2002-11-22 2010-05-05 Nec Corporation Clock control system and clock control method
JP2007052898A (ja) * 2005-07-22 2007-03-01 Qimonda Ag 最大クロック周波数を用いたクロックト待機モード
US8171312B2 (en) 2006-07-05 2012-05-01 Canon Kabushiki Kaisha Recording apparatus and method for controlling the recording apparatus
US8810615B2 (en) 2011-04-07 2014-08-19 Sharp Kabushiki Kaisha Display device, drive method thereof, and electronic device
CN103477385B (zh) * 2011-04-13 2016-04-06 夏普株式会社 显示装置、显示方法
CN103477385A (zh) * 2011-04-13 2013-12-25 夏普株式会社 显示装置、显示方法
US9024861B2 (en) 2011-04-13 2015-05-05 Sharp Kabushiki Kaisha Display device, and display method
US9311872B2 (en) 2011-08-12 2016-04-12 Sharp Kabushiki Kaisha Display device with timing controller
US9613585B2 (en) 2012-02-02 2017-04-04 Sharp Kabushiki Kaisha Display device and method for driving the same
US9299292B2 (en) 2012-02-24 2016-03-29 Sharp Kabushiki Kaisha Display device, electronic device comprising same, and drive method for display device
WO2013125458A1 (ja) 2012-02-24 2013-08-29 シャープ株式会社 表示装置、それを備える電子機器、および表示装置の駆動方法
US9349335B2 (en) 2012-02-24 2016-05-24 Sharp Kabushiki Kaisha Display device, electronic device comprising same, and drive method for display device
US9412317B2 (en) 2012-03-19 2016-08-09 Sharp Kabushiki Kaisha Display device and method of driving the same
US9607541B2 (en) 2012-12-28 2017-03-28 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving same
US9685129B2 (en) 2013-04-23 2017-06-20 Sharp Kabushiki Kaisha Liquid crystal display device
US10254813B2 (en) 2014-12-04 2019-04-09 Samsung Electronics Co., Ltd Method of operating semiconductor device
US10969855B2 (en) 2014-12-04 2021-04-06 Samsung Electronics Co., Ltd Method of operating semiconductor device
US11543874B2 (en) 2014-12-04 2023-01-03 Samsung Electronics Co., Ltd Method of operating semiconductor device
WO2020255536A1 (ja) * 2019-06-21 2020-12-24 株式会社ジャパンディスプレイ 液晶表示装置
JP2021001976A (ja) * 2019-06-21 2021-01-07 株式会社ジャパンディスプレイ 液晶表示装置
JP7274955B2 (ja) 2019-06-21 2023-05-17 株式会社ジャパンディスプレイ 液晶表示装置

Similar Documents

Publication Publication Date Title
JP2000347762A (ja) マイクロコンピュータ
JP3866577B2 (ja) 表示駆動装置
JP2004004556A (ja) 薄膜トランジスタ型液晶表示装置のソースドライバ回路及び方法
US11250814B2 (en) Display device
JP2006251795A (ja) タイミング信号の出力方法及びタイミングコントローラ
KR100429880B1 (ko) Lcd 프레임 비율 제어 회로 및 방법과 lcd 시스템
JP4599912B2 (ja) 液晶表示装置
JPH07181928A (ja) ドットlcd表示システム
JP3566620B2 (ja) 液晶表示駆動回路
JP3197123B2 (ja) キャラクタ表示データ書込み装置
JP2005148453A (ja) 液晶表示装置
JP2000347640A (ja) 電子機器、表示システム及び方法
KR100748748B1 (ko) Mcu 입출력 포트를 이용한 lcd 제어 방법
KR100188130B1 (ko) 액정 표시 장치 드라이버의 전원 절약 장치
JP2008083374A (ja) Lcd機能の省電力化
JPH1145073A (ja) 半導体集積回路及び液晶表示システム
KR101102971B1 (ko) 비휘발성 메모리를 내장한 디스플레이 구동 칩
KR100698241B1 (ko) 액정표시장치의 구동방법
JPH1173167A (ja) 表示制御装置
JP5833081B2 (ja) 点灯装置
JPH10333647A (ja) マイクロコンピュータシステム
JPH1039960A (ja) マイクロコンピュータ装置
JP4024911B2 (ja) 表示データ送出制御回路
JPH06242740A (ja) 液晶表示制御回路
JPH0391798A (ja) デイスプレイ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031224