KR100978668B1 - 디스플레이 구동 장치 - Google Patents

디스플레이 구동 장치 Download PDF

Info

Publication number
KR100978668B1
KR100978668B1 KR1020080120027A KR20080120027A KR100978668B1 KR 100978668 B1 KR100978668 B1 KR 100978668B1 KR 1020080120027 A KR1020080120027 A KR 1020080120027A KR 20080120027 A KR20080120027 A KR 20080120027A KR 100978668 B1 KR100978668 B1 KR 100978668B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
unit
logic circuit
control
Prior art date
Application number
KR1020080120027A
Other languages
English (en)
Other versions
KR20100061129A (ko
Inventor
공승곤
민병운
공정철
천정인
장유진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080120027A priority Critical patent/KR100978668B1/ko
Priority to US12/464,399 priority patent/US8184111B2/en
Priority to JP2009119880A priority patent/JP5026469B2/ja
Publication of KR20100061129A publication Critical patent/KR20100061129A/ko
Application granted granted Critical
Publication of KR100978668B1 publication Critical patent/KR100978668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디스플레이 장치 특히 디스플레이 장치에 사용되는 백라이트 유닛 구동 장치에 있어서, 영상 신호가 정상인 경우에는 영상 신호의 주파수에 동기된 주파수를 갖는 구동 신호를 제공하고, 영상 신호가 이상 상태인 경우 사전에 설정된 주파수를 갖는 구동 신호를 제공하여 안정적인 동작을 수행하기 위해, 입력된 영상 신호의 주파수와 분주된 구동 신호의 주파수 차를 검출하는 주파수 검출부와, 상기 주파수 검출부로부터의 검출 결과에 따라 상기 영상 신호의 주파수와 동기된 주파수를 갖는 상기 구동 신호를 생성하는 구동 신호 생성부와, 상기 주파수 검출부로부터의 상기 검출 결과가 이상 동작인 경우 상기 주파수 검출부의 주파수 검출 동작을 정지시키는 제어부를 포함하는 디스플레이 구동 장치를 제공한다.
Figure R1020080120027
디스플레이(Display), 엘시디(LCD), 동기화(Synchronization), PLL

Description

디스플레이 구동 장치{DRIVER FOR DISPLAY}
본 발명은 디스플레이 구동 장치에 관한 것으로 보다 상세하게는 디스플레이 장치 특히 디스플레이 장치에 사용되는 백라이트 유닛 구동 장치에 있어서, 영상 신호가 정상인 경우에는 영상 신호의 주파수에 동기된 주파수를 갖는 구동 신호를 제공하고, 영상 신호가 이상 상태인 경우 사전에 설정된 주파수를 갖는 구동 신호를 제공하여 안정적인 동작을 수행할 수 있는 디스플레이 구동 장치에 관한 것이다.
최근 들어, 경박단소화의 장점에 따라 모니터, 텔레비젼 등의 다양한 디스플레이 장치에 액정표시장치(Liquid Crystal Display; LCD)가 대부분 채용되는 추세이다.
이러한, LCD 제품에는 LCD의 램프를 점등하여 필요한 광을 출력하는 백라이트 유닛 구동 장치가 필수적으로 채용된다.
한편, LCD 제품에는 영상 보드에 사용되는 수평 동기 신호와 수직 동기 신호가 채용된다. 상술한 수평 동기 신호와 수직 동기 신호는 서로 다른 주파수를 가지며, 상기 수평 동기 신호의 주파수 및 수직 동기 신호의 주파수는 상기 램프 구동 신호의 주파수 및 램프 밝기 신호의 주파수와 간섭을 일으켜, LCD 제품에 워터폴(Water Fall) 현상 또는 플릭커(Flicker) 현상을 발생할 수 있다.
이러한, 워터폴 현상 또는 플릭커 현상 발생을 방지하기 위한 방법의 일환으로, 수평 동기 신호의 주파수와 램프 구동 신호의 주파수를 동기화시키는 방법이 일반적으로 사용된다.
그러나, 수평 동기 신호가 이상 동작하는 경우에는 램프 구동 신호의 주파수는 수평 동기 신호의 주파수와 동기되기 위해서 이상 동작할 수 있고 이에 따라 램프 구동에 관한 이상 동작이 발생할 수 있는 문제점이 있다.
상술한 문제점을 해결하기 위해, 본 발명의 목적은 디스플레이 장치 특히 디스플레이 장치에 사용되는 백라이트 유닛 구동 장치에 있어서, 영상 신호가 정상인 경우에는 영상 신호의 주파수에 동기된 주파수를 갖는 구동 신호를 제공하고, 영상 신호가 이상 상태인 경우 사전에 설정된 주파수를 갖는 구동 신호를 제공하여 안정적인 동작을 수행할 수 있는 디스플레이 구동 장치를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 하나의 기술적인 측면은 입력된 영상 신호의 주파수와 분주된 구동 신호의 주파수 차를 검출하는 주파수 검출부와, 상기 주파수 검출부로부터의 검출 결과에 따라 상기 영상 신호의 주파수와 동기된 주파수를 갖는 상기 구동 신호를 생성하는 구동 신호 생성부와, 상기 주파수 검출부로부터의 상기 검출 결과가 이상 동작인 경우 상기 주파수 검출부의 주파수 검출 동작을 정지시키는 제어부를 포함하는 것을 특징으로 하는 디스플레이 구동 장치를 제공하는 것이다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 구동 신호 생성부는 상기 주파수 검출부로부터의 검출 결과가 정상 동작인 경우 상기 구동 신호의 주파수를 상기 영상 신호의 주파수에 동기시키고, 상기 주파수 검출부로부터의 검출 결과가 이상 동작인 경우 상기 구동 신호의 주파수를 사전에 설정된 주파수로 결정할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제어부는 상기 영상 신호가 입력되면 상기 제어부의 제어 동작을 준비시키는 초기화부와, 상기 검출 결과의 전압 레벨이 사전에 설정된 전압 레벨 범위인지 비교하는 비교부와, 상기 비교부의 비교 결과가 이상 동작인 경우 상기 주파수 검출부를 리셋시켜 상기 구동 신호 생성부의 동기화 동작을 중단시키는 동기화 제어부를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 초기화부는 상기 영상 신호와 사전에 설정된 하이(High) 레벨 신호를 각각 입력받아 제어 동작을 준비시키는 동작 준비 신호를 출력하는 적어도 하나의 논리 회로를 가질 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 동기화 제어부는 사전에 설정된 주기를 갖는 클럭 신호와 상기 동작 준비 신호를 논리 연산하여 제어 시작을 알리는 제어 시작 신호를 출력하는 제1 논리 회로와, 상기 이상 동작을 알리는 이상 동작 신호, 상기 제어 시작 신호 및 반전된 상기 클럭 신호를 논리 연산하여 이상 동작 결과 신호를 출력하는 제2 논리 회로와, 상기 이상 동작 결과 신호, 상기 제어 시작 신호 및 상기 클럭 신호를 논리 연산하여 상기 제2 논리 회로를 리셋시키는 리셋 신호를 출력하는 제3 논리 회로와, 상기 리셋 신호와 상기 비교부로부터의 비교 결과를 논리곱하여 그 결과를 상기 제2 논리회로에 전달하는 제1 논리곱 게이트와, 상기 동작 준비 신호와 반전된 상기 리셋 신호를 논리곱하여 상기 주파수 검출부의 충방전 제어 동작을 중단 또는 재개시키는 동작 제어 신호를 출력하는 제2 논리곱 게이트를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 동기화 제어부는 상기 클럭 신호를 반전시켜 상기 제2 논리 회로에 전달하는 제1 인버터와, 상기 제1 인버터로부터의 반전된 클럭 신호를 재반전하여 상기 제3 논리 회로에 전달하는 제2 인버터를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 구동 신호 생성부는 상기 주파수 검출부로부터의 충방전 제어에 따라 사전에 설정된 전류를 충방전하여 기준 전압을 설정하는 챠지 펌프와, 상기 챠지 펌프로부터의 상기 기준 전압에 따라 결정된 주파수를 갖는 상기 구동 신호를 생성하는 전압 제어 오실레이터와, 상기 전압 제어 오실레이터로부터의 상기 구동 신호를 사전에 설정된 분주비에 따라 분주하여 상기 주파수 검출부에 피드백시키는 디바이더를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 구동 신호 생성부는 상기 제어부에 의해 상기 주파수 검출부의 동작이 정지된 경우 상기 구동 신호의 주파수를 설정하는 RC 발진 회로를 더 포함할 수 있다.
본 발명에 따르면, 영상 신호가 정상인 경우에는 영상 신호에 동기된 구동 신호를 제공하고, 영상 신호가 이상 상태인 경우 사전에 설정된 구동 신호를 제공하여 안정적인 동작을 수행할 수 있는 효과가 있다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 디스플레이 구동 장치의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 디스플레이 구동 장치(100)는 주파수 검출부(110), 구동 신호 생성부(120) 및 제어부(130)를 포함할 수 있다.
주파수 검출부(110)는 외부의 영상 보드로부터 입력된 영상 신호와 분주된 구동 신호와의 주파수 차를 검출한다.
구동 신호 생성부(120)는 검출 결과에 따라 결정되는 주파수를 갖는 상기 구동 신호를 생성한다.
구동 신호 생성부(120)는 챠지 펌프(121), 전압 제어 오실레이터(122), 디바이더(123) 및 RC 발진 회로(124)를 구비할 수 있다.
챠지 펌프(121)는 주파수 검출부(110)로부터의 검출 결과에 따라 사전에 설정된 전류를 충방전하여 기준 전압을 제공한다.
전압 제어 오실레이터(122)는 챠지 펌프(121)로부터의 상기 기준 전압에 따라 주파수가 결정되는 상기 구동 신호를 생성한다.
디바이더(123)는 전압 제어 오실레이터(122)로부터의 상기 구동 신호를 사전에 설정된 분주비에 따라 분주하여 주파수 검출부(110)에 전달한다.
RC 발진 회로(124)는 저항과 캐패시터로 이루어지고, 상기 저항과 캐패시터간의 발진에 의해서 주파수를 형성한다. 형성된 주파수는 상기 구동 신호의 주파수에 사용된다. 즉, 전압 제어 오실레이터(122)는 챠지 펌프(121)로부터의 상기 기준 전압에 따라 가변하는 주파수를 갖는 상기 구동 신호를 생성하여 상기 영상 신호의 주파수에 동기된 구동 신호를 생성하는데, 상기 영상 신호에 이상이 발생하는 경우 RC 발진 회로(124)에 의해 설정되는 주파수를 갖는 구동 신호를 생성한다.
상술한 영상 신호의 이상 여부 판단은 제어부(130)에서 수행한다.
제어부(130)는 상기 영상 신호의 이상 여부를 판단하여 전압 제어 오실레이터(122)의 주파수 동기화 동작을 제어한다.
이에 따라, 제어부(130)는 챠지 펌프(121)로부터의 상기 기준 전압을 입력받아, 입력된 기준 전압의 전압 레벨이 사전에 설정된 전압 범위내에 있는 지를 비교하고, 상기 기준 전압의 전압 레벨이 상기 전압 범위내에 있으면 입력된 영상 신호를 정상으로 판정하며, 상기 기준 전압의 전압 레벨이 상기 전압 범위외에 있으면 입력된 영상 신호를 이상으로 판정한다.
입력된 영상 신호가 이상으로 판정되면 제어부(130)는 주파수 검출부(110)의 동작을 정지시켜 전압 제어 오실레이터(122)의 주파수 동기화 동작을 정지시킨다.
즉, 제어부(130)는 주파수 검출부(110)의 주파수 검출 동작을 정지시키면, 챠지 펌프(121)에서 상기 기준 전압을 전압 제어 오실레이터(122)에 제공할 수 없으며, 이에 따라 전압 제어 오실레이터(122)는 RC 발진 회로(124)에 의해 설정된 주파수를 갖는 구동 신호를 생성한다.
이에 따라, 제어부(130)는 영상 신호의 이상 여부에 따라 주파수 동기화 동작을 재개 또는 정지시켜 램프 구동에 있어서 이상 동작을 방지할 수 있다.
도면을 참조하여 상술한 제어부의 상세 구성 및 동작에 대해 설명하도록 한다.
도 2는 본 발명의 디스플레이 구동 장치에 채용된 제어부의 상세 구성도이고, 도 3은 본 발명의 디스플레이 구동 장치에 사용되는 각 신호의 타이밍 챠트이다.
도 2 및 도 3을 참조하면, 본 발명의 제어부(130)는 초기화부(131), 비교부(132) 및 동기화 제어부(133)를 포함한다.
초기화부(131)는 적어도 하나의 로직 회로로 구성될 수 있고, 상기 로직 회로는 영상 신호(MSync)가 입력되는 CK 단자와, 사전에 설정된 하이(High) 레벨 신호(H)가 각각 입력되는 D 단자 및 CL 단자와, 영상 신호(MSync)와 하이 레벨 신호(H)를 논리 연산하여 제어 동작을 준비시키는 동작 준비 신호(CLK_RDY)를 출력하는 Q 단자를 갖는다.
도 3의 타이밍 챠트와 같이, 초기화부(131)는 영상 신호(MSync)가 입력되면 영상 신호(MSync)와 하이 레벨 신호(H)를 논리 연산하여 하이(High) 레벨의 동작 준비 신호(CLK_RDY)를 동기화 제어부(133)에 전달한다.
비교부(132)는 적어도 둘의 비교기를 구비하고, 둘의 비교기 각각에는 사전에 설정된 전압 레벨을 갖는 제1 전압과 상기 제1 전압의 전압 레벨보다 더 높게 설정된 전압 레벨을 갖는 제2 전압인 인가되고, 둘의 비교기 각각에 챠지 펌프(121)로부터의 상기 기준 전압이 인가된다. 따라서, 비교부(132)는 상기 기준 전압의 전압 레벨이 상기 제1 전압과 제2 전압의 전압 레벨 사이에 있는지를 비교하여 영상 신호의 이상 여부를 판단한다.
즉, 비교부(132)는 상기 기준 전압의 전압 레벨이 상기 제1 전압과 제2 전압의 전압 레벨 사이에 있는 경우 정상상태로 판단하여 영상 신호(MSync)가 정상 상태임을 알리는 로우(low) 레벨의 이상 동작 신호(ORG)를 동기화 제어부(133)에 전달하고, 상기 기준 전압의 전압 레벨이 상기 제1 전압과 제2 전압의 전압 레벨 범위외에 있으면 이상 상태로 판단하여 영상 신호(MSync)가 이상 상태임을 알리는 하이(High) 레벨의 이상 동작 신호(ORG)를 동기화 제어부(133)에 전달한다.
동기화 제어부(133)는 제1 내지 제3 논리 회로(L1 내지 L3)와, 제1 및 제2 논리곱 게이트(a1, a2)와, 제1 및 제2 인버터(inv1, inv2)를 포함한다.
제1 논리 회로(L1)는 사전에 설정된 주기를 갖는 클럭 신호(BCK)를 입력받는 CK 단자와, 초기화부(131)로부터의 동작 준비 신호(CLK_RDY)를 각각 입력받는 D 단자 및 CL 단자와, 클럭 신호(BCK)와 동작 준비 신호(CLK_RDY)를 논리 연산하여 제 어 시작을 알리는 제어 시작 신호(CKEN)를 제2 및 제3 논리 회로(L2, L3)에 출력하는 Q 단자를 구비한다.
클럭 신호(BCK)는 사전에 설정된 주기를 가지며, 클럭 신호(BCK)의 주기에 따라 제2 및 제2 논리 회로(L2, L3)의 제어 동작이 빨라질 수도 또는 느려질 수도 있다.
제2 논리 회로(L2)는 제1 논리곱 게이트(a1)로부터의 논리곱 연산된 결과를 입력받는 D 단자와, 제1 인버터(inv1)에 의해 반전된 클럭 신호(BCK)를 입력받는 CK 단자와, 제1 논리 회로(L1)로부터의 제어 시작 신호(CKEN)를 입력받는 CL 단자와, 제1 논리곱 게이트(a1)로부터의 논리곱 연산된 결과와 반전된 클럭 신호(BCK)와 제어 시작 신호(CKEN)를 논리 연산하여 이상 동작 결과 신호(DET_ORG)를 제3 논리 회로(L3)에 전달하는 Q 단자와, 반전된 이상 동작 결과 신호(DET_ORG)를 제2 논리곱 게이트(a2)에 출력하는 Q' 단자를 포함한다.
즉, 제2 논리 회로(L2)는 클럭 신호(BCK)의 폴링 엣지(Falling Edge)에 영상 신호의 이상을 검출하여 이상 동작 결과 신호(DET_ORG)를 제3 논리 회로에 전달하고, 반전된 이상 동작 결과 신호(DET_ORG)를 제2 논리곱 게이트(a2)에 전달한다.
제2 논리 게이트(a2)는 반전된 이상 동작 결과 신호(DET_ORG)와 동작 준비 신호(CLK_RDY)를 논리곱 연산하여 주파수 검출부(110)의 충방전 제어를 중단 또는 재개시키는 동작 제어 신호(PLL_RDY)를 출력한다.
제2 논리 게이트(a2)로부터의 동작 제어 신호(PLL_RDY)는 챠지 펌프(121)의 충방전을 제어하는 충방전 제어 신호를 출력하는 주파수 검출부(110)의 복수의 논리곱 소자에 각각 전달되며, 동작 제어 신호(PLL_RDY)가 로우(low)레벨인 경우 챠지 펌프(121)의 충방전 제어가 중단되고, 동작 제어 신호(PLL_RDY)가 하이(High)레벨인 경우 챠지 펌프(121)의 충방전 제어가 수행된다.
제3 논리 회로(L3)는 제2 논리 회로(L2)로부터의 이상 동작 결과 신호(DET_ORG)를 입력받는 D 단자와, 제2 인버터(inv2)에 의해 재반전된 클럭 신호(BCK)를 입력받는 CK 단자와, 제1 논리 회로(L1)로부터의 제어 시작 신호(CKEN)를 입력받는 CL 단자와, 이상 동작 결과 신호(DET_ORG)와 클럭 신호(BCK)와 제어 시작 신호(CKEN)를 논리 연산하여 주파수 검출부(110)의 동작을 리셋시키는 리셋 신호(RS_PLL)를 제1 논리곱 게이트(a1)에 출력하는 Q' 단자를 포함한다.
제1 논리곱 게이트(a1)는 리셋 신호(RS_PLL)와 이상 신호(ORG)를 논리곱 연산하여 그 결과를 제2 논리 회로(L2)에 전달한다.
제3 논리 회로(L3)는 클럭 신호(BCK)의 라이징 엣지(Rising Edge)에 영상 신호의 이상을 검출하여 리셋 신호(RS_PLL)를 제1 논리곱 게이트(a1)에 전달하고, 제1 논리곱 게이트(a1)로부터의 논리곱 연산 결과는 제2 논리 회로(L2)에 전달되어 제2 논리 회로(L2)의 동작을 리셋시킨다.
이에 따라, 동작 제어 신호(PLL_RDY)는 영상 신호(MSync)가 이상 상태인 경우 클럭 신호(BCK)의 첫번째 폴링 엣지에 주파수 검출부(110)의 충방전 제어 동작을 중단시켜 전압 제어 발진기(122)로부터의 구동 신호가 RC 발진 회로(124)에 의 해 설정되는 주파수를 갖게 하고, 클럭 신호(BCK)의 첫번째 라이징 엣지에 초기화되어 클럭 신호(BCK)의 두번째 폴링 엣지에 주파수 검출부(110)의 충방전 제어 동작을 재개시키며, 영상 신호(MSync)가 이상 상태인 동안 상술한 동작을 반복 수행한다.
상술한 바와 같이, 영상 신호(MSync)의 주파수가 정상 주파수 범주에서 벗어나 빠르거나 느린 이상 상태인 경우 주파수 동기화 동작을 중단하고 구동 신호가 사전에 설정된 주파수를 갖게하며, 영상 신호(MSync)가 정상 상태가 될 때까지 주파수 동기화 동작을 중단 및 재개하여 디스플레이 구동 회로를 보호할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
도 1은 본 발명의 디스플레이 구동 장치의 개략적인 구성도.
도 2는 본 발명의 디스플레이 구동 장치에 채용된 제어부의 상세 구성도.
도 3은 본 발명의 디스플레이 구동 장치에 사용되는 각 신호의 타이밍 챠트.
<도면의 주요 부호에 대한 상세한 설명>
100...디스플레이 구동 장치 110...주파수 검출부
120...구동 신호 생성부 121...챠지 펌프
122...전압 제어 오실레이터 123...디바이더
124...RC 발진 회로 130...제어부
131...초기화부 132...비교부
133...동기화 제어부

Claims (8)

  1. 입력된 영상 신호의 주파수와 분주된 구동 신호의 주파수 차를 검출하는 주파수 검출부;
    상기 주파수 검출부로부터의 검출 결과에 따라 상기 영상 신호의 주파수와 동기된 주파수를 갖는 상기 구동 신호를 생성하는 구동 신호 생성부; 및
    상기 주파수 검출부로부터의 상기 검출 결과가 사전에 설정된 전압 레벨 범위 이외에 있는 이상 동작인 경우 상기 주파수 검출부의 주파수 검출 동작을 정지시키는 제어부
    를 포함하는 것을 특징으로 하는 디스플레이 구동 장치.
  2. 제1항에 있어서,
    상기 구동 신호 생성부는 상기 주파수 검출부로부터의 검출 결과가 사전에 설정된 전압 레벨 범위 이내에 있는 정상 동작인 경우 상기 구동 신호의 주파수를 상기 영상 신호의 주파수에 동기시키고, 상기 주파수 검출부로부터의 검출 결과가 상기 이상 동작인 경우 상기 구동 신호의 주파수를 사전에 설정된 주파수로 결정하는 것을 특징으로 하는 디스플레이 구동 장치.
  3. 제2항에 있어서, 상기 제어부는
    상기 영상 신호가 입력되면 상기 제어부의 제어 동작을 준비시키는 초기화부;
    상기 검출 결과의 전압 레벨이 사전에 설정된 전압 레벨 범위인지 비교하는 비교부; 및
    상기 비교부의 비교 결과가 상기 이상 동작인 경우 상기 주파수 검출부를 리셋시켜 상기 구동 신호 생성부의 동기화 동작을 중단시키는 동기화 제어부
    를 포함하는 것을 특징으로 하는 디스플레이 구동 장치.
  4. 제3항에 있어서,
    상기 초기화부는 상기 영상 신호와 사전에 설정된 하이(High) 레벨 신호를 각각 입력받아 제어 동작을 준비시키는 동작 준비 신호를 출력하는 적어도 하나의 논리 회로를 갖는 것을 특징으로 하는 디스플레이 구동 장치.
  5. 제4항에 있어서, 상기 동기화 제어부는
    사전에 설정된 주기를 갖는 클럭 신호와 상기 동작 준비 신호를 논리 연산하여 제어 시작을 알리는 제어 시작 신호를 출력하는 제1 논리 회로;
    상기 이상 동작을 알리는 이상 동작 신호, 상기 제어 시작 신호 및 반전된 상기 클럭 신호를 논리 연산하여 이상 동작 결과 신호를 출력하는 제2 논리 회로;
    상기 이상 동작 결과 신호, 상기 제어 시작 신호 및 상기 클럭 신호를 논리 연산하여 상기 제2 논리 회로를 리셋시키는 리셋 신호를 출력하는 제3 논리 회로;
    상기 리셋 신호와 상기 비교부로부터의 비교 결과를 논리곱하여 그 결과를 상기 제2 논리회로에 전달하는 제1 논리곱 게이트; 및
    상기 동작 준비 신호와 반전된 상기 리셋 신호를 논리곱하여 상기 주파수 검 출부의 충방전 제어 동작을 중단 또는 재개시키는 동작 제어 신호를 출력하는 제2 논리곱 게이트
    를 포함하는 것을 특징으로 하는 디스플레이 구동 장치.
  6. 제5항에 있어서, 상기 동기화 제어부는
    상기 클럭 신호를 반전시켜 상기 제2 논리 회로에 전달하는 제1 인버터; 및
    상기 제1 인버터로부터의 반전된 클럭 신호를 재반전하여 상기 제3 논리 회로에 전달하는 제2 인버터
    를 더 포함하는 것을 특징으로 하는 디스플레이 구동 장치.
  7. 제6항에 있어서, 상기 구동 신호 생성부는
    상기 주파수 검출부로부터의 충방전 제어에 따라 사전에 설정된 전류를 충방전하여 기준 전압을 설정하는 챠지 펌프;
    상기 챠지 펌프로부터의 상기 기준 전압에 따라 결정된 주파수를 갖는 상기 구동 신호를 생성하는 전압 제어 오실레이터; 및
    상기 전압 제어 오실레이터로부터의 상기 구동 신호를 사전에 설정된 분주비에 따라 분주하여 상기 주파수 검출부에 피드백시키는 디바이더
    를 포함하는 것을 특징으로 하는 디스플레이 구동 장치.
  8. 제7항에 있어서,
    상기 구동 신호 생성부는 상기 제어부에 의해 상기 주파수 검출부의 동작이 정지된 경우 상기 구동 신호의 주파수를 설정하는 RC 발진 회로를 더 포함하는 것을 특징으로 하는 디스플레이 구동 장치.
KR1020080120027A 2008-11-28 2008-11-28 디스플레이 구동 장치 KR100978668B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080120027A KR100978668B1 (ko) 2008-11-28 2008-11-28 디스플레이 구동 장치
US12/464,399 US8184111B2 (en) 2008-11-28 2009-05-12 Driver for a display having a frequency detection unit
JP2009119880A JP5026469B2 (ja) 2008-11-28 2009-05-18 ディスプレイ駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120027A KR100978668B1 (ko) 2008-11-28 2008-11-28 디스플레이 구동 장치

Publications (2)

Publication Number Publication Date
KR20100061129A KR20100061129A (ko) 2010-06-07
KR100978668B1 true KR100978668B1 (ko) 2010-08-30

Family

ID=42222396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120027A KR100978668B1 (ko) 2008-11-28 2008-11-28 디스플레이 구동 장치

Country Status (3)

Country Link
US (1) US8184111B2 (ko)
JP (1) JP5026469B2 (ko)
KR (1) KR100978668B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685129B2 (en) * 2013-04-23 2017-06-20 Sharp Kabushiki Kaisha Liquid crystal display device
CN103810958B (zh) * 2014-01-23 2017-02-08 北京京东方光电科技有限公司 驱动电路及其工作方法和显示装置
CN114446239B (zh) * 2022-02-17 2023-08-18 京东方科技集团股份有限公司 显示控制方法、装置、系统及显示设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040081279A (ko) * 2003-03-14 2004-09-21 삼성전자주식회사 표시 장치용 광원의 구동 장치
KR20040091415A (ko) * 2003-04-21 2004-10-28 삼성전자주식회사 전원 공급 장치, 액정 표시 장치 및 그 구동 방법
KR20060047569A (ko) * 2004-04-30 2006-05-18 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시 장치, 해당 액정 표시 장치에 이용되는 광원구동 회로 및 광원 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179215B2 (ja) 1992-11-12 2001-06-25 シャープ株式会社 表示制御回路
JPH09191416A (ja) 1996-01-10 1997-07-22 Fujitsu General Ltd 映像表示装置
JPH11109908A (ja) 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd 液晶表示装置の液晶素子保護回路
DE10115279A1 (de) * 2000-03-31 2001-10-18 Toshiba Lighting & Technology Entladungslampenlicht und Leuchteinrichtung hierfür
KR20050062852A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 액정 표시 장치, 표시 장치용 광원의 구동 장치 및 그방법
JP2006098532A (ja) 2004-09-28 2006-04-13 Sharp Corp 表示装置
US20060164366A1 (en) 2005-01-24 2006-07-27 Beyond Innovation Technology Co., Ltd. Circuits and methods for synchronizing multi-phase converter with display signal of LCD device
JP2007288526A (ja) 2006-04-17 2007-11-01 Alpine Electronics Inc Ｐｌｌ回路およびこれを用いたドットクロック発生回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040081279A (ko) * 2003-03-14 2004-09-21 삼성전자주식회사 표시 장치용 광원의 구동 장치
KR20040091415A (ko) * 2003-04-21 2004-10-28 삼성전자주식회사 전원 공급 장치, 액정 표시 장치 및 그 구동 방법
KR20060047569A (ko) * 2004-04-30 2006-05-18 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시 장치, 해당 액정 표시 장치에 이용되는 광원구동 회로 및 광원 구동 방법

Also Published As

Publication number Publication date
JP2010128494A (ja) 2010-06-10
JP5026469B2 (ja) 2012-09-12
KR20100061129A (ko) 2010-06-07
US20100134450A1 (en) 2010-06-03
US8184111B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
KR101872430B1 (ko) 액정표시장치 및 그 구동 방법
TWI556205B (zh) 信號傳送與接收系統及相關顯示器之時序控制器
TWI475553B (zh) 背光控制模組及背光控制方法
CN112562597B (zh) 具有动态背光调整机制的显示器控制装置及方法
CN104616627A (zh) 显示器驱动装置及显示器驱动方法
KR100978668B1 (ko) 디스플레이 구동 장치
US20110156780A1 (en) Apparatus for detecting jitter of phase locked loop
KR20140144539A (ko) 디스플레이 장치 및 그 구동방법
KR100333428B1 (ko) 입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기
US9197229B2 (en) Panel driving circuit and ring oscillator clock automatic synchronization method thereof
TWI415096B (zh) 背光控制之方法及其裝置
US7944438B2 (en) System and method for improving image quality by synchronizing display modulation with light source pulses
KR101978618B1 (ko) Lcd 화면 신호 제어 회로, 디스플레이 패널 및 디스플레이 장치
CN109427276B (zh) 显示装置、时序控制电路及其信号重建方法
US8063898B2 (en) Circuit for data synchronization of I2C time controller in display device and method thereof
US7737938B2 (en) Driving circuit for LCD backlight
US10943518B2 (en) Timing control circuit and operating method thereof
US20080297544A1 (en) Method for detecting resolution and timing controller
TW201342347A (zh) 液晶顯示裝置、面板驅動裝置及控制電路
US8174484B2 (en) Signal processing circuit and method
TWI430231B (zh) 顯示裝置及其運作方法
TWI401668B (zh) 訊號產生方法及應用其之顯示裝置與時脈控制器
KR100916499B1 (ko) 주파수 체배 회로
US7397294B2 (en) Charge pump clock generating circuit and method thereof
WO2015125207A1 (ja) 表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee