WO2014162373A1 - エピタキシャルシリコンウェーハおよびその製造方法 - Google Patents

エピタキシャルシリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
WO2014162373A1
WO2014162373A1 PCT/JP2013/006021 JP2013006021W WO2014162373A1 WO 2014162373 A1 WO2014162373 A1 WO 2014162373A1 JP 2013006021 W JP2013006021 W JP 2013006021W WO 2014162373 A1 WO2014162373 A1 WO 2014162373A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
epitaxial
silicon wafer
silicon single
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/006021
Other languages
English (en)
French (fr)
Inventor
小野　敏昭
梅野　繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to US14/781,709 priority Critical patent/US9412622B2/en
Priority to CN201380074767.2A priority patent/CN105026624B/zh
Priority to SG11201506429SA priority patent/SG11201506429SA/en
Priority to KR1020157020736A priority patent/KR101632936B1/ko
Publication of WO2014162373A1 publication Critical patent/WO2014162373A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge

Definitions

  • the present invention relates to an epitaxial silicon wafer and a manufacturing method thereof, and more particularly to an epitaxial silicon wafer suitable for a low temperature device process and a manufacturing method thereof.
  • gettering technology In the manufacturing process of semiconductor devices, gettering technology is used to avoid characteristic deterioration due to contamination of heavy metals such as Fe (iron) and Ni (nickel). Gettering is a technique for incorporating heavy metal atoms into a gettering site in a semiconductor substrate to reduce the concentration of heavy metal in the vicinity of the surface of the semiconductor substrate, which becomes a device active region.
  • BMD Bulk Micro Defect
  • BMD grows in a process (thermal process) in which a semiconductor substrate is heated in a semiconductor device manufacturing process (device process).
  • the thermal process in manufacturing semiconductor devices has become low temperature.
  • a thermal process of 1000 ° C. or lower may be employed. In such a low-temperature thermal process, no growth of precipitation nuclei can be expected, and the gettering capability of the semiconductor substrate becomes low.
  • a semiconductor substrate doped with nitrogen or carbon may be used. By doping the semiconductor substrate with nitrogen or carbon, precipitation nuclei are easily grown even in a low temperature thermal process.
  • Such a semiconductor substrate can be obtained by cutting out from a silicon single crystal grown from a silicon melt added with nitrogen or carbon.
  • the process of forming the epitaxial layer is high temperature. Therefore, when nitrogen or carbon is not doped, oxygen precipitation nuclei in the semiconductor substrate disappear, and the device process , BMD is not formed. On the other hand, when the semiconductor substrate is doped with nitrogen or carbon, the BMD grows by an epitaxial layer formation process and a device process.
  • a wafer is cut out from a silicon single crystal having an oxygen concentration of 18 ⁇ 10 17 to 21 ⁇ 10 17 atoms / cm 3 , and 20 ° C. is applied to the wafer at a temperature of 750 to 850 ° C.
  • An epitaxial wafer manufacturing method is disclosed in which a heat treatment (pre-annealing) of not less than 50 minutes and not more than 50 minutes is performed, and epitaxial growth is performed on the wafer. Oxygen precipitation nuclei formed on the wafer by this method do not disappear when the epitaxial layer is formed.
  • high-density oxygen precipitation nuclei are formed in a region having a thickness of about 10 ⁇ m immediately below the epitaxial layer and grown by a device process.
  • the pre-annealing step is essential, and the manufacturing cost is increased accordingly.
  • the epitaxial layer is used as a device active region in which a diode, a transistor, or the like is formed, when dislocation occurs in this region, deterioration of the electrical characteristics of the device (for example, leakage failure) may occur. In this case, the device yield deteriorates.
  • high-density oxygen precipitates exist directly under the epitaxial layer as described in Patent Document 1 below, if dislocation occurs due to the oxygen precipitates, the epitaxial layer that becomes the device active region can be easily formed. Reaching epitaxial defects and degrading the electrical properties of the device. Further, when a large size BMD grows, the strength of the wafer decreases.
  • Patent Documents 2 and 3 disclose a technique for suppressing the formation of BMD in a device process by solution treatment of a wafer at a high temperature to eliminate oxygen precipitation nuclei. Is disclosed.
  • Patent Documents 2 and 3 below attempt to reduce the amount of BMD and prevent the introduction of epitaxial defects even if the gettering capability is lost. Therefore, wafers manufactured by these methods cannot be used in device processes that can cause heavy metal contamination.
  • an object of the present invention is to provide an epitaxial silicon wafer that can obtain a sufficient gettering capability and does not cause epitaxial defects even if the thermal process in the semiconductor device manufacturing process is a low-temperature thermal process.
  • Another object of the present invention is to provide a method of manufacturing an epitaxial silicon wafer that can obtain a sufficient gettering capability and does not cause epitaxial defects even if the thermal process in the semiconductor device manufacturing process is a low temperature thermal process. It is.
  • the gist of the present invention is the following (1) and (2) epitaxial silicon wafers and the following (3) and (4) epitaxial silicon wafer production methods.
  • the interstitial oxygen concentration is 1.5 ⁇ 10 18 to 2.2 ⁇ 10 18 atoms / cm 3 (old ASTM);
  • the nitrogen concentration is 1 ⁇ 10 13 atoms / cm 3 or less,
  • the carbon concentration is 1 ⁇ 10 16 atoms / cm 3 or less,
  • the entire surface of the cut silicon wafer consists of a COP region,
  • the epitaxial silicon wafer whose BMD density of the bulk part of the said epitaxial wafer is 1 * 10 ⁇ 4 > / cm ⁇ 2 > or less after the heat processing of 1000 degreeC x 16 hours.
  • the step of growing the silicon single crystal includes a step of growing the silicon single crystal such that a region at least within a radius of 150 mm from the central axis of the silicon single crystal is only a COP region,
  • the process of removing the OSF-ring includes a process of removing the OSF-ring region so that only the COP region remains in the radial direction of the silicon single crystal.
  • oxygen precipitates of a size that affects the generation of epitaxial defects and the strength of the wafer do not grow, but the number (density) that can provide sufficient gettering ability. ) Fine oxygen precipitates are formed.
  • the epitaxial silicon wafer of the present invention is an epitaxial silicon wafer cut out from a silicon single crystal grown by the Czochralski method, having a diameter of 300 mm or more, and having an epitaxial layer formed on the surface thereof.
  • the time required for lowering each part of the silicon single crystal from 800 ° C. to 600 ° C.
  • the interstitial oxygen concentration is 1.5 ⁇ 10 18 to 2.2 ⁇ 10 18 atoms / cm 3 (old ASTM)
  • the nitrogen concentration is 1 ⁇ 10 13 atoms / cm 3 or less
  • the carbon concentration is 1 ⁇ 10 16 atoms / cm 3 or less
  • the entire surface of the cut silicon wafer is The BMD density of the bulk portion of the epitaxial wafer is 1000 ° C. ⁇ 16 After the heat treatment between, it is 1 ⁇ 10 4 / cm 2 or less.
  • the BMD density in the bulk portion after heat treatment at 1000 ° C. for 16 hours is 1 ⁇ 10 4 / cm 2 or less, and oxygen precipitation nuclei are not substantially present in this silicon wafer. Therefore, even in the device process, BMD does not grow from the beginning of the device process.
  • a device thermal process of 1000 ° C. or less is performed using this silicon wafer, nucleation due to oxygen precipitation nuclei caused by interstitial oxygen occurs. However, the oxygen precipitation nuclei do not grow to a size that affects the occurrence of epitaxial defects or the strength of the wafer.
  • the oxygen precipitate is formed from interstitial oxygen by heating (for example, 600 to 800 ° C.) according to the degree of supersaturation of oxygen.
  • This epitaxial silicon wafer has an interstitial oxygen concentration of 1.5 ⁇ 10 18 to 2.2 ⁇ 10 18 atoms / cm 3 (old ASTM). From the interstitial oxygen in this concentration range, oxygen precipitates having a density sufficient for gettering are formed even in a thermal process at 1000 ° C. or lower. As will be described later, when the epitaxial silicon wafer has an interstitial oxygen concentration lower than this range, sufficient gettering capability cannot be obtained.
  • the interstitial oxygen concentration is preferably 1.5 ⁇ 10 18 to 1.9 ⁇ 10 18 atoms / cm 3 (old ASTM).
  • the oxygen precipitate having such a size and density is mainly obtained in the COP (Crystal Originated Particle) region (Void) on the entire surface of the wafer (before forming the epitaxial layer) cut from the silicon single crystal.
  • COP Crystal Originated Particle
  • the time required for temperature reduction from 800 ° C. to 600 ° C. of each part of the silicon single crystal at the time of growth is 450 minutes or less.
  • An OSF-ring region exists in the outer periphery of the silicon single crystal immediately after growth (as grown).
  • the OSF-ring region is a region having a defect called OSF (Oxidation Induced Stacking Fault), and is a region that exists in a ring shape around the center in a cross section perpendicular to the central axis (pull-up axis) of the crystal. is there.
  • OSF Oxidation Induced Stacking Fault
  • the OSF-ring region there are large-sized oxygen precipitation nuclei formed during crystal growth.
  • oxygen precipitation nuclei in this region do not disappear even when the temperature is increased during the formation of the epitaxial layer, and a large size precipitate is formed in the device process.
  • this wafer cut out from this silicon single crystal is the entire COP region and does not include the OSF-ring region, this wafer does not cause epitaxial defects due to oxygen precipitates originating from oxygen precipitation nuclei.
  • the wafer is cut out from a silicon single crystal that does not satisfy the requirement that the time required for lowering each part of the silicon single crystal from 800 ° C. to 600 ° C. is 450 minutes or less. If so, oxygen precipitation nuclei that do not disappear during the formation of the epitaxial layer are formed. Such oxygen precipitation nuclei further grow in the device process, causing the generation of epitaxial defects and a reduction in wafer strength.
  • a silicon wafer there are mainly nitrogen and carbon taken from the atmosphere when a silicon single crystal is produced.
  • Such (unintentionally added) nitrogen and carbon concentrations in the wafer are usually below the detection limit, specifically below 1 ⁇ 10 13 atoms / cm 3 and 1 respectively. ⁇ 10 16 atoms / cm 3 or less.
  • Such concentrations of nitrogen and carbon have no effect on the formation of oxygen precipitation nuclei. Therefore, when this epitaxial silicon wafer is used in a device process, epitaxial defects are not caused by precipitates resulting from nitrogen and carbon in the silicon wafer.
  • the silicon single crystal is grown in such a manner that at least a region within a radius of 150 mm from the central axis of the silicon single crystal is a COP region.
  • the OSF-ring region is removed so that only the COP region remains in the radial direction of the silicon single crystal.
  • the ratio V between the pulling speed V and the average value G of the temperature gradient in the crystal in the pulling axis direction can be used.
  • nitrogen and carbon do not need to be intentionally doped into a silicon single crystal. For this reason, in the process of growing the silicon single crystal, it is not necessary that the silicon melt is added with carbon or nitrogen, so that the above-mentioned problem due to segregation of nitrogen and carbon does not occur.
  • the density of oxygen precipitates can be made uniform throughout.
  • the step of forming the epitaxial layer it is preferable to grow the epitaxial layer so that the thickness becomes 1 ⁇ m or more.
  • the entire surface of the silicon wafer cut out from the silicon single crystal is the COP region. In the COP region, even after polishing, a fine recess is usually formed on the surface. However, if the thickness of the epitaxial layer is 1 ⁇ m or more, such a recess is reflected on the surface of the epitaxial layer. The difference in level is unlikely to occur.
  • the step of forming the epitaxial layer it is preferable to heat the silicon wafer so as to reduce oxygen precipitation nuclei.
  • the epitaxial layer is preferably formed at a temperature of 1000 ° C. to 1175 ° C. As described above, when the silicon wafer is heated in the device process, the dissolved oxygen re-forms minute oxygen precipitation nuclei.
  • Example 1 Samples of the epitaxial silicon wafer shown in Table 1 were produced. All of these samples were obtained by subjecting a wafer cut from a silicon single crystal grown by the Czochralski method to the processing described below.
  • “800 to 600 ° C. residence time” means “the time required for each part of the silicon single crystal to drop from 800 ° C. to 600 ° C. during the growth of the silicon single crystal”. This required (stay) time is determined by changing the size and shape of the carbon-made cylindrical heat shield (carbon parts) that is placed around the silicon single crystal and has a heat retaining effect when the silicon single crystal is grown. changed.
  • the outer periphery of the silicon single crystal was removed by cylindrical grinding.
  • the diameters of the cut wafers were all about 300 mm.
  • the interstitial oxygen concentration and the carbon concentration are values obtained by analyzing the wafer by FTIR (Fourier Transform Infrared) spectroscopy.
  • ⁇ 1.0 for the carbon concentration of Samples 1 to 10 indicates that the carbon concentration of the sample is below the detection limit (1.0 ⁇ 10 16 atoms / cm 3 ).
  • the nitrogen concentration is a value obtained by segregation calculation from the amount of nitrogen doped in the silicon melt when growing a silicon single crystal. Samples 1-6, 11 and 12 are not intentionally doped with nitrogen, and the nitrogen concentration of these samples is below the lower detection limit of 1 ⁇ 10 13 atoms / cm 3 Conceivable.
  • Each wafer was examined by the following method to determine whether an OSF-ring region was included. That is, after the wafer was heat-treated at 1100 ° C. for 16 hours in a dry (dry) O 2 atmosphere, a 2 ⁇ m-thick portion of the wafer surface was removed by light etch, and then the density of OSF defects was measured. did. As a result, for any wafer, the density of OSF defects was less than 1 ⁇ 10 2 / cm 2 . This result shows that none of these wafers includes the OSF-ring region, and the entire surface of the wafer is the COP region.
  • This epitaxial silicon wafer was subjected to the following four heat treatments (first to fourth steps) by simulating a low temperature thermal process in the device process.
  • the temperature increasing / decreasing rate was 5 ° C./min.
  • sample The obtained epitaxial silicon wafer (hereinafter referred to as “sample”) was subjected to a thermal stress load test and an evaluation of gettering ability.
  • Samples 2 to 4, 9 and 10 are examples of the present invention, and samples 1, 5 to 8, 11 and 12 are comparative examples not satisfying the requirements of the present invention.
  • thermal stress load test As a thermal stress load test, a sample was subjected to 5 consecutive millisecond annealings with a maximum temperature of 1200 ° C. using a flash lamp annealing heat treatment furnace. Thereafter, light etching was performed on the sample surface, and the presence or absence of dislocation etch pits on the sample surface was visually confirmed. In the column of “thermal stress load test” in Table 1, dislocation etch pits were observed (the result of the thermal stress load test was not good), indicated by “x”, and no dislocation etch pits were observed ( The result of the thermal stress load test is good). In the sample in which dislocation etch pits were observed, the wafer was greatly warped.
  • the backside of the sample was deliberately contaminated with Ni to a density of 1 ⁇ 10 12 / cm 2 and this sample was subjected to diffusion at 900 ° C. for 10 minutes.
  • Heat treatment drive-in heat treatment
  • a portion having a thickness of 2 ⁇ m on the surface of the sample was removed by light etching, and then the presence or absence of a shallow pit which was a small shallow recess on the surface was confirmed.
  • Ni silicide When Ni is not taken into the gettering site (oxygen precipitate), Ni silicide is formed as a compound with silicon. Since Ni silicide is dissolved by light etching to form shallow pits on the sample surface, it can be determined that the sample in which the shallow pits are formed has low gettering ability for Ni. In Table 1 “Gettering Ability” column, “ ⁇ ” indicates that the shallow pit was confirmed (the gettering ability was low), and no shallow pit was confirmed (the gettering ability was high) Is indicated by “ ⁇ ”.
  • Samples 1 to 4 had good results of the thermal stress load test. When these samples were observed with a TEM (transmission electron microscope), a plate-like oxygen precipitate having a size of 100 nm or less was confirmed. It is considered that the generation of dislocations was not caused by the minute amount of oxygen precipitates. Further, such minute oxygen precipitates do not deteriorate the strength of the wafer.
  • TEM transmission electron microscope
  • the gettering ability was high in samples 2 to 3, but low in sample 1. This is because the interstitial oxygen concentration in Sample 1 was lower than Samples 2 to 4 (less than 1.5 ⁇ 10 18 atoms / cm 3 ), so that oxygen precipitates with sufficient density as a Ni getter were obtained. This is probably due to the fact that was not formed. Samples 2-4 are said to have an optimal oxygen supersaturation in that they form oxygen precipitates of sufficient concentration for Ni gettering.
  • Samples 7 and 8 are doped with more than 1 ⁇ 10 13 atoms / cm 3 of nitrogen.
  • the interstitial oxygen concentration is less than 1.5 ⁇ 10 18 atoms / cm 3 in sample 7, whereas it is 1.5 ⁇ 10 18 atoms / cm 3 or more in sample 8.
  • Samples 9 and 10 were doped with nitrogen at a concentration lower than 1 ⁇ 10 13 atoms / cm 3 , the results of the thermal stress load test were good, and the gettering ability was high. At this level of nitrogen concentration, the effect of increasing the size of oxygen precipitates is not significant, and it is considered that slip dislocation has not occurred.
  • Samples 11 and 12 were doped with carbon at a concentration higher than 1 ⁇ 10 16 atoms / cm 3 and had high gettering ability, but the results of the thermal stress load test were not good. Even when these samples were heated at 1000 ° C. for 16 hours after the epitaxial layer was formed, no BMD was detected. Therefore, it is considered that the oxygen precipitation nuclei are in solution during the formation of the epitaxial layer.
  • Example 2 shows the results of the thermal stress load test for the sample not including the OSF-ring region and the sample including the OSF-ring region.
  • the sample 3 described in Example 1 was adopted as shown in Table 2.
  • Samples 14 to 16 include an OSF-ring region on the wafer, and this point does not satisfy the requirements of the present invention. Except for this point, the production methods of Samples 14 to 16 are the same as those in Example 1. Whether or not the OSF-ring area is included was confirmed in the same manner as in Example 1. Samples 14 to 16 had an OSF-ring region in a region 10 to 30 mm from the outer periphery of the wafer. These samples were subjected to the same thermal stress load test as in Example 1.
  • Samples 14 to 16 satisfy the requirements of the present invention with respect to “required time for temperature reduction from 800 ° C. to 600 ° C. of each part of silicon single crystal during growth”, interstitial oxygen concentration, nitrogen concentration, and carbon concentration.
  • Sample 3 did not include the OSF-ring region as described above (Example 1), and the result of the thermal stress load test was good.
  • dislocation etch pits which are considered to be caused by slip dislocation caused by oxygen precipitates, occurred in the OSF-ring region by the thermal stress load test.
  • this epitaxial silicon wafer When this epitaxial silicon wafer is used in a device thermal process at 1000 ° C. or lower, oxygen precipitates having a size that affects the generation of epitaxial defects and the strength of the wafer do not grow, but the oxygen density has a sufficient gettering capability. A precipitate is formed. Therefore, this epitaxial silicon wafer is suitable for use in a low temperature device process.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が３００ｍｍ以上であるエピタキシャルシリコンウェーハ。このエピタキシャルシリコンウェーハは、育成時にシリコン単結晶の各部を８００℃から６００℃まで降温させる所要時間を、４５０分以下とされたものであり、格子間酸素濃度が、１．５×１０１８～２．２×１０１８ａｔｏｍｓ／ｃｍ３（ｏｌｄ　ＡＳＴＭ）であり、前記切り出されたシリコンウェーハの全面が、ＣＯＰ領域からなり、エピタキシャルウェーハのバルク部の１０００℃×１６時間の熱処理後のＢＭＤ密度が、１×１０４／ｃｍ２以下である。このエピタキシャルシリコンウェーハは、半導体デバイスの製造プロセスにおける熱プロセスが低温熱プロセスであっても、十分なゲッタリング能力が得られるとともに、エピタキシャル欠陥が生じない。

Description

エピタキシャルシリコンウェーハおよびその製造方法
　本発明は、エピタキシャルシリコンウェーハおよびその製造方法に関し、さらに詳しくは、低温デバイスプロセスに適したエピタキシャルシリコンウェーハおよびその製造方法に関する。
　半導体デバイスの製造工程において、Ｆｅ（鉄）、Ｎｉ（ニッケル）等の重金属の汚染に起因した特性劣化を回避するために、ゲッタリングの技術が用いられている。ゲッタリングは、半導体基板中のゲッタリングサイトに、重金属の原子を取り込み、デバイス活性領域となる半導体基板表面近傍の重金属濃度を低く抑える技術である。ゲッタリングサイトとしては、半導体基板中に含まれる酸素析出核が成長したＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）が利用される。ＢＭＤは、半導体デバイスの製造プロセス（デバイスプロセス）において、半導体基板が加熱されるプロセス（熱プロセス）で成長する。
　しかし、近年、半導体デバイスのパターンの微細化が進んでおり、そのようなパターンの微細化に伴って、半導体デバイスを製造する際の熱プロセスが低温化している。たとえば、１０００℃以下の熱プロセスが採用されることがある。このような低温の熱プロセスにおいては、析出核の成長は望めず、その半導体基板のゲッタリング能力は低くなる。
　この問題を解消するために、窒素や炭素をドープした半導体基板が用いられることがある。半導体基板に窒素や炭素をドープすることにより、低温の熱プロセスでも、析出核が成長しやすくなる。このような半導体基板は、窒素や炭素を添加したシリコン融液から育成されたシリコン単結晶から切り出して得ることができる。
　半導体基板の表面にエピタキシャル層を形成する場合は、エピタキシャル層の形成プロセスが高温であるため、窒素や炭素をドープしていない場合には、半導体基板中の酸素析出核が消失し、デバイスプロセスでは、ＢＭＤが形成されない。これに対して、半導体基板に、窒素や炭素をドープしている場合は、エピタキシャル層の形成プロセス、およびデバイスプロセスで、ＢＭＤが成長する。
　しかし、この方法では、シリコン単結晶引き上げ時の偏析により、シリコン単結晶の上部と下部との間で、窒素や炭素の濃度が大幅に異なり、これに伴って、酸素析出物の密度も大幅に異なるようになる。このため、１本のシリコン単結晶のうち、適切な密度やサイズのＢＭＤが得られる部分が、極めて少なくなる。
　デバイスプロセスにおいて、ゲッタリングサイトとなり得る酸素析出物（ＢＭＤ）を安定して成長させるための他の方法として、窒素や炭素をドープする代わりに、高酸素濃度の半導体基板（ウェーハ）を用意し、エピタキシャル層の形成前にプレアニールして、この半導体基板に酸素析出物を形成する方法が提案されている。
　たとえば、下記特許文献１には、１８×１０１７～２１×１０１７ａｔｏｍｓ／ｃｍ３の酸素濃度を有するシリコン単結晶から、ウェーハを切り出し、このウェーハに対して、７５０～８５０℃の温度で２０分以上５０分以下の熱処理（プレアニール）を行い、このウェーハに対してエピタキシャル成長を行う、エピタキシャルウェーハの製造方法が開示されている。この方法によってウェーハに形成される酸素析出核は、エピタキシャル層の形成時に消失しない。このウェーハにおいて、たとえば、エピタキシャル層直下の約１０μｍの厚さの領域に、高密度の酸素析出核が形成されデバイスプロセスで成長する。
　しかし、このような方法では、プレアニールの工程が必須とされるので、その分、製造コストが増大する。
　ところで、エピタキシャル層は、ダイオードやトランジスタ等が形成されるデバイス活性領域として利用されるので、この領域に転位が生じると、デバイスの電気的特性の劣化（たとえば、リーク不良）が生ずることがあり、この場合、デバイスの歩留まりが悪化する。下記特許文献１に記載されているようにエピタキシャル層の直下に高密度の酸素析出物が存在する場合、その酸素析出物に起因して転位が生じると、デバイス活性領域となるエピタキシャル層に容易に達してエピタキシャル欠陥となり、デバイスの電気的特性を劣化させる。また、大きなサイズのＢＭＤが成長すると、ウェーハの強度が低下する。
　上述のエピタキシャル欠陥の問題を回避する方法として、下記特許文献２および３には、ウェーハを高温で溶体化処理して、酸素析出核を消失させて、デバイスプロセスでのＢＭＤの形成を抑制する技術が開示されている。
　しかし、下記特許文献２および３の方法は、ゲッタリング能力を失わせても、ＢＭＤ量を低減して、エピタキシャル欠陥が導入されないようにしようとするものである。したがって、重金属汚染が生じうるデバイスプロセスでは、これらの方法により製造されたウェーハは使用できない。
特開２０１１－０５４８２１号公報 特開２０１０－２２８９３１号公報 特開２０１０－２２８９２４号公報
　そこで、本発明の目的は、半導体デバイスの製造プロセスにおける熱プロセスが低温熱プロセスであっても、十分なゲッタリング能力が得られるとともに、エピタキシャル欠陥が生じないエピタキシャルシリコンウェーハを提供することである。
　本発明の他の目的は、半導体デバイスの製造プロセスにおける熱プロセスが低温熱プロセスであっても、十分なゲッタリング能力が得られるとともに、エピタキシャル欠陥が生じないエピタキシャルシリコンウェーハの製造方法を提供することである。
　本発明は、下記（１）および（２）のエピタキシャルシリコンウェーハ、ならびに下記（３）および（４）のエピタキシャルシリコンウェーハの製造方法を要旨とする。
（１）チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が３００ｍｍ以上で、表面にエピタキシャル層が形成されたエピタキシャルシリコンウェーハであって、
　育成時に前記シリコン単結晶の各部を８００℃から６００℃まで降温させる所要時間を４５０分以下とされたものであり、
　格子間酸素濃度が、１．５×１０１８～２．２×１０１８ａｔｏｍｓ／ｃｍ３（ｏｌｄ　ＡＳＴＭ）であり、
　窒素濃度が、１×１０１３ａｔｏｍｓ／ｃｍ３以下であり、
　炭素濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、
　前記切り出されたシリコンウェーハの全面が、ＣＯＰ領域からなり、
　前記エピタキシャルウェーハのバルク部のＢＭＤ密度が、１０００℃×１６時間の熱処理後に、１×１０４／ｃｍ２以下である、エピタキシャルシリコンウェーハ。
（２）上記（１）に記載のエピタキシャルシリコンウェーハであって、
　１０００℃以下で熱処理し、その後、最高到達温度が１２００℃のフラッシュランプアニールによる熱応力負荷試験を行った後、ライトエッチングを行っても転位エッチピットが発生しない、エピタキシャルシリコンウェーハ。
（３）上記（１）に記載のエピタキシャルシリコンウェーハの製造方法であって、
　チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の８００℃から６００℃まで降温させる所要時間を４５０分以下とする工程と、
　前記シリコン単結晶外周部のＯＳＦ－ｒｉｎｇ領域を除去する工程と、
　ＯＳＦ－ｒｉｎｇ領域を除去した前記シリコン単結晶から、直径が３００ｍｍ以上のシリコンウェーハを切り出す工程と、
　前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含み、
　前記シリコン単結晶を育成する工程は、当該シリコン単結晶の中心軸から少なくとも半径１５０ｍｍ内の領域がＣＯＰ領域のみになるようにして、シリコン単結晶の育成を行う工程を含み、
　前記ＯＳＦ－ｒｉｎｇを除去する工程は、シリコン単結晶の径方向に関してＣＯＰ領域のみが残るように、ＯＳＦ－ｒｉｎｇ領域を除去する工程を含む、エピタキシャルシリコンウェーハの製造方法。
（４）上記（３）に記載のエピタキシャルシリコンウェーハの製造方法であって、
　前記エピタキシャル層を形成する工程は、酸素析出核を減少させるように、当該シリコンウェーハを加熱する工程を含む、エピタキシャルシリコンウェーハの製造方法。
　本エピタキシャルシリコンウェーハは、１０００℃以下のデバイス熱プロセスで使用すると、エピタキシャル欠陥の発生やウェーハの強度に影響を及ぼすサイズの酸素析出物は成長しないが、十分なゲッタリング能力が得られる数（密度）の微小な酸素析出物が形成される。
　上述のように、本発明のエピタキシャルシリコンウェーハは、チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が３００ｍｍ以上で、表面にエピタキシャル層が形成されたエピタキシャルシリコンウェーハであって、育成時に前記シリコン単結晶の各部を８００℃から６００℃まで降温させる所要時間を４５０分以下とされたものであり、格子間酸素濃度が、１．５×１０１８～２．２×１０１８ａｔｏｍｓ／ｃｍ３（ｏｌｄ　ＡＳＴＭ）であり、窒素濃度が、１×１０１３ａｔｏｍｓ／ｃｍ３以下であり、炭素濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、前記切り出されたシリコンウェーハの全面が、ＣＯＰ領域からなり、前記エピタキシャルウェーハのバルク部のＢＭＤ密度が１０００℃×１６時間の熱処理後に、１×１０４／ｃｍ２以下である。
　このエピタキシャルシリコンウェーハでは、１０００℃×１６時間の熱処理後のバルク部のＢＭＤ密度が１×１０４／ｃｍ２以下であり、このシリコンウェーハには、実質的に酸素析出核は存在していない。したがって、デバイスプロセスにおいても、デバイスプロセス初期からＢＭＤが成長することはない。このシリコンウェーハを用いて、１０００℃以下のデバイス熱プロセスを実施すると、格子間酸素に起因する酸素析出核による核形成が生じる。しかし、この酸素析出核は、エピタキシャル欠陥の発生やウェーハの強度に影響を及ぼすサイズには成長しない。
　また、ゲッタリング能力は、酸素析出物のサイズが小さくても、酸素析出物の密度が高ければ、確保することができる。酸素析出物は、格子間酸素から、加熱（たとえば、６００～８００℃）により、酸素の過飽和度に応じて形成される。このエピタキシャルシリコンウェーハは、１．５×１０１８～２．２×１０１８ａｔｏｍｓ／ｃｍ３（ｏｌｄ　ＡＳＴＭ）の格子間酸素濃度を有する。この濃度範囲の格子間酸素からは、１０００℃以下の熱プロセスでも、ゲッタリングに十分な密度の酸素析出物が形成される。後述のように、エピタキシャルシリコンウェーハが、この範囲より低い格子間酸素濃度を有する場合、十分なゲッタリング能力が得られない。一方、この範囲を超える濃度の酸素のすべてを、エピタキシャル層を形成するプロセスで溶体化することはできず、この場合、デバイスプロセス初期からＢＭＤが成長して、エピタキシャル欠陥の発生やウェーハの強度に影響を及ぼす可能性がある。格子間酸素濃度は、１．５×１０１８～１．９×１０１８ａｔｏｍｓ／ｃｍ３（ｏｌｄ　ＡＳＴＭ）であることが好ましい。
　このようなサイズおよび密度の酸素析出物が得られるのは、主として、本発明において、シリコン単結晶から切り出した（エピタキシャル層を形成する前の）ウェーハの全面がＣＯＰ（Ｃｒｙｓｔａｌ　Ｏｒｉｇｉｎａｔｅｄ　Ｐａｒｔｉｃｌｅ）領域（Ｖｏｉｄ欠陥領域）のみであり、かつ、育成時のシリコン単結晶各部の８００℃から６００℃まで降温させる所要時間が４５０分以下であることによる。
　育成直後（ａｓ　ｇｒｏｗｎ）のシリコン単結晶の外周部には、ＯＳＦ－ｒｉｎｇ領域が存在する。ＯＳＦ－ｒｉｎｇ領域は、ＯＳＦ（Ｏｘｉｄａｔｉｏｎ　Ｉｎｄｕｃｅｄ　Ｓｔａｃｋｉｎｇ　Ｆａｕｌｔ）と称される欠陥を有する領域であって、結晶の中心軸（引き上げ軸）に垂直な断面において、中心の周りにリング状に存在する領域である。ＯＳＦ－ｒｉｎｇ領域には、結晶育成時に形成された大きなサイズの酸素析出核が存在する。ウェーハがＯＳＦ－ｒｉｎｇ領域を含むと、この領域にある酸素析出核は、エピタキシャル層形成時に高温にされても、消失せず、デバイスプロセスで、サイズの大きな析出物となる。
　このシリコン単結晶から切り出したウェーハは、全面がＣＯＰ領域であり、ＯＳＦ－ｒｉｎｇ領域を含まないので、このウェーハでは、酸素析出核を起源とした酸素析出物によってエピタキシャル欠陥が生じることはない。
　また、ウェーハのＣＯＰ領域においても、そのウェーハが、「育成時のシリコン単結晶各部の８００℃から６００℃まで降温させる所要時間が４５０分以下である」との要件を満たさないシリコン単結晶から切り出されたものであれば、エピタキシャル層の形成時に消失しない酸素析出核が形成される。このような酸素析出核は、デバイスプロセスにおいてさらに成長し、エピタキシャル欠陥の発生や、ウェーハの強度の低下の原因となる。
　シリコンウェーハ中には、主として、シリコン単結晶を製造する際に雰囲気から取り込まれる窒素および炭素が存在する。そのような（意図しては添加していない）窒素および炭素のウェーハ中の濃度は、通常、検出限界以下であり、具体的には、それぞれ、１×１０１３ａｔｏｍｓ／ｃｍ３以下、および１×１０１６ａｔｏｍｓ／ｃｍ３以下である。このような濃度の窒素および炭素は、酸素析出核の形成に対して影響を及ぼさない。したがって、このエピタキシャルシリコンウェーハをデバイスプロセスで使用した場合、シリコンウェーハ内の窒素および炭素に起因する析出物によりエピタキシャル欠陥が生じることはない。
　このエピタキシャルシリコンウェーハは、以下の方法により、製造することができる。すなわち、この製造方法は、
　チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の８００℃から６００℃まで降温させる所要時間を４５０分以下とする工程と、
　前記シリコン単結晶外周部のＯＳＦ－ｒｉｎｇ領域を除去する工程と、
　ＯＳＦ－ｒｉｎｇ領域を除去した前記シリコン単結晶から、直径が３００ｍｍ以上のシリコンウェーハを切り出す工程と、
　前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含む。
　前記シリコン単結晶を育成する工程では、当該シリコン単結晶の中心軸から少なくとも半径１５０ｍｍ内の領域がＣＯＰ領域のみになるようにして、シリコン単結晶の育成を行う。
　前記ＯＳＦ－ｒｉｎｇを除去する工程は、シリコン単結晶の径方向に関してＣＯＰ領域のみが残るように、ＯＳＦ－ｒｉｎｇ領域を除去する。
　シリコン単結晶の中心軸から少なくとも半径１５０ｍｍ内の領域をＣＯＰ領域のみにしてシリコン単結晶の育成するために、たとえば、引き上げ速度Ｖと引き上げ軸方向の結晶内温度勾配の平均値Ｇとの比Ｖ／Ｇを適当な大きさに調整する公知の方法を利用することができる。
　このようなエピタキシャルシリコンウェーハの製造方法によれば、窒素および炭素は、意図してシリコン単結晶にドープする必要はない。このため、シリコン単結晶を育成する工程において、シリコン融液を炭素や窒素が添加されたものとする必要はないので、窒素および炭素の偏析による上述の問題が生ずることはなく、シリコン単結晶の全体にわたって、酸素析出物の密度を均一にすることができる。
　ＯＳＦ－ｒｉｎｇ領域の除去は、たとえば、シリコン単結晶を円筒研削することにより行うことができる。
　エピタキシャル層を形成する工程において、エピタキシャル層を、厚さが１μｍ以上になるように成長させることが好ましい。シリコン単結晶から切り出されたシリコンウェーハは、全面がＣＯＰ領域である。ＣＯＰ領域には、ポリッシュ後においても、通常、表面に微小な凹所が形成されているが、エピタキシャル層の厚さが１μｍ以上あれば、エピタキシャル層の表面には、このような凹所を反映した段差は生じにくい。
　この製造方法において、前記エピタキシャル層を形成する工程では、酸素析出核を減少させるように、当該シリコンウェーハを加熱することが好ましい。
　この場合、シリコン単結晶から切り出したウェーハに、酸素析出核が含まれていたとしても、このような酸素析出核を、エピタキシャル層を形成する工程での加熱により、溶体化させて、減少（消失）させることができる。このためには、エピタキシャル層は、１０００℃～１１７５℃の温度で形成することが好ましい。溶体化した酸素は、上述のように、デバイスプロセスでシリコンウェーハが加熱されると、微小な酸素析出核を再形成する。
　このような方法によれば、上記特許文献１の方法で必要とされるプレアニール、すなわち、エピタキシャル層を形成する際の加熱とは別工程の加熱を必要としないので、コストを低減できる。
　（実施例１）
　表１に示すエピタキシャルシリコンウェーハのサンプルを作製した。これらのサンプルは、いずれも、チョクラルスキー法により育成されたシリコン単結晶から切り出したウェーハに後述の処理をして得たものである。
Figure JPOXMLDOC01-appb-T000001
　表１において、「800～600℃滞在時間」は、「シリコン単結晶の育成時に、当該シリコン単結晶の各部を８００℃から６００℃まで降温させる所要時間」を意味する。この所要（滞在）時間は、シリコン単結晶育成時に、シリコン単結晶の周囲に配置され保温効果を有するカーボン製で円筒状の熱遮蔽体（カーボンパーツ）の大きさおよび形状を変更することにより、変更した。
　ウェーハを切り出す前に、円筒研削により、シリコン単結晶の外周部を除去した。切り出したウェーハの直径は、いずれも約３００ｍｍとした。
　表１において、格子間酸素濃度、および炭素濃度は、ウェーハについて、ＦＴＩＲ（Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ　Ｉｎｆｒａｒｅｄ）分光法により分析して得た値である。サンプル１～１０の炭素濃度について「<1.0」との記載は、当該サンプルの炭素濃度が、検出下限（１．０×１０１６ａｔｏｍｓ／ｃｍ３）を下回っていることを示す。窒素濃度は、サンプル７～１０に関しては、シリコン単結晶を育成する際のシリコン融液にドープした窒素量から偏析計算により求めた値を示す。サンプル１～６、１１および１２に関しては、窒素を意図してドープすることはしておらず、これらのサンプルの窒素濃度は、検出下限である１×１０１３ａｔｏｍｓ／ｃｍ３を下回っていると考えられる。
　各ウェーハについて、ＯＳＦ－ｒｉｎｇ領域が含まれているか否かを、以下の方法により調べた。すなわち、ウェーハを、ドライ（乾燥）Ｏ２雰囲気中で、１１００℃で１６時間熱処理した後、ライト（Ｗｒｉｇｈｔ）エッチにより、ウェーハ表面の厚さ２μｍの部分を除去した後、ＯＳＦ欠陥の密度を測定した。その結果、いずれのウェーハについても、ＯＳＦ欠陥の密度は、１×１０２／ｃｍ２未満であった。この結果は、これらのウェーハが、いずれも、ＯＳＦ－ｒｉｎｇ領域を含まず、ウェーハの全面がＣＯＰ領域であることを示す。
　その後、これらのウェーハ上に、１１００℃で、厚さが３μｍのエピタキシャル層を形成して、エピタキシャルシリコンウェーハを得た。
　このエピタキシャルシリコンウェーハに対して、デバイスプロセスにおける低温熱プロセスを模擬して、以下の４回の昇降温（第１～第４ステップ）による熱処理をした。昇降温速度は、いずれも、５℃／分とした。
　　第１ステップ：６５０℃で１００分保持
　　第２ステップ：９００℃で２０分保持
　　第３ステップ：８２５℃で３０分保持
　　第４ステップ：７２５℃で１００分保持
　得られたエピタキシャルシリコンウェーハ（以下、「サンプル」という。）に対して、熱応力負荷試験、およびゲッタリング能力の評価を行った。サンプル２～４、９および１０が、本発明例であり、サンプル１、５～８、１１および１２が、本発明の要件を満たさない比較例である。
　熱応力負荷試験として、サンプルに対して、フラッシュランプアニール熱処理炉を用いて、最高到達温度が１２００℃のミリ秒アニールを５回連続で実施した。その後、サンプル表面に対してライトエッチングを行い、サンプル表面の転位エッチピットの有無を目視にて確認した。表１の「熱応力負荷試験」の欄において、転位エッチピットが見られた（熱応力負荷試験の結果が良好ではなかった）ものを「×」で示し、転位エッチピットが見られなかった（熱応力負荷試験の結果が良好であった）ものを「○」で示す。転位エッチピットが見られたサンプルには、ウェーハに大きな反りが生じた。
　ゲッタリング能力を評価するために、サンプルの裏面を、Ｎｉで１×１０１２／ｃｍ２の密度になるように故意に汚染させ、このサンプルに対して、９００℃で１０分、拡散のための熱処理（ｄｒｉｖｅ－ｉｎ熱処理）をした。その後、このサンプル表面の厚さ２μｍの部分を、ライトエッチにより除去した後、表面の微小な浅い凹所であるシャローピット（ｓｈａｌｌｏｗ　ｐｉｔ）の有無を確認した。
　Ｎｉは、ゲッタリングサイト（酸素析出物）に取り込まれなかった場合は、シリコンと化合として、Ｎｉシリサイドを形成する。Ｎｉシリサイドは、ライトエッチにより溶解して、サンプル表面にシャローピットを形成するので、シャローピットが形成されたサンプルは、Ｎｉに対するゲッタリング能力が低かったと判断することができる。表１の「ゲッタリング能力」の欄において、シャローピットが確認された（ゲッタリング能力が低かった）ものを「×」で示し、シャローピットが確認されなかった（ゲッタリング能力が高かった）ものを「○」で示す。
　サンプル１～４について、エピタキシャル層形成後に他の処理を行っていない（Ａｓ－Ｅｐｉ）状態のものを１０００℃×１６時間加熱した後でも、ＢＭＤは検出されなかった（検出下限は、１×１０４／ｃｍ２である）。エピタキシャル層形成後に他の処理を行っていない状態で酸素析出核が存在していれば、１０００℃×１６時間の加熱により酸素析出核は成長すると考えられるので、サンプル１～４には、酸素析出核は実質的に存在していなかったものと考えられる。これは、エピタキシャル層形成時の加熱により、シリコン単結晶育成時に形成された酸素析出核が溶体化したためであると考えられる。
　サンプル１～４は、熱応力負荷試験の結果が良好であった。これらのサンプルを、ＴＥＭ（透過型電子顕微鏡）で観察したところ、サイズが１００ｎｍ以下の板状の酸素析出物が確認された。酸素析出物が、このように微小であることにより、転位の発生を生じなかったものと考えられる。また、このような微小な酸素析出物は、ウェーハの強度を劣化させることはない。
　一方、ゲッタリング能力は、サンプル２～３では高かったが、サンプル１では低かった。これは、格子間酸素濃度が、サンプル１では、サンプル２～４に比して少なかった（１．５×１０１８ａｔｏｍｓ／ｃｍ３未満）ことにより、Ｎｉのゲッターとして十分な密度の酸素析出物が形成されなかったことによるものと考えられる。サンプル２～４は、Ｎｉのゲッタリングに十分な濃度の酸素析出物を形成するという点で、これらのサンプルは、最適な酸素過飽和度を有するといえる。
　サンプル５および６は、「シリコン単結晶の育成時に、当該シリコン単結晶の各部を８００℃から６００℃まで降温させる所要時間」が、他のサンプルより長く、４５０分を越える。サンプル５および６は、ゲッタリング能力は高かったが、熱応力負荷試験の結果は良好ではなかった。
　これらのサンプルについて、エピタキシャル層形成後に他の処理を行っていない状態のものを１０００℃×１６時間加熱すると、ＢＭＤは、２．５×１０５／ｃｍ２の密度で検出された。６００～８００℃の温度域では、酸素析出核の形成および成長が促進されるので、これらのサンプルでは、結晶育成時に形成された酸素析出核が、エピタキシャル層形成時に、溶体化せずに、成長したために、１０００℃×１６時間加熱で、酸素析出核がさらに成長したものと考えられる。
　サンプル７および８は、窒素を１×１０１３ａｔｏｍｓ／ｃｍ３より多くドープしたものである。格子間酸素濃度は、サンプル７では１．５×１０１８ａｔｏｍｓ／ｃｍ３未満であるのに対して、サンプル８では１．５×１０１８ａｔｏｍｓ／ｃｍ３以上である。
　サンプル７では、熱応力負荷試験の結果は良好であったが、ゲッタリング能力は低かった。サンプル８では、ゲッタリング能力は高かったが、熱応力負荷試験の結果は良好ではなかった。これは、サンプル７に比して、サンプル８で、格子間酸素濃度が高いことにより、酸素析出物のサイズが大きくなったことによると考えられる。
　サンプル９および１０は、窒素を、１×１０１３ａｔｏｍｓ／ｃｍ３より低い濃度でドープしたものであり、熱応力負荷試験の結果は良好であり、ゲッタリング能力は高かった。このレベルの窒素濃度であれば、酸素析出物のサイズ増大効果は顕著ではなく、スリップ転位は発生していないものと考えられる。
　サンプル１１および１２は、炭素を、１×１０１６ａｔｏｍｓ／ｃｍ３より高い濃度でドープしたものであり、ゲッタリング能力は高かったが、熱応力負荷試験の結果は良好ではなかった。これらのサンプルについて、エピタキシャル層形成後に他の処理を行っていない状態のものを１０００℃×１６時間加熱しても、ＢＭＤは検出されなかった。したがって、エピタキシャル層形成時に、酸素析出核は溶体化していると考えられる。
　しかし、炭素のドープにより、低温熱プロセスにおいて、非常に安定なＢＭＤ核が極短時間で形成される。熱応力負荷試験時には、ウェーハの表面に近いほど高い圧縮応力が生じる。サンプル１１および１２で熱応力負荷試験の結果が良好ではなかったのは、低温熱プロセスで形成された非常に安定な酸素析出核が成長したもののうち、ウェーハの表面近くに存在するものに起因してスリップ転位が生じたためであると考えられる。
　（実施例２）
　表２に、ＯＳＦ－ｒｉｎｇ領域を含まないサンプルと、ＯＳＦ－ｒｉｎｇ領域を含むサンプルとについて、熱応力負荷試験の結果を示す。ＯＳＦ－ｒｉｎｇ領域を含まないサンプルとして、表２に示す通り、実施例１で説明したサンプル３を採用した。
Figure JPOXMLDOC01-appb-T000002
　サンプル１４～１６は、ウェーハに、ＯＳＦ－ｒｉｎｇ領域が含まれており、この点において、本発明の要件を満たしていない。この点を除き、サンプル１４～１６の作製方法は、実施例１の場合と同様である。ＯＳＦ－ｒｉｎｇ領域を含むか否かの確認は、実施例１の場合と同様とした。サンプル１４～１６には、ウェーハの外周から１０～３０ｍｍの領域に、ＯＳＦ－ｒｉｎｇ領域が存在していた。これらのサンプルに対して、実施例１の場合と同様の熱応力負荷試験を行った。
　サンプル１４～１６は、「育成時のシリコン単結晶各部の８００℃から６００℃まで降温させる所要時間」、格子間酸素濃度、窒素濃度、および炭素濃度に関しては、本発明の要件を満たす。
　サンプル３は、上述（実施例１）のように、ＯＳＦ－ｒｉｎｇ領域を含まず、熱応力負荷試験の結果は良好であった。これに対して、サンプル１４～１６では、熱応力負荷試験により、ＯＳＦ－ｒｉｎｇ領域に、酸素析出物起因のスリップ転位によるものと考えられる転位エッチピットが発生した。
　実施例１の結果と対比すると、サンプル１４～１６は、格子間酸素濃度（酸素過飽和度）については最適化されているといえる。しかし、そのようなサンプルでも、ＯＳＦ－ｒｉｎｇ領域が存在すると、その領域で、スリップ転位が発生することがわかった。
　このエピタキシャルシリコンウェーハは、１０００℃以下のデバイス熱プロセスで用いると、エピタキシャル欠陥の発生やウェーハの強度に影響を及ぼすサイズの酸素析出物は成長しないが、十分なゲッタリング能力が得られる密度の酸素析出物が形成される。したがって、このエピタキシャルシリコンウェーハは、低温デバイスプロセスで用いるのに適している。

Claims (4)

  1. 　チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が３００ｍｍ以上で、表面にエピタキシャル層が形成されたエピタキシャルシリコンウェーハであって、
    　育成時に前記シリコン単結晶の各部を８００℃から６００℃まで降温させる所要時間を、４５０分以下とされたものであり、
    　格子間酸素濃度が、１．５×１０１８～２．２×１０１８ａｔｏｍｓ／ｃｍ３（ｏｌｄ　ＡＳＴＭ）であり、
    　窒素濃度が、１×１０１３ａｔｏｍｓ／ｃｍ３以下であり、
    　炭素濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、
    　前記切り出されたシリコンウェーハの全面が、ＣＯＰ領域からなり、
    　前記エピタキシャルウェーハのバルク部のＢＭＤ密度が、１０００℃×１６時間の熱処理後に、１×１０４／ｃｍ２以下である、エピタキシャルシリコンウェーハ。
  2. 　請求項１に記載のエピタキシャルシリコンウェーハであって、
    　１０００℃以下で熱処理し、その後、最高到達温度が１２００℃のフラッシュランプアニールによる熱応力負荷試験を行った後、ライトエッチングを行っても転位エッチピットが発生しない、エピタキシャルシリコンウェーハ。
  3. 　請求項１に記載のエピタキシャルシリコンウェーハの製造方法であって、
    　チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の８００℃から６００℃まで降温させる所要時間を４５０分以下とする工程と、
    　前記シリコン単結晶外周部のＯＳＦ－ｒｉｎｇ領域を除去する工程と、
    　ＯＳＦ－ｒｉｎｇ領域を除去した前記シリコン単結晶から、直径が３００ｍｍ以上のシリコンウェーハを切り出す工程と、
    　前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含み、
    　前記シリコン単結晶を育成する工程は、当該シリコン単結晶の中心軸から少なくとも半径１５０ｍｍ内の領域がＣＯＰ領域のみになるようにして、シリコン単結晶の育成を行う工程を含み、
    　前記ＯＳＦ－ｒｉｎｇを除去する工程は、シリコン単結晶の径方向に関してＣＯＰ領域のみが残るように、ＯＳＦ－ｒｉｎｇ領域を除去する工程を含む、エピタキシャルシリコンウェーハの製造方法。
  4. 　請求項３に記載のエピタキシャルシリコンウェーハの製造方法であって、
    　前記エピタキシャル層を形成する工程は、酸素析出核を減少させるように、当該シリコンウェーハを加熱する工程を含む、エピタキシャルシリコンウェーハの製造方法。
PCT/JP2013/006021 2013-04-03 2013-10-09 エピタキシャルシリコンウェーハおよびその製造方法 Ceased WO2014162373A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/781,709 US9412622B2 (en) 2013-04-03 2013-10-09 Epitaxial silicon wafer and method for manufacturing same
CN201380074767.2A CN105026624B (zh) 2013-04-03 2013-10-09 外延硅片及其制造方法
SG11201506429SA SG11201506429SA (en) 2013-04-03 2013-10-09 Epitaxial silicon wafer and method for manufacturing same
KR1020157020736A KR101632936B1 (ko) 2013-04-03 2013-10-09 에피택셜 실리콘 웨이퍼 및 그의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013077411A JP6260100B2 (ja) 2013-04-03 2013-04-03 エピタキシャルシリコンウェーハの製造方法
JP2013-077411 2013-04-03

Publications (1)

Publication Number Publication Date
WO2014162373A1 true WO2014162373A1 (ja) 2014-10-09

Family

ID=51657708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/006021 Ceased WO2014162373A1 (ja) 2013-04-03 2013-10-09 エピタキシャルシリコンウェーハおよびその製造方法

Country Status (7)

Country Link
US (1) US9412622B2 (ja)
JP (1) JP6260100B2 (ja)
KR (1) KR101632936B1 (ja)
CN (1) CN105026624B (ja)
SG (1) SG11201506429SA (ja)
TW (1) TWI552202B (ja)
WO (1) WO2014162373A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106498493A (zh) * 2015-09-04 2017-03-15 胜高股份有限公司 外延硅晶片
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6365887B2 (ja) * 2015-07-17 2018-08-01 信越半導体株式会社 シリコンウェーハのゲッタリング能力評価方法
CN106917143A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种改善硅片内部氧沉淀及获得表面洁净区的方法
CN108505114B (zh) * 2017-02-28 2021-03-05 胜高股份有限公司 外延生长晶圆及其制造方法
JP6711320B2 (ja) 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
US11932535B2 (en) * 2018-03-28 2024-03-19 Sumitomo Precision Products Co., Ltd. MEMS device manufacturing method, MEMS device, and shutter apparatus using the same
FR3112239B1 (fr) * 2020-07-03 2022-06-24 Soitec Silicon On Insulator Substrat support pour structure soi et procede de fabrication associe
TWI865954B (zh) * 2021-11-04 2024-12-11 日商Ｓｕｍｃｏ股份有限公司 矽晶圓及磊晶矽晶圓
TWI854344B (zh) * 2021-11-04 2024-09-01 日商Ｓｕｍｃｏ股份有限公司 矽晶圓及磊晶矽晶圓
JP7658332B2 (ja) 2021-11-04 2025-04-08 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN114737251A (zh) * 2022-04-08 2022-07-12 中环领先半导体材料有限公司 获取硅单晶最佳拉速以制备高bmd密度12英寸外延片的方法
JP2024111986A (ja) * 2023-02-07 2024-08-20 株式会社Sumco シリコン単結晶の評価方法、および、エピタキシャルシリコンウェーハの製造方法
TWI908510B (zh) * 2023-12-04 2025-12-11 日商Ｓｕｍｃｏ股份有限公司 磊晶矽晶圓及其製造方法
CN120797198B (zh) * 2025-09-16 2025-12-23 金瑞泓微电子(嘉兴)有限公司 一种重掺硅单晶衬底制备硅外延片的方法及形成的外延片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP2010251471A (ja) * 2009-04-14 2010-11-04 Sumco Corp シリコンウェーハおよびその製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Sumco シリコン単結晶育成方法
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
CN100565820C (zh) * 2005-07-27 2009-12-02 胜高股份有限公司 硅晶片及其制造方法
JP4983161B2 (ja) 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
CN101675507B (zh) * 2007-05-02 2011-08-03 硅电子股份公司 硅晶片及其制造方法
JP5217245B2 (ja) * 2007-05-23 2013-06-19 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハ及びその製造方法
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
JP5151628B2 (ja) * 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Ｓｕｍｃｏ エピタキシャルウェーハおよびその製造方法
JP5504664B2 (ja) 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハおよびその製造方法
JP5504667B2 (ja) 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5906006B2 (ja) * 2010-05-21 2016-04-20 株式会社Sumco シリコンウェーハの製造方法
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP2010251471A (ja) * 2009-04-14 2010-11-04 Sumco Corp シリコンウェーハおよびその製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106498493A (zh) * 2015-09-04 2017-03-15 胜高股份有限公司 外延硅晶片
CN106498493B (zh) * 2015-09-04 2019-07-19 胜高股份有限公司 外延硅晶片
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer

Also Published As

Publication number Publication date
CN105026624B (zh) 2017-08-15
US20160042974A1 (en) 2016-02-11
TWI552202B (zh) 2016-10-01
SG11201506429SA (en) 2015-11-27
KR20150103209A (ko) 2015-09-09
US9412622B2 (en) 2016-08-09
CN105026624A (zh) 2015-11-04
TW201440121A (zh) 2014-10-16
JP6260100B2 (ja) 2018-01-17
KR101632936B1 (ko) 2016-07-01
JP2014201468A (ja) 2014-10-27

Similar Documents

Publication Publication Date Title
JP6260100B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5256195B2 (ja) シリコンウエハ及びその製造方法
CN101187058B (zh) 硅半导体晶片及其制造方法
KR101116949B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
KR20120093436A (ko) 실리콘 웨이퍼 및 그 제조 방법, 그리고, 반도체 디바이스의 제조 방법
JP2010147248A (ja) アニールウェハおよびアニールウェハの製造方法
TW201527610A (zh) 矽晶圓及其製造方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP2017050490A (ja) エピタキシャルシリコンウェーハ
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP2012049397A (ja) シリコンウェーハの製造方法
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN116072514A (zh) 硅晶片和外延硅晶片
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP5655319B2 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP4947445B2 (ja) シリコン半導体基板の製造方法
CN116072515B (zh) 硅晶片和外延硅晶片
JP2005050942A (ja) シリコンウェーハ及びその製造方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201380074767.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13880893

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157020736

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14781709

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13880893

Country of ref document: EP

Kind code of ref document: A1