WO2014119478A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2014119478A1
WO2014119478A1 PCT/JP2014/051467 JP2014051467W WO2014119478A1 WO 2014119478 A1 WO2014119478 A1 WO 2014119478A1 JP 2014051467 W JP2014051467 W JP 2014051467W WO 2014119478 A1 WO2014119478 A1 WO 2014119478A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
gate
gate driver
display unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/051467
Other languages
English (en)
French (fr)
Inventor
芳啓 浅井
岡田　勝博
小笠原　功
吉田　昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US14/764,198 priority Critical patent/US9443781B2/en
Priority to JP2014559651A priority patent/JP6080316B2/ja
Priority to CN201480006210.XA priority patent/CN104956429B/zh
Publication of WO2014119478A1 publication Critical patent/WO2014119478A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Definitions

  • the present invention relates to a display device.
  • This application claims priority based on Japanese Patent Application No. 2013-015727 filed in Japan on January 30, 2013, the contents of which are incorporated herein by reference.
  • Patent Documents 1 and 2 disclose a liquid crystal display device including two display units that can be individually displayed.
  • the display device described in Patent Literature 1 includes a first display unit including a transmissive liquid crystal display unit and a second display unit including a reflective liquid crystal display unit.
  • information that is to be displayed at all times, such as time and date is displayed on the second display unit.
  • Temporarily necessary information such as other characters and images is displayed while switching the display / non-display state on the first display unit.
  • Patent Document 1 describes that this display device is suitably used for a mobile phone, a portable computer, and the like.
  • the first scanning line driver for the first display unit is mounted along the first side of the substrate, and the second scanning line driver for the second display unit is provided on the first side. It is mounted along the opposing second side. That is, two scanning line driver IC chips are mounted on the peripheral edge of the substrate.
  • the scanning line driver a configuration in which a driver circuit is monolithically formed on an array substrate may be employed instead of a configuration in which an IC chip is mounted. In this case, since moisture easily enters from the peripheral edge of the substrate, there is a possibility that the corrosion of the wiring and the performance of the elements constituting the driver circuit are deteriorated, and the reliability of the scanning line driver is lowered. Note that the scanning line driver is the same as the gate driver.
  • narrowing the frame portion of the display device when the frame portion of the display device is narrowed, a configuration in which elements such as transistors in the driver circuit are arranged directly under the sealing material is conceivable.
  • narrowing the frame portion of the display device is referred to as “narrowing the frame”.
  • a display device includes an array substrate in which a first display unit and a second display unit are arranged side by side, and the first display unit includes: A plurality of first gate lines extending in an arrangement direction of the first display unit and the second display unit; a plurality of first data lines extending in a direction crossing the arrangement direction; and the first gate.
  • a first thin film transistor connected to the line and the first data line; and a first pixel electrode connected directly or indirectly to the first thin film transistor, wherein the second display unit includes the first display.
  • Each of the second gate drivers to be supplied includes a transistor formed on one surface of the array substrate, and at least a part of the first gate driver and at least a part of the second gate driver are the first gate driver. It is formed in a region sandwiched between the display unit and the second display unit.
  • a display device is surrounded by a counter substrate, a seal material that bonds the array substrate and the counter substrate at a predetermined interval, and the array substrate, the counter substrate, and the seal material. And a display medium sealed in the defined space.
  • the display device may be disposed at a position where the sealing material does not overlap the first gate driver and the second gate driver when viewed from the normal direction of the counter substrate.
  • the seal material may include a first seal material that surrounds an outer periphery of the first display portion, and a second seal material that surrounds an outer periphery of the second display portion.
  • the display device includes a portion facing the second display portion of the first sealing material and a portion facing the first display portion of the second sealing material.
  • One sealing material may be used in combination.
  • the sealing material may be formed of a sealing material that collectively surrounds the outer periphery of the first display unit and the second display unit.
  • a light shielding layer is provided on one surface of the counter substrate, and the light shielding layer, the first gate driver, and the light shielding layer
  • the second gate driver may be arranged at the overlapping position.
  • the number of the first gate lines may be smaller than the number of the second gate lines.
  • a data driver that supplies a data signal to the first data line and the second data line has two sides facing the array direction of the rectangular array substrate, You may arrange
  • the array substrate includes a first data lead line connecting the first data line and the first data line terminal, and the second data line and the second data line.
  • a second data lead line connecting the terminal, a first gate driver signal line connecting the first gate driver and the external connection terminal, and a second gate connecting the second gate driver and the external connection terminal.
  • a signal line for a driver wherein the second data lead line is disposed on a first side of two sides facing each other in a direction orthogonal to the arrangement direction of the array substrate, and the first data lead line
  • the first gate driver signal line and the second gate driver signal line may be arranged on a second side of the two sides.
  • the array substrate further includes a first common lead line that supplies a common signal to a first counter electrode on the counter substrate corresponding to the first display unit,
  • a part of one common lead line may be arranged in a region sandwiched between a plurality of first data line terminal groups and a plurality of second data line terminal groups on one surface of the array substrate.
  • the array substrate includes a data driver that supplies a data signal to the first data line and the second data line
  • the data driver may be mounted on a first side of two sides facing each other in a direction orthogonal to the arrangement direction of the rectangular array substrate.
  • the array substrate connects the first gate driver signal line that connects the first gate driver and the external connection terminal, and the second gate driver and the external connection terminal.
  • a second gate driver signal line, A part of the first gate driver signal line and a part of the second gate driver signal line are formed of a plurality of first data line terminal groups and a plurality of second data line terminal groups on one surface of the array substrate. You may arrange
  • the array substrate includes a plurality of first gate driver signal lines that connect the first gate driver and the external connection terminal, the second gate driver, and the external connection terminal.
  • a plurality of second gate driver signal lines for connecting the first gate driver and the second gate driver signal lines of the plurality of first gate driver signal lines and the plurality of second gate driver signal lines.
  • a signal line having the same function may be shared by the two gate drivers.
  • a display device includes an array substrate in which a first display unit and a second display unit are arranged side by side, and the first display unit includes the first display unit and the second display unit.
  • a plurality of first gate lines extending in an arrangement direction with the display unit, a plurality of first data lines extending in a direction intersecting the arrangement direction, the first gate line, and the first data line;
  • a first pixel electrode connected directly or indirectly to the first thin film transistor, wherein the second display unit includes: the first display unit; and the second display unit.
  • a plurality of second gate lines extending in the arrangement direction, a plurality of second data lines extending in a direction crossing the arrangement direction, and a second gate line connected to the second gate line and the second data line.
  • Two thin film transistors and the second thin film A second pixel electrode connected directly or indirectly to a transistor, and a gate driver for supplying a gate signal to the first gate line and the second gate line is formed on one surface of the array substrate And at least a part of the gate driver is formed in a region sandwiched between the first display unit and the second display unit.
  • the number of the first gate lines is different from the number of the second gate lines, and among the plurality of output transistors of the gate driver, the first output line includes a plurality of output transistors. Both the gate line and the second gate line are connected, and one of the first gate line and the second gate line is connected to the remaining output transistors, and the first gate line and the second gate line are connected to each other.
  • a load capacitance adjustment unit may be connected to the output transistor to which either one is connected.
  • the gate driver includes a first gate line output unit including an output transistor connected to the first gate line in a direction crossing the arrangement direction, and the second gate. And a second gate line output unit including an output transistor connected to the line.
  • the semiconductor layer of the transistor may be formed of an oxide semiconductor containing indium, gallium, and zinc.
  • the present invention it is possible to provide a display device that is less likely to reduce the reliability of the scanning line driver. Further, according to one embodiment of the present invention, it is possible to provide a display device in which problems such as destruction of elements in the driver circuit and poor curing of the photocurable sealing material are unlikely to occur.
  • FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. It is a top view which shows the circuit structure of the peripheral part of a display apparatus.
  • FIG. 4 is an enlarged plan view of portions A and A ′ of FIG. 3.
  • FIG. 4 is an enlarged plan view of a portion B in FIG. 3.
  • It is a top view of the liquid crystal display device of 2nd Embodiment.
  • It is a top view of the liquid crystal display device of 3rd Embodiment.
  • It is a top view of the liquid crystal display device of 4th Embodiment.
  • FIG. 1 is a plan view of the liquid crystal display device of the present embodiment.
  • FIG. 2 is a cross-sectional view taken along line AA ′ of FIG.
  • FIG. 3 is a plan view showing a circuit configuration of a peripheral portion of the liquid crystal display device.
  • 4 is an enlarged plan view of portions A and A ′ of FIG.
  • FIG. 5 is an enlarged plan view of a portion B in FIG.
  • the scale of the size may be varied depending on the component.
  • the liquid crystal display device 1 of the present embodiment includes an array substrate 2, a counter substrate 3, and a sealing material 4 ⁇ / b> A that bonds the array substrate 2 and the counter substrate 3 at a predetermined interval. , 4B and a liquid crystal panel 6 enclosed in a space surrounded by the array substrate 2, the counter substrate 3, and the sealing materials 4A, 4B.
  • the liquid crystal display device 1 includes a backlight, a pair of polarizing plates, and the like as long as it is a transmissive liquid crystal display device.
  • the liquid crystal layer of this embodiment corresponds to a “display medium” in the claims.
  • the liquid crystal display device 1 has a configuration in which the first display unit 8 and the second display unit 9 are arranged side by side in one direction (y-axis direction in FIG. 1).
  • the sealing material is composed of a first sealing material 4A that surrounds the outer periphery of the first display portion 8 and a second sealing material 4B that surrounds the outer periphery of the second display portion 9.
  • a vertical electric field type liquid crystal display device such as a vertical alignment mode (VA mode) is assumed.
  • VA mode vertical alignment mode
  • the 1st display part 8 and the 2nd display part 9 can display independently.
  • the liquid crystal display device 1 is suitable for use in, for example, a game machine or a portable electronic device as a so-called two-screen type liquid crystal display device.
  • the first display unit 8 includes a plurality of first gate lines 10 and a plurality of first data lines 11.
  • the plurality of first gate lines 10 extend in the arrangement direction of the first display unit 8 and the second display unit 9 (y-axis direction in FIG. 1).
  • the plurality of first data lines 11 extend in a direction (x-axis direction in FIG. 1) orthogonal to the arrangement direction of the first display unit 8 and the second display unit 9.
  • First pixel electrodes 12 are respectively provided in regions surrounded by the adjacent first gate lines 10 and the adjacent first data lines 11.
  • the first display unit 8 includes a plurality of first pixel electrodes 12 arranged in a matrix.
  • a first thin film transistor 7 for switching pixels (Thin Film Transistor, hereinafter abbreviated as TFT) is provided.
  • the first TFT 7 is connected to the first gate line 10 and the first data line 11.
  • the first pixel electrode 12 is connected to the first TFT 7. Therefore, the first pixel electrode 12 is connected to the first gate line 10 and the first data line 11 via the first TFT 7.
  • the first pixel electrode 12 may be indirectly connected to the first TFT 7 via a TFT different from the first TFT 7 or a capacitive element.
  • the second display unit 9 includes a plurality of second gate lines 13 and a plurality of second data lines 14.
  • the plurality of second gate lines 13 extend in the arrangement direction of the first display unit 8 and the second display unit 9 (y-axis direction in FIG. 1).
  • the plurality of second data lines 14 extend in a direction (x-axis direction in FIG. 1) orthogonal to the arrangement direction of the first display unit 8 and the second display unit 9.
  • Second pixel electrodes 15 are respectively provided in regions surrounded by the adjacent second gate lines 13 and the adjacent second data lines 14.
  • the second display unit 9 includes a plurality of second pixel electrodes 15 arranged in a matrix. In the vicinity of the intersection of the second gate line 13 and the second data line 14, a second TFT 16 for pixel switching is provided.
  • the second TFT 16 is connected to the second gate line 13 and the second data line 14.
  • the second pixel electrode 15 is connected to the second TFT 16. Therefore, the second pixel electrode 15 is connected to the second gate line 13 and the second data line 14 via the second TFT 16.
  • the second pixel electrode 15 may be indirectly connected to the second TFT 16 via a TFT different from the second TFT 16 or a capacitive element.
  • the first gate driver 17 is formed in a region sandwiched between the first display unit 8 and the second display unit 9.
  • the first gate driver 17 has a function of supplying a gate signal to the plurality of first gate lines 10 of the first display unit 8.
  • the dimension of the first gate driver 17 in the x-axis direction is substantially equal to the dimension of the first display unit 8 in the x-axis direction.
  • a part of the second gate driver 18 is formed in a region sandwiched between the first display unit 8 and the second display unit 9.
  • the second gate driver 18 has a function of supplying a gate signal to the plurality of second gate lines 13.
  • the dimension of the second gate driver 18 in the x-axis direction is substantially the same as the dimension of the second display unit 9 in the x-axis direction.
  • the dimension of the first display unit 8 in the x-axis direction is smaller than the dimension of the second display unit 9 in the x-axis direction. Therefore, the central part of the second gate driver 18 is formed in a region sandwiched between the first display unit 8 and the second display unit 9. The end of the second gate driver 18 protrudes to the left and right of the region sandwiched between the first display unit 8 and the second display unit 9.
  • Each of the first gate driver 17 and the second gate driver 18 includes a TFT (not shown) monolithically formed on one surface of the array substrate 2. More specifically, each of the first gate driver 17 and the second gate driver 18 includes a plurality of stages of shift registers (not shown), and the shift registers include TFTs monolithically formed on one surface of the array substrate 2. Has been.
  • the first sealing material 4 ⁇ / b> A and the second sealing material 4 ⁇ / b> B and the first gate driver 17 and the second gate driver 18 do not overlap in plan view when viewed from the normal direction of the counter substrate 3. Is arranged.
  • the portion where the first sealing material 4A and the second sealing material 4B extend in parallel is disposed in a region sandwiched between the first gate driver 17 and the second gate driver 18.
  • the shapes of the array substrate 2 and the counter substrate 3 are both rectangular.
  • the length of one side of the array substrate 2 (side extending in the y-axis direction) is longer than the length of the corresponding side of the counter substrate 3. Therefore, the lower end of the array substrate 2 protrudes outside the lower end of the counter substrate 3.
  • the portion of the array substrate 2 that projects to the outside of the counter substrate 3 is hereinafter referred to as a projecting portion 2h.
  • the first display unit 8 is arranged on the side of the array substrate 2 close to the projecting part 2h, and the second display unit 9 is arranged on the side far from the projecting part 2h.
  • a data driver 19 is mounted on the projecting portion 2 h of the array substrate 2.
  • the data driver 19 has a function of supplying data signals to the first data line 11 and the second data line 14.
  • the data driver 19 is mounted on the array substrate 2 in the form of an IC chip.
  • the surface of the array substrate 2 and the counter substrate 3 on the side in contact with the liquid crystal layer 5 is referred to as “inner surface”, and the surface of the array substrate 2 and the counter substrate 3 on the side opposite to the side in contact with the liquid crystal layer 5 is referred to as “outer surface”.
  • a plurality of first pixel electrodes 12 and a plurality of second pixel electrodes 15 are provided on the inner surface of the array substrate 2.
  • the first pixel electrode 12 and the second pixel electrode 15 are made of a transparent conductive film such as indium tin oxide (hereinafter, abbreviated as ITO).
  • a first gate driver 17 and a second gate driver 18 are provided at the center of the inner surface of the array substrate 2.
  • a light shielding film 20 called a black matrix is provided on the inner surface of the counter substrate 3.
  • a first counter electrode 21 is provided on the inner surface of the counter substrate 3 so as to face the plurality of first pixel electrodes 12.
  • a second counter electrode 22 is provided on the inner surface of the counter substrate 3 so as to face the plurality of second pixel electrodes 15.
  • a region where the plurality of first pixel electrodes 12 are arranged in a matrix is a region that substantially contributes to display, and this region is referred to as a first display unit 8.
  • a region where the plurality of second pixel electrodes 15 are arranged in a matrix is a region that contributes substantially to display, and this region is referred to as a second display unit 9.
  • the light shielding film 20 is provided in a portion excluding the first display unit 8 and the second display unit 9. In other words, the light shielding film 20 has an opening corresponding to the first display unit 8 and the second display unit 9. In FIG. 1, a portion where the light shielding film 20 is disposed is shown by shading.
  • the light shielding film 20 overlaps the first gate driver 17 and the second gate driver 18 in a planar manner.
  • the incidence of external light on the TFTs constituting the shift registers of the first gate driver 17 and the second gate driver 18 is suppressed.
  • a shift in TFT characteristics can be suppressed and off-leakage current can be reduced.
  • the above configuration is particularly applicable to a bottom gate TFT using an amorphous semiconductor or an oxide semiconductor (InGaZnO) composed of indium (In), gallium (Ga), and zinc (Zn) as a channel layer of the TFT. Is preferred.
  • the light shielding film 20 is provided in a lattice shape in a region overlapping the first gate line 10, the first data line 11, and the first TFT of the first display unit 8.
  • the light shielding film 20 is provided in a lattice shape in a region overlapping the second gate line 13, the second data line 14, and the second TFT of the second display unit 9.
  • illustration of the lattice-shaped light shielding film in each of the display units 8 and 9 is omitted.
  • FIG. 3 is a diagram showing a driving circuit and a wiring group in the peripheral portion of the array substrate 2 that is hidden under the light shielding film 20 from which the light shielding film 20 is omitted.
  • a plurality of external connection terminals 24 are provided on the projecting portion 2h of the array substrate 2.
  • a flexible printed wiring board 25 Flexible Printed Circuit, hereinafter abbreviated as FPC
  • FPC Flexible Printed Circuit
  • an electronic component such as a controller IC is mounted on the FPC 25, and various signals are output from the controller IC.
  • the first display unit 8 includes 320 first gate lines 10 and 720 first data lines 11.
  • One pixel is composed of three dots of red (R), green (G), and blue (B), and a first data line 11 is provided for each dot. Therefore, the number of pixels of the first display unit 8 is 320 ⁇ 240.
  • the second display unit 9 includes 400 second gate lines 13 and 720 second data lines 14.
  • the number of pixels of the second display unit 9 is 400 ⁇ 240.
  • the distance between the adjacent first data lines 11 is the same as the distance between the adjacent second data lines 14.
  • the distance between adjacent first gate lines 10 and the distance between adjacent second gate lines 13 are the same. That is, the pixel size of the first display unit 8 and the pixel size of the second display unit 9 are the same.
  • the array substrate 2 includes a first data lead line group (wiring group surrounded by a broken line 27 in FIG. 3) and a second data lead line group (wiring group surrounded by a broken line 28 in FIG. 3). , And a first gate driver signal line group and a second gate driver signal line group (a wiring group collectively surrounded by a broken line 29 in FIG. 3).
  • the array substrate 2 includes the above four types of wiring groups.
  • the first data lead line group 27 includes a plurality of first data lead lines 32 that connect the first data line 11 and the first data line terminal 31 (see FIG. 5). Yes.
  • the second data lead line group 28 includes a plurality of second data lead lines 34 connecting the second data line 14 and the second data line terminal 33 (see FIG. 5).
  • the first gate driver signal line group 29A is composed of a plurality of first gate driver signal lines 35 that connect the first gate driver 17 and the external connection terminal 24A (see FIG. 5).
  • the second gate driver signal line group 29B is composed of a plurality of second gate driver signal lines 36 that connect the second gate driver 18 and the external connection terminal 24B (see FIG. 5).
  • the size of the first display unit 8 in the x-axis direction is larger than the size of the second display unit 9 in the x-axis direction due to the difference in the number of pixels (number of gate lines) as described above. small. Therefore, the width W1 (dimension in the x-axis direction) of the left and right frame regions G1 of the first display unit 8 is wider than the width W2 (dimension in the x-axis direction) of the left and right frame regions G2 of the second display unit 9. Therefore, the first display unit 8 is arranged on the lower side, that is, on the side close to the data driver 19 and the FPC 25, and the above four types of wiring groups are arranged in the left and right frame regions G1 of the first display unit 8. . The reason for this arrangement will be described later.
  • the plurality of second data lead lines 34 are drawn from the left side of the second display unit 9 and are the left side of the two sides facing the x-axis direction of the array substrate 2. It is arranged in the frame area G1, G2 on the (first side) side.
  • the plurality of first data lead lines 32 are drawn from the right side of the first display unit 8 and are arranged in the frame region G1 on the right side (second side) side of the two sides facing the x-axis direction of the array substrate 2.
  • the plurality of first gate driver signal lines 35 are drawn from the right side of the first gate driver 17 and arranged in the frame region G1 on the right side.
  • the plurality of second gate driver signal lines 36 are drawn from the right side of the second gate driver 18 and arranged in the frame region G1 on the right side.
  • the plurality of second data lead lines 34 are disposed in the frame regions G1 and G2 on the left side, the plurality of first data lead lines 32, the plurality of first gate driver signal lines 35, and the plurality of second gates.
  • the driver signal line 36 is disposed in the frame region G1 on the right side.
  • the first gate driver signal line 35 and the second gate driver signal line 36 include, for example, a clock wiring, a start pulse wiring, a low potential wiring, an initialization wiring, and the like.
  • the low potential wiring supplies a low level signal to each gate line.
  • the initialization wiring periodically supplies an initial potential to a specific electrode in the gate driver.
  • a second Cs line 38 is provided between two adjacent second gate lines 13.
  • the second Cs line 38 is a wiring for forming a storage capacitor (storage capacitor) in each pixel in the second display unit 9.
  • Second Cs lead lines 39 are provided in the frame regions G1 and G2 on the left side and the right side of the array substrate 2. The upper end of the second Cs lead line 39 is connected to the second Cs line 38. As shown in FIG. 5, the lower end of the second Cs lead line 39 is connected to the external connection terminal 24C2.
  • the first Cs line 40 is provided between two adjacent first gate lines 10.
  • the first Cs line 40 is a wiring for forming a storage capacitor (storage capacitor) in each pixel in the first display unit 8.
  • the first Cs lead line 41 is provided in the frame region on the lower side of the array substrate 2.
  • the upper end of the first Cs lead line 41 is connected to the first Cs line 40, and the lower end is connected to the external connection terminal 24C1.
  • components corresponding to the Cs line and the Cs lead line may not exist.
  • the storage capacitor storage capacitor
  • the transparent electrode ITO or the like
  • the transparent electrode is electrically connected to the Cs lead line at the periphery of the display unit.
  • second common lead lines 42 are provided in the frame regions G ⁇ b> 1 and G ⁇ b> 2 on the left side and the right side of the array substrate 2.
  • the second common lead line 42 is connected to the second counter electrode 22 (see FIG. 2) via the second common transition 43.
  • the second common transition 43 is a member that electrically connects the second common lead line 42 on the array substrate 2 side and the second counter electrode 22 on the counter substrate 3 side.
  • the second common transition 43 is provided at a plurality of locations on the second counter electrode 22.
  • the specific configuration of the second common transition 43 is gold particles, conductive particles such as silver particles mixed in the sealing material, or carbon paste.
  • the plurality of second common lead lines 42 are respectively connected to the external connection terminals 24D.
  • a first common lead line 44 is provided in the frame area on the lower side of the array substrate 2.
  • the first common lead line 44 is connected to the first counter electrode 21 (see FIG. 2) via the first common transition 45.
  • the first common transition 45 is a member that electrically connects the first common lead line 44 on the array substrate 2 side and the first counter electrode 21 on the counter substrate 3 side.
  • the specific configuration of the first common transition 45 is the same as that of the second common transition 43.
  • the lower end of the first common lead wire 44 is connected to the external connection terminal 24E.
  • a first data line terminal 31 for connecting the first data lead line 32 to the data driver 19 is provided on the right side of the area corresponding to the data driver 19 on the array substrate 2.
  • a second data line terminal 33 for connecting the second data lead-out line 34 to the data driver 19 is provided on the left side of the area corresponding to the data driver 19 on the array substrate 2.
  • a plurality of external connection terminals 24A for the first gate driver signal lines 35 and external connection terminals for the plurality of second gate driver signal lines 36 are provided. 24B.
  • the first gate driver 17 and the second gate driver 18 are formed in a region sandwiched between the first display unit 8 and the second display unit 9. That is, the first gate driver 17 and the second gate driver 18 are arranged not at the peripheral edge of the array substrate 2 but at substantially the center of the array substrate 2. Therefore, moisture hardly enters the first gate driver 17 and the second gate driver 18, and the reliability of the gate driver is not easily reduced due to wiring corrosion and a decrease in the element performance of the driver circuit.
  • first gate driver 17 and the second gate driver 18 are not arranged immediately below the first seal material 4A and the second seal material 4B. Therefore, even when narrowing the frame of the liquid crystal display device 1, it is possible to avoid the stress from the first seal material 4A and the second seal material 4B from being applied to the TFTs of the first gate driver 17 and the second gate driver 18. . As a result, it is possible to realize a gate driver that suppresses the breakdown of the TFT and has excellent reliability.
  • the sealing material 4A and the second sealing material 4B even when a photo-curing type sealing material such as ultraviolet light is used as the first sealing material 4A and the second sealing material 4B, the light is blocked by the pattern of the first gate driver 17 and the second gate driver 18. It will not be done. Therefore, the sealing material can be more reliably cured in the manufacturing process of the liquid crystal display device 1.
  • a photo-curing type sealing material such as ultraviolet light
  • the first display unit 8 having a small size in the left-right direction (x-axis direction) is placed on the side close to the overhanging portion 2h of the array substrate 2, that is, on the side close to the region where the data driver 19 and the FPC 25 are mounted. It is preferable to arrange the liquid crystal display device 1 in order to narrow the frame. The reason is as follows.
  • various wirings are concentrated in an area close to the data driver 19 and the FPC 25.
  • the first gate driver 17 and the second gate driver 18 are arranged in the approximate center of the array substrate 2, so that a large number of first gate driver signal lines 35 and second gate driver signal lines are provided.
  • An area for arranging 36 is required. In this case, if the dimension in the x-axis direction of the first display unit 8 close to the area where the data driver 19 and the FPC 25 are mounted is small, margins are formed on the left and right sides of the first display unit 8.
  • the first gate driver signal line 35 and the second gate driver signal line 36 may be disposed in the margin.
  • the first gate driver signal line 35 and the second gate driver are arranged on the left and right sides of the second display unit 9. It is necessary to add an area in which the signal line 36 is disposed. In that case, it becomes difficult to narrow the frame.
  • the second data lead line 34 of the second display unit 9 located far from the data driver 19 is arranged in the frame area on the left side, but the other first data lead lines 32, The first gate driver signal line 35 and the second gate driver signal line 36 are not arranged in the frame region on the left side.
  • the reason for this arrangement is that the second data lead-out line 34 is longer than the first data lead-out line 32, so that signal delay, blunting, or disconnection is likely to occur. Therefore, it is preferable to secure an area for making the second data lead-out line 34 thicker than other wirings.
  • the width of the second data lead-out line 34 is different between the side of the second display unit 9 and the side of the first display unit 8.
  • the width of the second data lead line 34 is, for example, 4 ⁇ m on the side of the second display unit 9, and is, for example, 6 ⁇ m on the side of the first display unit 8.
  • the first data lead line 32 and the second data lead line 34 are formed with different lead lines in different layers. Thereby, the wiring pitch in the same layer can be expanded.
  • the first common lead wire 44 connects the external connection terminal 24E and the first common transition 45 with the shortest distance.
  • the delay or dullness of the common signal supplied to the first counter electrode 21 can be reduced, and the number of first common transitions 45 can be reduced.
  • FIG. 6 is a plan view showing the liquid crystal display device of the present embodiment.
  • the same components as those in FIG. 1 of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the sealing material is composed of the first sealing material 4A and the second sealing material 4B that individually surround the outer periphery of the first display portion 8 and the second display portion 9.
  • the part of the side facing the first display portion 8 is shared by one sealing material 4C.
  • the shared portion of the sealing material 4 ⁇ / b> C is disposed at a position that does not overlap the first gate driver 17 and the second gate driver 18. All the sealing materials 4A, 4B, 4C may be integrated. Other configurations are the same as those of the first embodiment.
  • the liquid crystal layer 5 is divided by forming a sealing material at the boundary between the first display unit 8 and the second display unit 9. It is preferable.
  • FIG. 7 is a plan view showing the liquid crystal display device of the present embodiment.
  • the same components as those in FIG. 1 of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the liquid crystal display device 51 of the present embodiment is provided with a sealing material 4 ⁇ / b> D that collectively surrounds the outer periphery of the first display unit 8 and the second display unit 9. Therefore, the liquid crystal layer 5 (see FIG. 2) is not divided between the first display unit 8 and the second display unit 9.
  • the sealing material 4D is not disposed in the central portion of the liquid crystal display device 51, and therefore does not overlap the first gate driver 17 and the second gate driver 18.
  • Other configurations are the same as those of the first embodiment.
  • the pattern of the sealing material of the first to third embodiments may be appropriately selected according to the size of the liquid crystal panel, the method of forming the sealing material, the method of injecting the liquid crystal, and the like.
  • the method for forming the sealing material include a printing method using a screen plate and a coating method using a dispenser.
  • the liquid crystal injection method include a liquid crystal dropping method and a vacuum injection method from an injection port.
  • FIG. 8 is a plan view showing the liquid crystal display device of the present embodiment.
  • FIG. 9 is an enlarged view of a portion C in FIG. 8 and 9, the same reference numerals are given to the same components as those in FIG. 3 of the first embodiment, and detailed description thereof will be omitted.
  • both the array substrate 55 and the counter substrate 56 are rectangular.
  • the length of one side of the array substrate 55 (side extending in the x-axis direction) is longer than the length of the corresponding side of the counter substrate 56.
  • the left end of the array substrate 55 projects outside the left end of the counter substrate 56.
  • the arrangement direction of the first display unit 8 and the second display unit 9 is the y-axis direction as in the first embodiment.
  • the data driver 19 and the FPC 25 are mounted on the protruding portion 55 h at the left end of the array substrate 55. This configuration is suitable when it is desired to make the vertical frame size smaller than the horizontal frame size.
  • the plurality of first gate driver signal lines 35 are led out from the left end of the first gate driver 17, extend to the left side, and are connected to the first gate driver signal line terminal 24A. ing.
  • the plurality of second gate driver signal lines 36 are led out from the left end of the second gate driver 18, extend to the left side, and are connected to the second gate driver signal line terminal 24 ⁇ / b> B.
  • a part of the plurality of first gate driver signal lines 35 and a part of the plurality of second gate driver signal lines 36 include a plurality of first data line terminals 31 and a plurality of second data line terminals 33. It is arranged in a region sandwiched between.
  • the distances between the first gate driver 17 and the second gate driver 18 and the FPC 25 are short, and the first gate driver signal line 35 and the second gate driver signal line 36 are connected to the external connection terminals 24A. 24B and the gate drivers 17 and 18 are connected with the shortest distance. With this configuration, delay and dullness of the gate signal can be reduced.
  • FIG. 10 is a plan view showing a main part of the liquid crystal display device of the present embodiment.
  • FIG. 10 shows a portion corresponding to the portion A ′ of FIG. 4 used in the first embodiment. 10, the same code
  • the low potential wiring 58 of the first gate driver signal line 35 and the second gate driver signal line 36 is connected to the first gate driver 17 and the first gate driver 17. It is shared by the two gate drivers 18.
  • the low potential wiring 58 includes one main line 58a extending from the external connection terminal and a branch line 58b in which the main line 58a branches into two at the branch point P immediately before the first gate driver 17 and the second gate driver 18. Have.
  • Each branch line 58 b is connected to the first gate driver 17 or the second gate driver 18.
  • the low potential wiring 58 is a wiring for supplying a low level signal to the gate line. That is, among the plurality of first gate driver signal lines 35 and the plurality of second gate driver signal lines 36, the first gate driver 17 and the second gate driver 18 share a signal line having the same function. ing. Other configurations are the same as those of the first embodiment.
  • the frame of the liquid crystal display device 57 can be further reduced.
  • the number of FPC connection terminals can be reduced, so that the width of the FPC 25 can be reduced.
  • the liquid crystal module including the FPC 25 can be downsized.
  • the first gate driver 17 and the second gate driver 18 may share other wirings, such as the initialization wiring, without being limited to the low potential wiring 58. In order to realize these configurations, it is necessary to match the drive timing between the first display unit 8 and the second display unit 9.
  • FIG. 11 is a plan view showing the liquid crystal display device of the present embodiment.
  • FIG. 12 is an enlarged view of a portion D in FIG. 11 and 12, the same reference numerals are given to the same components as those in FIGS. 3 and 4 of the first embodiment, and detailed description thereof will be omitted.
  • the liquid crystal display device 1 of the first embodiment separately includes the first gate driver 17 for the first display unit and the second gate driver 18 for the second display unit.
  • the liquid crystal display device 61 of this embodiment supplies a gate signal to the first gate line 10 of the first display unit 8 and the second gate line 13 of the second display unit 9.
  • a gate driver 62 is provided. That is, the first display unit 8 and the second display unit 9 share one gate driver 62.
  • the gate driver 62 includes a plurality of stages of shift registers (not shown), and the shift registers include TFTs (not shown) monolithically formed on the array substrate 2.
  • a part of the gate driver 62 is formed in a region sandwiched between the first display unit 8 and the second display unit 9.
  • illustration of the sealing material is omitted in FIG. 11, also in this embodiment, the sealing material and the gate driver 62 are arranged at positions where they do not overlap in plan view.
  • a plurality of gate driver signal lines 63 are also included in the first display unit 8 and the second display unit. 9 and shared.
  • the plurality of gate driver signal lines 63 are led out from the right end of the gate driver 62, arranged along the right side of the array substrate 2, and connected to the external connection terminal 24.
  • the first display unit 8 and the second display unit 9 share an output TFT that outputs a gate signal to each gate line.
  • the number of the second gate lines 13 of the second display unit 9 is larger than the number of the first gate lines 10 of the first display unit 8. Therefore, the output TFT connected to both the first gate line 10 and the second gate line 13 and the output TFT connected only to the second gate line 13 are present in the plurality of output TFTs. Become. For example, if the number of the first gate lines 10 is 320 and the number of the second gate lines 13 is 400, out of 400 output TFTs, 320 output TFTs are the first gate line 10 and the second gate line 13. The 80 output TFTs connected to both are connected only to the second gate line 13.
  • a load capacitance adjusting unit 64 is connected to each of the output TFTs (not shown) connected only to the second gate line 13.
  • the load capacitance adjusting unit 64 can be realized, for example, by overlapping the second Cs lead line 39 and the drain electrode of the output TFT (electrode on the side connected to the gate line) via a gate insulating film.
  • the output TFT connected to two gate lines and the output TFT connected to one gate line have different load capacitances.
  • the way in which the delay or dullness of the gate signal occurs differs, and a luminance difference may occur due to a difference in the charge amount to each pixel capacitance or a difference in feedthrough voltage.
  • the load capacitance adjusting unit 64 can be connected to an output TFT connected to one gate line, so that the load capacitances of both can be made substantially coincident. As a result, the effect of suppressing the block-like luminance difference can be obtained.
  • the load capacitance adjusting unit 64 is not necessary. Other configurations are the same as those of the first embodiment.
  • the gate driver signal line 63 is shared by the first display unit 8 and the second display unit 9, and therefore, the region where the gate driver signal line 63 is arranged is compared with the first embodiment. Can be narrowed. As a result, both the vertical and horizontal frame regions can be narrowed. Further, since the total number of gate driver signal lines 63 is reduced, the number of external connection terminals 24 can be reduced, so that the width of the FPC 25 can be reduced. Thereby, the liquid crystal module including the FPC 25 can be downsized. When realizing the configuration of the present embodiment, it is necessary to match the drive timing between the first display unit 8 and the second display unit 9.
  • FIG. 13 is a plan view showing the liquid crystal display device of the present embodiment.
  • the same components as those in FIG. 11 of the sixth embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the liquid crystal display device 67 of this embodiment is the same as that of the sixth embodiment in that the first display unit 8 and the second display unit 9 share one gate driver 69.
  • the sixth embodiment is different from the sixth embodiment in that the output portion of the gate driver 69 is divided into a first gate line output portion 68A and a second gate line output portion 68B.
  • the right part of the gate driver 69 is assigned to the first gate line output unit 68A
  • the left part of the gate driver 69 is assigned to the second gate line output unit 68B. Therefore, all the first gate lines 10 are drawn out only from the right part of the gate driver 69, and all the second gate lines 13 are drawn out only from the left part of the gate driver 69.
  • Other configurations are the same as those of the sixth embodiment.
  • an oxide semiconductor composed of indium (In), gallium (Ga), and zinc (Zn) is used for the channel layer of the output TFT in the gate driver 69 and the TFT in the pixel region. It is suitable for use. The reason is that in the case of a TFT using an InGaZnO oxide semiconductor, the on-current is large, the off-current is small, and the TFT size can be reduced.
  • the technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
  • the first display unit and the second display unit may have the same number of pixels, different pixel sizes, and different areas of the first display unit and the second display unit.
  • the first display unit and the second display unit may have the same number of gate lines and different numbers of data lines.
  • the first display unit and the second display unit may have different numbers of gate lines and data lines.
  • the data driver that outputs the data signal to the first data line and the data driver that outputs the data signal to the second data line are configured by one data driver.
  • the data driver that outputs the data signal to the first data line and the data driver that outputs the data signal to the second data line may be separate data drivers. That is, a configuration in which two data drivers are mounted on the array substrate may be employed.
  • a plurality of data drivers may be provided for one display unit.
  • the number, arrangement, shape, and the like of various circuits and wirings are not limited to the above embodiment, and can be changed as appropriate.
  • the display device of the present invention is not limited to a liquid crystal display device, and may be, for example, an electronic paper using a microcapsule enclosing white charged particles and black charged particles as a display medium.
  • the display device of the present invention may be an organic electroluminescence display device that uses an organic light-emitting layer that emits light by charge injection as a display medium.
  • the present invention is applicable to various display devices such as liquid crystal display devices, electronic paper, and organic electroluminescence display devices.
  • Light shielding film 21 ... First counter electrode, 22 ... second counter electrode, 32 ... first data lead line, 34 ... second data lead line, 35 ... first gate driver signal line, 36 ... second gate driver signal line, 44 ... First common lead wire, 58 ... low potential Line, 62 and 69 ... gate driver, 63 ... gate driver signal line, 64 ... load capacitance adjusting unit, 68A ... output unit for the first gate line, 68B ... output section for the second gate line.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　本発明の一つの態様による液晶表示装置（１）は、第１表示部（８）の第１ゲートライン（１０）にゲート信号を供給する第１ゲートドライバ（１７）、および第２表示部（９）の第２ゲートライン（１３）にゲート信号を供給する第２ゲートドライバ（１８）の各々が、アレイ基板（２）の一面に形成されたトランジスタを含んで構成されている。第１ゲートドライバ（１７）の少なくとも一部および第２ゲートドライバ（１８）の少なくとも一部は、第１表示部（８）と第２表示部（９）とに挟まれた領域に形成されている。

Description

表示装置
　本発明は、表示装置に関する。
　本願は、２０１３年１月３０日に、日本に出願された特願２０１３－０１５７２７号に基づき優先権を主張し、その内容をここに援用する。
　表示装置の一種である液晶表示装置は、近年、携帯用電子機器の表示部として広く用いられている。例えば下記の特許文献１、２に、個別に表示が可能な２つの表示部を備えた液晶表示装置が開示されている。特許文献１に記載の表示装置は、透過型液晶表示部からなる第１表示部と、反射型液晶表示部からなる第２表示部と、を備えている。この表示装置では、時刻や日付などの常時表示させておきたい情報を第２表示部で表示する。その他の文字や画像などの一時的に必要な情報を、第１表示部で表示／非表示状態を切り替えながら表示する。特許文献１に、この表示装置は携帯電話や携帯型コンピュータなどに好適に用いられる、と記載されている。
特開２００３－２１６１１６号公報 特開２００９－２７６５４７号公報
　特許文献１に記載の表示装置においては、第１表示部用の第１走査線ドライバが基板の第１辺に沿って実装され、第２表示部用の第２走査線ドライバが第１辺に対向する第２辺に沿って実装されている。すなわち、２つの走査線ドライバ用ＩＣチップが基板の周縁部に実装されている。走査線ドライバとして、ＩＣチップを実装する構成に代えて、アレイ基板上にドライバ回路をモノリシックに形成する構成を採用する場合がある。この場合、基板周縁部から水分が浸入しやすいため、配線の腐食やドライバ回路を構成する素子の性能低下が生じ、走査線ドライバの信頼性が低下するおそれがある。なお、走査線ドライバはゲートドライバと同じである。
　特に表示装置の額縁部分を狭くする場合には、ドライバ回路内のトランジスタ等の素子をシール材の直下に配置する構成が考えられる。以下、表示装置の額縁部分を狭くすることを「狭額縁化」と称する。このような構成を採用すると、シール材を介して２枚の基板を貼り合わせる際の応力が素子に加わるため、素子の破壊が生じやすいという問題がある。また、紫外光等の光で硬化させるタイプのシール材を用いる場合には、ドライバ回路のパターンにより光が遮断され、シール材が硬化しにくいという問題がある。
　本発明の一つの態様は、上記の課題を解決するためになされたものであって、ゲートドライバの信頼性低下のおそれが少ない表示装置の提供を目的とする。また、本発明の一つの態様は、ドライバ回路内の素子破壊、光硬化型シール材の硬化不良等の不具合が生じにくい表示装置の提供を目的とする。
　上記の目的を達成するために、本発明の一つの態様の表示装置は、第１表示部と第２表示部とが一面に並んで配置されたアレイ基板を備え、前記第１表示部が、前記第１表示部と前記第２表示部との配列方向に延在する複数の第１ゲートラインと、前記配列方向と交差する方向に延在する複数の第１データラインと、前記第１ゲートラインと前記第１データラインとに接続された第１薄膜トランジスタと、前記第１薄膜トランジスタに直接または間接的に接続された第１画素電極と、を備え、前記第２表示部が、前記第１表示部と前記第２表示部との配列方向に延在する複数の第２ゲートラインと、前記配列方向と交差する方向に延在する複数の第２データラインと、前記第２ゲートラインと前記第２データラインとに接続された第２薄膜トランジスタと、前記第２薄膜トランジスタに直接または間接的に接続された第２画素電極と、を備え、前記第１ゲートラインにゲート信号を供給する第１ゲートドライバおよび前記第２ゲートラインにゲート信号を供給する第２ゲートドライバの各々が、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、前記第１ゲートドライバの少なくとも一部および前記第２ゲートドライバの少なくとも一部が、前記第１表示部と前記第２表示部とに挟まれた領域に形成される。
　本発明の一つの態様の表示装置は、対向基板と、前記アレイ基板と前記対向基板とを所定の間隔をおいて貼り合わせるシール材と、前記アレイ基板と前記対向基板と前記シール材とにより囲まれた空間内に封入された表示媒体と、をさらに備えてもよい。
　本発明の一つの態様の表示装置は、前記対向基板の法線方向から見て、前記シール材と前記第１ゲートドライバおよび前記第２ゲートドライバとが重ならない位置に配置されてもよい。
　本発明の一つの態様の表示装置は、前記シール材が、前記第１表示部の外周を取り囲む第１シール材と、前記第２表示部の外周を取り囲む第２シール材と、を含んでもよい。
　本発明の一つの態様の表示装置は、前記第１シール材のうちの前記第２表示部に面する部分と、前記第２シール材のうちの前記第１表示部に面する部分と、を一つのシール材で兼用してもよい。
　本発明の一つの態様の表示装置は、前記シール材が、前記第１表示部および前記第２表示部の外周を一括して取り囲むシール材で構成されてもよい。
　本発明の一つの態様の表示装置は、前記対向基板の一面に遮光層が設けられ、前記対向基板の法線方向から見て、前記遮光層と前記第１ゲートドライバ、および前記遮光層と前記第２ゲートドライバが、重なった位置に配置されてもよい。
　本発明の一つの態様の表示装置は、前記第１ゲートラインの本数が前記第２ゲートラインの本数よりも少なくてもよい。
　本発明の一つの態様の表示装置は、前記第１データラインおよび前記第２データラインにデータ信号を供給するデータドライバが、矩形状の前記アレイ基板の前記配列方向に対向する２辺のうち、前記第１表示部に近い側の１辺に配置されてもよい。
　本発明の一つの態様の表示装置は、前記アレイ基板が、前記第１データラインと第１データライン用端子とを接続する第１データ引き出し線と、前記第２データラインと第２データライン用端子とを接続する第２データ引き出し線と、前記第１ゲートドライバと外部接続端子とを接続する第１ゲートドライバ用信号線と、前記第２ゲートドライバと外部接続端子とを接続する第２ゲートドライバ用信号線と、をさらに備え、前記第２データ引き出し線が、前記アレイ基板の前記配列方向と直交する方向に対向する２辺のうちの第１辺に配置され、前記第１データ引き出し線、前記第１ゲートドライバ用信号線、および前記第２ゲートドライバ用信号線が、前記２辺のうちの第２辺に配置されてもよい。
　本発明の一つの態様の表示装置は、前記アレイ基板が、前記第１表示部に対応する前記対向基板上の第１対向電極にコモン信号を供給する第１コモン引き出し線をさらに備え、前記第１コモン引き出し線の一部が、前記アレイ基板の一面における複数の第１データライン用端子群と複数の第２データライン用端子群とに挟まれた領域に配置されてもよい。
　本発明の一つの態様の表示装置は、前記アレイ基板が、前記第１データラインおよび前記第２データラインに対してデータ信号を供給するデータドライバを備え、
　前記データドライバが、矩形状の前記アレイ基板の前記配列方向と直交する方向に対向する２辺のうちの第１辺に実装されてもよい。
　本発明の一つの態様の表示装置は、前記アレイ基板が、前記第１ゲートドライバと外部接続端子とを接続する第１ゲートドライバ用信号線と、前記第２ゲートドライバと外部接続端子とを接続する第２ゲートドライバ用信号線と、をさらに備え、
　前記第１ゲートドライバ用信号線の一部および前記第２ゲートドライバ用信号線の一部が、前記アレイ基板の一面における複数の第１データライン用端子群と複数の第２データライン用端子群とに挟まれた領域に配置されてもよい。
　本発明の一つの態様の表示装置は、前記アレイ基板が、前記第１ゲートドライバと外部接続端子とを接続する複数の第１ゲートドライバ用信号線と、前記第２ゲートドライバと外部接続端子とを接続する複数の第２ゲートドライバ用信号線と、をさらに備え、前記複数の第１ゲートドライバ用信号線および前記複数の第２ゲートドライバ用信号線のうち、前記第１ゲートドライバと前記第２ゲートドライバとで同一の機能を有する信号線が共有されてもよい。
　本発明の一つの態様の表示装置は、第１表示部と第２表示部とが一面に並んで配置されたアレイ基板を備え、前記第１表示部が、前記第１表示部と前記第２表示部との配列方向に延在する複数の第１ゲートラインと、前記配列方向と交差する方向に延在する複数の第１データラインと、前記第１ゲートラインと前記第１データラインとに接続された第１薄膜トランジスタと、前記第１薄膜トランジスタに直接または間接的に接続された第１画素電極と、を備え、前記第２表示部が、前記第１表示部と前記第２表示部との配列方向に延在する複数の第２ゲートラインと、前記配列方向と交差する方向に延在する複数の第２データラインと、前記第２ゲートラインと前記第２データラインとに接続された第２薄膜トランジスタと、前記第２薄膜トランジスタに直接または間接的に接続された第２画素電極と、を備え、前記第１ゲートラインおよび前記第２ゲートラインにゲート信号を供給するゲートドライバが、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、前記ゲートドライバの少なくとも一部が、前記第１表示部と前記第２表示部とに挟まれた領域に形成される。
　本発明の一つの態様の表示装置は、前記第１ゲートラインの本数と前記第２ゲートラインの本数とが異なり、前記ゲートドライバの複数の出力トランジスタのうち、一部の出力トランジスタに前記第１ゲートラインおよび前記第２ゲートラインの双方が接続され、残りの出力トランジスタに前記第１ゲートラインおよび前記第２ゲートラインのいずれか一方が接続され、前記第１ゲートラインおよび前記第２ゲートラインのいずれか一方が接続された出力トランジスタに、負荷容量調整部が接続されてもよい。
　本発明の一つの態様の表示装置は、前記ゲートドライバが、前記配列方向と交差する方向において、前記第１ゲートラインに接続された出力トランジスタを含む第１ゲートライン出力部と、前記第２ゲートラインに接続された出力トランジスタを含む第２ゲートライン出力部と、に分割されてもよい。
　本発明の一つの態様の表示装置は、前記トランジスタの半導体層が、インジウム、ガリウム、および亜鉛を含む酸化物半導体で構成されてもよい。
　本発明の一つの態様によれば、走査線ドライバの信頼性低下のおそれが少ない表示装置を提供することができる。また、本発明の一つの態様によれば、ドライバ回路内の素子の破壊、光硬化型シール材の硬化不良等の不具合が生じにくい表示装置を提供することができる。
第１実施形態の液晶表示装置の平面図である。 図１のＡ－Ａ‘線に沿う断面図である。 表示装置の周縁部の回路構成を示す平面図である。 図３のＡおよびＡ‘部分の拡大平面図である。 図３のＢ部分の拡大平面図である。 第２実施形態の液晶表示装置の平面図である。 第３実施形態の液晶表示装置の平面図である。 第４実施形態の液晶表示装置の平面図である。 図８のＣ部分の拡大図である。 第５実施形態の液晶表示装置の要部の平面図である。 第６実施形態の液晶表示装置の平面図である。 図１１のＤ部分の拡大図である。 第７実施形態の液晶表示装置の平面図である。
［第１実施形態］
　以下、本発明の第１実施形態について、図１～図５を用いて説明する。
　本実施形態では、表示装置として液晶表示装置の一例を挙げて説明する。
　図１は、本実施形態の液晶表示装置の平面図である。図２は、図１のＡ－Ａ‘線に沿った断面図である。図３は、液晶表示装置の周縁部の回路構成を示す平面図である。図４は、図３のＡおよびＡ’部分の拡大平面図である。図５は、図３のＢ部分の拡大平面図である。
　なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
　図１、図２に示すように、本実施形態の液晶表示装置１は、アレイ基板２と、対向基板３と、アレイ基板２と対向基板３とを所定の間隔をおいて貼り合わせるシール材４Ａ，４Ｂと、アレイ基板２と対向基板３とシール材４Ａ，４Ｂとにより囲まれた空間内に封入された液晶層５と、を含む液晶パネル６を備えている。液晶表示装置１は、液晶パネル６の他、透過型液晶表示装置であればバックライト、一対の偏光板等を備えているが、これらは周知の構成であるため、説明および図示を省略する。本実施形態の液晶層は、特許請求の範囲の「表示媒体」に対応する。
　液晶表示装置１は、第１表示部８と第２表示部９とが一方向（図１のｙ軸方向）に並んで配置された構成を有する。本実施形態の場合、シール材は、第１表示部８の外周を取り囲む第１シール材４Ａと、第２表示部９の外周を取り囲む第２シール材４Ｂと、で構成されている。本実施形態の液晶表示装置１として、例えば垂直配向モード（ＶＡモード）等の縦電界方式の液晶表示装置を想定している。第１表示部８と第２表示部９とは、独立して表示が可能である。液晶表示装置１は、いわゆる２画面タイプの液晶表示装置として、例えばゲーム機や携帯用電子機器に用いて好適である。
　図１に示すように、第１表示部８は、複数の第１ゲートライン１０と、複数の第１データライン１１と、を備えている。複数の第１ゲートライン１０は、第１表示部８と第２表示部９との配列方向（図１のｙ軸方向）に延在している。複数の第１データライン１１は、第１表示部８と第２表示部９との配列方向に直交する方向（図１のｘ軸方向）に延在している。隣り合う第１ゲートライン１０と隣り合う第１データライン１１とに囲まれた領域には、第１画素電極１２がそれぞれ設けられている。第１表示部８は、マトリクス状に配置された複数の第１画素電極１２を備えている。第１ゲートライン１０と第１データライン１１との交差点の近傍に、画素スイッチング用の第１薄膜トランジスタ７（Thin Film Transistor, 以下、ＴＦＴと略記する）が備えられている。第１ＴＦＴ７は、第１ゲートライン１０と第１データライン１１とに接続されている。第１画素電極１２は、第１ＴＦＴ７に接続されている。したがって、第１画素電極１２は、第１ＴＦＴ７を介して第１ゲートライン１０および第１データライン１１に接続されている。第１画素電極１２は、第１ＴＦＴ７と直接接続される場合の他、第１ＴＦＴ７とは異なるＴＦＴや、容量素子を介して、第１ＴＦＴ７と間接的に接続される場合がある。
　第２表示部９は、複数の第２ゲートライン１３と、複数の第２データライン１４と、を備えている。複数の第２ゲートライン１３は、第１表示部８と第２表示部９との配列方向（図１のｙ軸方向）に延在している。複数の第２データライン１４は、第１表示部８と第２表示部９との配列方向に直交する方向（図１のｘ軸方向）に延在している。隣り合う第２ゲートライン１３と隣り合う第２データライン１４とに囲まれた領域には、第２画素電極１５がそれぞれ設けられている。第２表示部９は、マトリクス状に配置された複数の第２画素電極１５を備えている。第２ゲートライン１３と第２データライン１４との交差点の近傍に、画素スイッチング用の第２ＴＦＴ１６が備えられている。第２ＴＦＴ１６は、第２ゲートライン１３と第２データライン１４とに接続されている。第２画素電極１５は、第２ＴＦＴ１６に接続されている。したがって、第２画素電極１５は、第２ＴＦＴ１６を介して第２ゲートライン１３および第２データライン１４に接続されている。第２画素電極１５は、第２ＴＦＴ１６と直接接続される場合の他、第２ＴＦＴ１６とは異なるＴＦＴや、容量素子を介して、第２ＴＦＴ１６と間接的に接続される場合がある。
　第１ゲートドライバ１７は、第１表示部８と第２表示部９とに挟まれた領域に形成されている。第１ゲートドライバ１７は、第１表示部８の複数の第１ゲートライン１０にゲート信号を供給する機能を有する。第１ゲートドライバ１７のｘ軸方向の寸法は、第１表示部８のｘ軸方向の寸法と略等しい。
　第２ゲートドライバ１８の一部は、第１表示部８と第２表示部９とに挟まれた領域に形成されている。第２ゲートドライバ１８は、複数の第２ゲートライン１３にゲート信号を供給する機能を有する。第２ゲートドライバ１８のｘ軸方向の寸法は、第２表示部９のｘ軸方向の寸法と略等しい。後述するように、第１表示部８のｘ軸方向の寸法は、第２表示部９のｘ軸方向の寸法よりも小さい。そのため、第２ゲートドライバ１８の中央部は、第１表示部８と第２表示部９とに挟まれた領域に形成されている。第２ゲートドライバ１８の端部は、第１表示部８と第２表示部９とに挟まれた領域の左右にはみ出している。
　第１ゲートドライバ１７および第２ゲートドライバ１８の各々は、アレイ基板２の一面にモノリシックに形成されたＴＦＴ（図示略）を含んで構成されている。より詳細には、第１ゲートドライバ１７および第２ゲートドライバ１８の各々は複数段のシフトレジスタ（図示略）を含み、シフトレジスタはアレイ基板２の一面にモノリシックに形成されたＴＦＴを含んで構成されている。
　図１に示すように、対向基板３の法線方向から見て、第１シール材４Ａおよび第２シール材４Ｂと第１ゲートドライバ１７および第２ゲートドライバ１８とは、平面的に重ならない位置に配置されている。第１シール材４Ａと第２シール材４Ｂとが平行に延在する部分は、第１ゲートドライバ１７と第２ゲートドライバ１８とに挟まれた領域に配置されている。
　アレイ基板２および対向基板３の形状は、ともに長方形である。アレイ基板２の一辺（ｙ軸方向に延在する辺）の長さは、対向基板３の対応する一辺の長さよりも長い。そのため、アレイ基板２の下端は、対向基板３の下端の外側に張り出している。アレイ基板２のうち、対向基板３の外側に張り出した部分を、以下、張り出し部２ｈと称する。アレイ基板２の張り出し部２ｈに近い側に第１表示部８が配置され、張り出し部２ｈから遠い側に第２表示部９が配置されている。アレイ基板２の張り出し部２ｈに、データドライバ１９が実装されている。データドライバ１９は、第１データライン１１および第２データライン１４にデータ信号を供給する機能を有する。データドライバ１９は、ＩＣチップの形態でアレイ基板２に実装されている。
　以下、アレイ基板２および対向基板３の液晶層５に接する側の面を「内面」と称し、アレイ基板２および対向基板３の液晶層５に接する側と反対側の面を「外面」と称する。図２に示すように、アレイ基板２の内面に、複数の第１画素電極１２と複数の第２画素電極１５とが設けられている。第１画素電極１２および第２画素電極１５は、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜で構成されている。
　アレイ基板２の内面の中央部に、第１ゲートドライバ１７と第２ゲートドライバ１８とが設けられている。対向基板３の内面に、ブラックマトリクスと称される遮光膜２０が設けられている。対向基板３の内面に、複数の第１画素電極１２と対向するように第１対向電極２１が設けられている。対向基板３の内面に、複数の第２画素電極１５と対向するように第２対向電極２２が設けられている。
　複数の第１画素電極１２がマトリクス状に配列された領域は、実質的に表示に寄与する領域であり、この領域を第１表示部８とする。同様に、複数の第２画素電極１５がマトリクス状に配列された領域は、実質的に表示に寄与する領域であり、この領域を第２表示部９とする。遮光膜２０は、第１表示部８と第２表示部９とを除く部分に設けられている。
言い換えると、遮光膜２０は、第１表示部８および第２表示部９に対応する部分が開口している。図１では、遮光膜２０が配置された箇所を網かけで示している。
　遮光膜２０は、第１ゲートドライバ１７および第２ゲートドライバ１８と平面的に重なっている。この構成により、第１ゲートドライバ１７および第２ゲートドライバ１８のシフトレジスタを構成するＴＦＴに対する外光の入射が抑えられる。その結果、ＴＦＴ特性のシフトが抑えられ、オフリーク電流を低減することができる。上記の構成は、特にＴＦＴのチャネル層として、アモルファスシリコン、あるいは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）で構成された酸化物半導体（ＩｎＧａＺｎＯ）を用いたボトムゲート型ＴＦＴに好適である。
　さらに、遮光膜２０は、第１表示部８の第１ゲートライン１０、第１データライン１１、および第１ＴＦＴと重なる領域に格子状に設けられている。同様に、遮光膜２０は、第２表示部９の第２ゲートライン１３、第２データライン１４、および第２ＴＦＴと重なる領域に格子状に設けられている。図１においては、図面を見やすくするため、各表示部８，９内の格子状の遮光膜の図示を省略する。
　図３は、図１の構成要素のうち、遮光膜２０を省略し、遮光膜２０の下方に隠れていたアレイ基板２の周縁部の駆動回路および配線群を示した図である。また、図１では一部省略したが、図３に示すように、アレイ基板２の張り出し部２ｈに複数の外部接続端子２４が設けられている。フレキシブルプリント配線板２５（Flexible Printed Circuit, 以下、ＦＰＣと略記する）が、複数の外部接続端子２４に接続されている。例えば、コントローラＩＣ等の電子部品（図示略）がＦＰＣ２５に実装され、コントローラＩＣから各種の信号が出力される。
　ゲートラインやデータラインの本数の一例を示すと、第１表示部８は、３２０本の第１ゲートライン１０と、７２０本の第１データライン１１と、を備えている。赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つのドットで１つの画素が構成され、１ドット毎に第１データライン１１が備えられている。したがって、第１表示部８の画素数は、３２０×２４０である。第２表示部９は、４００本の第２ゲートライン１３と、７２０本の第２データライン１４と、を備えている。第２表示部９の画素数は、４００×２４０である。
　また、隣り合う第１データライン１１間の距離と、隣り合う第２データライン１４間の距離と、は同じである。隣り合う第１ゲートライン１０間の距離と、隣り合う第２ゲートライン１３間の距離と、は同じである。すなわち、第１表示部８の画素サイズと、第２表示部９の画素サイズと、は同じである。
　アレイ基板２は、第１データ引き出し線群（図３中の符号２７の破線で囲んだ配線群）と、第２データ引き出し線群（図３中の符号２８の破線で囲んだ配線群）と、第１ゲートドライバ用信号線群および第２ゲートドライバ用信号線群（図３では符号２９の破線で一括して囲んだ配線群）と、を備えている。アレイ基板２は、上記の４種の配線群を備えている。
　図４に示すように、第１データ引き出し線群２７は、第１データライン１１と第１データライン用端子３１（図５参照）とを接続する複数の第１データ引き出し線３２で構成されている。第２データ引き出し線群２８は、第２データライン１４と第２データライン用端子３３（図５参照）とを接続する複数の第２データ引き出し線３４で構成されている。
第１ゲートドライバ用信号線群２９Ａは、第１ゲートドライバ１７と外部接続端子２４Ａ（図５参照）とを接続する複数の第１ゲートドライバ用信号線３５で構成されている。第２ゲートドライバ用信号線群２９Ｂは、第２ゲートドライバ１８と外部接続端子２４Ｂ（図５参照）とを接続する複数の第２ゲートドライバ用信号線３６で構成されている。
　図３に示すように、上記のような画素数（ゲートラインの本数）の違いに伴い、第１表示部８のｘ軸方向の寸法は、第２表示部９のｘ軸方向の寸法よりも小さい。そのため、第１表示部８の左右の額縁領域Ｇ１の幅Ｗ１（ｘ軸方向の寸法）は、第２表示部９の左右の額縁領域Ｇ２の幅Ｗ２（ｘ軸方向の寸法）よりも広い。そのため、第１表示部８が下側、すなわち、データドライバ１９およびＦＰＣ２５に近い側に配置され、第１表示部８の左右の額縁領域Ｇ１に、上記の４種の配線群が配置されている。この配置とした理由は後述する。
　再度詳細に説明すると、図４に示すように、複数の第２データ引き出し線３４は、第２表示部９の左側から引き出され、アレイ基板２のｘ軸方向に対向する２辺のうちの左辺（第１辺）側の額縁領域Ｇ１，Ｇ２に配置されている。複数の第１データ引き出し線３２は、第１表示部８の右側から引き出され、アレイ基板２のｘ軸方向に対向する２辺のうちの右辺（第２辺）側の額縁領域Ｇ１に配置されている。複数の第１ゲートドライバ用信号線３５は、第１ゲートドライバ１７の右側から引き出され、右辺側の額縁領域Ｇ１に配置されている。複数の第２ゲートドライバ用信号線３６は、第２ゲートドライバ１８の右側から引き出され、右辺側の額縁領域Ｇ１に配置されている。すなわち、複数の第２データ引き出し線３４は、左辺側の額縁領域Ｇ１，Ｇ２に配置され、複数の第１データ引き出し線３２、複数の第１ゲートドライバ用信号線３５、および複数の第２ゲートドライバ用信号線３６は、右辺側の額縁領域Ｇ１に配置されている。
　第１ゲートドライバ用信号線３５および第２ゲートドライバ用信号線３６は、例えばクロック配線、スタートパルス配線、低電位配線、初期化用配線などを含む。低電位配線は、各ゲートラインにＬｏｗレベルの信号を供給する。初期化用配線は、ゲートドライバ内の特定の電極に対して周期的に初期電位を供給する。
　その他、図４に示すように、第２表示部９において、隣り合う２本の第２ゲートライン１３の間に第２Ｃｓライン３８が設けられている。第２Ｃｓライン３８は、第２表示部９内の各画素内において保持容量（蓄積容量）を形成するための配線である。アレイ基板２の左辺側および右辺側の額縁領域Ｇ１，Ｇ２に、第２Ｃｓ引き出し線３９が設けられている。第２Ｃｓ引き出し線３９の上端は、第２Ｃｓライン３８と接続されている。図５に示すように、第２Ｃｓ引き出し線３９の下端は、外部接続端子２４Ｃ２と接続されている。
　同様に、第１表示部８において、隣り合う２本の第１ゲートライン１０の間に第１Ｃｓライン４０が設けられている。第１Ｃｓライン４０は、第１表示部８内の各画素内において保持容量（蓄積容量）を形成するための配線である。図５に示すように、アレイ基板２の下辺側の額縁領域に、第１Ｃｓ引き出し線４１が設けられている。第１Ｃｓ引き出し線４１の上端は第１Ｃｓライン４０と接続され、下端は外部接続端子２４Ｃ１と接続されている。横電界方式の液晶表示装置の場合、ＣｓラインおよびＣｓ引き出し線に相当する構成要素が存在しない場合もある。また、保持容量（蓄積容量）を、表示部のほぼ全面に形成した透明電極（ＩＴＯ等）を用いて形成する構成の場合、Ｃｓラインに相当する構成要素が存在しない場合もある。この場合、上記透明電極は、表示部の周辺部でＣｓ引き出し線と電気的に接続される。
　図４に示すように、アレイ基板２の左辺側および右辺側の額縁領域Ｇ１，Ｇ２に、第２コモン引き出し線４２が設けられている。第２コモン引き出し線４２は、第２コモン転移４３を介して第２対向電極２２（図２参照）と接続されている。第２コモン転移４３は、アレイ基板２側の第２コモン引き出し線４２と、対向基板３側の第２対向電極２２と、を電気的に接続する部材である。第２コモン転移４３は、第２対向電極２２上の複数の箇所に設けられている。第２コモン転移４３の具体的な構成は、シール材に混入した金粒子、銀粒子等の導電性粒子、もしくはカーボンペースト等である。図５に示すように、複数の第２コモン引き出し線４２は、外部接続端子２４Ｄとそれぞれ接続されている。
　図５に示すように、アレイ基板２の下辺側の額縁領域に、第１コモン引き出し線４４が設けられている。第１コモン引き出し線４４は、第１コモン転移４５を介して第１対向電極２１（図２参照）と接続されている。第１コモン転移４５は、アレイ基板２側の第１コモン引き出し線４４と、対向基板３側の第１対向電極２１と、を電気的に接続する部材である。第１コモン転移４５の具体的構成は、第２コモン転移４３と同じである。第１コモン引き出し線４４の下端は、外部接続端子２４Ｅと接続されている。
　図５に示すように、アレイ基板２上のデータドライバ１９に対応する領域の右側に、第１データ引き出し線３２をデータドライバ１９に接続するための第１データライン用端子３１が設けられている。アレイ基板２上のデータドライバ１９に対応する領域の左側に、第２データ引き出し線３４をデータドライバ１９に接続するための第２データライン用端子３３が設けられている。複数の外部接続端子２４の形成領域のうち、右寄りの領域に、複数の第１ゲートドライバ用信号線３５用の外部接続端子２４Ａと、複数の第２ゲートドライバ用信号線３６用の外部接続端子２４Ｂと、が設けられている。
　上述したように、本実施形態においては、第１ゲートドライバ１７と第２ゲートドライバ１８とが、第１表示部８と第２表示部９とに挟まれた領域に形成されている。すなわち、第１ゲートドライバ１７と第２ゲートドライバ１８とは、アレイ基板２の周縁部ではなく、アレイ基板２の略中央に配置されている。そのため、第１ゲートドライバ１７や第２ゲートドライバ１８に水分が浸入しにくく、配線腐食やドライバ回路の素子性能低下に伴うゲートドライバの信頼性の低下が生じにくい。
　また、第１ゲートドライバ１７および第２ゲートドライバ１８が第１シール材４Ａおよび第２シール材４Ｂの直下に配置されていない。そのため、液晶表示装置１の狭額縁化を図った場合でも、第１シール材４Ａおよび第２シール材４Ｂからの応力が第１ゲートドライバ１７および第２ゲートドライバ１８のＴＦＴに加わることを回避できる。その結果、ＴＦＴの破壊が抑制され、信頼性に優れたゲートドライバを実現することができる。
　さらに、第１シール材４Ａおよび第２シール材４Ｂとして、紫外光等の光硬化タイプのシール材を用いる場合であっても、第１ゲートドライバ１７および第２ゲートドライバ１８のパターンにより光が遮断されることがない。そのため、液晶表示装置１の製造プロセスにおいて、シール材をより確実に硬化させることができる。
　本実施形態のように、左右方向（ｘ軸方向）の寸法が小さい第１表示部８を、アレイ基板２の張り出し部２ｈに近い側、すなわちデータドライバ１９やＦＰＣ２５を実装する領域に近い側に配置することが、液晶表示装置１の狭額縁化を図る上で好ましい。その理由は以下の通りである。
　アレイ基板２のうち、データドライバ１９やＦＰＣ２５に近い領域には、各種の配線が集中して配置される。例えば本実施形態の場合、第１ゲートドライバ１７と第２ゲートドライバ１８とがアレイ基板２の略中央に配置されるため、多数の第１ゲートドライバ用信号線３５や第２ゲートドライバ用信号線３６を配置する領域が必要になる。この場合、データドライバ１９やＦＰＣ２５を実装する領域に近い第１表示部８のｘ軸方向の寸法が小さいと、第１表示部８の左右に余白部分ができる。この余白部分に第１ゲートドライバ用信号線３５や第２ゲートドライバ用信号線３６を配置すればよい。仮にデータドライバ１９やＦＰＣ２５を実装する領域に近い側に寸法の大きい第２表示部９が配置されていたとすると、第２表示部９の左右に第１ゲートドライバ用信号線３５や第２ゲートドライバ用信号線３６を配置する領域を追加する必要がある。その場合、狭額縁化を図ることが難しくなる。
　本実施形態の場合、データドライバ１９から遠い位置にある第２表示部９の第２データ引き出し線３４は、左辺側の額縁領域に配置されているが、その他の第１データ引き出し線３２、第１ゲートドライバ用信号線３５、および第２ゲートドライバ用信号線３６は、左辺側の額縁領域には配置されていない。この配置とした理由は、第２データ引き出し線３４は、第１データ引き出し線３２よりも長い分、信号の遅延や鈍りあるいは断線が生じやすい。そのため、第２データ引き出し線３４を他の配線に比べて太くするための領域を確保することが好ましいからである。本実施形態では、第２データ引き出し線３４の幅を、第２表示部９の側方と第１表示部８の側方とで異ならせている。第２データ引き出し線３４の幅は、第２表示部９の側方で例えば４μｍであり、第１表示部８の側方で例えば６μｍである。なお、本実施形態では、第１データ引き出し線３２、第２データ引き出し線３４は、ともに隣り合う引き出し線を異なる層に形成している。これにより、同じ層での配線ピッチを広げることができる。
　本実施形態の場合、第１コモン引き出し線４４の一部は、データドライバ１９の第１データライン用端子３１と第２データライン用端子３３とに挟まれた領域に配置されている。そのため、第１コモン引き出し線４４は、外部接続端子２４Ｅと第１コモン転移４５とを最短距離で接続している。その結果、第１対向電極２１に供給するコモン信号の遅延や鈍りを低減でき、第１コモン転移４５の数を削減することができる。
［第２実施形態］
　以下、本発明の第２実施形態について、図６を参照して説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、シール材の構成が第１実施形態と異なる。
　図６は、本実施形態の液晶表示装置を示す平面図である。
　図６において、第１実施形態の図１と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
　第１実施形態では、シール材は、第１表示部８と第２表示部９の外周を個別に取り囲む第１シール材４Ａと第２シール材４Ｂとで構成されていた。これに対して、図６に示すように、本実施形態の液晶表示装置４８では、第１シール材４Ａのうちの第２表示部９に面する辺の部分と、第２シール材４Ｂのうちの第１表示部８に面する辺の部分と、を一つのシール材４Ｃで共用している。共用している部分のシール材４Ｃは、第１ゲートドライバ１７および第２ゲートドライバ１８と重ならない位置に配置されている。全てのシール材４Ａ，４Ｂ，４Ｃは一体のものでよい。その他の構成は第１実施形態と同様である。
　本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのＴＦＴに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第１実施形態と同様の効果が得られる。
　一般に、液晶表示装置を立てた状態とした場合、重力により液晶表示装置の下側が膨れ、液晶層厚（セル厚）の異常が発生する場合がある。この問題を改善したい場合には、第１、第２実施形態のように、第１表示部８と第２表示部９との境界にシール材を形成し、液晶層５を分割する構成とすることが好ましい。
［第３実施形態］
　以下、本発明の第３実施形態について、図７を参照して説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、シール材の構成が第１実施形態と異なる。
　図７は、本実施形態の液晶表示装置を示す平面図である。
　図７において、第１実施形態の図１と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
　図７に示すように、本実施形態の液晶表示装置５１では、第１表示部８と第２表示部９の外周を一括して取り囲むシール材４Ｄが設けられている。そのため、液晶層５（図２参照）は、第１表示部８と第２表示部９とで分割されていない。本実施形態の場合、シール材４Ｄは、液晶表示装置５１の中央部には配置されないため、第１ゲートドライバ１７および第２ゲートドライバ１８と重なることはない。その他の構成は第１実施形態と同様である。
　本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのＴＦＴに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第１実施形態と同様の効果が得られる。
　シール材形成工程でディスペンサなどを用いてシール材を塗布する場合、製造工程を短縮する観点から、本実施形態のように、シール材のパターンを極力簡易なものとすることが好ましい。第１～第３実施形態のシール材のパターンは、液晶パネルのサイズ、シール材の形成方法、液晶の注入方法などに応じて適宜選択すればよい。シール材の形成方法には、例えばスクリーン版を用いた印刷法、ディスペンサを用いた塗布法などが挙げられる。液晶の注入方法には、例えば液晶滴下法、注入口からの真空注入法などが挙げられる。
［第４実施形態］
　以下、本発明の第４実施形態について、図８、図９を参照して説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、両基板の形状、およびデータドライバとＦＰＣの配置が第１実施形態と異なる。
　図８は、本実施形態の液晶表示装置を示す平面図である。図９は、図８のＣ部分の拡大図である。
　図８、図９において、第１実施形態の図３と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
　図８に示すように、本実施形態の液晶表示装置５４は、アレイ基板５５および対向基板５６の形状はともに長方形である。アレイ基板５５の一辺（ｘ軸方向に延在する辺）の長さは対向基板５６の対応する一辺の長さよりも長い。そのため、アレイ基板５５の左端は、対向基板５６の左端の外側に張り出している。ただし、第１表示部８と第２表示部９の配列方向は、第１実施形態と同様、ｙ軸方向である。アレイ基板５５の左端の張り出し部５５ｈに、データドライバ１９およびＦＰＣ２５が実装されている。この構成は、左右方向の額縁サイズよりも、上下方向の額縁サイズを小さくしたい場合に好適である。
　図９に示すように、複数の第１ゲートドライバ用信号線３５は、第１ゲートドライバ１７の左端から引き出され、左側に延在して第１ゲートドライバ用信号線用の端子２４Ａに接続されている。同様に、複数の第２ゲートドライバ用信号線３６は、第２ゲートドライバ１８の左端から引き出され、左側に延在して第２ゲートドライバ用信号線用の端子２４Ｂに接続されている。複数の第１ゲートドライバ用信号線３５の一部と複数の第２ゲートドライバ用信号線３６の一部とは、複数の第１データライン用端子３１と複数の第２データライン用端子３３とに挟まれた領域に配置されている。
　本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのＴＦＴに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第１実施形態と同様の効果が得られる。
　さらに本実施形態の場合、第１ゲートドライバ１７および第２ゲートドライバ１８とＦＰＣ２５間の距離が近く、第１ゲートドライバ用信号線３５および第２ゲートドライバ用信号線３６は、各外部接続端子２４Ａ，２４Ｂと各ゲートドライバ１７，１８との間を最短距離で接続している。この構成により、ゲート信号の遅延や鈍りを低減することができる。
［第５実施形態］
　以下、本発明の第５実施形態について、図１０を参照して説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、ゲートドライバ用信号線の一部が第１実施形態と異なる。
　図１０は、本実施形態の液晶表示装置の要部を示す平面図である。図１０は、第１実施形態で用いた図４のＡ‘部分に対応する箇所を示している。
　図１０において、第１実施形態の図４と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
　図１０に示すように、本実施形態の液晶表示装置５７では、第１ゲートドライバ用信号線３５と第２ゲートドライバ用信号線３６とのうち、低電位配線５８を第１ゲートドライバ１７と第２ゲートドライバ１８とで共用している。低電位配線５８は、外部接続端子から延びる１本の本線５８ａと、本線５８ａが第１ゲートドライバ１７および第２ゲートドライバ１８の直前の分岐点Ｐで２本に分岐した分岐線５８ｂと、を有する。各分岐線５８ｂは、第１ゲートドライバ１７もしくは第２ゲートドライバ１８に接続されている。低電位配線５８は、ゲートラインにＬｏｗレベルの信号を供給するための配線である。すなわち、複数の第１ゲートドライバ用信号線３５と複数の第２ゲートドライバ用信号線３６とのうち、第１ゲートドライバ１７と第２ゲートドライバ１８とで同一の機能を有する信号線が共有されている。その他の構成は第１実施形態と同様である。
　本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのＴＦＴに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第１実施形態と同様の効果が得られる。
　さらに、ゲートドライバ用信号線の総本数を減らすことができるため、液晶表示装置５７の更なる狭額縁化が図れる。また、ゲートドライバ用信号線の総本数が減る分、ＦＰＣ接続用の端子の数を減らすことができるため、ＦＰＣ２５の幅を小さくできる。これにより、ＦＰＣ２５を含めた液晶モジュールの小型化が図れる。なお、低電位配線５８に限らず、例えば初期化用配線などの他の配線を第１ゲートドライバ１７と第２ゲートドライバ１８とで共用することも可能である。なお、これらの構成を実現する際には、第１表示部８と第２表示部９とで駆動タイミングを合わせる必要がある。
［第６実施形態］
　以下、本発明の第６実施形態について、図１１、図１２を参照して説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、ゲートドライバの構成が第１実施形態と異なる。
　図１１は、本実施形態の液晶表示装置を示す平面図である。図１２は、図１１のＤ部分の拡大図である。
　図１１、図１２において、第１実施形態の図３、図４と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
　第１実施形態の液晶表示装置１は、第１表示部用の第１ゲートドライバ１７と第２表示部用の第２ゲートドライバ１８とを別個に備えていた。これに対して、図１１に示すように、本実施形態の液晶表示装置６１は、第１表示部８の第１ゲートライン１０および第２表示部９の第２ゲートライン１３にゲート信号を供給するゲートドライバ６２を備えている。すなわち、第１表示部８と第２表示部９とが一つのゲートドライバ６２を共用している。ゲートドライバ６２は複数段のシフトレジスタ（図示略）を含み、シフトレジスタはアレイ基板２にモノリシックに形成されたＴＦＴ（図示略）を含んで構成されている。ゲートドライバ６２の一部は、第１表示部８と第２表示部９とに挟まれた領域に形成されている。図１１では、シール材の図示を省略しているが、本実施形態でも、シール材とゲートドライバ６２とは、平面的に重ならない位置に配置されている。
　本実施形態の場合、一つのゲートドライバ６２が第１表示部８と第２表示部９とで共用されているため、複数のゲートドライバ用信号線６３も第１表示部８と第２表示部９とで共用されている。複数のゲートドライバ用信号線６３は、ゲートドライバ６２の右端から引き出され、アレイ基板２の右辺に沿って配置され、外部接続端子２４に接続されている。
　ゲートドライバ６２の内部において、各ゲートラインに対してゲート信号を出力する出力ＴＦＴが第１表示部８と第２表示部９とで共用されている。また、本実施形態においても、第１実施形態と同様、第２表示部９の第２ゲートライン１３の本数は第１表示部８の第１ゲートライン１０の本数よりも多い。そのため、複数の出力ＴＦＴの中に、第１ゲートライン１０と第２ゲートライン１３の双方に接続された出力ＴＦＴと、第２ゲートライン１３のみに接続された出力ＴＦＴと、が存在することになる。例えば、第１ゲートライン１０が３２０本、第２ゲートライン１３が４００本であったとすると、４００個の出力ＴＦＴのうち、３２０個の出力ＴＦＴは第１ゲートライン１０と第２ゲートライン１３の双方に接続され、８０個の出力ＴＦＴは第２ゲートライン１３のみに接続される。
　図１２に示すように、第２ゲートライン１３のみに接続された出力ＴＦＴ（図示略）の各々に、負荷容量調整部６４が接続されている。負荷容量調整部６４は、例えば第２Ｃｓ引き出し線３９と出力ＴＦＴのドレイン電極（ゲートラインと接続される側の電極）とを、ゲート絶縁膜を介して重畳させることで実現できる。一般に、２本のゲートラインに接続された出力ＴＦＴと１本のゲートラインに接続された出力ＴＦＴとでは負荷容量が異なる。負荷容量が異なると、ゲート信号の遅延や鈍りの生じ方が異なり、各画素容量への充電量の差やフィードスルー電圧の差により輝度差が生じる場合がある。そのため、第２表示部９において、第１ゲートライン１０と出力ＴＦＴを共用している第２ゲートライン１３に対応する画素の領域と、第１ゲートライン１０と出力ＴＦＴを共用していない第２ゲートライン１３に対応する画素の領域と、で、ブロック状の輝度差が生じる。この問題に対し、１本のゲートラインに接続された出力ＴＦＴに負荷容量調整部６４を接続することにより、両者の負荷容量を略一致させることができる。その結果、上記のブロック状の輝度差を抑制できるという効果が得られる。
　なお、第１ゲートライン１０の本数と第２ゲートライン１３の本数が等しい場合には負荷容量調整部６４は不要である。その他の構成は第１実施形態と同様である。
　本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのＴＦＴに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第１実施形態と同様の効果が得られる。
　特に本実施形態の場合、ゲートドライバ用信号線６３が第１表示部８と第２表示部９とで共用されているため、ゲートドライバ用信号線６３を配置する領域を第１実施形態に比べて狭くすることができる。その結果、上下方向と左右方向の額縁領域をともに狭くすることができる。また、ゲートドライバ用信号線６３の総本数が減る分、外部接続端子２４の数を減らすことができるため、ＦＰＣ２５の幅を小さくできる。これにより、ＦＰＣ２５を含めた液晶モジュールの小型化が図れる。本実施形態の構成を実現する際には、第１表示部８と第２表示部９とで駆動タイミングを合わせる必要がある。
［第７実施形態］
　以下、本発明の第７実施形態について、図１３を参照して説明する。
　本実施形態の液晶表示装置の基本構成は第６実施形態と同様であり、ゲートドライバの構成が第１実施形態と異なる。
　図１３は、本実施形態の液晶表示装置を示す平面図である。
　図１３において、第６実施形態の図１１と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
　図１３に示すように、本実施形態の液晶表示装置６７は、第１表示部８と第２表示部９とで一つのゲートドライバ６９を共有している点で第６実施形態と同様である。しかしながら、ゲートドライバ６９の出力部を、第１ゲートライン用出力部６８Ａと第２ゲートライン用出力部６８Ｂとに分割している点で、第６実施形態と異なる。具体的には、ゲートドライバ６９の右側の部分が第１ゲートライン出力部６８Ａに割り当てられ、ゲートドライバ６９の左側の部分が第２ゲートライン出力部６８Ｂに割り当てられている。そのため、全ての第１ゲートライン１０はゲートドライバ６９の右側の部分からのみ引き出され、全ての第２ゲートライン１３はゲートドライバ６９の左側の部分からのみ引き出されている。その他の構成は第６実施形態と同様である。
　本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのＴＦＴに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第１実施形態と同様の効果が得られる。
　特に本実施形態は、ゲートドライバ６９内の出力ＴＦＴおよび画素領域内のＴＦＴのチャネル層に、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）で構成された酸化物半導体（ＩｎＧａＺｎＯ）を用いる場合に好適である。その理由は、ＩｎＧａＺｎＯ酸化物半導体を用いたＴＦＴの場合、オン電流が大きく、オフ電流が小さく、ＴＦＴサイズの小型化が可能だからである。
　なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
　例えば上記実施形態では、第１表示部と第２表示部とでゲートラインの本数および画素数が異なる例を挙げたが、本発明はこれに限るものではない。例えば、第１表示部と第２表示部とで画素数が等しく、画素サイズが異なり、第１表示部の面積と第２表示部の面積とが異なる構成であってもよい。もしくは、第１表示部と第２表示部とでゲートラインの本数が等しく、データラインの本数が異なる構成であってもよい。もしくは、第１表示部と第２表示部とでゲートラインの本数、データラインの本数がともに異なる構成であってもよい。
　上記実施形態では、第１データラインにデータ信号を出力するデータドライバと、第２データラインにデータ信号を出力するデータドライバと、が一つのデータドライバで構成される例を示した。ただし、第１データラインにデータ信号を出力するデータドライバと、第２データラインにデータ信号を出力するデータドライバと、が個別のデータドライバであってもよい。すなわち、アレイ基板に２個のデータドライバが実装される構成であってもよい。また、一つの表示部用に複数のデータドライバが備えられていてもよい。その他、各種の回路や配線の数、配置、形状等についても、上記実施形態に限らず、適宜変更が可能である。
　本発明の表示装置は、液晶表示装置に限定されるものではなく、例えば、白の帯電粒子と黒の帯電粒子とを封入したマイクロカプセルを表示媒体とした電子ペーパーであってもよい。あるいは、本発明の表示装置は、電荷の注入により発光を生じる有機発光層を表示媒体とした有機エレクトロルミネッセンス表示装置であってもよい。
　本発明は、液晶表示装置、電子ペーパー、有機エレクトロルミネッセンス表示装置等の各種表示装置に利用可能である。
　１，４８，５１，５４，５７，６１，６７…液晶表示装置、２…アレイ基板、３…対向基板、４Ａ…第１シール材、４Ｂ…第２シール材、４Ｃ，４Ｄ…シール材、５…液晶層（表示媒体）、８…第１表示部、９…第２表示部、１０…第１ゲートライン、１１…第１データライン、１２…第１画素電極、７…第１ＴＦＴ、１３…第２ゲートライン、１４…第２データライン、１５…第２画素電極、１６…第２ＴＦＴ、１７…第１ゲートドライバ、１８…第２ゲートドライバ、１９…データドライバ、２０…遮光膜、２１…第１対向電極、２２…第２対向電極、３２…第１データ引き出し線、３４…第２データ引き出し線、３５…第１ゲートドライバ用信号線、３６…第２ゲートドライバ用信号線、４４…第１コモン引き出し線、５８…低電位配線、６２，６９…ゲートドライバ、６３…ゲートドライバ用信号線、６４…負荷容量調整部、６８Ａ…第１ゲートライン用出力部、６８Ｂ…第２ゲートライン用出力部。

Claims (18)

  1. 　第１表示部と第２表示部とが一面に並んで配置されたアレイ基板を備え、
    　前記第１表示部が、前記第１表示部と前記第２表示部との配列方向に延在する複数の第１ゲートラインと、前記配列方向と交差する方向に延在する複数の第１データラインと、前記第１ゲートラインと前記第１データラインとに接続された第１薄膜トランジスタと、前記第１薄膜トランジスタに直接または間接的に接続された第１画素電極と、を備え、
    　前記第２表示部が、前記第１表示部と前記第２表示部との配列方向に延在する複数の第２ゲートラインと、前記配列方向と交差する方向に延在する複数の第２データラインと、前記第２ゲートラインと前記第２データラインとに接続された第２薄膜トランジスタと、前記第２薄膜トランジスタに直接または間接的に接続された第２画素電極と、を備え、
    　前記第１ゲートラインにゲート信号を供給する第１ゲートドライバおよび前記第２ゲートラインにゲート信号を供給する第２ゲートドライバの各々が、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、
    　前記第１ゲートドライバの少なくとも一部および前記第２ゲートドライバの少なくとも一部が、前記第１表示部と前記第２表示部とに挟まれた領域に形成されている表示装置。
  2. 　対向基板と、前記アレイ基板と前記対向基板とを所定の間隔をおいて貼り合わせるシール材と、前記アレイ基板と前記対向基板と前記シール材とにより囲まれた空間内に封入された表示媒体と、をさらに備える請求項１に記載の表示装置。
  3. 　前記対向基板の法線方向から見て、前記シール材と前記第１ゲートドライバおよび前記第２ゲートドライバとが重ならない位置に配置される請求項２に記載の表示装置。
  4. 　前記シール材が、前記第１表示部の外周を取り囲む第１シール材と、前記第２表示部の外周を取り囲む第２シール材と、を含む請求項３に記載の表示装置。
  5. 　前記第１シール材のうちの前記第２表示部に面する部分と、前記第２シール材のうちの前記第１表示部に面する部分と、を一つのシール材で共用する請求項４に記載の表示装置。
  6. 　前記シール材が、前記第１表示部および前記第２表示部の外周を一括して取り囲むシール材で構成される請求項３に記載の表示装置。
  7. 　前記対向基板の一面に遮光層が設けられ、
    　前記対向基板の法線方向から見て、前記遮光層と前記第１ゲートドライバ、および前記遮光層と前記第２ゲートドライバが、重なった位置に配置される請求項２から請求項６までのいずれか一項に記載の表示装置。
  8. 　前記第１ゲートラインの本数が前記第２ゲートラインの本数よりも少ない請求項２から請求項７までのいずれか一項に記載の表示装置。
  9. 　前記第１データラインおよび前記第２データラインにデータ信号を供給するデータドライバが、矩形状の前記アレイ基板の前記配列方向に対向する２辺のうち、前記第１表示部に近い側の１辺に配置される請求項８に記載の表示装置。
  10. 　前記アレイ基板が、前記第１データラインと第１データライン用端子とを接続する第１データ引き出し線と、前記第２データラインと第２データライン用端子とを接続する第２データ引き出し線と、前記第１ゲートドライバと外部接続端子とを接続する第１ゲートドライバ用信号線と、前記第２ゲートドライバと外部接続端子とを接続する第２ゲートドライバ用信号線と、をさらに備え、
    　前記第２データ引き出し線が、前記アレイ基板の前記配列方向と直交する方向に対向する２辺のうちの第１辺に配置され、
    　前記第１データ引き出し線、前記第１ゲートドライバ用信号線、および前記第２ゲートドライバ用信号線が、前記２辺のうちの第２辺に配置される請求項９に記載の表示装置。
  11. 　前記アレイ基板が、前記第１表示部に対応する前記対向基板上の第１対向電極にコモン信号を供給する第１コモン引き出し線をさらに備え、
    　前記第１コモン引き出し線の一部が、前記アレイ基板の一面における複数の第１データライン用端子と複数の第２データライン用端子とに挟まれた領域に配置される請求項９または請求項１０に記載の表示装置。
  12. 　前記アレイ基板が、前記第１データラインおよび前記第２データラインに対してデータ信号を供給するデータドライバを備え、
    　前記データドライバが、矩形状の前記アレイ基板の前記配列方向と直交する方向に対向する２辺のうちの第１辺に実装される請求項２から請求項８までのいずれか一項に記載の表示装置。
  13. 　前記アレイ基板が、前記第１ゲートドライバと外部接続端子とを接続する第１ゲートドライバ用信号線と、前記第２ゲートドライバと外部接続端子とを接続する第２ゲートドライバ用信号線と、をさらに備え、
    　前記第１ゲートドライバ用信号線の一部および前記第２ゲートドライバ用信号線の一部が、前記アレイ基板の一面における複数の第１データライン用端子と複数の第２データライン用端子とに挟まれた領域に配置される請求項１２に記載の表示装置。
  14. 　前記アレイ基板が、前記第１ゲートドライバと外部接続端子とを接続する複数の第１ゲートドライバ用信号線と、前記第２ゲートドライバと外部接続端子とを接続する複数の第２ゲートドライバ用信号線と、をさらに備え、
    　前記複数の第１ゲートドライバ用信号線および前記複数の第２ゲートドライバ用信号線のうち、前記第１ゲートドライバと前記第２ゲートドライバとで同一の機能を有する信号線が共有される請求項２から請求項１３までのいずれか一項に記載の表示装置。
  15. 　第１表示部と第２表示部とが一面に並んで配置されたアレイ基板を備え、
    　前記第１表示部が、前記第１表示部と前記第２表示部との配列方向に延在する複数の第１ゲートラインと、前記配列方向と交差する方向に延在する複数の第１データラインと、前記第１ゲートラインと前記第１データラインとに接続された第１薄膜トランジスタと、前記第１薄膜トランジスタに直接または間接的に接続された第１画素電極と、を備え、
    　前記第２表示部が、前記第１表示部と前記第２表示部との配列方向に延在する複数の第２ゲートラインと、前記配列方向と交差する方向に延在する複数の第２データラインと、前記第２ゲートラインと前記第２データラインとに接続された第２薄膜トランジスタと、前記第２薄膜トランジスタに直接または間接的に接続された第２画素電極と、を備え、
    　前記第１ゲートラインおよび前記第２ゲートラインにゲート信号を供給するゲートドライバが、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、前記ゲートドライバの少なくとも一部が、前記第１表示部と前記第２表示部とに挟まれた領域に形成される表示装置。
  16. 　前記第１ゲートラインの本数と前記第２ゲートラインの本数とが異なり、
    　前記ゲートドライバの複数の出力トランジスタのうち、一部の出力トランジスタに前記第１ゲートラインおよび前記第２ゲートラインの双方が接続され、残りの出力トランジスタに前記第１ゲートラインおよび前記第２ゲートラインのいずれか一方が接続され、
    　前記第１ゲートラインおよび前記第２ゲートラインのいずれか一方が接続された出力トランジスタに、負荷容量調整部が接続される請求項１５に記載の表示装置。
  17. 　前記ゲートドライバが、前記配列方向と交差する方向において、前記第１ゲートラインに接続された出力トランジスタを含む第１ゲートライン出力部と、前記第２ゲートラインに接続された出力トランジスタを含む第２ゲートライン出力部と、に分割される請求項１５または請求項１６に記載の表示装置。
  18. 　前記トランジスタの半導体層が、インジウム、ガリウム、および亜鉛を含む酸化物半導体で構成される請求項１から請求項１７までのいずれか一項に記載の表示装置。
PCT/JP2014/051467 2013-01-30 2014-01-24 表示装置 Ceased WO2014119478A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/764,198 US9443781B2 (en) 2013-01-30 2014-01-24 Display device
JP2014559651A JP6080316B2 (ja) 2013-01-30 2014-01-24 表示装置
CN201480006210.XA CN104956429B (zh) 2013-01-30 2014-01-24 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-015727 2013-01-30
JP2013015727 2013-01-30

Publications (1)

Publication Number Publication Date
WO2014119478A1 true WO2014119478A1 (ja) 2014-08-07

Family

ID=51262192

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/051467 Ceased WO2014119478A1 (ja) 2013-01-30 2014-01-24 表示装置

Country Status (4)

Country Link
US (1) US9443781B2 (ja)
JP (1) JP6080316B2 (ja)
CN (1) CN104956429B (ja)
WO (1) WO2014119478A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047446A (ko) * 2015-10-22 2017-05-08 삼성디스플레이 주식회사 플렉서블 표시 장치
JP2019219629A (ja) * 2018-06-22 2019-12-26 パナソニック液晶ディスプレイ株式会社 表示装置
JPWO2019021147A1 (ja) * 2017-07-27 2020-07-27 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
JP2020140039A (ja) * 2019-02-27 2020-09-03 株式会社ジャパンディスプレイ 表示装置
JP2020140038A (ja) * 2019-02-27 2020-09-03 株式会社ジャパンディスプレイ 表示装置
JP2021001926A (ja) * 2019-06-20 2021-01-07 株式会社ジャパンディスプレイ 表示装置
JPWO2022234382A1 (ja) * 2021-05-07 2022-11-10
EP3196941B1 (en) * 2014-09-16 2023-06-07 BOE Technology Group Co., Ltd. Array substrate and display device thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956429B (zh) * 2013-01-30 2017-10-03 夏普株式会社 显示装置
US10255863B2 (en) * 2014-04-02 2019-04-09 Samsung Display Co., Ltd. Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region
US10074323B2 (en) * 2015-06-18 2018-09-11 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN105259720B (zh) * 2015-10-23 2018-11-27 深超光电（深圳）有限公司 阵列基板以及使用该阵列基板的显示面板
KR102471672B1 (ko) 2015-11-13 2022-11-29 삼성전자주식회사 표시 제어 방법, 이를 구현한 디스플레이 패널, 디스플레이 장치 및 전자 장치
JP6847624B2 (ja) 2016-10-14 2021-03-24 株式会社ジャパンディスプレイ 表示装置
JP2018128487A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学パネル、電気光学装置および電子機器
US10481447B2 (en) * 2017-10-30 2019-11-19 A.U. Vista, Inc. LCD display device
JP2019113672A (ja) * 2017-12-22 2019-07-11 シャープ株式会社 表示制御装置、表示装置、および制御方法
JP2021512371A (ja) * 2018-02-01 2021-05-13 マッカートニー, リチャードMCCARTNEY, Richard カスタマイズされたディスプレイパネルを構築するための方法、システムおよび装置
CN108322579A (zh) * 2018-04-25 2018-07-24 维沃移动通信有限公司 一种移动终端
CN109581755A (zh) * 2018-12-18 2019-04-05 深圳市华星光电半导体显示技术有限公司 显示面板制造方法及显示面板
US12347402B2 (en) * 2019-01-09 2025-07-01 HKC Corporation Limited Display panel, driving method, and display device
CN116300217A (zh) * 2023-03-20 2023-06-23 奇瑞汽车股份有限公司 一种多联显示屏及制备方法
WO2025197176A1 (ja) * 2024-03-19 2025-09-25 ソニーグループ株式会社 表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005196212A (ja) * 2004-01-09 2005-07-21 Samsung Electronics Co Ltd 表示装置
JP2010079314A (ja) * 2009-12-25 2010-04-08 Mitsubishi Electric Corp 表示装置
WO2011043440A1 (ja) * 2009-10-08 2011-04-14 シャープ株式会社 液晶表示装置およびその製造方法
JP2011215380A (ja) * 2010-03-31 2011-10-27 Toppan Printing Co Ltd 表示パネル、この表示パネルを利用した大型表示パネル
WO2012002042A1 (ja) * 2010-06-30 2012-01-05 シャープ株式会社 表示装置
WO2012002043A1 (ja) * 2010-06-30 2012-01-05 シャープ株式会社 表示装置
US20120194773A1 (en) * 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Display apparatus and display set having the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582641B2 (ja) 1973-11-01 1983-01-18 株式会社クボタ コンバインの引起し搬送装置
JPS6075818A (ja) * 1983-10-01 1985-04-30 Jeco Co Ltd 液晶表示装置
US7006193B2 (en) * 1999-05-10 2006-02-28 Au Optronics Corporation Method of sealing two substrates with a non-epoxy or epoxy-acrylate sealant using laser radiation
JP2001255513A (ja) * 2000-03-13 2001-09-21 Minolta Co Ltd 液晶表示装置
JP2001255514A (ja) 2000-03-13 2001-09-21 Minolta Co Ltd 液晶表示装置
JP2002148604A (ja) * 2000-11-07 2002-05-22 Matsushita Electric Ind Co Ltd 液晶表示装置およびそれを用いた携帯型情報通信装置
JP2003216116A (ja) 2002-01-23 2003-07-30 Sharp Corp 表示装置およびその制御方法、ならびにそれを搭載した携帯情報機器
JP2003216059A (ja) * 2002-01-24 2003-07-30 Sharp Corp 表示素子およびその製造方法
US20040263763A1 (en) * 2002-01-28 2004-12-30 Kyoritsu Chemical & Co., Ltd. Sealing agent for LC dropping method for LCD panels
JP4139786B2 (ja) * 2004-02-17 2008-08-27 シャープ株式会社 表示装置およびその駆動方法
US7724341B2 (en) * 2005-03-18 2010-05-25 Sharp Kabushiki Kaisha Liquid crystal panel seal barrier and method of manufacturing the same
JP5084134B2 (ja) * 2005-11-21 2012-11-28 日本電気株式会社 表示装置及びこれらを用いた機器
TWI368798B (en) * 2007-06-12 2012-07-21 Au Optronics Corp Display panel with photo-curable sealant and manufacture method thereof
JP2009276547A (ja) 2008-05-14 2009-11-26 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器
KR101495214B1 (ko) * 2008-10-29 2015-03-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2012115052A1 (ja) 2011-02-25 2012-08-30 シャープ株式会社 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器
CN104956429B (zh) * 2013-01-30 2017-10-03 夏普株式会社 显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005196212A (ja) * 2004-01-09 2005-07-21 Samsung Electronics Co Ltd 表示装置
WO2011043440A1 (ja) * 2009-10-08 2011-04-14 シャープ株式会社 液晶表示装置およびその製造方法
JP2010079314A (ja) * 2009-12-25 2010-04-08 Mitsubishi Electric Corp 表示装置
JP2011215380A (ja) * 2010-03-31 2011-10-27 Toppan Printing Co Ltd 表示パネル、この表示パネルを利用した大型表示パネル
WO2012002042A1 (ja) * 2010-06-30 2012-01-05 シャープ株式会社 表示装置
WO2012002043A1 (ja) * 2010-06-30 2012-01-05 シャープ株式会社 表示装置
US20120194773A1 (en) * 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Display apparatus and display set having the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3196941B1 (en) * 2014-09-16 2023-06-07 BOE Technology Group Co., Ltd. Array substrate and display device thereof
KR102409906B1 (ko) * 2015-10-22 2022-06-17 삼성디스플레이 주식회사 플렉서블 표시 장치
KR20170047446A (ko) * 2015-10-22 2017-05-08 삼성디스플레이 주식회사 플렉서블 표시 장치
JP2022169661A (ja) * 2017-07-27 2022-11-09 株式会社半導体エネルギー研究所 表示装置
JP7128187B2 (ja) 2017-07-27 2022-08-30 株式会社半導体エネルギー研究所 表示装置
JPWO2019021147A1 (ja) * 2017-07-27 2020-07-27 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
JP7318078B2 (ja) 2017-07-27 2023-07-31 株式会社半導体エネルギー研究所 表示装置
JP2019219629A (ja) * 2018-06-22 2019-12-26 パナソニック液晶ディスプレイ株式会社 表示装置
JP2020140038A (ja) * 2019-02-27 2020-09-03 株式会社ジャパンディスプレイ 表示装置
JP2020140039A (ja) * 2019-02-27 2020-09-03 株式会社ジャパンディスプレイ 表示装置
JP7150637B2 (ja) 2019-02-27 2022-10-11 株式会社ジャパンディスプレイ 表示装置
JP7237649B2 (ja) 2019-02-27 2023-03-13 株式会社ジャパンディスプレイ 表示装置
JP2021001926A (ja) * 2019-06-20 2021-01-07 株式会社ジャパンディスプレイ 表示装置
JP7334074B2 (ja) 2019-06-20 2023-08-28 株式会社ジャパンディスプレイ 表示装置
JPWO2022234382A1 (ja) * 2021-05-07 2022-11-10

Also Published As

Publication number Publication date
CN104956429B (zh) 2017-10-03
CN104956429A (zh) 2015-09-30
US9443781B2 (en) 2016-09-13
JP6080316B2 (ja) 2017-02-15
JPWO2014119478A1 (ja) 2017-01-26
US20150364396A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
JP6080316B2 (ja) 表示装置
JP5770796B2 (ja) 液晶ディスプレイ装置
JP5976195B2 (ja) 表示装置
CN110888275B (zh) 显示装置及其制造方法
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
US9019460B2 (en) Liquid crystal display device
US9798203B2 (en) Semiconductor device and display device
CN102844803B (zh) 有源矩阵基板和显示装置
KR20140147932A (ko) 액정 디스플레이 장치와 이의 구동방법
US20130075766A1 (en) Thin film transistor device and pixel structure and driving circuit of a display panel
US9443885B2 (en) Semiconductor device and display device
JP6050379B2 (ja) 表示装置
US8259247B2 (en) Liquid crystal display device
US9063385B2 (en) Display panel
US9651836B2 (en) Display device
CN114994988B (zh) 显示基板和显示装置
WO2014054558A1 (ja) 半導体装置及び表示装置
US8773630B2 (en) Display device
KR20120113942A (ko) 액정표시장치용 어레이 기판
CN109960083A (zh) 液晶面板
CN102466910B (zh) 显示面板
TW202207191A (zh) 陣列基板及顯示裝置
JP2006154853A (ja) 半導体回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14745920

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014559651

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14764198

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14745920

Country of ref document: EP

Kind code of ref document: A1