WO2013168366A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2013168366A1
WO2013168366A1 PCT/JP2013/002598 JP2013002598W WO2013168366A1 WO 2013168366 A1 WO2013168366 A1 WO 2013168366A1 JP 2013002598 W JP2013002598 W JP 2013002598W WO 2013168366 A1 WO2013168366 A1 WO 2013168366A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
buffer layer
semiconductor device
collector
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/002598
Other languages
English (en)
French (fr)
Inventor
小山　和博
正清 住友
安史 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN201380024277.1A priority Critical patent/CN104285300A/zh
Priority to DE201311002352 priority patent/DE112013002352T5/de
Priority to US14/391,197 priority patent/US20150115316A1/en
Publication of WO2013168366A1 publication Critical patent/WO2013168366A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H10D84/409—Combinations of FETs or IGBTs with lateral BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Definitions

  • the present disclosure is formed on a common semiconductor substrate so that two functions of an insulated gate bipolar transistor (hereinafter simply referred to as IGBT) and a free wheel diode (hereinafter simply referred to as FWD) function as one element.
  • IGBT insulated gate bipolar transistor
  • FWD free wheel diode
  • the present invention relates to a semiconductor device (RC-IGBT).
  • a semiconductor device for driving a load such as a motor
  • a semiconductor device RC-
  • IGBT semiconductor device
  • an NMOS structure including a P-type base layer, an N + -type emitter layer, a gate structure, an emitter electrode, and the like is formed on the surface side of the N ⁇ -type drift layer.
  • An N-type buffer layer is formed on the back side of the drift layer, and a P-type collector layer is selectively formed on the opposite side of the buffer layer from the drift layer side.
  • a collector electrode electrically connected to the collector layer and the buffer layer is formed.
  • the semiconductor device has the following current-voltage characteristics (IV characteristics). That is, when the collector current I C is 0 A, the voltage V CE is 0 V, and in the region where the collector current I C is small, the voltage V CE increases. When more than sufficient collector current I C to cause conductivity modulation, voltage V CE is abruptly reduced.
  • Such a phenomenon is generally called a snapback phenomenon and is not preferable in practice.
  • the maximum value of the voltage V CE is abruptly reduced immediately before the voltage as is increased collector current I C is called snapback voltage.
  • Patent Documents 1 to 3 propose a structure for suppressing a snapback phenomenon in a semiconductor device formed on a common semiconductor substrate so that each of two functions of IGBT and FWD functions as one element. Has been.
  • the resistivity of the drift layer is ⁇ 1 ( ⁇ ⁇ cm)
  • the thickness of the drift layer is L1 ( ⁇ m)
  • the resistivity of the buffer layer is ⁇ 2 ( ⁇ ⁇ cm)
  • the buffer layer Is L2 ( ⁇ m) and 1 ⁇ 2 of the minimum width of the collector layer in the substrate plane direction is W2 ( ⁇ m)
  • Equation 1 ( ⁇ 1 / ⁇ 2) ⁇ (L1 ⁇ L2 / W2 2 ) ⁇ 1.6 It has been proposed to configure a semiconductor device to satisfy the above.
  • Patent Document 2 proposes a semiconductor device in which a p-type barrier layer having an opening formed immediately above the collector layer is formed on the drift layer side of the buffer layer.
  • the electrons are constricted by the opening, and the electrons can be concentrated in a region between the barrier layer and the collector layer in the buffer layer.
  • the voltage drop due to electrons can be increased, and the occurrence of the snapback phenomenon can be reduced. In other words, the snapback voltage can be reduced.
  • Patent Document 3 includes a large number of linear gate electrodes, and the cathode layer (buffer layer) when the direction parallel to the surface direction on the surface of the buffer layer opposite to the drift layer is the XY direction. ) Has a substantially uniform XY lattice distribution, and a semiconductor device is proposed in which the lattice constant in the Y direction is longer than the lattice constant in the X direction parallel to the linear gate electrode.
  • the semiconductor devices disclosed in Patent Documents 1 to 3 have the following problems. That is, in order to reduce the conduction loss when the IGBT is turned on, it is effective to reduce the thickness of the drift layer. However, when the IGBT is turned off, the depletion layer becomes a collector layer. In order to prevent this from happening, a structure that compensates for the space charge lost by increasing the impurity density of the buffer layer and thinning the drift layer is conceivable. In this case, for example, when a buffer layer is formed by doping impurities such as phosphorus, arsenic, and antimony that are general donors, the carrier density increases as the space charge density increases as the space charge density increases. The resistance value of the drift layer becomes small.
  • the width of the collector layer is widened, a region in which only a voltage equal to or lower than the built-in voltage is applied in the PN junction formed between the collector layer and the buffer layer is widened. That is, the PN junction into which holes are injected becomes narrower than the entire PN junction formed between the collector layer and the buffer layer. And since the interval between adjacent PN junctions into which holes are injected becomes wide, a large distribution bias occurs in the carrier density (holes and electrons) during operation, and as a result of current concentration, the device is likely to be destroyed. A problem occurs. In addition, since the PN junction region into which holes are injected becomes narrow, the effective area that functions as the IGBT is reduced, and there is a problem that the conduction loss of the IGBT is increased.
  • the impurity density of the buffer layer is simply reduced.
  • the leakage current increases because the depletion layer reaches the collector layer even when the reverse voltage is low. That is, there is a problem that the blocking voltage (breakdown voltage) is lowered.
  • the OFF state is a state in which neither IGBT nor FWD is turned on, and a potential lower than a predetermined threshold potential is applied to the gate electrode while applying a higher potential to the collector electrode than the emitter electrode. .
  • the present disclosure simultaneously improves all items of snapback phenomenon, IGBT and FWD conduction loss, current concentration, and breakdown voltage reduction in a semiconductor device formed on a common semiconductor substrate so as to have two functions of IGBT and FWD.
  • An object of the present invention is to provide a semiconductor device that can be used.
  • the semiconductor device is formed in a first conductivity type drift layer, a second conductivity type base layer formed in a surface layer portion of the drift layer, and a surface layer portion of the base layer.
  • a collector layer a portion of the base layer sandwiched between the drift layer and the emitter layer as a channel region, a gate insulating film in contact with the channel region, and a gate formed on the gate insulating film
  • An electrode a first electrode electrically connected to the base layer and the emitter layer; and a second electrode electrically connected to the buffer layer and the collector layer.
  • the buffer layer has a carrier density smaller than the space charge density.
  • the buffer layer is smaller than the conventional semiconductor device.
  • the resistance value can be increased. That is, it is possible to suppress the snapback phenomenon while reducing the conduction loss of the IGBT, and it is also possible to suppress the decrease in breakdown voltage.
  • conduction loss and current concentration can be suppressed. That is, the trade-off relationship among all items of the snapback phenomenon, IGBT and FWD conduction loss, current concentration, and breakdown voltage reduction can be improved at the same time.
  • the buffer layer may provide a level in the frozen region and a level in the extrinsic region. According to this, the temperature dependence of the resistance value of the buffer layer can be reduced.
  • FIG. 1 is a diagram illustrating a cross-sectional configuration of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration of the semiconductor device according to the third embodiment of the present disclosure.
  • the semiconductor device of this embodiment is formed so that one element formed on a common semiconductor substrate 1 has two functions of IGBT and FWD.
  • the semiconductor substrate 1 has an N ⁇ type drift layer 2.
  • a P-type base layer 3 is formed on the surface layer portion of the drift layer 2.
  • a plurality of trenches 4 penetrating the base layer 3 and reaching the drift layer 2 are extended in stripes in a predetermined direction (in this embodiment, a direction perpendicular to the paper surface).
  • a gate insulating film 5 made of a thermal oxide film or the like and a gate electrode 6 made of doped Poly-Si or the like are sequentially formed on the side walls of the trench 4. That is, a trench gate structure including the trench 4, the gate insulating film 5, and the gate electrode 6 is formed.
  • a channel region serving as an inversion layer is formed in a portion of the base layer 3 in contact with the trench 4.
  • the surface of the portion of the base layer 3 that contacts the wall surface of the trench 4 corresponds to the surface of the channel region of the present disclosure.
  • an N + -type emitter layer 7 is formed on the surface layer portion of the base layer 3 so as to be in contact with the side surface of the trench 4, and a P + -type body layer 8 is formed at a position away from the side surface of the trench 4. Is formed.
  • the emitter layer 7 extends in a rod shape so as to be in contact with the side surface of the trench 4 along the longitudinal direction of the trench 4, and has a structure that terminates inside the tip of the trench 4.
  • the body layer 8 is sandwiched between two emitter layers 7 and extends in a rod shape along the longitudinal direction of the trench 4 (that is, the emitter layer 7), and terminates inside the tip of the trench 4.
  • the emitter layer 7 and the body layer 8 have a higher impurity density than that of the base layer 3 and are structured to terminate in the base layer 3.
  • the base layer 3 and the body layer 8 are configured by doping impurities such as boron, and the emitter layer 7 is configured by doping impurities such as phosphorus, arsenic, and antimony. That is, the base layer 3, the emitter layer 7 and the body layer 8 are at a level indicating 100% activation rate at the operating temperature of the semiconductor device (for example, ⁇ 40 to 150 ° C.), in other words, extrinsic. It is a level located in the region. Usually, it may not be specified to use a level indicating 100% activation rate in the semiconductor field, but this is omitted because it is common sense.
  • An interlayer insulating film 9 made of BPSG or the like is formed on the base layer 3.
  • a contact hole 9 a is formed in the interlayer insulating film 9, and a part of the emitter layer 7 and the body layer 8 are exposed from the interlayer insulating film 9.
  • An emitter electrode 10 is formed on the interlayer insulating film 9, and the emitter electrode 10 is electrically connected to the emitter layer 7 and the body layer 8 (base layer 3) through a contact hole 9a. .
  • an N-type buffer layer 11 is formed on the back side of the drift layer 2.
  • the configuration of the buffer layer 11 of the present embodiment will be specifically described.
  • the buffer layer 11 has a carrier density smaller than the space charge density. That is, the level activation energy in the buffer layer 11 is set larger than the thermal energy at the operating temperature at the operating temperature of the semiconductor device. In other words, the buffer layer 11 has a deep level showing an activation rate of less than 100% at the operating temperature of the semiconductor device. Furthermore, in other words, the buffer layer 11 is at a level located in the frozen region at the operating temperature of the semiconductor device.
  • Such a buffer layer 11 is configured by doping at least one of impurities such as Bi, Mg, Ta, Pb, Te, Se, N, C, Ge, Sr, Cs, Ba, and S, for example. .
  • the level of the buffer layer 11 in the present embodiment is a level at which a part works as a carrier. That is, the level of the buffer layer 11 is different from a so-called lifetime killer of a level located in the vicinity of MidGap formed in order to shorten the lifetime of minority carriers. It is also different from relatively deep levels such as C and Fe that compensate for majority carriers used in HFETs such as GaN.
  • a P + -type collector layer 12 is selectively formed on the opposite side of the buffer layer 11 from the drift layer 2 side. That is, the side opposite to the drift layer 2 side of the buffer layer 11 is configured such that the buffer layers 11 and the collector layers 12 are alternately arranged in the cross section shown in FIG.
  • a collector electrode 13 is formed on the opposite side of the buffer layer 11 to the drift layer 2 side so that the collector layer 12 and the buffer layer 11 are short-circuited.
  • the N type corresponds to the first conductivity type of the present disclosure
  • the P type corresponds to the second conductivity type of the present disclosure
  • the emitter electrode 10 corresponds to the first electrode of the present disclosure
  • the collector electrode 13 corresponds to the second electrode of the present disclosure.
  • the buffer layer 11 is configured so that the carrier density is smaller than the space charge density as described above, even if the space charge density of the buffer layer 11 is increased, the carrier density of the buffer layer 11 is increased. Can be suppressed. That is, the resistance value of the buffer layer 11 can be increased. Therefore, the voltage drop when electrons flow from the buffer layer 11 to the second electrode 13 can be increased, and the IGBT can be turned on while suppressing the snapback phenomenon.
  • the OFF state is a state in which neither IGBT nor FWD is ON, and a potential lower than a predetermined threshold potential is applied to the gate electrode 6 while applying a potential higher than that of the emitter electrode 10 to the collector electrode 13. Is the case.
  • the operation when the FWD is turned on will be described.
  • a potential lower than the threshold potential is applied to the gate electrode 6 and a potential lower than the emitter electrode 10 is applied to the collector electrode 13
  • electrons are injected from the portion of the collector electrode 13 in contact with the buffer layer 11, and the emitter Holes are injected from the electrode 10 and the FWD is turned on.
  • the buffer layer 11 is configured as described above and the collector layer 12 is not wide, conduction loss and current concentration can be suppressed.
  • the emitter electrode 10 corresponds to the anode electrode
  • the collector electrode 13 corresponds to the cathode electrode.
  • the carrier density is made smaller than the space charge density of the buffer layer 11. For this reason, even if the space charge density of the buffer layer 11 is increased, the resistance value can be suppressed from decreasing. Therefore, even if the semiconductor layer having a large space charge density is used to reduce the thickness of the drift layer 2 in order to suppress the conduction loss of the IGBT and to prevent the depletion layer from reaching the collector layer 12, the buffer layer is higher than that of the conventional semiconductor device. 11 can be increased. That is, it is possible to suppress the snapback phenomenon while reducing the conduction loss of the IGBT, and it is also possible to suppress the decrease in breakdown voltage.
  • the trade-off relationship among all items of the snapback phenomenon, IGBT and FWD conduction loss, current concentration, and breakdown voltage reduction can be improved at the same time.
  • the semiconductor device can be manufactured only by changing the type of impurities constituting the buffer layer 11 as compared with the conventional semiconductor device in which the barrier layer is formed, and the manufacturing process is not increased. Therefore, the manufacturing cost does not increase.
  • the buffer layer 11 of this embodiment is configured by two types of levels having different depths. Specifically, at the operating temperature of the semiconductor device, it is composed of a level in the freezing region and a level in the extrinsic region. The level of the extrinsic region is configured by doping with phosphorus, arsenic, antimony, or the like.
  • the temperature dependence of the resistance value in the buffer layer 11 can be reduced. That is, the carrier density of the level in the frozen region varies greatly depending on the operating temperature of the semiconductor device. In other words, the resistance value of the buffer layer 11 varies greatly depending on the operating temperature of the semiconductor device. For this reason, when the buffer layer 11 is composed only of levels in the frozen region, for example, the activation rate of the lower limit temperature at the operating temperature of the semiconductor device is 1%, and the activation rate of the upper limit temperature is 10%. In such a case, the resistance value of the buffer layer 11 changes up to 10 times within the operating temperature range.
  • the total activation rate is The lower limit temperature is 50.5%, and the upper limit temperature is 55%. That is, the rate of change of the resistance value of the buffer layer 11 can be reduced to 1.09 times.
  • the impurity density located at the level of the frozen region is preferably changed as appropriate according to the use environment of the semiconductor device.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration of the semiconductor device according to the present embodiment.
  • an N + -type cathode layer 14 having a carrier density larger than that of the buffer layer 11 is formed in a portion of the buffer layer 11 sandwiched between the collector layers 12.
  • the collector layer 12 and the cathode layer 14 are alternately formed on the opposite side of the buffer layer 11 from the drift layer 2 side.
  • the cathode layer 14 is configured by doping, for example, phosphorus, arsenic, antimony, or the like.
  • the contact resistance between the buffer layer 11 (cathode layer 14) and the collector electrode 13 can be reduced. Further, since the carrier density (electrons) of the cathode layer 14 is large, it is possible to increase the electrons injected from the collector electrode 13 (cathode layer 14) during the FWD operation. Therefore, the conduction loss during the FWD operation can be further reduced.
  • the first conductivity type may be P-type and the second conductivity type may be N-type.
  • the buffer layer 11 is configured by being doped with at least one impurity such as Ga, In, Tl, Be, Cu, Zn, Co, and the like.
  • the level of the buffer layer 11 may be formed by applying thermal or mechanical stress, or may be formed by irradiating proton beam, helium, tritium, or the like.
  • the semiconductor device including the trench gate type IGBT has been described.
  • a semiconductor device including the planar gate type IGBT may be used.
  • the emitter layer 7 and the body layer 8 are formed on the surface layer portion of the base layer 3, and the gate insulating film is formed on the surface of the base layer 3 where the emitter layer 7 and the body layer 8 are not formed.
  • a gate electrode 6 is formed via 5. Therefore, a portion of the surface of the base layer 3 where the emitter layer 7 and the body layer 8 are not formed corresponds to the surface of the base layer 3 of the present disclosure.
  • the vertical semiconductor device in which a current flows in the thickness direction of the drift layer 2 has been described.
  • a horizontal semiconductor device in which a current flows in the plane direction of the drift layer 2 can also be used.
  • the cathode layer 14 may be formed in a region sandwiched between the collector layers 12 in the buffer layer 11 while configuring the buffer layer 11 using two different levels.

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　半導体装置は、第１導電型のドリフト層（２）と、前記ドリフト層（２）上に形成された第２導電型のベース層（３）と、前記ベース層（３）の表層部に形成された第１導電型のエミッタ層（７）と、前記ドリフト層（２）のうち前記ベース層（３）と離間した第１導電型のバッファ層（１１）と、前記バッファ層（１１）中に選択的に形成された第２導電型のコレクタ層（１２）と、前記ベース層（３）のうち前記ドリフト層（２）と前記エミッタ層（７）との間のチャネル領域に接触するゲート絶縁膜（５）と、前記ゲート絶縁膜（５）上に形成されたゲート電極（６）と、前記ベース層（３）および前記エミッタ層（７）と電気的に接続される第１電極（１０）と、前記バッファ層（１１）および前記コレクタ層（１２）と電気的に接続される第２電極（１３）とを備える。前記バッファ層（１１）では、空間電荷密度よりキャリア密度が小さい。

Description

半導体装置 関連出願の相互参照
　本開示は、２０１２年５月７日に出願された日本出願番号２０１２－１０６０１３号に基づくもので、ここにその記載内容を援用する。
　本開示は、共通の半導体基板に絶縁ゲートバイポーラトランジスタ（以下では、単にＩＧＢＴという）およびフリホイールダイオード（以下では、単にＦＷＤという）のそれぞれ２つの機能を一つの素子で機能するように形成された半導体装置（ＲＣ－ＩＧＢＴ）に関するものである。
　従来より、モータ等の負荷を駆動するためのインバータ回路を構成するものとして、共通の半導体基板にＩＧＢＴおよびＦＷＤのそれぞれ２つの機能を一つの素子で機能するように形成された半導体装置（ＲＣ－ＩＧＢＴ）が提案されている。具体的には、この半導体装置では、Ｎ－型のドリフト層の表面側には、Ｐ型のベース層、Ｎ＋型のエミッタ層、ゲート構造、エミッタ電極等で構成されるＮＭＯＳ構造が形成されている。そして、ドリフト層の裏面側にはＮ型のバッファ層が形成され、バッファ層のうちドリフト層側と反対側にＰ型のコレクタ層が選択的に形成されている。さらに、コレクタ層およびバッファ層と電気的に接続されるコレクタ電極が形成されている。
　このような半導体装置では、ゲート構造のゲート電極に所定電位が印加されるとベース層にＮ型のチャネル領域が形成される。そして、エミッタ電極からチャネル領域を介してドリフト層に電子が供給され、ドリフト層へ供給された電子はバッファ層を介してコレクタ電極へ流れる。コレクタ層とバッファ層とがコレクタ電極によって短絡されており、バッファ層はＮ型であるのに対してコレクタ層はＰ型であるためである。そして、この電子がバッファ層を通過する際にバッファ層の抵抗によって電圧降下が発生する。この発生する電圧がコレクタ層とバッファ層との間に構成されるＰＮ接合のビルトイン電圧以上となると、コレクタ層からバッファ層にホールが注入される。そして、注入されたホールはドリフト層に供給されてドリフト層の伝導度が変調する。これにより、コレクタ電極とエミッタ電極との間に印加する電圧ＶＣＥが小さくなり、ＩＧＢＴがオン状態となる。
　このため、この半導体装置（ＲＣ－ＩＧＢＴ）のＩＧＢＴをオン状態にして低いＶＣＥを得るには、コレクタ層とバッファ層とにより構成されるＰＮ接合にかかる電圧をビルトイン電圧にするのに十分な電子電流が必要である。言い換えると、ビルトイン電圧にするのに不十分な小さな電子電流しか流れない場合は、伝導度変調は起こらず、電圧ＶＣＥは大きなままである。
　これは半導体装置（ＲＣ－ＩＧＢＴ）は以下に示す電流-電圧特性（I-V特性）があることを意味している。すなわち、コレクタ電流ＩＣが０Ａでは電圧ＶＣＥは０Ｖであり、コレクタ電流ＩＣが小さい領域では電圧ＶＣＥは大きくなる。そして、伝導度変調を起こさせるのに十分なコレクタ電流ＩＣを超えると、電圧ＶＣＥは急激に小さくなる。
　このような現象は、一般的にスナップバック現象と呼ばれており、実用上好ましくない。なお、コレクタ電流ＩＣを大きくしていくにつれて電圧ＶＣＥが急激に小さくなる直前の電圧の極大値はスナップバック電圧と呼ばれている。
　このため、例えば、特許文献１～３に、共通の半導体基板にＩＧＢＴおよびＦＷＤのそれぞれ２つの機能を一つの素子で機能するように形成された半導体装置において、スナップバック現象を抑制する構造が提案されている。
　具体的には、特許文献１には、ドリフト層の抵抗率をρ１（Ω・ｃｍ）、ドリフト層の厚さをＬ１（μｍ）、バッファ層の抵抗率をρ２（Ω・ｃｍ）、バッファ層の厚さをＬ２（μｍ）、コレクタ層の基板平面方向の最小幅の１／２をＷ２（μｍ）としたとき、次式（数１）（ρ１
／ρ２）×（Ｌ１・Ｌ２／Ｗ２２）＜１．６
を満たすように半導体装置を構成することが提案されている。
　また、特許文献２には、バッファ層におけるドリフト層側において、コレクタ層の直上に開口部が形成されたｐ型のバリア層を形成してなる半導体装置が提案されている。
　これによれば、電子が開口部により狭窄され、バッファ層中のバリア層とコレクタ層との間の領域に電子を集中させることができる。これにより、電子による電圧降下を大きくできるのでスナップバック現象の発生を低減できる。言い換えると、スナップバック電圧を小さくできる。
　さらに、特許文献３には、多数の線状ゲート電極を備え、バッファ層のうちドリフト層と反対側の面において、面方向に平行な方向をＸ－Ｙ方向としたとき、カソード層（バッファ層）をほぼ一様なＸＹ格子状分布とするとともに、Ｙ方向の格子定数を線状ゲート電極と平行なＸ方向の格子定数よりも長くしてなる半導体装置が提案されている。
　しかしながら、上記特許文献１～３の半導体装置では、次のような問題がある。すなわち、ＩＧＢＴがオンされているときの導通損失を低減するためには、ドリフト層の厚さを薄くするのが有効な手段であるが、ＩＧＢＴがオフされているときに空乏層がコレクタ層に達しないようにするためにはバッファ層の不純物密度を大きくし、ドリフト層を薄くすることで失った空間電荷を補填する構造が考えられる。この場合、例えば、一般的なドナーであるリン、ヒ素、アンチモン等の不純物をドープしてバッファ層を構成した場合には、空間電荷密度を大きくすると空間電荷密度と同様にキャリア密度が大きくなるため、ドリフト層の抵抗値が小さくなる。
　したがって、ＩＧＢＴの導通損失を低減しつつ、スナップバック現象を抑制するためには、例えば、コレクタ層の幅を広くし、電子が通過する経路を長くすることによって電子に起因する電圧降下を大きくしなければならない。
　しかしながら、この構造では、コレクタ層の幅を広くしているため、コレクタ層とバッファ層との間に構成されるＰＮ接合のうちビルトイン電圧以下の電圧しか印加されない領域が広くなる。すなわち、ホールが注入されるＰＮ接合はコレクタ層とバッファ層との間に構成されるＰＮ接合全体に対して狭くなる。そして、ホールが注入される隣接するＰＮ接合同士の間隔が広くなるため、動作中のキャリア密度（ホールおよび電子）に大きな分布の偏りが生じ、電流集中が起きる結果として素子が破壊されやすくなるという問題が発生する。また、ホールが注入されるＰＮ接合の領域が狭くなるため、ＩＧＢＴとして機能する有効面積が小さくなり、ＩＧＢＴの導通損失が増加するという問題も発生する。
　また、ＦＷＤがオンされているときには、コレクタ電極に接した部分のバッファ層（カソード層）から電子がドリフト層内に注入されると共にホールがドリフト層の表面側に位置するベース層から注入される。
　この場合、上記半導体装置では、コレクタ層の幅を広くするためにＦＷＤ動作時に電子の注入されない領域が大きくなる。つまり、ＦＷＤとして機能する有効面積が小さくなり、ＦＷＤの導通損失が増加するという問題が発生する。そして、動作中のＦＷＤのキャリア密度にも大きな分布の偏りが生じ、電流集中が起きる結果として素子が破壊されやすくなるという問題も発生する。
　また、ＩＧＢＴの導通損失を低減しつつ、スナップバック現象を抑制するために、バッファ層の抵抗値を大きくすることも考えられる。これによれば、バッファ層の抵抗値を大きくしているために電子に起因する電圧降下を大きくすることができ、コレクタ層の幅を広くしなくてもよいため、ＩＧＢＴおよびＦＷＤの導通損失を低減しつつ、スナップバック現象を抑制できる。
　しかしながら、一般的なドナーであるリン、ヒ素、アンチモン等の不純物をドープして抵抗値の小さいバッファ層を構成する場合、単純にバッファ層の不純物密度を小さくすることになる。この場合、オフ状態において、ベース層およびドリフト層で構成されるＰＮ接合に逆方向電圧が印加されると、空乏層が低い逆方向電圧でもコレクタ層に達して漏れ電流が増加することになる。つまり、阻止電圧（耐圧）が低下するという問題がある。なお、オフ状態とは、ＩＧＢＴもＦＷＤもオンされていない状態であり、コレクタ電極にエミッタ電極より高い電位を印加しつつ、ゲート電極に所定の閾値電位より低い電位を印加している場合である。
　以上説明したように、スナップバック現象、ＩＧＢＴおよびＦＷＤの導通損失、電流集中、耐圧低下等の問題は全てトレードオフの関係にある。そして、上記特許文献１～３の半導体装置では、いくつかの項目のトレードオフの関係は改善可能かもしれないが、全てのトレードオフの関係を同時に改善することはできないという問題がある。
特開２００７－２８８１５８号公報 特開２０１１－１１４０２７号公報 特開２０１１－１５５０９２号公報
　本開示は、共通の半導体基板にＩＧＢＴおよびＦＷＤの２つの機能を有するように形成された半導体装置において、スナップバック現象、ＩＧＢＴおよびＦＷＤの導通損失、電流集中、耐圧低下の全ての項目を同時に改善できる半導体装置を提供することを目的とする。
　本開示の一例の態様において、半導体装置は、第１導電型のドリフト層と、前記ドリフト層の表層部に形成された第２導電型のベース層と、前記ベース層の表層部に形成された第１導電型のエミッタ層と、前記ドリフト層のうち前記ベース層と離間した位置に形成された第１導電型のバッファ層と、前記バッファ層中に選択的に形成された第２導電型のコレクタ層と、前記ベース層のうち前記ドリフト層と前記エミッタ層との間に挟まれた部分をチャネル領域として、当該チャネル領域に接触するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ベース層および前記エミッタ層と電気的に接続される第１電極と、前記バッファ層および前記コレクタ層と電気的に接続される第２電極とを備える。前記バッファ層は、空間電荷密度よりキャリア密度が小さくされている。
　上記の半導体装置において、バッファ層の空間電荷密度を大きくしても抵抗値が小さくなることを抑制できる。このため、ＩＧＢＴの導通損失を抑制するためにドリフト層を薄くし、空乏層がコレクタ層に達することを抑制するために大きな空間電荷密度を有する半導体装置としても、従来の半導体装置よりバッファ層の抵抗値を大きくできる。つまり、ＩＧＢＴの導通損失を低減しつつ、スナップバック現象を抑制することができ、さらに、耐圧の低下も抑制できる。また、コレクタ層の幅を広くする必要もないため、導通損失および電流集中を抑制できる。すなわち、スナップバック現象、ＩＧＢＴおよびＦＷＤの導通損失、電流集中、耐圧低下の全ての項目間のトレードオフの関係を同時に改善できる。
　代案として、前記バッファ層は、凍結領域にある準位と、外因性領域にある準位を提供してもよい。これによれば、バッファ層の抵抗値についての温度依存性の低減を図ることができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図1は、本開示の第１実施形態における半導体装置の断面構成を示す図であり、 図２は、本開示の第３実施形態における半導体装置の断面構成を示す図である。
（第１実施形態）
　本開示の第１実施形態について図面を参照しつつ説明する。図１に示されるように、本実施形態の半導体装置は、共通の半導体基板１に形成された一つの素子がＩＧＢＴおよびＦＷＤの二つの機能をもつように形成されている。
　具体的には、半導体基板１はＮ－型のドリフト層２を有している。そして、ドリフト層２の表層部にはＰ型のベース層３が形成されている。また、ベース層３を貫通してドリフト層２に達する複数のトレンチ４が所定方向（本実施形態では紙面垂直方向）にストライプ状に延設されている。このトレンチ４の側壁には、それぞれ熱酸化膜等からなるゲート絶縁膜５とドープトＰｏｌｙ－Ｓｉ等からなるゲート電極６とが順に形成されている。すなわち、トレンチ４、ゲート絶縁膜５、ゲート電極６からなるトレンチゲート構造が形成されている。
　なお、具体的には後述するが、ゲート電極６に所定電位が印加されるとベース層３のうちトレンチ４と接する部分に反転層となるチャネル領域が形成される。本実施形態では、ベース層３のうちトレンチ４の壁面に接する部分の表面が本開示のチャネル領域の表面に相当する。
　また、ベース層３の表層部には、トレンチ４の側面に接するようにＮ＋型のエミッタ層７が形成されていると共に、トレンチ４の側面から離間した位置にＰ＋型のボディ層８が形成されている。具体的には、エミッタ層７は、トレンチ４の長手方向に沿ってトレンチ４の側面に接するように棒状に延設され、トレンチ４の先端よりも内側で終端する構造とされている。また、ボディ層８は、２つのエミッタ層７に挟まれてトレンチ４の長手方向（つまりエミッタ層７）に沿って棒状に延設されており、トレンチ４の先端よりも内側で終端する構造とされている。これらエミッタ層７とボディ層８は、ベース層３よりも高不純物密度とされており、ベース層３内で終端する構造とされている。
　なお、ベース層３およびボディ層８は、例えば、ボロン等の不純物がドープされて構成され、エミッタ層７は、例えば、リン、ヒ素、アンチモン等の不純物がドープされて構成されている。すなわち、これらベース層３、エミッタ層７、ボディ層８は、半導体装置の動作温度（例えば、－４０～１５０℃）において、１００％活性化率を示す準位とされており、言い換えると外因性領域に位置する準位とされている。通常、半導体分野において１００％活性化率を示す準位を使用することは明記されていないかもしれないが、これは常識とされているために省略されているのである。
　そして、ベース層３の上にはＢＰＳＧ等で構成される層間絶縁膜９が形成されている。この層間絶縁膜９にはコンタクトホール９ａが形成されており、エミッタ層７の一部およびボディ層８が層間絶縁膜９から露出している。そして、層間絶縁膜９の上にはエミッタ電極１０が形成されており、このエミッタ電極１０はコンタクトホール９ａを介してエミッタ層７およびボディ層８（ベース層３）に電気的に接続されている。
　また、ドリフト層２の裏面側にはＮ型のバッファ層１１が形成されている。ここで、本実施形態のバッファ層１１の構成について、具体的に説明する。
　本実施形態の、バッファ層１１は、空間電荷密度よりキャリア密度が小さくされている。すなわち、バッファ層１１における準位の活性化エネルギーは、半導体装置の動作温度において、動作温度の熱エネルギーよりも大きくされている。言い換えると、バッファ層１１は、半導体装置の動作温度において、１００％未満の活性化率を示す深い準位とされている。さらに、言い換えると、バッファ層１１は、半導体装置の動作温度において、凍結領域に位置する準位とされている。このようなバッファ層１１は、例えば、Ｂｉ、Ｍｇ、Ｔａ、Ｐｂ、Ｔｅ、Ｓｅ、Ｎ、Ｃ、Ｇｅ、Ｓｒ、Ｃｓ、Ｂａ、Ｓ等の不純物の少なくとも１つがドープされることで構成される。
　なお、本実施形態におけるバッファ層１１の準位は、一部がキャリアとして働く準位のことである。すなわち、バッファ層１１の準位は、少数キャリアのライフタイムを短くさせるために形成されるＭｉｄＧａｐ付近に位置する準位のいわゆるライフタイムキラーとは異なるものである。また、ＧａＮ等のＨＦＥＴ等において用いられる多数キャリアを補償するＣ、Ｆｅ等の比較的深い準位とも異なるものである。
　また、バッファ層１１のうちドリフト層２側と反対側には、Ｐ＋型のコレクタ層１２が選択的に形成されている。すなわち、バッファ層１１のうちドリフト層２側と反対側は、図１に示す断面において、バッファ層１１とコレクタ層１２とが交互に配置された構成とされている。そして、バッファ層１１のうちドリフト層２側と反対側には、コレクタ層１２とバッファ層１１とが短絡するようにコレクタ電極１３が形成されている。
　以上が本実施形態における半導体装置の構成である。なお、本実施形態では、Ｎ型が本開示の第１導電型に相当し、Ｐ型が本開示の第２導電型に相当している。また、エミッタ電極１０が本開示の第１電極に相当し、コレクタ電極１３が本開示の第２電極に相当する。
　次に、上記半導体装置の作動について説明する。まず、ＩＧＢＴをオンさせるときの作動について説明する。
　上記半導体装置では、ゲート電極６に所定電位が印加されると、ベース層３のうちトレンチ４に配置されたゲート絶縁膜５と接する部分にＮ型のチャネル領域が形成される。そして、コレクタ電極１３がエミッタ電極１０よりも高い電位となるようにコレクタ電極－エミッタ電極間に電圧ＶＣＥが印加されると、エミッタ電極１０から電子がエミッタ層７、チャネル領域、ドリフト層２、バッファ層１１、第２電極１３に流れる。
　この場合、バッファ層１１は、上記のように、空間電荷密度よりキャリア密度が小さくなるように構成されているため、バッファ層１１の空間電荷密度を大きくしてもバッファ層１１のキャリア密度が大きくなることを抑制できる。つまり、バッファ層１１の抵抗値を大きくできる。したがって、電子がバッファ層１１から第２電極１３に流れる際の電圧降下を大きくすることができ、スナップバック現象を抑制しつつ、ＩＧＢＴをオンできる。
　次に、半導体装置のオフ状態について説明する。なお、オフ状態とは、ＩＧＢＴもＦＷＤもオンされていない状態であり、コレクタ電極１３にエミッタ電極１０より高い電位を印加しつつ、ゲート電極６に所定の閾値電位より低い電位を印加している場合である。
　この場合、ベース層３およびドリフト層２で構成されるＰＮ接合に逆方向電圧が印加されることになり、空乏層が広がる。そして、空乏層がバッファ層１１に達すると、空乏層中におけるバッファ層１１の準位がフェルミ準位より高くなり、１００％の準位がイオン化する空間電荷領域が構成され、耐圧の低下も抑制できる。（例えば、S.M.Sze and Kwok K.NG, Physics of Semiconductor Devices 3rd Editon, A John Wiley & Sons,INC.2007年, P.136-139参照）。
　続いて、ＦＷＤがオンされるときの作動について説明する。ゲート電極６に閾値電位より低い電位が印加されると共にコレクタ電極１３にエミッタ電極１０より低い電位が印加されると、コレクタ電極１３のうちバッファ層１１と接する部分から電子が注入されると共に、エミッタ電極１０からホールが注入され、ＦＷＤがオンされる。この場合、上記のようにバッファ層１１が構成されており、コレクタ層１２の幅が広くないため、導通損失および電流集中を抑制できる。なお、この状態では、エミッタ電極１０がアノード電極に相当し、コレクタ電極１３がカソード電極に相当する。
　以上説明したように、本実施形態では、バッファ層１１の空間電荷密度よりキャリア密度が小さくされている。このため、バッファ層１１の空間電荷密度を大きくしても抵抗値が小さくなることを抑制できる。したがって、ＩＧＢＴの導通損失を抑制するためにドリフト層２を薄くし、空乏層がコレクタ層１２に達することを抑制するために大きな空間電荷密度を有する半導体装置としても、従来の半導体装置よりバッファ層１１の抵抗値を大きくできる。つまり、ＩＧＢＴの導通損失を低減しつつ、スナップバック現象を抑制することができ、さらに、耐圧の低下も抑制できる。
　また、コレクタ層１２の幅を広くする必要もないため、導通損失および電流集中も抑制できる。
　すなわち、本実施形態の半導体装置では、スナップバック現象、ＩＧＢＴおよびＦＷＤの導通損失、電流集中、耐圧低下の全ての項目間のトレードオフの関係を同時に改善できる。
　また、上記半導体装置は、バリア層が形成された従来の半導体装置と比較して、バッファ層１１を構成する不純物の種類を変更するのみで製造することができ、製造工程が増加することもないため、製造コストも増加しない。
　（第２実施形態）
　本開示の第２実施形態について説明する。本実施形態は、第１実施形態に対してバッファ層１１の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。なお、本実施形態における半導体装置の断面構成は図１と同様である。
　本実施形態のバッファ層１１は、２種類の深さの異なる準位によって構成されている。具体的には、半導体装置の動作温度において、凍結領域にある準位と外因性領域にある準位とによって構成されている。なお、外因性領域の準位は、リン、ヒ素、アンチモン等がドープされることによって構成される。
　これによれば、バッファ層１１における抵抗値の温度依存性を低減できる。すなわち、凍結領域にある準位は、半導体装置の動作温度によってキャリア密度が大きく変化する。言い換えると、半導体装置の動作温度によってバッファ層１１の抵抗値の変化が非常に大きくなる。このため、バッファ層１１を凍結領域にある準位のみで構成した場合、例えば、半導体装置の動作温度における下限温度の活性化率が１％であり、上限温度の活性化率が１０％になるような場合には、動作温度範囲内において、バッファ層１１の抵抗値が最大１０倍変化する。
　しかしながら、例えば、バッファ層１１を凍結領域の準位に位置する不純物密度と外因性領域の準位に位置する不純物密度との比率を１：１として構成した場合には、合計の活性化率は、下限温度で５０．５％となり、上限温度で５５％となる。すなわち、バッファ層１１の抵抗値の変化率を１．０９倍まで低減できる。
　なお、凍結領域の準位に位置する不純物密度と外因性領域の準位に位置する不純物密度や、これらの比率は、半導体装置の使用環境によって適宜変更されることが好ましい。
　（第３実施形態）
　本開示の第３実施形態について説明する。本実施形態は、第１実施形態に対してバッファ層１１にＮ＋型のカソード層を形成したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図２は、本実施形態における半導体装置の断面構成を示す図である。
　図２に示されるように、本実施形態では、バッファ層１１のうちコレクタ層１２で挟まれる部分にバッファ層１１よりキャリア密度が大きくされたＮ＋型のカソード層１４が形成されている。言い換えると、バッファ層１１のうちドリフト層２側と反対側では、コレクタ層１２とカソード層１４とが交互に形成されている。なお、カソード層１４は、例えば、リン、ヒ素、アンチモン等がドープされることによって構成される。
　これによれば、バッファ層１１（カソード層１４）とコレクタ電極１３との接触抵抗を低減できる。また、カソード層１４のキャリア密度（電子）が大きいため、ＦＷＤ動作時にコレクタ電極１３（カソード層１４）から注入される電子を増加させることができる。したがって、ＦＷＤ動作時における導通損失をさらに低減できる。
　（他の実施形態）
　上記各実施形態において、第１導電型をＰ型とし、第２導電型をＮ型としてもよい。この場合、バッファ層１１は、例えば、Ｇａ、Ｉｎ、Ｔｌ、Ｂｅ、Ｃｕ、Ｚｎ、Ｃｏ等の不純物の少なくとも１つがドープされて構成される。また、バッファ層１１の準位は、熱的、機械的ストレスを印加することによって形成したり、陽子線、ヘリウム、トリチウム等を照射することによって形成してもよい。
　また、上記各実施形態では、トレンチゲート型のＩＧＢＴを備えた半導体装置について説明したが、プレーナゲート型のＩＧＢＴを備えた半導体装置とすることもできる。この場合、特に図示しないが、ベース層３の表層部にエミッタ層７およびボディ層８が形成され、ベース層３の表面のうちエミッタ層７、ボディ層８が形成されていない部分にゲート絶縁膜５を介してゲート電極６が形成される。このため、ベース層３の表面のうちエミッタ層７、ボディ層８が形成されていない部分が本開示のベース層３の表面に相当する。
　さらに、上記各実施形態では、ドリフト層２の厚さ方向に電流が流れる縦型の半導体装置について説明したが、ドリフト層２の平面方向に電流が流れる横型の半導体装置とすることもできる。
　そして、上記第２実施形態と第３実施形態とを組み合わせた半導体装置としてもよい。すなわち、バッファ層１１を２つの異なる準位を用いて構成しつつ、バッファ層１１のうちコレクタ層１２で挟まれる領域にカソード層１４を形成するようにしてもよい。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (6)

  1. 　第１導電型のドリフト層（２）と、
    　前記ドリフト層（２）の表層部に形成された第２導電型のベース層（３）と、
    　前記ベース層（３）の表層部に形成された第１導電型のエミッタ層（７）と、
    　前記ドリフト層（２）のうち前記ベース層（３）と離間した位置に形成された第１導電型のバッファ層（１１）と、
    　前記バッファ層（１１）中に選択的に形成された第２導電型のコレクタ層（１２）と、
    　前記ベース層（３）のうち前記ドリフト層（２）と前記エミッタ層（７）との間に挟まれた部分をチャネル領域として、当該チャネル領域に接触するゲート絶縁膜（５）と、
    　前記ゲート絶縁膜（５）上に形成されたゲート電極（６）と、
    　前記ベース層（３）および前記エミッタ層（７）と電気的に接続される第１電極（１０）と、
    　前記バッファ層（１１）および前記コレクタ層（１２）と電気的に接続される第２電極（１３）と、を備え、
    　前記バッファ層（１１）は、空間電荷密度よりキャリア密度が小さくされている半導体装置。
  2. 　前記バッファ層（１１）は、凍結領域にある準位を提供する請求項１に記載の半導体装置。
  3. 　前記バッファ層（１１）は、凍結領域にある準位と、外因性領域にある準位を提供する請求項１または２に記載の半導体装置。
  4. 　前記コレクタ層（１２）は、複数のコレクタ部分（１２）を含み、
    　前記バッファ層（１１）には、前記複数のコレクタ部分（１２）の間に位置する部分に、前記バッファ層（１１）より浅い準位で形成され、前記バッファ層（１１）よりキャリア密度が大きくされたカソード層（１４）が配置されている請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 　前記第１導電型はＮ型であると共に前記第２導電型はＰ型であり、
    　前記バッファ層（１１）は、Ｂｉ、Ｍｇ、Ｔａ、Ｐｂ、Ｔｅ、Ｓｅ、Ｎ、Ｃ、Ｇｅ、Ｓｒ、Ｃｓ、Ｂａ、Ｓのうちの少なくとも１つがドープされている請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 　前記第１導電型はＰ型であると共に前記第２導電型はＮ型であり、
    　前記バッファ層（１１）は、Ｇａ、Ｉｎ、Ｔｌ、Ｂｅ、Ｃｕ、Ｚｎ、Ｃｏのうちの少なくとも１つがドープされている請求項１ないし４のいずれか１つに記載の半導体装置。
PCT/JP2013/002598 2012-05-07 2013-04-17 半導体装置 Ceased WO2013168366A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380024277.1A CN104285300A (zh) 2012-05-07 2013-04-17 半导体装置
DE201311002352 DE112013002352T5 (de) 2012-05-07 2013-04-17 Halbleitervorrichtung
US14/391,197 US20150115316A1 (en) 2012-05-07 2013-04-17 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-106013 2012-05-07
JP2012106013A JP2013235891A (ja) 2012-05-07 2012-05-07 半導体装置

Publications (1)

Publication Number Publication Date
WO2013168366A1 true WO2013168366A1 (ja) 2013-11-14

Family

ID=49550435

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/002598 Ceased WO2013168366A1 (ja) 2012-05-07 2013-04-17 半導体装置

Country Status (5)

Country Link
US (1) US20150115316A1 (ja)
JP (1) JP2013235891A (ja)
CN (1) CN104285300A (ja)
DE (1) DE112013002352T5 (ja)
WO (1) WO2013168366A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594467A (zh) * 2013-11-27 2014-02-19 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
US9391071B2 (en) 2014-09-12 2016-07-12 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
JP6582762B2 (ja) 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
CN105244273B (zh) * 2015-11-04 2018-10-26 株洲南车时代电气股份有限公司 一种逆导igbt的制备方法
JP2017208413A (ja) 2016-05-17 2017-11-24 株式会社デンソー 半導体装置
CN106206679B (zh) * 2016-08-31 2019-08-23 电子科技大学 一种逆导型igbt
JP6881463B2 (ja) * 2016-09-14 2021-06-02 富士電機株式会社 Ｒｃ−ｉｇｂｔおよびその製造方法
JP6935731B2 (ja) 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
EP3598505B1 (en) * 2018-07-19 2023-02-15 Mitsubishi Electric R&D Centre Europe B.V. Temperature estimation of a power semiconductor device
JP7010184B2 (ja) * 2018-09-13 2022-01-26 株式会社デンソー 半導体装置
CN110676314B (zh) 2019-10-23 2021-05-04 广东美的白色家电技术创新中心有限公司 一种绝缘栅双极型晶体管、功率模块及生活电器
JP7352437B2 (ja) * 2019-10-25 2023-09-28 株式会社東芝 半導体装置
CN113809147A (zh) 2020-06-17 2021-12-17 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP7718052B2 (ja) * 2020-06-17 2025-08-05 富士電機株式会社 半導体装置および半導体装置の製造方法
US12538536B2 (en) 2020-11-06 2026-01-27 Hitachi Energy Ltd Power semiconductor device and operating method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101066A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 電力用半導体素子
JP2003303965A (ja) * 2002-04-09 2003-10-24 Toshiba Corp 半導体素子及びその製造方法
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
US20080054369A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Semiconductor device with a field stop zone and process of producing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194974A (ja) * 1989-12-22 1991-08-26 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
US6815767B2 (en) * 2001-02-01 2004-11-09 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP4929304B2 (ja) * 2009-03-13 2012-05-09 株式会社東芝 半導体装置
JP5216801B2 (ja) * 2010-03-24 2013-06-19 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101066A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 電力用半導体素子
JP2003303965A (ja) * 2002-04-09 2003-10-24 Toshiba Corp 半導体素子及びその製造方法
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
US20080054369A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Semiconductor device with a field stop zone and process of producing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. VOSS ET AL.: "Optimization of the temperature dependence of the anode-side current gain of IGBTs by field-stop design", PROCEEDINGS OF THE 22ND INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS, 6 June 2010 (2010-06-06), HIROSHIMA, pages 141 - 144 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594467A (zh) * 2013-11-27 2014-02-19 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
US9391071B2 (en) 2014-09-12 2016-07-12 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN104285300A (zh) 2015-01-14
JP2013235891A (ja) 2013-11-21
US20150115316A1 (en) 2015-04-30
DE112013002352T5 (de) 2015-01-22

Similar Documents

Publication Publication Date Title
WO2013168366A1 (ja) 半導体装置
CN109964317B (zh) 半导体装置
CN104871312B (zh) 半导体装置
JP6063915B2 (ja) 逆導通ｉｇｂｔ
JP6053050B2 (ja) 逆導通ｉｇｂｔ
JPWO2018220879A1 (ja) 半導体装置
US10418470B2 (en) Semiconductor device having IGBT portion and diode portion
JP2019169597A (ja) 半導体装置
US20130248882A1 (en) Semiconductor device
CN105706238A (zh) 半导体装置
JP2007184486A (ja) 半導体装置
JP2009026797A (ja) 半導体装置
WO2013046578A1 (ja) 半導体装置
WO2013065247A1 (ja) 半導体装置
US20190081030A1 (en) Semiconductor device
TW201635528A (zh) 半導體裝置
JP2017079234A (ja) 半導体装置
WO2013168367A1 (ja) 半導体装置
JP2012069735A (ja) 半導体装置
WO2021182352A1 (ja) 半導体装置
JP2008244466A (ja) 半導体装置
US11289476B2 (en) Semiconductor device including carrier injection layers
US11004964B2 (en) Semiconductor device
US20150187919A1 (en) Power semiconductor device
JP6266480B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13788085

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14391197

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112013002352

Country of ref document: DE

Ref document number: 1120130023520

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13788085

Country of ref document: EP

Kind code of ref document: A1