WO2013073485A1 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
WO2013073485A1
WO2013073485A1 PCT/JP2012/079196 JP2012079196W WO2013073485A1 WO 2013073485 A1 WO2013073485 A1 WO 2013073485A1 JP 2012079196 W JP2012079196 W JP 2012079196W WO 2013073485 A1 WO2013073485 A1 WO 2013073485A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
light emitting
contact
electrode
Prior art date
Application number
PCT/JP2012/079196
Other languages
English (en)
French (fr)
Inventor
豊田　達憲
Original Assignee
Ｄｏｗａエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｄｏｗａエレクトロニクス株式会社 filed Critical Ｄｏｗａエレクトロニクス株式会社
Priority to US14/357,998 priority Critical patent/US20140327034A1/en
Publication of WO2013073485A1 publication Critical patent/WO2013073485A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Definitions

  • the present invention relates to a semiconductor light emitting device and a method for manufacturing the same, and more particularly to a semiconductor light emitting device capable of improving the light emission output without increasing the forward voltage so much and a method for manufacturing the same.
  • LEDs light emitting diodes
  • fields such as sterilization, water purification, medical treatment, lighting, and high-density optical recording
  • LEDs that emit light in the ultraviolet region, particularly ultraviolet LEDs with an emission wavelength of 350 nm or less
  • light emission A deep ultraviolet LED having a wavelength of 300 nm or less has attracted attention.
  • an LED having an element structure formed using an AlGaN-based thin film, a diamond thin film, or the like, which is a group III nitride semiconductor is known as an element material. That is, a semiconductor laminate composed of a light emitting layer, a p-type semiconductor layer and an n-type semiconductor layer sandwiched between the light-emitting layers, a p-side electrode on the p-type semiconductor layer side, and an n-side on the n-type semiconductor layer side A semiconductor light emitting element having an electrode.
  • Patent Document 1 discloses that a p-type contact layer and a positive electrode are formed by providing irregularities on the surface of a p-type contact layer and forming a positive electrode of an ITO film on almost the entire surface including the irregularities.
  • a semiconductor light emitting device is described in which the adhesion is improved and the contact area is increased to reduce the operating voltage.
  • Examples of the characteristics of the semiconductor light emitting device include light emission output and forward voltage, and it is important to improve these characteristics in a balanced manner.
  • a p-side electrode In a semiconductor light emitting device, for example, when a p-side electrode is formed directly on a p-type semiconductor layer, the contact resistance between the two is high, and good ohmic contact cannot be obtained. Therefore, it is usual to provide a p-type contact layer having a low contact resistance and a low resistance between the p-type semiconductor layer and the p-side electrode.
  • a p-type contact layer having a low contact resistance and a low resistance between the p-type semiconductor layer and the p-side electrode.
  • an LED that emits light in the ultraviolet light region or blue light region
  • an AlGaN-based thin film that is a group III nitride semiconductor when an AlGaN-based thin film that is a group III nitride semiconductor is used as a semiconductor laminate, the AlGaN thin film has a higher resistance as p-type conduction increases as the Al composition ratio increases. Become.
  • the p-type contact layer does not include an AlGaN layer having a small Al composition ratio or Al.
  • a GaN layer must be used.
  • the p type contact layer has a lower Al composition than the AlGaN layer of the light emitting layer. Since the band gap is reduced, it has been found that the p-type contact layer can easily absorb the light emitted from the light emitting layer. Therefore, when a p-type contact layer such as GaN is provided on the entire surface of the p-type semiconductor layer, the ohmic contact between the p-type semiconductor layer and the p-side electrode can be improved to obtain a low forward voltage. It has been found that high light emission output cannot be obtained as a result of the type contact layer absorbing light. For this reason, there has been a problem that it is very difficult to improve the light emission efficiency by satisfying both a low forward voltage and a high light emission output in the light emitting element.
  • an ohmic electrode layer capable of forming a good ohmic contact with the p-type contact layer for example, a metal electrode such as Ni / Au and an electrode such as ITO has a low transmittance with respect to ultraviolet light, and also absorbs ultraviolet light. Since these electrodes have a certain high transmittance with respect to visible light such as blue, they can be used as full-surface electrodes in a light emitting element that emits blue as in Patent Document 1. However, there is no knowledge about the use of these ohmic electrode layers in the same form as visible light emitting elements for semiconductor light emitting elements that emit ultraviolet light, and according to studies by the present inventors, semiconductor light emitting elements that emit ultraviolet light. Then, it was found that as a result of the absorption of ultraviolet light, the light output is greatly reduced.
  • the present invention achieves both suppression of light absorption in the contact portion composed of the contact layer and the ohmic electrode layer and good ohmic contact between the electrode and the semiconductor layer, and increases the forward voltage much.
  • An object of the present invention is to provide a semiconductor light emitting device capable of improving the light emission output without any problem and a method for manufacturing the same.
  • the gist of the present invention is as follows. (1) a semiconductor stacked body including a semiconductor layer of a first conductivity type, a light emitting layer, and a semiconductor layer of a second conductivity type different from the first conductivity type in this order; A contact portion formed by laminating a contact layer and an ohmic electrode layer on the first conductive semiconductor layer; A plurality of island-shaped openings exposing the first conductive semiconductor layer formed in the contact portion; A first electrode in contact with the ohmic electrode layer and electrically connected to the first conductive semiconductor layer; A second electrode electrically connected to the second conductive semiconductor layer; A semiconductor light emitting element comprising:
  • a semiconductor stacked body including, in this order, a second conductive type semiconductor layer, a light emitting layer, and a first conductive type semiconductor layer different from the second conductive type on the substrate; Forming a contact portion formed by laminating a contact layer and an ohmic electrode layer on the first conductive semiconductor layer; Forming a mask on a part of the contact portion; Removing a portion of the contact portion exposed without the mask being formed by etching, and forming a plurality of island-shaped openings in the contact portion to expose the first conductive semiconductor layer; Forming a first electrode in contact with the ohmic electrode layer and electrically connected to the first conductive semiconductor layer; Forming a second electrode electrically connected to the second conductive semiconductor layer; A method for manufacturing a semiconductor light emitting device, comprising:
  • the mask forming step includes Forming an aluminum oxide film on the contact portion by aluminum deposition in an oxygen atmosphere; Partially etching the aluminum oxide film;
  • the opening is provided in the contact portion formed by laminating the contact layer and the ohmic electrode layer of the semiconductor light emitting device, so that the light absorption in the contact portion is suppressed and the electrode and the semiconductor layer are excellent. It is possible to achieve compatibility with ohmic contact. As a result, the light emission output can be improved without increasing the forward voltage so much.
  • FIG. 1 is a schematic cross-sectional view showing a semiconductor light emitting device 100 according to the present invention.
  • FIG. 3 is a schematic top view of the semiconductor light emitting device 100 shown in FIG. 1.
  • (A) to (H) are schematic cross-sectional views showing an example of a method for manufacturing the semiconductor light emitting device 100 according to the present invention. It is a schematic cross section which shows the semiconductor light-emitting device 100 which performed the mounting of the Philip chip type.
  • (A) And (B) is the SEM image of the upper surface of the contact part in Example 1 and Example 2, respectively.
  • FIG. 6 is an enlarged SEM image of FIG. 10 is a SEM image of a contact portion in Example 3. 6 is an enlarged SEM image of a contact portion in Example 4.
  • a semiconductor light emitting device 100 is formed by stacking a buffer layer 102, a semiconductor stacked body 106, a contact layer 107, and an ohmic electrode layer 108 on a substrate 101. And a contact portion 109 in this order.
  • the semiconductor stacked body 106 includes a p-type semiconductor layer 105 as a first conductivity type semiconductor layer, a light emitting layer 104, and an n-type semiconductor layer 103 as a second conductivity type semiconductor layer different from the first conductivity type. Become. In this embodiment, the n-type semiconductor layer 103, the light emitting layer 104, and the p-type semiconductor layer 105 are formed in this order from the buffer layer 102 side.
  • the p-type electrode 113 as the first electrode is located on the contact portion 109, more specifically, on a part of the ohmic electrode layer 108, is in contact with the ohmic electrode layer 108, and is in contact with the contact portion.
  • the p-type semiconductor layer 105 is electrically connected through 109.
  • the n-side electrode 112 as the second electrode is formed on the n-type semiconductor layer 103 side of the semiconductor stacked body 106.
  • the n-side electrode 112 is electrically connected to the n-type semiconductor layer 103.
  • the contact portion 109 and a part of the semiconductor stacked body 106 are removed in a part of the region of the semiconductor light emitting device 100 to expose the surface of the n-type semiconductor layer 103, thereby exposing the exposed n-type semiconductor.
  • 1 schematically shows a typical “lateral” light-emitting device in which an n-type electrode 112 is provided on a layer 103.
  • the substrate 101 it is preferable to use a substrate resistant to the temperature of epitaxial growth of the semiconductor stacked body 106.
  • a substrate resistant to the temperature of epitaxial growth of the semiconductor stacked body 106 For example, a sapphire substrate or an AlN template in which an AlN single crystal layer is formed on a substrate such as sapphire can be used.
  • the buffer layer 102 is epitaxially grown on the substrate 101 by using a known method such as MOCVD, MOVPE, HVPE, MBE.
  • a laminate of an AlN layer or a plurality of AlGaN layers having a thickness of 20 to 1500 nm, preferably 500 to 1500 nm, more preferably 800 to 1000 nm can be used.
  • the buffer layer 102 functions as a strain buffer layer between the substrate 101 and the n-type semiconductor layer 103.
  • the buffer layer 102 can also include a composition gradient layer and a superlattice strain buffer layer.
  • the n-type semiconductor layer 103 and the p-type semiconductor layer 105 can be formed by epitaxially growing an Al x Ga 1-x N material (0 ⁇ x ⁇ 1) using a known method such as an MOCVD method. If absorption at a desired emission wavelength is not a problem, B and In may be included as a group III element, and As may be included as a group V element. Examples of the p-type impurity include Be and Mg, and examples of the n-type impurity include Si and Ge.
  • Examples of the light emitting layer 104 include an AlInGaN / AlInGaN multiple quantum well structure. This can be grown and formed by the MOCVD method or the like.
  • the light-emitting layer 104 can be made of a material having a relatively wide band gap that can emit ultraviolet light having an emission center wavelength of 380 nm or less, visible light (blue or purple) of 495 nm or less, and the like.
  • a light-emitting layer that emits ultraviolet light with an emission center wavelength of 365 nm or less that does not substantially transmit through the GaN layer, and further emits ultraviolet light with an emission center wavelength of 350 nm or less It can be.
  • the emission wavelength can be controlled mainly by the Al composition ratio of the well layer.
  • each layer can be, for example, 1000 to 5000 nm for the n-type semiconductor layer 103, 10 to 100 nm for the light emitting layer 104, and 50 to 300 nm for the p-type semiconductor layer 105.
  • the p-type contact layer 107 is epitaxially grown on the p-type semiconductor layer 105.
  • the contact layer 107 is a layer in which low resistance p-type conduction is obtained and the contact resistance with the p-side electrode 113 is lower than that of the p-type semiconductor layer 105.
  • the contact layer preferably has a lattice match with the p-type semiconductor layer 105 and has a lattice constant that allows epitaxial growth on the p-type semiconductor layer 105.
  • the effect of the present invention is very large. In this case, the problem of absorption of light emitted from the light emitting layer 104 by the contact layer 107 is remarkable.
  • the Al composition of the contact layer 107 is such that the band gap is narrower than the light emitting layer, or the transmittance with respect to the emission center wavelength from the light emitting layer is less than 50%.
  • the effect of the present invention is very large when the composition is as follows.
  • the Al composition of the contact layer 107 is, for example, preferably 0 ⁇ x ⁇ 0.5, and 0 ⁇ x ⁇ 0.05, although it depends on the emission wavelength when the composition formula is Al x Ga 1-x N. Is more preferable.
  • the p-side ohmic electrode layer 108 is formed on the p-type contact layer 107.
  • the ohmic electrode layer 108 is a layer having a low contact resistance that is suitable for forming an ohmic contact with the p-type contact layer 107.
  • an ohmic electrode layer made of a combination of a metal such as Ni, Co, ITO, or Pt and a metal such as Au or Rh is preferable.
  • the p-side ohmic electrode layer 108 needs to be capable of metal bonding with the p-side electrode 113.
  • the contact layer 107 and the ohmic electrode layer 108 constituting the contact portion 109 both absorb light generated in the light emitting layer 104.
  • the contact portion 109 may absorb a part of the light and transmit or reflect a part of the light, but the effect of the present invention is easily obtained when absorbing 50% or more with respect to the emission center wavelength.
  • the characteristic configuration of the present invention is that the contact portion 109 has an island-shaped opening 111 through which the p-type semiconductor layer 105 is exposed.
  • the opening 111 on the p-type semiconductor layer 105 light generated in the light emitting layer 104 is not absorbed by the contact layer 107 and the ohmic electrode layer 108 constituting the contact portion 109. Therefore, light can be effectively extracted from the opening 111 to the outside.
  • the p-type semiconductor layer 105 and the p-side electrode 113 can obtain good ohmic contact via the ohmic electrode layer 108 and the contact layer 107. I can do it.
  • the present invention by providing the opening 111 in the contact portion 109, it is possible to achieve both suppression of light absorption by the contact portion and good ohmic contact between the electrode and the semiconductor layer. As a result, it is possible to improve the light emission output without significantly increasing the forward voltage.
  • the isolated contact portion since the island portion, that is, the isolated opening 111 exists in the contact portion 109, the isolated contact portion is not formed, and as shown in FIG. A state of being electrically connected to the side electrode 113 can be realized. Therefore, it is possible to sufficiently flow the current not only to the semiconductor stacked body directly under the p-side electrode 113 but also to the semiconductor stacked body below the region where the contact portion 109 is located and the vicinity thereof. This leads to an improvement in luminous efficiency.
  • the position of the p-side electrode 113 is not particularly limited to FIG. 2 as long as the p-side electrode 113 is in contact with a part of the ohmic electrode layer 108 of the contact portion 109.
  • the present invention is effective when the first conductive semiconductor layer, that is, the semiconductor layer exposed from the opening, is a p-type semiconductor layer as in this embodiment. Since the p-type semiconductor layer 105 is less likely to spread current in the layer than the n-type semiconductor layer, the contact portion 109 extends not only directly under the p-side electrode 113 but also over as wide a range as possible on the p-type semiconductor layer 105. This is because it is preferable. That is, by forming the contact portion 109 on the entire surface of the p-type semiconductor layer 105 and forming a part of the contact portion 109 as the opening portion 111, it is possible to further increase the light emission efficiency while obtaining light emission in a wider range.
  • the plurality of openings 111 are dispersed on the p-type semiconductor layer 105, that is, viewed from the upper surface of the element. Sometimes, it is preferable that the openings 111 are distributed and distributed over the entire surface. As a result, the contact portion 109 is also laid on the entire p-type semiconductor layer 105, and the current supplied from the p-side electrode 113 can be supplied to the entire p-type semiconductor layer 105.
  • the arrangement pattern of the openings 111 in the contact portion 109 as viewed from the upper surface of the element is not particularly limited, and may be formed in a regular pattern as illustrated in the schematic diagram of FIG. You may form with a simple pattern.
  • the shape of the opening as viewed from the upper surface of the element is not particularly limited, but it is preferably nonuniform as shown in FIG. 5, that is, the shape of the plurality of openings is not regular and irregular. Since a part of the side surface of the p-type semiconductor layer 105 exists under the contact portion 109 as a side surface of the opening 111, if the opening 111 has a non-uniform shape, the exposed area of the p-type semiconductor layer 105 as viewed from above is Even if the aperture ratio is the same (the aperture ratio is the same), the total exposed area of the p-type semiconductor layer 105 including the area of the side surface of the opening is increased, so that the light extraction efficiency from the opening 111 is improved.
  • the area where the contact portion 109 is provided on the p-type semiconductor layer 105 is S1, and the total area of the opening 111 is S2.
  • the aperture ratio (S2 / (S1 + S2)) is preferably in the range of 0.05 to 0.65, and more preferably in the range of 0.2 to 0.4. If the aperture ratio is 0.05 or more, the effect of improving the light extraction by the openings can be reliably obtained, and if the ratio of the openings is 0.65 or less, a portion where the contact portion 111 becomes discontinuous occurs. This is because it is difficult and sufficient ohmic contact can be obtained.
  • n-side electrode 112 for example, a Ti / Al electrode in which a Ti-containing film and an Al-containing film are sequentially deposited by a vacuum deposition method can be used because of low contact resistance with the n-type semiconductor 103.
  • p-side electrode 113 for example, a Ni / Au electrode and a Ni / Pt electrode in which a Ni-containing film and an Au-containing film are sequentially deposited by a vacuum deposition method are used because the contact resistance with the p-type semiconductor layer 105 is low. Can be used.
  • the group III nitride semiconductor light emitting device 100 has been described with the first conductivity type in the present invention being p-type and the second conductivity type being n-type, but the present invention is not limited to this, and the first conductivity type is not limited to this.
  • the n-type and the second conductivity type may be p-type.
  • the material of the ohmic electrode layer 108 is preferably a metal such as Ti / Al, Mo / Al, or the like that forms a relatively good ohmic contact with n-AlGaN, which is an n-type semiconductor layer.
  • the buffer layer 102 is formed over the substrate 101 by using, for example, the MOCVD method.
  • the second conductive type n-type semiconductor layer 103, the light emitting layer 104, and the second conductive type are different on the buffer layer 102 by using, for example, the MOCVD method.
  • the first conductivity type p-type semiconductor layer 105 and the p-type contact layer 107 are epitaxially grown in this order to form the semiconductor stacked body 106 and the p-type contact layer 107.
  • the p-side ohmic electrode layer 108 is stacked over the p-type contact layer 107 to form the contact portion 109.
  • the p-side ohmic electrode layer can be formed by sputtering, vacuum deposition, or the like.
  • An annealing step is preferably performed after the p-side ohmic electrode layer is formed.
  • a mask 110 is formed on a part on the contact portion 109, strictly on a part on the ohmic electrode layer.
  • a layer of a mask material is formed on the entire surface (FIG. 3D), and then this layer is patterned (FIG. 3E). This is to prevent etching of the lower portion of the mask 110 when the contact layer 107 and the ohmic electrode layer 108 are partially etched in the next step.
  • the shape of the contact portion 109 and the opening portion 111 is determined by the shape of the mask 110. Therefore, the mask 110 is formed to have a shape in which openings of a predetermined or random shape such as a rectangle or a circle are irregularly or regularly scattered when viewed from above.
  • the pattern forming method of the mask 110 is not particularly limited, and a mask material layer is formed on the entire surface of the ohmic electrode 108, a resist pattern is formed on the mask material layer using a photolithographic method, and an exposed mask is formed. By etching only the material layer portion, a mask having the same pattern as the photomask can be formed.
  • a general method using such a photomask has an advantage that a mask 110 having a desired pattern can be obtained by using an arbitrary photomask.
  • the finer the opening the easier it is for electricity to flow on the exposed p-type semiconductor layer 105, which is preferable.
  • Due to design limitations, a fine opening shape is formed with a photomask pattern width of 1 to 2 ⁇ m or less. This is difficult and the process is complicated.
  • This mask forming step includes a step of forming a metal oxide film 110 on the entire surface of the contact portion 109 by metal vapor deposition in an oxygen atmosphere, and a step of partially etching the metal oxide film 110.
  • Any metal can be used for the mask formation step as long as it can be used as a mask for later etching and can form a plurality of non-uniform openings without using a photomask.
  • aluminum is preferable.
  • the inventors of the present invention have found that an aluminum oxide film formed by aluminum vapor deposition in an oxygen atmosphere is partially etched and non-uniform in size and shape by simply exposing it to a wet etching environment without using a photomask. It has been found that a mask 110 (FIG. 3E) having a pattern in which a plurality of fine openings are dispersed on the ohmic electrode layer 108 can be formed.
  • the fine opening is, for example, an opening having a width of 2 ⁇ m or less.
  • the aluminum oxide film formed by aluminum deposition under an oxygen atmosphere under specific conditions has a non-uniform oxygen concentration in the surface and can be used as a mask for dry etching. It is considered that aluminum or aluminum oxides having different oxidation numbers are formed. This is considered to be due to a difference in etching property within the surface.
  • a mask manufactured by this method openings having irregular, fine and non-uniform shapes can be appropriately dispersed and formed.
  • the contact portion 109 maintains electrical continuity on the entire p-type semiconductor layer 105 when the openings are appropriately dispersed. Open as much as possible.
  • the electrical continuity of the contact portion 109 is a preferable form, but is not essential.
  • the aperture ratio can be controlled depending on the formation conditions and etching conditions of the aluminum oxide film, and the process is simpler than the method using a photomask, which is more preferable.
  • the conditions for depositing the aluminum oxide film are not particularly limited as long as the above-described opening can be formed.
  • the flow rate of oxygen is about 5 to 15 sccm
  • the internal pressure of the EB vapor deposition apparatus is about 5.0 ⁇ 10 ⁇ 3 to 5.0 ⁇ 10 ⁇ 2 Pa.
  • the film formation rate is 0.5 to 2.0 mm / sec, and the film thickness may be about 500 to 5000 mm.
  • the etching conditions for the aluminum oxide film are not particularly limited, but may be immersed in, for example, 63 BHF for about 3 to 10 minutes.
  • a plurality of openings having non-uniform dimensions and shapes are formed in the aluminum oxide film.
  • dry etching may be performed subsequently.
  • the pressure is about 1.0 to 4.0 Pa
  • the etching gas is CF 4 / O 2
  • the flow rate is about 10 to 25 sccm / 2 to 5 sccm, respectively
  • the etching time is about 0.5 to 3.0 minutes. That's fine.
  • the portion of the contact portion 109 that is exposed without the mask 110 being formed is selectively removed by etching, so that an island-shaped structure in which the p-type semiconductor layer 105 is exposed.
  • An opening 111 is formed.
  • a dry etching method using a chlorine-based gas or Ar gas can be used, and may be appropriately selected depending on the material of the contact layer 107 and the ohmic electrode layer 108.
  • the contact layer 107 can be reliably removed by etching.
  • the light that has entered the p-type semiconductor layer 105 under the contact portion 109 is formed in the opening 111 made of the p-type semiconductor layer 105. It is emitted smoothly by this unevenness on the side surface. For this reason, less light is absorbed by the contact layer by reflection at this side surface, and the light emission output is improved.
  • the mask 110 is removed by etching (FIG. 3G).
  • the mask can be removed by wet etching using, for example, hydrogen fluoride.
  • a first electrode 113 that is electrically connected to the p-type semiconductor layer 105 is formed over part of the ohmic electrode layer 108, and the n-type semiconductor layer 103 is further electrically connected.
  • the second electrode 112 to be connected is formed.
  • the n-side electrode 112 is formed by removing a part of the semiconductor stacked body 106 by, for example, dry etching or wet etching to expose the surface of the n-type semiconductor layer 103, and sputtering the exposed n-type semiconductor layer 103. Alternatively, it can be formed by a vacuum deposition method or the like.
  • the p-side electrode 113 can be directly formed on the contact portion 109 and part of the p-type semiconductor layer 105 by the same sputtering method or vacuum deposition method.
  • the manufacturing method of the lateral type semiconductor light emitting device 100 has been described above. However, the present invention can also be applied to a Philip chip type and a vertical type semiconductor light emitting device. Below, an example of the manufacturing method is shown.
  • the manufacturing method in the case of the Philip chip type is the same as that shown in FIG. 3G as the manufacturing method of Embodiment 1 until the step of forming the contact portion 109 having the opening 111, and thereafter
  • the p-side electrode 113 is directly formed on the entire surface of the contact portion 109 and the opening 111 on the p-type semiconductor layer by sputtering or vacuum deposition.
  • a metal with high reflectivity for the p-side electrode 113 and examples thereof include Mo, Ru, Rh, and W.
  • the n-side electrode 112 is formed by removing a part of the semiconductor stacked body 106 by, for example, dry etching or wet etching to expose the surface of the n-type semiconductor layer 103, and sputtering the exposed n-type semiconductor layer 103. Alternatively, it can be formed by a vacuum deposition method or the like.
  • bumps 114 are used as shown in FIG. Also in this embodiment, since the light reaching the opening is reflected by the p-side electrode 113 without being absorbed by the contact portion 109, the light emission efficiency can be improved.
  • the manufacturing method of the first embodiment is shown in FIG. 3 until the step of forming the contact portion 109 having the opening 111 (FIG. 3G) except that a material that can be lifted off is used for the buffer layer. Then, a p-side electrode, an adhesive metal layer, and a support substrate are sequentially formed on the contact portion 109.
  • the p-side electrode is directly formed on the entire surface of the contact portion and the opening on the p-type semiconductor layer by sputtering or vacuum deposition. At this time, it is preferable to use a highly reflective metal for the p-side electrode, and examples of the ultraviolet light include Mo, Ru, Rh, and W.
  • the adhesive metal layer is preferably made of an Au-containing material, more preferably Au or AuSn, when connecting to the support substrate by bonding.
  • a noble metal such as Au, Pt, or Pd, or a material containing either Ni or Cu. It is also desirable to select a metal that is resistant to the etchant used when peeling the substrate by the chemical lift-off method.
  • a barrier layer for stopping the diffusion of Au from the adhesive metal layer a barrier layer made of a Pt-containing material may be further formed between the adhesive metal layer and the p-side electrode.
  • the support substrate can be made of a material with good heat dissipation, and for example, a conductive Si substrate or a substrate made of Mo, W, Ni, Cu and alloys thereof is preferably used. Although it may be formed directly by a plating method as described above, in that case, it is preferable to select a material having resistance to an etching solution for subsequent chemical lift-off.
  • the buffer layer is removed by etching or the like, and the substrate is peeled off from the semiconductor stacked body. Then, an n-side electrode is formed on the n-type semiconductor layer exposed by the peeling. In this way, a vertical semiconductor light emitting device can be manufactured.
  • the buffer layer is a metal material capable of chemical lift-off, which is chromium (Cr), scandium (Sc), hafnium (Hf), zirconium. (Zr) or the like, or these metal nitrides are preferable.
  • Example 1 On the AlN template having an AlN epitaxial layer on the sapphire substrate (0001) surface, an AlN layer is laminated as an initial layer by MOCVD, and then an AlN / GaN superlattice layer, an i-type AlGaN layer as a superlattice strain buffer layer, AlGaN as the n-type nitride semiconductor layer (Al composition of the contact layer and cladding layer: 0.23), InAlGaN quantum well structure (Al composition of the well layer: 0.15) as the light emitting layer having an emission wavelength of 340 nm, p-type AlGaN (Al composition of the block layer: 0.47, Al composition of the guide layer and the clad layer: 0.22, thickness of the clad layer: 160 nm) was sequentially epitaxially grown as a nitride semiconductor layer to form a semiconductor stacked body.
  • the first layer is GaN
  • the superlattice layer I is formed by alternately stacking 20 pairs of AlN layers (thickness 9 nm) and GaN layers (thickness 2.1 nm), and AlN.
  • Superlattice layer II in which 30 pairs of layers (thickness: 2.7 nm) and GaN layers (thickness: 2.1 nm) are alternately stacked, AlN layer (thickness: 0.9 nm), and GaN layer (thickness: 2.1 nm) ) And a superlattice layer III in which 50 pairs are alternately laminated, and Mg is added to the GaN layer (first layer).
  • a p-side ohmic electrode layer (Ni: thickness 10 nm and Au: thickness 20 nm) was formed on the p-type contact layer by sputtering. Thereafter, heat treatment was performed at 550 ° C.
  • an aluminum oxide film (thickness: 200 nm) was formed as a mask material on the p-side ohmic electrode film by depositing Al while introducing oxygen gas after evacuation with an EB vapor deposition machine. At this time, the oxygen gas was 10 sccm and 1 ⁇ 10 ⁇ 2 Pa, and the film was formed at 1 cm / sec. Then, when immersed in BHF for 10 minutes, the aluminum oxide film was partially etched, and a mask having island-like holes in which the p-side ohmic electrode layer was partially exposed was formed.
  • the p-side ohmic electrode layer not covered by the mask is removed by dry etching with chlorine gas having a flow rate of 20 sccm for 3 minutes at a pressure of 1 Pa, and further, the flow rate is 22.5 sccm at a pressure of 4 Pa.
  • the p-type contact layer not covered with the mask was removed by exposure to a mixed gas of chlorine gas and 7.5 sccm of silicon tetrachloride gas for 1.5 minutes. As a post-treatment, it was exposed to argon gas at a flow rate of 20 sccm at a pressure of 1 Pa for 3.5 minutes.
  • the aluminum oxide film mask was completely removed by dipping in 45% hydrofluoric acid (HF) for 15 seconds.
  • 5A shows a SEM photograph (magnification 10,000 times) of the surface after removing the mask. In this way, a contact portion having a plurality of island-shaped openings was formed. The shape of the plurality of openings as viewed from the upper surface of the element was non-uniform. An enlarged photograph of this surface (magnification of 50,000 times) is shown in FIG. Thus, irregularities were observed on the side and bottom of the opening having the p-type semiconductor layer. The aperture ratio calculated from the area ratio of the SEM photograph was 30.3%.
  • n-side electrode Ti / Al
  • p-side electrode Ti / Al
  • Example 2 After forming a mask having an island-shaped hole in which the p-side ohmic electrode layer is partially exposed, a mixed gas of tetrafluoromethane gas having a flow rate of 21 sccm and oxygen gas having 4 sccm is applied for 2.5 minutes at a pressure of 4 Pa.
  • a semiconductor light emitting device was produced in the same manner as in Example 1 except that the step of exposing was added.
  • FIG. 5B shows a SEM photograph (magnification 10,000 times) of the surface after removing the mask. The shape of the plurality of openings as viewed from the upper surface of the element was non-uniform.
  • the hole of the mask was expanded by the above process, and the aperture ratio calculated from the area ratio of the SEM photograph was 38.3%. Moreover, when the opening part which has a p-type semiconductor layer was observed, the unevenness
  • Example 3 After heat treatment after the p-side ohmic electrode layer formed in the procedure of Example 1, by forming a SiO 2 film by CVD instead of aluminum oxide film as a mask material on the p-side ohmic electrode film, SiO 2 film A photoresist pattern having a plurality of openings each having a diameter of 5 ⁇ m and a center-to-center spacing of 10 ⁇ m was formed by photolithography. Thereafter, the SiO 2 film was etched by a dry etching method using the resist pattern as a mask to remove the resist.
  • the p-side ohmic electrode and the p-contact layer are etched by the same dry etching method as in Example 1, and then immersed in BHF.
  • the SiO 2 mask was removed.
  • FIG. 7 shows an SEM photograph (5,000 magnifications) of the surface after removing the mask.
  • a semiconductor light emitting device was produced in the same manner as in Example 1.
  • openings having a shape corresponding to the photomask pattern were formed in the contact portion, that is, openings having a diameter of 5 ⁇ m were uniformly formed at a pitch of 10 ⁇ m.
  • the aperture ratio was 19% in terms of photomask design, and was 20% when calculated from the area ratio of the SEM photograph.
  • Example 4 Except that the immersion time in BHF of the mask material after forming an aluminum oxide film (thickness: 200 nm) as a mask material on the p-side ohmic electrode film was changed from 10 minutes to 6 minutes, the same operation as in Example 1 was performed. It was. An enlarged photograph of the contact portion (magnification of 50,000 times) is shown in FIG. The shape of the opening was uneven. The aperture ratio was 20% when calculated from the area ratio of the SEM photograph. The shape of the plurality of openings as viewed from the upper surface of the element is the same as that of Example 1, and the shape of the opening is different from that of Example 3, but the aperture ratio is the same.
  • Example 5 After completely removing the mask of the aluminum oxide film, a reflective electrode (Ru, thickness 50 nm) is formed by sputtering so as to cover the entire surface of the opening and the contact portion, and a p-side electrode (Ti / Au) is formed. The same procedure as in Example 1 was performed except that the electrode was formed on the reflective electrode.
  • a reflective electrode Ru, thickness 50 nm
  • a p-side electrode Ti / Au
  • Example 6 A semiconductor light emitting device was formed in the same manner as in Example 2 except that an InGaN quantum well structure having an emission wavelength of 465 nm was used as the light emitting layer.
  • the light emitting output Po and the forward voltage Vf when a current of 20 mA, 50 mA, or 100 mA was passed to the obtained light emitting element using a constant current voltage power source were measured.
  • the Po ratios of Examples 1 to 6 are relative values when the Po value in Comparative Examples 1 to 6 is 1, respectively.
  • ⁇ Vf of Examples 1 to 6 is a value obtained by subtracting the measured value of Vf in Comparative Examples 1 to 6 from the measured value of Vf in each test example.
  • ⁇ Vf indicates that the smaller the contact area, the smaller the influence of contact area reduction, and the better the characteristics.
  • the larger the relative value the greater the light output improvement effect and the better the characteristics. Note that Po was measured for the light extracted from the sapphire substrate side by reflection in Example 5 in which the reflective electrode was formed, and was measured for the light extracted from the p-type nitride semiconductor layer side having the opening otherwise. .
  • Example 3 and Example 4 having the same aperture ratio were compared, it was found that Po of Example 4 was higher than Example 3.
  • ⁇ Vf of Example 3 was higher than Example 4. This is considered to be due to the fact that the central part of each opening in Example 3 is far from the contact part, so that it is difficult for electricity to flow and Vf tends to rise.
  • Example 3 Furthermore, from the SEM photograph, it was found that the bottom surface of the opening in Example 3 was relatively flat, but the bottom surface of the opening in Example 4 was uneven as compared with Example 3. Since the opening shape is non-uniform, the etching rate in the opening surface is also non-uniform, and the unevenness of the surface of the p-type nitride semiconductor layer in the opening is considered to contribute to the improvement of the light emission output. .
  • Example 6 using a blue light emitting diode, an improvement effect of about 14% was obtained with respect to Po as compared with Comparative Example 6.
  • Examples 1 to 5 were more effective. This is considered to be because the device has a longer wavelength than that of Example 2 of the ultraviolet light-emitting diode and has less light absorption by the contact layer. Therefore, it has been found that the effect of the present invention is very effective for a light emitting element in which the band gap of the contact layer is narrower than the band gap of the light emitting layer, particularly a light emitting element that emits ultraviolet light.
  • Example 5 Even when the reflective electrode in Example 5 was formed, an improvement effect of about 30% was obtained for Po, and it was confirmed that the effect of the present invention was obtained. In addition, since there is a difference in measurement conditions, the reason that the ratio was smaller than that in Example 1 has not been clarified. One reason is that the reflectivity of the reflective electrode was not 100%, and the actual reflectivity was low.
  • ScN was used as the lift-off layer
  • Ru having high ultraviolet light reflectivity was formed on the entire surface as the p-side electrode
  • AuSn was used as the connection metal to form a vertical semiconductor light emitting device bonded to the conductive Si substrate. Even in the case, a similar effect could be obtained.
  • the opening is provided in the contact portion formed by laminating the contact layer and the ohmic electrode layer of the semiconductor light emitting device, so that the light absorption in the contact portion is suppressed and the electrode and the semiconductor layer are excellent. It is possible to achieve compatibility with ohmic contact. As a result, the light emission output can be improved without increasing the forward voltage so much.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　コンタクト部における光吸収の抑制と、電極と半導体層との良好なオーミック接触との両立を図り、順方向電圧をさほど上昇させることなく発光出力を向上させることが可能な紫外光を発する半導体発光素子およびその製造方法を提供する。　本発明の半導体発光素子１００は、第１伝導型の半導体層１０５と、発光層１０４と、第２伝導型の半導体層１０３とをこの順に含む半導体積層体１０６と、第１伝導型半導体層１０５上に、コンタクト層１０７とオーミック電極層１０８とが積層してなるコンタクト部１０９と、オーミック電極層１０８に接し、第１伝導型半導体層１０５と電気的に接続する第１電極１１３と、第２伝導型半導体層１０３に電気的に接続する第２電極１１２と、を有し、コンタクト部１０９には第１伝導型半導体層１０５が露出する複数の島状の開口部１１１を有することを特徴とする。

Description

半導体発光素子およびその製造方法
　本発明は、半導体発光素子およびその製造方法に関し、特に、順方向電圧をさほど上昇させることなく、発光出力を向上させることが可能な半導体発光素子およびその製造方法に関する。
　近年、殺菌、浄水、医療、照明、高密度光記録などの分野で用いることができる発光ダイオード（ＬＥＤ）として、紫外光領域で発光するＬＥＤ、特に発光波長が３５０ｎｍ以下の紫外ＬＥＤ、さらには発光波長が３００ｎｍ以下の深紫外ＬＥＤが注目されている。
　ここで、このような紫外光を発するＬＥＤとしては、素子材料としてＩＩＩ族窒化物半導体であるＡｌＧａＮ系薄膜、ダイヤモンド薄膜等を用いて素子構造を形成したものが知られている。すなわち、発光層と、この発光層を挟んで形成されるｐ型半導体層およびｎ型半導体層とからなる半導体積層体と、ｐ型半導体層側のｐ側電極およびｎ型半導体層側のｎ側電極とを有する半導体発光素子である。
　このような半導体発光素子として、特許文献１には、ｐ型コンタクト層の表面に凹凸を設け、凹凸を含むほぼ全面にＩＴＯ膜の正電極を形成することにより、ｐ型コンタクト層と正電極との密着性を高めるとともに接触面積を増加させ、動作電圧を低減させた半導体発光素子が記載されている。
特開２００５−２５９９７０号公報
　半導体発光素子の特性としては、例えば発光出力や順方向電圧が挙げられ、これらの特性をバランスよく向上させることが重要である。
　半導体発光素子では、例えばｐ型半導体層に直接ｐ側電極を形成すると、両者の接触抵抗が高く、良好なオーミック接触を得ることができない。そのため、ｐ型半導体層とｐ側電極との間に、ｐ側電極との接触抵抗が小さく、かつ、低抵抗であるｐ型コンタクト層を設けるのが通常である。紫外光領域や青色領域の波長の光を発するＬＥＤの例としてＩＩＩ族窒化物半導体であるＡｌＧａＮ系薄膜を半導体積層体とした場合、ＡｌＧａＮ薄膜はＡｌ組成比が高くなるほどｐ型伝導は高抵抗となる。このように現状では、実用的な高Ａｌ組成のｐ型コンタクト層が得られ難いため、順方向電圧を低くするためには、ｐ型コンタクト層としてＡｌ組成比の小さいＡｌＧａＮ層またはＡｌを含まないＧａＮ層を使用せざるを得ない。
　しかし、本発明者らが高Ａｌ組成でバンドギャップが広い発光層を有する発光素子を開発するにあたり、発光層のＡｌＧａＮ層よりもｐ型コンタクト層が低Ａｌ組成であるほど、ｐ型コンタクト層のバンドギャップが小さくなることから、発光層が発した光をｐ型コンタクト層が吸収しやすくなることが判明した。そのため、ｐ型半導体層の全面にＧａＮのようなｐ型コンタクト層を設けた場合、ｐ型半導体層とｐ側電極とのオーミック接触を良好にして低い順方向電圧を得ることはできるものの、ｐ型コンタクト層が光を吸収する結果、高い発光出力を得ることができないことがわかった。このため、発光素子において低い順方向電圧と高い発光出力とを両立させて発光効率を向上させることが非常に困難であるという問題があった。
　さらに、ｐ型コンタクト層に対して良好なオーミック接触を形成できるオーミック電極層、例えばＮｉ／Ａｕなどの金属電極およびＩＴＯなどの電極は、紫外光に対する透過率が低く、やはり紫外光を吸収する。これらの電極は青色などの可視光に対してはある程度高い透過率を有しているため、特許文献１のように青色を発する発光素子では全面電極として使用できる。しかしながら、紫外光を発する半導体発光素子に対してこれらのオーミック電極層を可視光発光素子と同じ形態で用いることについての知見はなく、本発明者らの検討によると、紫外光を発する半導体発光素子では紫外光が吸収される結果、発光出力が非常に下がることが判明した。
　このような問題はｎ型半導体層とｎ側電極との間にもあてはまる。
　そこで本発明は、上記課題に鑑み、コンタクト層およびオーミック電極層からなるコンタクト部における光吸収の抑制と、電極と半導体層との良好なオーミック接触との両立を図り、順方向電圧をさほど上昇させることなく発光出力を向上させることが可能な半導体発光素子およびその製造方法を提供することを目的とする。
　上記課題に鑑み、本発明の要旨構成は以下の通りである。
　（１）第１伝導型の半導体層と、発光層と、前記第１伝導型とは異なる第２伝導型の半導体層とをこの順に含む半導体積層体と、
　前記第１伝導型半導体層上に、コンタクト層とオーミック電極層とが積層してなるコンタクト部と、
　前記コンタクト部に形成される前記第１伝導型半導体層が露出する複数の島状の開口部と、
　前記オーミック電極層に接し、前記第１伝導型半導体層と電気的に接続する第１電極と、
　前記第２伝導型半導体層に電気的に接続する第２電極と、
　を有することを特徴とする半導体発光素子。
　（２）素子上面から見た複数の前記開口部の形状が不均一である、上記（１）に記載の半導体発光素子。
　（３）前記コンタクト層のバンドギャップが、前記発光層のバンドギャップよりも狭い、上記（１）または（２）に記載の半導体発光素子。
　（４）前記半導体積層体がＩＩＩ族窒化物半導体からなり、前記コンタクト層がＡｌｘＧａ１−ｘＮ（０≦ｘ＜０．５）である、上記（３）に記載の半導体発光素子。
　（５）前記発光層は紫外光を発する、上記（１）~（４）のいずれか１項に記載の半導体発光素子。
　（６）前記第１伝導型半導体層がｐ型半導体層である、上記（１）~（５）のいずれか１項に記載の半導体発光素子。
　（７）基板上に、第２伝導型の半導体層と、発光層と、前記第２伝導型とは異なる第１伝導型の半導体層とをこの順に含む半導体積層体を形成する工程と、
　前記第１伝導型半導体層上に、コンタクト層とオーミック電極層とが積層してなるコンタクト部を形成する工程と、
　前記コンタクト部上の一部にマスクを形成する工程と、
　該マスクが形成されず露出した前記コンタクト部の部分をエッチングにより除去して、前記第１伝導型半導体層が露出する複数の島状の開口部を前記コンタクト部に形成する工程と、
　前記オーミック電極層に接し、前記第１伝導型半導体層と電気的に接続する第１電極を形成する工程と、
　前記第２伝導型半導体層に電気的に接続する第２電極を形成する工程と、
　を有することを特徴とする半導体発光素子の製造方法。
　（８）素子上面から見た複数の前記開口部の形状が不均一である、上記（７）に記載の半導体発光素子の製造方法。
　（９）前記マスク形成工程が、
　酸素雰囲気下のアルミニウム蒸着により、前記コンタクト部上にアルミニウム酸化膜を形成する工程と、
　該アルミニウム酸化膜を部分的にエッチングする工程と、
を有する上記（７）または（８）に記載の半導体発光素子の製造方法。
　（１０）前記発光層は紫外光を発する、上記（７）~（９）のいずれか１項に記載の半導体発光素子の製造方法。
　本発明によれば、半導体発光素子のコンタクト層とオーミック電極層とが積層してなるコンタクト部に開口部を設けたことにより、コンタクト部における光吸収の抑制と、電極と半導体層との良好なオーミック接触との両立を図ることができる。その結果、順方向電圧をさほど上昇させることなく発光出力を向上させることが可能となる。
本発明に従う半導体発光素子１００を示す模式断面図である。 図１に示した半導体発光素子１００の模式上面図である。 （Ａ）~（Ｈ）は、本発明に従う半導体発光素子１００の製造方法の一例を示す模式断面図である。 フィリップチップ型の実装を行った半導体発光素子１００を示す模式断面図である。 （Ａ）および（Ｂ）は、それぞれ実施例１および実施例２におけるコンタクト部の上面のＳＥＭ画像である。 図５（Ａ）の拡大ＳＥＭ画像である。 実施例３におけるコンタクト部のＳＥＭ画像である。 実施例４におけるコンタクト部の拡大ＳＥＭ画像である。
　以下、図面を参照しつつ本発明をより詳細に説明する。なお、発光素子の模式断面図においては、説明の便宜上、各層を基板に対して実状とは異なる比率で誇張して示す。なお、図１は図２のＩ−Ｉ断面である。
　本発明の一実施形態である半導体発光素子１００は、図１に示すとおり、基板１０１上に、バッファ層１０２と、半導体積層体１０６と、コンタクト層１０７とオーミック電極層１０８とが積層してなるコンタクト部１０９と、をこの順に有している。
　半導体積層体１０６は、第１伝導型の半導体層としてのｐ型半導体層１０５と、発光層１０４と、第１伝導型とは異なる第２伝導型の半導体層としてのｎ型半導体層１０３とからなる。本実施形態では、バッファ層１０２側からｎ型半導体層１０３、発光層１０４、ｐ型半導体層１０５の順に形成される。
　第１電極としてのｐ型電極１１３は、図１および図２に示すように、コンタクト部１０９、より厳密にはオーミック電極層１０８の一部上に位置し、オーミック電極層１０８に接し、コンタクト部１０９を介してｐ型半導体層１０５と電気的に接続されている。第２電極としてのｎ側電極１１２は、半導体積層体１０６のｎ型半導体層１０３側に形成される。ｎ側電極１１２は、ｎ型半導体層１０３と電気的に接続されている。図１では、その一例として、半導体発光素子１００の一部の領域においてコンタクト部１０９および半導体積層体１０６の一部を除去して、ｎ型半導体層１０３の表面を露出させ、露出したｎ型半導体層１０３上にｎ型電極１１２を設ける、典型的な「ラテラル（ｌａｔｅｒａｌ）型」発光素子を模式的に示す。
　基板１０１としては、半導体積層体１０６のエピタキシャル成長の温度に耐性のある基板を用いるのが好ましく、例えばサファイア基板や、ＡｌＮ単結晶層をサファイアなどの基板上に形成したＡｌＮテンプレートが使用できる。
　バッファ層１０２は、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法などの既知の手法を用いて基板１０１上にエピタキシャル成長させる。例えば、厚さ２０~１５００ｎｍ、好ましくは５００~１５００ｎｍ、より好ましくは８００~１０００ｎｍのＡｌＮ層や複数のＡｌＧａＮ層による積層体を用いることができる。バッファ層１０２は、基板１０１とｎ型半導体層１０３との歪緩衝層として機能する。また、バッファ層１０２は組成傾斜層や超格子歪緩衝層を含むこともできる。
　ｎ型半導体層１０３およびｐ型半導体層１０５は、ＡｌｘＧａ１−ｘＮ材料（０＜ｘ≦１）を、ＭＯＣＶＤ法など既知の手法を用いてエピタキシャル成長させることにより形成することができる。なお、所望の発光波長での吸収が問題にならないのであれば、ＩＩＩ族元素として、Ｂ、Ｉｎが含まれていても良く、Ｖ族元素として、Ａｓが含まれていても良い。ｐ型不純物としては、Ｂｅ、Ｍｇ、ｎ型不純物としては、Ｓｉ、Ｇｅが例示できる。
　発光層１０４は、例えばＡｌＩｎＧａＮ／ＡｌＩｎＧａＮの多重量子井戸構造を挙げることができる。これは、ＭＯＣＶＤ法などにより成長させて形成することができる。発光層１０４は、発光中心波長が３８０ｎｍ以下の紫外光や、４９５ｎｍ以下の可視光（青色、紫色）などを発することが可能な、比較的広いバンドギャップを有する材料とすることができる。紫外光を発する発光層１０４の場合、例えばＧａＮ（ｘ＝０）層を通過する際に吸収が起こり、発光中心波長に対する透過率が５０％以下となる、発光中心波長が３８０ｎｍ以下の紫外光を発する発光層とすることができ、ＧａＮ層をほぼ透過しない発光中心波長が３６５ｎｍ以下の紫外光を発する発光層とすることができ、さらには、発光中心波長が３５０ｎｍ以下の紫外光を発する発光層とすることができる。なお、ＡｌＩｎＧａＮ／ＡｌＩｎＧａＮの多重量子井戸構造の場合、発光波長は主に井戸層のＡｌ組成比で制御することができる。
　各層の厚みは、例えばｎ型半導体層１０３は１０００~５０００ｎｍ、発光層１０４は１０~１００ｎｍ、ｐ型半導体層１０５は５０~３００ｎｍとすることができる。
　ここで、コンタクト部１０９について説明する。
　まず、ｐ型のコンタクト層１０７をｐ型半導体層１０５上にエピタキシャル成長させる。コンタクト層１０７は、低抵抗なｐ型伝導が得られ、ｐ側電極１１３との接触抵抗がｐ型半導体層１０５よりも低い層である。さらに、コンタクト層はｐ型半導体層１０５と格子整合がよく、ｐ型半導体層１０５上にエピタキシャル成長可能な格子定数を有することが好ましい。
　コンタクト層１０７のバンドギャップは、発光層１０４のバンドギャップよりも狭い場合に、本発明の効果が非常に大きい。この場合、発光層１０４から発した光のコンタクト層１０７による吸収の問題が顕著に生じるためである。
　半導体積層体１０６が例えばＩＩＩ族窒化物半導体からなる場合、コンタクト層１０７のＡｌ組成は、発光層よりもバンドギャップが狭くなる組成、または、発光層からの発光中心波長に対する透過率が５０％未満となる組成である場合に本発明の効果が非常に大きい。コンタクト層１０７のＡｌ組成は、組成式をＡｌｘＧａ１−ｘＮとした場合、発光波長にもよるが、例えば０≦ｘ＜０．５とすることが好ましく、０≦ｘ≦０．０５がより好ましい。この場合コンタクト層１０７は、Ａｌ含有量が少ない、または、Ａｌを含まないため、ｐ型半導体層１０５との格子整合が良く、また、ｐ側電極１１３との接触抵抗がｐ型半導体層１０５よりも十分に低いからである。すなわち、ｘ＜０．５とすれば、キャリア密度が大幅に減少することがなく好ましく、ｘ≦０．０５とすれば、ＧａＮと同様に低いコンタクト抵抗を得ることが容易であるためより好ましい。なお、発光中心波長が３５０ｎｍ以下の紫外光を発する発光層の場合、コンタクト層をｘ＝０．０５とした場合であっても、コンタクト層による光の吸収が大きい。なお、コンタクト層はＩｎなど他の同族元素を少量含んでいてもよい。
　次に、ｐ側のオーミック電極層１０８を、ｐ型コンタクト層１０７上に形成する。オーミック電極層１０８は、ｐ型コンタクト層１０７とのオーミック接触を形成するのに適した、接触抵抗の低い層とする。例えば、Ｎｉ、Ｃｏ、ＩＴＯ、Ｐｔ等の金属とＡｕ、Ｒｈなどの金属との組み合わせによるオーミック電極層が好ましい。また、ｐ側オーミック電極層１０８は、ｐ側電極１１３と金属接合ができることが必要である。
　コンタクト部１０９を構成するコンタクト層１０７およびオーミック電極層１０８は、いずれも発光層１０４で発生する光を吸収するものである。なお、コンタクト部１０９は該光の一部を吸収し一部を透過または反射させてもよいが、発光中心波長に対し５０％以上吸収する場合に本発明の効果が得られやすい。
　ここで、本発明の特徴的構成は、図１および図２に示すように、コンタクト部１０９が、ｐ型半導体層１０５が露出する島状の開口部１１１を有することである。ｐ型半導体層１０５上の開口部１１１では、発光層１０４で発生した光が、コンタクト部１０９を構成するコンタクト層１０７およびオーミック電極層１０８に吸収されることがない。そのため、開口部１１１から光を外部に有効に取り出すことができる。一方で、ｐ型半導体層１０５上のコンタクト部１０９を形成した領域では、ｐ型半導体層１０５とｐ側電極１１３とは、オーミック電極層１０８およびコンタクト層１０７を介して良好なオーミック接触を得ることが出来る。このように本発明では、コンタクト部１０９に開口部１１１を設けたことにより、コンタクト部による光吸収の抑制と、電極と半導体層との良好なオーミック接触との両立を図ることができる。その結果、順方向電圧をさほど上昇させることなく、発光出力を向上させることが可能となる。
　また、本発明ではコンタクト部１０９の中に島状の、すなわち孤立した開口部１１１が存在する構成なので、孤立したコンタクト部を形成せず、図２に示すように、コンタクト部１０９の全体がｐ側電極１１３と電気的に接続されている状態を実現しうる。よって、ｐ側電極１１３の直下の半導体積層体のみならず、コンタクト部１０９の位置する領域およびその近傍の下方の半導体積層体にも十分に電流を流すことができる。これが発光効率の向上につながる。
　ｐ側電極１１３の位置は、ｐ側電極１１３がコンタクト部１０９のオーミック電極層１０８の一部と接触していれば、特に図２には限定されない。
　本発明は、本実施形態のように、第１伝導型半導体層すなわち開口部から露出する半導体層がｐ型半導体層であると効果的である。ｐ型半導体層１０５は、ｎ型半導体層に比べて層内を電流が広がりにくいため、コンタクト部１０９をｐ側電極１１３直下のみならず、ｐ型半導体層１０５上のなるべく広い範囲に延在させることが好ましいためである。つまり、ｐ型半導体層１０５上の全面にコンタクト部１０９を形成し、その一部を開口部１１１とすることにより、より広い範囲で発光を得つつ、発光効率をより高めることが可能となる。
　また、開口部から露出する半導体層がｐ型半導体層である場合、図２に示すように、複数の開口部１１１がｐ型半導体層１０５上に分散している、すなわち、素子上面から見たときに、開口部１１１がその面全体に分散して分布していることが好ましい。その結果、コンタクト部１０９もｐ型半導体層１０５上全体に敷設することになり、ｐ側電極１１３から供給される電流を、ｐ型半導体層１０５の全体に供給できるからである。
　素子上面から見たコンタクト部１０９中の開口部１１１の配置パターンは特に限定されず、図２の模式図に例示するような規則的なパターンで形成してもよいし、図５のようなランダムなパターンで形成してもよい。
　素子上面から見た開口部の形状は特に限定されないが、図５のように不均一である、すなわち、複数の開口部の形状は規則性が無く不揃いであることが好ましい。ｐ型半導体層１０５の一部の側面が開口部１１１の側面としてコンタクト部１０９下に存在するため、開口部１１１が不均一な形状であれば、上面からみたｐ型半導体層１０５の露出面積が同じ（開口率が同じ）であっても開口部の側面の面積を含めたｐ型半導体層１０５の合計露出面積が大きくなることから開口部１１１からの光取り出し効率が向上する。
　ここで、良好なオーミック接触と高い光取り出し効率との両立を十分に得る観点から、ｐ型半導体層１０５上のコンタクト部１０９を設けた面積をＳ１とし、開口部１１１の総和の面積をＳ２としたとき、開口率（Ｓ２／（Ｓ１＋Ｓ２））は０．０５~０．６５の範囲であることが好ましく、０．２~０．４の範囲がさらに好ましい。開口率が０．０５以上であれば、開口部による光取り出し向上の効果が確実に得られ、開口部の割合が０．６５以下であれば、コンタクト部１１１が不連続となる箇所が発生しにくく、十分なオーミック接触を得ることができるからである。
　ｎ側電極１１２としては、ｎ型半導体１０３との接触抵抗が低いという理由から、例えば真空蒸着法によりＴｉ含有膜およびＡｌ含有膜を順次蒸着させたＴｉ／Ａｌ電極を用いることができる。ｐ側電極１１３としては、ｐ型半導体層１０５との接触抵抗が低いという理由から、例えば真空蒸着法によりＮｉ含有膜およびＡｕ含有膜を順次蒸着させたＮｉ／Ａｕ電極、およびＮｉ／Ｐｔ電極を用いることができる。
　これまで、本発明における第１伝導型をｐ型、第２伝導型をｎ型として、ＩＩＩ族窒化物半導体発光素子１００を説明したが、本発明はこれに限定されず、第１伝導型をｎ型、第２伝導型をｐ型としても良いことは勿論である。この場合、オーミック電極層１０８の材料としては、ｎ型半導体層であるｎ−ＡｌＧａＮと比較的良好なオーミック接触を形成するＴｉ／Ａｌ、Ｍｏ／Ａｌ、などの金属とすることが好ましい。
　次に、半導体発光素子１００の製造方法の一例を、図３を用いて説明する。まず、図３（Ａ）に示すように、例えばＭＯＣＶＤ法を用いて、基板１０１上にバッファ層１０２を形成する。次に、図３（Ｂ）に示すように、例えばＭＯＣＶＤ法を用いて、バッファ層１０２上に第２伝導型であるｎ型の半導体層１０３、発光層１０４、および第２伝導型とは異なる第１伝導型であるｐ型の半導体層１０５、ｐ型のコンタクト層１０７を順にエピタキシャル成長させて、半導体積層体１０６およびｐ型のコンタクト層１０７を形成する。次に、図３（Ｃ）に示すように、ｐ型のコンタクト層１０７上にｐ側のオーミック電極層１０８を積層し、コンタクト部１０９を形成する。ｐ側オーミック電極層は、スパッタ法、真空蒸着法などにより製膜することができる。ｐ側オーミック電極層形成後、アニール工程を行うことが好ましい。
　次に、図３（Ｄ）および（Ｅ）に示すように、コンタクト部１０９上の一部、厳密にはオーミック電極層１０８上の一部にマスク１１０を形成する。まず、マスク材料の層を全面に形成し（図３（Ｄ））、その後、この層をパターニングする（図３（Ｅ））。これは、次工程でコンタクト層１０７およびオーミック電極層１０８を部分的にエッチングする際、マスク１１０の下部のエッチングを防ぐためである。このマスク１１０の形状により、コンタクト部１０９および開口部１１１の形状が決まる。そのため、マスク１１０は上面視で、矩形または円形などの所定またはランダム形状の開口部が不規則または規則的に点在する形状となるように形成する。
　マスク１１０のパターン形成方法は特に限定されず、マスク材料の層をオーミック電極１０８上の全面に形成し、フォトリソグラフ法を用いてそのマスク材料の層上にレジストパターンを形成して、露出したマスク材料層部分のみエッチングすることにより、フォトマスクと同じパターンを有するマスクを形成することができる。
　このようなフォトマスクを用いる一般的手法では、任意のフォトマスクを用いることで所望のパターンのマスク１１０が得られるという利点がある。しかし、開口部は微細であるほど、露出したｐ型半導体層１０５上で電気が流れ易いため好ましいところ、設計上の制限からフォトマスクパターン幅を１~２μｍ以下にして微細な開口形状を形成することは困難であり、また、工程が煩雑である。
　本発明者らは、フォトリソグラフ法を用いない効果的なマスク形成工程を開発した。このマスク形成工程は、酸素雰囲気下の金属蒸着により、コンタクト部１０９の全面上に金属酸化膜１１０を形成する工程と、この金属酸化膜１１０を部分的にエッチングする工程と、を有する。このマスク形成工程に用いる金属としては、後のエッチング用のマスクとして用いることができ、さらにフォトマスクを用いることなく不均一な複数の開口部を形成できるものであればどのような金属を用いてもよいが、例えばアルミニウムが好ましい。本発明者らは、酸素雰囲気下のアルミニウム蒸着により形成したアルミニウム酸化膜は、フォトマスクを用いることなく、単にウェットエッチング環境下にさらすのみで、部分的にエッチングされ、寸法および形状が不均一な複数の微細な形状の開口部がオーミック電極層１０８上に分散したパターンのマスク１１０（図３（Ｅ））を形成できることを見出した。微細な開口部とは例えば幅が２μｍ以下の開口部である。
　特定の条件の酸素雰囲気下のアルミニウム蒸着により形成したアルミニウム酸化膜は、面内の酸素濃度が不均一であり、ドライエッチング用のマスクとして利用できる酸化アルミニウム（Ａｌ２Ｏ３）以外に、部分的にアルミニウムまたは酸化数の異なるアルミニウム酸化物が形成されると考えられる。このことに起因して、面内でのエッチング性の相違が発生するためであると考えられる。この方法で作製したマスクを用いると、不規則で微細かつ不均一な形状の開口部を適度に分散して形成することができる。なお、第１電極をコンタクト部１０９上の一部に形成する場合において、開口部を適度に分散して形成するとは、コンタクト部１０９がｐ型半導体層１０５上全体で電気的な連続性を維持できる程度に開口させることである。電流の広がりを維持し開口による順方向電圧の上昇を抑制するためである。第１電極をコンタクト部１０９上全面に形成する場合においては、このコンタクト部１０９の電気的な連続性は好ましい形態であるが必須ではない。また、アルミニウム酸化膜の形成条件やエッチング条件によって開口率を制御できるうえ、フォトマスクを用いる方法に比べて工程が簡易であるという利点があるためより好ましい。
　アルミニウム酸化膜の蒸着条件は上記のような開口部が形成できる条件であれば特に限定されないが、例えば以下のようなものとすればよい。酸素の流量は５~１５ｓｃｃｍ程度、ＥＢ蒸着装置の内部圧力は５．０×１０−３~５．０×１０−２Ｐａ程度とする。成膜速度は０．５~２．０Å／秒で、５００~５０００Å程度の厚みで形成すればよい。
　アルミニウム酸化膜のエッチング条件は特に限定されないが、例えば６３ＢＨＦに３~１０分程度浸漬させればよい。また、アルミニウム酸化膜に寸法および形状が不均一な複数の開口部が形成される。この開口部を拡大するべく、引き続きドライエッチングを行ってもよい。このとき、圧力は１．０~４．０Ｐａ程度、エッチングガスはＣＦ４／Ｏ２として、流量はそれぞれ１０~２５ｓｃｃｍ／２~５ｓｃｃｍ程度、エッチング時間は０．５~３．０分程度とすればよい。
　マスク１１０の形成後、図３（Ｆ）に示すように、マスク１１０が形成されず露出したコンタクト部１０９の部分をエッチングにより選択的に除去して、ｐ型半導体層１０５が露出する島状の開口部１１１を形成する。この選択エッチングの方法としては、例えば塩素系ガスやＡｒガスを用いたドライエッチング法を用いることができ、コンタクト層１０７およびオーミック電極層１０８の材料により適宜選択すればよい。
　図３（Ｆ）に示すように、ｐ型半導体層１０５が例えば１０~２００ｎｍ程度削れるまでエッチングすることが好ましい。これにより、コンタクト層１０７を確実にエッチング除去することができる。また、開口部１１１におけるｐ型半導体層１０５の側面には複雑な凹凸形状が形成されるため、コンタクト部１０９下のｐ型半導体層１０５に侵入した光はｐ型半導体層１０５からなる開口部１１１の側面のこの凹凸によってスムーズに出射する。このため、この側面で反射することによりコンタクト層に吸収される光は少なく、発光出力が向上する。
　その後、エッチングによりマスク１１０を除去する（図３（Ｇ））。マスクは、例えばフッ化水素を用いたウェットエッチングで除去することができる。
　その後、図３（Ｈ）に示すように、オーミック電極層１０８の一部上に、ｐ型半導体層１０５と電気的に接続する第１電極１１３を形成し、さらに、ｎ型半導体層１０３に電気的に接続する第２電極１１２を形成する。ｎ側電極１１２は、例えばドライエッチングまたはウェットエッチングなどにより、半導体積層体１０６の一部を除去して、ｎ型半導体層１０３の表面を露出させ、露出したｎ型半導体層１０３上に、スパッタ法または真空蒸着法などにより形成することができる。ｐ側電極１１３は、同じくスパッタ法または真空蒸着法などにより、コンタクト部１０９上およびｐ型半導体層１０５上の一部に、直接形成することができる。
　以上、ラテラル型の半導体発光素子１００の製造方法を説明したが、本発明は、フィリップチップ型、および、垂直（Ｖｅｒｔｉｃａｌ）型の半導体発光素子に適用することもできる。以下に、その製造方法の一例を示す。
　フィリップチップ型とする場合の製造方法は、開口部１１１を有するコンタクト部１０９を形成する工程までは、実施形態１の製造方法として図３（Ｇ）までに示した工程と同様であり、その後、ｐ側電極１１３は、スパッタ法または真空蒸着法などにより、コンタクト部１０９および開口部１１１のｐ型半導体層上の全面に直接形成する。このとき、ｐ側電極１１３には反射率の高い金属を用いることが好ましく、例えばＭｏ、Ｒｕ、Ｒｈ、Ｗが挙げられる。ｎ側電極１１２は、例えばドライエッチングまたはウェットエッチングなどにより、半導体積層体１０６の一部を除去して、ｎ型半導体層１０３の表面を露出させ、露出したｎ型半導体層１０３上に、スパッタ法または真空蒸着法などにより形成することができる。そして、実装する際には、図４のようにバンプ１１４を用いる。本実施形態でも、開口部に到達した光はコンタクト部１０９に吸収されることなくｐ側電極１１３に反射されるため、発光効率を向上させることができる。
　垂直型とする場合は、バッファ層にリフトオフ可能な材料を用いる以外は、開口部１１１を有するコンタクト部１０９を形成する工程（図３（Ｇ））までは、実施形態１の製造方法として図３で示した工程と同様であり、その後、コンタクト部１０９上に順次、ｐ側電極、接着金属層、サポート基板を形成する。
　ｐ側電極は、スパッタ法または真空蒸着法などにより、コンタクト部および開口部のｐ型半導体層上の全面に直接形成する。このとき、ｐ側電極には反射率の高い金属を用いることが好ましく、紫外光に対しては例えばＭｏ、Ｒｕ、Ｒｈ、Ｗが挙げられる。
　接着金属層は、接合によりサポート基板と接続する場合は、Ａｕ含有材料とするのが好ましく、より好ましくはＡｕまたはＡｕＳｎとする。めっき法によりサポート基板を形成する場合はＡｕ、Ｐｔ、Ｐｄなどの貴金属やＮｉ，Ｃｕのいずれかを含む材料を用いるのが好ましい。また、ケミカルリフトオフ法により基板を剥離する際に使用するエッチング液に対して耐性を持つ金属を選択することが望ましい。接着金属層からのＡｕの拡散を止めるバリア層として、接着金属層とｐ側電極との間に、Ｐｔ含有材料からなるバリア層をさらに形成してもよい。
　サポート基板は、放熱性の良い材料からなるものとすることができ、例えば導電性Ｓｉ基板やＭｏ、Ｗ、Ｎｉ、Ｃｕおよびこれらの合金を材料とする基板を用いるのが好ましい。上記のようにめっき法により直接形成してもよいが、その場合は、その後のケミカルリフトオフのエッチング液に対する耐性を有する材料を選択することが好ましい。
　続いて、バッファ層をエッチングなどにより除去し、半導体積層体から基板を剥離する。そして、この剥離により露出したｎ型半導体層上にｎ側電極を形成する。このようにして、垂直型の半導体発光素子を製造することができる。なお、垂直型の場合、このようにバッファ層を除去する必要があるため、バッファ層は、ケミカルリフトオフが可能な金属材料である、クロム（Ｃｒ）、スカンジウム（Ｓｃ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）などか、または、これらの金属窒化物で作製することが好ましい。
　上述したところはいずれも代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。また、以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
　（実施例１）
　サファイア基板（０００１）面上にＡｌＮエピタキシャル層を有するＡｌＮテンプレートの上に、ＭＯＣＶＤ法により、初期層としてＡｌＮ層を積層後、超格子歪緩衝層としてＡｌＮ／ＧａＮ超格子層、ｉ型ＡｌＧａＮ層、ｎ型窒化物半導体層としてＡｌＧａＮ（コンタクト層、クラッド層のＡｌ組成：０．２３）、発光波長が３４０ｎｍの発光層としてＩｎＡｌＧａＮ量子井戸型構造（井戸層のＡｌ組成：０．１５）、ｐ型窒化物半導体層としてＡｌＧａＮ（ブロック層のＡｌ組成：０．４７、ガイド層とクラッド層のＡｌ組成：０．２２、クラッド層の厚さ：１６０ｎｍ）、を順次エピタキシャル成長させ、半導体積層体を形成した。さらに、最上層のｐ型ＡｌＧａＮクラッド層上にｐ型コンタクト層としてＧａＮ（厚み：５０ｎｍ）をエピタキシャル成長させた。なお、上記の超格子歪緩衝層は第１の層をＧａＮとし、ＡｌＮ層（厚さ９ｎｍ）とＧａＮ層（厚さ２．１ｎｍ）とを交互に２０組積層した超格子層Ｉと、ＡｌＮ層（厚さ２．７ｎｍ）とＧａＮ層（厚さ２．１ｎｍ）とを交互に３０組積層した超格子層ＩＩと、ＡｌＮ層（厚さ０．９ｎｍ）とＧａＮ層（厚さ２．１ｎｍ）とを交互に５０組積層した超格子層ＩＩＩとを順次積層した構造とし、ＧａＮ層（第１の層）には、Ｍｇを添加した。
　ｐ型コンタクト層上に、ｐ側オーミック電極層（Ｎｉ：厚さ１０ｎｍおよびＡｕ：厚さ２０ｎｍ）をスパッタ法により形成した。その後、５５０℃による熱処理を行った。
　その後、ＥＢ蒸着機にて真空引き後に酸素ガスを導入しながらＡｌを蒸着することにより、ｐ側オーミック電極膜上にマスク材としてアルミニウム酸化膜（厚さ２００ｎｍ）を成膜した。このとき、酸素ガスは１０ｓｃｃｍ、１×１０−２Ｐａとし、１Å／ｓｅｃにて成膜した。その後、ＢＨＦに１０分間浸漬したところ、アルミニウム酸化膜が部分的にエッチングされ、ｐ側オーミック電極層が部分的に露出した島状の穴を有するマスクが形成された。その後、１Ｐａの圧力で、流量が２０ｓｃｃｍの塩素ガスによる３分間のドライエッチングによりマスクに覆われていない部分のｐ側オーミック電極層を除去し、さらに、４Ｐａの圧力で、流量が２２．５ｓｃｃｍの塩素ガスと７．５ｓｃｃｍの４塩化ケイ素ガスとの混合ガスに１．５分間曝露することによりマスクに覆われていない部分のｐ型コンタクト層を除去した。後処理として、１Ｐａの圧力で、流量が２０ｓｃｃｍのアルゴンガスに３．５分曝露した。４５％フッ化水素酸（ＨＦ）に１５秒間浸漬して、アルミニウム酸化膜のマスクを完全に除去した。マスク除去後の表面のＳＥＭ写真（倍率１万倍）を図５（Ａ）に示す。このように、複数の島状の開口部を有するコンタクト部が形成された。素子上面から見た複数の開口部の形状は不均一な形状であった。また、この表面の拡大写真（倍率５万倍）を図６に示す。このように、ｐ型半導体層を有する開口部の側部と底部には凹凸が見られた。開口率は、ＳＥＭ写真の面積比から計算したところ、３０．３％であった。
　ドライエッチング法によりｎ型窒化物半導体層の表面を一部露出させ、ｎ側電極（Ｔｉ／Ａｌ）をｎ型窒化物半導体層上に形成し、５５０℃でアニール後、ｐ側電極（Ｔｉ／Ａｕ）を、上記開口部を有するコンタクト部上に形成し、本発明にかかる半導体発光素子を作製した。
　（実施例２）
　ｐ側オーミック電極層が部分的に露出した島状の穴を有するマスクを形成した後に、４Ｐａの圧力で、流量が２１ｓｃｃｍの４フッ化メタンガスと４ｓｃｃｍの酸素ガスとの混合ガスに２．５分間曝露する工程を追加したこと以外は、実施例１と同様の方法で、半導体発光素子を作製した。マスク除去後の表面のＳＥＭ写真（倍率１万倍）を図５（Ｂ）に示す。素子上面から見た複数の開口部の形状は不均一な形状であった。このように、上記処理によってマスクの穴が拡張し、開口率は、ＳＥＭ写真の面積比から計算したところ、３８．３％であった。また、ｐ型半導体層を有する開口部を観察したところ、実施例１にみられたような凹凸が見られた。
　（実施例３）
　実施例１の手順においてｐ側オーミック電極層形成後の熱処理を行った後、ｐ側オーミック電極膜上にマスク材としてアルミニウム酸化膜の代わりにＣＶＤ法によるＳｉＯ２膜を成膜し、ＳｉＯ２膜上にフォトリソグラフ法により直径５μｍ、中心間間隔１０μｍの開口部を複数有するフォトレジストのパターンを形成した。その後、レジストパターンをマスクとしてドライエッチング法によりＳｉＯ２膜のエッチングを行い、レジストを除去した。こうして形成したＳｉＯ２膜パターンを複数の島状の開口を有するマスクとして使用し、実施例１と同様のドライエッチング法によりｐ側オーミック電極およびｐ−コンタクト層をエッチングし、その後、ＢＨＦに浸漬してＳｉＯ２マスクを除去した。マスク除去後の表面のＳＥＭ写真（倍率５千倍）を図７に示す。その後、実施例１と同様にして半導体発光素子を作成した。その結果、コンタクト部には、フォトマスクのパターンと対応した形状の開口部が形成され、すなわち、直径５μｍの開口部が１０μｍピッチで均一に形成された。開口率は、フォトマスク設計上は１９％であり、ＳＥＭ写真の面積比から計算したところ、２０％であった。
　（実施例４）
　ｐ側オーミック電極膜上にマスク材としてアルミニウム酸化膜（厚さ２００ｎｍ）を成膜した後のマスク材のＢＨＦへの浸漬時間を１０分から６分に変えた以外は、実施例１と同様に行った。コンタクト部の拡大写真（倍率５万倍）を図８に示す。開口部の形状は不均一な形状であった。開口率は、ＳＥＭ写真の面積比から計算したところ、２０％であった。なお、素子上面から見た複数の開口部の形状は実施例１と同様であり、実施例３とは開口部の形状が異なるが開口率は等しかった。
　（実施例５）
　アルミニウム酸化膜のマスクを完全に除去した後に、開口部およびコンタクト部の全面を覆うように、スパッタ法により反射電極（Ｒｕ、厚さ５０ｎｍ）を形成し、ｐ側電極（Ｔｉ／Ａｕ）を、上記の反射電極上に形成した以外は、実施例１と同様に行った。
　（実施例６）
　発光層として、発光波長が４６５ｎｍのＩｎＧａＮ量子井戸型構造を用いた以外は、実施例２と同様に半導体発光素子を形成した。
　（比較例１~６）
　マスク形成およびドライエッチングによるコンタクト部の開口部の形成をしない以外は、それぞれ実施例１~６と同様に半導体発光素子を形成した。
　（評価方法）
　得られた発光素子に定電流電圧電源を用いて２０ｍＡ、５０ｍＡまたは１００ｍＡの電流を流したときの発光出力Ｐｏおよび順方向電圧Ｖｆを測定した。表１中、実施例１~６のＰｏ比は、それぞれ比較例１~６におけるＰｏ値を１とした場合の相対値である。表１中実施例１~６のΔＶｆは、それぞれの試験例におけるＶｆの実測値からそれぞれ比較例１~６におけるＶｆの実測値を差し引いた値である。ΔＶｆは、小さいほどコンタクト面積減少の影響が小さく優れた特性であることを示す。Ｐｏについては、相対値が大きいほど発光出力向上効果が大きく優れた特性であることを示す。なお、Ｐｏは、反射電極を形成した実施例５は反射によりサファイア基板側から取り出された光について測定し、それ以外は開口部を有するｐ型窒化物半導体層側から取り出された光について測定した。
Figure JPOXMLDOC01-appb-T000001
　（評価結果）
　実施例１~５は比較例１~５に対し、Ｐｏについては概ね１．３倍から２倍以上となり、Ｖｆについては僅かな上昇しかなかった。よって、順方向電圧をさほど上昇させることなく、発光出力を大幅に向上させることができた。また、開口率が大きいほど出力向上効果が大きくなる傾向を示した。
　さらに、開口率の等しい実施例３と実施例４とを比較すると、実施例３よりも実施例４のＰｏは高いことが判明した。フォトリソグラフ法では、フォトマスクパターン幅の設計上の制限から１~２μｍ以下の微細な開口部を形成することは容易ではなかったため、実施例３では各々の開口部が大きく、実施例４のような各々が幅２μｍ以下の微細かつ複雑な形状であって不均一な開口形状の集まりではないということも要因として考えられる。また、実施例４よりも実施例３のΔＶｆは高いことが判明した。これは、実施例３における各々の開口部の中心部は、コンタクト部から遠いために電気が流れにくく、Ｖｆが上昇しやすいことが要因として考えられる。さらには、ＳＥＭ写真から、実施例３の開口部底面は比較的平坦であるが、実施例４の開口部底面は実施例３に比べると凹凸を有することが分かった。不均一な開口形状であるので開口面内のエッチング速度も不均一となり、開口部のｐ型窒化物半導体層の表面が凹凸となったことも発光出力の向上に寄与していると推察される。
　また、青色発光ダイオードでの実施例６は、比較例６に対してＰｏについて１４％程度の向上効果が得られた。ただし、実施例１~５のほうがより効果が得られた。これは、紫外発光ダイオードの実施例２と比較して波長が長く、コンタクト層による光の吸収が少ない素子であるためと考えられる。よって、本発明の効果は、コンタクト層のバンドギャップが発光層のバンドギャップよりも狭い発光素子、特に紫外光を発する発光素子に対して非常に有効な効果を有することが判明した。
　実施例５における反射電極を形成した場合であっても、Ｐｏについて３０％程度の向上効果が得られており、本発明の効果を有することが確認された。なお、測定条件の違いもあるため、実施例１に対して割合が小さかったことの理由は判明していない。理由の一つとしては、反射電極の反射率は１００％ではなく、実質の反射率が低かったことが挙げられる。
　なお、リフトオフ層としてＳｃＮを用い、ｐ側電極として紫外光の反射率の高いＲｕを全面に形成し、接続金属としてＡｕＳｎを用いて導電性Ｓｉ基板に接合した垂直型の半導体発光素子を形成した場合でも、類似の効果を得ることができた。
　本発明によれば、半導体発光素子のコンタクト層とオーミック電極層とが積層してなるコンタクト部に開口部を設けたことにより、コンタクト部における光吸収の抑制と、電極と半導体層との良好なオーミック接触との両立を図ることができる。その結果、順方向電圧をさほど上昇させることなく発光出力を向上させることが可能となる。
　１００　半導体発光素子
　１０１　基板
　１０２　バッファ層
　１０３　ｎ型半導体層（第２伝導型半導体層）
　１０４　発光層
　１０５　ｐ型半導体層（第１伝導型半導体層）
　１０６　半導体積層体
　１０７　コンタクト層
　１０８　オーミック電極層
　１０９　コンタクト部
　１１０　マスク
　１１１　開口部
　１１２　ｎ側電極（第２電極）
　１１３　ｐ側電極（第１電極）
　１１４　バンプ

Claims (10)

  1. 　第１伝導型の半導体層と、発光層と、前記第１伝導型とは異なる第２伝導型の半導体層とをこの順に含む半導体積層体と、
    　前記第１伝導型半導体層上に、コンタクト層とオーミック電極層とが積層してなるコンタクト部と、
    　前記コンタクト部に形成される前記第１伝導型半導体層が露出する複数の島状の開口部と、
    　前記オーミック電極層に接し、前記第１伝導型半導体層と電気的に接続する第１電極と、
    　前記第２伝導型半導体層に電気的に接続する第２電極と、
    　を有することを特徴とする半導体発光素子。
  2. 　素子上面から見た複数の前記開口部の形状が不均一である、請求項１に記載の半導体発光素子。
  3. 　前記コンタクト層のバンドギャップが、前記発光層のバンドギャップよりも狭い、請求項１または２に記載の半導体発光素子。
  4. 　前記半導体積層体がＩＩＩ族窒化物半導体からなり、前記コンタクト層がＡｌｘＧａ１−ｘＮ（０≦ｘ＜０．５）である、請求項３に記載の半導体発光素子。
  5. 　前記発光層は紫外光を発する、請求項１~４のいずれか１項に記載の半導体発光素子。
  6. 　前記第１伝導型半導体層がｐ型半導体層である、請求項１~５のいずれか１項に記載の半導体発光素子。
  7. 　基板上に、第２伝導型の半導体層と、発光層と、前記第２伝導型とは異なる第１伝導型の半導体層とをこの順に含む半導体積層体を形成する工程と、
    　前記第１伝導型半導体層上に、コンタクト層とオーミック電極層とが積層してなるコンタクト部を形成する工程と、
    　前記コンタクト部上の一部にマスクを形成する工程と、
    　該マスクが形成されず露出した前記コンタクト部の部分をエッチングにより除去して、前記第１伝導型半導体層が露出する複数の島状の開口部を前記コンタクト部に形成する工程と、
    　前記オーミック電極層に接し、前記第１伝導型半導体層と電気的に接続する第１電極を形成する工程と、
    　前記第２伝導型半導体層に電気的に接続する第２電極を形成する工程と、
    　を有することを特徴とする半導体発光素子の製造方法。
  8. 　素子上面から見た複数の前記開口部の形状が不均一である、請求項７に記載の半導体発光素子の製造方法。
  9. 　前記マスク形成工程が、
    　酸素雰囲気下のアルミニウム蒸着により、前記コンタクト部上にアルミニウム酸化膜を形成する工程と、
    　該アルミニウム酸化膜を部分的にエッチングする工程と、
    を有する請求項７または８に記載の半導体発光素子の製造方法。
  10. 　前記発光層は紫外光を発する、請求項７~９のいずれか１項に記載の半導体発光素子の製造方法。
PCT/JP2012/079196 2011-11-14 2012-11-06 半導体発光素子およびその製造方法 WO2013073485A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/357,998 US20140327034A1 (en) 2011-11-14 2012-11-06 Semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011249141A JP5988568B2 (ja) 2011-11-14 2011-11-14 半導体発光素子およびその製造方法
JP2011-249141 2011-11-14

Publications (1)

Publication Number Publication Date
WO2013073485A1 true WO2013073485A1 (ja) 2013-05-23

Family

ID=48429545

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/079196 WO2013073485A1 (ja) 2011-11-14 2012-11-06 半導体発光素子およびその製造方法

Country Status (4)

Country Link
US (1) US20140327034A1 (ja)
JP (1) JP5988568B2 (ja)
TW (1) TWI544656B (ja)
WO (1) WO2013073485A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003374A1 (ja) * 2016-06-30 2018-01-04 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
WO2019082817A1 (ja) * 2017-10-27 2019-05-02 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6362306B2 (ja) * 2013-07-11 2018-07-25 一般財団法人電力中央研究所 イオン性素子モジュールおよび電子機器、ならびにイオン性素子の駆動方法
JP6266910B2 (ja) * 2013-07-11 2018-01-24 一般財団法人電力中央研究所 イオン性素子および電子機器
JP2015082612A (ja) * 2013-10-23 2015-04-27 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法
US20150171274A1 (en) * 2013-12-17 2015-06-18 Industrial Technology Research Institute Led structure
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
KR102427203B1 (ko) 2014-05-27 2022-07-29 실라나 유브이 테크놀로지스 피티이 리미티드 n-형 및 p-형 초격자를 포함하는 전자 디바이스
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
WO2015181657A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
KR102329719B1 (ko) * 2015-02-23 2021-11-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 라이트 유닛
KR102387253B1 (ko) * 2015-06-15 2022-04-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102373677B1 (ko) 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR20170075291A (ko) * 2015-12-23 2017-07-03 엘지이노텍 주식회사 발광소자
EP3474337A4 (en) 2016-06-20 2019-06-12 LG Innotek Co., Ltd. SEMICONDUCTOR DEVICE
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
WO2018048275A1 (ko) 2016-09-10 2018-03-15 엘지이노텍 주식회사 반도체 소자
US10910519B2 (en) 2016-09-13 2021-02-02 Lg Innotek Co., Ltd. Semiconductor device having layers including aluminum and semiconductor device package including same
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
JP6733588B2 (ja) * 2017-03-24 2020-08-05 豊田合成株式会社 半導体装置の製造方法
JP6438542B1 (ja) * 2017-07-27 2018-12-12 日機装株式会社 半導体発光素子
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
DE102017119931A1 (de) * 2017-08-30 2019-02-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR102524809B1 (ko) * 2017-12-19 2023-04-24 삼성전자주식회사 자외선 반도체 발광소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174340A (ja) * 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子
JP2005123501A (ja) * 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd 半導体発光素子
JP2008171941A (ja) * 2007-01-10 2008-07-24 Ngk Insulators Ltd 発光素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP4077312B2 (ja) * 2001-12-28 2008-04-16 株式会社東芝 発光素子の製造方法および発光素子
KR100491968B1 (ko) * 2002-03-25 2005-05-27 학교법인 포항공과대학교 갈륨나이트라이드계 광소자의 ｐ형 오믹 전극의 제조방법
US7569863B2 (en) * 2004-02-19 2009-08-04 Panasonic Corporation Semiconductor light emitting device
JP2006100475A (ja) * 2004-09-29 2006-04-13 Toyoda Gosei Co Ltd 半導体発光素子
JP4543378B2 (ja) * 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
KR100682872B1 (ko) * 2004-12-08 2007-02-15 삼성전기주식회사 고효율 반도체 발광 소자 및 그 제조방법
WO2006109760A1 (ja) * 2005-04-08 2006-10-19 Mitsubishi Cable Industries, Ltd. 半導体素子およびその製造方法
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP2008244425A (ja) * 2007-02-21 2008-10-09 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
KR100941616B1 (ko) * 2008-05-15 2010-02-11 주식회사 에피밸리 반도체 발광소자
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
JP5719110B2 (ja) * 2009-12-25 2015-05-13 日亜化学工業株式会社 発光素子
JP2011221207A (ja) * 2010-04-08 2011-11-04 Konica Minolta Opto Inc アルミニウム表面反射鏡
JP5849215B2 (ja) * 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174340A (ja) * 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子
JP2005123501A (ja) * 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd 半導体発光素子
JP2008171941A (ja) * 2007-01-10 2008-07-24 Ngk Insulators Ltd 発光素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003374A1 (ja) * 2016-06-30 2018-01-04 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
JP2018006495A (ja) * 2016-06-30 2018-01-11 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
US11417793B2 (en) 2016-06-30 2022-08-16 Dowa Electronics Materials Co., Ltd. Method of manufacturing semiconductor optical device and semiconductor optical device
WO2019082817A1 (ja) * 2017-10-27 2019-05-02 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP2019083232A (ja) * 2017-10-27 2019-05-30 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP7110580B2 (ja) 2017-10-27 2022-08-02 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
US11670911B2 (en) 2017-10-27 2023-06-06 Seiko Epson Corporation Light emitting device and method of manufacturing same, and projector

Also Published As

Publication number Publication date
TW201320390A (zh) 2013-05-16
TWI544656B (zh) 2016-08-01
US20140327034A1 (en) 2014-11-06
JP2013105917A (ja) 2013-05-30
JP5988568B2 (ja) 2016-09-07

Similar Documents

Publication Publication Date Title
JP5988568B2 (ja) 半導体発光素子およびその製造方法
US9263642B2 (en) III nitride semiconductor light emitting device and method for manufacturing the same
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4325232B2 (ja) 窒化物半導体素子
WO2009084325A1 (ja) Ｌｅｄ素子およびｌｅｄ素子の製造方法
JP5829453B2 (ja) 半導体発光素子
KR20110029085A (ko) 반도체 발광 장치 및 반도체 발광 장치의 제조 방법
JP2008153676A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP2005244201A (ja) 半導体発光素子及びその製造方法
US20120223357A1 (en) Semiconductor Light-Emitting Device
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
JP2011151393A (ja) バーチカル型ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2005191575A (ja) 窒化ガリウム系発光ダイオードの構造とその製造方法
JP2012511249A (ja) 半導体発光素子
JP4835376B2 (ja) 半導体発光素子
JP2021097148A (ja) 半導体発光素子
JP2012084779A (ja) 半導体発光素子
TW201411883A (zh) 半導體紫外發光元件
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP6153351B2 (ja) 半導体発光装置
JP6190591B2 (ja) 半導体発光素子
JP4787562B2 (ja) ｐｎ接合型発光ダイオード
JP2007073590A (ja) 発光素子
JP2013179150A (ja) 発光ダイオードの製造方法
TWI251257B (en) Gallium nitride series light-emitting apparatus having void structure

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12849258

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12849258

Country of ref document: EP

Kind code of ref document: A1