WO2013032216A2 - 이미지 센서의 단위 화소 및 수광 소자 - Google Patents

이미지 센서의 단위 화소 및 수광 소자 Download PDF

Info

Publication number
WO2013032216A2
WO2013032216A2 PCT/KR2012/006882 KR2012006882W WO2013032216A2 WO 2013032216 A2 WO2013032216 A2 WO 2013032216A2 KR 2012006882 W KR2012006882 W KR 2012006882W WO 2013032216 A2 WO2013032216 A2 WO 2013032216A2
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
light
source
drain
receiving portion
Prior art date
Application number
PCT/KR2012/006882
Other languages
English (en)
French (fr)
Other versions
WO2013032216A3 (ko
Inventor
김훈
Original Assignee
Kim Hoon
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kim Hoon filed Critical Kim Hoon
Priority to CN201280040524.2A priority Critical patent/CN103828052B/zh
Priority to EP12828199.5A priority patent/EP2752877B1/en
Priority to JP2014528274A priority patent/JP6015976B2/ja
Publication of WO2013032216A2 publication Critical patent/WO2013032216A2/ko
Publication of WO2013032216A3 publication Critical patent/WO2013032216A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area

Definitions

  • the present invention relates to a unit pixel of an image sensor and a light receiving element of the unit pixel.
  • An image sensor is a sensor that converts an optical signal into an electrical image signal.
  • the light and the amount of light entered into each unit pixel are sensed and converted into an electrical signal, and then generated by the analog and digital circuits for forming an image. It is responsible for transmitting signals.
  • CMOS Complementary Metal Oxide Semiconductor
  • the CCD-type image sensor transmits a group of signal electrons generated at each pixel by light to an output unit by a pulse applied to the gate, converts the signal electrons into a voltage of the output unit, and sequentially emits them.
  • CMOS image sensors convert signal electrons and holes generated in each pixel by light into voltage inside the pixel. This voltage is connected to signal processing units, such as decoders for each column and row, and is sent out of the pixel by a switch operation according to the clock frequency.
  • the image sensor may be classified into an active pixel sensor (APS) and a passive pixel sensor (PPS) according to whether an amplifier exists in a unit pixel.
  • APS active pixel sensor
  • PPS passive pixel sensor
  • the PPS is a passive device having no signal amplification function in the pixel, and outputs the current of the light receiving device directly to the outside, and converts the voltage to the voltage outside the pixel.
  • APS is an active device that has a function of amplifying a signal in a pixel.
  • the PPS method mainly consists of one photodiode and one selection transistor, the aperture ratio can be increased compared to the APS method that requires three to five MOS transistors for the same pixel size and is related to the light receiving efficiency. There is an advantage to increase the fill factor.
  • the PPS method does not have a large photocurrent intensity, and converts an optical signal into a current that is vulnerable to an external environment such as noise and uses it for signal processing, thereby causing fixed pattern noise (FPN). There is this.
  • the size of the light receiving unit is smaller than that of the PPS method, but an image signal having a relatively low noise may be obtained as compared to the PPS method. .
  • one electron-hole pair (EHP) is generated for one photon incident from the unit pixel light-receiving unit of the image sensor, and the generated electrons and holes are accumulated in the photodiode as the light-receiving unit.
  • the maximum accumulated capacitance of the photodiode is proportional to the light receiving area of the photodiode.
  • the region where the accompanying transistors are disposed is larger than that of the CCD image sensor, there is a physical limitation in increasing the area of the light receiving unit.
  • a photodiode mainly used as a light receiving part of an image sensor has a relatively low capacitance, which saturates easily and makes it difficult to analogize a signal.
  • a unit pixel of a CMOS image sensor requires a relatively long photocharge accumulation time to generate a minimum charge for signal processing through a limited light receiving region. Therefore, the manufacturing of the image sensor of the high density / high speed frame is not easy by using the unit pixels having the light receiving unit.
  • the band gap of the silicon semiconductor is 1.12eV
  • the photoelectric efficiency of each wavelength band in the light receiving device is also different.
  • an image sensor forms an interface of a PN junction at a position to better detect green having energy of a wavelength band of 550 nm. Therefore, in the image sensor using such a structure, there are problems such as the photoelectric efficiency of the short wavelength band such as blue and the long wavelength band of the near infrared light is reduced or the optical signal is converted into noise.
  • US Patent Publication No. US2004 / 021726 includes one photodiode and four transistors of a transfer transistor, a reset transistor, a driving transistor, and a selection transistor, wherein the reset transistor is formed in an active region in which the driving transistor and the selection transistor are formed.
  • An image sensor which isolates from the active region and suppresses the influence of the driving transistor and the selection transistor from leakage of the power supply voltage VDD is disclosed.
  • US Patent Publication No. US2009 / 0032852 discloses an image sensor capable of obtaining an extended dynamic region without loss of sensitivity by providing a plurality of floating diffusion regions in a pixel constituting the CMOS image sensor.
  • CMOS image sensor of US Patent Publication No. US2009 / 0032852 has a low sensitivity but a wide dynamic range for illumination, and a low dynamic range for high illumination but high sensitivity in a separate floating diffusion region, and then synthesizes the same. Acquire the final image.
  • CMOS image sensor acquires a high sensitivity signal and a wide dynamic range signal using separate floating diffusion regions and related transistors, which makes it difficult to secure a sufficient region for the light receiving element.
  • US Patent Publication No. US2010 / 0073538 relates to an image sensor with high photoconductivity.
  • the image sensor of US Patent Publication No. US2010 / 0073538 is separately provided on top of a PN junction to increase the photoconductivity of a PN junction diode. Since the film layer is formed, there is a problem that an additional manufacturing process is required.
  • the present invention is to solve the above problems of the prior art, it is possible to output a very large photocurrent even in a small amount of light, high-speed frame operation is implemented in a low-light environment, and at the same time from the low light to high light to shoot a video on the same screen It is an object of the present invention to provide a unit pixel of the high-sensitivity high-performance image sensor and a light receiving element of the unit pixel.
  • a V-shaped groove of a predetermined angle is formed A substrate formed in a structure floating on an upper portion of the V-shaped groove to receive light, an oxide film formed between the light-receiving portion and the V-shaped groove and tunneling occurs, and the oxide film on an inclined surface of one side of the V-shaped groove.
  • EHP is generated, tunneling by a concentrated electric field in the oxide film occurs between at least one of the source or drain and the light receiving portion, and electrons of the electron-hole pair are transferred from the light receiving portion to the source or drain by the tunneling. Emitted to one or more of the drains, the current flow in the channel is controlled by the change in the amount of charge in the light receiving portion due to the emission of the electrons.
  • the substrate may be a ⁇ 100 ⁇ -type silicon substrate, and the V-type hole may be formed on the substrate by anisotropic etching.
  • the channel may be formed in a state immediately before pinch-off by adjusting the W / L ratio, which is a ratio of the width and length of the light receiving element.
  • the source and the drain may be formed by doping the second type impurities on the body, and the body may be floated.
  • a threshold voltage of the light receiving device may change due to a tunneling effect generated in the oxide film.
  • the light receiving element may further include a light blocking layer formed on a surface of the light receiving unit other than the light receiving unit to block light transmission in a region other than the light receiving unit.
  • the unit pixel of the image sensor for converting the received light into an electrical signal according to the second aspect of the present invention, a light receiving element for generating a flow of current using a change in the amount of charge by the incident light; And a selection device for outputting a current generated by the light reception device to a unit pixel output terminal, wherein the light reception device includes a substrate on which a V-shaped groove is formed at a predetermined angle and a structure floating on the V-shaped groove. And a light receiving part through which light is incident, an oxide film formed between the light receiving part and the V-shaped groove and tunneling occurs, and formed on the inclined surface on one side of the V-shaped groove adjacent to the oxide film, and the light receiving part bordering the oxide film.
  • the selection device comprises: a drain connected to the source of the light receiving device; A source connected to a unit pixel output terminal and a gate for receiving a control signal from an external source, and performing a switching operation based on the applied control signal, wherein the light receiving unit is doped with a first type impurity and is a source of the light receiving element.
  • the drain is doped with a second type impurity
  • the light receiving portion is insulated from the source and the drain of the light receiving element by the oxide film, and electron-hole pairs (EHP) are generated in the light receiving portion by light incident on the light receiving portion.
  • Tunneling by a concentrated electric field in the oxide film occurs between at least one of the source or drain and the light receiving portion, and electrons of the electron-hole pair are transferred from the light receiving portion to at least one of the source or drain by the tunneling. Emitted, the current in the channel due to the change in the charge amount of the light receiving portion due to the emission of the electrons The flow is controlled.
  • the substrate is a ⁇ 100 ⁇ type silicon substrate, and the V-type hole may be formed on the substrate by anisotropic etching.
  • the source of the light receiving element and the drain of the selection element may be formed on the same active region.
  • the channel may be formed in a state immediately before pinch-off by adjusting the W / L ratio, which is a ratio of the width and length of the light receiving element.
  • the light receiving element for absorbing light in the unit pixel of the image sensor for converting the received light into an electrical signal a substrate having a U-shaped groove having an inclined surface of a predetermined angle, the U-type It is formed in a structure floating on the upper portion of the groove, the light-receiving portion is incident light, the oxide film is formed between the light-receiving portion and the U-shaped groove, the tunneling occurs, is formed adjacent to the oxide film on the inclined surface of one side of the U-shaped groove, A source spaced apart from the light receiving portion at the boundary of the oxide film, a drain formed adjacent to the oxide film on an inclined surface on the other side of the U-shaped groove, a drain spaced apart from the light receiving portion at the boundary of the oxide film, and the U and the drain between the source and the drain.
  • the source source and the drain are doped with a second type impurity, and the light receiving portion is insulated from the source and the drain by the oxide film, and electron-hole pairs (EHP) are generated in the light receiving portion by light incident on the light receiving portion.
  • Tunneling by a concentrated electric field in the oxide film occurs between at least one of the source or drain and the light receiving portion, and electrons of the electron-hole pair are at least one of the source or drain from the light receiving portion by the tunneling.
  • the current flow in the channel is controlled by the change in the amount of charge in the light receiving portion due to the emission of the electrons.
  • the substrate is a ⁇ 100 ⁇ type silicon substrate
  • the U-type hole may be formed on the substrate to have an inclined surface having a predetermined depth by anisotropic etching.
  • the channel may be formed in a state immediately before pinch-off by adjusting the W / L ratio, which is a ratio of the width and length of the light receiving element.
  • the tunneling effect may occur in a region between any one of the source and the drain and the light receiving unit.
  • the source and the drain may be formed by doping the second type impurities on the body, and the body may be floated.
  • the threshold voltage of the light receiving device may be changed due to the tunneling effect generated in the oxide film.
  • the light receiving element may further include a light blocking layer formed on a surface of the light receiving unit other than the light receiving unit to block light transmission in a region other than the light receiving unit.
  • the unit pixel of the image sensor for converting the received light into an electrical signal a light receiving element for generating a flow of current using a change in the amount of charge due to the incident light; And a selection device for outputting a current generated by the light reception device to a unit pixel output terminal, wherein the light reception device includes: a substrate having a U-shaped groove having an inclined surface at a predetermined angle; A light receiving part formed of a structure to which light is incident, an oxide film formed between the light receiving part and the U-shaped groove and tunneling occurs, and formed on the inclined surface on one side of the U-shaped groove adjacent to the oxide film, and bordering the oxide film.
  • the source and the drain of the light receiving element are doped with a second type impurity, and the light receiving portion is insulated from the source and the drain of the light receiving element by the oxide film, and the electron-hole pairs are formed in the light receiving portion by light incident on the light receiving portion.
  • EHP is generated, tunneling by a concentrated electric field in the oxide film occurs between at least one of the source or drain and the light receiving portion, and electrons of the electron-hole pair are transferred from the light receiving portion to the source or drain by the tunneling. Is discharged to one or more of the drains, depending on a change in the charge amount of the light receiving portion due to the emission of the electrons. The current flow in the channel is controlled.
  • the source of the light receiving element and the drain of the selection element may be formed on the same active region.
  • the substrate may be a ⁇ 100 ⁇ type silicon substrate, and the U type hole may be formed on the substrate by anisotropic etching.
  • the channel may be formed in a state immediately before pinch-off by adjusting the W / L ratio, which is a ratio of the width and length of the light receiving element.
  • FIG. 1 is a perspective view of a tunnel junction light receiving device according to an embodiment of the present invention.
  • FIG. 2 is another perspective view of a tunnel junction light receiving device according to an embodiment of the present invention.
  • FIG 3 is a cross-sectional view of a tunnel junction light receiving device according to an embodiment of the present invention.
  • FIG. 4 is a cross-sectional view illustrating channel formation of a tunnel junction light receiving device according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view illustrating a light shielding method of a tunnel junction light receiving device according to an exemplary embodiment of the present invention.
  • FIG. 6 is a cross-sectional view illustrating a light incidence angle of a tunnel junction light receiving device according to an exemplary embodiment of the present invention.
  • FIG. 7 is a circuit diagram of a unit pixel using a tunnel junction light receiving device according to an embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of a unit pixel using a tunnel junction light receiving device according to an embodiment of the present invention.
  • FIG. 9 is a perspective view of a tunnel junction light receiving device having a V-type light receiving unit according to another embodiment of the present invention.
  • FIG. 10 is a cross-sectional view for describing a light incident angle of a tunnel junction light receiving device having a V-type light receiving unit according to another embodiment of the present invention.
  • FIG. 11 is a view for explaining a V-type light receiving unit according to another embodiment of the present invention.
  • FIG. 12 is a cross-sectional view of another tunnel junction light receiving device having a V-type light receiving unit according to another embodiment of the present invention.
  • FIG. 13 is a perspective view of a tunnel junction light receiving device having a U-type light receiving unit according to still another embodiment of the present invention.
  • FIG. 14 is a cross-sectional view of a tunnel junction light receiving device having a U-type light receiving unit according to another embodiment of the present invention.
  • one component when one component is referred to as “connected” or “connected” with another component, the one component may be directly connected or directly connected to the other component, but in particular It is to be understood that, unless there is an opposite substrate, it may be connected or connected via another component in the middle.
  • FIG. 1 is a perspective view of a tunnel junction light receiving device according to a first embodiment of the present invention.
  • a tunnel junction device is a structure in which a thin insulating layer is bonded between two conductors or semiconductors, and refers to a device that operates by using a tunneling effect generated in the insulating layer.
  • the tunneling effect refers to a phenomenon in which a tunneling effect is a quantum mechanical phenomenon, and a particle moving under the action of a potential force passes through a region having a potential energy larger than its own kinetic energy.
  • a light receiving device of a unit pixel may be generated using the tunnel junction device, and the "tunnel junction light receiving device" used in the present specification and claims is implemented using the tunnel junction device.
  • the tunnel junction light receiving device may be implemented using various kinds of structures, for example, may be implemented using a general n-MOSFET or p-MOSFET structure.
  • a unit device may be implemented by using an electronic device having a structure capable of obtaining tunneling effects such as a JFET and a HEMT.
  • the tunnel junction light receiving device 100 is implemented with an NMOS structure.
  • the tunnel junction light receiving device 100 is formed on the P-type substrate 110 and includes an N + diffusion layer 120 corresponding to a source in a general NMOS electronic device and an N + diffusion layer 130 corresponding to a drain.
  • the N + diffusion layers 120 and 130 will be referred to as “source” and “drain” in the tunnel junction light receiving element, respectively.
  • a thin oxide layer 140 is formed between the source 120 and the drain 130, and a poly-silicon doped with a P-type impurity corresponding to a gate in a general NMOS structure is formed on the oxide layer 140. 150 is formed.
  • the thickness of the oxide film 140 is preferably formed to 10nm or less, for example, may be formed to 2nm, 5nm, 7nm and the like.
  • the polysilicon 150 is formed in a floated structure.
  • the polysilicon 150 does not form a metallic silicide layer thereon, and operates as a region for absorbing light.
  • the silicide layer is formed on the polysilicon 150, the metallic impurities make it difficult to generate the EHP by the light and reflect the incident light, thereby making it difficult to transmit the light into the polysilicon 150.
  • a region of the polysilicon 150 of the tunnel junction light receiving device 100 will be referred to as a “light receiving unit”.
  • Metal contacts 121 and 131 connected to external nodes are formed on the source 120 and the drain 130.
  • the metal contact 121 of the source 120 is connected to the outside through the metal line 122, and likewise, the metal contact 131 of the drain 130 is connected to the outside through the metal line 132.
  • the tunnel junction light receiving device 100 has a structure in which a P-type substrate 110 corresponding to a body is floated, unlike a general NMOS electronic device. Therefore, the tunnel junction light receiving device is structurally different from the general NMOS electronic device in that only the source 120 and the drain 130 are connected to an external node.
  • tunnel junction light receiving device 100 may be formed in the same shape.
  • the source 120 and the drain 130 may be interchanged.
  • a light blocking layer 180 is formed on the light receiving element 100 except for the top of the light receiving unit 150. Referring to FIG. 5, the light blocking layer 180 is formed on the upper portion of the tunnel junction light receiving element 100 except for the upper portion of the light receiving unit 150 through which light is incident, so that light is absorbed in a region other than the light receiving unit 150. Block it. This is to allow the photocharges of the light-receiving unit 150 that absorbed light to efficiently tunnel. It is also to suppress the generation of parasitic charges other than a given optical channel and at the same time obtain a controlled photocurrent.
  • the light blocking layer 180 may be formed through a silicide process and excludes the formation of the light blocking layer on the light receiving unit 150 through a mask.
  • FIG. 2 shows a light receiving element having a micro lens.
  • the micro lens 170 collects light incident on the light receiving element 100.
  • light is incident on the image sensor through an optical lens (not shown).
  • the light passing through the optical lens reaches the micro lens 170 positioned above the tunnel junction light receiving device 100.
  • the micro lens 170 collects light incident on the front surface of the unit pixel and enters the upper portion 151 of the light receiving unit 150.
  • the upper portion 151 of the light receiving unit 150 may be directly exposed, or a passivation layer may be formed between the light receiving unit 150 and the atmosphere to allow light to pass easily.
  • the micro lens 170 is disposed to concentrate light on the light receiving unit 150 where the light blocking layer 180 is not formed.
  • the incident light forms an electric field between the source 120, the drain 130, and the light receiver 150, and a channel 160 is formed between the source 120 and the drain 130.
  • the electron-hole pair is generated by the light incident on the light receiving unit 150, and the generated electron-hole pair electrons are emitted from the light receiving unit 150 to the source 120 or the drain 130 by the tunneling effect.
  • Due to the loss of electrons the amount of charge in the holes of the light receiving unit 150 is relatively increased. Therefore, unlike the general NMOS device, the channel 160 is formed between the source 120 and the drain 130 and a current flows due to a threshold voltage modulation effect caused by a change in the charge amount of the light receiving unit 150 formed of the doped floating gate. .
  • the tunnel junction light receiving device 100 may be implemented in a light doped drain (LDD) structure.
  • LDD light doped drain
  • Implementing a tunnel junction light receiving device with an LDD structure can reduce the occurrence of hot carriers due to a short channel effect.
  • 3 is a cross-sectional view of a tunnel junction light receiving device 100 formed of an LDD structure according to an embodiment of the present invention.
  • the tunnel junction light receiving device 100 is formed on the P-type substrate 110 and includes a source 120 and a drain 130 formed of an N + diffusion layer.
  • the source 120 and the drain 130 may have the same device characteristics as a symmetrical structure.
  • the LDD region 123 which is a lightly doped N-type region
  • an LDD region 133 which is an N-type region that is lightly doped, may be formed in a region adjacent to the drain 130 and the oxide layer 140.
  • the length of the light receiving unit 150 may be equal to the length between the LDD region 123 of the source and the LDD region 133 of the drain.
  • a plurality of holes are free in the light receiving unit 150, which is polysilicon doped with P-type impurities, to electrically photodiode Similar to the reactions occurring in the depletion layer of, electron-hole pairs are generated.
  • the generated electron-hole pairs exist in the states of electrons and holes for a predetermined time before recombination, so that the number of holes is locally increased to increase the amount of charge.
  • the separated electrons move freely outside the grain boundary of polysilicon.
  • an external voltage is applied to the drain 130, electrons are attracted to the edge of the drain LDD region 133. Therefore, electrons are accumulated near the boundary of the light receiving unit 150 adjacent to the LDD region 133 and receive an electric field.
  • a relatively very strong electric field is formed. For this reason, the electron focusing phenomenon in the vicinity of the boundary of the light receiving part 150 is accelerated. In this phenomenon, as the intensity of light irradiated to the light receiving unit 150 increases, more charge-hole pairs are generated, thereby generating a larger electric field.
  • Tunneling phenomenon near the boundary 141 where the distance between the LDD region 123 of the source and the light receiving unit 150 is closest and near the boundary 142 where the distance between the LDD region 133 and the light receiving unit 150 of the drain is closest This happens easily.
  • the tunneling effect of the instantaneous electrons occurs in the state where the energy level condition is satisfied in the vicinity of the boundary (141, 142). Due to the tunneling effect, electrons focused at the boundaries 141 and 142 of the light receiver 150 may be moved to the source 120 or the drain 130. In this case, the total charge amount of the light receiving unit 150 is changed.
  • the charge amount of the hole increases by the number of electrons lost by the tunneling effect, and thus the channel between the source 120 and the drain 130 due to the threshold voltage modulation effect caused by the potential change of the light receiving unit 150. 160 is formed. The amount of current is increased through the formed channel 160.
  • the charge amount of the light receiving unit 150 returns to its original state as opposed to the above phenomenon.
  • the light receiving unit 150 has a weak positive charge due to the increase in the number of electrons, but the vicinity of the boundary 141 and the drain of the LDD region 123 of the source having a relatively low potential Electrons are accumulated in the vicinity of the boundary 142 of the LDD region 133 to form an electric field. Thereafter, a tunneling phenomenon occurs in the vicinity of the boundary 141, 142 in the direction in which electrons flow into the light receiving unit 150.
  • the charge amount of the positive charges decreases. This weakens the electric field by the light receiving unit 150, so that the channel 160 between the source 120 and the drain 130 becomes small or disappears. Therefore, the current flowing through the channel does not flow.
  • the channel 160 is designed in the manufacturing process of the tunnel junction light receiving device 100 to be in a state immediately before pinch-off. 4, the channel 160 of the present invention is shown.
  • channel 160 is created with a voltage difference between source 120 and drain 130.
  • the depletion layer 161 is generated around the source 120, the drain 130, and the channel 160 due to the applied voltage.
  • the channel 160 has a W / L ratio, which is a ratio of width to length, in a manufacturing process so that the source 120 and the drain 130 are in a state immediately before pinching off without applying external voltage. It is made by adjusting.
  • the design of the W / L may be experimentally set according to the manufacturing process of the device since the pinch-off condition is different depending on the doping concentration of each component of the tunnel junction light receiving device and various characteristics of the tunnel junction light receiving device. .
  • This tunneling phenomenon occurs continuously in the vicinity of the boundary (141, 142) between the LDD region of the source 120 and drain 130 and the light receiving unit 150 while light is irradiated.
  • tunneling toward the drain 130 acts more principally
  • tunneling toward the source 120 acts more principally to maintain equilibrium.
  • FIG. 6 is a cross-sectional view for explaining the light incident angle of the tunnel junction light receiving device according to the first embodiment of the present invention.
  • the light focused through the microlens is incident on the light receiving unit 150 by the multilayer light blocking film 132 along an incident path having a predetermined slope.
  • the light blocking film 132 may be configured by appropriately disposing a metallic metal line for signal transmission and device control according to an incident path.
  • a passivation layer 182 may be formed between the multilayer light blocking films 132.
  • the tunnel junction light receiving device having the structure as described above, it is possible to generate a flow of light currents of several hundred to several thousand times more than the same amount of light as compared with a conventional photodiode. Specifically, photodiodes distinguish brightness by only the amount of charge accumulated in the capacitance.
  • the charge amount change of the light receiving unit by light acts as an electric field effect to control the current flow of the channel.
  • the necessary charge can be infinitely supplied through the drain, the effect of amplifying the signal itself in the light receiving element occurs. Therefore, it is possible to implement a unit pixel in a PPS structure without providing a separate signal amplifier.
  • the unit pixel may be implemented using the existing APS method in addition to the PPS method.
  • the unit pixel for convenience of description, a case in which a unit pixel is implemented in a PPS structure using the tunnel junction light receiving element will be described as an example.
  • a unit pixel according to an exemplary embodiment of the present invention illustrated in FIG. 7 includes one tunnel junction light receiving device 100 and one select transistor 600.
  • One select transistor may be composed of various elements, for example, may be formed using a conventional MOSFET structure.
  • the tunnel junction light receiving element and the selection transistor can be simultaneously implemented using an existing MOSFET manufacturing process, thereby making it simple and low cost.
  • the drain 130 of the tunnel junction light receiving device 100 is connected to the power supply voltage VDD, and the source 120 is connected to the drain 630 of the selection transistor 600.
  • the source 120 and the drain 130 of the tunnel junction light receiving device 100 are the same as each other in a symmetrical structure, in the present specification and claims, a region connected to a power supply voltage VDD or an external charge supply source is used as a drain. I will display it.
  • the light receiving unit 150 of the tunnel junction light receiving device 100 is formed to have a floating gate structure in which light incident to only the gate is possible.
  • the light receiving part 150 has no metal silicide formed thereon, and thus light may be received through the light receiving part 150.
  • a P-type substrate P-sub corresponding to a body may also be formed as a floating structure. Therefore, the tunnel junction light receiving device 100 is electrically connected to an external node through the source 120 and the drain 130.
  • the select transistor 600 may be configured as an NMOS, the drain 630 of the select transistor 600 is connected to the source 120 of the tunnel-connected light receiving element 100, the source 620 is It is connected to the unit pixel output terminal (l_output).
  • the control signal Sx for the on-off control of the selection transistor 600 may be applied through the gate 650.
  • the body 610 of the selection transistor 600 may be formed in a floating structure similarly to the tunnel junction light receiving device 100. This is to float the body 110 of the tunnel junction light receiving device 100.
  • the switching function may be maintained by applying a voltage slightly higher than the power supply voltage VDD.
  • FIG. 8 is a cross-sectional view of a unit pixel composed of a tunnel junction light receiving element and a selection transistor having an NMOS structure according to the first embodiment of the present invention.
  • both the tunnel junction light receiving device 100 and the selection transistor 600 may be formed in a floating structure using the same P-sub as a body.
  • the source 120 of the tunnel junction light receiving device 100 and the drain 630 of the selection transistor 600 can be formed on the same active region, so that the structure is simple and the size of the unit pixel can be reduced. There is an advantage.
  • the tunnel junction light receiving device 200 includes a V-type light receiving unit 250.
  • the light receiver 250 is formed on an upper portion of the V-shaped groove formed on the P-type substrate 210, and a thin oxide film 240 may be formed between the light receiver 250 and the V-shaped groove. have.
  • the oxide film 240 is formed to have a sufficiently thin thickness so that a tunneling phenomenon can be easily generated. Preferably it may be formed to a thickness of less than 10nm.
  • the light receiver 250 may be polysilicon doped with N-type impurities.
  • the light receiving unit 250 is formed of a polysilicon structure in which a metallic silicide layer is not formed on the upper portion and is floated, thereby acting as a light absorbing region.
  • the V-type groove may be formed by etching the p-type substrate 210.
  • the p-type substrate 210 may be a silicon substrate having a crystal structure of ⁇ 100 ⁇ .
  • the etching process may be anisotropic etching.
  • the etching process of the ⁇ 100 ⁇ type silicon substrate is a well-known technique and description thereof will be omitted.
  • Source 220 and drain 230 may be formed in an area adjacent to both inclined surfaces of the V-shaped groove.
  • the source 220 and the drain 230 may be formed by injecting a high concentration of N-type impurities into a corresponding position of the p-type substrate 210.
  • the formed source 200 and the drain 230 may be separated by the V-type hole.
  • Metal contacts 221 and 231 connected to the external node are formed on the source 220 and the drain 230, respectively.
  • the metal contact 221 of the source 220 is connected to the outside through the metal line 222, and likewise, the metal contact 231 of the drain 230 is connected to the outside through the metal line 232.
  • a light blocking layer 280 is formed on the tunnel junction light receiving element 200 except for the upper portion of the light receiving unit 250.
  • the light blocking layer 280 blocks light from being absorbed in a region other than the light receiving unit 250.
  • the microlens 270 may be formed on the light blocking layer 280 to collect light incident on the tunnel junction light receiving device 200 and guide the light to the light receiving unit 250.
  • the light focused through the microlens 270 is incident on the light receiving part 250 by the multilayer light blocking film 233 along an incident path having a predetermined slope.
  • the light blocking film 233 may be a metallic metal wire disposed for signal transmission and device control.
  • the layout of the multi-layered metal lines may be designed to ensure an incidence path having a constant slope in the layout design step.
  • a passivation layer 283 may be formed between the multilayer light blocking films 233.
  • the light receiving unit 250 is formed in a V shape, and the light incident unit 250 receives light incident at a predetermined angle through the microlens 270. ) More effective to focus on.
  • the light receiving unit 250 formed in the V shape may reabsorb reflected light reflected from the surface of the light receiving unit 250, thereby receiving light improved compared to the planar light receiving unit of the first embodiment. The effect of obtaining efficiency occurs.
  • Electron-hole pairs are generated inside the light receiver 250 by the light incident on the light receiver 250. Thereafter, when an external voltage is applied to the drain 230, the generated electron-hole pair electrons are focused to a region adjacent to the drain 230. At this time, when tunneling occurs in the oxide film 240 between the drain 230 and the light receiving unit 250, electrons focused on the interface of the light receiving unit 250 are moved to the source 220 or the drain 230 by the tunneling effect. Can be. Therefore, the amount of charge of the holes in the light receiving unit 250 is increased by the number of electrons lost by the tunneling effect, thereby forming a channel 260 near the edge of the V-type groove in which the electric field is concentrated.
  • the tunnel junction light receiving element 300 is formed of a PMOS type.
  • the source 320 and the drain 330 are formed by implanting a high concentration of P-type impurities into regions adjacent to both inclined surfaces of the V-type grooves formed in the ⁇ 100 ⁇ silicon substrate.
  • the source 320 and the drain 330 are formed on the N well 315 formed in the p-type substrate 310.
  • FIG. 13 is a perspective view of a tunnel junction light receiving device 400 according to a third embodiment of the present invention.
  • the tunnel junction light receiving device 400 includes a U-shaped light receiving unit 450.
  • the U-shaped light receiving unit 450 is formed on the U-shaped groove formed on the p-type substrate 410, and the formation of the U-shaped groove is the same as the process of forming the V-shaped groove, except that Etching can be stopped before the V-type is etched to form a flat U-shaped groove with no etched bottom.
  • the U-shaped light receiving unit 450 may obtain a light receiving efficiency that is about the middle between the planar light receiving unit 150 of the first embodiment and the V-type light receiving unit 250 of the second embodiment, and has a broadband response in response to a wide illuminance characteristic. Wide dynamic range) can be obtained simultaneously.
  • the tunnel junction light receiving element 500 is formed of a PMOS type.
  • the source 520 and the drain 530 are formed by implanting a high concentration of P-type impurities into regions adjacent to both inclined surfaces of the U-type grooves formed in the ⁇ 100 ⁇ silicon substrate.
  • the source 520 and the drain 530 may be formed on the N well 515 formed in the p-type substrate 510.
  • the unit pixel of the image sensor and the tunnel junction light receiving device of the unit pixel having the technical features of the present invention have been described.
  • the unit pixel of the present invention to flow a photo current of several hundred to several tens of times more than that of a conventional photodiode. This is different from the conventional photodiode method in which contrast is distinguished only by the amount of charge accumulated in the capacitance.
  • the change in the amount of charge of the floating gate due to light acts as an electric field effect to control the current flow of the source-drain channel. This is because an unlimited charge can be supplied through the drain and thus amplified by itself.
  • the unit pixel and the tunnel junction light-receiving element described in the present exemplary embodiments may be implemented in a PPS method that does not need to separately include an amplification element in the unit pixel.
  • unit pixel since the structure of unit pixel is very simple and its size is not large, a capacitor is formed inside the unit pixel like the general global shutter method, and data is stored in analog memory temporarily to read data at high speed. Can be implemented.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

빛을 흡수하는 수광 소자는, 일정 각도의 V형 홈이 형성되는 기판, V형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부, 수광부와 상기 V형 홈 사이에 형성되고 터널링이 발생하는 산화막, V형 홈의 일측의 경사면에 산화막과 인접하여 형성되고, 산화막을 경계로 수광부와 이격되는 소스, V형 홈의 타측의 경사면에 산화막과 인접하여 형성되고, 산화막을 경계로 수광부와 이격되는 드레인 및 소스와 드레인 사이에서 V형 홈을 따라 형성되어, 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하되, 수광부에 입사된 빛에 의해 수광부에서 전자-정공쌍이 생성되고, 소스 또는 드레인 중 하나 이상과 수광부의 사이에서 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 전자-정공쌍의 전자는 터널링에 의해 수광부로부터 소스 또는 드레인 중 하나 이상으로 방출되어, 전자의 방출에 의한 수광부의 전하량의 변화에 의해 채널의 전류 흐름이 제어된다.

Description

이미지 센서의 단위 화소 및 수광 소자
본 발명은 이미지 센서의 단위 화소 및 단위 화소의 수광 소자에 관한 것이다.
이미지 센서는 광학적 신호를 전기적 영상신호로 바꿔주는 센서이다. 이미지 센서 칩의 단위 화소 내에 있는 수광부에 빛이 조사되면, 각 단위 화소들에 들어온 빛과 그 양을 감지해서 광신호를 전기 신호로 변환 생성한 후, 영상을 형성하기 위한 아날로그 및 디지털 회로부로 전기적 신호를 전달하는 역할을 한다.
종래의 이미지 센서는 구조 및 동작 원리에 따라 크게 CCD(Charged Coupled Device) 형과 CMOS(Complementary Metal Oxide Semiconductor)형으로 구분할 수 있다.CMOS형 이미지 센서는 통상적으로 CIS(CMOS Image Sensor)라고 호칭된다.
CCD형 이미지 센서는 빛에 의해 각 화소에서 발생된 신호 전자 그룹을 게이트에 인가된 펄스에 의해 출력부로 전송시켜서 출력부의 전압으로 변환시키고 차례대로 내보낸다.
반면, CMOS형 이미지 센서는 빛에 의해 각 화소에서 발생된 신호 전자 및 정공들을 화소 내부에서 전압으로 변환한다. 이 전압은 각 열과 행의 디코더와 같은 신호 처리부에 연결되어서 클럭 주파수에 따른 스위치 동작으로 화소 외부에 내보내진다.
한편, 이미지 센서는 단위 화소에 증폭기의 존재 유무에 따라서 APS(Active Pixel Sensor) 와 PPS(Passive Pixel Sensor)로 분류될 수 있다.
PPS는 화소 내에 신호 증폭 기능이 없는 수동형 소자로서, 수광 소자의 전류를 바로 외부로 출력하여 화소의 외부에서 전압으로 변환한다. 반면, APS는 화소 내에 신호 증폭이 기능이 있는 능동형 소자이다.
PPS 방식은 주로 1개의 포토 다이오드 및 1개의 선택 트랜지스터로 구성되므로 동일한 픽셀 크기에 대해서 3~5개의 MOS 트랜지스터를 필요로 하는 APS 방식에 비해 개구율(aperture ratio)을 크게 할 수 있으며, 수광 효율과 연관되는 Fill Factor를 높일 수 있는 장점이 있다.
반면, PPS 방식은 포토 다이오드의 광전류 세기가 크지 않으며, 광신호를 잡음 등의 외부 환경에 취약한 전류의 형태로 변환하여 신호 처리에 사용하므로, 고정 패턴 노이즈(Fixed Pattern Noise, FPN)가 발생하는 문제점이 있다.
따라서, 동일한 크기의 화소라면, APS 방식은 단위화소 내에 여러 개의 트랜지스터가 존재하므로, PPS 방식에 비해 수광부의 크기가 작아지는 문제점이 있지만, PPS 방식에 비해서 상대적으로 잡음이 적은 영상 신호를 얻을 수도 있다.
한편, 이미지 센서의 단위화소수광부에서 입사되는 광자 하나에 대해 하나의 전자-정공쌍(EHP, electron-hole pair)이 생성되고, 생성된 전자 및 정공들은 수광부인 포토 다이오드에 축적된다.
포토 다이오드의 최대축적 정전용량은 포토 다이오드의 수광 면적에 비례한다. 특히, CMOS 이미지 센서의 경우, 수반되는 트랜지스터들이 배치되는 영역이 CCD 이미지 센서에 비해 넓으므로, 수광부의 면적을 늘리는 것에는 물리적인 한계가 있다. 또한, 이미지 센서의 수광부로 주로 사용되는 포토 다이오드는 정전용량이 상대적으로 적어서, 쉽게 포화되며, 신호를 아날로그적으로 세분화하기가 어렵다.
따라서, CMOS 이미지 센서의 단위화소는 한정된 수광 영역을 통해 신호처리를 위한 최소한의 전하를 생성하기 위해서는 비교적 긴 광전하 축적 시간이 필요하다. 따라서, 이러한 수광부를 가진 단위 화소들을 이용하여서는 고밀도/고속 프레임의 이미지 센서의 제작이 용이하지 않다.
한편, 실리콘 반도체의 밴드 갭(band gap)은 1.12eV로, 수광소자로 활용할 경우에는 350~1150nm 파장대의 빛 에너지를 검출할 수 있다. 이 때, 빛은 파장대별로 고유 에너지가 다르고, 고체인 실리콘을 침투할 경우 그 깊이가 각각 다르므로 수광소자에서의 각 파장대별 광전 효율 또한 다르다. 이미지 센서는 가시광선 영역(400~700nm)의 파장대를 검출하기 위해 통상적으로 550nm의 파장대의 에너지를 가진 녹색을 보다 잘 검출할 수 있도록 PN 접합의 계면을 그 위치에 형성시키게 된다. 따라서, 이러한 구조를 사용한 이미지 센서에서는 청색과 같은 단파장대와 근적외선의 장파장대 빛에 대한 광전효율이 저하되거나 잡음으로 광신호가 변환되는 등의 문제들이 있다.
한편, 이미지 센서 및 이미지 센서의 단위 화소에 관한 종래 기술로는 미국 특허공개번호 US2004/021726의 "UNIT PIXEL IN CMOS IMAGE SENSOR WITH HIGH SENSITIVITY", 미국 특허공개번호 US2009/0032852의 "CMOS IMAGE SENSOR", 미국 특허공개번호 US2010/0073538의 "IMAGE SENSOR"가 있다.
미국 특허공개번호 US2004/021726는, 하나의 포토 다이오드와, 전달 트랜지스터, 리셋 트랜지스터, 운전 트랜지스터 및 선택 트랜지스터의 네 개의 트랜지스터를 포함하며, 운전 트랜지스터와 선택 트랜지스터가 형성되는 활성 영역을 리셋 트랜지스터가 형성되는 활성 영역으로부터 격리시켜서 전원전압(VDD)의 누설로부터 운전 트랜지스터 및 선택 트랜지스터에의 영향을 억제하는 이미지 센서를 개시하고 있다.
하지만, 상기 US2004/021726는 한정된 영역에 포토 다이오드 및 네 개의 트랜지스터를 함께 집적시키기 때문에, 신호처리에 충분한 양의 전하를 생성하기 위한 포토 다이오드의 영역을 확보하기 곤란한 문제가 있다.
또한, 미국 특허공개번호 US2009/0032852는,CMOS 영상 센서를 구성하는 화소에 복수의 플로팅 확산영역을 구비하도록 함으로써, 감도의 손실 없이 확장된 동적 영역을 얻을 수 있는 이미지 센서를 개시하고 있다.
상기 미국특허공개번호 US2009/0032852의 CMOS 이미지 센서는 감도는 낮으나 조도에 대한 동적 범위가 넓은 신호, 및 조도에 대한 동적 범위는 작으나 감도가 높은 신호를 각각 별도의 플로팅 확산 영역에서 얻은 후 이를 합성하여 최종 영상을 취득한다.
하지만, 상술한 CMOS 이미지 센서는 고감도 신호 및 넓은 동적 범위의 신호를 각각 별도의 플로팅 확산 영역 및 관련 트랜지스터들을 이용하여 취득하므로, 수광 소자에 대해 충분한 영역을 확보하기 곤란한 문제가 있다.
또한, 미국 특허공개번호 US2010/0073538는, 광전도도가 높은 이미지 센서에 관한 것이다.하지만, 상기 미국 특허공개번호 US2010/0073538의 이미지 센서는 PN 접합 다이오드의 광전도도를 높이기 위해 PN 접합의 상부에 별도의 필름층을 형성시키므로, 추가적인 제조 공정이 요구되는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 적은 광량에도 매우 큰 광전류의 출력이 가능하고, 저조도 환경에서도 고속 프레임 동작이 구현될 뿐만 아니라, 저조도에서 고조도까지 동시에 같은 화면으로 동영상 촬영이 가능한 고감도 고성능 이미지 센서의 단위 화소 및 그 단위 화소의 수광 소자를 제공하는데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 제 1측면에 따른 수광된 빛을 전기적 신호로 변환하는 이미지 센서의 단위 화소에서 빛을 흡수하는 수광 소자에 있어서, 일정 각도의 V형 홈이 형성되는 기판, 상기 V형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부, 상기 수광부와 상기 V형 홈 사이에 형성되고 터널링이 발생하는 산화막, 상기 V형 홈의 일측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 소스, 상기 V형 홈의 타측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는드레인 및 상기 소스와 상기 드레인 사이에서 상기 V형 홈을 따라 형성되어, 상기 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하되, 상기 수광부는 제1형 불순물로 도핑되고 상기 소스 및 상기 드레인은 제2형 불순물로 도핑되며, 상기 수광부는 상기 산화막에 의해 상기 소스 및 상기 드레인으로부터 절연되며, 상기 수광부에 입사된 빛에 의해 상기 수광부에서 전자-정공쌍(EHP)이 생성되고, 상기 소스 또는 드레인 중 하나 이상과 상기 수광부의 사이에서 상기 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 상기 전자-정공쌍의 전자는 상기 터널링에 의해 상기 수광부로부터 상기 소스 또는 드레인 중 하나 이상으로 방출되어, 상기 전자의 방출에 의한 상기 수광부의 전하량의 변화에 의해 상기 채널의 전류 흐름이 제어된다.
여기서, 상기 기판은 {100}형 실리콘 기판이며, 상기 V형 홀은 이방성식각(anisotropic etching)에 의해 상기 기판상에 형성될 수 있다.
여기서, 상기 채널은 상기 수광 소자의 폭(Width) 및 길이(Length)의 비율인 W/L 비율의 조절을 통해 핀치 오프(pinch-off) 직전의 상태로 형성될 수 있다.
여기서, 상기 소스와 드레인은 바디 상에 제2형 불순물을 도핑하여 형성되며, 상기 바디는 플로팅되는 것일 수 있다.
여기서, 수광 소자는 상기 산화막에서 발생되는 터널링 효과로 인해 상기 수광 소자의 문턱 전압(threshold voltage)이 변화될 수 있다.
여기서, 수광 소자는 상기 수광부 이외의 표면에 형성되어 상기 수광부 이외의 영역에서의 빛의 투과를 차단하는 차광층을 더 포함할 수 있다.
또한, 본 발명의 제 2 측면에 따른 수광된 빛을 전기적 신호로 변환하는 이미지 센서의 단위 화소는, 입사된 빛에 의한 전하량의 변화를 이용하여 전류의 흐름을 발생시키는 수광 소자; 및 상기 수광 소자에서 발생된 전류를 단위 화소 출력단으로 출력시키는 선택 소자를 포함하되, 상기 수광 소자는, 일정 각도의 V형 홈이 형성되는 기판과, 상기 V형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부와, 상기 수광부와 상기 V형 홈 사이에 형성되고 터널링이 발생하는 산화막과, 상기 V형 홈의 일측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 소스와, 상기 V형 홈의 타측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 드레인 및 상기 소스와 상기 드레인 사이에서 상기 V형 홈을 따라 형성되어, 상기 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하고, 상기 선택 소자는 상기 수광 소자의 소스에 연결되는 드레인과, 상기 단위 화소 출력단에 접속되는 소스와, 외부로부터 제어 신호를 수신하는 게이트를 포함하고, 상기 인가된 제어 신호에 기초하여 스위칭 동작을 수행하며, 상기 수광부는 제1형 불순물로 도핑되고 상기 수광 소자의 소스 및 드레인은 제2형 불순물로 도핑되며, 상기 수광부는 상기 산화막에 의해 상기 수광 소자의 소스 및 드레인으로부터 절연되며, 상기 수광부에 입사된 빛에 의해 상기 수광부에서 전자-정공쌍(EHP)이 생성되고, 상기 소스 또는 드레인 중 하나 이상과 상기 수광부의 사이에서 상기 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 상기 전자-정공쌍의 전자는 상기 터널링에 의해 상기 수광부로부터 상기 소스 또는 드레인 중 하나 이상으로 방출되어, 상기 전자의 방출에 의한 상기 수광부의 전하량의 변화에 의해 상기 채널의 전류 흐름이 제어된다.
여기서, 상기 기판은 {100}형 실리콘 기판이며, 상기 V형 홀은 이방성 식각에 의해 상기 기판 상에 형성될 수 있다.
여기서, 상기 수광 소자의 소스와 상기 선택 소자의 드레인은 동일한 활성 영역 상에 형성될 수 있다.
여기서, 상기 채널은 상기 수광 소자의 폭(Width) 및 길이(Length)의 비율인 W/L 비율의 조절을 통해 핀치 오프(pinch-off) 직전의 상태로 형성될 수 있다.
또한, 본 발명의 제 3 측면에 따른 수광된 빛을 전기적 신호로 변환하는 이미지 센서의 단위 화소에서 빛을 흡수하는 수광 소자는, 일정 각도의 경사면을 가지는 U형 홈이 형성되는 기판, 상기 U형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부, 상기 수광부와 상기 U형 홈 사이에 형성되고 터널링이 발생하는 산화막, 상기 U형 홈의 일측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 소스, 상기 U형 홈의 타측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 드레인 및 상기 소스와 상기 드레인 사이에서 상기 U형 홈의 저부에 형성되어, 상기 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하되, 상기 수광부는 제1형 불순물로 도핑되고 상기 소스 및 상기 드레인은 제2형 불순물로 도핑되며, 상기 수광부는 상기 산화막에 의해 상기 소스 및 상기 드레인으로부터 절연되며, 상기 수광부에 입사된 빛에 의해 상기 수광부에서 전자-정공쌍(EHP)이 생성되고, 상기 소스 또는 드레인 중 하나 이상과 상기 수광부의 사이에서 상기 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 상기 전자-정공쌍의 전자는 상기 터널링에 의해 상기 수광부로부터 상기 소스 또는 드레인 중 하나 이상으로 방출되어, 상기 전자의 방출에 의한 상기 수광부의 전하량의 변화에 의해 상기 채널의 전류 흐름이 제어된다.
여기서, 상기 기판은 {100}형 실리콘 기판이며, 상기 U형 홀은 이방성 식각에 의해 일정 깊이의 경사면을 갖도록 상기 기판상에 형성될 수 있다.
여기서, 상기 채널은 상기 수광 소자의 폭(Width) 및 길이(Length)의 비율인 W/L 비율의 조절을 통해 핀치 오프(pinch-off) 직전의 상태로 형성되는 것일 수 있다.
여기서, 상기 터널링 효과는 상기 소스 및 드레인 중 어느 하나와 상기 수광부와의 사이의 영역에서 발생될 수 있다.
여기서, 상기 소스와 드레인은 바디 상에 제2형 불순물을 도핑하여 형성되며, 상기 바디는 플로팅되는 것일 수 있다.
여기서, 상기 산화막에서 발생되는 터널링 효과로 인해 상기 수광 소자의 문턱 전압이 변화되는 것일 수 있다.
여기서, 상기 수광 소자는 상기 수광부 이외의 표면에 형성되어 상기 수광부 이외의 영역에서의 빛의 투과를 차단하는 차광층을 더 포함할 수 있다.
또한, 본 발명의 제 4 측면에 따른 수광된 빛을 전기적 신호로 변환하는 이미지 센서의 단위 화소는, 입사된 빛에 의한 전하량의 변화를 이용하여 전류의 흐름을 발생시키는 수광 소자; 및 상기 수광 소자에서 발생된 전류를 단위 화소 출력단으로 출력시키는 선택 소자를 포함하되, 상기 수광 소자는, 일정 각도의 경사면을 가지는 U형 홈이 형성되는 기판과, 상기 U형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부와, 상기 수광부와 상기 U형 홈 사이에 형성되고 터널링이 발생하는 산화막과, 상기 U형 홈의 일측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 소스와, 상기 U형 홈의 타측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 드레인 및 상기 소스와 상기 드레인 사이에서 상기 U형 홈의저부에 형성되어, 상기 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하고, 상기 선택 소자는 상기 수광 소자의 소스에 연결되는 드레인과, 상기 단위 화소 출력단에 접속되는 소스와, 외부로부터 제어 신호를 수신하는 게이트를 포함하고, 상기 인가된 제어 신호에 기초하여 스위칭 동작을 수행하며, 상기 수광부는 제1형 불순물로 도핑되고 상기 수광 소자의 소스 및 드레인은 제2형 불순물로 도핑되며, 상기 수광부는 상기 산화막에 의해 상기 수광 소자의 소스 및 드레인으로부터 절연되며, 상기 수광부에 입사된 빛에 의해 상기 수광부에서 전자-정공쌍(EHP)이 생성되고, 상기 소스 또는 드레인 중 하나 이상과 상기 수광부의 사이에서 상기 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 상기 전자-정공쌍의 전자는 상기 터널링에 의해 상기 수광부로부터 상기 소스 또는 드레인 중 하나 이상으로 방출되어, 상기 전자의 방출에 의한 상기 수광부의 전하량의 변화에 의해 상기 채널의 전류 흐름이 제어된다.
여기서, 상기 수광 소자의 소스와 상기 선택 소자의 드레인은 동일한 활성 영역 상에 형성되는 것일 수 있다.
여기서, 상기 기판은 {100}형 실리콘 기판이며, 상기 U형 홀은 이방성 식각에 의해 상기 기판상에 형성될 수 있다.
여기서, 상기 채널은 상기 수광 소자의 폭(Width) 및 길이(Length)의 비율인 W/L 비율의 조절을 통해 핀치 오프(pinch-off) 직전의 상태로 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 터널접합 수광 소자의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 터널접합 수광 소자의 다른 사시도이다.
도 3은 본 발명의 일실시예에 따른 터널접합 수광 소자의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 터널접합 수광 소자의 채널 형성을 설명하기 위한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 터널접합 수광 소자의 차광 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 터널접합 수광 소자의 광 입사각 확보를 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 터널접합 수광 소자를 이용한 단위 화소의회로도이다.
도 7은 본 발명의 일 실시예에 따른 터널접합 수광 소자를 이용한 단위 화소의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 V형의 수광부를 가지는 터널접합 수광 소자의 사시도이다.
도 10은 본 발명의 다른 실시예에 따른 V형의 수광부를 가지는 터널접합 수광 소자의 광 입사각을 설명하기 위한 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 V형의 수광부를 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 V형의 수광부를 가지는 또 다른 터널접합 수광 소자의 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 U형의 수광부를 가지는 터널접합 수광 소자의 사시도이다.
도 14는 본 발명의 또 다른 실시예에 따른 U형의 수광부를 가지는 터널접합 수광 소자의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 터널접합 수광 소자의 사시도이다.
도 1에 도시된 바와 같이, 단위 화소의 수광 소자는 종래의 포토 다이오드 대신 터널 접합(tunnel junction) 소자를 이용하여 구현된다. 여기서, 터널 접합 소자(tunnel junction device)는 두 개의 도체나 반도체 사이에 얇은 절연층을 접합한 구조로서, 절연층에서 발생하는 터널링 효과(tunneling effect)를 이용하여 동작하는 소자를 지칭한다. 참고로, 터널링 효과는 터널링 효과는 양자역학적 현상으로서 퍼텐셜을 가지는 힘의 작용하에서 운동하는 입자가 그 자체가 가지는 운동에너지보다 큰 위치에너지를 가지는 영역을 통과하는 현상을 말한다.
본 발명의 일 실시예에서는 이러한 터널 접합 소자를 이용하여 단위 화소의 수광 소자를 생성할 수 있으며, 본 명세서 및 특허청구범위에서 사용되는 "터널접합 수광 소자"란 상기의 터널 접합 소자를 이용하여 구현된 수광 소자를 가리킨다. 터널접합 수광 소자는 다양한 종류의 구조를 이용하여 구현될 수 있으며, 예를 들어, 일반적인 n-MOSFET또는 p-MOSFET 구조를 이용하여 구현할 수도 있다. 또한, MOSFET 이외에도 JFET, HEMT 등 터널링 효과를 얻을 수 있는 구조의 전자 소자를 이용하여 단위 소자를 구현할 수도 있다.
도 1에서, 터널접합 수광 소자(100)는 NMOS 구조로 구현되어 있다. 터널접합 수광 소자(100)는 P형 기판(110) 상에 형성되며, 일반적인 NMOS 전자 소자에서의 소스에 해당하는 N+ 확산층(120)과 드레인에 해당하는 N+ 확산층(130)을 포함한다. 이하, N+ 확산층(120, 130)을 각각 터널접합 수광 소자에서의 "소스" 및 "드레인"이라고 호칭하기로 한다.
소스(120)와 드레인(130)의 사이에는 얇은 산화막(140)이 형성되며, 산화막(140)의 상부에는 일반적인 NMOS 구조에서의 게이트에 해당하는 P형의 불순물이 도핑된 폴리 실리콘(poly-silicon)(150)이 형성되어 있다. 이때, 터널링 현상의 발생을 용이하게 하기 위해, 산화막(140)의 두께는 10nm 이하로 형성되는 것이 바람직하며, 예를 들어, 2nm, 5nm, 7nm 등으로 형성될 수 있다.
일반적인 NMOS 전자 소자에서의 게이트와는 달리, 상기 폴리 실리콘(150)은 플로팅된 구조로 형성된다. 또한, 상기 폴리 실리콘(150)은 상부에 금속성 실리사이드(silicide) 층을 형성하지 않으며, 빛을 흡수하는 영역으로서 동작한다. 폴리 실리콘(150)의 상부에 실리사이드 층이 형성되는 경우, 금속성 불순물이 빛에 의한 EHP의 생성을 어렵게 하며 입사되는 빛을 반사시켜서 폴리 실리콘(150)의 내부로 빛이 투과되기 어렵게 된다.
이하, 본 명세서 및 특허청구범위에서 상기 터널접합 수광 소자(100)의 폴리 실리콘(150) 영역을 "수광부"라고 호칭하기로 한다.
소스(120)와 드레인(130)의 상부에는 외부 노드와 연결되는 금속 접점(121, 131)이 형성된다. 소스(120)의 금속 접점(121)은 금속 라인(122)을 통해 외부와 연결되며, 마찬가지로, 드레인(130)의 금속 접점(131)은 금속 라인(132)을 통해 외부와 연결된다.
상기 터널접합 수광 소자(100)는 일반적인 NMOS 전자 소자와는 다르게 바디에 해당하는 P형 기판(110)이 플로팅된 구조로 형성된다. 따라서, 상기 터널접합 수광 소자는 소스(120)와 드레인(130)만이 외부 노드와 연결되는 점에서 일반적인 NMOS 전자 소자와는 구조 상 차이가 있다.
또한, 상기 터널접합 수광 소자(100)는 좌우 동일한 형태로 형성될 수 있다. 따라서, 소스(120)와 드레인(130)은 서로 바뀔 수 있다.
수광부(150)의 상부를 제외한 수광 소자(100)의 상부에는 차광층(180)이 형성되어 있다. 도 5를 참조하면, 차광층(180)은 빛이 입사되는 수광부(150)의 상부를 제외한 나머지 터널접합 수광 소자(100)의 상부에 형성되어, 수광부(150) 이외의 영역에서 빛이 흡수되는 것을 차단한다. 이는 빛을 흡수한 수광부(150)의 광전하들이 효율적으로 터널링을 하도록 하기 위함이다. 또한, 주어진 광채널 이외의 기생 전하들의 발생을 억제함과 동시에 제어된 광전류를 얻기 위함이다. 차광층(180)은 실리사이드(silicide) 공정을 통해 형성될 수 있으며, 마스크를 통해 수광부(150)의 상부에 차광층의 형성을 제외시킨다.
도 2는 마이크로 렌즈를 구비하는 수광 소자에 대해 도시하고 있다.
도 2에서, 마이크로 렌즈(170)는 수광 소자(100)로 입사되는 빛을 집광한다. 일반적인 이미지 센서의 경우에 빛이 광학 렌즈(미도시)를 통해 이미지 센서에 입사된다. 광학 렌즈를 통과한 빛은 터널접합 수광 소자(100)의 상부에 위치하는 마이크로 렌즈(170)에 도달한다. 마이크로 렌즈(170)는 단위 화소의 전면에 입사되는 빛을 집광하여, 수광부(150)의 상부(151)로 들어가게 한다. 이때, 수광부(150)의 상부(151)가 직접 노출되어 있을 수도 있고, 수광부(150)와 대기 사이에 빛이 용이하게 통과될 수 있는 보호층(passivation layer)이 형성될 수도 있다. 마이크로 렌즈(170)는 차광층(180)이 형성되지 않은 수광부(150)의 상부에 빛이 집중되도록 배치된다.
입사된 빛에 의해 소스(120) 및 드레인(130)과 수광부(150) 간에 전계가 형성되고, 소스(120)와 드레인(130) 사이에 채널(160)이 형성된다. 구체적으로, 수광부(150)에 입사된 빛에 의해 전자-정공쌍이 생성되고, 생성된 전자-정공쌍의 전자는 터널링 효과에 의해 수광부(150)에서 소스(120) 또는 드레인(130)으로 방출된다. 전자의 소실에 의해 수광부(150)의 정공의 전하량이 상대적으로 증가하게 된다. 따라서, 일반적인 NMOS 소자와 달리, 도핑된 플로팅 게이트로 형성된 수광부(150)의 전하량 변화에 따른 문턱전압 변조 효과로 인해 소스(120)와 드레인(130) 간에 채널(160)이 형성되고 전류가 흐르게 된다.
한편, 터널접합 수광 소자(100)를 LDD(light doped drain) 구조로 구현할 수 있다. LDD 구조로 터널접합 수광 소자를 구현하면 단채널 효과(short channel effect)로 인한 핫캐리어(hot carrier)의 발생을 줄일 수 있다. 도3에는 본 발명의 일 실시예에 따른 LDD 구조로 형성된 터널접합 수광 소자(100)의 단면도가 도시되어 있다.
도 3에서, 터널접합 수광 소자(100)는 P형 기판(110) 상에 형성되며, N+ 확산층으로 된 소스(120)와 드레인(130)을 포함한다. 이때, 소스(120)와 드레인(130)은 상호 대칭되는 구조로서 동일한 소자 특성을 가질 수 있다. 소스(120) 및 산화층(140)에 인접하는 영역에는 저농도로 도핑된 N형 영역인 LDD 영역(123)이 형성된다. 또한, 드레인(130) 및 산화층(140)에 인접하는 영역에는 저농도로 도핑된 N형 영역인 LDD 영역(133)이 형성될 수 있다. 상기 수광부(150)의 길이는 소스의 LDD 영역 (123)과 드레인의 LDD 영역(133) 간의 길이와 동일하게 형성될 수 있다.
수광부(150)에 도핑된 불순물이 결합하고 있는 에너지보다 큰 에너지를 가지는 빛이 조사되면, P형의 불순물이 도핑된 폴리 실리콘인 수광부(150)에는 다수의 정공이 자유로운 상태가 되어 전기적으로 포토 다이오드의 공핍층에서 발생하는 반응과 유사하게 전자-정공쌍이 생성된다. 생성된 전자-정공쌍은 재결합(recombination) 되기 전까지 일정 시간 동안 전자와 정공의 상태로 각각 존재하여 국지적으로 정공의 수가 증가되어 전하량이 증가된다.
분리된 전자는 폴리 실리콘의 그레인 경계(grain boundary)의 외부에서 자유롭게 이동한다. 이때, 드레인(130)에 외부 전압을 인가하면, 전자는 드레인의 LDD 영역(133)의 경계(edge) 부근으로 끌리게 된다. 따라서, 전자는 LDD 영역(133)에 인접한 수광부(150)의 경계 부근에 축적되면서 전계를 받게 된다. 집속되는 전자수가 증가할수록 상대적으로 매우 강한 전계가 형성된다. 이로 인해, 수광부(150)의 경계 부근에서의 전자의 집속 현상은 가속화된다. 이와 같은 현상은 수광부(150)에 조사되는 빛의 세기가 강할수록 더욱 많은 전하-정공쌍이 생성되어 더욱 큰 전계가 형성되는 효과가 발생된다.
소스의 LDD 영역(123)과 수광부(150) 사이의 거리가 가장 가까운 경계 부근(141) 및 드레인의 LDD 영역(133)과 수광부(150) 사이의 거리가 가장 가까운 경계 부근(142)에서 터널링 현상이 용이하게 발생한다. 상기 경계 부근(141, 142)에서 에너지 준위 조건이 충족되는 상태에서 순간 전자의 터널링 효과가 발생한다. 터널링 효과에 의해 수광부(150)의 경계 부근(141, 142)에 집속되어 있던 전자가 소스(120) 또는 드레인(130)으로 이동될 수 있다. 이 경우, 수광부(150)의 총 전하량이 변화된다. 즉, 터널링 효과에 의해 소실된 전자의 수만큼 정공의 전하량은 증가하는 효과가 발생하여, 수광부(150)의 포텐셜 변화에 의한 문턱전압 변조 효과로 인해 소스(120)와 드레인(130) 사이에 채널(160)이 형성된다. 형성된 채널(160)을 통해 전류량을 증가시킨다.
한편, 빛의 세기가 작아지거나 차단되는 경우에는 상기의 현상과는 반대로 수광부(150)의 전하량이 원래 상태로 되돌아간다. 빛이 강하게 조사되다가 차단되는 경우, 수광부(150)는 전자의 수적 증가로 약한 (+) 전하량을 갖고 있게 되지만, 상대적으로 낮은 전위인 소스의 LDD 영역(123)의 경계 부근(141) 및 드레인의 LDD 영역(133)의 경계 부근(142)에 전자가 축적되어 전계가 형성된다. 이후, 수광부(150)에 전자가 유입되는 방향으로 경계 부근(141, 142)에서 터널링 현상이 발생한다. 터널링 효과에 의해 유입된 전자가 정공과 재결합하면 (+) 전하의 전하량이 감소하게 된다. 이는 수광부(150)에 의한 전계를 약화시켜서, 소스(120)와 드레인(130) 간의 채널(160)이 작아지거나 소멸하게 된다. 따라서, 채널을 흐르는 전류는 흐르지 않게 된다.
상기의 채널(160)은 핀치 오프(pinch-off) 직전의 상태가 되도록 터널접합 수광 소자(100)의 제조 공정에서 설계된다. 도 4에는 본 발명의 채널(160)이 도시되어 있다. 도 4에서, 채널(160)은 소스(120)와 드레인(130)간의 전압차로 생성된다. 또한, 소스(120), 드레인(130) 및 채널(160)의 주위에는 인가 전압으로 인해 공핍층(161)이 생성된다. 채널(160)은 소스(120) 및 드레인(130)에 외부 전압을 인가하지 않은 상태에서 핀치 오프 직전의 상태가 되도록, 제조 공정에서 폭(width)과 길이(length)의 비인 W/L 비율을 조정하여 제작된다. 이때, W/L의 설계는 터널접합 수광 소자의 각 구성 요소별 도핑 농도 및 터널접합 수광 소자의 여러 특성에 따라서 핀치 오프가 발생하는 조건이 상이하므로, 소자의 제조 공정별로 실험적으로 설정될 수 있다.
이와 같은 터널링 현상은 빛이 조사되는 동안에 소스(120) 및 드레인(130)의 LDD 영역과 수광부(150) 간의 경계 부근(141, 142)에서 지속적으로 발생한다. 하지만, 빛의 세기가 강할수록 드레인(130) 쪽의 터널링이 보다 주요하게 작용하며, 빛의 세기가 약할수록 소스(120) 쪽의 터널링이 보다 주요하게 작용하게 되어 평형상태를 유지하게 된다.
도 6은 본 발명의 제1 실시예에 따른 터널접합 수광 소자의 광 입사각 확보를 설명하기 위한 단면도이다.
도 6에서, 마이크로 렌즈를 통해 집속된 빛은 다층의 차광막(132)에 의해 일정한 기울기의 입사 경로를 따라 수광부(150)로 입사된다. 차광막(132)은 신호 전달 및 소자 제어를 위한 금속성의 메탈선(metal line)을 입사 경로에 따라 적절히 배치하여 구성할 수 있다. 다층의 차광막(132)의 사이에는 보호층(passivation layer)(182)이 형성될 수 있다. 상기 보호층(182)은 가급적 입사되는 빛의 반사가 적게 발생되는 재료를 사용하는 것이 바람직하다.
상기와 같은 구조의 터널접합 수광 소자를 통해 종래의 포토 다이오드에 비해 동일 광량 대비 수백~수천 배 이상의 광전류의 흐름을 발생시킬 수 있다. 구체적으로, 포토 다이오드는 정전 용량에 축적된 전하량만으로 밝기를 구분한다. 하지만, 본 발명의 일 실시예에 따른 수광 소자는 빛에 의한 수광부의 전하량 변화가 전계 효과로 작용하여 채널의 전류 흐름을 제어한다. 또한, 필요한 전하는 드레인을 통해서 무한히 공급될 수 있기 때문에, 수광 소자에서 자체적으로 신호가 증폭되는 효과가 발생하게 된다. 따라서, 별도의 신호 증폭 소자를 구비하지 않고 PPS 구조로 단위 화소를 구현하는 것이 가능하다. 물론, PPS 방식 이외에도 기존의 APS 방식을 이용하여 단위 화소를 구현하는 것이 가능함은 당연하다. 본 실시예에서는 설명의 용이함을 위해 상기 터널접합 수광 소자를 이용하여 PPS 구조로 단위 화소를 구현하는 경우를 예로 들어 설명하기로 한다.
다음으로, 상기 실시예에 따른 터널접합 수광 소자를 이용하여 구현되는 이미지 센서의 단위 화소의 바람직한 실시예들을 도면을 참조하여 설명하기로 한다.
도 7은 본 발명의 제1 실시예에 따른 터널접합 수광 소자를 이용한 단위 화소의 회로도이다. 도 7에 도시된 본 발명의 바람직한 일 실시예에 따른 단위 화소는, 하나의 터널접합 수광 소자(100)와 하나의 선택 트랜지스터(select transistor)(600)를 포함한다.
이때. 하나의 선택 트랜지스터는 다양한 소자로 구성될 수 있으며, 예를 들어, 종래의 MOSFET 구조를 이용하여 형성할 수 있다. 이 경우, 터널접합 수광 소자와 선택 트랜지스터를 기존의 MOSFET 제조 공정을 이용하여 동시에 구현할 수 있어서 간단하고 저비용으로 제조할 수 있다.
터널접합 수광 소자(100)의 드레인(130)은 전원전압(VDD)에 접속되어 있으며, 소스(120)는 선택 트랜지스터(600)의 드레인(630)에 연결되어 있다.
터널접합 수광 소자(100)의 소스(120)와 드레인(130)은 대칭되는 구조로서 서로 동일하지만, 본 명세서 및 특허청구범위에서는 전원전압(VDD) 또는 외부의 전하 공급원과 접속되는 영역을 드레인으로 표시하기로 한다.
터널접합 수광 소자(100)의 수광부(150)는 게이트에만 광입사가 가능하도록 제한된 플로팅게이트 구조로 형성된다. 수광부(150)는 상부에 메탈 실리사이드가 형성되지 않으며, 따라서, 수광부(150)를 통해 빛이 수광될 수 있다. 또한, 일반적인 NMOS 구조에서 바디(body)에 해당되는 P형 기판(P-sub)도 플로팅된 구조로 형성될 수 있다. 따라서, 터널접합 수광 소자(100)는 소스(120)와 드레인(130)을 통해 외부 노드와 전기적으로 연결된다.
본 실시예에서, 선택 트랜지스터(600)는 NMOS로 구성될 수 있으며, 선택 트랜지스터(600)의 드레인(630)이 터널접속 수광 소자(100)의 소스(120)에 연결되고, 소스(620)는 단위화소출력단(l_output)에 연결된다. 선택 트랜지스터(600)의 온-오프 제어를 위한 제어신호(Sx)는 게이트(650)를 통해 인가될 수 있다.
또한, 선택 트랜지스터(600)의 바디(610)는 터널접합 수광 소자(100)와 마찬가지로 플로팅 구조로 형성될 수 있다. 이는 터널접합 수광 소자(100)의 바디(110)를 플로팅 시키기 위함이다. 이 경우, 스위치로 동작하는 선택 트랜지스터(600)의 게이트 제어는 전원전압(VDD)에 비해서 약간 높은 전압을 인가하는 방식으로 스위칭 기능이 유지될 수 있다.
도 8은 본 발명의 제1실시예에 따른, 터널접합 수광 소자와 NMOS 구조의 선택 트랜지스터로 구성된 단위 화소의 단면도이다.
도 8에 도시된 바와 같이, 터널접합 수광 소자(100)와 선택 트랜지스터(600)는 모두 동일한 P-sub를 바디로 하여 플로팅 구조로 형성될 수 있다. 이 경우, 터널접합 수광 소자(100)의 소스(120)와 선택 트랜지스터(600)의 드레인(630)이 동일한 활성 영역 상에 형성될 수 있어서, 구조가 간단하고, 단위 화소의 크기를 줄일 수 있는 장점이 있다.
다음으로, 본 발명의 제2실시예에 따른 터널접합 수광 소자를 설명하기로 한다.
도 9는 본 발명의 다른 실시예에 따른 터널접합 수광 소자(200)의 사시도이다. 도 9에 도시된 바와 같이, 터널접합 수광 소자(200)는 V형의 수광부(250)를 포함한다. 상기 수광부(250)는 P형 기판(210) 상에 형성된 V형의 홈(groove)의 상부에 형성되며, 상기 수광부(250)와 상기 V형의 홈 사이에는 얇은 산화막(240)이 형성될 수 있다. 상기 산화막(240)은 터널링 현상이 용이하게 발생될 수 있도록 충분히 얇은 두께로 형성된다. 바람직하게는 10nm 이하의 두께로 형성될 수 있다. 또한, 상기 수광부(250)는 N형 불순물이 도핑된 폴리 실리콘일 수 있다.
제1실시예와 마찬가지로, 상기 수광부(250)는 상부에 금속성 실리사이드 층이 형성되지 않고 플로팅된 폴리실리콘 구조로 형성되어, 빛을 흡수하는 영역으로서 동작한다.
V형 홈은 p형 기판(210)을 식각하여 형성할 수 있다. 이때, p형 기판(210)은 결정구조가 {100}인 실리콘 기판일 수 있다. 또한, 상기 식각 공정은 이방성식각(anisotropic etching)일 수 있다. {100}형 실리콘 기판의 식각 공정은 공지된 기술이며 이에 대한 설명은 생략하기로 한다.
V형 홈의 양 경사면과 인접하는 영역에는 소스(220)와 드레인(230)이 형성될 수 있다. 상기 소스(220) 및 드레인(230)은 p형 기판(210)의 해당 위치에 고농도의 N형 불순물을 주입하여 형성할 수 있다. 형성된 소스(200)와 드레인(230)은 상기 V형 홀에 의해 분리될 수 있다.
소스(220) 및 드레인(230)의 상부에는 외부 노드와 연결되는 금속 접점(221, 231)이 각각 형성된다. 소스(220)의 금속 접점(221)은 금속 라인(222)을 통해 외부와 연결되며, 마찬가지로, 드레인(230)의 금속 접점(231)은 금속 라인(232)을 통해 외부와 연결된다.
수광부(250)의 상부를 제외한 터널접합 수광 소자(200)의 상부에는 차광층(280)이 형성된다. 차광층(280)은 수광부(250) 이외의 영역에서 빛이 흡수되는 것을 차단한다. 상기 차광층(280)의 상부에는 마이크로 렌즈(270)가 형성될 수 있어서, 터널접합 수광 소자(200)로 입사되는 빛을 집광하여 수광부(250)로 안내한다.
이와 관련하여, 도 10을 참조하면, 상기 마이크로 렌즈(270)를 통해 집속된 빛은 다층의 차광막(233)에 의해 일정한 기울기의 입사 경로를 따라 수광부(250)로 입사된다. 상기 차광막(233)은 신호 전달 및 소자 제어를 위해 배치된 금속성의 메탈선일 수 있다. 상기 다층의 메탈선의 배치는 레이아웃 설계 단계에서 일정한 기울기의 입사 경로를 보장할 수 있도록 설계될 수 있다. 다층의 차광막(233)의 사이에는 보호층(passivation layer)(283)이 형성될 수 있다.
이 경우, 상기 도 6과 비교하여, 도 10의 터널접합 수광 소자(200)는 수광부(250)가 V형으로 형성되어 있어서, 마이크로 렌즈(270)를 통해 일정 각도로 입사되는 빛을 수광부(250)에 더욱 효과적으로 집중시킬 수 있는 효과가 발생한다.
또한, 도 11에 도시된 바와 같이, V형으로 형성된 수광부(250)는 입사되는 빛이 수광부(250)의 표면에서 반사되는 반사광을 재흡수 할 수 있어서, 제1실시예의 평면형 수광부에 비해 향상된 수광 효율을 얻을 수 있는 효과가 발생한다.
상기 수광부(250)로 입사된 빛에 의해 수광부(250)의 내부에서 전자-정공쌍이 생성된다. 이후, 드레인(230)에 외부 전압을 인가하면, 상기 생성된 전자-정공쌍의 전자는 드레인(230)에 인접한 영역으로 집속된다. 이때, 드레인(230)과 수광부(250) 사이의 산화막(240)에서 터널링이 발생하면, 터널링 효과에 의해 수광부(250)의 경계면에 집속되어 있던 전자가 소스(220) 또는 드레인(230)으로 이동될 수 있다. 따라서, 터널링 효과로 소실된 전자의 수만큼 수광부(250)에서의 정공의 전하량이 상대적으로 증가하게 되고, 이로 인해 전계가 집중되는 V형 홈의 에지 부근에서 채널(260)이 형성된다.
도 12는 상기의 V형 수광부를 포함하는 터널접합 수광 소자의 또 다른 실시예를 나타내고 있다. 도 12에서, 터널접합 수광 소자(300)는 PMOS 타입으로 형성된다. {100} 실리콘 기판에 형성된 V형 홈의 양 경사면에 인접하는 영역에 고농도의 P형 불순물을 주입하여 소스(320) 및 드레인(330)을 형성한다. 상기 소스(320) 및 드레인(330)은 p형 기판(310)에 형성된 N 웰(315) 상에 형성된다.
다음으로, 본 발명의 제3 실시예에 따른 터널접합 수광 소자를 설명하기로 한다. 도 13은 본 발명의 제3 실시예에 따른 터널접합 수광 소자(400)의 사시도이다. 도 13에 도시된 바와 같이, 터널접합 수광 소자(400)는 U형의 수광부(450)를 포함한다. U형의 수광부(450)는 p형 기판(410) 상에 형성된 U형 홈(groove)의 상부에 형성되며, 상기 U형 홈의 형성은 V형 홈을 형성하는 과정과 동일하며, 다만, 완전한 V 형으로 식각되기 전에 에칭을 중단하여 저면이 식각되지 않은 평평한 U형 홈을 형성할 수 있다.
U형으로 된 수광부(450)는 상기 제1 실시예의 평면형 수광부(150)와 상기 제2 실시예의 V형 수광부(250)의 중간 정도의 수광 효율을 얻을 수 있으며, 넓은 조도 특성에 반응하는 광대역(wide dynamic range) 특성을 동시에 얻을 수 있는 특징을 가진다.
한편, 도 14는 상기의 U형 수광부를 포함하는 터널접합 수광 소자의 또 다른 실시예를 나타내고 있다. 도 14에서, 터널접합 수광 소자(500)는 PMOS 타입으로 형성된다. {100} 실리콘 기판에 형성된 U형의 홈의 양 경사면과 인접하는 영역에 고농도의 P형 불순물을 주입하여 소스(520)와 드레인(530)을 형성한다. 상기 소스(520)와 드레인(530)은 p형 기판(510)에 형성된 N 웰(515) 상에 형성될 수 있다.
상기의 바람직한 실시예들을 통해 본 발명의 기술적 특징을 가지는 이미지 센서의 단위 화소 및 단위 화소의 터널접합 수광 소자를 설명하였다.
상기와 같은 구성을 통해, 본 발명의 단위 화소는 종래의 포토 다이오드에 비해 수백~수만배 이상의 광전류를 흐르게 하는 것이 가능하다. 이는, 정전용량에 축적된 전하량만으로 명암을 구분하는 종래의 포토 다이오드 방식과 달리, 본 발명은 빛에 의한 플로팅게이트의 전하량 변화가 전계 효과로 작용하여 소스-드레인 채널의 전류 흐름을 제어하고, 한편으로, 드레인을 통해 전하를 무제한으로 공급받을 수 있어서 자체적으로 증폭되는 구성을 갖고 있기 때문이다.
본 실시예들에서 설명된 단위 화소 및 터널접합 수광 소자는 종래의 CIS와 달리 단위 화소의 내부에 증폭 소자를 별도로 구비할 필요가 없는 PPS 방식으로도 구현될 수 있다는 장점이 있다.
또한, 상기의 구성을 통해 고감도/고속의 이미지센서를 구현하는 것이 가능하다.
상기와 같은 구성의 이미지 센서는 화소 내부에 수광소자의 출력 전류에 비해서 기생 커패시터(parasitic capacitor)의 성분이 극미하거나 존재하지 않기 때문에, Row decoder에 의해서 픽셀이 선택되기 전까지 인테그레이션의 작용이 진행될 수 없다. 따라서 변형된 rolling shutter 방식에서 다중으로 신호처리를 진행하게 되면 고속프레임의 이미지센서 개발이 가능해진다.
또한 단위화소의 구조가 매우 간단하고 그 크기가 크지 않기 때문에 일반 global shutter방식과 같이 단위픽셀 내부에 커패시터를 형성시켜 아날로그 메모리에 일시에 데이터를 저장시켜 고속으로 데이터를 읽게 되면 500~10,000fps의 영상을 구현할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 수광된 빛을 전기적 신호로 변환하는 이미지 센서의 단위 화소에서 빛을 흡수하는 수광 소자에 있어서,
    일정 각도의 V형 홈이 형성되는 기판,
    상기 V형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부,
    상기 수광부와 상기 V형 홈 사이에 형성되고 터널링이 발생하는 산화막,
    상기 V형 홈의 일측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 소스,
    상기 V형 홈의 타측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 드레인 및
    상기 소스와 상기 드레인 사이에서 상기 V형 홈을 따라 형성되어, 상기 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하되,
    상기 수광부는 제1형 불순물로 도핑되고 상기 소스 및 상기 드레인은 제2형 불순물로 도핑되며,
    상기 수광부는 상기 산화막에 의해 상기 소스 및 상기 드레인으로부터 절연되며,
    상기 수광부에 입사된 빛에 의해 상기 수광부에서 전자-정공쌍(EHP)이 생성되고, 상기 소스 또는 드레인 중 하나 이상과 상기 수광부의 사이에서 상기 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 상기 전자-정공쌍의 전자는 상기 터널링에 의해 상기 수광부로부터 상기 소스 또는 드레인 중 하나 이상으로 방출되어, 상기 전자의 방출에 의한 상기 수광부의 전하량의 변화에 의해 상기 채널의 전류 흐름이 제어되는,
    빛을 흡수하는 수광 소자.
  2. 제 1 항에 있어서,
    상기 기판은 {100}형 실리콘 기판이며, 상기 V형 홀은 이방성식각(anisotropic etching)에 의해 상기 기판상에 형성되는,
    빛을 흡수하는 수광 소자.
  3. 제 1 항에 있어서,
    상기 채널은 상기 수광 소자의 폭(Width) 및 길이(Length)의 비율인 W/L 비율의 조절을 통해 핀치 오프(pinch-off) 직전의 상태로 형성되는,
    빛을 흡수하는 수광 소자.
  4. 제 1 항에 있어서,
    상기 소스와 드레인은 바디 상에 제2형 불순물을 도핑하여 형성되며,
    상기 바디는 플로팅되는 것인,빛을 흡수하는 수광 소자.
  5. 제 1 항에 있어서,
    상기 산화막에서 발생되는 터널링 효과로 인해 상기 수광 소자의 문턱 전압(threshold voltage)이 변화되는,
    빛을 흡수하는 수광 소자.
  6. 제 1 항에 있어서,
    상기 수광부 이외의 표면에 형성되어 상기 수광부 이외의 영역에서의 빛의 투과를 차단하는 차광층을 더 포함하는,
    빛을 흡수하는 수광 소자.
  7. 수광된 빛을 전기적 신호로 변환하는 이미지 센서의 단위 화소에 있어서,
    입사된 빛에 의한 전하량의 변화를 이용하여 전류의 흐름을 발생시키는 수광 소자; 및
    상기 수광 소자에서 발생된 전류를 단위 화소출력단으로 출력시키는 선택 소자를 포함하되,
    상기 수광 소자는,
    일정 각도의 V형 홈이 형성되는 기판과,
    상기 V형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부와,
    상기 수광부와 상기 V형 홈 사이에 형성되고 터널링이 발생하는 산화막과,
    상기 V형 홈의 일측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 소스와,
    상기 V형 홈의 타측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 드레인 및
    상기 소스와 상기 드레인 사이에서 상기 V형 홈을 따라 형성되어, 상기 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하고,
    상기 선택 소자는 상기 수광 소자의 소스에 연결되는 드레인과, 상기 단위 화소 출력단에 접속되는 소스와, 외부로부터 제어 신호를 수신하는 게이트를 포함하고, 상기 인가된 제어 신호에 기초하여 스위칭 동작을 수행하며,
    상기 수광부는 제1형 불순물로 도핑되고 상기 수광 소자의 소스 및 드레인은 제2형 불순물로 도핑되며,
    상기 수광부는 상기 산화막에 의해 상기 수광 소자의 소스 및 드레인으로부터 절연되며,
    상기 수광부에 입사된 빛에 의해 상기 수광부에서 전자-정공쌍(EHP)이 생성되고, 상기 소스 또는 드레인 중 하나 이상과 상기 수광부의 사이에서 상기 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 상기 전자-정공쌍의 전자는 상기 터널링에 의해 상기 수광부로부터 상기 소스 또는 드레인 중 하나 이상으로 방출되어, 상기 전자의 방출에 의한 상기 수광부의 전하량의 변화에 의해 상기 채널의 전류 흐름이 제어되는,
    이미지 센서의 단위 화소.
  8. 제 7 항에 있어서,
    상기 기판은 {100}형 실리콘 기판이며, 상기 V형 홀은 이방성 식각에 의해 상기 기판상에 형성되는,
    이미지 센서의 단위 화소.
  9. 제 7 항에 있어서,
    상기 수광 소자의 소스와 상기 선택 소자의 드레인은 동일한 활성 영역 상에 형성되는, 이미지 센서의 단위 화소.
  10. 제 7 항에 있어서,
    상기 채널은 상기 수광 소자의 폭(Width) 및 길이(Length)의 비율인 W/L 비율의 조절을 통해 핀치 오프(pinch-off) 직전의 상태로 형성되는,
    이미지 센서의 단위 화소.
  11. 수광된 빛을 전기적 신호로 변환하는 이미지 센서의 단위 화소에서 빛을 흡수하는 수광 소자에 있어서,
    일정 각도의 경사면을 가지는 U형 홈이 형성되는 기판,
    상기 U형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부,
    상기 수광부와 상기 U형 홈 사이에 형성되고 터널링이 발생하는 산화막,
    상기 U형 홈의 일측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 소스,
    상기 U형 홈의 타측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 드레인 및
    상기 소스와 상기 드레인 사이에서 상기 U형 홈의 저부에 형성되어, 상기 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하되,
    상기 수광부는 제1형 불순물로 도핑되고 상기 소스 및 상기 드레인은 제2형 불순물로 도핑되며,
    상기 수광부는 상기 산화막에 의해 상기 소스 및 상기 드레인으로부터 절연되며,
    상기 수광부에 입사된 빛에 의해 상기 수광부에서 전자-정공쌍(EHP)이 생성되고, 상기 소스 또는 드레인 중 하나 이상과 상기 수광부의 사이에서 상기 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 상기 전자-정공쌍의 전자는 상기 터널링에 의해 상기 수광부로부터 상기 소스 또는 드레인 중 하나 이상으로 방출되어, 상기 전자의 방출에 의한 상기 수광부의 전하량의 변화에 의해 상기 채널의 전류 흐름이 제어되는,
    빛을 흡수하는 수광 소자.
  12. 제 11 항에 있어서,
    상기 기판은 {100}형 실리콘 기판이며, 상기 U형 홀은 이방성 식각에 의해 일정 깊이의 경사면을 갖도록 상기 기판 상에 형성되는, 빛을 흡수하는 수광 소자.
  13. 제 11 항에 있어서,
    상기 채널은 상기 수광 소자의 폭(Width) 및 길이(Length)의 비율인 W/L 비율의 조절을 통해 핀치 오프(pinch-off) 직전의 상태로 형성되는,
    빛을 흡수하는 수광 소자.
  14. 제 11 항에 있어서,
    상기 소스와 드레인은 바디 상에 제2형 불순물을 도핑하여 형성되며,
    상기 바디는 플로팅되는, 빛을 흡수하는 수광 소자.
  15. 제 11 항에 있어서,
    상기 산화막에서 발생되는 터널링 효과로 인해 상기 수광 소자의 문턱 전압이 변화되는,
    빛을 흡수하는 수광 소자.
  16. 제 11 항에 있어서,
    상기 수광부 이외의 표면에 형성되어 상기 수광부 이외의 영역에서의 빛의 투과를 차단하는 차광층을 더 포함하는, 빛을 흡수하는 수광 소자.
  17. 수광된 빛을 전기적 신호로 변환하는 이미지 센서의 단위 화소에 있어서,
    입사된 빛에 의한 전하량의 변화를 이용하여 전류의 흐름을 발생시키는 수광 소자; 및
    상기 수광 소자에서 발생된 전류를 단위 화소 출력단으로 출력시키는 선택 소자를 포함하되,
    상기 수광 소자는,
    일정 각도의 경사면을 가지는 U형 홈이 형성되는 기판과,
    상기 U형 홈의 상부에 플로팅된 구조로 형성되어 빛이 입사되는 수광부와,
    상기 수광부와 상기 U형 홈 사이에 형성되고 터널링이 발생하는 산화막과,
    상기 U형 홈의 일측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 소스와,
    상기 U형 홈의 타측의 경사면에 상기 산화막과 인접하여 형성되고, 상기 산화막을 경계로 상기 수광부와 이격되는 드레인 및
    상기 소스와 상기 드레인 사이에서 상기 U형 홈의 저부에 형성되어, 상기 소스와 드레인 간에 전류의 흐름을 형성하는 채널을 포함하고,
    상기 선택 소자는 상기 수광 소자의 소스에 연결되는 드레인과, 상기 단위 화소 출력단에 접속되는 소스와, 외부로부터 제어 신호를 수신하는 게이트를 포함하고, 상기 인가된 제어 신호에 기초하여 스위칭 동작을 수행하며,
    상기 수광부는 제1형 불순물로 도핑되고 상기 수광 소자의 소스 및 드레인은 제2형 불순물로 도핑되며,
    상기 수광부는 상기 산화막에 의해 상기 수광 소자의 소스 및 드레인으로부터 절연되며,
    상기 수광부에 입사된 빛에 의해 상기 수광부에서 전자-정공쌍(EHP)이 생성되고, 상기 소스 또는 드레인 중 하나 이상과 상기 수광부의 사이에서 상기 산화막에서의 집중된 전계에 의한 터널링이 발생하고, 상기 전자-정공쌍의 전자는 상기 터널링에 의해 상기 수광부로부터 상기 소스 또는 드레인 중 하나 이상으로 방출되어, 상기 전자의 방출에 의한 상기 수광부의 전하량의 변화에 의해 상기 채널의 전류 흐름이 제어되는,
    이미지 센서의 단위 화소.
  18. 제 17 항에 있어서,
    상기 수광 소자의 소스와 상기 선택 소자의 드레인은 동일한 활성 영역 상에 형성되는, 이미지 센서의 단위 화소.
  19. 제 17 항에 있어서,
    상기 기판은 {100}형 실리콘 기판이며, 상기 U형 홀은 이방성 식각에 의해 상기 기판상에 형성되는,
    이미지 센서의 단위 화소.
  20. 제 17 항에 있어서,
    상기 채널은 상기 수광 소자의 폭(Width) 및 길이(Length)의 비율인 W/L 비율의 조절을 통해 핀치 오프(pinch-off) 직전의 상태로 형성되는,
    이미지 센서의 단위 화소.
PCT/KR2012/006882 2011-09-02 2012-08-29 이미지 센서의 단위 화소 및 수광 소자 WO2013032216A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280040524.2A CN103828052B (zh) 2011-09-02 2012-08-29 图像传感器的单位像素及其光电探测器
EP12828199.5A EP2752877B1 (en) 2011-09-02 2012-08-29 Unit pixel and light receiving element for image sensor
JP2014528274A JP6015976B2 (ja) 2011-09-02 2012-08-29 イメージセンサーの単位画素及びその受光素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/225,070 2011-09-02
US13/225,070 US8610234B2 (en) 2011-09-02 2011-09-02 Unit pixel of image sensor and photo detector thereof

Publications (2)

Publication Number Publication Date
WO2013032216A2 true WO2013032216A2 (ko) 2013-03-07
WO2013032216A3 WO2013032216A3 (ko) 2013-05-02

Family

ID=47752412

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/006882 WO2013032216A2 (ko) 2011-09-02 2012-08-29 이미지 센서의 단위 화소 및 수광 소자

Country Status (7)

Country Link
US (1) US8610234B2 (ko)
EP (1) EP2752877B1 (ko)
JP (1) JP6015976B2 (ko)
KR (1) KR101377649B1 (ko)
CN (1) CN103828052B (ko)
TW (1) TWI499050B (ko)
WO (1) WO2013032216A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653618B2 (en) * 2011-09-02 2014-02-18 Hoon Kim Unit pixel of color image sensor and photo detector thereof
US9660038B2 (en) 2012-09-16 2017-05-23 Sensor Electronic Technology, Inc. Lateral/vertical semiconductor device
US9166048B2 (en) * 2012-09-16 2015-10-20 Sensor Electronic Technology, Inc. Lateral/vertical semiconductor device
US9391189B2 (en) 2012-09-16 2016-07-12 Sensor Electronic Technology, Inc. Lateral/vertical semiconductor device
KR101626121B1 (ko) * 2013-12-13 2016-06-13 주식회사 비욘드아이즈 이미지 센서의 단위 화소
CN104218043B (zh) * 2014-09-05 2018-03-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6484513B2 (ja) 2014-10-08 2019-03-13 株式会社テクノロジーハブ 画像センサ
US9735188B2 (en) 2015-01-15 2017-08-15 Hoon Kim Image sensor with solar cell function
MY174333A (en) * 2015-10-14 2020-04-08 Hoon Kim Image sensor with solar cell function
MY176378A (en) * 2015-10-14 2020-08-04 Hoon Kim Image sensor with solar cell function and electronic device thereof
CN106331541B (zh) * 2016-09-18 2019-06-21 首都师范大学 可收集寄生光生电荷的图像传感器
US10530334B2 (en) * 2018-05-10 2020-01-07 Globalfoundries Singapore Pte. Ltd. Acoustic wave filter formed on a V-groove topography and method for producing the same
CN108766973B (zh) * 2018-05-31 2020-09-08 广州锋尚电器有限公司 增强型cmos传感器发光二极管单元结构
KR102593949B1 (ko) * 2018-07-25 2023-10-27 삼성전자주식회사 이미지 센서
US11239270B2 (en) * 2019-08-20 2022-02-01 Hoon Kim TFT photodetector integrated on display panel
CN113743152B (zh) * 2020-05-27 2024-04-16 京东方科技集团股份有限公司 纹路识别装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217262A1 (en) 2003-04-30 2004-11-04 Won-Ho Lee Unit pixel in CMOS image sensor with high sensitivity
US20090032852A1 (en) 2007-07-31 2009-02-05 Samsung Electronics Co., Ltd. CMOS image sensor
US20100073538A1 (en) 2007-09-24 2010-03-25 Arnold & Richter Cine Technik Gmbh & Co. Image sensor

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4173765A (en) * 1978-05-26 1979-11-06 Eastman Kodak Company V-MOS imaging array
JPS5565465A (en) * 1978-11-10 1980-05-16 Fujitsu Ltd Manufacturing method of semiconductor device
EP0067566A3 (en) * 1981-06-13 1985-08-07 Plessey Overseas Limited Integrated light detection or generation means and amplifying means
JPH02110973A (ja) * 1988-10-19 1990-04-24 Toshiba Corp Ｍｏｓ型半導体装置およびその製造方法
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
JPH10142341A (ja) * 1996-11-15 1998-05-29 Hamamatsu Photonics Kk 放射線検出器
US5886368A (en) * 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
JP3442283B2 (ja) 1998-04-28 2003-09-02 セイコーインスツルメンツ株式会社 リニアイメージセンサ
JP2001085660A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 固体撮像装置及びその制御方法
JP2001230443A (ja) * 2000-02-16 2001-08-24 Fujitsu Ltd 光半導体装置
KR100558527B1 (ko) 2003-12-03 2006-03-10 전자부품연구원 고감도 이미지 센서 및 그 제조방법
KR100531243B1 (ko) 2003-12-03 2005-11-28 전자부품연구원 나노 사이즈의 전자채널을 이용한 고감도 이미지 센서 및그 제조방법
JP4304338B2 (ja) * 2004-01-13 2009-07-29 独立行政法人産業技術総合研究所 光検出素子
KR100722690B1 (ko) 2005-11-07 2007-05-29 플래닛팔이 주식회사 씨모스 이미지 센서의 단위 픽셀
KR100761829B1 (ko) * 2005-12-15 2007-09-28 삼성전자주식회사 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
US7456452B2 (en) * 2005-12-15 2008-11-25 Micron Technology, Inc. Light sensor having undulating features for CMOS imager
KR100851553B1 (ko) * 2006-10-02 2008-08-11 삼성전자주식회사 반도체 소자 및 그 구동방법
JP4950703B2 (ja) * 2007-03-02 2012-06-13 株式会社東芝 固体撮像素子
KR20090038242A (ko) * 2007-10-15 2009-04-20 삼성전자주식회사 전하를 트랩하는 광전 발생부를 포함하는 이미지 센서
KR20090043737A (ko) 2007-10-30 2009-05-07 플래닛팔이 주식회사 씨모스 이미지 센서의 단위 픽셀
JP4793402B2 (ja) * 2008-04-21 2011-10-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5521302B2 (ja) * 2008-09-29 2014-06-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101588459B1 (ko) * 2009-08-20 2016-01-25 주식회사 동부하이텍 이미지 센서 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217262A1 (en) 2003-04-30 2004-11-04 Won-Ho Lee Unit pixel in CMOS image sensor with high sensitivity
US20090032852A1 (en) 2007-07-31 2009-02-05 Samsung Electronics Co., Ltd. CMOS image sensor
US20100073538A1 (en) 2007-09-24 2010-03-25 Arnold & Richter Cine Technik Gmbh & Co. Image sensor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2752877A4

Also Published As

Publication number Publication date
EP2752877A4 (en) 2015-07-01
US20130056709A1 (en) 2013-03-07
KR20130025791A (ko) 2013-03-12
CN103828052B (zh) 2016-07-20
KR101377649B1 (ko) 2014-03-25
US8610234B2 (en) 2013-12-17
TWI499050B (zh) 2015-09-01
CN103828052A (zh) 2014-05-28
TW201314880A (zh) 2013-04-01
JP6015976B2 (ja) 2016-10-26
JP2014527307A (ja) 2014-10-09
EP2752877B1 (en) 2019-11-20
EP2752877A2 (en) 2014-07-09
WO2013032216A3 (ko) 2013-05-02

Similar Documents

Publication Publication Date Title
WO2013032216A2 (ko) 이미지 센서의 단위 화소 및 수광 소자
WO2013032215A1 (ko) 이미지 센서의 단위 화소 및 수광 소자
WO2013032217A1 (ko) 컬러 이미지 센서의 단위 화소 및 이의 수광 소자
US7605415B2 (en) Image pickup device comprising photoelectric conversation unit, floating diffusion region and guard ring
US10367029B2 (en) Image sensors having a separation impurity layer
KR100808950B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
WO2016006863A1 (ko) 이미지 센서의 단위 화소 및 그 수광 소자
KR100761824B1 (ko) 이미지 센서 및 그 제조 방법
KR100927582B1 (ko) 이미지 센서
WO2024043677A1 (ko) 단일 광자 검출 소자, 전자 장치, 및 라이다 장치
US7291876B1 (en) Diffusion bias control for improving sensitivity of CMOS active pixel sensors
KR100927862B1 (ko) 이미지센서
Süss et al. A novel JFET readout structure applicable for pinned and lateral drift-field photodiodes
KR20010068534A (ko) 씨.씨.디.형 반도체 촬영 장치
KR20080061061A (ko) 씨모스 이미지 센서 및 이미지 데이타 처리방법
KR20090056458A (ko) 씨모스 이미지 센서 및 이를 구비한 전자 기기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12828199

Country of ref document: EP

Kind code of ref document: A2

ENP Entry into the national phase

Ref document number: 2014528274

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE