JP4304338B2

JP4304338B2 - 光検出素子

Info

Publication number: JP4304338B2
Application number: JP2004005580A
Authority: JP
Inventors: 睦郎小倉; 靖永宗; 武芳菅谷
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2004-01-13
Filing date: 2004-01-13
Publication date: 2009-07-29
Anticipated expiration: 2024-01-13
Also published as: US20050151061A1; US7015453B2; JP2005203428A

Description

本発明は、微弱光を検出するに適した光検出素子（フォトディテクタ）に関し、理化学計測、情報通信、あるいは一般機器関連において重要な、紫外領域や可視光領域を始め、赤外波長域においても超高感度、超高速性能、超低消費電力を発揮し得るフォトディテクタに関する。

光検出素子の種類ないし形式には多数あるが、動作原理上から分類すると、半導体感光面で発生したフォトキャリアを直接に電流に変換するもの（フォトダイオード）、発生したフォトキャリアを加速し、増倍するもの（アバランシェフォトダイオード）、発生したフォトキャリアをFET(電界効果トランジスタ)のゲート下に蓄積し、増幅するもの（フォトFET）、光電子を発生させ、加速増倍するもの（光電子増倍管）に大別される。物理計測の分野では、現在、波長0.4〜1μm程度ではシリコンフォトダイオードが総合的に最も優れている。また、紫外領域では光電子増倍管、赤外領域では光電子増倍管やInGaAsフォトダイオード等が用いられてきたが、光電子増倍管はサイズが大きく、高電圧電源が必要なため、取り扱いが不便でアレイ構造に適さず、フォトダイオードは増幅時にノイズが発生しS/N（信号対雑音比）が低下する問題が有った。

こうした波長域を取り扱う物理計測用途では、熱雑音による検出感度の低下が問題となり、素子を低温に冷却することも頻繁に行われているが、別途冷却に手間が掛かるため、コストアップにつながっている。また、シリコンCCD((Charge Coupled Device：電荷結合デバイス）センサに認められるように、キャパシタにフォトキャリアを長時間露光により多数蓄積することで、S/Nの向上を図ることも行われているが、短時間の測定でS/Nの向上を実現することできていない。

一方、通信分野では、アバランシェフォトダイオードおよびPINフォトダイオードが使用されることがある。アバランシェフォトダイオードは増倍作用があり、低温にすると単一フォトン検出が可能であるほど高感度であるが、電子雪崩の回復時間から、毎秒1Gビット程度が検出限界となる。しかしながら、毎秒10Gビット以上の検出速度をも要求される現状では、光ファイバアンプで一旦入射光を増幅し、それをより高速なPINフォトディテクタにより検出するという複雑なシステムを使用している。PINフォトダイオードは高速であるが、それだけでは、１フォトンに対して電子正孔対が一組しか発生せず増幅作用がないので、原理的に量子効率1（1A/W程度）以上の感度を持ち得ないからである。

こうしたことからして、通信用途では、10GHz以上の応答速度でかつ増幅作用を持つ光検出素子が必要とされており、さらに、量子暗号通信用には、単一フォトンを100MHz以上のカウント率で検出する要求がある。

一方、フォトトランジスタでは、位置センサやパワーモニタ等の用途に周波数応答1μs程度の製品が一般機器用にも生産されている。従来のフォトトランジスタは、バイポーラトランジスタのベース部分に光励起されたフォトキャリアがベース領域に蓄積され、トランジスタのベース電流を変調したと同様な効果を発生させる。同様に、MOSFET等のFETを用いても、フォトダイオードで光励起されたフォトキャリアがFETのゲート領域に蓄積され、多数キャリア電流が変調されることにより、増幅作用を有する光センサが実現でき、フォトMOS等と呼ばれて光絶縁リレーなどに応用されている。つまり、光によって発生したチャージを一旦蓄積し、そのチャージをFETの多数キャリア電流として読み出すことにより、アンプ付き光センサが実現でき、ゲート領域でのフォトキャリアの蓄積位置の移動に伴う不安定性は残るものの、読み出しノイズや寄生容量等の問題は回避される。また、一般に感度と高速性は相反する関係にあり、感度を上げるとそれに抗して反応速度は遅くなる。極端な場合の例として、GaAs/AlGaAs系FETでは、極低温で深い準位によるパーシステントフォトコンが発生し、制御はできないものの、見かけ上、感度は無限大となる。感度と高速性を同時に向上させることは、一般に困難であるが、微細加工技術により、素子の自己容量や抵抗値を極限まで下げることで改善できる。

してみるに、100MHz程度の比較的高速で動作する単一フォトンディテクタとエミッタが必要とされるような現状では、波長範囲の拡大と集積性、感度、応答速度、低消費電力を飛躍的に向上させるための構造原理として、フォトトランジスタの発展系が望ましいと思える。そこで、こうした波長範囲の拡大、感度向上、高速化、低消費電力化の要請に従来からの関連する提案を見てみると、次のような研究がある。
(a)
下記非特許文献１では、化合物半導体を用いたフォトディテクタの場合、二次元変調ドープＦＥＴにおいて、チャネルとゲート電極間に量子ドットを形成し光照射による電荷を蓄積し、シングルフォトンを検出した例を挙げている。
(b)
下記非特許文献２では、正四面体量子ドットを電荷蓄積層に、隣接する斜面の量子井戸層を、読み出し用フォトトランジスタとして、単一電荷メモリを構成した例が開示されている。
(c)
下記特許文献１では、電荷読み出し用トランジスタとして、変調ドープ層にゲート電極あるいは絶縁性の再成長層によりくびれ部分を設け、電流経路を制限した上でその部分に正孔を集積し、超高感度光ディテクタを得る方式が提案されている。
(c)
下記非特許文献３では、量子細線が単一電荷ディテクタとして感度が高いことが指摘されている。

A.J.Shields, M.P.Ritchie, R.A.Hogg, M.L.Leadbeater, C.E.Norman, andM.Pepper, ‘Detecton of single photons using a field-effect transistor gated bya layer of quantum dots’, Appl. Phys. Lett. Vol. 76 No.25 (June 2000)3673-3675. Masashi Shima,a) Yoshiki Sakuma, Yuji Awano,and Naoki Yokoyama, Random telegraph signals oftetrahedral-shaped recess field-effect transistor memory cell with ahole-trapping floating quantum dot gate’, Appl.Phys.Lett. Vol.77 No.3 (2000)441-443. 特開平9-260711号公報 Akira Fujiwara, Kenji Yamazaki, and Yasuo Takahashi,‘Detection of single charges and their generation-recombination dynamics in Sinanowires at room temperature’, Appl. Physics Lett. Vol.76 No.25 (June 2000)3673.

上記非特許文献１に開示された素子では、FETの電流通路が二次元通路であるために、電荷の読み出しが効率的ではないという欠点がある。また、非特許文献２では、電荷集積部、読み出し部が三次元的に構成されているが、高次基板を用いているため、使用する材料系に制限がある上に、読み出しFETがプレーナ(Planar)構造ではないために、回路構成に制限がある。さらに、斜面部分をFETのチャネルとして用いているため、移動度が十分ではなく消費電力が大きい。特許文献１の構造は、構造自体としては望ましいが、エッチング再成長、あるいはゲート電極によるくびれ構造では、くびれ部分を0.1μm以下に制御することが難しく、自己容量を小さくできないため、高速動作が期待できない。また再成長を伴うので、AlGaAs系材料を用いると界面に結晶欠陥が発生し、安定動作が期待できない。非特許文献３に開示されている内容は、アイデア的な段階に留まり、素子として完成するに至っていない。

本発明はこうした従来の実情に鑑み、望ましくはより広い波長範囲に対しても高感度を示し、高速応答を呈し、低消費電力を実現し、かつまた、素子として要すれば一回の選択成長によって要部を構築できる構造原理を持つ製造コストの低い新たなる光検出素子を提供するべくなされたものである。

本発明では上記目的を達成するために、
ソース、ドレイン電極間のチャネルまたは該チャネルの少なくとも一部分がＶ溝基板の当該Ｖ溝の谷底に形成された量子細線で構成され，
この量子細線は上部クラッド層と下部クラッド層で挟むように覆われていると共に；
上記の上部クラッド層にはソース、ドレイン間の中間部分にリセスが設けられることによって量子細線にあって当該リセスの下に位置する部分が局在化したフォトキャリア蓄積部となっており，
この量子細線を覆うクラッド層を少なくとも含んで構成される感光領域に光が照射することにより発生し、上記のフォトキャリア蓄積部に蓄積されたフォトキャリア（少数キャリア：正孔、場合によっては電子）をソース、ドレイン間の量子細線を介し電流増幅機能をもって検出すること，
を特徴とする光検出素子を提案する。

ここで、感光領域としては、クラッド層や、量子細線の両側にあって量子細線に連接しながらＶ溝斜面に沿って設けられた量子井戸層を用いることができ、この場合には、量子井戸層や上下のクラッド層の厚みや組成を全体的に、あるいは空間分布をもって調整すること等により、当該量子細線の内部か、または量子細線に連接または近接する部位の望ましくは一部位ないし一点にフォトキャリアを迅速に集めることができる。上記の通り、特に本発明では量子井戸層上の上部クラッド層にリセスが設けることで、リセス下の量子細線部位をフォトキャリア蓄積部として効果的に局在化させている。

これに対し、量子細線の内部か、量子細線に連接または近接する部位に量子ドットを設け、これをフォトキャリア蓄積部とすることもでき、この場合、上記で述べた量子井戸層はあれば望ましいが、なくても良い場合もある。すなわち、本発明では、
ソース、ドレイン電極間のチャネルまたは該チャネルの少なくとも一部分がＶ溝基板のＶ溝の谷底に形成された量子細線で構成され；
この量子細線は上部クラッド層と下部クラッド層で挟むように覆われていると共に；
量子細線に連接または近接する位置であって、上部クラッド層内またはその上には、局在化したフォトキャリア蓄積部を構成する量子ドットが設けられ；
このフォトキャリア蓄積部に蓄積されたフォトキャリアをソース、ドレイン間の量子細線を介し電流増幅機能をもって検出すること；
を特徴とする光検出素子も提案する。

さらに、ソース−ドレイン間のチャネル部分の一部分をのみ、量子細線で構成した場合には、その量子細線の一端とソース電極の間、及び他端とドレイン電極の間は、量子細線の各端部から徐々に拡幅してそれぞれ対応する電極に至る量子井戸層で構成されている素子も提案する。

また、量子細線をチャネルとして用いるに代えて、あるいはこれと共に、あたかも山頂部分に形成されたような断面形状のリッジ量子細線をチャネルとして用いる光検出素子も提案する。

本発明によると、光発生した単一電荷を室温動作で識別する能力を持つ光検出素子が提供できる。すなわち、光によって発生した少数キャリアを導電チャネルの望ましくは一点に蓄積し、チャネル内を流れる多数キャリア電流を極めて効率良く変調することにより、高感度、高速な光検出素子を実現できる。量子細線チャネルでは、電子の流路が一次元的に制約されるため、ただ一個の電荷が電流経路を塞ぎ、素子を流れる電流量をディジタル的に変化させることができるからである。これは、量子細線や単電子トランジスタにおいてはランダムテレグラムノイズとして知られているが、本発明の構造では、光照射によるフォトキャリアを一点に集積する機能を併せ持つため、効率の高い単一フォトン検出が可能となる。また、量子細線の内部か、量子細線に連接するか近接する部位に量子ドットを形成する場合、当該量子ドットは自己容量が小さいため、電子、正孔の交互注入によるシングルフォトンエミッタにも適している。

また、本発明素子では、感光領域と量子細線チャネルを含む電荷増幅機能を持つFET部分が分離されているため、それぞれの部分において機能の最適化を図ることができる。つまり、FETのチャネル長やチャネル幅を感光部とは独立して縮小できるため、超高速かつ高感度なフォトキャリアの検出が可能となる。加えて、同一素子に感光領域とFETが連接されているため、外来ノイズの影響を受けにくい構造であるし、適正温度に冷却することにより、光発生した電子・正孔対の再結合寿命を延ばすことで微弱光の検出に有利にすると、そのことが同時に、能動素子としてのFETの低温動作を可能にする等、超高感度光検出素子としての性能向上効果に適した構造となっている。

さらに、要すれば一回の選択成長で量子細線チャネルやその上下のクラッド層、量子井戸層等、要部を一回の選択成長で形成できる構造原理を提供するので、上掲の特許文献１におけるように、界面に結晶欠陥を生じさせるような惧れもない。また、本発明の特定の態様では、チャネルの一部を量子細線とする、つまり、実質的に電流制御部にのみ量子細線チャネルを設け、そのソース、ドレイン側の両端はそれぞれ拡幅した量子井戸層を介して当該ソース、ドレインに接続する構成としており、このような構造では、素子の自己容量や抵抗をより減じ、素子の高速化と低消費電力化に寄与させることができる。

上記に加え、フォトキャリア蓄積部が量子細線チャネルに影響を及ぼす部位の上に、通常のFET構造に従い、さらに金属ゲート電極ないし透明ゲート電極、あるいはドープ層電極を設ければ、それに印加する電位により、感度の調整や暗電流の低減を図ることもできる。

本発明素子は、結局、光検出部と電荷センサを三次元的な量子ナノ構造により一体化した構造を構成し得る素子であるとも言え、可視光はもとより、1μmから1.6μmにおける長波長帯領域に対する超高感度光検出素子として用いることが出来、これをアレイ化することももちろん可能である。さらに、場合によっては量子細線チャネルを素子表面近傍に形成することにより、可視光領域から逆に紫外光領域（〜0.25μm）への応用も可能になる。また、高感度であるため、単一フォトンディテクタとして働かせることが可能になる。光通信用途においても、加入者系においては、必要な光入力レベルを低くしたい要請があるり、長波長帯において高感度かつ1GHz以上の高速な光検出素子はこれまで存在しなかった所、本発明素子によればこれが可能となるのである。

図１(A) には本発明に従って構成された光検出素子の一例の概略構成が示されている。Ｖ溝基板10は、この場合、GaAs基板やInP基板にＶ溝を形成したものを想定しており、こうしたＶ溝の形成手法は既に公知となっているが、例えば(100)GaAs基板上に[0-10]方向に0.2〜2μmのレジストパタンを形成し、アンモニア：過酸化水素：水＝1:3:50溶液等を用い、結晶方位依存性の大きいウェットエッチングを行うこと等により形成できる。

このＶ溝基板10の上には、順次一連の作業、例えば一回のMOCVD成長により、例えばノンドープAlGaAs下部クラッド層11、GaAsあるいはInGaAs量子細線12、図示しないノンドープAlGaAsスペーサ層を介しシリコンドープAlGaAs上部クラッド層14、そしてシリコンドープGaAsキャップ層15を形成することができる。ここで、望ましくは、成長温度は600℃から700℃とし、下部クラッド層11の膜厚は0.5〜1μm程度、量子細線12の層厚は5〜20nm程度となるようにする。こうした条件での成長においては、Ｖ溝基板上の溝側面（斜面）にも、Ｖ溝の谷底に形成される量子細線12に連接して斜面量子井戸層13が形成される。

この斜面量子井戸層13は、量子細線12よりも十分薄い必要があるが、これも数nm未満に作製できる条件は実験的に得ることができるし、この際に、下記特許文献２に開示されている斜面の量子井戸層と谷底の量子細線12の膜厚比を制御する流量変調法を有利に適用することができる。
特開平10-64825号公報

量子細線12はFETのチャネルとなり、そのチャネル長方向の両端部分にそれぞれソース電極16、ドレイン電極17として、例えばAuGe/Ni/Auからなるオーミック電極を設け、その後に例えば400℃にて１分程度アロイした後に、露出させた上部クラッド層14のソース、ドレイン間の中央部分にリセスエッチングを施し、リセス（溝）18を設けて、暗い状態でリセス下の量子細線部分に電流が流れない状態にする。図示していないが、さらに金属あるいは透明電極やドープ層電極によるショットキー電極を形成し、電界効果トランジスタとしてピンチオフ状態を保持してもよい。

この実施形態の素子では、ソース−ドレイン間のチャネルの全てを構成する量子細線12が相対的にエネルギバンドギャップが最も狭くなり、この量子細線12を相対的にエネルギバンドギャップの広い上下クラッド層11，14で挟んだ構造になっている。また、量子細線12のリセス18下部分は、バンドギャップは変化していないが、エネルギ準位全体が少し持ち上がった状態になっている。

そこで、これに光を照射すると、全ての感光領域、すなわちこの実施形態の本発明素子ではソース−ドレイン間にて実質的な光電変換部20を構成する要素である上部クラッド層14、斜面の量子井戸層13、そして場合により下部クラッド層11において、フォトキャリア（電子と正孔）が発生する。そして、光発生したフォトキャリアの中の正孔は、直接、あるいはエネルギバンドギャップの狭い斜面量子井戸層13を介し、最終的にエネルギ準位の最も低い量子細線12に輸送される。このとき、適度な深さに形成されたリセス18の存在による表面空乏層や、図示していないがショットキーゲートを設けた場合にはそれに印加する電圧により、負の静電ポテンシャルをあらかじめ形成しておくことで、正孔が量子細線12のリセス18の下の部分に蓄積し、その正孔が存在している間は、通常のFETのゲートバイアスを変化させたのと同じ効果が生じ、多数キャリアである電子電流が流れ続ける。つまり、この実施形態では、リセス18の下の部分の量子細線12が特に支配的なフォトキャリア蓄積部、ないしは局在化したフォトキャリア蓄積部を構成していると言える。なお、光発生した電子は、直ちに多数電子群に吸収統合される。また、量子細線がP型の場合は、ショットキーゲートに印加する電位は逆であり、また上記の正孔と電子の役割が入れ替わる。

こうした素子構造によると、光照射によって正孔を発生させ、それを量子細線12の中央に最終的に蓄積させて、その電荷を電流アンプにより読み出すという三種類の機能を併せ持つ機能が得られ、しかも、そうした構造は、Ｖ溝上の唯一回の選択成長により構築した素子で実現することが可能となる。

さらに、上下のクラッド層11，14が、量子細線12や斜面量子井戸層13により近い位置でよりバンドギャップが小さくなっているように作製すれば、正孔を量子井戸層13や量子細線12に移送するための輸送用の内部組込み電界を生じさせることができる。なお、このときにも、量子井戸層は正孔輸送層として働く。

また、図示していないが通常のFET構造に準じ、金属や透明電極あるいはドープ層にてゲート電極を形成した場合、光励起電流を検出した後、ゲートバイアスを正にバイアスすることにより、正孔をゲート下（バックゲートの場合はゲート上）から排出し、応答速度を早めることが可能になる。なお、量子細線12および斜面量子井戸層13の材料としては、波長900nmまで感度を有する上記AlGaAs/GaAs系の他に、波長1.2μm程度までの感度を有するGaAs基板上のAlGaAs/InGaAs系量子細線や、波長1.5μm程度まで感度を有するInP基板上のAlInAs/InGaAs系量子細線、組成の異なるInGaAs/InGaAs系量子細線等を用いることもでき、一般的に組み合わせ関係だけを挙げても、次のような組み合わせが可能である。
(1)基板10にGaAs、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14にAlGaAs。
(2)基板にGaAs、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14にGaAs。
(3)基板にGaAs、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14がAlGaAsからAl組成を準じ減じてGaAsに至る構造。
(4)基板にGaAs、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14にInGaP。
(5)基板にInP、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14にInAlGaAs。
(6)基板にInP、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14がInAlGaAsからAl組成が徐々に減じてInGaAsに至る構造。
(7)基板にInP、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14にInGaAsP。
(8)基板にInP、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14にInP。
(9)基板にInP、量子細線12及び量子井戸層13にInGaAs、クラッド層11，14がInGaAsPからAs組成が徐々に減じてInPに至る構造。
(10)基板にGaSb、量子細線12及び量子井戸層13にGaSb、クラッド層11，14にAlGaSbAs。
その他、上下クラッド層11，14が例えば中間にδドープ層等を含む複数材質の積層構造から構成されている場合も考えられる。こうしたことは、以下に述べる他の本発明実施形態に関しても適用できる。

このような本発明基本構造に従い構築された実際の素子では、単一のフォトキャリアが及ぼす影響が極めて大きくなり、すなわち光感度が著しく向上し、その結果、例えば上記した材料構成（5）による実験素子では、図１(B) に示すような、極めて望ましい結果を得ることに成功した。ドレイン−ソース間電圧Vds=1Vの状態であるが、室温における光感度はなんと、波長600nm近傍で350KA/Wにも達した。なお、この素子の応答速度は、感度がこれ程に高いにもかかわらず、50μs未満と高速であり、感度上昇に伴う応答速度の低下はほとんど起こっていなかった。さらに、雑音等価パワーも80aW/√Hz未満と良好であった。一方、これは後述する他の実施形態にも示されるが、Ｖ溝谷底に形成される量子細線チャネル12は図示のように一本ではなく、複数本を並設した構造にすることができる。つまり、図１の断面端面で見ると、鋸歯形状の断面となっている素子とすることができる。この場合、感度はさらに上昇する。

また、長波長域に対しても、上記したような他の材料組み合わせ例、製造パラメータを変えることで、光感度の絶対値は上記よりは落ちることはあっても、赤外光領域にまで感度を示す実験例が得られている。但し、素子の作り込みに適した製法を取ろうとすると、ソース−ドレイン電極間の上部クラッド層14の表面は完全に露出させず、薄いキャップ層15で覆った方が良い場合もあり、そのときには感度はさらに若干落ちることもある。その場合にも、リセス18の部分は露出させるのが望ましい場合もある。

図２には本発明の他の実施形態が示されている。図１の実施形態やこの図２に示される実施形態を始め、各図において同じ符号は同一または同様で良い構成要素を示す。この図２に示された素子では、実質的に図１に示した素子のソース−ドレイン間に設けられている構造と同じで良い光電変換部20ひいては量子細線12が、ソース電極16とドレイン電極17の間のチャネルの一部にのみ、設けられている。また、量子細線12は複数本並設されている（逆に一本でも良いが)。そして、この量子細線チャネル12のソース側端、ドレイン側端は、それぞれ滑らかに平坦な拡幅部22にある量子井戸21によるチャネルを介し、それぞれソース電極16，ドレイン電極17に至っている。つまり、光電変換部（光発生電荷読み取り部）20ではチャネル長を短縮することにより、素子の自己容量や抵抗をさらに低減でき、より高速な動作が実現できる。その一方でオーミック電極を介する抵抗を拡幅部22の存在により低減させることで応答速度の向上と消費電力の低減を図ることができる。

こうした形状の作製自体は公知技術の利用により難しいことではなく、例えばGaAs基板上に形成するフォトレジストバタンにおいて、長さ数μm、幅１〜2μmの矩形状のストライプ形状の両端から幅を次第に広げることにより、ウェットエッチング後、Ｖ溝形状が滑らかに拡幅し、平坦部部分を持つＵ溝形状に変化した、平面的に見てくさび状の連結部を持つ形状基板を作製することができる。次に、MOCVD選択成長により、ノンドープAlGaAsクラッド層、GaAs層、変調ドープAlGaAs層を成長すると、Ｖ溝上に短い量子細線12が形成され、その両端が次第に拡幅されて量子井戸21に接続される。もう少し詳しく言うと、こうした構造とすることで、電極16，17と電子ガスとの接触面積の拡大によるオーミック抵抗の低減、量子細線12の両端を量子井戸21に滑らかに接続することによる電子波の透過率の向上、短チャネル化による量子細線中を走行する電子の散乱確率の減少や走行時間の短縮等が達成され、センスアンプとして働く量子細線FETの性能が向上する。

先に述べたように、並設する量子細線チャネル12は一本でも良いが、図示のように複数本とすると有利である。と言うのも、感度が向上するだけでなく、光ファイバと高速用光検出素子の結合には、光ファイバのコア径よりもやや大きい数十〜数100μmの受光サイズが適当であるため、こうした受光面積拡大にも役立つからである。なお、並設方向は積層方向であっても良いし、平面積層と併用しても良い。

必要に応じ、光電変換部ないし感光領域の面積的な拡大のためには、図３に示すような素子構造も有効である。すなわち、図１に即して示した素子の光電変換部20に相当する部分を複数並設した光電変換部20（図２に例示したものとも同様の構造で良い）を一つずつ互いに入れ子になったそれぞれ櫛方のソース電極16，ドレイン電極17で挟み込んだ構造である。当然、光感度は向上する。また、こうした構造に準じ、少なくとも片側の電極をエレメントごとに分離すれば、光検出素子アレイを形成することも可能である。

さらに、こうした並設構造（一本でも良いが）は、二次元撮像装置に展開できる。図４はそうした場合の二次元撮像装置30の構築例を模式的に示したもので、各画素に対応させたそれぞれの光電変換部20（これまで述べてきたと同様の本発明による構造で良い）に対するソース電極16は、これまでと同様、内蔵の量子細線チャネル12（本図では見えない）に対し、オーミックコンタクトが取られているが、ドレイン電極17は、ショットキ電極33による電荷蓄積領域に置き換えられ、シフトゲート34を介して、垂直CCD31に接続している。この垂直CCD31自体は公知既存の構造に従って良い。

垂直CCD31と光電変換部20を含む本発明の光検出素子との間には、電荷転送を開始、停止するため、上述のようにシフトゲート34が設けられている。光照射により本発明光検出素子内に発生した電子・正孔対の内、正孔は、既説明の通り、本図では見えない多重量子細線アレイの中心部に蓄積され、ソース電極16から供給される多数電子による電子流を制御する。制御された電子流は、量子細線の両端の拡幅部22（図２参照）からショットキ電極33による電荷蓄積領域に蓄積され、シフトゲート34に印加する電圧の制御により、一定の露光時間の後、垂直CCD31に導かれる。

シリコンCCD撮像素子において公知であるように、垂直CCD31は、２〜４相の電荷転送パルスにより、本発明光検出素子から供給される電子を水平CCD32に転送し、最終的に読み出し電極35に画像信号を出力する。本実施形態では、CCD駆動に必要なパルス列発生回路やチャージセンスアンプは、公知既存の技術により構成されたシリコン集積回路を用いることを想定しているが、同材料系であるIII-Ｖ属系半導体集積回路を内蔵して作製しでも良い。また、もちろん、二次元ではなく、一次元の光検出素子アレイを組んで、そこからの光誘起電荷を垂直CCD31により転送するラインセンサを構成することも容易である。ちなみに、GaAs系CCDならば、高速性に優れているため、フレームレイト1/1000秒以下の超高速度カメラを実現することも可能となる。

これまで述べてきたように、基板平面に対して垂直方向からの光入射（垂直入射）の場合は、十分な光の吸収係数を確保するために、感光領域として、比較的層厚の大きな上下クラッド層11，14を使用する必要がある。この場合、ＦＥＴチャネルに用いる量子細線12を形成する必要から波長範囲が制限されるため、通信波長帯用の光検出素子を構成する場合には、量子細線12や側面量子井戸13をも含めて感光領域（光吸収層）に用いることが望ましい。そこで、この考えを押し進めると、垂直入射ではなくて、基板平面と平行な方向に光を入射させる水平入射ないし端面入射型の光検出素子を検出することも望ましい一つの工夫となる。

図５にはそうした場合の本発明実施形態が模式的に示されている。ソース電極16とドレイン電極17の間の基板10上に、これまで説明してきた本発明光電変換部20の量子細線12を量子井戸にて囲まれた形状で互いに並列に高密度に配列し、入射光hνは基板10の端面から導入する。量子細線12による屈折率の増加により、横幅数μmの光導波路を形成でき、素子の長さは、例えば100μm程度とする。導波路型光検出素子としてこのように多数の量子細線を用いることにより、十分な光吸収係数を確保することが可能になる。また、光導波モードの伝搬周期に応じて量子細線12を配列することにより、波長選択性を得ることも可能である。念のためこうした場合の作製例に就き述べておくと、ウェットエッチングにより(111)A斜面をもつＶ溝アレイ基板10上に、薄いGaAsバッファを形成し、グレーティング形状が保持される成長温度にてAlGaAsクラッド層を成長し、グレーティング形状が保持されたクラッド層に量子細線12を形成する。すなわち、半導体レーザと同様な製造プロセスで高感度光検出素子を作製することが可能で、周波数多重通信用途に適した波長選択特性の合致した光源と光検出素子を同一基板上に組として製作することが容易となる。この光源と光検出素子の組はまた、超低消費電力なフォトカプラとして用いることも可能である。

本発明光検出素子を利用して光・電子集積回路（OEIC）も当然に組むことができ、図６にはそうした場合の概略構成が示されている。基板10上に本発明による光電変換部20が設けられ、そのソース電極16は光電変換部20に専用であるが、ドレイン電極17は、基板上に絶縁分離膜44を介して形成されているインピーダンス変換用FETのゲート電極48と一体に形成され、FETのソース電極46は、それを半分囲むように形成されていると共に、ドレイン電極47は、例えばポリイミド光導波路45を貫通してその上面に引き出されている。光電変換部20ももちろん、光導波路45にて囲まれている。

こうした構造にすることで、本発明光検出素子の感度を低下させることなく、応答速度をさらに改善することができる。また、このような光導波路構造を用いると、光吸収領域が一個所に集中しないため、強い光入力に対しても線形応答を得ることができるようになる。ここで特に、上記のように光導波路45としてポリイミドを用いると、この素材は多層配線用絶縁層としてだけではなく、マイクロ波ストリップ線路の誘電体絶縁層としても利用可能であるために、図示のような立体配線構造に適したものとなる。

さて、本発明の光電変換部を作製するに際し、例えばInGaAsで量子細線を構成する場合には、斜面の成長速度が低いInがＶ溝の存在する底辺に集積する。また、量子細線の長さがInの表面拡散距離と同程度の場合、量子細線の中央部が厚くなり、その部分のエネルギバンドギャップが低くなるため、これまで述べてきたようなリセス18がなくても、正孔が量子細線12内の一点に集中する構造を実現できる。また、量子細線の内部か、量子細線に連接または近接する部位に量子ドットを形成すると、より効果的な光検出素子も提供できる。

図７にはそうした場合の本発明実施形態が模式的に示されている。これまで述べてきたと同様の光電変換部20において、例えばInGaAsの量子ドット50が量子細線チャネル12とは独立にバリアを介して形成されている。形成手法自体は公知であって、実際には薄い薄膜（ウェット層）の一部からポコッと言う感じで量子ドットが形成されるが、これは上部クラッド層14の上に形成されても、その内部に形成されても良い。いずれの場合をも含むこととして、図７中、量子ドット50は破線で模式的に示している。このような構造では、量子ドット50が極めて効果的なフォトキャリア蓄積部となり、光により生成された正孔の一部は、量子ドット50の形成に付随したウェット層を介し、当該量子ドットに集積される。集積された正孔の寿命は数十msから数秒に達し、そのため、リセット機構を付随して設置しない限り、相対的には低速になってしまうことがあるが、極めて高感度な光検出機能を発揮し、長波長の微弱光検出に適している。

なお、このように量子ドット50を量子細線12に近接して設ける場合には、量子井戸層13（図１〜３参照）は不要となることもあるが、一般には量子細線12に連接する量子井戸層13と併用することが望ましく、より高感度になる。

これまでは少なくともＶ溝の谷底に設けられる量子細線をチャネルの全部または少なくとも一部に利用していたが、山の頂上に形成されたかのような、いわゆるリッジ量子細線も、Ｖ溝の谷底の量子細線12に代えて、あるいはこれに加えて用いることもできる。図８はそのチャネル部分と側面量子井戸層13のみの関係の一例を模式的に示している。この場合はＶ溝が複数並設されることで鋸型になった下部クラッド層上の谷底に形成される量子細線12と、山頂部分に形成されるリッジ量子細線51とが順に並設の関係になっている。このような構造でも、これまで述べてきた実施例の構造を援用し、ソース、ドレイン電極間のチャネルの全てまたは少なくとも一部のチャネル長部分に、こうした構造を組み込むことで、やはり高感度、高速度、低消費電力の光検出素子を提供することができる。

本発明により構成される光検出素子の一実施形態の概略構成図と得られた特性例の説明図である。本発明光検出素子の他の実施形態の概略構成図である。本発明光検出素子のさらに他の実施形態の概略構成図である。本発明光検出素子を用いて二次元撮像装置を組む場合の概略構成図である。本発明光検出素子の別な実施形態の概略構成図である。本発明光検出素子を含むOEIC構成例の説明図である。本発明光検出素子のまた別な実施形態の概略構成図である。本発明光検出素子のさらに別な実施形態の要部の概略構成図である。

符号の説明

10 基板
11 下部クラッド層
12 量子細線（チャネル）
13 斜面量子井戸層
14 上部クラッド層
15 キャップ層
16 ソース電極
17 ドレイン電極
20 光電変換部
21 量子井戸チャネル層
22 拡幅部
30 二次元撮像装置
31 垂直CCD
32 水平CCD
33 ショットキ電極
34 シフトゲート
35 読み出し電極
44 絶縁分離膜
45 ポリイミド光導波路
46 インピーダンス変換用FETのソース電極
47 インピーダンス変換用FETのドレイン電極
48 インピーダンス変換用FETのゲート電極48
50 量子ドット
51 リッジ量子細線

Claims

ソース、ドレイン電極間のチャネルまたは該チャネルの少なくとも一部分がＶ溝基板の該Ｖ溝の谷底に形成された量子細線で構成され；
該量子細線は上部クラッド層と下部クラッド層で挟むように覆われていると共に；
該上部クラッド層には上記ソース、ドレイン間の中間部分にリセスが設けられることによって上記量子細線にあって該リセスの下に位置する部分が局在化したフォトキャリア蓄積部となっており；
該量子細線を覆うクラッド層を少なくとも含んで構成される感光領域に光が照射することにより発生し、上記フォトキャリア蓄積部に蓄積されたフォトキャリアを上記ソース、ドレイン間の上記量子細線を介し電流増幅機能をもって検出すること；
を特徴とする光検出素子。
ソース、ドレイン電極間のチャネルまたは該チャネルの少なくとも一部分がＶ溝基板の該Ｖ溝の谷底に形成された量子細線で構成され；
該量子細線は上部クラッド層と下部クラッド層で挟むように覆われていると共に；
該量子細線に連接または近接する位置であって、上記上部クラッド層内またはその上には、局在化したフォトキャリア蓄積部を構成する量子ドットが設けられ；
上記フォトキャリア蓄積部に蓄積されたフォトキャリアを上記ソース、ドレイン間の上記量子細線を介し電流増幅機能をもって検出すること；
を特徴とする光検出素子。
請求項１または２記載の光検出素子であって；
上記感光領域が、上記クラッド層に加え、上記量子細線の両側にあって該量子細線に連接し、上記Ｖ溝斜面に沿って設けられた量子井戸層及び上記量子細線を含むこと；
を特徴とする光検出素子。
請求項１または２記載の光検出素子であって；
上記ソース−ドレイン間のチャネルの一部分をのみ、上記量子細線で構成し；
該量子細線の一端と上記ソース電極の間、及び他端と上記ドレイン電極の間は、該量子細線の各端部から徐々に拡幅してそれぞれ対応する電極に至る量子井戸層で構成されていること；
を特徴とする光検出素子。
請求項１から４までのどれか一つに記載の光検出素子であって；
上記量子細線は、上記Ｖ溝の谷底に形成された量子細線に代えて、またはこれと共に用いられるリッジ量子細線であること；
を特徴とする光検出素子。