JP2001230443A

JP2001230443A - 光半導体装置

Info

Publication number: JP2001230443A
Application number: JP2000037698A
Authority: JP
Inventors: Hiroshi Nakao; 宏中尾
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-02-16
Filing date: 2000-02-16
Publication date: 2001-08-24

Abstract

(57)【要約】【課題】環境に悪影響を与える材料を用いることな
く、しかも自然界に豊富に存在する材料を用いて、遠赤
外領域の波長の長い光を受光しうる光半導体装置を提供
する。【解決手段】半導体基板１０上に形成された第１の絶
縁膜１２と、第１の絶縁膜上に形成されたβ−ＦｅＳｉ
₂より成るフローティングゲート１４と、フローティン
グゲート上に形成された第２の絶縁膜１６と、第２の絶
縁膜上に形成されたゲート電極１８と、ゲート電極の両
側の半導体基板に形成されたソース／ドレイン２４とを
有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光半導体装置に係
り、特に遠赤外領域の光半導体装置に関する。

【０００２】

【従来の技術】現在、受光素子や発光素子の半導体材料
としては、ＩｎＡｓやＧａＰ等の化合物半導体が用いら
れている。

【０００３】しかし、化合物半導体は、Ａｓ、Ｐ等の毒
性が高い物質を含んでいる場合が多く、環境に悪影響を
及ぼすことが懸念される。また、ＡｓやＩｎ等は、自然
界における埋蔵量がＳｉ等に比べて少ないため、将来に
わたって安定的な供給ができるか否か不明である。

【０００４】そこで、環境に悪影響を与えることもな
く、資源も豊富な材料であるＳｉ系の材料を光半導体装
置に適用することが注目されている。

【０００５】Ｓｉ系の材料を用いた受光素子としては、
ＰＩＮダイオードが知られている。ＰＩＮダイオード
は、ＡｓやＰ等の毒性の高い材料を用いておらず、また
自然界に豊富に存在する材料を用いて構成されているた
め、化合物半導体のような問題は生じない。

【０００６】しかし、ＰＩＮダイオードの発光波長は、
長くても１．１μｍ程度であり、光通信に広く用いられ
ている１．５５μｍ帯の受光素子の主流はＩｎＡｓ等の
化合物半導体であった。

【０００７】

【発明が解決しようとする課題】ところで、近時では、
禁制帯幅が０．８ｅＶの直接遷移型半導体であり、発光
波長が１．５５μｍと光通信に用いられる波長に等しい
ことから、β−ＦｅＳｉ ₂という材料が注目されてい
る。β−ＦｅＳｉ₂は、毒性の強いＡｓやＰ等を含んで
おらず、また、自然界に豊富に存在するＦｅとＳｉとに
よって構成されているため、上記の問題を解決する材料
として期待できる。なお、D. Leong, et. al.Nature Vo
l. 387 p.686, 1997では、β−ＦｅＳｉ₂を用いた発光
ダイオードが提案されている。

【０００８】しかしながら、β−ＦｅＳｉ₂を用いた受
光素子については一切提案されていず、β−ＦｅＳｉ₂
を受光素子に適用する技術が待望されていた。

【０００９】更に、β−ＦｅＳｉ₂は主成分がＳｉであ
るため、Ｓｉ系の半導体素子との混載に適していると考
えられ、その点からも有望な材料であると考えられる。

【００１０】本発明の目的は、環境に悪影響を与える材
料を用いることなく、しかも自然界に豊富に存在する材
料を用いて、遠赤外領域の波長の長い光を受光しうる光
半導体装置を提供することにある。

【００１１】

【課題を解決するための手段】上記目的は、半導体基板
上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
形成されたβ−ＦｅＳｉ₂より成るフローティングゲー
トと、前記フローティングゲート上に形成された第２の
絶縁膜と、前記第２の絶縁膜上に形成されたゲート電極
と、前記ゲート電極の両側の前記半導体基板に形成され
たソース／ドレインとを有することを特徴とする光半導
体装置により達成される。これにより、環境に悪影響を
与えることなく、しかも自然界に豊富に存在する材料で
あるβ−ＦｅＳｉ₂を用いて、遠赤外領域の波長の長い
光を受光しうる光半導体装置を提供することができる。

【００１２】また、上記の光半導体装置において、前記
第１の絶縁膜は、前記ゲート電極に電圧を印加しない状
態で電子が前記半導体基板方向にトンネルしうる膜厚で
あり、前記第２の絶縁膜は、前記ゲート電極に電圧を印
加しない状態で正孔が前記ゲート電極方向にトンネルせ
ず、前記ゲート電極に電圧を印加した状態で正孔が前記
ゲート電極方向にトンネルしうる膜厚であることが望ま
しい。

【００１３】また、上記目的は、半導体基板上に形成さ
れた絶縁膜と、前記絶縁膜中に埋め込まれた粒状のβ−
ＦｅＳｉ₂より成るフローティングゲートと、前記絶縁
膜上に形成されたゲート電極と、前記ゲート電極の両側
の前記半導体基板に形成されたソース／ドレインとを有
することを特徴とする光半導体装置により達成される。
これにより、環境に悪影響を与えることなく、しかも自
然界に豊富に存在する材料であるβ−ＦｅＳｉ₂を用い
て、遠赤外領域の波長の長い光を受光しうる光半導体装
置を提供することができる。

【００１４】また、上記の光半導体装置において、前記
粒状のβ−ＦｅＳｉ₂より成るフローティングゲート
は、前記絶縁膜の膜厚の中心より前記半導体基板側に偏
在しており、前記絶縁膜の前記半導体基板と前記フロー
ティングゲートとの間の厚さは、前記ゲート電極に電圧
を印加しない状態で電子が前記半導体基板方向にトンネ
ルしうる厚さであり、前記絶縁膜の前記ゲート電極と前
記フローティングゲートとの間の厚さは、前記ゲート電
極に電圧を印加しない状態で正孔が前記ゲート電極方向
にトンネルせず、前記ゲート電極に電圧を印加した状態
で正孔が前記ゲート電極方向にトンネルしうる厚さであ
ることが望ましい。

【００１５】

【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による光半導体装置及びその製造方法を図１乃至
図８を用いて説明する。図１は、本実施形態による光半
導体装置を示す断面図である。図２は、本実施形態によ
る光半導体装置のバンド構造を示す概念図である。図３
は、シリコン酸化膜の膜厚を変化させた際のリーク電流
を示すグラフである。図４は、本実施形態による光半導
体装置の動作を示す概念図である。図５は、本実施形態
による光半導体装置の動作を示すタイムチャートであ
る。図６乃至図８は、本実施形態による光半導体装置の
製造方法を示す工程断面図である。

【００１６】（半導体装置）図１に示すように、ｐ^-形
のシリコン基板１０上には、膜厚２ｎｍのシリコン酸化
膜１２が形成されている。シリコン酸化膜１２上には、
膜厚１０ｎｍの多結晶β−ＦｅＳｉ₂より成るフローテ
ィングゲート１４が形成されている。

【００１７】フローティングゲート１４上には、膜厚４
ｎｍのシリコン酸化膜１６が形成されている。シリコン
酸化膜１６上には、膜厚２００ｎｍのＩＴＯ（Indium T
in Oxide）より成るゲート電極１８が形成されている。

【００１８】シリコン酸化膜１２、フローティングゲー
ト１４、シリコン酸化膜１６及びゲート電極１８の側面
には、シリコン酸化膜より成るサイドウォール絶縁膜２
２が形成されている。サイドウォール絶縁膜２２が形成
されたゲート電極１８の両側には、ゲート電極１８に自
己整合でソース／ドレイン拡散層２４が形成されてい
る。こうして本実施形態による光半導体装置が構成され
ている。

【００１９】次に、本実施形態による光半導体装置の原
理を図２を用いて説明する。図中において白い丸は電子
を示しており、黒く塗りつぶされた丸は正孔を示してい
る。

【００２０】本実施形態による光半導体装置は、図２に
示すようなバンド構造を有している。このようなバンド
構造を有する光半導体装置のフローティングゲート１４
に、β−ＦｅＳｉ₂の吸収端である１．５５μｍよりも
短い波長の光を当てると、フローティングゲート１４の
内部では光吸収が生じ、電子正孔対が発生する。

【００２１】フローティングゲート１４において電子正
孔対が発生すると、電子は、Ｓｉの伝導帯よりエネルギ
ー的に高い位置にあるため、シリコン酸化膜１２をトン
ネルして、ポテンシャルのより低いシリコン基板１０側
に抜けていく。

【００２２】一方、正孔は、ポテンシャルのより高いシ
リコン基板側１０には抜けにくいため、ゲート電極１８
側に抜けようとする。しかし、シリコン酸化膜１６の膜
厚は４ｎｍと厚いため、正孔はシリコン酸化膜１６をト
ンネルしにくい。このため、光の入射に応じてフローテ
ィングゲート１４は、正に帯電する。

【００２３】フローティングゲート１４が正に帯電する
と、フローティングゲート１４の下方のチャネルが開
き、これによりソース／ドレイン間に電流が流れる。そ
して、ソース／ドレイン間の電流を検出することによ
り、光半導体装置への光の入射の有無を検出することが
可能となる。

【００２４】図３は、シリコン酸化膜の膜厚を変化させ
た際の、ゲート電圧とリーク電流との関係を示す図であ
る。横軸はゲート電圧を示しており、縦軸はリーク電流
を示している。

【００２５】図３から分かるように、シリコン酸化膜の
膜厚が２．５ｎｍ以下の場合には、トンネル電流が流れ
やすいが、シリコン酸化膜の膜厚が３ｎｍ以上の場合に
は、ゲートに一定の電圧を加えなければリーク電流は流
れない。

【００２６】従って、本実施形態のようにシリコン酸化
膜１２の膜厚を２ｎｍと薄く設定し、シリコン酸化膜１
６の膜厚を４ｎｍと厚く設定すれば、シリコン酸化膜１
２における電子のトンネルを多くすることができる一
方、シリコン酸化膜１６における正孔のトンネルを少な
くすることができる。

【００２７】次に、本実施形態による光半導体装置の動
作を図４を用いて具体的に説明する。なお、図４におい
ては、一部の構成要素が省略されている。

【００２８】図４（ａ）は、光半導体装置に光が入射し
ていない状態を示している。

【００２９】次に、図４（ｂ）に示すようにフローティ
ングゲート１４に光が入射すると、フローティングゲー
ト１４において光吸収が生じ、電子正孔対が発生する。
そして、上述したような原理により、フローティングゲ
ート１４は正に帯電することとなる。

【００３０】フローティングゲート１４が正に帯電する
と、図４（ｃ）に示すように、チャネル２５が開く。そ
して、ソース／ドレイン間に電流が流れることとなる。

【００３１】更に、図４（ｄ）に示すようにゲート電極
１８に負の電圧を加えると、フローティングゲート１４
に蓄積されていた正孔がゲート電極１８側に掃き出さ
れ、チャネル２５が閉じる。そして、ソース／ドレイン
間には、電流が流れなくなる。即ち、ゲート電極１８に
負の電圧を加えることにより、初期状態に設定すること
ができる。

【００３２】次に、本実施形態による光半導体装置の動
作のタイムチャートを図５を用いて説明する。図５にお
いて、Ｌ_inは光の入射状態を示しており、Ｖ_gateはゲー
ト電極に加える負のパルス信号を示しており、Ｉ_SDはソ
ース／ドレイン間に流れる電流を示している。

【００３３】図５に示すように、光半導体装置に光が入
射した際、Ｖ_gateが０Ｖになっていると、Ｔ_onだけ遅れ
てソース／ドレイン間に電流Ｉ_SDが流れる。なお、Ｔ_on
は、電子正孔対が発生してから電子がシリコン酸化膜１
２をトンネルしてシリコン基板１０側に抜けるまでのタ
イムラグによるものである。

【００３４】一方、光が入射していないときに、Ｖ_gate
が負になると、Ｔ_offだけ遅れてソース／ドレイン間に
電流が流れなくなる。即ち、Ｖ_gateは、フローティング
ゲート１４の帯電状態を初期状態に戻す役割を果たす。
なお、Ｔ_offは、フローティングゲート１４に帯電した
正孔がシリコン酸化膜１６をトンネルしてゲート電極１
８側に抜けるまでのタイムラグによるものである。ま
た、Ｔ_offがＴ_onより長いのは、シリコン酸化膜１６の
厚さがシリコン酸化膜１２の厚さより厚いこと、及び正
孔の移動度が電子の移動度より遅いことによるものであ
る。

【００３５】このように、本実施形態による光半導体装
置では、ゲート電極１８に負のパルスを適宜印加するこ
とによりフローティングゲート１４の耐電状態を初期状
態に設定することができる。

【００３６】そして、更に光半導体装置に光が入射する
と、上記と同様に動作する。

【００３７】こうして本実施形態によれば、遠赤外領域
の光の入射の有無を随時検出することができる。

【００３８】（光半導体装置の製造方法）次に、本実施
形態による光半導体装置の製造方法を図６乃至図８を用
いて説明する。

【００３９】まず、図６（ａ）に示すｐ^-形のシリコン
基板１０上に、ドライ酸化法により、膜厚２ｎｍのシリ
コン酸化膜１２を形成する（図６（ｂ）参照）。

【００４０】次に、全面に、スパッタ法により、総膜厚
が１０ｎｍになるように、ＳｉとＦｅとを元素比２：１
で堆積する。この後、真空中で、７００℃、１時間のア
ニールを行うことにより、多結晶のβ−ＦｅＳｉ₂膜１
４を形成する（図６（ｃ）参照）。

【００４１】次に、全面に、熱ＣＶＤ（Chemical Vapor
Deposition、化学気相堆積）法により、膜厚４ｎｍの
シリコン酸化膜１６を形成する（図６（ｄ）参照）。

【００４２】次に、全面に、スパッタ法により、膜厚２
００ｎｍのＩＴＯ（Indium Tin Oxide）膜１８を形成す
る。

【００４３】次に、フォトリソグラフィ技術を用いて、
ＩＴＯ膜１８、シリコン酸化膜１６、及びβ−ＦｅＳｉ
₂膜１４をパターニングする。こうしてＩＴＯ膜より成
るゲート電極１８、β−ＦｅＳｉ₂膜より成るフローテ
ィングゲート１４が形成される（図７（ａ）参照）。

【００４４】次に、全面に、熱ＣＶＤ法により、膜厚１
００ｎｍのシリコン酸化膜２０を形成する（図７（ｂ）
参照）。

【００４５】次に、シリコン酸化膜２０を異方性エッチ
ングすることにより、ゲート電極１８、フローティング
ゲート１４の側面に、シリコン酸化膜２０より成るサイ
ドウォール絶縁膜２２を形成する（図７（ｃ）参照）。

【００４６】次に、サイドウォール絶縁膜２２が形成さ
れたゲート電極１８に自己整合で、シリコン基板１０に
Ｐイオンを導入する（図８（ａ）参照）。

【００４７】この後、ＲＴＡ（Rapid Thermal Aneal)を
行うことにより、ソース／ドレイン拡散層２４を形成す
る（図８（ｂ）参照）。

【００４８】こうして、本実施形態による光半導体装置
が製造される。

【００４９】このように本実施形態によれば、β−Ｆｅ
Ｓｉ₂より成るフローティングゲートの下側に薄いシリ
コン酸化膜を形成し、フローティングゲートの上側に厚
いシリコン酸化膜を形成したので、遠赤外領域の光の入
射に応じてフローティングゲートを正に帯電することが
でき、これによりチャネルを開閉することができる。従
って、チャネルの開閉に応じてソース／ドレイン間を流
れる電流を検出すれば、遠赤外領域の光の入射の有無を
検出することができる。

【００５０】しかも、本実施形態による光半導体装置
は、ＦＥＴ構造になっているので、増幅作用を得ること
ができ、また低電圧で動作することもできる。

【００５１】また、本実施形態によれば、フローティン
グゲートの材料としてβ−ＦｅＳｉ ₂を用いているの
で、Ｓｉ系の半導体素子との混載を実現することもでき
る。

【００５２】［第２実施形態］本発明の第２実施形態に
よる光半導体装置及びその製造方法を図９乃至図１２を
用いて説明する。図９は、本実施形態による光半導体装
置を示す断面図である。図１０乃至図１２は、本実施形
態による光半導体装置の製造方法を示す工程断面図であ
る。図１乃至図８に示す第１実施形態による光半導体装
置及びその製造方法と同一の構成要素には、同一の符号
を付して説明を省略または簡潔にする。

【００５３】（光半導体装置）まず、本実施形態による
光半導体装置を図９を用いて説明する。

【００５４】本実施形態による光半導体装置は、第１実
施形態によるフローティングゲート１４の代わりに、β
−ＦｅＳｉ₂の結晶粒によりフローティングゲートが構
成されていることに主な特徴がある。

【００５５】図９に示すように、ｐ^-形のシリコン基板
１０上には、膜厚６ｎｍのシリコン酸化膜２６が形成さ
れている。

【００５６】シリコン酸化膜２６には、β−ＦｅＳｉ₂
より成る結晶粒３０が、シリコン基板１０表面から約２
ｎｍ離間した位置を中心として厚さ１ｎｍ程度の領域に
埋め込まれている。

【００５７】シリコン酸化膜２６上には、不純物が導入
された膜厚２００ｎｍのポリシリコン膜３２が形成され
ている。ポリシリコン膜３２上には、ＩＴＯより成るゲ
ート電極３４が形成されている。

【００５８】（光半導体装置の製造方法）次に、本実施
形態による光半導体装置の製造方法を図１０乃至図１２
を用いて説明する。

【００５９】まず、図１０（ａ）に示すｐ^-形のシリコ
ン基板１０の表面に、ドライ酸化法により、膜厚６ｎｍ
のシリコン酸化膜２６を形成する（図１０（ｂ）参
照）。

【００６０】次に、イオン注入法により、シリコン酸化
膜２６にＳｉ及びＦｅを導入する。Ｓｉ及びＦｅの平均
飛程は、シリコン酸化膜２６の表面から例えば４ｎｍに
なるようにし、飛程の広がりは例えば１ｎｍとする。ま
た、Ｓｉの導入量は例えば４×１０¹⁵個／ｃｍ²とし、
Ｆｅの導入量は例えば２×１０¹⁵個／ｃｍ²とする。イ
オン注入を行う際のエネルギーは、例えば、６ｋｅＶと
する。こうして、ＳｉとＦｅとを含む不純物層２８が形
成される（図１０（ｃ）参照）。

【００６１】次に、窒素雰囲気中で、９００℃、１時間
のアニールを行う。これにより、Ｓｉ及びＦｅを凝集さ
せ、β−ＦｅＳｉ₂よりなる微結晶３０を生成する（図
１０（ｄ）参照）。

【００６２】次に、熱ＣＶＤ法により、不純物が導入さ
れた膜厚２００ｎｍのポリシリコン膜３２を形成する
（図１１（ａ）参照）。

【００６３】次に、スパッタ法により、膜厚２０ｎｍの
ＩＴＯ膜３４を形成する（図１１（ｂ）参照）。

【００６４】この後の図１１（ｃ）乃至図１２（ｂ）に
示す光半導体装置の製造方法は、図７（ａ）乃至図８
（ｂ）に示す第１実施形態による光半導体装置の製造方
法と同様であるので、説明を省略する。

【００６５】こうして、本実施形態による光半導体装置
が製造される。

【００６６】このように、本実施形態によれば、β−Ｆ
ｅＳｉ₂の結晶粒を用いてフローティングゲートを構成
した場合であっても、第１実施形態と同様に遠赤外領域
の光を検出する光半導体装置を提供することができる。

【００６７】［第３実施形態］本発明の第３実施形態に
よる光半導体装置を図１３を用いて説明する。図１３
は、本実施形態による光半導体装置を示す断面図であ
る。図１４乃至図１７は、本実施形態による光半導体装
置の製造方法を示す工程断面図である。図１乃至図１３
に示す第１又は第２実施形態による光半導体装置と同一
の構成要素には、同一の符号を付して説明を省略または
簡潔にする。

【００６８】図１３に示すように、ｐ^-形のシリコン基
板１０にはｎ形のウェル４０が形成されている。ｎ形の
ウェル４０内にはｐ形の半導体領域４６が形成されてい
る。ｎ形のウェル４０とｐ形の半導体領域４６とにより
構成されるｐｎ接合部には、β−ＦｅＳｉ₂より成る微
結晶５０が形成されている。こうして、波長約１．５５
μｍの遠赤外領域で発光する発光素子５１が構成されて
いる。

【００６９】一方、ｐ^-形のシリコン基板１０上には、
膜厚６ｎｍのシリコン酸化膜５２が形成されている。シ
リコン酸化膜５２には、β−ＦｅＳｉ₂より成る微結晶
６８が埋め込まれている。β−ＦｅＳｉ₂より成る微結
晶６８は、第２実施形態による光半導体装置と同様に、
シリコン酸化膜５２の膜厚の中心よりシリコン基板１０
側に偏在するように埋め込まれている。

【００７０】シリコン酸化膜５２上には、ＩＴＯより成
るゲート電極６２が形成されている。ゲート電極６２の
両側のシリコン基板１０には、ゲート電極６２に自己整
合でソース／ドレイン拡散層６６が形成されている。こ
うして、波長約１．５５μｍの遠赤外領域の光を受光す
る受光素子６９が構成されている。

【００７１】発光素子５１と受光素子６９とが形成され
たシリコン基板１０上の全面には、膜厚１０μｍのシリ
コン酸化膜７０が形成されている。シリコン酸化膜１０
には、シリコン酸化膜１０と屈折率が異なるＧｄ（Gado
linium、ガドリニウム）より成るライトパイプ７２が形
成されている。

【００７２】こうして本実施形態による光半導体装置が
構成されている。

【００７３】（光半導体装置の製造方法）次に、本実施
形態による光半導体装置の製造方法を図１４乃至図１７
を用いて説明する。

【００７４】まず、ｐ^-形のシリコン基板１０上に、シ
リコン基板１０に達する開口部３６が形成されたフォト
レジストマスク３８を形成する（図１４（ａ）参照）。

【００７５】次に、フォトレジストマスク３８をマスク
として、シリコン基板１０にＡｓイオンを注入し、これ
によりｎ形ウェル４０を形成する。Ａｓイオンを注入す
る際のエネルギーは例えば３０ｋｅＶとし、イオン注入
量は例えば３×１０¹⁵個／ｃｍ²とする（図１４（ｂ）
参照）。

【００７６】次に、シリコン基板１０上に、ｎ形のウェ
ル４０に達する開口部４２が形成されたフォトレジスト
マスク４４を形成する。次に、フォトレジストマスク４
４をマスクとして、シリコン基板１０にＢイオンを注入
し、これによりｐ形の半導体領域４６を形成する。Ｂイ
オンを注入する際のエネルギーは例えば２０ｋｅＶと
し、イオン注入量は例えば３×１０¹⁵個／ｃｍ²とす
る。こうして、ｎ形のウェル４０とｐ形の半導体層４６
とによりｐｎ接合が構成される（図１４（ｃ）参照）。

【００７７】次に、フォトレジストマスク４４をマスク
として、シリコン基板１０にＦｅイオンを注入し、これ
により不純物層４８を形成する。Ｆｅイオンを注入する
際のエネルギーは例えば２０ｋｅＶとし、イオン注入量
は例えば５×１０¹⁵個／ｃｍ ²とする。なお、イオン注
入のエネルギーは、ｐｎ接合部に不純物層４８が形成さ
れるように適宜設定する（図１４（ｄ）参照）。

【００７８】次に、９００℃、１時間の熱処理を行う。
これにより、ｐｎ接合を活性化するとともに、β−Ｆｅ
Ｓｉ₂より成る微結晶５０を形成する。

【００７９】次に、全面に、ドライ酸化を行うことによ
り、膜厚６ｎｍのシリコン酸化膜５２を形成する（図１
５（ａ）参照）。

【００８０】次に、シリコン酸化膜５２上に、シリコン
酸化膜５２に達する開口部５４が形成されたフォトレジ
ストマスク５６を形成する（図１５（ｂ）参照）。

【００８１】次に、フォトレジストマスク５６をマスク
として、Ｆｅイオン及びＳｉイオンを注入し、これによ
りシリコン酸化膜５２中にＦｅ及びＳｉを含む不純物層
５８を形成する。Ｓｉ及びＦｅの平均飛程は、シリコン
酸化膜５２の表面から例えば４ｎｍになるようにし、飛
程の広がりは例えば１ｎｍとする。この場合、イオン注
入のエネルギーは例えば８ｋｅＶとし、Ｆｅイオンの注
入量は例えば２×１０ ¹⁵個／ｃｍ²、Ｓｉイオンの注入
量は例えば４×１０¹⁵個／ｃｍ²とすればよい（図１５
（ｃ）参照）。

【００８２】次に、全面に、膜厚５００ｎｍのＩＴＯ膜
６０を蒸着し（図１５（ｄ）参照）、リフトオフ法によ
り、ＩＴＯより成るゲート電極６２を形成する（図１６
（ａ）参照）。

【００８３】次に、フォトリソグラフィ技術を用いて、
フォトレジストマスク６４を形成する（図１６（ｂ）参
照）。

【００８４】次に、フォトレジストマスク６４をマスク
とし、ゲート電極６２に自己整合でＡｓイオンを導入
し、これによりソース／ドレイン拡散層６６を形成する
（図１６（ｃ）参照）。イオン注入のエネルギーは例え
ば２０ｋｅＶとし、イオン注入量は例えば２×１０¹⁵個
／ｃｍ²とする。

【００８５】次に、９００℃、１時間のアニールを行
い、これにより、β−ＦｅＳｉ₂の微結晶６８を形成す
るとともに、ソース／ドレイン拡散層６６を活性化す
る。こうして、β−ＦｅＳｉ₂の微結晶６８によりフロ
ーティングゲートが構成される（図１６（ｄ）参照）。

【００８６】次に、プラズマＣＶＤ法により、膜厚１０
μｍのシリコン酸化膜７０を形成する（図１７（ａ）参
照）。

【００８７】次に、ＦＩＢ（Focused Ion Beam、集束イ
オンビーム）法により、シリコン酸化膜７０中にＧｄイ
オンを注入し、これにより発光素子５１と受光素子６９
とを光学的に結合するライトパイプ７２を形成する。図
に示すようなライトパイプ７２は、イオン注入のエネル
ギーを例えば２０〜５０ｋｅＶの範囲で適宜変化させ、
注入されるイオンの飛程を異ならせることにより形成す
ることができる。なお、ライトパイプ７２の材料として
は、Ｇｄに限定されるものではなく、シリコン酸化膜７
０の屈折率を変化させる材料、例えばＥｒ（Erbium、エ
ルビウム）等を適宜用いることができる（図１７（ｂ）
参照）。

【００８８】次に、シリコン酸化膜７０に、コンタクト
ホール（図示せず）や配線（図示せず）等を形成する。
こうして、本実施形態による光半導体装置が製造され
る。

【００８９】このように本実施形態によれば、β−Ｆｅ
Ｓｉ₂系の材料を用いた発光素子と受光素子とが同一基
板上に設けられており、これら発光素子と受光素子とが
ライトパイプにより光学的に結合されているので、一つ
のチップ内に発光素子及び受光素子が形成された光半導
体装置を提供することができる。

【００９０】［第４実施形態］本発明の第４実施形態に
よる光半導体アレイ装置を図１８を用いて説明する。図
１８は、本実施形態による光半導体アレイ装置を示す概
念図である。図１乃至図１７に示す第１乃至第３実施形
態による光半導体装置と同一の構成要素には、同一の符
号を付して説明を省略または簡潔にする。

【００９１】図１８に示すように、本実施形態による光
半導体アレイ装置には、受光素子１００ａ〜１００ｉが
マトリクス状に設けられている。受光素子１００ａ〜１
００ｉとしては、図１に示す第１実施形態による光半導
体装置又は図９に示す第２実施形態による光半導体装置
を用いることができる。

【００９２】受光素子１００ａ〜１００ｉのソース／ド
レインは、それぞれワード線１０２ａ〜１０２ｃ、ビッ
ト線１０４ａ〜１０４ｃに接続されている。受光素子１
００のゲートは、リセット線１０６ａ〜１０６ｃに接続
されている。なお、受光素子１００のソース／ドレイン
は、逆流防止用のダイオード１０８を介してビット線１
０４ａ〜１０４ｃに接続されている。

【００９３】ワード線１０２ａ〜１０２ｃには、選択回
路（図示せず）を介して電源電圧Ｖ _CCが供給されるよう
になっている。ビット線１０４ａ〜１０４ｃには、セン
スアンプ１１０ａ〜１１０ｃが接続されている。

【００９４】次に、本実施形態による光半導体アレイ装
置の動作について図１８を用いて説明する。

【００９５】まず、受光素子１００ｆ、１００ｇ、１０
０ｉに光が入射したとする。光が入射すると、これら受
光素子１００ｆ、１００ｇ、１００ｉは、チャネルが開
いた状態となる。

【００９６】この後、ワード線１０２ａ〜１０２ｃを順
次選択していく。そして、例えば、ワード線１０２ｂが
選択されると、受光素子１００ｆのチャネルが開いてい
るため、受光素子１００ｆのソース／ドレイン間が導通
する。

【００９７】受光素子１００ｆのソース／ドレイン間が
導通すると、ビット線１０４ｃを介してセンスアンプ１
１０ｃに電圧が入力されるため、センスアンプ１１０ｃ
は、入力電圧に応じた信号を出力する。

【００９８】こうして、ワード線１０２ａ〜１０２ｃを
順次選択することにより、受光素子１００ａ〜１００ｉ
に光が入射したか否かを検出することができる。

【００９９】なお、リセット線１０６ａ〜１０６ｃを介
して受光素子１００ａ〜１００ｉのゲートに負の電圧を
印加すれば、初期状態に戻すことができ、上記と同様に
して順次光の入射の有無を検出することができる。

【０１００】また、図１８では、逆流防止用のダイオー
ド１０８が設けられているが、受光素子１００ａ〜１０
０ｉのオン抵抗が大きく、またＳ／Ｎ比が低くてもよい
場合には、かかる逆流防止用ダイオード１０８を設けな
くてもよい。

【０１０１】このように本実施形態によれば、受光素子
の材料にβ−ＦｅＳｉ₂を用いて、遠赤外領域の光を受
光し得る光半導体アレイ装置を提供することができる。

【０１０２】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。

【０１０３】例えば、上記実施形態では、スパッタ法に
よりβ−ＦｅＳｉ₂膜を形成したが、スパッタ法のみな
らず、ＣＶＤ法等によりβ−ＦｅＳｉ₂膜を形成しても
よい。ＣＶＤ法によりβ−ＦｅＳｉ₂膜を形成する場合
には、Ｆｅの原料ガスとして、例えばＦｅ（ＣＯ）₄ガ
ス等を用いることができる。

【０１０４】また、第１及び第２実施形態では、受光素
子に適用する場合を例に説明したが、通常の受光素子の
みならず、光スイッチ、光メモリ等に適用することも可
能である。

【０１０５】

【発明の効果】以上の通り、本発明によれば、環境に悪
影響を与えることなく、しかも自然界に豊富に存在する
材料であるβ−ＦｅＳｉ₂を用いて、遠赤外領域の波長
の長い光を受光しうる光半導体装置を提供することがで
きる。

【０１０６】また、本発明によれば、β−ＦｅＳｉ₂よ
り成るフローティングゲートの下側に薄いシリコン酸化
膜を形成し、フローティングゲートの上側に厚いシリコ
ン酸化膜を形成したので、遠赤外領域の光の入射に応じ
てフローティングゲートを正に帯電することができ、こ
れによりチャネルを開閉することができる。従って、チ
ャネルの開閉に応じてソース／ドレイン間を流れる電流
を検出すれば、遠赤外領域の光の入射の有無を検出する
ことができる。

【０１０７】また、本発明によれば、フローティングゲ
ートの材料としてβ−ＦｅＳｉ₂を用いているので、Ｓ
ｉ系の半導体素子との混載を実現することもできる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による光半導体装置を示
す断面図である。

【図２】本発明の第１実施形態による光半導体装置のバ
ンド構造を示す概念図である。

【図３】シリコン酸化膜の膜厚を変化させた際のゲート
リーク電流を示すグラフである。

【図４】本発明の第１実施形態による光半導体装置の動
作を示す概念図である。

【図５】本発明の第１実施形態による光半導体装置の動
作を示すタイムチャートである。

【図６】本発明の第１実施形態による光半導体装置の製
造方法を示す工程断面図（その１）である。

【図７】本発明の第１実施形態による光半導体装置の製
造方法を示す工程断面図（その２）である。

【図８】本発明の第１実施形態による光半導体装置の製
造方法を示す工程断面図（その３）である。

【図９】本発明の第２実施形態による光半導体装置を示
す断面図である。

【図１０】本発明の第２実施形態による光半導体装置の
製造方法を示す工程断面図（その１）である。

【図１１】本発明の第２実施形態による光半導体装置の
製造方法を示す工程断面図（その２）である。

【図１２】本発明の第２実施形態による光半導体装置の
製造方法を示す工程断面図（その３）である。

【図１３】本発明の第３実施形態による光半導体装置を
示す断面図である。

【図１４】本発明の第３実施形態による光半導体装置の
製造方法を示す工程断面図（その１）である。

【図１５】本発明の第３実施形態による光半導体装置の
製造方法を示す工程断面図（その２）である。

【図１６】本発明の第３実施形態による光半導体装置の
製造方法を示す工程断面図（その３）である。

【図１７】本発明の第３実施形態による光半導体装置の
製造方法を示す工程断面図（その４）である。

【図１８】本発明の第４実施形態による光半導体アレイ
装置を示す概念図である。

【符号の説明】

１０…シリコン基板１２…シリコン酸化膜１４…フローティングゲート１６…シリコン酸化膜１８…ゲート電極２０…シリコン酸化膜２２…サイドウォール絶縁膜２４…ソース／ドレイン拡散層２５…チャネル２６…シリコン酸化膜２８…不純物層３０…結晶粒３２…ポリシリコン膜３４…ゲート電極３６…開口部３８…フォトレジストマスク４０…ウェル４２…開口部４４…フォトレジストマスク４６…半導体領域４８…不純物層５０…微結晶５１…発光素子５２…シリコン酸化膜５４…開口部５６…フォトレジストマスク５８…不純物層６０…ＩＴＯ膜６２…ゲート電極６４…フォトレジストマスク６６…ソース／ドレイン拡散層６８…微結晶６９…受光素子７０…シリコン酸化膜７２…ライトパイプ１００ａ〜１００ｉ…受光素子１０２ａ〜１０２ｃ…ワード線１０４ａ〜１０４ｃ…ビット線１０６ａ〜１０６ｃ…リセット線１０８…ダイオード１１０ａ〜１１０ｃ…センスアンプ

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された第１の絶縁膜
と、前記第１の絶縁膜上に形成されたβ−ＦｅＳｉ₂より成
るフローティングゲートと、前記フローティングゲート上に形成された第２の絶縁膜
と、前記第２の絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成されたソ
ース／ドレインとを有することを特徴とする光半導体装
置。
【請求項２】請求項１記載の光半導体装置において、前記第１の絶縁膜は、前記ゲート電極に電圧を印加しな
い状態で電子が前記半導体基板方向にトンネルしうる膜
厚であり、前記第２の絶縁膜は、前記ゲート電極に電圧を印加しな
い状態で正孔が前記ゲート電極方向にトンネルせず、前
記ゲート電極に電圧を印加した状態で正孔が前記ゲート
電極方向にトンネルしうる膜厚であることを特徴とする
光半導体装置。
【請求項３】半導体基板上に形成された絶縁膜と、前記絶縁膜中に埋め込まれた粒状のβ−ＦｅＳｉ₂より
成るフローティングゲートと、前記絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成されたソ
ース／ドレインとを有することを特徴とする光半導体装
置。
【請求項４】請求項３記載の光半導体装置において、前記粒状のβ−ＦｅＳｉ₂より成るフローティングゲー
トは、前記絶縁膜の膜厚の中心より前記半導体基板側に
偏在しており、前記絶縁膜の前記半導体基板と前記フローティングゲー
トとの間の厚さは、前記ゲート電極に電圧を印加しない
状態で電子が前記半導体基板方向にトンネルしうる厚さ
であり、前記絶縁膜の前記ゲート電極と前記フローティングゲー
トとの間の厚さは、前記ゲート電極に電圧を印加しない
状態で正孔が前記ゲート電極方向にトンネルせず、前記
ゲート電極に電圧を印加した状態で正孔が前記ゲート電
極方向にトンネルしうる厚さであることを特徴とする光
半導体装置。