KR20090043737A

KR20090043737A - 씨모스 이미지 센서의 단위 픽셀

Info

Publication number: KR20090043737A
Application number: KR1020070109461A
Authority: KR
Inventors: 김훈; 박광수; 정민재; 김상진
Original assignee: 플래닛팔이 주식회사
Priority date: 2007-10-30
Filing date: 2007-10-30
Publication date: 2009-05-07

Abstract

본 발명에 따른 씨모스 이미지 센서는 수광부 CMOS를 리셋시키는, 보다 구체적으로 외부의 제어신호에 의하여 상기 수광부 CMOS의 입출력단의 전위를 동일하게 만드는 리셋부를 추가함으로써, 내부의 기생 커패시턴스에 축적되는 전하량을 동일하게 할 수 있으며, 이를 통하여 노이즈의 발생이 억제된다.

이미지 센서, CMOS, NMOS, PMOS, 피사체, 단위 픽셀

Description

씨모스 이미지 센서의 단위 픽셀{Unit pixel of CMOS image sensor}

본 발명은 씨모스 이미지 센서의 단위 픽셀에 관한 것으로서, 보다 상세하게 설명하면 지속적인 광전변환으로 인하여 내부 기생 커패시턴스에 전하가 축적됨으로써 발생되는 노이즈 등의 악영향을 방지할 수 있는 씨모스 이미지 센서의 단위 픽셀에 관한 것이다.

이미지 센서는 빛 에너지에 반응하는 반도체 장치의 성질을 이용하여, 이미지를 순간적으로 포착(capture)해 내는 장치이다. 자연계에 존재하는 각 피사체에서 발생되는 빛은 파장 등에서 고유의 값을 가진다. 이미지 센서의 픽셀은 각 피사체에서 발생하는 빛을 감지하여, 전기적인 값으로 변환한다.

즉, 이미지 센서의 픽셀은 피사체에서 발생되는 빛 에너지 크기 등에 대응하여, 빛의 파장에 대응하는 전기적인 값을 발생한다.

이 중 전하결합소자(CCD; Charge Coupled Device)는 개개의 모스(MOS) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서는 CMOS 집적회로 제조기술을 이용하여 픽셀 어레이를 구성하고 이를 차례차례 출력(Output) 검출하는 스위칭 방식을 채용하는 소자이다. 씨모스 이미지 센서는 저전력 소비라는 큰 장점을 가지고 있기 때문에 휴대폰 등 개인 휴대용 시스템에 매우 유용하다.

도 1a는 종래의 3-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면으로 주변 구성요소의 회로를 포함하는 포토 다이오드(Photo-Diode)의 단면을 나타내는 도면이고, 도 1b는 도 1a의 종래의 3-트랜지스터 씨모스 액티브 픽셀의 등가회로도이다.

도 1a 및 도 1b를 참조하면, 종래의 3-트랜지스터 씨모스 액티브 픽셀에서는 포토 다이오드의 한쪽 접합을 구성하는 N+형의 불순물층(11)과 N+형 부유 확산층(13)이 서로 접촉된다. 그러므로 포토 다이오드의 커패시턴스 성분은 실질적으로 N+형의 불순물층(11)과 N+형의 부유 확산층(13)에 의하여 생성되는 커패시터 성분의 합으로 된다.

따라서 종래의 3-트랜지스터 씨모스 액티브 픽셀을 적용하는 이미지 센서는 감도가 떨어지는 단점이 있다. 이와 같은 3-트랜지스터 씨모스 액티브 픽셀의 단점을 보완하기 위한 것이 4-트랜지스터 씨모스 액티브 픽셀이다.

도 2a는 종래의 4-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면으로 주변 구성 요소의 회로를 포함하는 포토 다이오드의 단면을 나타내는 도면이고, 도 2b는 도 2a의 종래의 4-트랜지스터 씨모스 액티브 픽셀의 등가회로도이다.

도 2a 및 도 2b를 참조하면, 종래의 4-트랜지스터 씨모스 액티브 픽셀에는 3-트랜지스터 씨모스 액티브 픽셀에서 발생하는 노이즈를 제거하기 위하여 전송제어신호(Tx)에 의하여 제어되는 전송 트랜지스터(25)가 사용된다. 포토 다이오드의 한쪽 접합을 구성하는 N+형 불순물층(21)과 N+형 부유 확산층(23)이 서로 격리된다.

따라서, 종래의 4-트랜지스터 씨모스 액티브 픽셀에서는 이미지 센서의 감도도 증가하고, 이미지 질도 향상될 수 있다. 그러나, 4-트랜지스터 씨모스 액티브 픽셀에서는 전송 트랜지스터가 추가됨으로 인하여 수광 면적이 작아지는 단점이 있다.

도 3a는 도 1a 및 도 2a에 나타낸 단위 픽셀의 조합으로 이루어진 픽셀부와 연결되는 회로도이다. 픽셀부(30)란 단위 픽셀들이 이루는 하나의 컬럼(column)을 의미한다. 픽셀부(30)는 컬럼의 수만큼 구비되는 것이고, 각 픽셀부(30)에 구비되는 단위 픽셀의 수는 로우(row)의 수만큼 구비되는 것이다.

일반적으로 '640×480 VGA', '1024×768 XGA, 1280×1024 SXGA'라 함은 각각 '640개의 컬럼×480개의 로우', '1024개의 컬럼×768개의 로우', '1280개의 컬럼×1024개의 로우'로 이루어지는 이미지 해상도를 의미하는 것이다. 실제 공정에서는 각 컬럼 및 로우의 갯수가 이보다 다소 많이 구비된다. 도 3b는 도 1a 및 도 2a에 나타낸 단위 픽셀에 인가되는 신호를 나타낸 것이다.

도 3a 및 도 3b에 도시된 회로 및 신호상의 처리 과정을 보면 다음과 같다. 다수의 단위 픽셀로 이루어지는 로우에 셀렉트 신호가 인가되면, 다수의 단위 픽셀 에서 로우인에이블(R_en, row enable) 구간 동안 포착(capture)된 이미지 데이터 신호가 컬럼의 공통 접점(31)으로부터 CDS(Correlated Double Sampling)(36)로 인가된다. 이미지 데이터 신호에는 밝은 빛의 데이터 신호인 고조도 신호로부터 어두운 빛의 데이터 신호인 저조도 신호에 이르기까지 주위 환경에 따른 다양한 레벨의 조도에 해당하는 데이터 신호가 포함된다.

다양한 레벨의 조도에 따른 데이터 신호는 각 레벨에 따라 CDS(36)를 포함한 회로에 인가된 기준 전압을 강하시킨다. 즉, 저조도 데이터 신호는 기준 전압을 상대적으로 적게 강하시키는 반면, 고조도 데이터 신호는 기준 전압을 상대적으로 많이 강하시킨다.

도 3c는 각 조도 레벨에 따른 데이터 신호의 전압 강하 현상을 나타낸 것이다. 도 3c에서는 설명의 편의상 세 가지 레벨을 도시하였지만 실제는 이보다 다양한 레벨의 데이터 신호가 존재할 수 있다.

도 3c의 'A' 구간 및 'C' 구간에서는 신호 전압의 변동이 없는 안정화(stable) 구간이며 'B' 구간은 신호 전압의 강하가 발생하는 구간이다. 우선 로우인에이블 신호(R_en)가 디스에이블되는 동안 CDS(36)의 스위치b(32b)에 리셋 샘플링 구동신호(SR)가 리셋 샘플링 구간(A)동안 인가되어 리셋 전압을 커패시터b(33b)에 저장한다.

이후, 도 3b의 신호 중 로우인에이블(R_en) 신호가 로우의 각 단위 픽셀에 인가되어 이미지 데이터 신호가 컬럼의 공통 접점(31)에 인가되면, CDS(36)의 스위치a(32a)가 외부에서 인가되는 데이터 샘플링 구동신호에 의해 'C' 구간 동안 데이 터 샘플링(SD, data sampling)을 진행하여 커패시터a(33a)에 그 값을 저장하고 버퍼a(34a)를 거쳐 MUX(multiplexer)(35)로 데이터 신호 전압을 인가한다.

데이터 샘플링(SD)의 완료 후, 리셋(RST) 신호가 인가되고, 로우인에이블이 종료되면, 다음의 영상처리데이터를 처리하기 위한 CDS(36)의 스위치b(32b)가 외부에서 인가되는 리셋 샘플링 구동신호에 의해 'A' 구간 동안 리셋 샘플링(SR, reset sampling)을 진행하여 커패시터b(33b)에 리셋 전압을 저장하고 버퍼b(34b)를 거쳐 MUX(35)로 신호를 인가한다.

이러한 일련의 신호(R_en, SD, RST, SR)가 한 주기동안 진행되면 단위 픽셀에 저장된 이미지 데이터를 획득하게 되고, 차등증폭기(SHA, Sample and Hold Amplifier)(37), PGA(Programmable Gain Amplifier)(38) 및 ADC(Analog-Digital Converter)(39) 등을 통해 이미지 데이터를 출력하게 된다.

결과적으로, 종래의 3-트랜지스터 씨모스 액티브 픽셀은 감도가 낮은 단점을 가지며, 종래의 4-트랜지스터 씨모스 액티브 픽셀은 수광 면적이 작은 문제점을 가진다.

이를 해소하기 위한 방안을 이하에서 기술하며, 아울러 각 MOS간의 기생 커패시턴스에 전하가 축적됨으로써 발생되는 문제의 해소 방안을 제시하도록 한다.

본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 피치 사이즈(pitch size)를 줄여 이미지 센서의 면적을 줄이는 것을 목적으로 한다.

아울러, 씨모스 이미지 센서의 단위 픽셀 내에 형성되는 기생 커패시턴스에 전하가 축적됨으로써 발생되는 악영향을 해소하고자 한다.

상기한 목적을 달성하기 위하여 본 발명은 빛을 수광하여 전기적 신호를 생성하는 수광부 CMOS; 상기 수광부 CMOS로부터 받은 신호를 출력하는 출력부 CMOS; 상기 수광부 CMOS의 입출력단에 병렬로 연결되어 상기 수광부 CMOS를 리셋(reset)시키는 리셋부를 포함하여 이루어지는 씨모스 이미지 센서의 단위 픽셀을 제시한다.

여기서, 상기 리셋부는 CMOS인 것이 바람직하다.

구체적으로, 상기 수광부 CMOS는 하나의 PMOS로 형성되고, 상기 출력부 CMOS 및 리셋부 각각은 하나의 NMOS로 형성되는 것이 바람직하며, 이때 상기 리셋부는 소스가 상기 수광부 CMOS의 드레인에, 드레인이 상기 수광부 CMOS의 소스에 연결되는 것이 바람직하다.

또한, 상기 수광부 CMOS는 P형 반도체 기판상에서, N형으로 도핑된 웰(well)을 포함하고 게이트 및 N-well의 일부 영역으로 수광하는 구조이며, 상기 리셋부는 상기 P형 반도체 기판상에서, 상기 수광부 CMOS의 소스, 드레인과 병렬로 연결되는 구조이며, 상기 출력부 CMOS는 상기 P형 반도체 기판상에서, 상기 수광부 CMOS로부터 받은 신호를 출력하는 구조인 것이 바람직하다.

이때, 상기 수광부 CMOS는 상기 웰(well) 내에 소스와 드레인이 형성되는 것이 바람직하며, 상기 수광부 CMOS의 게이트는 플로팅되는 것이 바람직하며, 상기 리셋부 및 출력부 CMOS의 게이트는 외부로부터 신호를 인가받는 것이 바람직하다.

상기 수광부 CMOS의 게이트와 상기 웰을 연결하기 위하여 상기 웰의 일부에 형성되는 연결부를 더 포함하는 것이 바람직하며, 여기서 상기 연결부는 상기 웰과 동일한 불순물형으로 도핑하여 형성되는 것이 바람직하다.

상기 연결부의 도핑 농도는 상기 웰의 도핑 농도보다 고농도인 것이 바람직하며, 상기 연결부와 상기 수광부 CMOS의 게이트를 연결하기 위하여 상기 연결부의 상부에 금속 접점이 형성되는 것이 바람직하다.

이상에서 설명된 바와 같이 본 발명에 따른 씨모스 이미지 센서는 수광부 CMOS를 리셋시키는, 보다 구체적으로 외부의 제어신호에 의하여 상기 수광부 CMOS의 입출력단의 전위를 동일하게 만드는 리셋부를 추가함으로써, 상기 수광부 CMOS의 불필요한 광전변환을 방지하고, 내부의 기생 커패시턴스에 축적되는 전하량을 동일하게 하며, 이를 통하여 노이즈의 발생을 억제할 수 있다.

아울러, 각 구성요소를 적은 수의 NMOS와 PMOS로 형성함으로써, 씨모스 이미 지 센서의 면적을 줄일 수 있다.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 일실시예를 상세히 설명하도록 한다.

도 4는 본 발명의 씨모스 이미지 센서의 구조를 개념적으로 나타내는 등가 회로도로서, 종래 포토다이오드 방식의 능동형 픽셀구조에서 Rx, Sx, Tx 등의 CMOS로 인하여 수광부인 포토다이오드의 수광 면적이 작아지게 되어 감도 특성이 낮은 점을 해소하기 위하여 제시한 회로도이다. 도 4를 참조하면, 본 발명의 씨모스 미지 센서는 수광부(40)와 선택용 MOS(41)를 포함하는 단위 픽셀이 수동형 픽셀구조를 갖고 있어 종래 기술에 비하여 상대적으로 단위픽셀의 크기를 줄일 수 있으며 전류-전압 변환기(42)를 통하여 전압으로 신호를 출력하도록 되어 있어 종래의 CMOS 이미지센서의 아날로그 회로(CDS(43))에서 ADC(47)까지의 신호처리 방식을 그대로 활용할 수 있는 장점이 있다.

씨모스 픽셀 어레이는 외부 피사체 이미지를 촬상하여 개개의 단위 픽셀에서 피사체의 이미지를 단위 픽셀의 구성 개수만큼 균등히 분할하여서 서로 다른 밝기에 대응되는 전기적 신호를 생성한다. 각각의 단위 픽셀에서는 흡수한 광량에 대응하는 전하를 PMOS의 N-well과, PMOS(40)의 소스와 드레인 각각에 해당되는 P형과 N-well의 N형과 접합하는 P-N 이종접합에 존재하는 공핍층의 EHP(Electron Hole Pair)가 광량에 따라 분리되어 전하 이동자(carrier)로 생성되어 전기적인 전류를 생성하고 상기 PMOS와 연결되어 스위치 역할을 수행하는 NMOS(41)를 통하여 선택적으로 이동하게 된다.

따라서, 수광소자로 사용된 PMOS부터 발생된 큰 광전류를 전하 축적 없이 전류 거울(current mirror)로 전달한다. 이 전류 거울(42)에서 전류가 증폭되고, 증폭된 전류가 대수적으로 변환되어 이 변환된 전압을 CDS(43), MUX(44), SHA(45)로 구현된 회로를 이용하여 읽어낸 후, PGA(46) 및 ADC(47)를 통하여 이미지 데이터로 출력하게 된다. 이를 이미지 센서의 픽셀에 적용함으로써 전하 축적 시간을 획기적으로 줄일 수 있게 된다.

도 5는 도 4의 씨모스 이미지 센서의 구성도로서, 씨모스 이미지 센서의 단위 픽셀을 제작함에 있어서 일반 반도체의 MOS 공정만으로 상기 단위 픽셀을 형성한다. 상기 단위 픽셀의 구조에서 수광 하는 부분은 광 입사에 의한 광전변환 방식을 사용하는 PMOS로 이루어지고 상기 PMOS에 연결되어 스위치 역할을 수행하는 NMOS를 포함하여 이루어진 1PMOS와 1NMOS의 2-트랜지스터 구조인 단위 픽셀 구조를 형성한다.

즉, 종래의 하나의 포토 다이오드와 3-트랜지스터 또는 하나의 포토 다이오드와 4-트랜지스터 구조의 단위 픽셀을 2-트랜지스터 구조로 구현함으로써 단위 픽셀의 피치 사이즈가 작아지며, 또한 종래의 리셋과 같은 제어(control) 신호가 없으므로 픽셀의 레이아웃(Layout)에서 메탈 라인이 줄어들기 때문에 단위 픽셀의 구 조를 단순화할 수 있다.

단위 픽셀 형성방법은 아래와 같다.

P형 반도체 기판(200)상에 PMOS와 NMOS를 구현하기 위하여 PMOS 영역에 N-well(well)(220)을 형성한다. 상기 Nwell(220)의 형성공정은, P형 반도체 기판(200)상에 패턴을 형성하여 N-well(220)이 형성될 영역만을 오픈(Open)한 상태에서 N형 불순물을 이온주입 공정을 수행하며, 이후, 열처리하여 N-well(220)을 형성한다. N-well(220)이 형성된 기판의 전면에 게이트 산화막(260)과 폴리 실리콘을 순차적으로 증착하고 패터닝한 후 식각하여 PMOS에 플로팅 게이트(240)를, NMOS에 셀렉트 게이트(250)를 각각 형성한다.

이후, PMOS영역의 소스/드레인 형성 영역만이 오픈된 마스크를 형성하고, 고농도의 P형 이온주입공정을 수행하여 PMOS 영역에 소스/드레인(230)을 형성하고, 순차적으로 NMOS 영역의 소스/드레인 형성 영역만 오픈된 마스크를 형성하고, 고농도의 N형 이온주입 공정을 수행하여 NMOS 영역에 소스/드레인(270)을 형성한다. 부가적으로 PMOS 및 NMOS의 소스/드레인이 형성된 영역에 저항을 감소시키기 위하여 살리사이드 공정을 부가적으로 수행할 수도 있다. 그러나, 상기 PMOS는 빛을 받아들이는 광소자로서 빛이 PMOS의 상부에 형성된 플로팅 게이트를 투과하여야 하므로 상기 플로팅 게이트에는 살리사이드공정을 수행하지 않는 것이 필수적이다.

도 5의 씨모스 이미지 센서의 구동원리를 설명하면 다음과 같다.

상기 NMOS와 동일한 기판상에 형성된 PMOS의 소스에 전압을 인가하면, PMOS의 N-well은 전기적으로 중성상태인 공핍 영역(depletion region)이 형성되게 된 다. 이후, 수광부인 PMOS로 빛을 받아 광자(photon)가 공핍 영역인 N-well에 입사되면 EHP(electron hole pair)가 분리되며 이로 인하여 PMOS 소자의 게이트 저면에 P채널이 형성된다. PMOS와 연결된 NMOS에 형성된 셀렉트 게이트에 전압이 인가되고 NMOS에 형성된 소스와 드레인 사이에 N채널이 형성되어 PMOS에 형성된 신호 전하를 받아 출력신호를 내보내게 된다.

이를 도 6의 그래프를 통해 설명하면, 종래의 포토 다이오드는 광의 세기가 임계지점 이상이 되어야 전류가 흐르게 되어 선형적으로 광의 세기가 증가할수록 전류가 증가하는 경향을 보이게 되나, 상기 PMOS로 구현된 이미지 센서 픽셀은 빛을 받는 즉시 전류가 흐르게 되는 구조로 이루어져 암전류가 없으며, 도 6의 A영역에 나타난 바와 같이 소량의 빛의 변화에 대한 전류 변화의 기울기는 매우 급격한 양상을 알 수 있으며, B 영역에서는 빛의 변화에 대한 전류 변화의 기울기가 비교적 완만한 양상을 나타낸다.

따라서, 종래의 리셋과 같이 제어신호가 없으므로 픽셀의 레이아웃(layout)에서 메탈 라인이 줄어들기 때문에 기존의 단위 픽셀에 비하여 피치 사이즈가 줄어들 수 있으며, 또한 종래의 씨모스 이미지 센서의 경우 하나의 광자가 하나의 전자-정공쌍을 생성시키는 반면, 상기 PMOS 수광소자는 하나의 광자가 증폭된 광전류를 생성시키므로 광전류의 전류 이득이 100~1000에 달하여 소량의 빛이 입사되는 저조도에서도 영상의 구현이 가능하며, 종래의 센서보다 전하 축적 시간을 100~1000배 줄일 수 있어, 전하 축적 시간이 1프레임 또는 1라인이 아닌 수십 클락(clock) 지연만으로 충분하므로 인테그레이션 시간(integration time)이 불필요하여 고속의 동영상 구현을 가능하게 한다.

부가적으로, 앞서 설명한 씨모스 이미지 센서는 일반적인 MOS공정으로 단위 픽셀을 구현하므로 기존의 씨모스 이미지 센서의 전용공정이 불필요하다. 본 발명은 인테그레이션 시간없이 PMOS에서 빛을 받아 NMOS를 통하여 출력하므로 스위치용 NMOS의 누설전류에 의한 암전류를 제외하고 긴 인테그레이션으로 인한 센서의 암전류를 극소화할 수 있다.

따라서, 종래의 씨모스 이미지 센서의 형성공정 시 암전류를 방지하기 위하여 수광부의 표면에 에피층을 형성하는 공정이 불필요하며, 본 발명의 PMOS 수광소자는 하나의 광자가 증폭된 광전류를 생성하므로 빛을 단위 픽셀의 수광부에 모으기 위하여 단위 픽셀의 상부에 마이크로 렌즈 형성공정이 불필요하다. 이러한 공정들을 모두 생략할 수 있으므로 생산 원가의 절감이 가능해진다.

도 7은 PMOS의 게이트와 PMOS의 N-well이 연결된 형태의 씨모스 이미지 센서의 구성도로서, 단위 픽셀을 제작함에 있어서 일반 반도체의 MOS 공정만으로 단위 픽셀을 형성한다. 상기 단위 픽셀의 구조에서 수광부분은 광 입사에 의한 광전변환 방식을 사용하는 PMOS와 상기 PMOS에 연결되어 스위치 역할을 수행하는 NMOS를 포함하여 이루어진 1PMOS와 1NMOS의 2-트랜지스터 구조이며, 상기 PMOS의 게이트와 N-well이 연결된 형태의 단위 픽셀을 형성한다.

따라서, 상기 씨모스 이미지 센서는 종래의 하나의 포토 다이오드와 3-트랜지스터 또는 하나의 포토 다이오드와 4-트랜지스터 구조의 단위 픽셀을 2-트랜지스 터 구조로 구현함으로써 단위 픽셀의 피치 사이즈가 작아지며, 또한 종래의 리셋과 같은 제어(control) 신호가 없으므로 픽셀의 레이아웃(Layout)에서 메탈 라인이 줄어들기 때문에 단위 픽셀의 구조를 단순화할 수 있다.

도 7의 씨모스 이미지 센서의 단위 픽셀 형성방법은 아래와 같다.

P형 반도체 기판(200)상에 PMOS와 NMOS를 구현하기 위하여 PMOS 영역에 N-well(220)을 형성한다. 상기 N-well의 형성공정은, P형 반도체 기판상에 패턴을 형성하여 N-well이 형성될 영역만을 오픈한 상태에서 N형 불순물을 이온주입 공정을 수행하며, 이후, 열처리하여 N-well을 형성한다. N-well이 형성된 기판의 전면에 게이트 산화막(260)과 폴리 실리콘을 순차적으로 증착하고 패터닝한 후 식각하여 PMOS에 플로팅 게이트(240)를, NMOS에 셀렉트 게이트(250)를 각각 형성한다.

이후, PMOS영역의 소스/드레인 형성 영역만이 오픈된 마스크를 형성하고, 고농도의 P형 이온주입공정을 수행하여 PMOS 영역에 소스/드레인(230)을 형성하고, 순차적으로 NMOS 영역의 소스/드레인 형성 영역만 오픈된 마스크를 형성하고, 고농도의 N형 이온주입 공정을 수행하여 NMOS 영역에 소스/드레인(270)을 형성한다.

상기 PMOS에 형성된 게이트(240)와 N-well(220)을 연결하기 위하여 N-well의 표면에 연결부(210)를 형성한다. Nwell의 연결부(210)는 N-well의 형성 농도보다 높은 농도로 N형 이온을 주입하고, 고농도의 N형 이온이 주입된 영역에 금속콘택(280)을 형성하여 PMOS와 N-well을 전기적으로 연결한다.

이때, 도 7의 씨모스 이미지 센서 또한, PMOS는 빛을 받아들이는 광소자로서 빛은 PMOS의 상부에 형성된 게이트를 통과하여야 하므로 PMOS의 게이트는 살리사이 드공정을 하지 않는다.

도 7의 씨모스 이미지 센서의 단위 픽셀에 따른 구동원리를 설명하면 다음과 같다.

상기 NMOS와 동일한 기판상에 형성된 독립형 N-well은 기판인 P형과의 계면에서 전기적으로 중성상태인 공핍 영역(depletion region)이 형성되게 된다. 이때 PMOS의 소스에 전압을 인가하고, PMOS의 수광부로 빛을 받아 광자가 공핍 영역인 N-well에 입사하게 되어 EHP(electron hole pair)가 분리되며, 이때, NMOS의 게이트에 턴온(Turn on) 전압이 인가되면 상기 PMOS 게이트와 연결된 N-well에 남아있는 전자가 N형 웰(well) 기판 및 PMOS 게이트에 바이어스(bias) 역할을 하게 되어 Vth(채널이 형성되기 위하여 최소로 필요한 전압)을 낮추는 역할을 하게 되면서 빛의 세기에 따라서 전류가 도 6의 그래프와 같은 특성을 갖게 된다. 따라서, PMOS와 연결된 NMOS에 형성된 셀렉트 게이트(250)에 턴온(Turn on) 전압이 인가되면 NMOS에 형성된 소스와 드레인 사이에 N채널이 형성되어 PMOS 에 형성된 신호 전하를 받아 출력신호를 내보내게 된다.

이를 도 6의 그래프를 통해 설명하면, 종래의 포토 다이오드는 광의 세기가 임계지점 이상이 되어야 전류가 흐르게 되어 선형적으로 광의 세기가 증가할수록 전류가 증가하는 경향을 보이게 되나, 도 7의 단위 픽셀은 광 입사로 인한 EHP의 분리로 P채널을 통하여 빠져나간 정공과 동일수의 전자가 N-well에 남아 N-well의 바이어스가 변화하게 되고 이 바이어스가 전기적으로 결선된 PMOS 게이트 및 N형 웰(well) 기판 바이어스(bias)역할을 하게 되어 Vth(채널이 형성되기 위하여 최소 로 필요한 전압)을 낮추는 역할을 하게 되면서 도 6의 A영역에 나타난 바와 같이 소량의 빛의 변화에 대한 전류 변화의 기울기가 도 5의 단위 픽셀에 나타난 변화보다 급격한 양상을 나타내는 것을 알 수 있으며, B영역에서는 빛의 변화에 대한 전류 변화의 기울기가 도 7의 단위 픽셀에 나타난 변화보다 완만한 양상을 나타낸다.

따라서, 도 7의 씨모스 이미지 센서 또한 종래의 리셋과 같이 제어신호가 없으므로 픽셀의 레이아웃(layout)에서 메탈라인이 줄어들기 때문에 기존의 단위 픽셀에 비하여 피치 사이즈가 줄어들 수 있고, PMOS에 소량의 빛이 입사되어도 많은 량의 전류가 흐를 수 있게 되어 저조도에서 명확한 상을 구현할 수 있으며, 인테그레이션 시간이 불필요하여 고속의 동영상을 구현 가능하게 한다.

그리고, 도 7의 씨모스 이미지 센서는 일반적인 모스(MOS)공정으로 단위 픽셀을 구현하여 기존의 씨모스 이미지 센서의 전용공정이 불필요하므로 향후, 공정 수율의 증가 및 공정비용의 절감의 효과를 유도할 수 있다.

이상에서 단위 픽셀의 구조를 수광부 PMOS와 출력부 NMOS로 구성하여 저조도에서도 감도가 우수하고, 고속의 처리가 가능한 씨모스 이미지 센서에 대해서 살펴보았는데, 요약하면 하나의 PMOS를 사용하여, 게이트로 수광하여 전기적인 신호를 생성하는 수광부 CMOS를 형성하고, 하나의 NMOS를 사용하여 상기 PMOS로부터 받은 신호를 출력하는 출력부 CMOS를 형성한 구조이다.

그러나, 이와 같은 구조의 씨모스 이미지 센서는 빛에 대한 감도가 우수하고 별도의 인테그레이션 시간이 불필요하므로 고속의 동영상 구현이 가능하나 PMOS와 NMOS 사이에 기생 커패시턴스가 형성되는 것을 억제하지는 못한다.

상기 PMOS는 상기 NMOS가 개통되기 전까지 지속적으로 빛을 수광하여 광전변환하게 되는데, 이때 생성된 전하가 상기 기생 커패시턴스에 축적된다.

상기 PMOS가 배치된 각 단위 픽셀은 피사체에 따라 서로 다른 광량(光量)을 수광하게 되므로 생성되는 전하 또한 다르다. 이는 곧 상기 기생 커패시턴스에 축적되는 전하의 양이 다르다는 것을 의미하며, 이와 같이 상기 기생 커패시턴스에 축적된 서로 다른 양의 전하는 상기 NMOS의 개통시 출력에 영향을 주게 되므로, 영상의 노이즈원이 된다.

상기 기생 커패시턴스의 제거는 힘들므로, 이하에서는 상기 기생 커패시턴스에 축적되는 전하의 크기를 동일하게 하여 결과물인 영상에서 노이즈가 발생되는 것을 방지하는 방안을 이하에서 살펴보도록 한다.

도 8은 본 발명의 바람직한 일실시예에 따른 씨모스 이미지 센서의 단위 픽셀 구조를 나타낸 블럭도이다.

도 8을 참조하면, 본 실시예에 따른 씨모스 이미지 센서의 단위 픽셀(100)은 빛을 수광하여 전기적 신호를 생성하는 수광부 CMOS(110); 상기 수광부 CMOS(110)로부터 받은 신호를 출력하는 출력부 CMOS(120); 상기 수광부 CMOS(110)의 입출력단에 병렬로 연결되어 상기 수광부 CMOS(110)를 리셋(reset)시키는 리셋부(130)를 포함하여 이루어져 있다.

상기 수광부 CMOS(110)는 앞서 설명된 바와 같이 수광 소자로서, 외부의 빛을 수광하여 수광된 빛의 밝기에 대응되는 전기적 신호를 생성한다. 이는 곧 외부 피사체 이미지의 촬상을 의미한다.

상기 출력부 CMOS(120)는 앞서 설명된 바와 같이 일종의 스위치 소자로서, 상기 수광부 CMOS(110)에서 출력되는 전기적 신호, 보다 구체적으로는 전기적인 전류에 대해서 스위치 역할을 수행하게 된다.

상기 리셋부(130)는 상기 수광부 CMOS(110)를 리셋(reset)시키는 요소로서, 상기 수광부 CMOS(110)의 입력단 및 출력단에 병렬로 연결된 구조이므로, 전원의 온오프를 이용한 리셋이 아니라, 상기 수광부 CMOS(110)의 입출력단의 전위차를 같게 하는 리셋을 수행한다.

상기 리셋부(130)의 동작은 외부에서 인가되는 제어 신호인 리셋 신호에 의하여 이루어지며, 상기 리셋 신호는 용도에 맞게 타이밍 신호로 구성되는 것이 바람직하다.

이와 같은 구성에 의하면, 상기 출력부 CMOS(120)에서 신호를 출력한 후 다시 출력하기까지의 프레임 조정 구간 동안 상기 리셋부(130)에 의해 상기 수광부 CMOS(110)를 리셋시킴으로써, 상기 수광부 CMOS(110)에서의 불필요한 광전변환으로 인한 전하의 발생을 억제한다.

또한, 상기 수광부 CMOS(110)와 출력부 NMOS(120) 사이에 형성되는 기생 커패시턴스에 축적되는 전하량은 상기 리셋부(130)에 의하여 씨모스 이미지 센서를 형성하는 모든 단위 픽셀에서 동일하게 된다. 이는 상기 출력부 NMOS(120)를 통하여 동시에 신호를 출력하는 픽셀간의 초기 출력 조건을 동일하게 하는 것을 의미하므로, 상기 기생 커패시턴스에 축적된 전하량이 씨모스 이미지 센서를 형성하는 복 수의 픽셀간에 서로 다름으로 인하여 발생되는 노이즈를 방지할 수 있게 된다.

상기 리셋부(130)는 단위 픽셀 외부에 별도로 형성하는 것도 가능하나, 내부적으로 MOS를 구비하는 상기 수광부 CMOS(110)와 출력부 CMOS(120)에 맞추어 MOS를 구비한 CMOS로 형성하고, 또한 상기 수광부 CMOS(110) 및 출력부 CMOS(120)가 배치되는 단위 픽셀 내에 같이 배치되는 것이 제조상 유리하다.

본 발명의 도 8의 회로도의 예로써, 도 9에 나타낸 바와 같이 상기 수광부 CMOS(110)는 하나의 PMOS로 형성하고, 상기 출력부 CMOS(120) 및 리셋부(130) 각각은 하나의 NMOS로 형성할 수 있다. 물론, 상기 리셋부(130)는 이외에도 다양한 형태로 형성 가능함은 물론이다.

상기 리셋부(130)를 제외한 구성은 앞의 도 4 내지 7에서 설명된 씨모스 이미지 센서의 단위 픽셀과 같은 구조로서, 상기 리셋부(130)는 소스가 상기 수광부 CMOS(110)의 드레인에 연결되어 있으며, 리셋부(130)의 드레인은 상기 수광부 CMOS(110)의 소스에 연결되어 있다. 상기 리셋부(130)의 게이트로 인가되는 리셋 신호에 의하여 상기 리셋부(130)는 상기 수광부 CMOS(110)를 리셋시키게 되며, 상기 리셋에 의하여 상기 수광부 CMOS의 입출력단, 즉 소스와 드레인의 전위차는 동일하게 되어 위에서 설명된 효과가 도출된다.

도 10은 본 발명의 일실시예인 도 9의 씨모스 이미지 센서의 단위 픽셀을 구현한 MOS 구조의 일예를 나타낸 단면도로서, 상기 수광부 CMOS(110)는 P형 반도체 기판상에서, N형으로 도핑된 웰(well)을 포함하고 게이트 및 N-well의 일부 영역으로 수광하는 구조이며, 상기 리셋부(130)는 상기 P형 반도체 기판상에서, 상기 수 광부 CMOS(110)의 소스, 드레인과 병렬로 연결되는 구조이며, 상기 출력부 CMOS(120)는 상기 P형 반도체 기판상에서, 상기 수광부 CMOS(110)로부터 받은 신호를 출력하는 구조이다.

상기 리셋부(130)를 제외한 구성은 도 4 내지 7에서 설명된 PMOS, NMOS와 동일하므로 자세한 설명은 생략하고 간략하게 살펴보면, 상기 수광부 CMOS(110)는 상기 웰(well) 내에 소스와 드레인이 형성되는 것이 바람직하며, 상기 수광부 CMOS(110)의 게이트는 플로팅되는 것이 바람직하고, 또한, 상기 리셋부(130) 및 출력부 CMOS(120)의 게이트는 외부로부터 신호를 인가받는 것이 바람직하다.

상기 수광부 CMOS(110)의 게이트와 상기 웰을 연결하기 위하여 상기 웰의 일부에 형성되는 연결부를 더 포함할 수 있으며, 이때 상기 연결부는 상기 웰과 동일한 불순물형으로 도핑하여 형성되는 것이 바람직하다.

또한, 상기 연결부의 도핑 농도는 상기 웰의 도핑 농도보다 고농도인 것이 바람직하며, 상기 연결부와 상기 수광부 CMOS의 게이트를 연결하기 위하여 상기 연결부의 상부에 금속 접점이 형성되는 것이 바람직하다.

이와 같은 구조의 씨모스 이미지 센서의 단위 픽셀은 씨모스 이미지 센서의 패널 상에 도 11과 같이 평면적으로 배치된다.

이와 같은 구조의 씨모스 이미지 센서의 단위 픽셀의 동작을 살펴보면, 상기 수광부 CMOS(110)는 빛을 수광한 후 광전변환하여 전기적인 신호를 출력하게 되며, 상기 신호는 상기 출력부 CMOS(120)의 스위칭에 의해 단위 픽셀 외부로 출력된다.

상기 출력부 CMOS(120)가 온(ON)되는 사이의 구간동안 상기 수광부 CMOS(110)와 출력부 CMOS(120)의 사이의 기생 커패시턴스에 상기 수광부 CMOS(110)에서 광전변환된 전하가 축적되는데, 이때 축적되는 전하량은 피사체에 따라 다른 전하량을 출력하는 수광부 CMOS(110)의 특성상 각 단위 픽셀마다 다르게 된다(피사체에 의해 수광되는 광량이 단위 픽셀마다 다름). 이와 같이 기생 커패시턴스에 축적된 전하는 상기 출력부 CMOS가 온되는 시점에서 상기 수광부 CMOS의 출력에 더해져 출력되는데, 각 단위 픽셀마다 다른 전하량이 축적되어 있던 관계로 상기 수광부 CMOS의 출력에 각기 다른 값이 더해지게 되며 이는 곧 노이즈로 나타나게 된다.

이를 해소하기 위하여 상기 수광부 CMOS의 입출력단의 전위차를 같게 하는 리셋부를 추가로 형성하고, 이를 통하여 상기 기생 커패시턴스에 축적되는 전하량이 모든 픽셀에서 동일하도록 한다. 그 결과 수광부 CMOS의 출력에 더해지는 값(기생 커패시턴스에 축적된 전하량)이 모든 픽셀에서 동일하게 되므로 노이즈 발생이 억제된다.

아울러, 상기 리셋부의 동작에 의하여 상기 수광부 CMOS의 광전변환을 억제할 수 있으므로, 기생 커패시턴스에 축적되는 전하량(원래 수광된 광량을 다르게 하는 요소)을 최소화하여 피사체 원래의 영상을 획득할 수 있다.

씨모스를 이용한 이미지 센서에 적용이 가능하다.

도 1a는 종래의 3-트랜지스터 이미지 센서의 씨모스 액티브 픽셀을 나타낸 개략도.

도 1b는 도 1a의 등가회로를 나타낸 회로도.

도 2a는 종래의 4-트랜지스터 씨모스 이미지 센서의 씨모스 액티브 픽셀을 나타낸 개략도.

도 2b는 도 2a의 등가회로를 나타낸 회로도.

도 3a는 도 1a 및 도 2a에 나타낸 픽셀의 조합으로 이루어진 픽셀부와 연결되는 회로도.

도 3b는 도 1a 및 도 2a에 나타낸 픽셀에 인가되는 신호를 나타낸 그래프.

도 3c는 종래의 각 조도 레벨에 따른 데이터 신호의 전압 강하 현상을 나타낸 그래프.

도 4는 도 1 내지 도 2의 문제점을 해소하기 위한 씨모스 이미지 센서의 단위 픽셀에서의 신호 전하의 전달 과정을 나타낸 본 발명의 개략적인 회로도.

도 5는 도 4의 씨모스 이미지 센서의 단위 픽셀의 단면도.

도 6은 도 4의 단위 픽셀에서 빛의 세기 변화에 따른 PMOS 전류 변화를 나타낸 그래프.

도 7은 도 4의 다른 예에 따른 씨모스 이미지 센서의 단위 픽셀의 단면도.

도 8은 본 발명의 바람직한 일실시예에 따른 씨모스 이미지 센서의 단위 픽셀을 나타낸 개략도.

도 9는 도 8의 일예를 나타낸 회로도.

도 10은 도 9의 등가 MOS 구조를 나타낸 단면도.

도 11은 도 10의 단위 픽셀이 배치된 평면을 나타낸 개략도.

*도면의 주요부분에 대한 부호의 설명*

100...단위 픽셀 110...수광부 CMOS

120...출력부 CMOS 130...리셋부

Claims

빛을 수광하여 전기적 신호를 생성하는 수광부 CMOS;

상기 수광부 CMOS로부터 받은 신호를 출력하는 출력부 CMOS;

상기 수광부 CMOS의 입출력단에 병렬로 연결되어 상기 수광부 CMOS를 리셋(reset)시키는 리셋부

를 포함하여 이루어지는 씨모스 이미지 센서의 단위 픽셀.
제 1 항에 있어서,

상기 리셋부는 CMOS인 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 1 항에 있어서,

상기 수광부 CMOS는 하나의 PMOS로 형성되고, 상기 출력부 CMOS 및 리셋부 각각은 하나의 NMOS로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 3 항에 있어서,

상기 리셋부는 소스가 상기 수광부 CMOS의 드레인에 연결되어 있으며, 상기 리셋부의 드레인이 상기 수광부 CMOS의 소스에 연결되는 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 3 항에 있어서,

상기 수광부 CMOS는 P형 반도체 기판상에서, N형으로 도핑된 웰(well)을 포함하고 게이트 및 N-well의 일부 영역로 수광하는 구조이며,

상기 리셋부는 상기 P형 반도체 기판상에서, 상기 수광부 CMOS의 소스, 드레인과 병렬로 연결되는 구조이며,

상기 출력부 CMOS는 상기 P형 반도체 기판상에서, 상기 수광부 CMOS로부터 받은 신호를 출력하는 구조인 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 5 항에 있어서,

상기 수광부 CMOS는 상기 웰(well) 내에 소스와 드레인이 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 5 항에 있어서,

상기 수광부 CMOS의 게이트는 플로팅되는 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 5 항에 있어서,

상기 리셋부 및 출력부 CMOS의 게이트는 외부로부터 신호를 인가받는 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 5 항에 있어서,

상기 수광부 CMOS의 게이트와 상기 웰을 연결하기 위하여 상기 웰의 일부에 형성되는 연결부를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 9 항에 있어서,

상기 연결부는 상기 웰과 동일한 불순물형으로 도핑하여 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 9 항에 있어서,

상기 연결부의 도핑 농도는 상기 웰의 도핑 농도보다 고농도인 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.
제 9 항에 있어서,

상기 연결부와 상기 수광부 CMOS의 게이트를 연결하기 위하여 상기 연결부의 상부에 금속 접점이 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 단위 픽셀.